CN101262240A - 一种易于硬件实现的全数字频率变换的方法及其装置 - Google Patents

Abstract

本发明公开了一种易于硬件实现的全数字频率变换的方法及其装置。该方法和装置主要用于数字通信中基带信号的有理数倍采样率转换以及基带信号和中频信号的转换。在控制信号和使能信号的协同下，通过变整数倍滤波和分数倍内插的合理搭配完成信号的采样率转换并完成基带和中频信号的转换。***主要包括混频器、级联积分梳状滤波器、分数倍内插器、半带滤波器、信号成形滤波器、功率检测模块以及控制接口。本发明给出了可配置的硬件实现结构，适用于多种调制方式，具有资源消耗少，可移植性好的优点，并已经用于多进制相移键控MPSK、正交频分复用调制OFDM、直接扩频序列调制DSSS、连续相位调制CPM等多种不同无线通信***之中。

Description

一种易于硬件实现的全数字频率变换的方法及其装置

技术领域

本发明涉及无线通信领域，尤其涉及信号的频率变换。

背景技术

频率变换是通信***中必不可少的组成部分，在移动通信、数字广播、电视领域具有重要应用价值。

随着移动通信和个人通信技术飞速发展，各种通信***得到了广泛的应用，并处在不断的更新换代之中。而不同通信服务采用的通信***或者说不同标准的通信设备，需要的多波段、多速率、多模式、可升级和具有开放性结构的智能型通信***。软件无线电技术有很强的灵活性和开放新，能保证通信设备的通用性、兼容性和可升级性，适应通信的发展趋势。软件无线电的基本概念是在通用硬件平台上，通过软件加载的方式来实现多种通信***的功能。软件无线电的关键思想是将A/D以及D/A尽可能靠近射频部分，减少射频电路处理而用高速数字信号处理技术来实现无线信号的上下变频、解调等处理，以及用软件来完成尽可能多的无线电功能。

数字上下变频器是数字通信***中数字部分和模拟部分的接口，可配置的上下变频器是软件无线电体系的关键技术。同时数字上下变频工作频率较高，数字处理运算量大，也是软件无线电实现的难点，需将合理的算法通过优化的硬件结构在高速DSP或可配置硬件平台上实现。

中国专利CN200710027581.8公开了一种数字下变频器，该数字下变频器包括A/D转换和AGC控制模块、开放接口A模块、特殊数字本振模块、混频处理模块、倍数可变抽取滤波模块、增益调节模块、直流本振抑制模块、时延调整模块、载波功率统计模块、开放接口B模块，所述A/D转换和AGC控制模块的输出端依次通过开放接口A模块、混频处理模块、倍数可变抽取滤波模块、增益调节模块、时延调整模块、直流本振抑制模块与开放接口B模块的输入端连接，所述特殊数字本振模块的输出端与混频处理模块的输入端连接，所述直流本振抑制模块的输出端与载波功率统计模块的输入端连接。

该下变频***存在如下一些不足：

1.该下变频***只能实现整数倍采样率变换，不能实现有理数倍采样率变换。没有给出通用的有理数倍采样率变换结构，通用性不足，不能需要有理数倍采样率变换的下变频***。

2.该下变频***没有给出倍数可变抽取滤波模块通用的实现方式，在满足多种采样率变换时遇到困难。

3.该下变频***没有给出通用的配置接口，无法完全通过寄存器配置的方式在一个硬件平台上完成多种采样率的变换，需要重新编译下载，不适合通过专用集成电路实现通用频率变换平台。

4.该下变频***没有给出数控振荡器的相位和频率补偿接口，不能灵活的完成载波控制。不能实现扫频接口，无法通过扫频方式实现频偏控制。

发明内容

本发明的目的是提供一种易于硬件实现的全数字频率变换的方法及其装置。该方法及其装置实现通信***中基带信号与中频信号的转化，提供灵活可配置的有理数倍采样率变换。

一种全数字频率变换的方法，包括数字信号发送上采样变频和数字信号接收下采样变频方法。

数字信号发送上采样变频方法具体步骤如下：

(1)输入的I、Q两路基带信号分别经过升采样平方根升余弦成形滤波产生成形整数倍升采样基带信号；

(2)成形整数倍升采样基带信号通过多次先插零后半带滤波完成2ⁿ整数倍升采样变换，通过多项式分数倍内插完成分数倍采样率变换，产生升采样率基带信号；

(3)升采样率基带信号通过多阶积分梳状滤波完成整数倍升采样率变换，产生高倍采样率基带信号；

(4)利用本地产生相位和频率受控的2路相位差90度的正交单音载波与高倍采样率基带信号相乘完成信号上混频，产生输出中频信号。

数字信号接收下采样变频方法具体步骤如下：

所述数字信号接收下采样变频方法包括如下步骤：

(1)输入中频信号通过功率检测产生AGC控制信号，用于外部射频调整输入信号幅度；

(2)输入中频信号与本地相位和频率受控的2路相位差90度的正交单音载波相乘进行下混频产生I、Q两路信号；

(3)I、Q两路信号通过低通滤波滤除高次谐波产生I、Q两路高倍采样率基带信号；

(4)I、Q两路高倍采样率基带信号经过多阶积分梳状滤波完成整数倍降采样率变换，产生整数倍降采样率基带信号；

(5)整数倍降采样率基带信号通过多次先半带滤波后抽取完成2ⁿ整数倍降采样变换，通过多项式分数内插完成分数倍采样率变换，产生低倍采样率基带信号；

(6)低倍采样率基带信号经过平方根升余弦匹配滤波产生输出基带信号。

所述全数字频率变换的方法中的单音由传统的ROM查表方式或者矢量旋转的高速CORDIC算法实现。采用的插值函数包括四点三阶拉格朗日插值、两点线性插值、四点分段拟合差值。下混频的方法包括结合模数转换器通过欠采样方式，如果中心频率为f_c，带宽为B，以采样率f_s＝4f_c/(2m-1)对射频/中频信号数字化，其中f_s≥2B，m为正整数。

本发明通过下面的全数字频率变换装置实现，包括数字上变频器、中频信道和数字下变频器。数字上变频器，完成基带信号有理数倍升采样变换和基带到中频信号的转换；中频信道，完成发送上变频器和接收下边频中频信号之间的传输。数字下变频器，完成中频信号到基带信号的转换和基带信号有理数倍降采样变换。数字上变频器和数字下边频器构成完整的基带信号和中频信号转换通路。

数字上变频器包括第一控制模块、成形滤波器、第一半带滤波器组、第一分数倍内插器、第二半带滤波器组、第一积分梳状滤波器、第一变频器、第一数控振荡器以及第一配置接口模块。其内部连接关系为：成形滤波器、第一半带滤波器组、第一分数倍内插器、第二半带滤波器组、第一积分梳状滤波器依次连接；第一变频器与第一积分梳状滤波器、第一数控振荡器连接；第一控制模块通过相位和频率补偿接口与第一数控振荡器连接；第一控制模块通过采样率倍数控制接口与成形滤波器、第一半带滤波器组、第一分数倍内插器、第二半带滤波器组、第一积分梳状滤波器连接；第一配置接口模块与第一控制模块连接。其中成形滤波器是可整数倍提升采样率且系数可配置的FIR滤波器；第一半带滤波器组和第二半带滤波器组是由多个半带滤波器HBF组成的可实现2ⁿ倍升采样率变换的滤波器组；数字上边频器中的半带滤波器采用先插零滤波的方式完成2倍的升采样。

数字下变频器包括包括第二控制模块、功率检测模块、第二数控振荡器、第二变频器、低通滤波器、第二积分梳状滤波器、第三半带滤波器组、第二分数倍内插器、第四半带滤波器组、匹配滤波器以及第二配置接口模块；其内部连接关系为：低通滤波器、第二积分梳状滤波器、第三半带滤波器组、第二分数倍内插器、第四半带滤波器组、匹配滤波器依次连接；第二变频器与低通滤波器、第二数控振荡器连接；功率检测模块与第二变频器、AGC功率控制接口连接；第二控制模块通过相位和频率补偿接口与第二数控振荡器连接；第二控制模块通过采样率倍数控制接口与第二积分梳状滤波器、第三半带滤波器组、第二分数倍内插器、第四半带滤波器组、匹配滤波器连接；第二配置接口模块与第二控制模块连接。其中第三半带滤波器组和第四半带滤波器组是由多个半带滤波器HBF组成的可实现2ⁿ倍抽取的滤波器组；数字下边频器中的半带滤波器组采用先半带滤波后抽取的方式完成2倍的降采样。

成形滤波器和半带滤波器HBF采用FIR的直接型实现结构，利用FIR滤波器系数对称的特点，直接型结构如图4所示。采用直接型结构可以将滤波的卷积运算转化为N次迭代的乘累加运算。对于有N个抽头的FIR滤波器，由于系数对称，乘法运算可以复用。N为偶数，需要N/2次乘法；N为奇数，需要(N+1)/2次乘法。如果时钟较采样频率的倍数大于乘法运算的次数，可以采用完全时分复用的结构，利用两次计算间隔内的多个时钟完成FIR卷积运算。这样每一个FIR只需要一个加法器，一个累加器和一个乘法器，需要的乘法单元可以大大减少，节省大量硬件资源。在实现HBF的时候，N为奇数时有(N-3)/2个系数为零，这样可以进一步减少复用次数。

第一半带滤波器组、第二半带滤波器组、第三半带滤波器组和第四半带滤波器组中的半带滤波器组HBF采用上面所述的系数对折和流水时分复用乘累加结构。图5给出了有11个抽头的FIR硬件优化实现结构。由移位寄存器、选择器、计数器、加法器、乘法器、累加器组成。内部连接关系为：移位寄存器、选择器、加法器、乘法器、累加器依次相接，计数器与选择器连接。输入数据依次进入移位寄存器，在第1、2、3、4、5个时钟分别计算(x(0)+x(10))×h(0)、(x(1)+x(9))×h(1)、(x(2)+x(8))×h(2)、(x(3)+x(7))×h(3)、(x(4)+x(6))×h(4)、x(5)×h(5)，在累加器完成累加完成滤波运算。

第一分数倍内插器和第二分数倍内插器采用插值计算的方法实现分数倍采样率的变换。思路是将波形在局部看成是某种形式的解析曲线，通过已知的采样点数值对曲线进行拟和，得到曲线的解析表达式，然后在将所求点的坐标代入，得到该点的数值。多项式插值采用的插值函数包括四点三阶拉格朗日插值、两点线性插值、四点分段拟合差值。

采用图6的Farrow结构来实现多项式内插。该结构不必实时计算抽头系数，通过当前的时偏μ_kT_s，经过少量的乘法运算就可以得到内插结果，是一种十分高效的实现多项式内插函数方法。其中kT_i＝(m_s+μ_s)T_s，m_s是整数部分，μ_s是小数部分。

若内插函数为：

$h_I\left(t\right)=h_I\left[(i+{\mathrm{\μ}}_k)T_s\right]$

$=\underset{l=0}{\overset{N-1}{\mathrm{\Σ}}}{b}_l\left(i\right){{\mathrm{\μ}}_k}^l$

则Farrow结构的内插公式为

$y\left(k{T}_i\right)=\underset{i=I_1}{\overset{I_2}{\mathrm{\Σ}}}x(m_k-i)\underset{l=0}{\overset{N-1}{\mathrm{\Σ}}}{b}_l\left(i\right){\mathrm{\μ}}_k^l$

$=\underset{l=0}{\overset{N-1}{\mathrm{\Σ}}}{\mathrm{\μ}}_k^l\underset{i=I_1}{\overset{I_2}{\mathrm{\Σ}}}{b}_l\left(i\right)x(m_k-i)$

$=\underset{l=0}{\overset{N-1}{\mathrm{\Σ}}}{\mathrm{\μ}}_k^{l}v\left(l\right)$

其中 $v\left(l\right)=\underset{i=I_1}{\overset{I_2}{\mathrm{\Σ}}}{b}_l\left(i\right)x(m_k-i),$ b_l(i)是固定系数，与时偏μ_k无关，仅由内插函数h_I(t)决定。构成内插控制参数矩阵：

$B=\left[\begin{array}{cccc}{b}_0\left(I_1\right)& b_0(I_1+1)& ...& b_0\left(I_2\right)\\ b_1\left(I_1\right)& b_1(I_1+1)& ...& b_1\left(I_2\right)\\ ...& ...& ...& ..\\ b_{L-1}\left(I_1\right)& b_{L-1}(I_1+1)& ...& b_{L-1}\left(I_2\right)\\ b_L\left(I_1\right)& b_L(I_1+1)& ...& b_L\left(I_2\right)\end{array}\right]$

第一数控振荡器和第二数控振荡器采用传统的ROM查表方式或者矢量旋转的高速CORDIC结构实现。如图7所示，数控振荡器由相位累加器、相位寄存器、相位计算电路、象限选择器相接组成。内部连接关系为：相位累加器、相位寄存器、相位计算电路、象限选择器依次相接，相位寄存器与象限选择器连接。对于ROM查表方式，相位计算电路采用两个分别存储正弦和余弦的ROM以相位为地址查表完成；对于CORDIC，相位计算电路采用CORDIC的有限次迭代算法完成。

第一数控振荡器和第二数控振荡器有频率和相位补偿接口，可以采用扫频的方式完成频偏校正。

可配置性通过控制模块与外部的配置接口实现，在***中需要配置下面参数，CIC滤波器的变采样倍数，HBF组中HBF的个数，分数内插器的分数倍内插倍数，成形滤波器的变采样倍数，低通滤波器的系数，数控振荡器的频率字和相位字。

本发明具有的有益效果包括：

(1)本发明中的频率变换***，不仅仅给出了下边频***，而是完整的给出了一种数字通信中基带信号的有理数倍采样率转换以及基带信号和中频信号的转换的解决方案。为软件无线电框架下的不同平台，提供了低倍采样率基带信号与高采样中频信号之间的接口。

(2)本发明中的频率转换***，给出了通用的任意有理数倍采样率变换结构，有很好的通用性，可以用在多进制相移键控MPSK、正交频分复用调制OFDM、直接扩频序列调制DSSS、连续相位调制CPM等多种方式的调制***中。

(3)本发明中的频率转换***，针对不同的模块进行了优化，给出了可配置的硬件实现结构，适合于在FPGA等高速硬件实现。通过可配置的接口，可以在硬件固化的前提下完成多模式、多速率的频率变换功能。这样可以通过ASIC实现整个任意有理数频率转换***，***功耗和体积更小，工作频率更高。

附图说明

图1是本发明在通信***中的作用方框图；

图2是本发明中上变频器的实现框架图；

图3是本发明中下变频器的实现框架图；

图4是线性相位滤波器的直接型结构图；

图5是本发明中FIR滤波器硬件复用优化结构的实现电路图；

图6是本发明中数字内插器采用的Farrow结构的实现电路图；

图7是本发明中数控振荡器的实现框架图；

图8是本发明实施例的硬件平台框图。

具体实施方式

下面几个结合具体实施例对本发明作进一步详细的描述。所述经过详细描述的实施例，使本领域技术人员可以实施本发明，且应当理解的是，可以利用其它实施例，以及在并不背离本发明的情况下做出逻辑、电路上的改变。因此，以下具体描述并不具有限制的涵义。

本发明的实施例是在多模式无线通信设备上使用的频率变换***，其搭载平台为可编程逻辑器件FPGA或者有配置接口的专用集成电路ASIC。

图1是本发明在整个通信***中的作用方框图，全数字频率变换***由数字上变频器、中频信道和数字下变频器组成。数字上变频器，完成基带信号有理数倍升采样变换和基带到中频信号的转换；中频信道，完成发送上变频器和接收下边频中频信号之间的传输。数字下变频器，完成中频信号到基带信号的转换和基带信号有理数倍降采样变换。数字上变频器和数字下边频器构成完整的基带信号和中频信号转换通路。

图2是上变频器的实现框架图，包括第一控制模块201、成形滤波器202、第一半带滤波器组203、第一分数倍内插器204、第二半带滤波器组205、第一积分梳状滤波器206、第一变频器207、第一数控振荡器208以及第一配置接口模块209；其内部连接关系为：成形滤波器202、第一半带滤波器组203、第一分数倍内插器204、第二半带滤波器组205、第一积分梳状滤波器206依次连接；第一变频器207与第一积分梳状滤波器206、第一数控振荡器208连接；第一控制模块201通过相位和频率补偿接口与第一数控振荡器208连接；第一控制模块201通过采样率倍数控制接口与成形滤波器202、第一半带滤波器组203、第一分数倍内插器204、第二半带滤波器组205、第一积分梳状滤波器206连接；第一配置接口模块209与第一控制模块208连接。

图3是下变频器的实现框架图，包括第二控制模块301、功率检测模块302、第二数控振荡器303、第二变频器304、低通滤波器305、第二积分梳状滤波器306、第三半带滤波器组307、第二分数倍内插器308、第四半带滤波器组309、匹配滤波器310以及第二配置接口模块311；其内部连接关系为：低通滤波器305、第二积分梳状滤波器306、第三半带滤波器组307、第二分数倍内插器308、第四半带滤波器组309、匹配滤波器310依次连接；第二变频器304与低通滤波器305、第二数控振荡器303连接；功率检测模块302与第二变频器304、AGC功率控制接口连接；第二控制模块301通过相位和频率补偿接口与第二数控振荡器303连接；第二控制模块301通过采样率倍数控制接口与第二积分梳状滤波器306、第三半带滤波器组307、第二分数倍内插器308、第四半带滤波器组309、匹配滤波器310连接；第二配置接口模块311与第二控制模块301连接。

由于本发明的采用了通用的配置结构所以实际实施例中的框图和发明内容中的框图相同，下面说明变采样率***的要求和实施例中配置的参数。

上变频装置需要实现40kHz、25kHz、12.8kHz到5.12MHz分别128倍、204.8倍、400倍的采样率变换。其中第一半带滤波器组203和第二半带滤波器组205分别由3个HBF组成。下面表1给出了上变频器中各个模块采样率变换参数的配置，参数值为1表示该模块被旁路。

表1 上变频装置配置参数

下变频装置需要实现5.12MHz到(40×4)kHz、(25×4)kHz、(12.8×4)kHz到分别32倍、51.2倍、100倍的采样率变换。其中第三半带滤波器组307和第四半带滤波器组309分别由3个HBF组成。下面表2给出了下变频器中各个模块采样率变换参数的配置，参数值为1表示该模块被旁路。

表2下变频装置配置参数

本实例中使用的下混频的采用欠采样方式，取采样率f_s＝4f_c/(2m-1)对中频信号数字化，其中中心频率为f_c，带宽为B，m为满足f_s≥2B的最大正整数。

在本实施例中的内插器实现结构如图6所示。采用是分段抛物线型，取其参数为a＝0.5，当内插点位于第n-2个与第n-1采样点之间时，内插公式为：

$\left[\begin{array}{ccc}1& {\mathrm{\μ}}_k& {\mathrm{\μ}}_k^2\end{array}\right]\left[\begin{array}{cccc}0& 0& 1& 0\\ -a& a+1& a-1& -a\\ a& -a& -a& a\end{array}\right]\left[\begin{array}{c}x\left(n\right)\\ x(n-1)\\ x(n-2)\\ x(n-3)\end{array}\right]$

第一数控振荡器208和第二数控振荡器303采用传统的ROM查表方式实现。如图7所示，数控振荡器由相位累加器701、相位寄存器702、相位计算电路703、象限选择器704相接组成。内部连接关系为：相位累加器701、相位寄存器702、相位计算电路703、象限选择器704依次相接，相位寄存器702与象限选择器704连接。其中相位计算电路采用两个分别存储正弦和余弦的ROM以相位为地址查表完成。

本实施例在Altera公司的EP2C60F672C5ES型号的FPGA中实现，***采样时钟25.6MHz。图8给出了本发明实施例的硬件平台框图。整个平台由可编程门阵列801，ADI公司型号为AD9764的数模转换器802，发送模拟滤波器803，发送模拟放大器804，发送接口，接收接口，接收模拟滤波器805，接收模拟放大器806，ADI公司型号为AD9245的模数转换器807组成。其中数模转换器802，发送模拟滤波器803，发送模拟放大器804，发送接口依次相接组成发送通路；接收接口，接收模拟滤波器805，接收模拟放大器806，数模转换器807组成依次相接组成接收通路。

上述实施例说明本发明可以实现任意有理数被采样率变换，如果需要完成其他有理数倍数变换功能可以通过参数配置结构配置。在实际实施的过程中可以根据需要对发明的结构进行相应的顺序交换和裁剪。如果只需要整数倍采样率变换，可以将分数倍内插器省略以节省资源。

本发明的真实精神和范围不局限于此实施例，任何熟悉本领域的技术人员可以修改结构或模块的具体方法，实现不同应用场合的频率变换***。本申请涵盖本发明的任何修改和改变，本发明由权利要求书及其等效技术方案来限定。

Claims (10)

1.一种全数字频率变换的方法，其特征在于，包括数字信号发送上采样变频方法和数字信号接收下采样变频方法，

所述数字信号发送上采样变频方法包括如下步骤：

1)输入的I、Q两路基带信号分别经过升采样平方根升余弦成形滤波产生成形整数倍升采样基带信号；

2)成形整数倍升采样基带信号通过多次先插零后半带滤波完成2ⁿ整数倍升采样变换，通过多项式分数倍内插完成分数倍采样率变换，产生升采样率基带信号；

3)升采样率基带信号通过多阶积分梳状滤波完成整数倍升采样率变换，产生高倍采样率基带信号；

4)利用本地产生相位和频率受控的2路相位差90度的正交单音载波与高倍采样率基带信号相乘完成信号上混频，产生输出中频信号；

所述数字信号接收下采样变频方法包括如下步骤：

1)输入中频信号通过功率检测产生AGC控制信号，用于外部射频调整输入信号幅度；

2)输入中频信号与本地相位和频率受控的2路相位差90度的正交单音载波相乘进行下混频产生I、Q两路信号；

3)I、Q两路信号通过低通滤波滤除高次谐波产生I、Q两路高倍采样率基带信号；

4)I、Q两路高倍采样率基带信号经过多阶积分梳状滤波完成整数倍降采样率变换，产生整数倍降采样率基带信号；

5)整数倍降采样率基带信号通过多次先半带滤波后抽取完成2ⁿ整数倍降采样变换，通过多项式分数内插完成分数倍采样率变换，产生低倍采样率基带信号；

6)低倍采样率基带信号经过平方根升余弦匹配滤波产生输出基带信号。

2.根据权利要求1所述的一种全数字频率变换的方法，其特征在于所述多项式分数内插采用的插值函数包括四点三阶拉格朗日插值、两点线性插值、四点分段拟合差值。

3.根据权利要求1所述的一种全数字频率变换的方法，其特征在于所述的其中所述下混频的方法包括结合模数转换器通过欠采样方式，如果中心频率为f_c，带宽为B，以采样率f_s＝4f_c/(2m-1)对射频/中频信号数字化，其中f_s≥2B，m为正整数。

4.一种按权利要求1所述方法设计的全数字频率变换装置，其特征在于，包括通过中频信道相连接的数字上变频器和数字下变频器；所述数字上变频器包括第一控制模块(201)、成形滤波器(202)、第一半带滤波器组(203)、第一分数倍内插器(204)、第二半带滤波器组(205)、第一积分梳状滤波器(206)、第一变频器(207)、第一数控振荡器(208)以及第一配置接口模块(209)；其内部连接关系为：成形滤波器(202)、第一半带滤波器组(203)、第一分数倍内插器(204)、第二半带滤波器组(205)、第一积分梳状滤波器(206)依次连接；第一变频器(207)与第一积分梳状滤波器(206)、第一数控振荡器(208)连接；第一控制模块(201)通过相位和频率补偿接口与第一数控振荡器(208)连接；第一控制模块(201)通过采样率倍数控制接口与成形滤波器(202)、第一半带滤波器组(203)、第一分数倍内插器(204)、第二半带滤波器组(205)、第一积分梳状滤波器(206)连接；第一配置接口模块(209)与第一控制模块(208)连接；所述数字下变频器包括第二控制模块(301)、功率检测模块(302)、第二数控振荡器(303)、第二变频器(304)、低通滤波器(305)、第二积分梳状滤波器(306)、第三半带滤波器组(307)、第二分数倍内插器(308)、第四半带滤波器组(309)、匹配滤波器(310)以及第二配置接口模块(311)；其内部连接关系为：低通滤波器(305)、第二积分梳状滤波器(306)、第三半带滤波器组(307)、第二分数倍内插器(308)、第四半带滤波器组(309)、匹配滤波器(310)依次连接；第二变频器(304)与低通滤波器(305)、第二数控振荡器(303)连接；功率检测模块(302)与第二变频器(304)、AGC功率控制接口连接；第二控制模块(301)通过相位和频率补偿接口与第二数控振荡器(303)连接；第二控制模块(301)通过采样率倍数控制接口与第二积分梳状滤波器(306)、第三半带滤波器组(307)、第二分数倍内插器(308)、第四半带滤波器组(309)、匹配滤波器(310)连接；第二配置接口模块(311)与第二控制模块(301)连接。

5.根据权利要求4所述的一种全数字频率变换装置，其特征在于所述第一半带滤波器组(203)和第二半带滤波器组(205)是由多个半带滤波器HBF组成的可实现2ⁿ倍升采样率变换的滤波器组。

6.根据权利要求4所述的一种全数字频率变换装置，其特征在于所述第三半带滤波器组(307)和第四半带滤波器组(309)是由多个半带滤波器HBF组成的可实现2ⁿ倍抽取的滤波器组。

7.根据权利要求4所述的一种全数字频率变换装置，其特征在于所述第一半带滤波器组(203)、第二半带滤波器组(205)、第三半带滤波器组(307)和第四半带滤波器组(309)中的半带滤波器组HBF采用系数对折和流水时分复用乘累加结构，内部连接关系为：移位寄存器(501)、选择器(502)、加法器(504)、乘法器(505)、累加器(506)依次相接，计数器(503)与选择器(502)连接。

8.根据权利要求4所述的一种全数字频率变换装置，其特征在于所述第一分数倍内插器(204)和第二分数倍内插器(308)采用高效的Farrow多项式插值结构。

9.根据权利要求4所述的一种全数字频率变换装置，其特征在于所述第一数控振荡器(208)和第二数控振荡器(303)采用传统的ROM查表方式或者矢量旋转的高速CORDIC结构，内部连接关系为：相位累加器(701)、相位寄存器(702)、相位计算电路(703)、象限选择器(704)依次相接，相位寄存器(702)与象限选择器(704)连接。

10.根据权利要求4所述的一种全数字频率变换装置，其特征在于所述第一数控振荡器(208)和第二数控振荡器(303)有频率和相位补偿接口，可以采用扫频的方式完成频偏校正。

Images