CN100452428C - 沟槽栅极场效应器件 - Google Patents

沟槽栅极场效应器件 Download PDF

Info

Publication number
CN100452428C
CN100452428C CNB2004800330523A CN200480033052A CN100452428C CN 100452428 C CN100452428 C CN 100452428C CN B2004800330523 A CNB2004800330523 A CN B2004800330523A CN 200480033052 A CN200480033052 A CN 200480033052A CN 100452428 C CN100452428 C CN 100452428C
Authority
CN
China
Prior art keywords
trench
gate
semiconductor device
mesozone
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800330523A
Other languages
English (en)
Other versions
CN1879222A (zh
Inventor
堀田幸司
河路佐智子
臼井正则
杉山隆英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN1879222A publication Critical patent/CN1879222A/zh
Application granted granted Critical
Publication of CN100452428C publication Critical patent/CN100452428C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种用于在体区，即介于顶区和深区之间的中间区中聚集少数载流子，从而提高中间区中少数载流子浓度的技术。一种半导体器件包括：第二导电类型的顶区(34)、所述第二导电类型的深区(26)，以及第一导电类型的中间区(28)，用于使所述顶区和所述深区隔离。所述半导体器件还包括沟槽栅极(32)，其通过绝缘层(33)面对部分所述中间区。面对所述沟槽栅极的所述部分使所述顶区和所述深区隔离。所述沟槽栅极沿纵向延伸。所述沟槽栅极的宽度沿所述纵向不一致；相反地，所述沟槽栅极的宽度沿所述纵向变化。

Description

沟槽栅极场效应器件
相关申请的交叉引用
本申请要求2003年11月12日提交的日本专利申请2003-382834的优先权，在此引入其内容作为参考。
技术领域
本发明涉及一种半导体器件，其中通过沟槽型栅极电极(沟槽栅极)接通和关断电极对之间的电流。更具体地说，本发明的半导体器件包括第二导电类型的顶区、第二导电类型的深区，以及第一导电类型的中间区，用于使顶区和深区隔离。提供沟槽栅极，以使沟槽栅极通过绝缘层面对部分中间区。沟槽栅极面对使顶区和深区隔离的部分中间区。通过沟槽栅极接通和关断顶区与深区之间的电流。顶区可以是IGBT的发射极或MOS的源极，以及深区可以是IGBT或MOS的漂移区。本发明涉及这样的技术，在对沟槽栅极施加用于接通半导体器件的电压时，降低电极对之间的电压和电阻。
背景技术
已知IGBT(绝缘栅双极晶体管)为其中在双极晶体管的表面部分中形成MOS结构。图7示出了IGBT 6的一个实例，其中沟槽栅极132接通和关断在集电极电极C与发射极电极E之间流动的电流。
IGBT 6的表面部分包括与发射极电极E连接的n+型发射极区134、与发射极电极E连接的p+型体接触区136，以及包围体接触区136和发射极区134的p-型体区128。因为p+型体接触区136和p-型体区128维持在相同的电势，所以这两个区域可合称为体区。
在p-型体区128的下方形成n-型漂移区126。在漂移区126的下方形成n+型缓冲区124。在缓冲区124的下方形成p+型集电极区122。集电极区122与集电极电极C连接。
到达漂移区126的沟槽经过使发射极区134与漂移区126隔离的体区128。在这些沟槽内形成沟槽栅极132。通过栅极绝缘层133，这些沟槽栅极132面对使发射极区134与漂移区126隔离的体区128。
图7中所示的IGBT包括第二导电类型的顶区134、第二导电类型的深区126，以及第一导电类型的中间区128，用于使顶区134与深区126隔离。提供沟槽栅极132，以使沟槽栅极132通过栅极绝缘层133面对使顶区134与深区126隔离的部分中间区128。
将对接通状态下IGBT 6的操作进行说明。当发射极电极E接地时，对集电极电极C施加正电压，并对沟槽栅极132施加正电压。从而，在体区128中通过栅型绝缘层133面对沟槽栅极132的部分反转为n型。因此，电子载流子通过已经反转为n型的沟道从发射极区134向漂移区126注入，并聚集在缓冲区124中。当电子载流子在缓冲区124中聚集时，缓冲区124与集电极区122的接触电势差降低，从而空穴载流子从集电极区122注入到缓冲区124，并进一步注入到漂移区126。通过这种方式，缓冲区124和漂移区126发生电导调制，从而电阻降低。从集电极区122注入的空穴载流子与电子载流子复合而消失，或通过体区128和体接触区136释放到发射极电极E。通过利用该电导调制，IGBT 6实现了低接通电压。
为了进一步降低这种类型的半导体器件的接通电压，已提出了一种半导体器件，其中增大集电极与发射极电极之间的空穴载流子浓度。
在日本专利申请公开号1996(H8)-316479中，提出了一种半导体器件，其中在漂移区与体区之间的p-n结边界处形成其杂质浓度高于漂移区的区域。在该半导体器件中，由于在具有高杂质浓度的半导体区与漂移区之间的界面中形成的势垒，所以空穴载流子易于在漂移区中聚集。从而，空穴载流子的浓度增大。随着空穴载流子浓度的增大，电子载流子的注入速率也增大。因此，降低了半导体器件的接通电压(当对沟槽栅极施加用于接通半导体器件的电压时电极之间的电压)。
发明内容
为了进一步降低这种类型的半导体器件的接通电压，不仅需要降低漂移区的电阻，也需要降低体区的电阻。为此，必须增大体区中少数载流子的浓度。日本专利申请公开号1996-316479的半导体器件能够增大漂移区中的少数载流子浓度，但不能在体区中聚集少数载流子，从而不能增大少数载流子的浓度。
本发明提供了一种用于在体区，即介于顶区与深区之间的中间区中聚集少数载流子，从而提高中间区中少数载流子浓度的技术。本发明旨在通过增大中间区中少数载流子的浓度，进一步降低半导体器件的接通电压。
根据本发明的半导体器件包括：第二导电类型的顶区；所述第二导电类型的深区；以及第一导电类型的中间区，用于使所述顶区和所述深区隔离。所述半导体器件还包括沟槽栅极，其通过绝缘层面对部分所述中间区。面对所述沟槽栅极的所述部分使所述顶区和所述深区隔离。所述沟槽栅极沿纵向延伸。根据本发明的所述沟槽栅极的宽度沿所述纵向不一致；相反地，所述沟槽栅极的宽度沿所述纵向变化。
根据本发明的所述半导体器件可以是MOSFET、IGBT或p-n-p-n晶闸管。所述顶区可以是MOSFET的源极或IGBT的发射极或p-n-p-n晶闸管的阴极。所述深区可以是MOSFET、IGBT、p-n-p-n晶闸管的漂移区。
所述顶区可以与突出到所述半导体器件表面的导电层连接，且存在于与所述沟槽栅极连接的范围内。所述顶区不必遍及所述半导体器件的表面。所述中间区可以从杂质浓度高的第二导电类型的区域或从杂质浓度低的所述第二导电类型的区域形成。因为容易获得所述中间区与所述电极之间的欧姆接触，所述中间区由杂质浓度高的区域形成是有利的。
在上述半导体器件的沟槽栅极中，沟槽的宽度沿纵向变化。如果多个沟槽栅极平行延伸，介于相邻沟槽栅极之间的中间区的宽度沿沟槽栅极的纵向变化。在相邻沟槽栅极之间的较窄区域中，中间区的表面积减小。减小中间区的表面积意味着相对于通过中间区释放到发射极电极的少数载流子而言电阻增大。结果，应当已释放到发射极的少数载流子更容易保留在中间区中。因为注入的多数载流子的数量也相应地增加，所以半导体器件的接通电压降低。
沟槽栅极的沟槽宽度沿纵向变化极为重要。例如，如果将沟槽栅极形成为沿其整个长度较宽，则存在关断耐压(当半导体器件关断时的耐压)劣化的问题。也就是说，如果沟槽栅极沿其整个长度较宽，那么在中间区与深区之间p-n结边界的面积将减小。因此，当半导体器件已经关断时，由从中间区与深区之间的p-n结边界延伸的空乏层(depressed layer)维持的电场将降低。结果，电场将容易集中在包围沟槽栅极的绝缘层中。具体地说，容易发生这样的现象，电场集中在位于与沟槽栅极的底面和侧面的边界处的绝缘层中，这些位置处的绝缘层受到损坏。因此，沟槽栅极的沟槽宽度沿纵向的变化极为重要。换句话说，从纵向观察，在适当的位置形成相邻沟槽栅极之间的较宽区域极为重要。通过这种方式，容易在相邻沟槽栅极之间的较窄区域处集中在绝缘层中的电场可以向相邻沟槽栅极之间的较宽区域分散。确定相邻沟槽栅极之间的较宽区域的位置，从而使电场分散，这意味着可以防止绝缘层的损坏，从而可以维持高耐压。
在多个沟槽栅极平行延伸的情况下，可优选所述沟槽栅极的沿纵向的宽度变化以同相位的方式相互对准。也就是说，优选如果沟槽栅极较宽，那么在该位置处相邻沟槽栅极也较宽，以及如果沟槽栅极较窄，那么在该位置处相邻沟槽栅极也较窄。
如果沟槽栅极的沿纵向的宽度变化以同相位的方式相互对准，那么相邻沟槽栅极的较宽部分之间有较窄间隔，以及相邻沟槽栅极的较窄部分之间有较宽间隔。沿沟槽栅极的纵向交替形成相邻沟槽栅极之间的较窄间隔和较宽间隔。通过这种方式，少数载流子可以在中间区中聚集，从而可以降低半导体器件的接通电压。此外，因为相邻沟槽栅极之间交替形成较宽的间隔，电场不会在包围沟槽栅极的绝缘层中集中，从而关断耐压不会降低。
在沟槽栅极的较宽部分和较窄部分形成对，且沿沟槽栅极的纵向重复该对的情况下，优选在沟槽栅极整个长度的30％至80％的范围内形成沟槽栅极的较宽部分的总长度。
如果沟槽栅极沿其整个长度具有较宽的宽度，电场集中在包围沟槽栅极的栅极绝缘层中，从而关断耐压降低。比较而言，如果沟槽栅极沿其整个长度具有较窄的宽度，少数载流子不能在中间区中聚集，这与常规半导体器件的情况相同。通过如此形成沟槽栅极的较宽部分，以使其沿沟槽栅极的纵向分段且相互分隔，在不降低关断耐压的情况下，少数载流子可以聚集。
通过在上述半导体器件中在沟槽栅极整个长度的30％至80％的范围内形成沟槽栅极的较宽部分的总长度，电场不会集中在绝缘层中，从而关断耐压不会降低。因此，在中间区中可以聚集少数载流子，从而可以降低接通电压。
优选沿所述沟槽栅极的纵向循环重复所述沟槽栅极的宽度变化。
这样，沿纵向循环形成相邻沟槽栅极之间的较窄和较宽区域。这意味着相邻沟槽栅极之间的较宽区域的间隔相等。因此，容易分散易于在绝缘层中集中的电场。
通过仔细检查当沟槽栅极沿纵向的宽度变化时获得的结果，本发明人发现不仅可降低接通电压，当半导体器件已经接通时，还可减短接通时间。
具体地说，他们发现，如果将相邻沟槽栅极之间包括较窄区域的中间区的宽度设定为如此窄，以致当未对沟槽栅极施加用于接通半导体器件的电压时中间区实际上被完全空乏化，那么可大幅度减短接通时间。
即使当未对沟槽栅极施加栅极电压时，空乏层从包围沟槽栅极的绝缘层与半导体区之间的结边界延伸。
如果使相邻沟槽栅极之间的中间区的宽度较窄，并优化包围沟槽栅极的绝缘层的膜厚，那么在相邻沟槽栅极之间的中间区内，从各绝缘层延伸的空乏层连接，从而中间区被完全空乏化。
在该状态下，如果对沟槽栅极施加用于接通半导体器件的电压，那么空乏区不能在相邻沟槽栅极之间的中间区中进一步延伸，因此在中间区中可立即形成反转层。
在上述半导体器件中，在相邻沟槽栅极之间包括较窄部分的中间区中可在极短的时间内形成反转层。可减短接通时间，从而实现高速开关特性。
如果在未对沟槽栅极施加接通电压时，介于相邻沟槽栅极之间的中间区被完全空乏化，那么不必通过中间区使顶区和深区隔离。深区可以与在沟槽栅极之间具有较宽间隔的顶区直接接触。如果使深区如此窄，以致当未对沟槽栅极施加用于接通半导体器件的电压时，在沟槽栅极之间的该深区被完全空乏化，那么可关断该半导体器件。
本发明中，可增大在中间区中的少数载流子的浓度，从而可降低半导体器件的接通电压(当半导体器件接通时电极之间的电压)。
附图说明
图1示出了第一实施例的半导体器件1的主要部分的透视图；
图2示出了第一实施例的半导体器件1的沟槽栅极的俯视图；
图3示出了第二实施例的半导体器件2的主要部分的透视图；
图4示出了第三实施例的半导体器件3的沟槽栅极的俯视图；
图5示出了第四实施例的半导体器件4的沟槽栅极的俯视图；
图6示出了第五实施例的半导体器件5的主要部分的透视图；以及
图7示出了常规半导体器件的主要部分的透视图。
具体实施方式
首先，将列出实施例的重要特征。
(第一特征)IGBT的沟槽栅极的宽度沿沟槽栅极的纵向变化。该IGBT包括：与发射极电极连接的第二导电类型(例如n型)的发射极区；与同一发射极电极连接的第一导电类型(例如p型)的体接触区；环绕体接触区和发射极区的第一导电类型的体区；与体区接触并通过该体区与体接触区和发射极区隔离的第二导电类型的漂移区；与漂移区接触并通过该漂移区与体区隔离的第二导电类型的缓冲区；与缓冲区接触并通过该缓冲区与漂移区隔离的第一导电类型的集电极区；与集电极区连接的集电极电极；以及通过栅极绝缘层面对体区的沟槽栅极，其中该体区使发射极区与漂移区隔离。
发射极区是顶区，体区是中间区，以及漂移区是深区。
(第二特征)MOSFET的沟槽栅极的宽度沿沟槽栅极的纵向变化。
该MOSFET包括：与源极电极连接的第二导电类型(例如n型)的源极区；与同一源极电极连接的第一导电类型(例如p型)的体接触区；环绕体接触区和源极区的第一导电类型的体区；与体区接触并通过该体区与体接触区和源极区隔离的第二导电类型的漂移区；与漂移区接触并通过该漂移区与体区隔离的第二导电类型的漏极区；与漏极区连接的漏极电极；以及通过栅极绝缘层面对体区的沟槽栅极，其中该体区使源极区与漂移区隔离。
源极区是顶区，体区是中间区，以及漂移区是深区。
(第三特征)平行延伸的多个沟槽栅极的俯视图形沿沟槽栅极的纵向以同相位的方式相互对准。
(第四特征)沿沟槽栅极的纵向以恒定周期(相等间隔)形成沟槽栅极的不同宽度的部分。
(第五特征)沟槽栅极的较宽部分沿纵向的长度等于或小于与相邻沟槽栅极的间隔的五倍。
下面将参考附图详细说明实施例。
(第一实施例)图1示意性示出了第一实施例的半导体器件1的主要部分的透视图。半导体器件1是这样的半导体，其具有用于接通和关断在集电极电极与发射极电极之间流动的电流的沟槽栅极32。
将从其底面侧，沿着半导体器件的膜厚方向(图中z方向)对半导体器件1的结构进行说明。半导体器件1具有包括p+型杂质的硅单晶集电极区22。该集电极区22与由铝等构成的集电极电极(未示出)连接。在集电极区22的上方形成包括n+型杂质的硅单晶缓冲区24。在缓冲区24的上方形成包括n-型杂质的硅单晶漂移区26。在漂移区26的上方形成包括p-型杂质的硅单晶体区28。
平行(沿图中y方向)形成的多个沟槽栅极32经过体区28，到达漂移区26。各沟槽栅极32通过栅极绝缘层33面对体区28。栅极绝缘层33由氧化硅形成，以及沟槽栅极32由多晶硅形成。沟槽栅极32如此形成，以使沟槽栅极32的较宽部分沿这些沟槽栅极32的纵向(如图中x方向)以恒定周期进行重复。可选地，也可以说沟槽栅极32的较宽部分等间距地重复。
相邻沟槽栅极32的平面图形的循环以同相位的方式对准。因此，相邻沟槽栅极32的较宽部分之间的间隔较窄，而相邻沟槽栅极32的非较宽部分之间的间隔较宽。相邻沟槽栅极32之间的较窄间隔和较宽间隔沿沟槽栅极32延伸的方向(由x所示的方向)循环形成。
在体区28上形成包括n+型杂质的发射极区34和p+型体接触区36。发射极区34沿相邻沟槽栅极32之间的较宽间隔与沟槽栅极32接触。沿体区28的顶部形成体接触区36，其包括相邻沟槽栅极32之间的较窄间隔。发射极区34和体接触区36与发射极电极(未示出)连接。因为体接触区36使发射极电极和体区28等电势，所以，如果发射极电极与体区28之间维持欧姆接触，那么可以省略该体接触区36。从而，狭义上的体区28和体接触区36可通称为广义上的体区。
优选各半导体区的杂质浓度如下：集电极区22在1×1018至1×1020cm-3范围内，缓冲区24在1×1016至1×1018cm-3范围内，漂移区26在1×1013至1×1014cm-3范围内，体区28在1×1016至1×1018cm-3范围内，体接触区36在1×1018至1×1020cm-3范围内，发射极区34在1×1018至1×1020cm-3范围内。
图2示出了图1的俯视图。沿图2的线I-I的剖视图对应于图1的前面。而且，该俯视图是垂直于集电极与发射极电极之间延伸的方向的面的剖视图。
沿图中y方向平行形成多个沟槽栅极32。沿沟槽栅极32的纵向(由x所示的方向)循环形成沟槽栅极32的较宽部分(图中L4)。在沟槽栅极32(包括沟槽栅极32的非宽部分)的各循环(图中L3)中，以特定比率形成沟槽栅极32的较宽部分(图中L4)。换句话说，以相对于沟槽栅极32的整个长度的特定比率形成沟槽栅极32的较宽部分。优选该比率在30％至80％的范围内。
此外，在相邻沟槽栅极32的较宽部分(图中L4)之间的间隔中形成较窄区域(图中L1)。类似地，在相邻沟槽栅极32的非宽部分之间的间隔中形成较宽区域(图中L2)。相邻沟槽栅极32之间的这些较窄区域(L1)和较宽区域(L2)沿沟槽栅极32的俯视图形的周期延伸，且在沟槽栅极32延伸的方向(由x所示的方向)上循环形成。
因为体接触区36的表面积包括相邻沟槽栅极32之间的较窄区域(L1)，所以体接触区36具有较小的表面积。
图1和2所示的半导体器件1包括第二导电类型的顶区34、第二导电类型的深区26，以及用于使顶区34和深区26隔离的第一导电类型的中间区28。提供多个沟槽栅极32，以通过绝缘层33使沟槽栅极32面对使顶区34和深区26隔离的部分中间区28。
在以上实例中，第一导电类型是p导电类型，第二导电类型是n导电类型。然而，第一导电类型同样地也可以是n导电类型，第二导电类型同样地也可以是p导电类型。
将对接通状态下半导体器件的操作进行说明。
当发射极接地时，对集电极电极施加正电压，并对沟槽栅极32施加正电压。于是，在体区28中并面对沟槽栅极32的部分反转为n型。通过这种方式，电子载流子从发射极区34注入，沿着已经反转成n型的部分沿沟槽栅极32经过，并注入漂移区26。已经注入到漂移区26的电子载流子向该漂移区26的集电极电极侧流动，并在缓冲区24中聚集。当电子载流子在缓冲区24中聚集时，缓冲区24与集电极区22的接触电势差下降，空穴载流子从集电极区22被导向缓冲区24，并进一步注入到漂移区26。通过这种方式，在缓冲区24和漂移区26中发生电导调制，从而实现低接通电压。
从集电极区22注入到漂移区26的空穴载流子与电子载流子复合而消失，或通过体区28和体接触区36释放到发射极电极。
由于介于沟槽栅极32的较宽部分之间的区域(对应于图2中L1的区域)，体区28具有较小的表面积，因此相对于空穴载流子的扩散电阻较高。此外，包括介于沟槽栅极32的较宽部分之间的区域(对应于图2中L1的区域)的体接触区36具有较小的表面积。因此，相对于空穴载流子而言，这也具有较高的接触电阻。结果，相对于通过体接触区36(对应于沟槽栅极32的较宽部分)释放到发射极电极的空穴载流子，具有较高的电阻值。因此，体区28中的空穴载流子浓度增大。此外，从发射极区34注入的电子载流子增加，因此体区28的电阻减小。半导体器件1的接通电压降低。
漂移区26与体区28之间的p-n结边界(存在于介于沟槽栅极32的较宽部分(图2中L4)之间的区域(图2中L1)中)的表面积小于相邻沟槽栅极32之间的较宽区域(图2中L2)。因此，电场容易集中在沟槽栅极32的较宽部分的栅极氧化物层33(位于沟槽栅极32的底面和侧面边界处的弯曲部分)。然而，在本实施例的半导体器件1中，沿这些沟槽栅极32的纵向(图2中的x方向)在相邻沟槽栅极32之间循环地形成较窄区域(图2中L1)和较宽区域(图2中L2)。结果，易于集中在相邻沟槽栅极32之间的较窄区域(图2中L1)处的电场可以向相邻沟槽栅极32之间的较宽区域(图2中L2)分散。从而，可防止栅极绝缘层33的损坏。而且，为了使集中的电场有效分散，优选沿沟槽栅极32的较宽部分的纵向的长度(图2中由L4所示的长度)等于或小于相邻沟槽栅极32的较宽部分之间的间隔的长度(图2中由L1所示的长度)的五倍。如果沟槽栅极32的较宽部分超过该范围，那么电场可集中在沟槽栅极32的栅极绝缘层33的弯曲部分，从而使该栅极绝缘层33遭到损坏。
下面将参考附图说明可视为第一实施例的变形的实施例。对与第一实施例相同的结构指定同一参考标号，并省略对其的解释。
(第二实施例)图3示意性示出了半导体器件2的主要部分的透视图。半导体器件2的结构与半导体器件1的结构的不同之处在于发射极区34形成的位置。发射极区34还形成在介于相邻沟槽栅极32的较宽部分之间的体区28上。
在这种情况下，在面对相邻沟槽栅极32的较宽部分的体区28中所形成的反转层可以有效地用作从发射极区34注入的电子载流子的沟道。所以，沟道变宽，因此可进一步降低接通电压。
(第三实施例)图4示意性示出了半导体器件3的沟槽栅极32的俯视图形的主要部分。
沟槽栅极32的较宽部分不必为如第一实施例的半导体器件1中的矩形，同样也可形成为如第三实施例中的多边形。在第三实施例的情况下，沟槽栅极32的较宽部分形成为近似六角形。在这种情况下，与第一实施例半导体器件1的也有相同的操作和效果，这意味着相对于介于沟槽栅极32的较宽部分之间的区域中的空穴载流子，具有较高的扩散电阻和接触电阻，从而降低了接通电压。
(第四实施例)在图5中所示的半导体器件4中，相邻沟槽栅极32的俯视图形不对称。
在这种情况下，通过沟槽栅极32的较宽部分同样使相邻沟槽栅极32的间隔较窄。结果，相对于在这些较窄间隔中的空穴载流子，具有较高的扩散电阻和接触电阻，从而降低了接通电压。
(第五实施例)图6示意性示出了半导体器件5的主要部分的透视图。
在第五实施例的半导体器件5中，发射极区34形成在沟槽栅极32中的相对于较宽部分而变窄的区域上。此外，在本实施例中，通过沟槽栅极32的较宽部分变窄的区域的宽度(图中L1)极窄。该极窄的宽度意味着，当未对沟槽栅极32施加栅极电压时，形成在发射极区34下方的体区28实质上被完全空乏化。也就是说，当通过沟槽栅极32变窄的区域极窄时，从栅极绝缘层33与体区28之间的结边界延伸的空乏区域可与从面对的沟槽栅极32延伸的空乏区域连接。通过这种方式，当未对沟槽栅极32施加栅极电压时，体区28被完全空乏化。结果，当对沟槽栅极32施加栅极电压时，空乏区域不能进一步延伸，从而立即被反转。也就是说，缩短了半导体器件的接通时间。
在图6中所示的半导体器件中，介于沟槽栅极32的相邻较宽部分之间的中间区28如此窄，以致当未对沟槽栅极32施加接通电压时，中间区28变为空乏区域。
介于沟槽栅极32的较宽部分之间的中间区28的宽度(图中L1)，以及沟槽栅极32的栅极绝缘层33的膜厚可以根据需要调整，以便中间区28可被完全空乏化。
此外，在该区域被完全空乏化的情况下，因为该区域的导电类型没有特别的问题，因此不必在发射极区34下方形成体区28。发射极区34可与漂移区26直接接触。即使发射极区34与漂移区26直接接触，如果介于沟槽的较宽部分之间的漂移区26被完全空乏化，那么可关断半导体器件。
而且，在第五实施例的半导体器件5中，同样地体接触区36的表面积减小，因此相对于空穴载流子的接触电阻增大。因此，体区28中空穴载流子的浓度增大，从而实现接通电压的降低。
上述实施例仅仅示出了本发明的一些可能，并不限制其权利要求。在权利要求中提出的技术包括对上述实施例的各种变形和修改。
此外，在本说明书或附图中公开的技术元素可以独自或在所有类型的结合中使用，并不局限于提交本申请时在权利要求中提出的结合。此外，可以将本说明书或附图中公开的技术用于同时实现多个目的或实现这些目的之一。

Claims (7)

1.一种IGBT的半导体器件，包括：
第二导电类型的顶区；
所述第二导电类型的深区；
第一导电类型的中间区，用于使所述顶区和所述深区隔离；
第一导电类型的集电极区，与所述深区接触并通过所述深区与所述中间区隔离；
发射极电极，与所述顶区连接；
集电极电极，与所述集电极区连接；以及
沟槽栅极，通过绝缘层面对部分所述中间区，其中面对所述沟槽栅极的所述部分使所述顶区和所述深区隔离，以及其中所述沟槽栅极沿纵向延伸，且所述沟槽栅极的宽度沿所述纵向变化，
其中提供平行延伸的多个沟槽栅极，并且对于相邻的沟槽栅极之间而言，各沟槽栅极的沿所述纵向的宽度变化以同相位的方式相互对准。
2.根据权利要求1的半导体器件，
其中所述沟槽栅极在较宽宽度处的侧壁与相邻沟槽栅极的侧壁平行。
3.根据权利要求2的半导体器件，
其中各沟槽栅极沿所述纵向的宽度变化沿所述纵向循环重复。
4.根据权利要求3的半导体器件，
其中沿所述纵向重复包括较宽沟槽栅极和较窄沟槽栅极的对，以及所述较宽沟槽栅极的总长度为所述沟槽栅极总长度的30％至80％。
5.根据权利要求1的半导体器件，
其中各沟槽栅极沿所述纵向的宽度变化沿所述纵向循环重复。
6.根据权利要求5的半导体器件，
其中所述沟槽栅极在较宽宽度处的侧壁与相邻沟槽栅极的侧壁平行。
7.根据权利要求1至6中任何一项的半导体器件，
其中介于相邻沟槽栅极的较宽部分之间的所述中间区的宽度较窄，以致当未对所述沟槽栅极施加接通电压时，介于相邻沟槽栅极的较宽部分之间的所述中间区变为空乏区，以及所述顶区位于介于相邻沟槽栅极的较宽部分之间的所述中间区的上方。
CNB2004800330523A 2003-11-12 2004-11-05 沟槽栅极场效应器件 Expired - Fee Related CN100452428C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003382834A JP4623956B2 (ja) 2003-11-12 2003-11-12 Ｉｇｂｔ
JP382834/2003 2003-11-12
PCT/JP2004/016792 WO2005048352A1 (en) 2003-11-12 2004-11-05 Trench gate field effect devices

Publications (2)

Publication Number Publication Date
CN1879222A CN1879222A (zh) 2006-12-13
CN100452428C true CN100452428C (zh) 2009-01-14

Family

ID=34587270

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800330523A Expired - Fee Related CN100452428C (zh) 2003-11-12 2004-11-05 沟槽栅极场效应器件

Country Status (7)

Country Link
US (1) US7598566B2 (zh)
EP (2) EP1683202B1 (zh)
JP (1) JP4623956B2 (zh)
KR (1) KR100741031B1 (zh)
CN (1) CN100452428C (zh)
DE (1) DE602004027404D1 (zh)
WO (1) WO2005048352A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225948A (zh) * 2015-11-10 2016-01-06 株洲南车时代电气股份有限公司 一种绝缘栅双极晶体管及其制备方法
CN106558502A (zh) * 2015-09-24 2017-04-05 丰田自动车株式会社 绝缘栅型开关元件及其制造方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4059846B2 (ja) * 2003-12-26 2008-03-12 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7709888B2 (en) * 2004-09-29 2010-05-04 Panasonic Corporation Semiconductor device
WO2008010148A1 (en) * 2006-07-14 2008-01-24 Nxp B.V. Trench field effect transistors
KR100832718B1 (ko) * 2006-12-27 2008-05-28 동부일렉트로닉스 주식회사 트랜치 게이트 모스 소자 및 그 제조 방법
JP2008311301A (ja) * 2007-06-12 2008-12-25 Sanyo Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
WO2009004583A1 (en) * 2007-07-05 2009-01-08 Nxp B.V. Trench gate field-effect transistor and method of making the same
JP5147341B2 (ja) * 2007-09-21 2013-02-20 パナソニック株式会社 半導体装置
US8022470B2 (en) * 2008-09-04 2011-09-20 Infineon Technologies Austria Ag Semiconductor device with a trench gate structure and method for the production thereof
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
CN101916783B (zh) * 2010-08-13 2012-07-04 复旦大学 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法
WO2012073609A1 (ja) * 2010-11-30 2012-06-07 富士電機株式会社 半導体装置
JP2012204563A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体素子及び半導体素子の製造方法
JP6084357B2 (ja) * 2011-11-02 2017-02-22 ルネサスエレクトロニクス株式会社 半導体装置
CN103489862B (zh) * 2012-06-12 2018-05-22 恩智浦美国有限公司 功率mosfet电流传感结构和方法
US8912577B2 (en) * 2012-09-19 2014-12-16 The United States Of America As Represented By The Secretary Of The Army Distributed heating transistor devices providing reduced self-heating
CN102956638B (zh) * 2012-11-13 2015-04-15 清华大学 连体igbt器件及其加工方法
KR101420528B1 (ko) * 2012-12-07 2014-07-16 삼성전기주식회사 전력 반도체 소자
KR101452098B1 (ko) * 2013-03-29 2014-10-16 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
JP5884772B2 (ja) * 2013-05-23 2016-03-15 トヨタ自動車株式会社 半導体装置
JP5729497B1 (ja) * 2014-02-04 2015-06-03 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9570577B2 (en) 2014-05-12 2017-02-14 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas
US9231091B2 (en) 2014-05-12 2016-01-05 Infineon Technologies Ag Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones
US9324823B2 (en) * 2014-08-15 2016-04-26 Infineon Technologies Austria Ag Semiconductor device having a tapered gate structure and method
US9935126B2 (en) 2014-09-08 2018-04-03 Infineon Technologies Ag Method of forming a semiconductor substrate with buried cavities and dielectric support structures
US9536999B2 (en) 2014-09-08 2017-01-03 Infineon Technologies Ag Semiconductor device with control structure including buried portions and method of manufacturing
CN104183634B (zh) * 2014-09-16 2017-07-21 株洲南车时代电气股份有限公司 一种沟槽栅igbt芯片
WO2016042955A1 (ja) * 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014114832B4 (de) * 2014-10-13 2020-06-18 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置
JP2016111207A (ja) * 2014-12-08 2016-06-20 三菱電機株式会社 電力用半導体装置
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
US9929260B2 (en) 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
DE102015121563B4 (de) * 2015-12-10 2023-03-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
WO2017099096A1 (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置
JP6531837B2 (ja) * 2015-12-11 2019-06-19 富士電機株式会社 半導体装置および製造方法
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
DE102016125879B3 (de) * 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
JP6784921B2 (ja) * 2017-02-17 2020-11-18 株式会社デンソー スイッチング素子とその製造方法
JP6825520B2 (ja) 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
KR102394547B1 (ko) * 2017-10-25 2022-05-04 현대자동차 주식회사 반도체 소자
CN111370485B (zh) * 2018-12-25 2021-12-21 无锡华润上华科技有限公司 沟槽型垂直双扩散金属氧化物半导体场效应晶体管
CN111564497B (zh) * 2020-04-30 2023-04-18 西安理工大学 一种具有非均匀体二极管的SiC MOSFET器件
DE102020120680A1 (de) * 2020-08-05 2022-02-10 Infineon Technologies Austria Ag Eine vielzahl von gräben enthaltende diode
JP7475265B2 (ja) 2020-12-14 2024-04-26 三菱電機株式会社 半導体装置及び半導体装置の製造方法
CN117063292B (zh) * 2021-03-22 2024-06-07 日立能源有限公司 功率半导体器件
JP7486453B2 (ja) 2021-03-26 2024-05-17 三菱電機株式会社 半導体装置及び半導体装置の製造方法
CN115148801A (zh) * 2021-03-29 2022-10-04 无锡锡产微芯半导体有限公司 绝缘栅双极型晶体管装置及其制备方法
CN113540224B (zh) * 2021-07-19 2023-03-24 重庆邮电大学 一种N衬底沟槽型GaN绝缘栅双极型晶体管
DE102022205957A1 (de) 2022-06-13 2023-12-14 Robert Bosch Gesellschaft mit beschränkter Haftung Power-FinFET mit variabler Grabenbreite
CN116581108B (zh) * 2023-07-11 2024-01-09 深圳市威兆半导体股份有限公司 半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260650A (ja) * 1996-03-22 1997-10-03 Fuji Electric Co Ltd 炭化ケイ素トレンチｆｅｔおよびその製造方法
JP2000058823A (ja) * 1998-08-13 2000-02-25 Toshiba Corp 半導体装置およびその製造方法
US6060747A (en) * 1997-09-30 2000-05-09 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260227A (en) * 1992-11-24 1993-11-09 Hughes Aircraft Company Method of making a self aligned static induction transistor
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
DE19651108C2 (de) * 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
US6312993B1 (en) * 2000-02-29 2001-11-06 General Semiconductor, Inc. High speed trench DMOS
GB0113143D0 (en) * 2001-05-29 2001-07-25 Koninl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
JP3917058B2 (ja) * 2001-12-26 2007-05-23 株式会社東芝 絶縁ゲート型バイポーラトランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260650A (ja) * 1996-03-22 1997-10-03 Fuji Electric Co Ltd 炭化ケイ素トレンチｆｅｔおよびその製造方法
US6060747A (en) * 1997-09-30 2000-05-09 Kabushiki Kaisha Toshiba Semiconductor device
JP2000058823A (ja) * 1998-08-13 2000-02-25 Toshiba Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558502A (zh) * 2015-09-24 2017-04-05 丰田自动车株式会社 绝缘栅型开关元件及其制造方法
CN105225948A (zh) * 2015-11-10 2016-01-06 株洲南车时代电气股份有限公司 一种绝缘栅双极晶体管及其制备方法
CN105225948B (zh) * 2015-11-10 2018-05-18 株洲南车时代电气股份有限公司 一种绝缘栅双极晶体管及其制备方法

Also Published As

Publication number Publication date
CN1879222A (zh) 2006-12-13
EP1683202B1 (en) 2010-05-26
US20070040213A1 (en) 2007-02-22
KR100741031B1 (ko) 2007-07-20
JP2005150246A (ja) 2005-06-09
KR20060109485A (ko) 2006-10-20
US7598566B2 (en) 2009-10-06
DE602004027404D1 (de) 2010-07-08
EP2200089A1 (en) 2010-06-23
EP1683202A1 (en) 2006-07-26
JP4623956B2 (ja) 2011-02-02
WO2005048352A1 (en) 2005-05-26

Similar Documents

Publication Publication Date Title
CN100452428C (zh) 沟槽栅极场效应器件
US6936893B2 (en) Power semiconductor device
EP2146377B1 (en) Trench gate field effect devices
CN102420249B (zh) 功率半导体装置
CN107210299B (zh) 半导体装置
US20110233684A1 (en) Semiconductor device
EP1835542A2 (en) Semiconductor device with trench gate
US9231581B2 (en) Method of operating a reverse conducting IGBT
JP2004022941A (ja) 半導体装置
US20050116284A1 (en) Semiconductor devices
JP2003520430A (ja) 改善された安全動作領域を有するトレンチ絶縁ゲート・バイポーラ・トランジスタ
CN103715238A (zh) 一种超低比导通电阻的横向高压器件
US8932946B2 (en) Power semiconductor device
CN103035692A (zh) 半导体装置
JP2017501567A (ja) 絶縁ゲートバイポーラトランジスタ
US8067797B2 (en) Variable threshold trench IGBT with offset emitter contacts
CN103872097A (zh) 功率半导体设备及其制造方法
CN108122962B (zh) 一种绝缘栅双极型晶体管
US7211846B2 (en) Transistor having compensation zones enabling a low on-resistance and a high reverse voltage
CN113327984B (zh) 槽栅超结vdmos器件、芯片及终端设备
JP2005150348A (ja) 半導体装置
KR101994728B1 (ko) 전력 반도체 소자
CN113675265A (zh) 竖向功率半导体器件和制造方法
US20150187919A1 (en) Power semiconductor device
CN100456480C (zh) 横向绝缘栅双极型晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090114