CN115148801A - 绝缘栅双极型晶体管装置及其制备方法 - Google Patents

绝缘栅双极型晶体管装置及其制备方法 Download PDF

Info

Publication number
CN115148801A
CN115148801A CN202110332803.7A CN202110332803A CN115148801A CN 115148801 A CN115148801 A CN 115148801A CN 202110332803 A CN202110332803 A CN 202110332803A CN 115148801 A CN115148801 A CN 115148801A
Authority
CN
China
Prior art keywords
width
conductivity type
type
trenches
igbt device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110332803.7A
Other languages
English (en)
Inventor
安俊杰
何志
保罗·奥尔甘蒂尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Xichang Microchip Semiconductor Co ltd
Original Assignee
Wuxi Xichang Microchip Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Xichang Microchip Semiconductor Co ltd filed Critical Wuxi Xichang Microchip Semiconductor Co ltd
Priority to CN202110332803.7A priority Critical patent/CN115148801A/zh
Priority to PCT/CN2021/091898 priority patent/WO2022205556A1/zh
Publication of CN115148801A publication Critical patent/CN115148801A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开内容涉及绝缘栅双极型晶体管(IGBT)装置及其制造方法。根据本公开内容的IGBT装置包括：第一导电类型的衬底；以及多个沟槽，其从衬底的上表面向下形成以具有沿第一方向延伸的彼此平行的条形形状并且其中分别设置有多个栅极。在沟槽之间形成有源区，并且有源区具有沿第一方向延伸的第一导电类型的源极区和第二导电类型的接触区，接触区具有在垂直于第一方向的第二方向上的第一宽度和不同于第一宽度的第二宽度，第一宽度和第二宽度沿第一方向交替布置，并且沟槽具有在第二方向上的均匀的第三宽度。

Description

绝缘栅双极型晶体管装置及其制备方法
技术领域
本公开内容涉及半导体的技术领域，特别地，本公开内容涉及沟槽型绝缘栅双极型晶体管装置及其制备方法。
背景技术
绝缘栅双极型晶体管(IGBT)是由双极型三极管(BJT)和金属氧化物半导体场效应管(MOSFET)组成的电压驱动型功率半导体器件,其兼有MOSFET的高输入阻抗和BJT的低导通电压两方面的优点，被广泛地应用于轨道交通、智能电网、航空航天、电动汽车、新能源设备等领域。
目前，针对IGBT的研究的目的主要在于提高IGBT的功率密度和开关速度以及降低IGBT的功耗。为此，现有技术中提出了一种沟槽型IGBT装置，其通过将栅极从水平方向调整为垂直方向而将IGBT中的电流沟道方向从器件表面的横向方向转换为器件体内的垂直方向，使得能够消除IGBT中的结型场效应晶体管(JFET)效应，同时能够增加沟道密度和近表面载流子浓度，进而可以在不增加关断损耗的情况下极大地降低集电极发射极(源极)导通电压(Vceon)。
然而，对于沟槽型IGBT，高沟道密度以及随之带来的低导通电压Vceon会提高饱和电流，因而可能对IGBT的短路性能造成不利影响。因此，通常需要在进行版图设计时采用伪栅和/或伪阱的伪区(dummy area)以平衡短路电流和导通损耗之间的折衷关系。然而，这会增加版图设计的复杂度并且增加制造成本。
发明内容
在下文中给出了关于本公开内容的简要概述，以便提供关于本公开内容的某些方面的基本理解。但是，应当理解，此概述并非关于本公开内容的穷举性概述，也非意在确定本公开内容的关键性部分或重要部分，更非意在限定本公开内容的范围。此概述的目的仅在于以简化的形式给出关于本公开内容的某些发明构思，以此作为稍后给出的更详细的描述的前序。
本公开内容的目的在于提供能够克服现有技术中存在的上述问题的沟槽型绝缘栅双极型晶体管(IGBT)装置及其制备方法。
根据本公开内容的一个方面，提供了一种绝缘栅双极型晶体管装置，其包括：第一导电类型的衬底；以及多个沟槽，从衬底的上表面向下形成以具有沿第一方向延伸的彼此平行的条形形状并且其中分别设置有多个栅极，其中，在沟槽之间形成有源区，并且有源区具有沿第一方向延伸的第一导电类型的源极区和第二导电类型的接触区，其中，接触区具有在垂直于第一方向的第二方向上的第一宽度和不同于第一宽度的第二宽度，第一宽度和第二宽度沿第一方向交替布置，以及栅极具有在第二方向上的均匀的第三宽度。
根据本公开内容的另一方面，提供了一种绝缘栅双极型晶体管装置，其包括：第一导电类型的衬底；以及多个沟槽，从衬底的上表面向下形成以具有沿第一方向延伸的彼此平行的条形形状并且其中分别设置有多个栅极，其中，在沟槽之间形成有源区，并且有源区具有沿第一方向延伸的第一导电类型的源极区和第二导电类型的接触区，其中，栅极具有在垂直于第一方向的第二方向上的第一宽度和不同于第一宽度的第二宽度，第一宽度和第二宽度沿第一方向交替布置，以及接触区具有在第二方向上的均匀的第三宽度。
根据本公开内容的又一方面，提供了一种制备绝缘栅双极型晶体管装置的方法，其包括：从第一导电类型的衬底的上表面向下形成多个沟槽，使得多个沟槽具有沿第一方向延伸的彼此平行的条形形状；在多个沟槽中分别设置多个栅极；以及使用同一掩模在沟槽之间形成的有源区的每个中形成第一导电类型的源极区和第二导电类型的接触区，使得接触区具有在垂直于第一方向的第二方向上的第一宽度和不同于第一宽度的第二宽度，第一宽度和第二宽度沿第一方向交替布置。
根据本公开内容的沟槽型IGBT装置不需要复杂的版图设计并且可以以简化的常规半导体工艺步骤制备，从而能够降低制造成本。同时，根据本公开内容的沟槽型IGBT装置能够降低饱和电流，从而改善短路性能。
附图说明
所包括的附图用于提供本公开内容的进一步理解，并且被并入本说明书中构成本说明书的一部分。附图示出了本公开内容的实施方式，连同下面的描述一起用于说明本公开内容的原理。在附图中：
图1A示出了根据本公开内容的第一实施方式的沟槽型IGBT装置的平面视图；
图1B示出了根据本公开内容的第一实施方式的沟槽型IGBT装置的透视图；
图2示出了沿图1A的线AA'截取的根据本公开内容的第一实施方式的沟槽型IGBT装置的剖面透视图；
图3示出了沿图1A的线BB'截取的根据本公开内容的第一实施方式的沟槽型IGBT装置的剖面透视图；
图4示出了根据本公开内容的第一实施方式的沟槽型IGBT装置的I-V特性曲线；
图5示出了根据本公开内容的第一实施方式的沟槽型IGBT装置的饱和电流的曲线；
图6示出了根据本公开内容的第二实施方式的沟槽型IGBT装置的平面视图；
图7示出了沿图6的线CC'截取的根据本公开内容的第二实施方式的沟槽型IGBT装置的剖面透视图；以及
图8示出了沿图6的线DD'截取的根据本公开内容的第二实施方式的沟槽型IGBT装置的剖面透视图。
具体实施方式
在本说明书中，还将理解，当一个部件(或区域、层、部分)被称为相对于其他元件，诸如在其他元件“上”，“连接到”或“耦接到”其他元件时，该一个部件可以直接设置在该一个部件上/直接连接到/直接耦接到该一个部件，或者还可以存在居间的第三部件。相反，当在本说明书中元件(或区域、层、部分等)被称为相对于其他元件，诸如“直接”在其他元件“上”，“直接连接到”或“直接耦接到”其他元件时，在它们之间没有设置居间的元件。
现将在下文中参照附图更全面地描述本公开内容，在附图中示出了各实施方式。然而，本公开内容可以以许多不同的方式实施，并且不应被解释为限于本文阐述的实施方式。相反，这些实施方式被提供使得本公开内容将是详尽的和完整的，并且将向本领域技术人员全面传达本公开内容的范围。通篇相同的附图标记表示相同的元件。再者，在附图中，为了清楚地说明，部件的厚度、比率和尺寸被放大。
本文使用的术语仅用于描述具体实施方式的目的，而非旨在成为限制。除非上下文清楚地另有所指，否则如本文使用的“一”、“一个”、“该”和“至少一个”并非表示对数量的限制，而是旨在包括单数和复数二者。例如，除非上下文清楚地另有所指，否则“一个元件”的含义与“至少一个元件”相同。“至少一个”不应被解释为限制“一”或“一个”。“或”意指“和/或”。术语“和/或”包括相关联的列出项中的一个或更多个的任何和全部组合。
将理解，尽管在本文中使用诸如“第一”和“第二”的术语描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于使一个部件区别于其他部件。例如，在不偏离所附权利要求的范围的情况下，在一个实施方式中被称为第一元件的第一元件可以在其他实施方式中被称为第二元件。
再者，“下面”、“下方”、“上方”、“上”等用于说明图中所示的部件的关系关联。这些术语可以是相对的概念并且基于图中呈现的方向来描述。
考虑到所讨论的测量以及与特定量的测量相关联的误差(即，测量***的限制)，如本文中使用的“约”或“大致”包含所陈述的值以及如本领域普通技术人员所确定的关于特定值的可接受的偏差范围内的平均值。例如，“约”可以意指一个或更多个标准偏差内的平均值，或者所陈述的值的±30％、20％、10％、5％内的平均值。
除非另有限定，否则本文使用的所有术语(包括技术术语和科学术语)具有与本领域技术人员所通常理解的含义相同的含义。如共同使用的词典中限定的术语应被解释为具有与相关的技术上下文中的含义相同的含义，并且除非在说明书中明确限定，否者不在理想化的或者过于正式的意义上将这些术语解释为具有正式的含义。
“包括”或“包含”的含义指明了性质、数量、步骤、操作、元件、部件或它们的组合，但是并未排除其他的性质、数量、步骤、操作、元件、部件或它们的组合。
本文参照作为理想化的实施方式的示意图的剖面透视图描述了实施方式。从而，预见到作为例如制造技术和/或公差的结果的、相对于图示的形状变化。因此，本文描述的实施方式不应被解释为限于如本文示出的区域的具体形状，而是应包括因例如制造导致的形状的偏差。例如，被示出或描述为平坦的区域可以典型地具有粗糙和/或非线性特征。而且，所示出的锐角可以被倒圆。因此，图中所示的区域在本质上是示意性的，并且它们的形状并非旨在示出区域的精确形状并且并非旨在限制权利要求的范围。
在下文中，将参照附图描述根据本公开内容的示例性实施方式。
图1A示出了根据本公开内容的第一实施方式的沟槽型IGBT装置10的平面视图。图1B示出了根据本公开内容的第一实施方式的沟槽型IGBT装置10的透视图。图2示出了沿图1A的线AA'截取的根据本公开内容的第一实施方式的沟槽型IGBT装置10的剖面透视图。图3示出了沿图1A的线BB'截取的根据本公开内容的第一实施方式的沟槽型IGBT装置10的剖面透视图。
参照图1A至图3，根据本公开容的第一实施方式的沟槽型IGBT装置10可以包括第一导电类型的衬底3以及多个沟槽4。多个沟槽4从衬底的上表面向下形成以具有沿第一方向DR1延伸的彼此平行的条形形状并且其中分别设置有多个栅极G。在多个沟槽4之间形成有源区，并且有源区具有沿第一方向DR1延伸的第一导电类型的源极区7和第二导电类型的接触区8。接触区8具有在垂直于第一方向DR1的第二方向DR2上的第一宽度WC1和不同于第一宽度WC1的第二宽度WC2，第一宽度WC1和第二宽度WC2沿第一方向DR1交替布置。多个栅极G中的每个具有在第二方向DR2上的均匀的第三宽度WG3。
本领域技术人员应理解，尽管本文以第一导电类型为N型并且第二导电类型为P型为例描述了本公开内容的第一实施方式，但是本公开内容不限于此。在本公开内容的其他实施方式中，第一导电类型也可以为P型并且第二导电类型可以为N型。
此外，本领域技术人员应理解，在本文中术语“重掺杂区域”通常是指掺杂浓度大于或等于1018cm-3的区域，并且用符号“+”表示。此外，在本文中术语“轻掺杂区域”是指掺杂浓度小于1018cm-3的区域，并且用符号“-”表示。例如，“n+”表示掺杂浓度大于或等于1018cm-3的n型区域，“n-”表示掺杂浓度小于1018cm-3的n型区域
具体地，如图1A中所示，根据本公开容的第一实施方式的沟槽型IGBT装置10包括沿第一方向DR1交替设置的第一元胞10A和第二元胞10B。如图1A中所示，第一元胞10A中的栅极G和第二元胞10B中的栅极G具有在第二方向DR2上的均匀的第三宽度WG3。此外，如图1A中所示，根据本公开容的第一实施方式，第一元胞10A中的p+接触区在第二方向DR2上的第一宽度WC1可以小于第二元胞10B中的p+接触区在第二方向DR2上的第二宽度WC2。
参照图2和图3，图2示出了沟槽型IGBT装置10的第一元胞10A的剖面透视图，而图3示出了沟槽型IGBT装置10的第二元胞10B的剖面透视图。
如图2和图3中所示，根据本公开容的第一实施方式的沟槽型IGBT装置10具有设置在沿第一方向DR1延伸的垂直沟槽4，栅极G设置在沟槽4中。根据本公开内容的实施方式，可以采用刻蚀工艺形成沟槽4。此外，可以采用但不限于热氧化工艺、物理气相沉积工艺或化学气相沉积工艺在沟槽4的内表面上形成氧化层(例如，氧化硅层)作为介质层。
根据本公开内容的实施方式，可以采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺在沟槽4中形成栅极G，栅极G可以包括但不限于掺杂多晶硅。
在根据本公开内容的第一实施方式中的沟槽型IGBT装置10中，由于采用垂直栅极G将沟道从横向方向变为垂直方向，因此可以减小元胞尺寸以提高元胞密度，使得可以增加IGBT装置的沟道总体宽度并且减小沟道电阻。另一方面，沟槽栅极中的多晶硅栅的面积增大，使得可以减少分布电阻，有利于提高开关速度。
参照图2和图3，根据本公开容的第一实施方式的沟槽型IGBT装置10在沟槽4之间形成有源区，有源区可以从底部到顶部包括p+型集电极层1、n+型缓冲层2、n-型半导体衬底3、p-型沟道层5、n-型载流子阻挡层6、n+型源极(发射极)区7和p+型接触区8。
尽管图中没有示出，但是在本公开内容的第一实施方式中，沟槽型IGBT装置10还可以包括集电极金属层，其设置在p+型集电极层1上并且与p+型集电极层1电接触。此外，沟槽型IGBT装置10还可以包括源极金属层，其设置在n+型源极区7和p+型接触区8上并且与n+型源极区7和p+型接触区8电接触。此外，沟槽型IGBT装置10还可以包括栅极电极，其可以以通孔方式与沟槽4中的垂直栅极电接触。
根据本公开内容的实施方式，p+型集电极层1可以用作空穴注入层，其与n+型缓冲层2形成正向偏置的PN结以增加空穴注入效应。此外，根据本公开内容的实施方式，n+型缓冲层2可以用作电场截止层，用于在IGBT关断时产生与从p+型集电极层1注入的空穴复合的电子，从而提高关断速度。
根据本公开内容的实施方式，n-型半导体衬底3可以是具有高电阻率的衬底。例如，n-型半导体衬底3可以是FZ晶片或MCZ晶片。此外，根据本公开内容的实施方式，n-型半导体衬底3还可以包括但不仅限于硅衬底、碳化硅、氮化镓衬底或锗硅衬底。
根据本公开内容的实施方式，p-型沟道层5、n-型载流子阻挡层6和n+型源极区7可以在沟槽4之间形成，使得与沟槽4的侧壁接触。根据本公开内容的实施方式，p-型沟道层5在n-型载流子阻挡层6上形成，并且n+型源极区7在p-型沟道层5上形成。
根据本公开内容的实施方式，n-型载流子阻挡层6在垂直方向上的深度小于垂直沟槽4的深度。换言之，在垂直方向上，n-型载流子阻挡层6的下表面可以高于沟槽4的下表面。
根据本公开内容的实施方式，p+型接触区8的基本结构是通过在刻蚀沟槽之后进行离子注入形成的。通过刻蚀沟槽之后进行离子注入的方式，p+型接触区8的形成不需要使用额外的掩模，同时深沟槽的p+接触区8能够有效地提高沟槽型IGBT装置的抗闩锁能力。
根据本公开内容的实施方式，p+型接触区8还可以通过例如离子注入工艺在n+型源极区7中形成。可以通过离子注入能量来控制p+型接触区8的注入深度，换言之，p+型接触区8的注入深度越大，则所需的离子注入能量越大。本领域技术人员应认识到，p+型接触区8的注入深度不应超过p-型沟道层5的深度。
根据本公开内容的实施方式，p+型接触区8在垂直方向上的深度可以大于n+型源极区7的深度。换言之，在垂直方向上，p+型接触区8的下表面可以低于n+型源极区7的下表面，但是不低于p-型沟道层5的下表面。
根据本公开内容的上述实施方式形成的IGBT结构可被称为载流子存储沟槽型IGBT，其中在p-型沟道层5下方形成的n-型载流子阻挡层6可以用于存储载流子。在传统的沟槽型IGBT装置中，空穴密度随着距源极(发射极)的距离减小而减小。然而，在根据本公开内容的上述实施方式形成的沟槽型IGBT装置中，即使在源极侧仍可以保持高的空穴密度，这样可以减小导通电压(即Vceon)而不增加关断损耗。
此外，在根据本公开内容的上述实施方式形成的IGBT结构中，由于n+型源极区7和p+型接触区8的版图设置，还可以极大地消除由n+型源极区7、p-型沟道层5、n-型半导体衬底3和p+型集电极层1形成的寄生NPNP晶闸管的闩锁(latch-up)效应。
此外，如图1A中所示，具有不同的p+型接触区8的宽度的第一元胞10A和第二元胞10B沿第一方向DR1交替设置。在第一元胞10A和第二元胞10B中分别形成沟槽型IGBT器件。
如上文所述，第二元胞10B中的P+接触区8的第二宽度WC2可以大于第一元胞10A中的P+接触区8的第一宽度WC1。也就是说，在第二元胞10B中，通过离子注入工艺形成的p+型接触区8与沟槽4的侧壁之间的距离在约0.1μm至约0.5μm的范围内，使得第二元胞10B中的IGBT器件的沟道掺杂浓度大于1018cm-3，因此第二元胞10B中的IGBT器件是常断的。相反，在第一元胞10A中，p+型接触区8与沟槽4的侧壁之间的距离大于约1.0μm，使得第一元胞10A中的沟槽型IGBT器件能够正常操作。
也就是说，根据本公开内容的第一实施方式的沟槽型IGBT装置具有交替设置的彼此并联的正常的IGBT器件和常断的IGBT器件的元胞布置。因此，根据本公开内容的第一实施方式的沟槽型IGBT装置可以在不牺牲I-V特性的情况下保持小的饱和电流。此外，由于第二元胞10B中的IGBT器件是常断的，因此第二元胞10B中的IGBT器件中的栅极可被视为伪栅，从而还可以减少栅极电荷(Qg)。因此，在根据本公开内容的第一实施方式的沟槽型IGBT装置中无需再另外添加用于平衡短路电流和导通损耗之间的折衷关系的伪区，使得能够简化制造工艺并且减小芯片面积。
根据本公开内容的第一实施方式，通过调整第一元胞10A中的p+型接触区8的第一宽度WC1与n+型源极区7沿第二方向DR2的第四宽度WE4之间的比例关系，可以对沟槽型IGBT装置的I-V特性进行调整。
图4示出了根据本公开内容的第一实施方式的沟槽型IGBT装置的I-V特性曲线。图5示出了根据本公开内容的第一实施方式的沟槽型IGBT装置的饱和电流的曲线。
如图4和图5中所示，通过改变第一宽度WC1和第四宽度WE4之间的比例关系，可以调整沟槽型IGBT装置的I-V特性。
根据本公开内容的第一实施方式，第一元胞10A和第二元胞10B沿第一方向DR1的长度可以是相同的。根据本公开内容的第一实施方式，第一元胞10A和第二元胞10B沿第一方向DR1的长度可以是不同的。在第一元胞10A和第二元胞10B沿第一方向DR1的长度不同的情况下，通过调整第一元胞10A和第二元胞10B沿第一方向DR1的长度之间的比例关系，同样可以对沟槽型IGBT装置的I-V特性进行调整。
用于制造根据本公开内容的第一实施方式的沟槽型IGBT装置10的方法可以包括如下步骤：从第一导电类型的衬底3的上表面向下形成多个沟槽4，使得多个沟槽4具有沿第一方向DR1延伸的彼此平行的条形形状；在多个沟槽4中分别设置多个栅极G；以及使用同一掩模在沟槽4之间形成的有源区的每个中形成第一导电类型的源极区7和第二导电类型的接触区8，使得接触区8具有在垂直于第一方向DR1的第二方向DR2上的第一宽度WC1和不同于第一宽度WC1的第二宽度WC2，第一宽度WC1和第二宽度WC2沿第一方向DR1交替布置。
例如，可以在作为FZ晶片或MCZ晶片的n-型半导体衬底3上制造沟槽型IGBT装置。首先，在n-型半导体衬底3的上表面上通过例如刻蚀工艺形成沿第一方向DR1延伸的多个沟槽4。随后，在多个沟槽4中通过例如物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成多个栅极G，多个栅极G具有沿第二方向DR2的均匀的第三宽度WG3。随后，在多个沟槽4之间在n-型半导体衬底3的上表面上依次通过高能离子注入形成n-型载流子阻挡层6、p-型沟道层5、n+型源极区7和p+型接触区8，其中n+型源极区7和p+型接触区8可以使用同一个掩模形成，因此可以简化工艺步骤。最后，在n-型半导体衬底3的下表面上依次通过高能离子注入形成n+型缓冲层2和低能量离子注入形成p+型集电极层1以完成沟槽型IGBT装置，其中n+型缓冲层可以为多种离子形式的注入，如质子，磷等。
根据本公开内容的第一实施方式的沟槽型IGBT装置中的元胞的数量可以根据应用场景以及适用范围进行调整。
图6示出了根据本公开内容的第二实施方式的沟槽型IGBT装置20的平面视图。图7示出了沿图6的线CC'截取的根据本公开内容的第二实施方式的沟槽型IGBT装置20的剖面透视图。图8示出了沿图6的线DD'截取的根据本公开内容的第二实施方式的沟槽型IGBT装置20的剖面透视图。
参照图6至图8，根据本公开容的第二实施方式的沟槽型IGBT装置20可以包括第一导电类型的衬底3以及多个沟槽4。多个沟槽4从衬底的上表面向下形成以具有沿第一方向DR1延伸的彼此平行的条形形状并且其中分别设置有多个栅极G。在多个沟槽4之间形成有源区，并且有源区具有沿第一方向DR1延伸的第一导电类型的源极区7和第二导电类型的接触区8。多个栅极G中的每个具有在垂直于第一方向DR1的第二方向DR2上的第一宽度WG1和不同于第一宽度的第二宽度WG2，第一宽度WG1和第二宽度WG2沿第一方向DR1交替布置。接触区8具有在第二方向DR2上的均匀的第三宽度WC3。
本领域技术人员应理解，尽管本文以第一导电类型为N型并且第二导电类型为P型为例描述了本公开内容的第二实施方式，但是本公开内容不限于此。在本公开内容的其他实施方式中，第一导电类型也可以为P型并且第二导电类型可以为N型。
具体地，如图6中所示，根据本公开容的第二实施方式的沟槽型IGBT装置20包括沿第一方向DR1交替设置的第一元胞20A和第二元胞20B。如图6中所示，第一元胞20A中的p+接触区和第二元胞10B中的p+接触区具有在第二方向DR2上的均匀的第三宽度WC3。此外，如图6中所示，根据本公开容的第二实施方式，第一元胞20A中的栅极G在第二方向DR2上的第一宽度WG1可以小于第二元胞10B中的栅极G在第二方向DR2上的第二宽度WG2。
除了在本公开内容的第二实施方式中，栅极G具有沿第一方向DR1的交替设置的第一宽度WG1和第二宽度WG2，而p+接触区具有沿第一方向DR1的均匀的第三宽度WC3之外，本公开内容的第二实施方式与本公开内容的第一实施方式基本上相同，因此本文对根据本公开内容的第二实施方式的沟槽型IGBT装置20的结构的细节不作进一步的详细描述。
如图6中所示，具有不同的栅极G的宽度的第一元胞20A和第二元胞20B沿第一方向DR1交替设置。在第一元胞20A和第二元胞20B中分别形成沟槽型IGBT器件。
如上文所述，第二元胞20B中的栅极G的第二宽度WG2可以大于第一元胞20A中的栅极G的第一宽度WC1。也就是说，在第二元胞20B中，通过离子注入工艺形成的p+型接触区8与沟槽4的侧壁之间的距离在约0.1μm至约0.5μm的范围内，使得第二元胞20B中的IGBT器件的沟道掺杂浓度大于1018cm-3，因此第二元胞20B中的IGBT器件是常断的。相反，在第一元胞20A中，p+型接触区8与沟槽4的侧壁之间的距离大于约1.0μm，使得第一元胞20A中的沟槽型IGBT器件能够正常操作。
也就是说，根据本公开内容的第二实施方式的沟槽型IGBT装置具有交替设置的彼此并联的正常的IGBT器件和常断的IGBT器件的元胞布置。因此，根据本公开内容的第二实施方式的沟槽型IGBT装置可以在不牺牲I-V特性的情况下保持小的饱和电流。此外，由于第二元胞20B中的IGBT器件是常断的，因此第二元胞20B中的IGBT器件中的栅极可被视为伪栅，从而还可以减少栅极电荷(Qg)。因此，在根据本公开内容的第二实施方式的沟槽型IGBT装置中无需再另外添加用于平衡短路电流和导通损耗之间的折衷关系的伪区，使得能够简化制造工艺并且减小芯片面积。
根据本公开内容的第二实施方式，通过调整第一元胞20A中的p+型接触区8的第三宽度WC3与n+型源极区7沿第二方向DR2的第四宽度WE4之间的比例关系，可以对沟槽型IGBT装置的I-V特性进行调整。
根据本公开内容的第二实施方式，第一元胞20A和第二元胞20B沿第一方向DR1的长度可以是相同的。根据本公开内容的第二实施方式，第一元胞20A和第二元胞20B沿第一方向DR1的长度可以是不同的。在第一元胞20A和第二元胞20B沿第一方向DR1的长度不同的情况下，通过调整第一元胞20A和第二元胞20B沿第一方向DR1的长度之间的比例关系，同样可以对沟槽型IGBT装置的I-V特性进行调整。
用于制造根据本公开内容的第二实施方式的沟槽型IGBT装置20的方法与用于制造根据本公开内容的第一实施方式的沟槽型IGBT装置10的方法基本上相同，不同之处在于用于形成沟槽4的刻蚀掩模需要根据栅极G的形状变化进行调整，但是这并未增加额外的工艺步骤。
根据本公开内容的沟槽型IGBT装置不需要复杂的版图设计并且可以以简化的常规半导体工艺步骤制备，从而能够降低制造成本。同时，根据本公开内容的沟槽型IGBT装置能够降低饱和电流，从而改善短路性能。此外，通过对沟槽型IGBT装置中的相关参数进行调整，可以容易地对沟槽型IGBT装置的I-V特性进行调整。
尽管参照本公开内容的示例性实施方式描述了本公开内容，但是本领域技术人员将理解，在不偏离权利要求中阐述的本公开内容的精神和范围的情况下，可以进行各种修改和变化。

Claims (11)

1.一种绝缘栅双极型晶体管装置，包括：
第一导电类型的衬底；以及
多个沟槽，从所述衬底的上表面向下形成以具有沿第一方向延伸的彼此平行的条形形状并且其中分别设置有多个栅极，其中，在所述沟槽之间形成有源区，并且所述有源区具有沿所述第一方向延伸的第一导电类型的源极区和第二导电类型的接触区，
其特征在于，
所述接触区具有在垂直于所述第一方向的第二方向上的第一宽度和不同于所述第一宽度的第二宽度，所述第一宽度和所述第二宽度沿所述第一方向交替布置，以及
所述多个栅极中的每个具有在所述第二方向上的均匀的第三宽度。
2.根据权利要求1所述的绝缘栅双极型晶体管装置，其特征在于，
所述有源区包括第一导电类型的载流子阻挡层和设置在所述载流子阻挡层上的第二导电类型的沟道层，以及
所述源极区和所述接触区设置在所述沟道层上。
3.根据权利要求1所述的绝缘栅双极型晶体管装置，其特征在于，
所述接触区的深度大于所述源极区的深度。
4.根据权利要求1所述的绝缘栅双极型晶体管装置，其特征在于，
所述第二宽度大于所述第一宽度，以及
具有所述第二宽度的接触区的第二绝缘栅双极型晶体管元胞的沟道掺杂浓度大于1018cm-3，使得所述第二绝缘栅双极型晶体管元胞是常断的。
5.根据权利要求1所述的绝缘栅双极型晶体管装置，其特征在于包括：
源极金属层，与所述源极区和所述接触区接触。
6.根据权利要求1所述的绝缘栅双极型晶体管装置，其特征在于，
在所述衬底的下表面上设置有第二导电类型的集电极层和第一导电类型的电场截止层。
7.根据权利要求6所述的绝缘栅双极型晶体管装置，其特征在于包括：
集电极金属层，与所述集电极层接触。
8.根据权利要求1所述的绝缘栅双极型晶体管装置，其特征在于，
所述第一导电类型是N型并且所述第二导电类型是P型。
9.一种绝缘栅双极型晶体管装置，包括：
第一导电类型的衬底；以及
多个沟槽，从所述衬底的上表面向下形成以具有沿第一方向延伸的彼此平行的条形形状并且其中分别设置有多个栅极，其中，在所述沟槽之间形成有源区，并且所述有源区具有沿所述第一方向延伸的第一导电类型的源极区和第二导电类型的接触区，
其特征在于，
所述多个栅极中的每个具有在垂直于所述第一方向的第二方向上的第一宽度和不同于所述第一宽度的第二宽度，所述第一宽度和所述第二宽度沿所述第一方向交替布置，以及
所述接触区具有在所述第二方向上的均匀的第三宽度。
10.根据权利要求9所述的绝缘栅双极型晶体管装置，其特征在于，
所述第二宽度大于所述第一宽度，以及
具有所述第二宽度的栅极的第二绝缘栅双极型晶体管元胞的沟道掺杂浓度大于1018cm-3，使得所述第二绝缘栅双极型晶体管元胞是常断的。
11.一种制备绝缘栅双极型晶体管装置的方法，其特征在于包括：
从第一导电类型的衬底的上表面向下形成多个沟槽，使得所述多个沟槽具有沿第一方向延伸的彼此平行的条形形状；
在所述多个沟槽中分别设置多个栅极；以及
使用同一掩模在所述沟槽之间形成的有源区的每个中形成第一导电类型的源极区和第二导电类型的接触区，使得所述接触区具有在垂直于所述第一方向的第二方向上的第一宽度和不同于所述第一宽度的第二宽度，所述第一宽度和所述第二宽度沿所述第一方向交替布置。
CN202110332803.7A 2021-03-29 2021-03-29 绝缘栅双极型晶体管装置及其制备方法 Pending CN115148801A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110332803.7A CN115148801A (zh) 2021-03-29 2021-03-29 绝缘栅双极型晶体管装置及其制备方法
PCT/CN2021/091898 WO2022205556A1 (zh) 2021-03-29 2021-05-06 绝缘栅双极型晶体管装置及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110332803.7A CN115148801A (zh) 2021-03-29 2021-03-29 绝缘栅双极型晶体管装置及其制备方法

Publications (1)

Publication Number Publication Date
CN115148801A true CN115148801A (zh) 2022-10-04

Family

ID=83404194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110332803.7A Pending CN115148801A (zh) 2021-03-29 2021-03-29 绝缘栅双极型晶体管装置及其制备方法

Country Status (2)

Country Link
CN (1) CN115148801A (zh)
WO (1) WO2022205556A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4623956B2 (ja) * 2003-11-12 2011-02-02 株式会社豊田中央研究所 Ｉｇｂｔ
US7423316B2 (en) * 2004-05-12 2008-09-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor devices

Also Published As

Publication number Publication date
WO2022205556A1 (zh) 2022-10-06

Similar Documents

Publication Publication Date Title
US10418441B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US20180261594A1 (en) Semiconductor device
CN112201690A (zh) Mosfet晶体管
US7989921B2 (en) Soi vertical bipolar power component
US6255692B1 (en) Trench-gate semiconductor device
CN114050184A (zh) 低米勒电容功率器件及其制造方法
CN114664929A (zh) 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法
US11264475B2 (en) Semiconductor device having a gate electrode formed in a trench structure
US20240063267A1 (en) Semiconductor device and method for producing same
CN116404039B (zh) 一种功率半导体器件及其制造方法
US20220352315A1 (en) Semiconductor device and method for producing same
CN113394277B (zh) 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt
CN117747648A (zh) 半导体装置
US20220216331A1 (en) Semiconductor device and method for designing thereof
CN114651335B (zh) 绝缘栅双极晶体管
CN115642173A (zh) 全垂直功率器件及其制作方法、芯片
US20240055498A1 (en) Semiconductor device and method for producing same
CN209747516U (zh) 一种igbt结构
CN110061047B (zh) 一种igbt结构及其制作方法
CN115148801A (zh) 绝缘栅双极型晶体管装置及其制备方法
CN112018174A (zh) 一种半导体器件及其制作方法、家用电器
CN213459746U (zh) Mosfet晶体管
CN113838915B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
US11569360B2 (en) Power semiconductor device and power semiconductor chip
CN112750902B (zh) 一种高抗短路能力的沟槽栅igbt

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination