CN100338880C - 可抑制时钟脉冲馈通效应且具有低相位噪声的切换式电容电路与相关方法 - Google Patents

可抑制时钟脉冲馈通效应且具有低相位噪声的切换式电容电路与相关方法 Download PDF

Info

Publication number
CN100338880C
CN100338880C CNB2004100805774A CN200410080577A CN100338880C CN 100338880 C CN100338880 C CN 100338880C CN B2004100805774 A CNB2004100805774 A CN B2004100805774A CN 200410080577 A CN200410080577 A CN 200410080577A CN 100338880 C CN100338880 C CN 100338880C
Authority
CN
China
Prior art keywords
node
control signal
coupled
negative terminal
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100805774A
Other languages
English (en)
Other versions
CN1604476A (zh
Inventor
叶恩祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/605,428 external-priority patent/US6975156B2/en
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN1604476A publication Critical patent/CN1604476A/zh
Application granted granted Critical
Publication of CN100338880C publication Critical patent/CN100338880C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种可抑制时钟脉冲馈通效应且具有低相位噪声的切换式电容电路与相关方法。所述切换式电容电路,包含有:一正端电容,耦接至一第一正端节点;一第一正端开关元件,依据一第一控制信号选择性地将该第一正端节点耦接或不耦接至一第二节点;一预充电路,耦接于该第一正端节点,并于该第一正端开关元件为断路状态时,在一预充时间内将该第一正端节点预充至一预充电压值,在一预充时间之后将该第一正端节点充电至一充电电压值,其中该充电电压值不等于该预充电压值。在预充该第一正端节点后,时钟脉冲馈通效应就会被消除,而电压控制振荡器的频率锁定时间便可缩短,再通过让该第一正端节点电压保持在该充电电压,可降低电压控制振荡器的相位噪声。

Description

可抑制时钟脉冲馈通效应且具有低相位噪声的切换式电容电路与相关方法
技术领域
本发明提供一种切换式电容电路,尤指一种拥有低相位噪声且用于一电压控制振荡器的切换式电容电路,其是用来减低时钟脉冲馈通效应以抑制电压控制振荡器在频率校正阶段以及频率合成器锁相阶段中的频率飘移现象。
背景技术
电压控制振荡器(voltage controlled oscillator,VCO)常被使用于无线通讯电路内做为频率合成(frequency synthesis)的元件。如同Welland等人于美国专利第6,226,506号的专利中所述,无线通讯***在传送路径电路和接收路径电路中通常都需要频率合成的功能。
图1为现有电压控制振荡器的示意图。用于一频率合成器(frequencysynthesizer)的LC式电压控制振荡器包含有一共振腔(resonator)10,而共振腔10具有一基本的共振结构,其包含有一连接于一第一振荡节点OSC_P与一第二振荡节点OSC_N之间的电感12。一连续式(continuously)可变电容14以及多个离散式(discretely)可变电容16是并联于电感12。连续式可变电容14是用来微调(fine tuning)所需的目标电容值,而多个离散式可变电容16则用来粗调(coarse tuning)所需的目标电容值。此外,由电感12与电容14、16并联所产生的电阻损失(resistiveloss)则利用一负电阻值产生器(negative resistance generator)18来加以补偿,以维持***正常的振荡运作。
在多个离散式可变电容16内的每一离散式可变电容是由一切换式电容电路20所组成,且每一切换式电容电路20是由一独立控制信号(从SW_1到SW_N)所控制。根据控制信号SW_N,切换式电容电路20是选择性地建立或中断一电容24与电压控制振荡器中共振腔10之间的连接。切换式电容电路20所对应的不同导通/断路的切换组合会使得LC式共振腔10具有一更宽的电容值变动范围,故可提供电压控制振荡器一更宽的可振荡频率范围。
图2为现有切换式电容电路20a的示意图。一电容30是连接于一第一振荡节点OSC_P与一节点A之间。一开关元件32是用来选择性地将节点A连接或不连接至一接地端,且开关元件32是由一控制信号SW所控制,因此,当开关元件32导通(turn on)时,电容30的电容值会加入电压控制振荡器的共振腔10的整体电容值中,然而,当开关元件32为断路(turn off)时,由第一振荡节点OSC_P所看进去的电容值是为电容30的电容值与开关元件32在断路状态的电容值的串联结果。
图3为现有第一种差动(differential)切换式电容电路20b的示意图。由于差动切换式电容电路有较好的共模噪声抑制比(common-modenoise rejection ratio),因此被广泛地应用在高速集成电路的环境中。在差动切换式电容电路20b中,一正端电容40是连接于一第一振荡节点OSC_P和一节点A之间,一正端开关元件42是选择性地将节点A连接或不连接至接地端,一负端电容44是连接于一第二振荡节点OSC_N和一节点B之间,以及一负端开关元件46是选择性地将节点B连接或不连接至接地端,其中这两个开关元件42、46皆由相同的控制信号SW所控制。当开关元件42、46导通时,正端电容40与负端电容44之间串联的相对应电容值就会被加到电压控制振荡器的共振腔10的整体电容值中,然而,当开关元件42、46断路时,差动输入电容值为正端电容40、负端电容44、开关元件42和46的寄生电容(parasitic capacitance)的串联值。此时,电压控制振荡器的共振腔10的整体电容值在开关元件42和46断路时会比导通时小的多。
图4为现有第二种差动切换式电容电路20c的示意图。第二种差动切换式电容电路20c和第一种差动切换式电容电路20b之间除了一额外的中央开关元件48之外,其它元件皆相同,其中额外的中央开关元件48是用来降低连接于节点A和节点B之间导通时的整体电阻值。开关元件42、46、48皆由相同的控制信号SW来控制,当开关元件42、46、48导通时,正端电容40与负端电容44之间串联的相对应电容值就会被加到电压控制振荡器的共振腔10的整体电容值中,而当开关元件42、46、48断路时,差动输入电容值为正端电容40、负端电容44与开关元件42、46、48的寄生电容的串联值。所以,整体的输入电容值在开关元件42、46、48断路时会比导通时小的多。
不论是图2的单端实施例还是图3或图4的差动实施例,当切换式电容电路20a、20b、20c断路时,节点A(对差动式实施例来说,尚包含节点B)在实际***上会产生一瞬时电压变化(momentary voltage stepchange),而该瞬时电压变化会造成整体电容值产生不想要的扰动,最终会造成电压控制振荡器的振荡电压产生不该有的飘移。由于图2、图3与图4中使用了N型金属氧化半导体晶体管(NMOS)开关,因此,瞬时电压变化是为开关元件32、42、46、48于断路时所产生的为一电压降(voltage drop),对于P型金属氧化半导体晶体管开关的实施例而言,上述瞬时电压变化则为一电压尖脉冲(voltage spike)。
以图2的单端实施例为例,当开关元件32断路时,电荷载子(chargecarrier)会被注入(injected)到连接于开关元件32的源极与漏极的结电容(junction capacitance)中,且电荷载子的注入会造成电容性阻抗(capacitive impedance)两端产生不该有的电压变化,并且以一电压降的型式出现在节点A,而上述效应即为时钟脉冲馈通效应(clockfeedthrough effect),并可视为控制信号SW从开关元件32的栅极传递至开关元件32的源极与漏极。当开关元件32导通时,节点A会被连接到接地端,故控制信号SW的馈通(feedthrough)不会有任何影响。然而,当开关元件32断路时,控制信号SW的馈通会造成一电压变化,并以电压降的型式出现在图2所示的第二实施例中的节点A上。因为节点A有电压降,所以开关元件32的N+扩散子(N+diffusion)和P型基板(Ptype substrate)之间于断路状态所形成的二极管便会产生些许的正向偏压(forward biased)。节点A的电压电平(voltage level)会陡降(spike low),接着开关元件32在断路状态时形成的些许正向偏压的接面二极管会产生次临界与泄漏电流(subthreshold and leakagecurrents)来对节点A充电,之后节点A便再回复到接地端的电位。节点A的电压降与电压回复的情形都连带地改变电压控制振荡器的共振腔10的负载电容值(load capacitance),并且造成电压控制振荡器的振荡电压产生不想要的瞬时飘移(drift)。
同理,当图4的第二种差动切换式电容电路20c断路时,节点A和节点B也同样会有时钟脉冲馈通效应的问题。由正端开关元件42和中央开关元件48所产生的时钟脉冲馈通效应会导致正端节点A产生一不想要的电压变化;同样地,由负端开关元件46和中央开关元件48所产生的时钟脉冲馈通效应会导致负端节点B产生一不想要的电压变化。节点A与节点B的电压变化与电压回复会改变电压控制振荡器的共振腔10的负载电容值,并且造成电压控制振荡器的振荡电压产生不想要的瞬时飘移。
发明内容
因此本发明的主要目的之一在于提供一种切换式电容电路以及方法,其可减少时钟脉冲馈通效应并产生较小的相位噪声,以解决现有电压控制振荡器中振荡频率偏移的问题。
本发明是揭露一种切换式电容电路(switched capacitor circuit)。该切换式电容电路包含有:一正端电容,耦接至一第一正端节点;一第一正端开关元件,用来依据一第一控制信号,选择性地将该第一正端节点耦接或不耦接至一第二节点;以及一预充电路,耦接至该第一正端节点,用来于该第一控制信号控制该第一正端开关元件为断路状态时,于一预充时间内将该第一正端节点预充至一预充电压,接着将该第一正端节点充电至一充电电压,直到该第一控制信号控制该第一正端开关元件为导通状态前为止。
本发明另揭露一种控制一切换式电容电路的方法,该切换式电容电路包含有一连接于一第一正端节点的电容。该方法包含有:依据一第一控制信号,中断该第一正端节点与一第二节点的耦接以控制该切换式电容电路断路;当该第一控制信号控制该切换式电容电路为断路状态时,于一预充时间内将该第一正端节点预充至一预充电压;以及将该第一正端节点充电至一充电电压,直到该第一控制信号控至该切换式电容电路为导通状态前为止。
附图说明
图1为现有用于频率合成器的电压控制振荡器的示意图;
图2为现有用于电压控制振荡器的切换式电容电路的示意图;
图3为现有用于电压控制振荡器的差动切换式电容电路的示意图;
图4为现有用于电压控制振荡器的另一差动切换式电容电路的示意图;
图5为本发明第一实施例的切换式电容电路的示意图;
图6为图5所示的切换式电容电路中第一控制信号、延迟单元所产生的第二控制信号以及节点A的输出电压的波形图;
图7为图5所示的第一开关元件于断路状态所形成的寄生二极管的示意图;
图8为图7所示的变容二极管中反向偏压和寄生电容值之间的特性关是曲线图;
图9为一等效开关元件与一等效电压控制振荡器的示意图;
图10为本发明第二实施例的差动切换式电容电路的示意图;
图11为本发明第三实施例的切换式电容电路的示意图;
图12为图11所示的切换式电容电路中第一控制信号、延迟单元所产生的第二控制信号以及节点A的输出电压的波形图;
图13为本发明第四实施例的差动切换式电容电路的示意图;
图14为控制切换式电容电路(其具有一电容连接于一第一正端节点)的方法的操作流程图。
符号说明:
10                                         共振腔
12                                         电感
14                                         连续式可变电容
16                                         离散式可变电容
18                                         负电阻值产生器
20、20a、20b、20c、500、1000、1100、1300   切换式电容电路
24、30、502、1102                          电容
32、504、508、1104、1108                   开关元件
40、1002、1302                             正端电容
42、1006、1016、1306、1316                 正端开关元件
44、1004、1304                             负端电容
46、1008、1018、1308、1319                 负端开关元件
48、1010、1310                             中央开关元件
506、1012、1106、1312                      预充电路
510、1014、1110、1314                      预充开关元件
700                                        寄生二极管
702                                   变容二极管
900                                   等效开关元件
902                                   等效电压控制振荡器
1111                                  二极管
1318                                  正端二极管
1320                                  负端二极管
512、1020、1112、1317                 延迟单元
具体实施方式
请参阅图5,图5为本发明第一实施例的切换式电容电路500的示意图。图5所示的切换式电容电路500包含有一电容502、一第一开关元件504以及一预充电路506,而预充电路506包含有一第二开关元件508、一预充开关元件510以及一延迟单元512。电容502是连接于一第一振荡节点OSC_P与一节点A之间,第一开关元件504是用以依据一第一控制信号SW1来选择性地连接或不连接节点A至一第二节点(在本实施例中,第二节点是为一接地端),另外,预充开关元件510是将节点D连接至一固定供应电压VDD。
当第一控制信号SW1控制切换式电容电路500为断路状态时,第一开关元件504会中断节点A与接地端之间的连接。预充电路506是连接于节点A,用来于第一控制信号SW1控制切换式电容电路500为断路时,在一预充时间内将节点A预充至一预充电压电平,而在该预充时间后,在节点A逐渐放电的过程中,预充电路506仍会对节点A充电使得节点A的电压,在第一控制信号SW1控制切换式电容电路500成为通路状态之前,会大体上维持在一充电电压电平。
图6为第一实施例的切换电式电容电路500中第一控制信号SW1、延迟单元512所产生的第二控制信号SW2以及节点A的输出电压的波形图。在本实施例中,该第一控制信号SW1大体上具有两个准位,分别代表逻辑1及逻辑0。以图6为例,该第一控制信号SW1于逻辑1/0时的电压电平分别为VDD及0。当第一控制信号SW1处于逻辑1时,则控制该切换电式电容电路500为通路状态。当第一控制信号SW1处于逻辑0时,则控制该切换电式电容电路500为断路状态,此时,预充电路506内的预充开关元件510会导通而第一开关元件504为断路。延迟单元512用以延迟第一控制信号SW1并改变其逻辑0所对应的电压电平以产生第二控制信号SW2。以此实施例而言,该第二控制信号SW2于逻辑1/0时的电压电平分别为VDD及一大于0的值。在预充时间T内,第二控制信号SW2处于逻辑1以导通第二开关元件508。
此时,第二开关元件508的功能会等效于一正向偏压二极管,节点A接受该预充电路506的充电而急速充电至一预充电压(此例中,该预充电压为控制信号SW2于逻辑1时的电压电平VDD减去第二开关元件508上由于栅极与源极间的电压差所产生的压降Vt),由于节点A被强制充电至预充电压VDD-Vt,因此可防止因时钟脉冲馈通效应(clock feedthrougheffect)而产生的瞬时电压变化(momentary voltage step change)。此外,一般而言,第二控制信号SW2于逻辑1电压电平的选定,可和第一控制信号SW1于逻辑1电压电平者相同,只要是介于Vt与VDD之间即可,而第二控制信号SW2于逻辑0电压电平的值则和第一控制信号SW1于逻辑0电压电平者不同,前者必须是一大于0的值,且当然是小于第二控制信号SW2逻辑1电压电平,且以接近逻辑1电压电平为佳。
在经过了预充时间T之后,第二控制信号SW2由逻辑1转成逻辑0。该第二控制信号SW2于逻辑0的电压电平记为VI。由于此时节点A的电压VA=(VDD-Vt)比VI还高,故第二开关元件508呈现为断路状态。接着,电荷逐渐地经由第一开关元件504泄漏出去,直到节点A的电压VA下降至低于一充电电压电平VI-Vt为止。若节点A的电压VA低于VI-Vt,则第二开关元件508会导通以将节点A的电压VA回充至VI-Vt。如此一来,在预充时间T后,且在下一次第一控制信号SW1又控制切换式电容电路500为导通状态之前,该预充电路506会对节点A做必要的充电,使得节点A的电压VA大体上维持在该充电电压VI-Vt。由于预充电路506让第一开关元件504的两端的压差,即VA,维持在一正值的充电电压VI-Vt,故第一开关元件504处于断路状态时所形成的寄生二极管的等效寄生电容将会被大幅减低,且电压控制振荡器(VCO)电路的相位噪声也会随之减少。
图7为图5所示的第一开关元件504于断路状态所形成的寄生二极管700的示意图。寄生二极管700就像是一个连接于节点A与第二节点(在本发明的第一实施例中第二节点是为接地端)之间的变容二极管(varactor)702。变容二极管702具有一寄生电容值Cp,其是由图5中节点A的电压VA所决定。
图8为图7所示的变容二极管702中反向偏压(reverse biasvoltage),即VA,与寄生电容值Cp之间的特性关系曲线图。当变容二极管702的反向偏压(VA)改变时,相关的寄生电容值Cp也跟着改变,但此改变并非线性,而由图8可看出,反向偏压电压VA在高于Vt的情况下,寄生电容值Cp有非常平滑的表现,意即寄生电容值Cp因反向偏压电压VA变化而变化的幅度可以很小。本发明利用此一特性,将节点A充电至一个远大于第一开关元件504的阀电压(threshold voltage),即Vt,的某一电位,如图6中的VI-Vt;这意味着当节点A上的电荷经由第一开关元件504泄漏至接地端的过程中,寄生电容值Cp的变化速度将是相对缓慢的,且节点A的电压VA以及切换式电容电路504于断路状态的电容值Cp会逐渐稳定下来,且不再被第一开关元件504所产生的漏电流影响。如此,使得电压控制振荡器(VCO)可以很容易维持锁住所要振荡频率的状态,而不至于因寄生电容值Cp的变化而脱锁。是故,电压控制振荡器(VCO)整体的频率锁定时间(locking period)可以得到缩短,所以本发明可让频率合成器(frequency synthesizer)比现有技术更快达到稳定的状态。
图9为一等效开关元件900与一等效电压控制振荡器902的示意图。由图5所示之处于断路状态的第一开关元件504所形成的等效开关元件900包含有一寄生电阻Rp、前述的寄生电容Cp以及一噪声源Vn,其中噪声源Vn是由例如基板噪声(substrate noise)及热噪声(thermal noise)等所产生。等效电压控制振荡器902包含有一电阻R1,其电阻值相当于电压控制振荡器电路的等效阻抗。流经节点A的电流In可由以下方程序所决定:
I n = V n 1 R 1 = V n R 1 + R p + 1 2 πf · C p 方程式(1)
其中,f是电压控制振荡器的振荡频率、Vn1是为进入电压控制振荡器的噪声,也即于节点A所见的电压控制振荡器的噪声。
透过方程式(1)可以计算出节点A所见的噪声Vn1,如以下方程序所示:
V n 1 = V n · R 1 ( R 1 + R p + 1 2 πf · C p ) 方程式(2)
由以上方程序(1)、(2)可知,当频率f为一特定值时(例如1GHz),通过减小等效开关元件900的寄生电容Cp,即可降低节点A所见的噪声Vn1,进而整体的相位噪声也降低,是故本发明在变容二极管702的两端提供一正值的反向偏压VA,由图8中可知,此种作法可以产生一较小的寄生电容值Cp因而减小相位噪声的产生。通过将节点A连接至一固定的供应电压,节点A上的电压VA会接近一固定值(VI-V508),其中V508为第二开关元件508两端上足够导通第二开关元件508的电压降Vt,如此一来,充电电压即等于VI-Vt,此为一正值、跨在变容二极管702上的反向偏压,如前所述,其相对应的寄生电容值Cp将降低许多,所以,本发明切换式电容电路500的相位噪声会比现有切换式电容电路更小。通过确保该充电电压(VI-Vt)高于该预定阀值(Vt),本发明可以减少节点A的整体相位噪声Vn1,因此电压控制振荡器的相位噪声可以减少至一定的程度。
图10为本发明第二实施例的差动切换式电容电路1000的示意图。差动切换式电容电路1000包含有一正端电容1002、一负端电容1004、一第一正端开关元件1006、一第一负端开关元件1008、一中央开关元件1010以及一预充电路1012。预充电路1012则包含有一第二正端开关元件1016、一第二负端开关元件1018、一预充开关元件1014以及一延迟单元1020。
图10所示的正端电容1002在操作上类似于图5所示的单端架构。正端电容1002是连接于第一振荡节点OSC_P与一节点A之间,负端电容1004是连接于第二振荡节点OSC_N与一节点B之间。第一正端开关元件1006是用以依据一第一控制信号SW1来选择性地连接或不连接节点A至一第二节点(在本实施例中,第二节点是为一接地端);类似地,第一负端开关元件1008是用以依据第一控制信号SW1来选择性地连接或不连接节点B至第二节点(即接地端),此外,本实施例中,预充开关元件1014是将节点D连接至一固定供应电压VDD。在本发明的较佳实施例中,中央开关元件1010是用以依据第一控制信号SW1来选择性地连接或不连接节点A至节点B,然而,在本发明的其它实施例中,也可不需包含中央开关元件1010,均属本发明的范畴。
当第一控制信号SW1处于逻辑0时,则控制差动切换式电容电路1000为断路状态时,此时,第一正端开关元件1006会中断节点A与接地端之间的连接,同时,第一负端开关元件1008会中断节点B与接地端之间的连接。预充电路1012是连接于节点A与节点B,用来于第一控制信号SW1控制切换式电容电路1000为断路状态时,在一预充时间T内将节点A与节点B预充至一预充电压,而在该预充时间T后,在节点A、B逐渐放电的过程中、第一控制信号SW1再度控制差动切换式电容电路1000为导通状态之前,预充电路1012会对节点A与节点B充电使得节点A、B的电压,会大体上维持在一充电电压电平。
图11为本发明第三实施例的切换式电容电路1100的示意图。切换式电容电路1100包含有一电容1102、一第一开关元件1104以及一预充电路1106,其中预充电路1106包含有一第二开关元件1108、一预充开关元件1110、一二极管1111(本实施例中,其是应用晶体管来加以实施)以及一延迟单元1112。电容1102是连接于一第一振荡节点OSC_P与一节点A之间,以及第一开关元件1104是用以依据一第一控制信号SW1来选择性地连接或不连接节点A至一第二节点(在本实施例中,第二节点是为一接地端)。在第三实施例中,预充开关元件1110是将节点D连接至一固定电压VDD2,该电压VDD2是为一小于电压VDD的预定电压值。当第一控制信号SW1控制切换式电容电路1100成为断路状态时,第一开关元件1104中断节点A与接地端,此时,预充电路1106是连接于节点A并在一预充时间T内将节点A预充至一预充电压,而于该预充时间T后,在节点A逐渐放电的过程中、第一控制信号SW1再度控制切换式电容电路1100为导通状态前,预充电路1106仍会对节点A充电使得节点A的电压,会大体上维持在一充电电压电平。
图12为第三实施例的切换式电容电路1100中第一控制信号SW1、延迟单元1112所产生的第二控制信号SW2以及节点A的输出电压的波形图。在本实施例中,当第一控制信号SW1处于逻辑0时,则控制切换式电容电路1100为断路状态时,此时,预充电路1106内的预充开关元件1110会导通,而第一控制信号SW1同时会控制第一开关元件1104成为断路。延迟单元1112延迟第一控制信号SW1一预充时间T后,产生一第二控制信号SW2。以此实施例言,该第二控制信号SW2于逻辑1/0时的电压电平分别和该第一控制信号SW1于逻辑1/0时的电压电平是一样的。该第二控制信号SW2在该预充时间T内会导通第二开关元件1108。此时,第二开关元件1108的功能将等效于一正向偏压二极管,而节点A会受到预充电路1106的充电而急速充电至一预充电压(此例中,该预充电压为控制信号SW2于逻辑1的电压电平VDD减去第二开关元件1108上由于栅极与源极间的电压差所产生的压降Vt)。由于节点A被强制充电至预充电压VDD-Vt,因此可防止因时钟脉冲馈通效应而产生的瞬时电压变化。
在预充时间T后,第二控制信号由逻辑1变成逻辑0,由于此时节点A的电压(其电压值为VDD-Vt)比第二控制信号SW2的电压电平还高,故第二开关元件1108是为断路状态,且二极管1111是为反向偏压而没有电流流通。电荷会逐渐经由第一开关元件1104泄漏,直到节点A的电压降至低于一充电电压VDD2-Vt为止(在此Vt为跨在二极管1111上的导通压降)。当节点A的电压低于充电电压VDD2-Vt时,二极管1111将会被导通并将节点A的电压回充至VDD2-Vt,因此,在预充时间T后,直到第一控制信号SW1再度导通切换式电容电路1100之前,预充电路1106会控制节点A的电压大体上维持在该充电电压VDD2-Vt。由于预充电路1106让第一开关元件1104的两端跨有一正值电压VDD2-Vt,故可减少第一开关元件1104在断路状态时所形成的等效寄生二极管所产生的寄生电容值,所以电压控制振荡器的相位噪声也随之减少。
请注意,一般来说,第二控制信号SW2于逻辑1的电压电平为大于等于VDD2、小于等于VDD即可,且于逻辑0的电压电平为一介于0和Vt之间的准位即可。
图13为本发明第四实施例的差动切换式电容电路1300的示意图。差动切换式电容电路1300包含有一正端电容1302、一负端电容1304、一第一正端开关元件1306、一第一负端开关元件1308、一中央开关元件1310以及一预充电路1312。在本发明的第四实施例中,预充电路1312包含有一第二正端开关元件1316、一第二负端开关元件1319、一预充开关元件1314、一延迟单元1317、一正端二极管1318(其是应用晶体管来加以实施)以及一负端二极管1320(其是应用晶体管来加以实施)。
图13所示的正端电容1302在运作上类似于图11所示的单端架构。正端电容1302是连接于第一振荡节点OSC_P与一节点A之间;此外,负端电容1304是连接于第二振荡节点OSC_N与一节点B之间。第一正端开关元件1306是用以依据第一控制信号SW1来选择性地连接或不连接节点A至一第二节点(即接地端),而第一负端开关元件1308是用以依据第一控制信号选择性地连接或不连接节点B至第二节点(即接地端)。预充开关元件1314将节点D连接至一固定电压VDD2(电压VDD2为小于电压VDD的预定电压)。如前所述,在本发明的较佳实施例中,中央开关元件1310是用以依据第一控制信号SW1来选择性连接或不连接节点A至节点B,然而,在本发明的其它实施例中,也可不需包含中央开关元件1310,均属本发明的范畴。当第一控制信号SW1处于逻辑0时,则控制切换式电容电路1300为断路状态,第一正端开关元件1306会中断节点A与接地端之间的连接,同时第一负端开关元件1308会中断节点B与接地端之间的连接。此外,预充电路1312是连接于节点A与节点B,用来于第一控制信号SW1控制切换式电容电路1300为断路状态时,在预充时间内将节点A与节点B预充至一预充电压,而在该预充时间后,在节点A、B逐渐放电的过程中、第一控制信号SW1再度控制切换式电容电路1300为导通状态之前,预充电路1312仍会对节点A与节点B充电使得节点A、B的电压,大体上维持在一充电电压电平。
请注意,虽然在上述各实施例中皆使用MOS晶体管来作为本发明所使用的开关元件,但实际上,BJT晶体管或其它种类的晶体管也可使用于本发明来作为开关元件。在图11和图13中,用BJT晶体管实做的二极管1111、二极管1318、二极管1320可以通过短路BJT晶体管的基极与集电极来达成。此外,在上述实施例中,当第一控制信号SW1于逻辑1/0对应的电压电平分别为高/低电压电平,如VDD/0V时,第一和第二(含正端和负端)开关元件504、508、1006、1008、1016、1018、1104、1108、1306、1308、1316、1319皆为N型晶体管,预充开关元件510、1014、1110、1314皆为P型晶体管,第二节点为接地端,以及节点D为固定的供应电压VDD,且VDD2为一小于VDD的值。对于另一实施例而言,当第一控制信号SW1于逻辑1/0对应的电压电平分别为低/高电压电平,如0V/VDD时,第一和第二(含正端和负端)开关元件504、508、1006、1008、1016、1018、1104、1108、1306、1308、1316、1319皆为P型晶体管,预充开关元件510、1014、1110、1314皆为N型晶体管,第二节点为固定的供应电压VDD,节点D为接地端,且VDD2为一大于0的值。
图14为控制切换式电容电路的方法的操作流程图。在此,本发明切换式电容电路有一电容连接于一第一正端节点。控制切换式电容电路的流程包含下列步骤:
步骤1400:依据一第一控制信号,选择性中断该第一正端节点和一第二节点的连接以控制切换式电容电路为断路状态;
步骤1402:当该第一控制信号控制该切换式电容电路为断路状态时,在一预充时间内将该第一正端节点预充至一预充电压;
步骤1404:于该预充时间之后,将该第一正端节点充电至一充电电压,直到该第一控制信号再度该切换式电容电路为导通状态前为止。
以图5所示的电路来配合说明本发明方法的第一实施例,步骤1402和步骤1404另包含有依据第二控制信号SW2来将第一正端节点A选择性连接至一第三节点C以及依据第一控制信号SW1来将第三正端节点C选择性连接至一第四节点D,以及当第一控制信号SW1控制切换式电容电路为断路状态时,产生一第二控制信号SW2,使得在一预充时间内该第二控制信号SW2处于逻辑1,之后则处于逻辑0。该第二控制信号SW2于逻辑1/0时的电压电平分别为VDD及一大于0的值,使得本发明可消除时钟脉冲馈通效应及缩短电压控制振荡器的频率锁定时间,并且减小电压控制振荡器的相位噪声。
以图11所示的电路来说明本发明方法的第二实施例,步骤1402和步骤1404另包含有依据第一控制信号SW1产生一第二控制信号SW2。依据第二控制信号SW2来将第一正端节点A选择性连接至一第三节点C、提供一耦接于第一正端节点A和第三节点C之间的二极管、以及依据第一控制信号SW1来选择性将第三节点C连接至第四节点D,其中,第二控制信号SW2是为第一控制信号SW1延迟一预充时间的结果,该第二控制信号SW2于逻辑1/0时的电压电平分别和该第一控制信号SW1于逻辑1/0时的电压电平是一样的。第二节点是连接到对应一接地电压电平,以及第四节点是连接到对应一电压电平VDD2的固定供应电压。VDD2会是一个比VDD小的值,使得本发明可消除时钟脉冲馈通效应及缩短电压控制振荡器的频率锁定时间,并且最小化电压控制振荡器的相位噪声。

Claims (28)

1.一种切换式电容电路,其特征在于所述切换式电容电路包含有:
一正端电容,耦接至一第一正端节点;
一第一正端开关元件,用来依据一第一控制信号,当该第一控制信号为逻辑1时,控制该第一正端开关元件为导通状态,使得该第一正端节点耦接至一第二节点,其中该第二节点是耦接至一第一固定供应电压,当该第一控制信号为逻辑0时,控制该第一正端开关元件为断路状态,使得该第一正端节点不耦接至该第二节点;
一预充电路,耦接至该第一正端节点,用来于该第一控制信号控制该第一正端开关元件为断路状态时,于一预充时间内将该第一正端节点预充至一预充电压值,于该预充时间之后将该第一正端节点充电至一充电电压值,其中该充电电压值不等于该预充电压值。
2.根据权利要求1所述的切换式电容电路,其特征在于:该预充电路包含有:
一第二正端开关元件,耦接于该第一正端节点与一第三节点,该第二正端开关元件具有一控制端,耦接至一第二控制信号,当该第二控制信号为逻辑1时,控制该第二正端开关元件为导通状态,使得该第一正端节点耦接至该第三节点,当该第二控制信号为逻辑0时,控制该第二正端开关元件为断路状态,使得该第一正端节点不耦接至该第三节点;
一预充开关元件,耦接于该第三节点与一第四节点之间,其中该第四节点是耦接至一第二固定供应电压,该预充开关元件具有一控制端,耦接至该第一控制信号,当该第一控制信号为逻辑0时,控制该预充开关元件为导通状态,使得该第三节点耦接至该第四节点,当该第一控制信号为逻辑1时,控制该预充开关元件为断路状态,使得该第三节点不耦接至该第四节点;
一延迟单元,用来接收该第一控制信号,产生该第二控制信号,使得于该第一控制信号控制该第一正端开关元件为断路状态时,在该预充时间内该第二控制信号为逻辑1,在该预充时间之后该第二控制信号为逻辑0;
其中该第二控制信号为逻辑0所对应的电压电平与该第一控制信号为逻辑0所对应的电压电平不同。
3.根据权利要求2所述的切换式电容电路,其特征在于:该第二控制信号为逻辑0/1所相对的电压电平间的差值小于该第一控制信号为逻辑0/1所相对的电压电平间的差值。
4.根据权利要求2所述的切换式电容电路,其特征在于另包含有:
一负端电容,耦接至一第一负端节点;
一第一负端开关元件,用来依据该第一控制信号,当该第一控制信号为逻辑1时,控制该第一负端开关元件为导通状态,使得该第一负端节点耦接至该第二节点,当该第一控制信号为逻辑0时,控制该第一负端开关元件为断路状态,使得该第一负端节点不耦接至该第二节点;
其中于该第一控制信号控制该第一负端开关元件为断路状态时,该预充电路另耦接至该第一负端节点,并于该预充时间内将该第一负端节点预充至该预充电压值,于该预充时间之后将该第一负端节点充电至该充电电压值。
5.根据权利要求4所述的切换式电容电路,其特征在于:该预充电路另包含有一第二负端开关元件,该第二负端开关元件是耦接于该第一负端节点与该第三节点之间,并且该第二负端开关元件具有一控制端,耦接于该第二控制信号,其中当该第二控制信号为逻辑1时,控制该第二负端开关元件为导通状态,使得该第一负端节点耦接至该第三节点,当该第二控制信号为逻辑0时,控制该第二负端开关元件为断路状态,使得该第一负端节点不耦接至该第三节点。
6.根据权利要求5所述的切换式电容电路,其特征在于:该第一固定供应电压是为接地端,该第二固定供应电压是为一正值供应电压,该第一正端开关元件、该第一负端开关元件、该第二正端开关元件与该第二负端开关元件均为N型晶体管,该预充开关元件是为一P型晶体管,该第二控制信号为逻辑0所对应的电压电平大于该第一控制信号为逻辑0所对应的电压电平。
7.根据权利要求5所述的切换式电容电路,其特征在于:该第一固定供应电压是为一正值供应电压,该第二固定供应电压是为接地端,该第一正端开关元件、该第一负端开关元件、该第二正端开关元件与该第二负端开关元件均为P型晶体管,该预充开关元件是为一N型晶体管,该第二控制信号为逻辑0所对应的电压电平小于该第一控制信号为逻辑0所对应的电压电平。
8.根据权利要求4所述的切换式电容电路,其特征在于:另包含有一中央开关元件,用来依据该第一控制信号,选择性地将该第一正端节点耦接或不耦接至该第一负端节点。
9.根据权利要求1所述的切换式电容电路,其特征在于该预充电路包含有:
一第二正端开关元件,耦接于该第一正端节点与一第三节点之间,该第二正端开关元件具有一控制端,耦接至一第二控制信号,当该第二控制信号为逻辑1时,控制该第二正端开关元件为导通状态,使得该第一正端节点耦接至该第三节点,当该第二控制信号为逻辑0时,控制该第二正端开关元件为断路状态,使得该第一正端节点不耦接至该第三节点;
一正端二极管,耦接于该第一正端节点与该第三节点之间;
一预充开关元件,耦接于该第三节点与一第四节点之间,该预充开关元件具有一控制端,耦接至该第一控制信号,其中该第四节点是耦接至一第三固定供应电压,当该第一控制信号为逻辑0时,控制该预充开关元件为导通状态,使得该第三节点耦接至该第四节点,当该第一控制信号为逻辑1时,控制该预充开关元件为断路状态,使得该第三节点不耦接至该第四节点;
一延迟单元,用来依据一预充时间延迟该第一控制信号以产生该第二控制信号;
其中该第三固定供应电压的电压电平不同于该第二控制信号为逻辑1所对应的电压电平。
10.根据权利要求9所述的切换式电容电路,其特征在于:该第一固定供应电压与第三固定供应电压的电压电平间的差值小于该第二控制信号为逻辑0/1所相对的电压电平间的差值。
11.根据权利要求9所述的切换式电容电路,其特征在于另包含有:
一负端电容,耦接于一第一负端节点;
一第一负端开关元件,用来依据该第一控制信号,当该第一控制信号为逻辑1时,控制该第一负端开关元件为导通状态,使得该第一负端节点耦接至该第二节点,当该第一控制信号为逻辑0时,控制该第一负端开关元件为断路状态,使得该第一负端节点不耦接至该第二节点;
其中于该第一控制信号控制该第一负端开关元件为断路状态时,该预充电路另耦接于该第一负端节点,并于该预充时间内将该第一负端节点预充至该预充电压值,于该预充时间之后将该第一负端节点充电至该充电电压值。
12.根据权利要求11所述的切换式电容电路,其特征在于该预充电路另包含有:
一第二负端开关元件,耦接于该第一负端节点与该第三节点之间,该第二负端开关元件具有一控制端,耦接于该第二控制信号,其中当该第二控制信号为逻辑1时,控制该第二负端开关元件为导通状态,使得该第一负端节点耦接至该第三节点,当该第二控制信号为逻辑0时,控制该第二负端开关元件为断路状态,使得该第一负端节点不耦接至该第三节点;
一负端二极管,耦接于该第一负端节点与该第三节点之间。
13.根据权利要求12所述的切换式电容电路,其特征在于:该正端二极管是由一基极与一集电极相互耦接或一栅极与一漏极相互耦接的一第一晶体管所构成,以及该负端二极管是由一基极与一集电极相互耦接或一栅极与一漏极相互耦接的一第二晶体管所构成。
14.根据权利要求12所述的切换式电容电路,其特征在于:该第一固定供应电压是为接地端,该第三固定供应电压是为一正值供应电压,该第一正端开关元件、该第一负端开关元件、该第二正端开关元件与该第二负端开关元件均为N型晶体管,该预充开关元件是为一P型晶体管,该第三固定供应电压的电压值小于该第二控制信号为逻辑1所对应的电压电平。
15.根据权利要求12所述的切换式电容电路,其特征在于:该第一固定供应电压是为一正值供应电压,该第三固定供应电压是为接地端,该第一正端开关元件、该第一负端开关元件、该第二正端开关元件与该第二负端开关元件均为P型晶体管,该预充开关元件是为一N型晶体管,该第三固定供应电压的电压值大于该第二控制信号为逻辑1所对应的电压电平。
16.根据权利要求11所述的切换式电容电路,其特征在于:另包含有一中央开关元件,用来依据该第一控制信号,选择性地将该第一正端节点耦接或不耦接至该第一负端节点。
17.一种控制一切换式电容电路的方法,该切换式电容电路包含有一连接于一第一正端节点的正端电容,该方法包含有:
依据一第一控制信号,控制该切换式电容电路,其中当该第一控制信号为逻辑1时,控制该切换式电容电路为导通状态,使得该第一正端节点耦接至一第二节点,该第二节点是耦接至一第一固定供应电压,当该第一控制信号为逻辑0时,控制该切换式电容电路为断路状态,使得该第一正端节点不耦接至该第二节点;
当该第一控制信号控制该切换式电容电路为断路状态时,于一预充时间内将该第一正端节点预充至一预充电压值;
于该预充时间之后,将该第一正端节点充电至一充电电压值,其中该充电电压值不等于该预充电压值。
18.根据权利要求17所述的控制一切换式电容电路的方法,其中该预充步骤与该充电步骤另包含有:
依据一第二控制信号,将该第一正端节点耦接或不耦接至一第三节点,其中当该第二控制信号为逻辑1时,将该第一正端节点耦接至该第三节点,当该第二控制信号为逻辑0时,将该第一正端节点不耦接至该第三节点;
依据该第一控制信号,将该第三节点耦接或不耦接至一第四节点,其中该第四节点是耦接至一第二固定供应电压,当该第一控制信号为逻辑0时,将该第三节点耦接至该第四节点,当该第一控制信号为逻辑1时,将该第三节点不耦接至该第四节点;
当该第一控制信号控制该切换式电容电路为断路状态时,产生该第二控制信号,并在该预充时间内让该第二控制信号为逻辑1,在该预充时间之后让该第二控制信号为逻辑0,其中该第二控制信号为逻辑0所对应的电压电平与该第一控制信号为逻辑0所对应的电压电平不同。
19.根据权利要求18所述的控制一切换式电容电路的方法,其中该第二控制信号为逻辑0/1所相对的电压电平间的差值小于该第一控制信号为逻辑0/1所相对的电压电平间的差值。
20.根据权利要求18所述的控制一切换式电容电路的方法,其中该切换式电容电路另包含有一耦接于一第一负端节点的负端电容,以及该方法另包含有:
于该第一控制信号控制该切换式电容电路为断路状态时,中断该第一负端节点与该第二节点的耦接,于该第一控制信号控制该切换式电容电路为通路状态时,让该第一负端节点耦接至该第二节点;
于该第一控制信号控制该切换式电容电路为断路状态时,于该预充时间内预充该第一负端节点至该预充电压值;
于该预充时间之后,将该第一负端节点充电至该充电电压值。
21.根据权利要求20所述的控制一切换式电容电路的方法,其中该预充步骤与该充电步骤另包含有依据该第二控制信号,将该第一负端节点耦接或不耦接至该第三节点,其中当该第二控制信号为逻辑1时,将该第一负端节点耦接至该第三节点,当该第二控制信号为逻辑0时,将该第一负端节点不耦接至该第三节点。
22.根据权利要求20所述的控制一切换式电容电路的方法,其另包含有依据该第一控制信号,选择性地将该第一正端节点耦接或不耦接至该第一负端节点。
23.根据权利要求17所述的控制一切换式电容电路的方法,其中该预充步骤与该充电步骤另包含有:
依据该第二控制信号,将该第一正端节点耦接至一第三节点,其中当该第二控制信号为逻辑1时,将该第一正端节点耦接至该第三节点,当该第二控制信号为逻辑0时,将第一正端节点不耦接至该第三节点;
提供一耦接于该第一正端节点与该第三节点的正端二极管;
依据该第一控制信号,将该第三节点耦接于一第四节点,其中该第四节点是耦接至一第三固定供应电压,当该第一控制信号为逻辑0时,将该第三节点耦接至该第四节点,当该第一控制信号为逻辑1时,将该第三节点不耦接至该第四节点;
依据该预充时间延迟该第一控制信号来产生该第二控制信号;
其中该第三固定供应电压的电压电平不同于该第二控制信号为逻辑1所对应的电压电平。
24.根据权利要求23所述的控制一切换式电容电路的方法,其中该第一固定供应电压与第三固定供应电压的电压电平间的差值小于该第二控制信号为逻辑0/1所相对的电压电平间的差值。
25.根据权利要求23所述的控制一切换式电容电路的方法,其中该切换式电容电路另包含有一耦接于一第一负端节点的负端电容,以及该方法另包含有:
当该第一控制信号控制该切换式电容电路为断路状态时,中断该第一负端节点与该第二节点的耦接,当该第一控制信号控制该切换式电容电路为通路状态时,将该第一负端节点耦接至该第二节点;
当该第一控制信号控制该切换式电容电路为断路状态时,于该预充时间内将该第一负端节点预充至该预充电压值;
在该预充时间之后,将该第一负端节点充电至该充电电压值。
26.根据权利要求25所述的控制一切换式电容电路的方法,其中该预充步骤与该充电步骤另包含有:
依据该第二控制信号,将该第一负端节点耦接或不耦接至该第三节点,其中当该第二控制信号为逻辑1时,将该第一负端节点耦接至该第三节点,当该第二控制信号为逻辑0时,将该第一负端节点不耦接至该第三节点;
提供一耦接于该第一负端节点与该第三节点的负端二极管。
27.根据权利要求26所述的控制一切换式电容电路的方法,其另包含有:
使用由一基极与一集电极相互耦接或一栅极与一漏极相互耦接的一第一晶体管来构成该正端二极管;
使用由一基极与一集电极相互耦接或一栅极与一漏极相互耦接的一第二晶体管来构成该负端二极管。
28.根据权利要求25所述的控制一切换式电容电路的方法,其另包含有依据该第一控制信号,选择性地将该第一正端节点耦接或不耦接至该第一负端节点。
CNB2004100805774A 2003-09-30 2004-09-28 可抑制时钟脉冲馈通效应且具有低相位噪声的切换式电容电路与相关方法 Active CN100338880C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US10/605,428 US6975156B2 (en) 2003-09-30 2003-09-30 Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit and method thereof
US10/605,428 2003-09-30
US10/710,472 US7332951B2 (en) 2003-09-30 2004-07-14 Switched capacitor circuit capable of minimizing clock feedthrough effect and having low phase noise and method thereof
US10/710,472 2004-07-14

Publications (2)

Publication Number Publication Date
CN1604476A CN1604476A (zh) 2005-04-06
CN100338880C true CN100338880C (zh) 2007-09-19

Family

ID=34681709

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100805774A Active CN100338880C (zh) 2003-09-30 2004-09-28 可抑制时钟脉冲馈通效应且具有低相位噪声的切换式电容电路与相关方法

Country Status (3)

Country Link
US (2) US7622980B2 (zh)
CN (1) CN100338880C (zh)
TW (1) TWI238602B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633423B2 (en) 2007-11-02 2009-12-15 Micron Technology, Inc. Method of and apparatus for reducing settling time of a switched capacitor amplifier
JP5608436B2 (ja) * 2010-06-22 2014-10-15 ルネサスエレクトロニクス株式会社 可変容量素子
TWI482434B (zh) * 2012-04-17 2015-04-21 Realtek Semiconductor Corp 切換式電容電路以及控制切換式電容電路的方法
US9401724B1 (en) * 2015-08-26 2016-07-26 Nxp B.V. Frequency synthesizers with amplitude control
US9356557B1 (en) * 2015-08-26 2016-05-31 Nxp B.V. Capacitor arrangement for oscillator
US10291237B2 (en) * 2016-04-11 2019-05-14 Mediatek Inc. Oscillator circuit with reconfigurable oscillator amplifier and/or hybrid amplitude calibration circuit and associated method
CN107204755B (zh) * 2017-06-09 2020-07-24 东南大学 一种高精度自适应的张弛振荡器
TWI640784B (zh) * 2018-04-24 2018-11-11 新唐科技股份有限公司 電壓偵測電路
US10560074B1 (en) * 2018-11-20 2020-02-11 Realtek Semiconductor Corp. Switched capacitor circuit and method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126324A (ja) * 1984-07-17 1986-02-05 Hitachi Ltd スイツチドキヤパシタ回路
JPH0537300A (ja) * 1991-08-02 1993-02-12 Nippondenso Co Ltd スイツチトキヤパシタ回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001502154A (ja) * 1997-08-12 2001-02-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ディジタル通信装置及びミクサ
DE19738718A1 (de) 1997-09-04 1999-03-25 Siemens Ag Oszillatorschaltung mit einem Schwingquarz
US5977840A (en) * 1998-04-29 1999-11-02 Cts Corporation Circuit for minimizing turn-on time of temperature compensated crystal oscillator
US6975156B2 (en) * 2003-09-30 2005-12-13 Mediatek Inc. Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit and method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126324A (ja) * 1984-07-17 1986-02-05 Hitachi Ltd スイツチドキヤパシタ回路
JPH0537300A (ja) * 1991-08-02 1993-02-12 Nippondenso Co Ltd スイツチトキヤパシタ回路

Also Published As

Publication number Publication date
CN1604476A (zh) 2005-04-06
US8085087B2 (en) 2011-12-27
US20100019826A1 (en) 2010-01-28
TWI238602B (en) 2005-08-21
US20060290406A1 (en) 2006-12-28
TW200513038A (en) 2005-04-01
US7622980B2 (en) 2009-11-24

Similar Documents

Publication Publication Date Title
CN1671051A (zh) 抑制时钟馈通效应低相位噪声切换式电容电路与相关方法
US10148255B2 (en) Low noise charge pump method and apparatus
CN101167237B (zh) 开关电容控制器及其方法
CN100338880C (zh) 可抑制时钟脉冲馈通效应且具有低相位噪声的切换式电容电路与相关方法
CN110429915A (zh) Rc振荡电路
CN100391100C (zh) 压控振荡器电路中的切换式电容电路及相关方法
CN114244353B (zh) 一种基于二次注入及锁相环技术的快速启动晶体振荡器
CN1369138A (zh) 时钟同步装置
CN1135118A (zh) 具有频率控制环的环形振荡器
CN102769379A (zh) 一种绝缘硅工艺上的正负压产生电路
CN1309171C (zh) 高速、低噪声的电荷泵电路
US11404960B2 (en) Charge pump gate drive circuit for reduction in turn-on switching loss for MOSFETs
CN100468953C (zh) 可减低时钟馈通效应的切换式电容电路及其方法
US6724268B2 (en) Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator
CN101882909B (zh) 一种实现自带死区的压控振荡器的电路及谐振型电源
CN106788405A (zh) 带电容漏电补偿的电荷泵电路及锁相环电路
CN1226827C (zh) 用以降低锁相回路的回路滤波器所需电容值的电荷泵
US5825256A (en) Emitter coupled multivibrator circuit
CN100385790C (zh) 可减低时钟馈通效应的切换式电容电路与相关方法
EP0908012A1 (en) Relaxation oscillator of reduced complexity using cmos equivalent of a four-layer diode
JP2001024485A (ja) Pll回路
CN101471624A (zh) 压控震荡器
US6954112B2 (en) Method of forming a variable frequency oscillator and structure therefor
US11368124B1 (en) Oscillator with bulk-acoustic wave (BAW) resonator and series-resonance topology
JPH11510023A (ja) 発振回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant