CN114244353B - 一种基于二次注入及锁相环技术的快速启动晶体振荡器 - Google Patents
一种基于二次注入及锁相环技术的快速启动晶体振荡器 Download PDFInfo
- Publication number
- CN114244353B CN114244353B CN202111570166.3A CN202111570166A CN114244353B CN 114244353 B CN114244353 B CN 114244353B CN 202111570166 A CN202111570166 A CN 202111570166A CN 114244353 B CN114244353 B CN 114244353B
- Authority
- CN
- China
- Prior art keywords
- phase
- crystal oscillator
- frequency
- locked loop
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 152
- 238000002347 injection Methods 0.000 title claims abstract description 55
- 239000007924 injection Substances 0.000 title claims abstract description 55
- 238000005516 engineering process Methods 0.000 title claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 239000013256 coordination polymer Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 34
- 230000009471 action Effects 0.000 claims description 9
- 230000003068 static effect Effects 0.000 claims description 7
- 230000033228 biological regulation Effects 0.000 claims description 3
- 238000012938 design process Methods 0.000 claims description 3
- 239000010453 quartz Substances 0.000 abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 238000012937 correction Methods 0.000 abstract description 2
- 230000001629 suppression Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 230000000295 complement effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 241000220324 Pyrus Species 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 235000021017 pears Nutrition 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种基于二次注入及锁相环技术的快速启动晶体振荡器，属于时钟生成技术领域。包括石英晶体振荡器、鉴频鉴相器、电荷泵、低通滤波器、环形压控振荡器、三态门以及数字控制模块；石英晶体振荡器采用皮尔斯结构；鉴频鉴相器及电荷泵为全差分结构；低通滤波器采用三阶全差分无源RC结构；压控振荡器采用三级反相器链级联充放电结构。石英晶体振荡器与鉴频鉴相器相连，鉴频鉴相器与电荷泵相连，电荷泵与低通滤波器相连，低通滤波器与压控振荡器相连，压控振荡器与鉴频鉴相器、三态门相连，三态门与晶体振荡器的晶体谐振器两端相连。所述架构中锁相环可以使压控振荡器快速且精确地锁频到参考频率，二次注入技术使晶体振荡器在极短时间内输出稳定的参考频率，将晶振启动时间从ms级缩短到μs级；锁相环工作在低占空比的间歇模式下，引入的功耗可忽略不计；差分型频率校正环路可降低滤波电容尺寸及VCO转换增益、优化电路硬件成本、提高晶振的噪声抑制及抗干扰能力。
Description
技术领域
本发明涉及一种基于二次注入及锁相环技术的快速启动晶体振荡器，属于时钟生成技术领域。
背景技术
振荡器作为一种能量转化装置，可以在没有输入信号控制的条件下通过正反馈将直流电能转化为拥有特定频率的交流电能，为其他电路提供时钟信号。
石英晶体具有其固有频率，当施加在石英晶体两端的交变电压频率等于其固有频率时，产生谐振现象，晶振内部电流剧烈增强，石英晶体振荡器正是利用该原理制成的电子器件。石英晶体振荡器频率稳定度可以很轻松低于10-8的数量级。由于其频率稳定性高这一特点，石英晶体振荡器广泛应用于卫星导航、广播电视、移动通信、雷达等需要计时的电子仪器。
晶体振荡器的高频率稳定度源于石英晶体的高质量因数，但高质量因数导致能量筛选严格，从而导致其起振缓慢，晶振的启动时间通常为毫秒级别。晶体振荡器用于提供所有无线***中高频合成所需的精确时钟，为了降低平均功耗，此类***在很短的时间内开启，并在大多数情况下关闭，这类***往往需要频繁地启动晶体振荡器；在这种情况下，虽然石英晶体的高质量因数有利于获得优异的频率稳定性，但也会导致晶体振荡器启动过程的较高的能量损耗。
为了减少启动时间，普遍采用增加启动时晶体谐振器内部的初始噪声能量的能量注入法，振荡器原理是从初始噪声中选频放大谐振频率的噪声信号，而能量注入法使晶体内部初始能量增大，因此快速起振。
发明内容
本发明提出了一种基于二次注入及锁相环技术的快速启动晶体振荡器，目的在于提升现有晶体振荡器的启动速度。采用自动频率校准技术，实现第二次能量注入时注入信号频率的准确性；同时自动频率校准过程中，采用锁相环PLL技术，保证了注入信号频率的准确性。
本发明是通过如下技术方案实现的：
所述一种基于二次注入及锁相环技术的快速启动晶体振荡器，包括晶体振荡器XTO、锁相环PLL(鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF、环形压控振荡器Ring VCO)、三态门TSG以及数字控制模块；
其中，晶体振荡器XTO为皮尔斯结构三点放大器，通过低压CMOS实现，用以降低***的整体功耗；
其中，锁相环电路PLL，包括环形压控振荡器Ring VCO、鉴频鉴相器PFD、电荷泵CP以及低通滤波器LPF；
其中，鉴频鉴相器PFD为全差分结构，称为全差分鉴频鉴相器，通过静态CMOS逻辑门电路实现，用以降低***的整体功耗；
其中，电荷泵CP采用全差分CMOS推挽型结构实现，称为全差分电荷泵；
其中，低通滤波器LPF采用三阶全差分无源RC结构；
其中，环形压控振荡器Ring VCO为三级拉灌电流充放电型的环形压控振荡器，由电压-电流转换器(V-to-I)和三级级联的数字反相器链构成；
其中，三态门TSG通过静态CMOS数字逻辑电路实现。
所述基于二次注入及锁相环技术的快速启动晶体振荡器中各模块的连接关系如下：
晶体振荡器XTO与锁相环PLL参考频率输入端相连，锁相环PLL输出端与三态门TSG相连，三态门TSG与晶体振荡器XTO中的晶体谐振器XTAL两端X1、X2相连，数字控制模块与三态门TSG、锁相环PLL相连。
锁相环PLL中的环形压控振荡器Ring VCO与鉴频鉴相器PFD相连，鉴频鉴相器PFD与电荷泵CP相连，电荷泵CP与低通滤波器LPF相连，低通滤波器LPF与环形压控振荡器RingVCO相连，数字控制模块与鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF、环形压控振荡器RingVCO相连。
所述基于二次注入及锁相环技术的快速启动晶体振荡器依托的设计过程，包括环形压控振荡器Ring VCO第一次向晶体谐振器XTAL注入能量、锁相环PLL频率跟踪、环形压控振荡器Ring VCO第二次向晶体谐振器XTAL注入能量；
具体包括如下步骤：
步骤一、环形压控振荡器Ring VCO第一次向晶体谐振器XTAL注入能量，具体又包括如下子步骤：
步骤1.1在启动信号START和复位信号NRST的作用下，数字控制模块各输出信号复位，环形压控振荡器Ring VCO的输入端VCP与VCN均接共模电压VCM，环形压控振荡器Ring VCO在数字控制模块控制下开始工作，输出频率接近晶体谐振器固有频率的信号S1；
此时，三态门TSG在数字控制模块的控制下处于导通状态，信号S1通过三态门传输到晶体谐振器XTAL两端X1、X2；
步骤1.2晶体振荡器XTO在信号S1的作用下输出与S1频率相同的信号S2，将此信号S2作为数字控制模块的时钟信号；
步骤1.3完成第一次能量注入后，三态门TSG在数字控制模块的时间逻辑控制下切换为高阻态，环形压控振荡器Ring VCO与晶体振荡器XTO断开连接，晶体振荡器XTO输出幅值较小、相位噪声相对较高但频率较稳定的信号X2，经中频放大器后，得到满幅的、相位噪声相对较高的、频率稳定的时钟信号S2；
步骤二、锁相环PLL频率跟踪，具体包括如下子步骤：
步骤2.1晶体振荡器XTO在第一次注入能量后输出幅值较小、相位噪声相对较高但频率较稳定的信号X2，此信号通过中频放大器放大后产生方波信号S2，信号S2输入到锁相环PLL中作为鉴频鉴相器PFD的参考频率；
此时，锁相环PLL在数字控制模块的控制下进入工作状态，环形压控振荡器RingVCO的控制电压VCP、VCN连接低通滤波器LPF，环形压控振荡器Ring VCO输出初始化信号S1；
步骤2.2鉴频鉴相器PFD比较环形压控振荡器Ring VCO信号S1与参考信号S2，输出全差分形式的、互补的相位差脉冲信号UPN、UPP、DNP与DNN；
脉冲信号UPN、UPP、DNP与DNN控制电荷泵CP输出全差分的脉冲电流CON、COP到低通滤波器LPF，在脉冲电流的调节下，低通滤波器LPF输出电压VCP、VCN不断变化，电压VCP、VCN控制环形压控振荡器Ring VCO输出频率不断变化；
步骤2.3在锁相环PLL自动频率校准的作用下，环形压控振荡器Ring VCO输出频率逐渐锁定到期望输出频率(12MHz)；
完成频率锁定后，在数字控制模块的控制下，开关D1、D2断开连接，存储在大电容上的电压VCP、VCN没有电荷泄露通道，因而在短时间内(大于第二次能量注入时间)保持不变，环形压控振荡器Ring VCO输出信号S1频率锁定；
步骤三、环形压控振荡器Ring VCO第二次向晶体谐振器XTAL注入能量，具体包括如下子步骤：
步骤3.1三态门TSG在数字控制模块的控制下处于导通状态，环形压控振荡器RingVCO输出信号S1通过三态门传输到晶体谐振器XTAL两端X1和X2处，将能量注入晶体谐振器XTAL内；
步骤3.2通过数字控制模块控制第二次能量注入时间，第二次能量注入完成后，三态门TSG切换至高阻状态，锁相环PLL结束工作状态，鉴频鉴相器PFD、电荷泵CP、环形压控振荡器Ring VCO停止工作并将输出复位至低电位，晶体振荡器XTO完成快速启动，输出高稳定、低相位噪声的信号S2。
有益效果
一种基于二次注入及锁相环技术的快速启动晶体振荡器，与现有晶体振荡器设计方法相比，具有以下有益效果：
1.晶体振荡器XTO采用皮尔斯结构三点放大器，通过低压CMOS实现，降低了***的整体功耗；
2.二次注入技术采用自动频率校准技术，可以显著地使信号频率接近石英晶体谐振器XTAL谐振频率，有效地提高了注入能量及注入效率；
3.自动频率校准技术采用锁相环PLL技术，工作在极低占空比的间隙式工作模式下，能够在满足频率误差要求的前提下减小芯片开销、显著地降低频率校准***的功耗；
4.采用二次注入技术及锁相环技术的晶体振荡器，相比一次能量注入技术可以显著增加晶体谐振器内的初始能量，有效地减小石英晶体振荡器启动时间；将启动时间从ms级优化到μs级；
5.差分型的PFD、CP及LPF结构不仅将滤波电容尺寸缩减50％以上，VCO转换增益减少一半，优化了电路硬件成本及噪声性能，而且抑制了锁相环的共模噪声，提高了晶振的抗干扰能力。
附图说明
图1是本发明一种基于二次注入及锁相环技术的快速启动晶体振荡器的***框图；
图2是本发明一种基于二次注入及锁相环技术的快速启动晶体振荡器中晶体振荡器XTO电路结构图；
图3是本发明一种基于二次注入及锁相环技术的快速启动晶体振荡器中鉴频鉴相器PFD电路结构图；
图4是本发明一种基于二次注入及锁相环技术的快速启动晶体振荡器中电荷泵CP电路结构图；
图5是本发明一种基于二次注入及锁相环技术的快速启动晶体振荡器中低通滤波器LPF电路结构图；
图6是本发明一种基于二次注入及锁相环技术的快速启动晶体振荡器中电压-电流转换器(V-to-I)电路结构图；
图7是本发明一种基于二次注入及锁相环技术的快速启动晶体振荡器中三级环形振荡器电路结构图；
图8是本发明一种基于二次注入及锁相环技术的快速启动晶体振荡器中三态门TSG电路结构图；
图9是本发明一种基于二次注入及锁相环技术的快速启动晶体振荡器中晶体注入能量时等效动态支路的电流示意图；
图10是本发明一种基于二次注入及锁相环技术的快速启动晶体振荡器中锁相环PLL输出频率锁定时间图；
图11是本发明一种基于二次注入及锁相环技术的快速启动晶体振荡器中晶体振荡器XTO输出信号时间图；
图12是本发明一种基于二次注入及锁相环技术的快速启动晶体振荡器中无快启模块的晶体谐振器XTAL两端X1、X2信号时间图；
图13是本发明一种基于二次注入及锁相环技术的快速启动晶体振荡器中晶体振荡器XTO输出信号的相位噪声图；
具体实施方式
下面结合实施例及附图中对本发明一种基于二次注入及锁相环技术的快速启动晶体振荡器依托***的各电路模块及工作过程做进一步说明和详细描述。
实施例1
一种基于二次注入及锁相环技术的快速启动晶体振荡器可以应用于需要快速提供参考时钟的电路，降低电路的整体功耗。
本发明框图如图1所示，所述基于二次注入及锁相环技术的快速启动晶体振荡器，主要包括晶体振荡器XTO、锁相环PLL(鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF、环形压控振荡器Ring VCO)、三态门TSG以及数字控制模块。
其中，晶体振荡器XTO为皮尔斯结构三点放大器，通过低压CMOS实现，用以降低***的整体功耗；
其中，锁相环电路PLL，包括环形压控振荡器Ring VCO、鉴频鉴相器PFD、电荷泵CP以及低通滤波器LPF；
其中，鉴频鉴相器PFD为全差分结构，称为全差分鉴频鉴相器，通过静态CMOS逻辑门电路实现，用以降低***的整体功耗；
其中，电荷泵CP采用全差分CMOS推挽型结构实现，称为全差分电荷泵；
其中，低通滤波器LPF采用三阶全差分无源RC结构；
其中，环形压控振荡器Ring VCO为三级拉灌电流充放电型的环形压控振荡器，由电压-电流转换器(V-to-I)和三级级联的数字反相器链构成；
其中，三态门TSG通过静态CMOS数字逻辑电路实现。
所述基于二次注入及锁相环技术的快速启动晶体振荡器中各模块的连接关系如下：
晶体振荡器XTO与锁相环PLL参考频率输入端相连，锁相环PLL输出端与三态门TSG相连，三态门TSG与晶体振荡器XTO中的晶体谐振器XTAL两端X1、X2相连，数字控制模块与三态门TSG、锁相环PLL相连。锁相环PLL中的环形压控振荡器Ring VCO与鉴频鉴相器PFD相连，鉴频鉴相器PFD与电荷泵CP相连，电荷泵CP与低通滤波器LPF相连，低通滤波器LPF与环形压控振荡器Ring VCO相连，数字控制模块与鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF、环形压控振荡器Ring VCO相连。
所述基于二次注入技术及锁相环依托的设计过程，包括环形压控振荡器Ring VCO第一次向晶体谐振器XTAL注入能量、锁相环PLL频率跟踪、环形压控振荡器Ring VCO第二次向晶体谐振器XTAL注入能量；
具体包括如下步骤：
步骤A、环形压控振荡器Ring VCO第一次向晶体谐振器XTAL注入能量，具体又包括如下子步骤：
步骤A.1在启动信号START和复位信号NRST的作用下，数字控制模块各输出信号复位，环形压控振荡器Ring VCO的输入端VCP与VCN均接共模电压VCM，环形压控振荡器Ring VCO在数字控制模块控制下开始工作，输出频率接近晶体谐振器固有频率的信号S1；
具体到本实施例，信号S1频率为11.8859MHz，与晶体谐振器谐振频率12MHz误差小于10％；
此时，三态门TSG在数字控制模块的控制下处于导通状态，信号S1通过三态门传输到晶体谐振器XTAL两端X1、X2；
步骤A.2晶体振荡器XTO在信号S1的作用下输出与S1频率相同的信号S2，将此信号S2作为数字控制模块的时钟信号；
步骤A.3完成第一次能量注入后，三态门TSG在数字控制模块的时间逻辑控制下切换为高阻态，环形压控振荡器Ring VCO与晶体振荡器XTO断开连接，晶体振荡器XTO输出幅值较小、相位噪声相对较高但频率较稳定的信号X2，经中频放大器后，得到满幅的、相位噪声相对较高的、频率稳定的时钟信号S2；
具体到本实施例，信号S2的频率为12.0012MHz；
步骤B、锁相环PLL频率跟踪，具体包括如下子步骤：
步骤B.1晶体振荡器XTO在第一次注入能量后输出幅值较小、相位噪声相对较高但频率较稳定的信号X2，此信号通过中频放大器放大后产生方波信号S2，信号S2输入到锁相环PLL中作为鉴频鉴相器PFD的参考频率；
此时，锁相环PLL在数字控制模块的控制下进入工作状态，环形压控振荡器RingVCO的控制电压VCP、VCN连接低通滤波器LPF，环形压控振荡器Ring VCO输出初始化信号S1；
具体到本实施例，信号S1中心频率为12MHz、频率范围为10MHz到14MHz，信号S2频率为12.0012MHz；
步骤B.2鉴频鉴相器PFD比较环形压控振荡器Ring VCO信号S1与参考信号S2，输出全差分形式的、互补的相位差脉冲信号UPN、UPP、DNP与DNN；
脉冲信号UPN、UPP、DNP与DNN控制电荷泵CP输出全差分的脉冲电流CON、COP到低通滤波器LPF，在脉冲电流的调节下，低通滤波器LPF输出电压VCP、VCN不断变化，电压VCP、VCN控制环形压控振荡器Ring VCO输出频率不断变化；
步骤B.3在锁相环PLL自动频率校准的作用下，环形压控振荡器Ring VCO输出频率逐渐锁定到期望输出频率(12MHz)；
完成频率锁定后，在数字控制模块的控制下，开关D1、D2断开连接，存储在大电容上的电压VCP、VCN没有电荷泄露通道，因而在短时间内(大于第二次能量注入时间)保持不变，环形压控振荡器Ring VCO输出信号S1频率锁定；
具体到本实施例，信号S1的频率为12.0062MHz；
步骤C、环形压控振荡器Ring VCO第二次向晶体谐振器XTAL注入能量，具体包括如下子步骤：
步骤C.1三态门TSG在数字控制模块的控制下处于导通状态，环形压控振荡器RingVCO输出信号S1通过三态门传输到晶体谐振器XTAL两端X1和X2处，将能量注入晶体谐振器XTAL内；
具体到本实施例，信号S1的频率为12.0062MHz，与标准频率12MHz误差小于0.05％；
步骤C.2通过数字控制模块控制第二次能量注入时间，第二次能量注入完成后，三态门TSG切换至高阻状态，锁相环PLL结束工作状态，鉴频鉴相器PFD、电荷泵CP、环形压控振荡器Ring VCO停止工作并将输出复位至低电位，晶体振荡器XTO完成快速启动，输出高稳定、低相位噪声的信号S2。
具体到本实施例，输出信号S2的频率为12.0005MHz，相比晶体谐振器XTAL的谐振频率12MHz，频率误差小于0.05‰，相位噪声在1kHz频偏处大约为-125dBc/Hz。
实施例2
晶体振荡器XTO如图2所示，为皮尔斯三点式结构，由MOS管、电阻及电容构成。其中IB为标准参考电流，M9、M8、M10构成简单MOS电流镜，M2、M3、M4、M5构成低压共源共栅电流镜，为核心放大管M1提供电流，M6、M7为低压共源共栅电流镜的共栅端提供偏置电压；Cc、Rc、M12、M11共同构成中频放大器，Cc滤除M1漏端电压的直流值，Rc、M12、M11重新为输出电压确定直流偏置；晶体模型XTAL、电容C1、C2、电阻Rosc设置在芯片外，由管脚X1、X2接入芯片，电容器C1、C2与石英晶体XTAL一起构成选频网络,反馈电阻Rosc使晶振核心管M1栅端和漏端直流电压相同，从而形成直流工作点。
鉴频鉴相器PFD结构如图3所示。与非门构成的组合逻辑电路将实时比较参考信号S2和反馈信号S1之间的相位，实现后级电荷泵充电与放电的功能，将S2与S1的相位差转变成窄脉冲形式的充放电电流；同时，为了消除电荷泵的死区特性以及电荷泵动态电流失配误差，引入延时单元模块及时延匹配模块，确保电荷泵的静态及动态充放电匹配特性。
全差分电荷泵CP的电路实现如图4所示。当参考频率相位超前于反馈频率相位时，鉴频鉴相器输出的UPN＝DNP＝0、UPP＝DNN＝1。电荷泵对后级低通滤波器进行窄脉冲充电，输出电压不断增强。反之，则进行放电，使输出电压减弱。也就是说，电荷泵及其LPF将PFD输入的相位差信息转化成平滑的电压控制值。相比单端结构，全差分电荷泵对电流失配不太敏感，拥有较大的输出摆幅，能够实现较好的带内杂散抑制效果。
三阶低通滤波器LPF如图5所示。在锁相环电路中，数字电路和电荷泵电路会产生与参考信号S2频率接近的开关噪声，因此在实际应用中，需要在二阶无源低通滤波器的基础上添加额外的第三阶滤波器，用来衰减不需要的杂散噪声。相较于单端结构，差分结构中的电容值只有其二分之一，硬件面积可以有效减小，同时差分结构可以有效地抑制共模噪声，且降低后级VCO的转换增益。
环形压控振荡器Ring VCO中的电压-电流转换器电路如图6所示。当电压VCN与VCP不相等时，电阻R两端电位不等，产生电流，从而改变电流镜输出电流，输出电流的变化量与VCP及VCN之间的电压差成正比，由此实现输入电压差到输出电流值的线性转化。
环形压控振荡器中的三级环形振荡器如图7所示，IB为参考电流，M7、M9、M11、M13、M15管构成一组NMOS下拉电流镜，M8、M10、M12、M14管构成一组互补的PMOS上灌电流镜，对应的NMOS管的W/L相同，对应的PMOS管的W/L相同，以提高匹配性；三级反相器中的NMOS管和PMOS管的L相同，W比例约为2/3,目的是提高电平转换的对称性。若每级反相器的等效寄生电容为CL，电源电压为VDD，电流源为IB，则三级环形振荡器输出频率为：
fosc＝IB/(3CLVDD)
输出频率fosc与电流IB成正比，IB与输入电压差成正比，由此实现输入电压到输出频率的线性转化。第二次注入时，开关D1、D2断开，低通滤波器输出电压VCP、VCN固定，压控振荡器输出信号S1频率与石英晶体谐振频率12MHz间误差最大为0.0062MHz，误差约等于0.05％。
三态门TSG如图8所示，由CMOS管构成；EN为高时，M1管导通、M2管截止，M3管截止、M4管导通，此时三态门相当于两级反相器级连，输出信号OUT等于输入信号IN；EN为低时，M2管导通、M8管截止，M3管导通、M7管截止，此时三态门输出态为高阻。其中M7、M8管为输出级，连接在晶体谐振器两端；为了驱动20pF的负载电容，需要提高MOS管的宽长比，但提高宽长比的同时会恶化MOS管漏电能力，因此需要平衡驱动能力和漏电能力以确定输出级的MOS管宽长比取值。
晶体注入能量时支路电流随时间变化关系如图9所示，当注入信号频率为ωi，幅度为vi，石英晶体固有频率为ωs，等效动态电感为LS时，推导得到电流随时间变化公式为：
由于输入频率不等于固有频率，电流在频率fs变化的基础上，包络也会呈现正弦变化，包络的变化频率为|fs-fi|/2，因此电流包络每隔1/|fs-fi|会产生一个零点，此零点处石英晶体注入的能量被抵消为零，如果在此时停止注入能量，并不能起到增大初始噪声能量的作用。由图可知，能量注入时间为1/(2|fs-fi|)时,电流包络幅值达到最大值。本实例中，第二次注入的频率误差为0.05％(0.006MHz)，注入时间最长为83μs，在满足振幅的基础上向下取到13.5μs以减小总启动时间；第一次注入的频率误差小于10％(或小于1.2MHz)，注入时间大约为0.5μs或其奇数倍，取1.5μs。
锁相环PLL频率锁定过程中环形压控振荡器输出信号如图10所示，VCO输出频率经过自动频率校准后锁定到12MHz，与固有频率误差约为0；图10中的校正时间从3μs持续到9μs，即PLL环路在6μs内完成锁频锁相；
图11显示了二次注入过程中晶体振荡器输出信号仿真结果。在电路验证中，晶体谐振器的固有频率为12MHz；第一次注入时晶体振荡器XTO输出信号S2受注入信号S1控制，输出频率为11.8859MHz；自动频率校准阶段三态门呈现高阻态，晶体振荡器独自工作，输出频率为12.0012MHz；第二次注入过程中，注入信号频率为12.0062MHz，注入完成后晶体振荡器输出频率为12.0005MHz，采用二次注入技术及锁相环技术的晶体振荡器启动时间小于30μs。
图12显示了无快启模块的晶体谐振器XTAL两端X1、X2电压仿真结果。通过观察仿真结果，无快启模块的晶体振荡器起振时间大于2ms。
晶体振荡器XTO输出信号相位噪声如图13所示，仿真结果表明，相位噪声在100Hz频偏处小于-112dBc/Hz，在1kHz频偏处大约为-125dBc/Hz。
以上所述为本发明的较佳实施例而已，本发明不应该局限于该实施例和附图所公开的内容。凡是不脱离本发明所公开的精神下完成的等效或修改，都落入本发明保护的范围。
Claims (11)
1.一种基于二次注入及锁相环技术的快速启动晶体振荡器，其特征在于：包括晶体振荡器XTO、锁相环PLL、三态门TSG以及数字控制模块；锁相环电路PLL包括环形压控振荡器Ring VCO、鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF；环形压控振荡器Ring VCO为三级拉灌电流充放电型的环形压控振荡器，由电压-电流转换器和三级级联的数字反相器链构成；
所述基于二次注入及锁相环技术的快速启动晶体振荡器中各模块的连接关系如下：
晶体振荡器XTO与锁相环PLL参考频率输入端相连，锁相环PLL输出端与三态门TSG相连，三态门TSG与晶体振荡器XTO中的晶体谐振器XTAL两端X1、X2相连，数字控制模块与三态门TSG、锁相环PLL相连；
锁相环PLL中的环形压控振荡器Ring VCO与鉴频鉴相器PFD相连，鉴频鉴相器PFD与电荷泵CP相连，电荷泵CP与低通滤波器LPF相连，低通滤波器LPF与环形压控振荡器Ring VCO相连，数字控制模块与鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF、环形压控振荡器RingVCO相连；
基于二次注入技术及锁相环依托的设计过程，包括环形压控振荡器Ring VCO第一次向晶体谐振器XTAL注入能量、锁相环PLL频率跟踪、环形压控振荡器Ring VCO第二次向晶体谐振器XTAL注入能量；
具体包括如下步骤：
步骤一、环形压控振荡器Ring VCO第一次向晶体谐振器XTAL注入能量，具体又包括如下子步骤：
步骤1.1在启动信号START和复位信号NRST的作用下，数字控制模块各输出复位信号，环形压控振荡器Ring VCO的输入端VCP与VCN均接共模电压VCM，环形压控振荡器Ring VCO在复位信号的控制下开始工作，输出频率接近晶体谐振器固有频率的信号S1；
此时，三态门TSG在数字控制模块的控制下处于导通状态，信号S1通过三态门传输到晶体谐振器XTAL两端X1、X2；
步骤1.2晶体振荡器XTO在信号S1的作用下输出与S1频率相同的信号S2，将此信号S2作为数字控制模块的时钟信号；
步骤1.3完成第一次能量注入后，三态门TSG在数字控制模块的时间逻辑控制下切换为高阻态，环形压控振荡器Ring VCO与晶体振荡器XTO断开连接，晶体振荡器XTO输出幅值较小、相位噪声相对较高但频率较稳定的信号X2，经中频放大器后，得到满幅的、相位噪声相对较高的、频率稳定的时钟信号S2；
步骤二、锁相环PLL频率跟踪，具体包括如下子步骤：
步骤2.1晶体振荡器XTO在第一次注入能量后输出幅值较小、相位噪声相对较高但频率较稳定的信号X2，此信号通过中频放大器放大后产生方波信号S2，信号S2输入到锁相环PLL中作为鉴频鉴相器PFD的参考频率；
此时，锁相环PLL在数字控制模块的控制下进入工作状态，环形压控振荡器Ring VCO的控制电压VCP、VCN连接低通滤波器LPF，环形压控振荡器Ring VCO输出初始化信号S1；
步骤2.2鉴频鉴相器PFD比较环形压控振荡器Ring VCO信号S1与参考信号S2，输出全差分形式的、互补的相位差脉冲信号UPN、UPP、DNP与DNN；
脉冲信号UPN、UPP、DNP与DNN控制电荷泵CP输出全差分的脉冲电流CON、COP到低通滤波器LPF，在脉冲电流的调节下，低通滤波器LPF输出电压VCP、VCN不断变化，电压VCP、VCN控制环形压控振荡器Ring VCO输出频率不断变化；
步骤2.3在锁相环PLL自动频率校准的作用下，环形压控振荡器Ring VCO输出频率逐渐锁定到期望输出频率，即12MHz；
完成频率锁定后，在数字控制模块的控制下，开关D1、D2断开连接，存储在大电容上的电压VCP、VCN没有电荷泄露通道，因而在短时间内保持不变，此保持不变的时间大于第二次能量注入时间，环形压控振荡器Ring VCO输出信号S1频率锁定；
步骤三、环形压控振荡器Ring VCO第二次向晶体谐振器XTAL注入能量，具体包括如下子步骤：
步骤3.1三态门TSG在数字控制模块的控制下处于导通状态，环形压控振荡器Ring VCO输出信号S1通过三态门传输到晶体谐振器XTAL两端X1和X2处，将能量注入晶体谐振器XTAL内；
步骤3.2通过数字控制模块控制第二次能量注入时间，第二次能量注入完成后，三态门TSG切换至高阻状态，锁相环PLL结束工作状态，鉴频鉴相器PFD、电荷泵CP、环形压控振荡器Ring VCO停止工作并将输出复位至低电位，晶体振荡器XTO完成快速启动，输出高稳定、低相位噪声的信号S2。
2.根据权利要求1所述的一种基于二次注入及锁相环技术的快速启动晶体振荡器，其特征在于：晶体振荡器XTO为皮尔斯结构三点放大器，通过低压CMOS实现，用以降低***的整体功耗。
3.根据权利要求1所述的一种基于二次注入及锁相环技术的快速启动晶体振荡器，其特征在于：鉴频鉴相器PFD为全差分结构，称为全差分鉴频鉴相器，通过静态CMOS逻辑门电路实现，用以降低***的整体功耗。
4.根据权利要求1所述的一种基于二次注入及锁相环技术的快速启动晶体振荡器，其特征在于：电荷泵CP采用全差分CMOS推挽型结构实现，称为全差分电荷泵。
5.根据权利要求1所述的一种基于二次注入及锁相环技术的快速启动晶体振荡器，其特征在于：低通滤波器LPF采用三阶全差分无源RC结构。
6.根据权利要求1所述的一种基于二次注入及锁相环技术的快速启动晶体振荡器，其特征在于：三态门TSG通过静态CMOS数字逻辑电路实现。
7.根据权利要求1所述的一种基于二次注入及锁相环技术的快速启动晶体振荡器，其特征在于：步骤1.1中，环形压控振荡器Ring VCO输出信号S1与晶体谐振器XTAL的谐振频率误差小于10％。
8.根据权利要求1所述的一种基于二次注入及锁相环技术的快速启动晶体振荡器，其特征在于：步骤3.1中，环形压控振荡器Ring VCO输出信号S1与晶体谐振器XTAL的谐振频率误差小于0.05％。
9.根据权利要求1所述的一种基于二次注入及锁相环技术的快速启动晶体振荡器，其特征在于：步骤3.2中，晶体振荡器XTO输出高稳定、低相位噪声信号S2与晶体谐振器XTAL的谐振频率误差小于0.05‰，相位噪声在1kHz频偏处为-125dBc/Hz。
10.根据权利要求1所述的一种基于二次注入及锁相环技术的快速启动晶体振荡器，其特征在于：差分型的PFD、CP及LPF结构不仅将滤波电容尺寸缩减50％以上，VCO转换增益减少一半，优化了电路硬件成本及噪声性能，而且抑制了锁相环的共模噪声，提高了晶振的抗干扰能力。
11.根据权利要求1所述的一种基于二次注入及锁相环技术的快速启动晶体振荡器，其特征在于：二次注入模式将晶振的启动时间从ms级优化到μs级；锁相环间隙式低占空比操作机理引入的功耗忽略不计。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111570166.3A CN114244353B (zh) | 2021-12-21 | 2021-12-21 | 一种基于二次注入及锁相环技术的快速启动晶体振荡器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111570166.3A CN114244353B (zh) | 2021-12-21 | 2021-12-21 | 一种基于二次注入及锁相环技术的快速启动晶体振荡器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114244353A CN114244353A (zh) | 2022-03-25 |
| CN114244353B true CN114244353B (zh) | 2024-06-04 |
Family
ID=80760161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111570166.3A Active CN114244353B (zh) | 2021-12-21 | 2021-12-21 | 一种基于二次注入及锁相环技术的快速启动晶体振荡器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114244353B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115102541B (zh) * | 2022-08-26 | 2022-10-28 | 广东大普通信技术股份有限公司 | 快速收敛的频率修调电路以及方法 |
| CN115208320B (zh) * | 2022-09-16 | 2023-02-14 | 中国电子科技集团公司第十四研究所 | 一种具有占空比校准和快速起振的晶体振荡器电路 |
| CN116260405B (zh) * | 2023-03-30 | 2024-02-13 | 北京安超微电子有限公司 | 一种nfc读写芯片数字功率放大器的实现方法及*** |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219945A (zh) * | 2013-04-12 | 2013-07-24 | 中国科学技术大学 | 一种带有奇次谐波抑制机制的注入锁定二倍频器 |
| CN103916124A (zh) * | 2014-03-28 | 2014-07-09 | 浙江大学 | 一种带自动频率校验功能的注入锁定分频结构 |
| WO2015042814A1 (en) * | 2013-09-25 | 2015-04-02 | Huawei Technologies Co., Ltd. | Wideband injection locked frequency multipliers, oscillators and dividers using higher order lc resonant tank |
| US10396807B1 (en) * | 2016-02-08 | 2019-08-27 | Auburn University | Multi-ring coupled ring oscillator with improved phase noise |
| CN111404487A (zh) * | 2020-04-02 | 2020-07-10 | 电子科技大学 | 一种谐波电流复用的毫米波压控振荡器 |
-
2021
- 2021-12-21 CN CN202111570166.3A patent/CN114244353B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219945A (zh) * | 2013-04-12 | 2013-07-24 | 中国科学技术大学 | 一种带有奇次谐波抑制机制的注入锁定二倍频器 |
| WO2015042814A1 (en) * | 2013-09-25 | 2015-04-02 | Huawei Technologies Co., Ltd. | Wideband injection locked frequency multipliers, oscillators and dividers using higher order lc resonant tank |
| CN103916124A (zh) * | 2014-03-28 | 2014-07-09 | 浙江大学 | 一种带自动频率校验功能的注入锁定分频结构 |
| US10396807B1 (en) * | 2016-02-08 | 2019-08-27 | Auburn University | Multi-ring coupled ring oscillator with improved phase noise |
| CN111404487A (zh) * | 2020-04-02 | 2020-07-10 | 电子科技大学 | 一种谐波电流复用的毫米波压控振荡器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114244353A (zh) | 2022-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114244353B (zh) | 一种基于二次注入及锁相环技术的快速启动晶体振荡器 | |
| US20200177193A1 (en) | Voltage controlled oscillator based on complementary current-injection field-effect transistor devices | |
| US20050116757A1 (en) | Voltage controlled oscillator delay cell | |
| CN110635803B (zh) | 一种基于电平宽度提取的锁相加速电路及锁相环*** | |
| US20060208776A1 (en) | Six phase synchronous by-4 loop frequency divider and method | |
| US8860511B2 (en) | Frequency divider and PLL circuit | |
| CN114244354B (zh) | 一种基于二次注入及数字锁频环的快速启动晶体振荡器 | |
| Juarez-Hernandez et al. | A novel CMOS charge-pump circuit with positive feedback for PLL applications | |
| Chen et al. | A 0.13 um low phase noise and fast locking PLL | |
| JP2001326560A (ja) | 半導体集積回路およびフェーズ・ロックド・ループ回路 | |
| EP1831988B1 (en) | Differential oscillator device with pulsed power supply, and related driving method | |
| US6946917B2 (en) | Generating an oscillating signal according to a control current | |
| CN210469272U (zh) | 基于电平宽度提取的锁相加速电路及锁相环*** | |
| JP5053413B2 (ja) | 同期回路 | |
| US11239795B2 (en) | Fully integrated oscillator for ultra low voltage applications with quadrupled voltage and low phase noise | |
| CN110971120A (zh) | 一种浮动电源供电的轨对轨超低失配电荷泵电路 | |
| Mandal et al. | 7.95 mW 2.4 GHz Fully-Integrated CMOS Integer N Frequency Synthesizer | |
| Lei et al. | A Low Phase Noise Performance Phase Frequency Detector and Charge Pump in a 65nm CMOS Technology | |
| Saw et al. | A 90nm design of charge pump circuit for perfect current matching | |
| US20240022211A1 (en) | Semiconductor device | |
| US20230291352A1 (en) | Oscillator acceleration circuit, chip and electronic device | |
| CN116318125A (zh) | 一种应用于低压模式下的参考采样锁相环 | |
| Xin et al. | Design of a Low Noise Clock Generator Based on TSMC65nm Process | |
| CN117614391A (zh) | 具有自动幅度控制功能的压控振荡器 | |
| VERMA | Phase Locked Loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |