BE1007657A3 - Halfgeleiderinrichting met een snelle laterale dmost voorzien van een hoogspanningsaanvoerelektrode. - Google Patents

Halfgeleiderinrichting met een snelle laterale dmost voorzien van een hoogspanningsaanvoerelektrode. Download PDF

Info

Publication number
BE1007657A3
BE1007657A3 BE9301086A BE9301086A BE1007657A3 BE 1007657 A3 BE1007657 A3 BE 1007657A3 BE 9301086 A BE9301086 A BE 9301086A BE 9301086 A BE9301086 A BE 9301086A BE 1007657 A3 BE1007657 A3 BE 1007657A3
Authority
BE
Belgium
Prior art keywords
area
back gate
breakdown voltage
zone
region
Prior art date
Application number
BE9301086A
Other languages
English (en)
Inventor
Adrianus W Ludikhuize
Original Assignee
Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics Nv filed Critical Philips Electronics Nv
Priority to BE9301086A priority Critical patent/BE1007657A3/nl
Priority to EP94202908A priority patent/EP0649177B1/en
Priority to DE69408772T priority patent/DE69408772T2/de
Priority to KR1019940026166A priority patent/KR100313287B1/ko
Priority to US08/323,463 priority patent/US5610432A/en
Priority to JP24776794A priority patent/JP4014659B2/ja
Application granted granted Critical
Publication of BE1007657A3 publication Critical patent/BE1007657A3/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halfgeleiderinrichting van het RESURF type met een ''low-side'' laterale DMOST (LDMOST), omvattend een halfgeleiderlichaam (1) van een in hoofdzaak eerste geleidingstype en een aan een oppervlak (2) grenzend oppervlaktegebied (3) van een tweede geleidingstype. De LDMOST omvat een in het oppervlaktegebied (3) aangebracht back gate gebied (5) van het eerste geleidingstype met in het back gate gebied (5) een source gebied (6) van het tweede geleidingstype en een tussen het source gebied (6) en een rand van het back gate gebied (5) gedefinieerd kanaal gebied (7). Een drain gebied (8) van het tweede geleidingstype bevindt zich op afstand van het back gate gebied (5). Rondom de LDMOST in het oppervlaktegebied (3) is een scheidingsgebied (15) van het eerste geleidingstype aangebracht, dat grenst aan het oppervlak (2) en zich uitstrekt naar het halfgeleiderlichaam (1). Eén of meerdere doorslagspanningsverhogende zones (9,99) van het eerste geleidingstype zijn aangebracht tussen het drain gebied (8) en het back gate gebied (5) en het tussen het drain gebied (8) en het scheidingsgebied (15). Het oppervlak (2) is voorzien van een isolerende laag (17) ....

Description

Halfgeleiderinrichting met een snelle laterale DMOST voorzien van een hoogspannings-aanvoerelektrode.
De uitvinding heeft betrekking op een halfgeleiderinrichting van het RESURF type met een "low-side" laterale DMOST (LDMOST), omvattend een halfgeleiderlichaam van een in hoofdzaak eerste geleidingstype en een aan een oppervlak grenzend oppervlaktegebied van een tweede, aan het eerste tegengestelde geleidingstype, dat aan de van het oppervlak afgekeerde zijde een eerste p-n overgang met het halfgeleiderlichaam vormt, welke LDMOST een in het oppervlaktegebied aangebracht back gate gebied in de vorm van een oppervlaktezone van het eerste geleidingstype met in het back gate gebied een source gebied in de vorm van een oppervlaktezone van het tweede geleidingstype en een tussen het source gebied en een rand van het back gate gebied gedefinieerd kanaal gebied omvat, en een drain gebied in de vorm van een oppervlaktezone van het tweede geleidingstype, die zich op afstand bevindt van het back gate gebied, waarbij rondom de LDMOST in het oppervlaktegebied een scheidingsgebied van het eerste geleidingstype is aangebracht, dat grenst aan het oppervlak en zich uitstrekt naar het halfgeleiderlichaam, waarbij een of meerdere doorslagspanningsverhogende zones van het eerste geleidingstype tussen het drain gebied en het back gate gebied en tussen het drain gebied en het scheidingsgebied zijn aangebracht, welke doorslagspanningsverhogende zones grenzen aan het oppervlak, waarbij het oppervlak is voorzien van een isolerende laag, waarop een geleiderspoor is aangebracht, dat verbonden is met het drain gebied en dat zich uitstrekt over de spanningsverhogende zones en het scheidingsgebied.
De LDMOST is bedoeld voor een zogenaamde "low-side" toepassing, waarbij in bedrijf op het drain gebied t.o.v. het halfgeleiderlichaam en het back gate/source gebied een relatief hoge spanning kan staan, terwijl het back gate/source gebied t.o.v. het halfgeleiderlichaam een relatief lage spanning voert. In de praktijk zijn er dan tussen back gate gebied en scheidingsgebied geen doorslagspanningsverhogende zones.
Uit het artikel " A Versatile 700-1200-V IC Process for Analog and Switching Applications" uit "IEEE Trans, on Electron Devices, Vol. 38, NO. 7, July 1991, pagina 1582 tot 1589" is een inrichting van de in aanhef genoemde soort bekend, die in het bijzonder geschikt is als schakelelement voor hoge spanningen. In de bekende inrichting ligt een "n-channel" LDMOST in het oppervlaktegebied. Het oppervlaktege-bied wordt gevormd door een n-type epitaxiale laag op een halfgeleiderlichaam gevormd door een p-type halfgeleidersubstraat. In het oppervlaktegebied zijn een p-type back gate en n-type source en drain gebieden aangebracht. Op het oppervlak boven het kanaal gebied bevindt zich gâte oxyde. Op het source gebied, het back gate gebied en het gate oxyde zijn elektrische geleidersporen aangebracht, die een source/back gate aansluiting en een gate elektrode vormen. De source en back gate gebieden zijn kortgesloten. Om de halfgeleiderinrichting geschikt te maken voor hoge spanningen wordt gebruik gemaakt van het zogenaamde RESURF principe, d.w.z. dat de netto dotering van het oppervlaktegebied in atomen per oppervlakte eenheid zo geringes dat, bij het aanleggen van een spanning over de eerste p-n overgang het oppervlaktegebied althans plaatselijk over zijn hele dikte gedepleerd wordt voordat er doorslag optreedt. Als richtwaarde voor de netto dotering wordt bij RESURF ca. 1 x 1012 atomen/cm2 genomen. In de bekende halfgeleiderinrichting zijn tussen het back gate en drain gebied en tussen het drain gebied en het scheidingsgebied een of meerdere doorslagspanningsverhogende zones aangebracht in de vorm van één of meer ringen, die zich rondom het drain gebied uitstrekken. De doorslagspanningsverhogende zones zorgen ervoor dat bij een hoge spanning op de drain aansluiting t.o.v. back gate en substraat het oppervlaktegebied niet alleen vanuit de eerste p-n junctie tussen substraat en epitaxiale laag gedepleerd wordt, maar ook vanuit p-n juncties tussen de doorslagspanningsverhogende zones en de epitaxiale laag. De epitaxiale laag wordt zo van meerdere zijden uit gedepleerd, zodat zelfs bij een doteringsconcentratie van het oppervlaktegebied, hoger dan circa 1 x 1012 atomen/cm2, bij voorbeeld circa 1,5 x 1012 atomen/cm2, aan de RESURF conditie voldaan kan worden: de epitaxiale laag kan althans plaatselijk geheel gedepleerd worden, voordat lawine doorslag tussen substraat en back gate optreedt. De doorslagspanningsverhogende zones spreiden hierbij het elektrische veld in het oppervlakte gebied, zodat lokaal geen hoge elektrische velden optreden.
Aan het oppervlak onder het gate oxyde bevindt zich het kanaalgebied. Ladingsdragers uit het kanaalgebied moeten onder de doorslagspanningsverhogende zones door via het zogenaamde driftgebied naar de drain lopen. Een doorslagspanningsverhogende zone, die te dicht tegen het back gate gebied aanligt blokkeert de ladingsdragers uit het kanaalgebied. Daarom wordt voor een LDMOST een gebied tussen back gâte en drain, grenzend aan het oppervlak en aan het back gate gebied vrij gehouden van doors-lagspanningsverhogende zones.
Wanneer bij een n-channel LDMOST na het uitschakelen van de LDMOST de spanning op het drain gebied toeneemt, dan zullen de door-slagspanningsverhogende zones het drain gebied in spanning volgen totdat punch-through naar de p-n junctie tussen back gate en oppervlaktegebied de doorslagspan-ningsverhogende zones negatief oplaadt en de zones althans gedeeltelijk gedepleerd worden. Wanneer nu na het aanschakelen van de LDMOST de drain spanning afneemt, kunnen de doorslagspanningsverhogende zones niet via de gesperde p-n overgangen ontladen worden en blijven derhalve een tijd negatief geladen, wat gepaard gaat met een hoge aan-weerstand (weerstand tussen drain en source) van de LDMOST, omdat een gedeelte van het oppervlaktegebied tussen back gate en drain, het zogenaamde driftgebied gedeeltelijk gedepleerd blijft. Deze hoge aan-weerstand blijft gehandhaafd totdat gaten bij voorbeeld via lek of via punch-through vanuit de p-n junctie tussen het back gate en het oppervlaktegebied worden aangevoerd.
Met de uitvinding wordt onder meer een LDMOST beoogd, die bij het aanschakelen nauwelijks of geen verhoging van de aan-weerstand heeft.
Daartoe heeft de inrichting, volgens de uitvinding, als kenmerk, dat van een zone die het back gate gebied vormt, en van een eerste doorslagspanningsverhogende zone, die tussen back gate en drain gebied ligt en het dichtst bij het back gate gebied ligt, tenminste één zone is voorzien van tenminste één naar de andere zone uitstekend deel ter plaatse waarvan de afstand tussen beide zones kleiner is dan bij een aangrenzend deel van deze zones en waarbij de eerste doorslagspanningsverhogende zone geen verbinding heeft met een doorslagspanningsverhogende zone, waarover zich het geleiderspoor uitstrekt.
In de bekende halfgeleiderinrichting ligt de eerste doorslagspanningsverhogende zone tussen back gate en drain gebied op relatief grote afstand van het back gate gebied om ladingsdragers uit het kanaalgebied niet te blokkeren. Volgens de uitvinding wordt plaatselijk bij uitstekende delen de afstand tussen back gate gebied en eerste doorslagspanningsverhogende zone kleiner gemaakt. Door de kleinere afstand kan lading gemakkelijker aan- of afgevoerd worden. Wanneer nu als voorbeeld na het aanschakelen van een n-channel LDMOST de drain spanning afneemt, dan wordt de eerste doorslagspanningsverhogende zone via het uitstekende deel voorzien van gaten, zodat de potentiaal van de eerste zone snel kan toenemen. Omdat buiten de uitstekende delen de afstand tussen back gate gebied en de eerste doorslagspanningsverhogende zone groter is dan ter plaatse van de uitstekende delen kunnen buiten de uitstekende delen om ladingsdragers uit het kanaalgebied naar het drain gebied lopen. De overige doorslagspanningsverhogende zones kunnen zo dicht bij elkaar liggen dat een relatief gemakkelijk ladingstransport vanaf de eerste zone naar verdere zones mogelijk is, zodat de potentiaal van deze zones zich snel kan instellen.
Opgemerkt wordt dat in de oude niet voor-gepubliceerde Europese octrooiaanvrage nummer 93201378 een halfgeleiderinrichting beschreven is, waarbij van een zone die het back gate gebied vormt, en van een eerste doorslagspanningsverhogende zone, die tussen back gate en drain gebied ligt en het dichtst bij het back gate gebied ligt, tenminste één zone is voorzien van tenminste één naar de andere zone uitstekend deel ter plaatse waarvan de afstand tussen beide zones kleiner is dan bij een aangrenzend deel van deze zones.
Ofschoon deze halfgeleiderinrichting bij het aanschakelen nauwelijks of geen verhoging van de aan-weerstand heeft, blijkt echter in de praktijk dat bij gebruik van genoemde uitstekende delen onder speciale omstandigheden, met name voor zogenaamde "low-side" toepassingen, waarbij op het drain gebied t.o.v. het halfge-leiderlichaam en het back gate/source gebied een hoge spanning kan staan, problemen met lekstromen tussen halfgeleiderlichaam en back gate/source gebied ontstaan. Dit maakt de halfgeleiderinnchting minder geschikt in een toepassing, waarbij tussen back gate/source gebied en halfgeleiderlichaam een bepaalde spanningsval gewenst is.
Met de uitvinding wordt verder onder meer een "low-side" LDMOST beoogd, die bij het aanschakelen nauwelijks of geen verhoging van de aan-weerstand heeft en die geen lekstroom tussen back gate/source gebied en halfgeleiderlichaam vertoont.
Volgens de uitvinding heeft de eerste doorslagspanningsverhogende zone, die tussen back gate en drain gebied en het dichtst bij het back gate gebied ligt, geen verbinding met een doorslagspanningsverhogende zone, waarover zich het geleiderspoor uitstrekt. Het blijkt dat de lekstroom tussen back gate/source gebied en halfgeleiderlichaam dan sterk vermindert of niet optreedt. Vermoed wordt dat de volgende verschijnselen een rol spelen. Een hoge spanning op het geleiderspoor, dat verbonden is met het drain gebied, veroorzaakt een relatief groot elektrisch veld in de isolerende laag en in het oppervlaktegebied onder het geleiderspoor. Dit elektrische veld geeft lokaal een soort doorslag in de oppervlaktelaag, waardoor er in de isolerende laag lading ingebouwd wordt, die het door de spanning veroorzaakte elektrische veld tegenwerkt. Deze lading blijft aanwezig, ook wanneer de spanning op het geleiderspoor niet meer aanwezig is. Deze lading nu, induceert onder het geleiderspoor in het oppervlaktegebied een inversiekanaal aan het oppervlak. Aangezien het geleiderspoor zich uitstrekt over het scheidingsgebied en spanningsverhogende zones, sluit dit inversiekanaal het scheidingsgebied kort met de spanningsverhogende zones onder het geleiderspoor. In de praktijk zijn de spanningsverhogende zones ringen, die rondom het drain gebied lopen. De spanningsverhogende zones tussen back gâte en drain gebied lopen daarbij door onder het geleiderspoor. Aangezien tussen en in de spanningsverhogende zones lekstromen mogelijk zijn en aangezien tussen de spanningsverhogende zone grenzend aan het back gate gebied en het back gate gebied zelf via het uitstekende deel ladingstransport mogelijk is, zal dan ook het back gate gebied elektrisch verbonden zijn met het inversiekanaal. Het source gebied is kortgesloten met het back gate gebied, zodat het source gebied dan via de spanningsverhogende zones en het inversiekanaal verbonden is met het scheidingsgebied en dus met het halfgeleiderlichaam. Er kan dan een lekstroom tussen source gebied en halfgeleiderlichaam vloeien. Wanneer nu de eerste doorslagspanningsverhogende zone, die tussen back gate en drain gebied en het dichtst bij het back gate gebied ligt, geen verbinding heeft met een doorslagspanningsverhogende zone, waarover zich het geleiderspoor uitstrekt, dan kan via deze zone geen lekstroom tussen source gebied en halfgeleiderlichaam optreden. De lekstroom wordt dan sterk verminderd of zelfs voorkomen.
Een tweede uitvoering geschikt voor toepassingen, waarin de spanning op het geleiderspoor naar het drain gebied relatief groot wordt, is daardoor gekenmerkt, dat alle doorslagspanningsverhogende zones gelegen tussen het back gate en drain gebied geen verbinding hebben met een doorslagspanningsverhogende zone, waarover zich het geleiderspoor uitstrekt. Bij hogere spanningen op het geleiderspoor wordt in de isolerende laag boven spanningsverhogende zones over een groter gebied, d.w.z. verder weg van het scheidingsgebied, ladingen geïnduceerd. Dan worden meerdere of alle spanningsverhogende zones onder het geleiderspoor kortgesloten door het inversie-kanaal. Er kan dan toch een lekstroom vloeien door ladingstransport tussen de eerste doorslagspanningsverhogende zone en verdere doorslagspanningsverhogende zones, zelfs als de eerste spanningsverhogende zone niet verbonden is met spanningsverhogende I zones onder het geleiderspoor. Wanneer echter alle doorslagspanningsverhogende zones tussen back gâte en drain gebied geen verbinding hebben met doorslagspanningsverhogende zones onder het geleiderspoor, dan is een verbinding van delen van de spanningsverhogende zones onder het geleiderspoor met verdere delen van de spanningsverhogende zones verbroken, zodat geen lekstromen tussen source gebied en 1 halfgeleiderlichaam kunnen optreden.
In een verdere uitvoeringsvorm bedraagt de laterale afstand tussen een tussen back gâte en drain gebied gelegen doorslagspanningsverhogende zone en tussen een doorslagspanningsverhogende zone, waarover zich het geleiderspoor uitstrekt, meer dan 5 /tm, bij voorkeur ΙΟμτη. Het blijkt in de praktijk dat bij een dergelijke afstand er geen of sterk verminderde lekstromen optreden.
Bij voorkeur is een diëlectrische isolerende laag en een geleidende veld-plaat aangebracht op het oppervlak tussen een doorslagspanningsverhogende zone, gelegen tussen back gâte en drain gebied en een doorslagspanningsverhogende zone, waarover zich het geleiderspoor uitstrekt, waarbij de veldplaat elektrisch verbonden is met het source gebied of met een zich boven het kanaalgebied bevindende gate elektrode. Het blijkt in de praktijk dat de lekstroom dan nog verder afneemt.
Het blijkt in de praktijk dat de in de isolerende laag geïnduceerde lading zich niet alleen recht onder het geleiderspoor bevindt, maar zich ook lateraal uitstrekt.
Bij voorkeur bedraagt de laterale afstand van een tussen back gâte en drain gebied gelegen doorslagspanningsverhogende zone en een nabijgelegen rand van het geleiderspoor meer dan 5 μπι. Bij een dergelijke afstand is er geen verbinding tussen een tussen back gâte en drain gebied gelegen doorslagspanningsverhogende zone en het inversieka-naal, zodat er geen of sterk verminderde lekstromen optreden.
Bij voorkeur omvat de isolerende laag siliciumoxyde. Het blijkt dat met name wanneer silicium oxyde als isolerende laag gebruikt wordt, problemen met lekstromen optreden. De maatregel volgens de uitvinding maakt het mogelijk een bekend en beproefd materiaal als siliciumoxyde toch te gebruiken zonder dat lekstromen optreden in de halfgeleiderinrichting.
De uitvinding wordt in het navolgende, bij wijze van voorbeeld, nader toegelicht aan de hand van een uitvoeringsvoorbeeld met de bijgaande schematische tekening. Hierin tonen:
Fig. 1 een bovenaanzicht van een halfgeleiderinrichting volgens de uitvinding.
Fig. 2 een dwarsdoorsnede op lijn Π-Π van de halfgeleiderinrichting van figuur 1.
Fig. 3 een dwarsdoorsnede op lijn ΙΠ-ΙΠ van de halfgeleiderinrichting van figuur 1.
De figuren zijn zuiver schematisch en niet op schaal getekend. Overeenkomstige delen zijn in de figuren in het algemeen met dezelfde verwijzingscijfers aangeduid. In het bovenaanzicht van figuur l· is voor de duidelijkheid alleen een bedradingspatroon voor het drain gebied en voor een veldplaat aangegeven.
Figuur 1 toont een bovenaanzicht en figuren 2 en 3 twee dwars-doorsnedes, resp. op de lijnen Π-Π en ΙΠ-ΙΠ van figuur 1 van een halfgeleiderinrichting volgens de uitvinding. De halfgeleiderinrichting van het RESURF type met een "low-side" laterale DMOST (LDMOST) omvat een halfgeleiderlichaam 1 van een in hoofdzaak eerste geleidingstype en een aan een oppervlak 2 grenzend oppervlaktegebied 3 van een tweede, aan het eerste tegengestelde geleidingstype. De van het oppervlak 2 afgekeerde zijde van het oppervlakte gebied 3 vormt een eerste p-n overgang 4 met het halfgeleiderlichaam 1. De LDMOST omvat een in het oppervlaktegebied 3 aangebracht back gate gebied 5 in de vorm van een oppervlaktezone van het eerste geleidingstype met in het back gate gebied 5 een source gebied 6 in de vorm van een oppervlaktezone van het tweede geleidingstype. Verder omvat de LDMOST een tussen het source gebied 6 en een rand van het back gate gebied 5 gedefinieerd kanaalgebied 7 en een drain gebied 8 in de vorm van een oppervlaktezone van het tweede geleidingstype, die zich op afstand bevindt van het back gate gebied 5.
Rondom de LDMOST in het oppervlaktegebied 3 is een scheidingsgebied 15 van het eerste geleidingstype aangebracht, dat grenst aan het oppervlak 2 en zich uitstrekt naar het halfgeleiderlichaam 1. Het scheidingsgebied 15 omvat een zwaar gedoteerde zone 15A en grenzend hieraan en aan het oppervlak 2 een extensiezone 15B van eenzelfde doteringstype, maar met een lagere dotering dan de zone 15A. Het extensiegebied 15B reduceert nabij de zone 15A het elektrische veld. Eén of meerdere doorslagspannings-verhogende zones 9, 99 van het eerste geleidingstype zijn tussen het drain gebied 8 en het back gate gebied 5 en tussen het drain gebied 8 en het scheidingsgebied 15 aangebracht, welke doorslagspanningsverhogende zones 9, 99 grenzen aan het oppervlak 2. De LDMOST is bedoeld voor een zogenaamde "low-side" toepassing, waarbij in bedrijf op het drain gebied 8 t.o.v. het halfgeleiderlichaam 1 en het back gate/source gebied 6, 5 een relatief hoge spanning kan staan, terwijl het back gate/source gebied 6, 5 t.o.v. het halfgeleiderlichaam 1 een relatief lage spanning voert. In de praktijk zijn er dan, zoals in figuur 1 aangegeven, tussen back gate gebied 6 en scheidingsgebied 15 geen doorslagspanningsverhogende zones 9, 99.
In het algemeen is de totale netto dotering van het tweede geleidingstype per oppervlakte eenheid van het oppervlaktegebied 3, althans gelegen tussen het drain gebied 8 en het back gate gebied 5 voldoende laag zodat, bij het aanleggen van een spanning over de eerste p-n overgang 4, het oppervlaktegebied 3 althans plaatselijk over zijn gehele dikte gedepleerd wordt voordat er doorslag optreedt. Wanneer, zoals in dit voorbeeld het oppervlaktegebied 3 ook vanuit de doorslagspanningsverhogende zones 9, 99 en vanuit een p-n overgang tussen back gate gebied 5 en oppervlaktegebied 3 gedepleerd wordt, dan kan de netto dotering van het oppervlaktegebied 3 hoger genomen worden, dan wanneer alleen depletie vanuit de eerste p-n overgang 4 geschiedt. Het oppervlak 2 is voorzien van een isolerende laag 17, waarop een geleiderspoor 25 is aangebracht, dat verbonden is met het drain gebied 8 en dat zich uitstrekt over de span-ningsverhogende zones 99 en het scheidingsgebied 15. Dit geleiderspoor 25 verbindt het drain gebied 8 met bijvoorbeeld verdere delen van de halfgeleiderinrichting of met een aansluitvlak. Boven het kanaalgebied 7 ligt een diëlectrische laag 30, het gate oxyde. Op het gate oxyde ligt een elektrische geleider 18 als gate elektrode, in dit voorbeeld een hoog gedoteerde polysilicium geleider. Boven het source gebied 6 en het back gate gebied 5 is een contactvenster in de oxydelaag 17 aangebracht. In dit contactvenster is een elektrische geleider 19 aangebracht, in dit voorbeeld een aluminium geleider. Het back gate en source gebied 5 en 6 zijn zodanig gevormd dat het source gebied 6 volledig door het back gate gebied 5 omgeven is (zie Fig. 1, 2), terwijl lokaal binnen het source gebied 6 delen 20 van het back gate gebied 5 grenzen aan het oppervlak 2 (zie Fig. 1,2). Het contactvenster bevindt zich gedeeltelijk boven het source gebied 6 en boven de delen 20 van het back gate gebied 5 (zie Fig. 2). De elektrische geleider 19 sluit dan het back gâte en source gebied kort. Een dergelijke geometrie van back gate gebied 5 en source gebied 6 is zeer compact, terwijl de kortsluiting zeer effectief is.
De in figuur 1 geschetste LDMOST heeft een drain gebied 8, dat omgeven wordt door de spanningsverhogende zones 9 en waarbij symmetrisch aan twee zijden van het drain gebied 8 back gate gebieden 5 voorzien van kanaal 7A, 7B aanwezig zijn. Voor een LDMOST moet een gebied 26 tussen back gate en drain gebied, grenzend aan het oppervlak 2 en aan het back gate gebied 5 vrij blijven van doorslagspanningsverhogende zones 9, aangezien ladingsdragers vanuit een geleidingskanaal 7, dat zich aan het oppervlak 2 onder het gate oxyde 30 kan bevinden, via het gebied 26 naar het drain gebied 8 moeten kunnen lopen.
Als voorbeeld voor een halfgeleiderinrichting volgens de uitvinding wordt een n-channel LDMOST beschreven. Hierbij wordt als halfgeleiderlichaam 1 een p-type silicium substraat gebruikt met een doteringsconcentratie van 1,5.1014 atomen/cm3 (soortelijke weerstand ongeveer 90 fi.cm). Het oppervlakte gebied 3 omvat een epitaxiaal op het halfgeleiderlichaam 1 aangebrachte n-type laag met een doteringsconcentratie van 7.1014 atomen/cm3 en een dikte van 25 μπι (soortelijke weerstand ongeveer 6 Q.cm). Het back gate gebied 5 heeft een p-type doteringsconcentratie van 1.1014 atomen/cm2 en het source gebied 6 en het drain gebied 8 een n-type dotering van 9.1015 atomen/cm2. De doorslagspanningsverhogende zones hebben een p-type dotering van 2.1012 atomen/cm2. De zwaar gedoteerde zone 15A van het scheidingsgebied 15 heeft een p-type dotering van 1.1016 atomen/cm2, de extensiezone 15B een p-type dotering van 2.1012 atomen/cm2. De breedte W van het kanaalgebied 7 is ongeveer 1 mm. Vanwege de symmetrie van de LDMOST uit figuur 1 is deze breedte W samengesteld uit twee delen van elk circa 0,5mm. Het back gate gebied 5 heeft afmetingen van 0.5mm bij 20/tm, het drain gebied 8 0.5mm bij 16μτη (zie figuur 1). De afstand tussen back gate gebieden 5 en drain gebied 8 bedraagt circa 70μπι. De eerste doorslagspanningsverhogende zone 9A ligt op een afstand tot aan het back gate gebied 5 van meer dan 10 μτη, in dit voorbeeld 14 μιη. Bij een dergelijke afstand kan de stroom I van elektronen uit het geleidingskanaal 7 praktisch ongehinderd langs de doorslagspanningsverhogende zones 9 door het driftgebied 27 naar de drain 8 gestuurd worden. De afstand tussen de spanningsverhogende ringen is circa 3 μπι. Het geleiderspoor 25 is van aluminium.
Een dergelijke halfgeleiderinrichting is zeer geschikt als hoog spanning sinrichting, bijvoorbeeld in een video uitgangsversterker. Bij hoogspanningshalfgeleiderinrichtingen is vaak een snelle responstijd in combinatie met een lage statische dissipatie gewenst. D.w.z. de LDMOST moet snel geschakeld kunnen worden en het driftgebied moet een niet te hoge weerstand bezitten, ofwel de dotering van het oppervlaktegebied 3 mag niet te laag zijn.
In een bekende halfgeleiderinrichting kunnen zich problemen voordoen bij het schakelen van de LDMOST t.g.v. de doorslagspanningsverhogende zones 9, die in een actief gedeelte van de LDMOST tussen back gate 5 en drain 8 gelegen zijn. Wanneer bij een n-channel LDMOST na het uitschakelen van de LDMOST de drain-source spanning V* tussen het drain gebied 8 en het source gebied 6 toeneemt, dan zullen de doorslagspanningsverhogende zones 9 het drain gebied 8 in spanning volgen totdat gaten via punch-through afgevoerd worden naar de p-n junctie tussen back gate 5 en oppervlaktegebied 3, waardoor de doorslagspanningsverhogende zones 9 negatief worden opgeladen en de zones 9 althans gedeeltelijk gedepleerd worden. Na het aanschakelen van de LDMOST krijgt de drain-source spanning V*, een kleine waarde. De opgeladen doorslagspanningsverhogende zones 9 staan dan op een negatieve spanning. De doorslagspanningsverhogende zones 9 kunnen niet via de gesperde p-n overgangen ontladen worden en blijven derhalve een tijd negatief geladen, wat gepaard gaat met een hoge aan-weerstand (weerstand tussen drain 8 en source 6) van de LDMOST, omdat een gedeelte van het oppervlaktegebied 3 tussen back gate 5 en drain 8, het zogenaamde driftgebied 27 gedepleerd blijft. Deze hoge aan-weerstand blijft gehandhaafd totdat gaten via lek of via punch-through vanuit de p-n junctie tussen het back gate gebied 5 en het oppervlaktegebied 3 worden aangevoerd. Volgens de uitvinding is van een zone die het back gate gebied 5 vormt, en van een eerste doorslagspanningsverhogende zone 9A, die tussen back gate 5 en drain gebied 8 ligt en het dichtst bij het back gate gebied 5 ligt, tenminste één zone voorzien van tenminste één naar de andere zone uitstekend deel 35 ter plaatse waarvan de afstand tussen beide zones kleiner is dan bij een aangrenzend deel van deze zones en waarbij de eerste doorslagspanningsverhogende zone 9A geen verbinding heeft met een doorslagspanningsverhogende zone 99, waarover zich het geleiderspoor 25 uitstrekt.
Ladingsdragers in de MOST moeten van source 6 naar drain 8 kunnen lopen via het kanaalgebied 7, dat zich direct onder het oppervlak 2 uitstrekt. Om van het kanaalgebied 7 naar de drain 8 te komen moeten de ladingsdragers onder de door-slagspanningsverhogende zones 9 door het driftgebied 27 lopen (stroom I in figuur 2). Om de stroom ladingsdragers niet te blokkeren ligt daarom in de praktijk de eerste doorslagspanningsverhogende zone 9A op relatief grote afstand van het back gate gebied 5. Volgens de uitvinding wordt plaatselijk bij uitstekende delen 35 de afstand tussen back gate gebied 5 en eerste doorslagspanningsverhogende zone 9A kleiner gemaakt. Door de kleinere afstand kan lading gemakkelijker aan- of afgevoerd worden. Wanneer nu als voorbeeld na het aanschakelen van een n-channel LDMOST de drain-source spanning νώ afneemt, dan wordt de eerste doorslagspanningsverhogende zone 9A via het uitstekende deel 35 voorzien van gaten, zodat de potentiaal van de eerste zone 9A snel kan toenemen. Omdat buiten de uitstekende delen 35 de afstand tussen back gate gebied 5 en de eerste doorslagspanningsverhogende zone 9A groter is dan ter plaatse van de uitstekende delen 35 kunnen buiten de uitstekende delen om ladingsdragers uit het kanaalgebied 7 naar het drain gebied 8 lopen (zie figuur 2, stroom I). De overige doorslagspanningsverhogende zones 9B, 9C kunnen zo dicht bij elkaar en bij zone 9A liggen, dat een relatief gemakkelijk ladingstransport vanaf de eerste zone 9A naar verdere zones 9B, 9C mogelijk is, zodat de potentiaal van deze zones zich kan instellen.
Een hoogspanningshalfgeleiderinrichting heeft meestal een langwerpig kanaalgebied 7 met een breedte W, die groter is dan de lengte L van het kanaalgebied. Bij een dergelijke halfgeleiderinrichting bevindt het uitstekende deel 35 zich bij voorkeur nabij een kopse kant 40 van het kanaalgebied 7. De breedte W van het kanaal 7 wordt dan praktisch niet verkleind. Het is bovendien mogelijk de breedte van het uitstekende deel 35 relatief groot te nemen. Bij de halfgeleiderinrichting van figuur 1 wordt de gehele kopse kant van het back gate gebied 5 gebruikt om het uitstekende deel 35 te vormen zodat een goede uitwisseling van lading tussen back gate 5 en de eerste doorslagspanningsverhogende zone 9A mogelijk is. Er kunnen lokaal hoge elektrische velden optreden door kromming van de p-n junctie tussen back gate 5 en oppervlakte gebied 3 ter plaatse van de kopse kant van het back gate gebied 5. Een extra voordeel van uitstekende delen 35 aan de kopse kant van het kanaalgebied 7 is dat ongunstige effecten zoals lokale doorslag ook m.b.v. het uitstekende deel 35 onderdrukt kunnen worden. Het uitstekende deel 35 blokkeert dan bij de kopse kant van het back gate ge bied 5 het transport van ladingsdragers uit het kanaal 7. In dit voorbeeld bedraagt de afstand tussen de spanningsverhogende zone 9A en het back gate gebied ter plaatse van het uitstekende deel 35 3μπι.
Opgemerkt wordt dat in de oude niet voor-gepubliceerde Europese octrooiaanvrage nummer 93201378 een halfgeleiderinrichting beschreven is, waarbij ofwel het back gate gebied 5, ofwel de eerste doorslagspanningsverhogende zone 9A, die het dichtst bij het back gate gebied 5 ligt, voorzien is van een uitstekend deel 35 ter plaatse waarvan de afstand tussen back gate gebied 5 en zone 9A kleiner is dan daarbuiten. Voor verschillende uitvoeringsvormen van het uitstekende deel 35, bijvoorbeeld als vaste verbinding tussen zone 9A en back gate gebied 5, wordt verwezen naar genoemde Europese aanvrage nummer 93201378. Ofschoon deze halfgeleiderinrichting bij het aanschakelen nauwelijks of geen verhoging van de aan-weerstand heeft, blijkt echter in de praktijk dat bij gebruik van genoemde uitstekende delen 35 onder speciale omstandigheden, met name voor zogenaamde "low-side" toepassingen, waarbij op het drain gebied 8 t.o.v. het halfgeleiderlichaam 1 en het back gate/source gebied 6, 5 een hoge spanning kan staan, problemen met lekstromen tussen halfgeleiderlichaam 1 en back gate/source gebied 6, 5 ontstaan. Dit maakt de halfgeleiderinrichting minder geschikt in een toepassing, waarbij tussen back gate/source gebied 6, 5 en halfgeleiderlichaam 1 een bepaalde spanningsval gewenst is.
Volgens de uitvinding heeft verder de eerste doorslagspanningsverhogende zone 9A, die tussen back gate 5 en drain gebied 8 en het dichtst bij het back gate gebied 5 ligt, geen verbinding met een doorslagspanningsverhogende zone 99, waarover zich het geleiderspoor 25 uitstrekt. In het voorbeeld van figuur 1 is een doorslagspanningsverhogende zone, die als een ring rondom het drain gebied loopt, aan weerszijden van het geleiderspoor onderbroken. Het blijkt dat de lekstroom dan sterk vermindert of niet optreedt. Wanneer bij een halfgeleiderinrichting met een n-channel LDMOST een hoge positieve spanning gezet wordt op het geleiderspoor 25, dat verbonden is met het drain gebied 8, dan veroorzaakt deze spanning een relatief groot elektrisch veld in de isolerende laag 17 en in het oppervlaktegebied 3 onder het geleiderspoor 25. Dit elektrische veld geeft lokaal een soort doorslag in de oppervlakte laag 3, waardoor er in de isolerende laag 17 negatieve lading ingebouwd wordt, die het door de spanning veroorzaakte elektrische veld tegenwerkt. Deze negatieve lading blijft aanwezig, ook wanneer de spanning op het geleiderspoor 25 niet meer aanwezig is.
Deze negatieve lading nu, induceert onder het geleiderspoor 25 in het oppervlaktegebied 3 een inversiekanaal van gaten aan het oppervlak 2. Aangezien het geleiderspoor 25 zich uitstrekt over het scheidingsgebied 15 en spanningsverhogende zones 99, waarbij al deze gebieden van het p-type zijn, sluit dit inversiekanaal het scheidingsgebied 15 kort met de spanningsverhogende zones 99. Wanneer nu de doorslagspanningsverhogende zone 9A, die met het back gate gebied 5 verbonden is via het uitstekende deel 35, doorloopt tot onder het geleiderspoor 25, dan zal het back gate gebied 5 en dus ook het source gebied 5, elektrisch verbonden worden met het gevormde inversiekanaal. Het back gate/source gebied 6, 5 is dan via het inversiekanaal verbonden met het scheidingsgebied 15 en dus met het halfgeleiderlichaam 1, zodat een lekstroom tussen back gate/source gebied 6, 5 en halfgeleiderlichaam 1 kan vloeien. Door de maatregel volgens de uitvinding heeft de doorslagspanningsverhogende zone 9A, die verbonden is met het back gate gebied 5 via uitstekend deel 35 geen verbinding met een doorslagspanningsverhogende zone 99 liggend onder het geleiderspoor 25. Er kan dan geen ladingstransport van inversiekanaal naar de doorslagspanningsverhogende zone 9A plaatsvinden. De lekstroom wordt dan sterk verminderd of zelfs voorkomen.
Een tweede uitvoering geschikt voor toepassingen, waarin de spanning op het geleiderspoor naar het drain gebied relatief groot wordt, is geschetst in figuur 1, 2 en 3. In deze uitvoering hebben alle doorslagspanningsverhogende zones 9 gelegen tussen het back gate 5 en drain gebied 8 geen verbinding met een doorslagspanningsverhogende zone 99, waarover zich het geleiderspoor 25 uitstrekt. Bij hogere spanningen op het geleiderspoor 25 wordt in de isolerende laag 17 over een groter gebied, d.w.z. ook boven spanningsverhogende zones 9B, 9C verder weg van het scheidingsgebied ladingen geïnduceerd. Dan worden meerdere of alle spanningsverhogende zones 99 onder het geleiderspoor 25 kortgesloten door het inversiekanaal. Aangezien in de praktijk de spanningsverhogende zones 9, 99 relatief dicht bij elkaar liggen, op circa 3 μτα afstand van elkaar, is ladingstransport tussen aangrenzende spanningsverhogende zones 9, 99 mogelijk. Wanneer nu alleen de eerste spanningsverhogende zone 9A geen verbinding heeft met doorslagspanningsverhogende zones 99 onder het geleiderspoor 25, terwijl verdere doorslagspanningsverhogende zones 9B, 9C wel verbinding hebben met doorslagspanningsverhogende zones 99B, 99C, waarover het geleiderspoor 25 loopt, dan zal toch een lekstroom van back gate/source gebied 6, 5 naar halfgeleiderlichaam 1 kunnen vloeien via de andere spanningsverhogende zones 9B, 9C, 99B, 99C aangezien door ladingstransport via zones 9B en 9C naar zone 9A toch lading het uitstekende deel 35 en het back gate gebied 5 kan bereiken. Wanneer echter alle spanningsverhogende zones 9 tussen back gate 5 en drain gebied 8 geen verbinding hebben met doorslagspanningsverhogende zones 99, waarover het geleiderspoor 25 loopt, dan kan ook bij hogere spanningen op het drain gebied 8, geen lekstroom tussen back gate/source gebied 6, 5 en halfgeleiderlichaam 1 optreden.
Een bijkomend voordeel van de halfgeleiderinrichting volgens de uitvinding is dat een ontwerper een grotere vrijheid heeft. Zo kan het aantal en de grootte van de doorslagspanningsverhogende zones 99 onder het geleiderspoor 25 onafhankelijk van het aantal en de grootte van de doorslagspanningsverhogende zones 9 gelegen tussen back gate 5 en drain gebied 8 genomen worden. In figuur 1, 2 en 3 is verder een extra doorslagspanningsverhogende zone 99D aanwezig tussen drain gebied 8 en scheidingsgebied 15.
In een verdere uitvoeringsvorm bedraagt de laterale afstand 60 tussen een tussen back gate 5 en drain gebied 8 gelegen doorslagspanningsverhogende zone 9 en tussen een doorslagspanningsverhogende zone 99, waarover zich het geleiderspoor 25 uitstrekt, meer dan 5 μτη, bij voorkeur ΙΟμιη. Het blijkt in de praktijk dat bij een dergelijke afstand 60 er geen of sterk verminderde lekstromen optreden.
Bij voorkeur is een diëlectrische isolerende laag en een geleidende veld-plaat 70 aangebracht op het oppervlak tussen een doorslagspanningsverhogende zone 9, gelegen tussen back gate en drain gebied en een doorslagspanningsverhogende zone 99, waarover zich het geleiderspoor 25 uitstrekt, waarbij de veldplaat 70 elektrisch verbonden is met het source gebied 5 of met een zich boven het kanaalgebied 7 bevindende gate elektrode 18. Het blijkt in de praktijk dat de lekstroom dan nog verder afneemt. Wanneer de doorslagspanningsverhogende zones 9 zeer dicht bij het extensiegebied 15B van het scheidingsgebied 15 liggen kan ook een isolerende laag en veldplaat 70 tussen het extensiegebied 15B en de doorslagspanningsverhogende zones 9 worden aangebracht om de lekstroom te verminderen.
Het blijkt in de praktijk dat de in de isolerende laag 17 geïnduceerde lading zich niet alleen loodrecht onder het geleiderspoor 25 bevindt, maar zich ook lateraal uitstrekt. Bij voorkeur bedraagt de laterale afstand 50 van een tussen back gate 5 en drain gebied 8 gelegen doorsiagspanningsverhogende zone 9 en een nabijgelegen rand 26 van het geleiderspoor 25 meer dan 5 μτη. Bij een dergelijke afstand 50 is er geen verbinding tussen een tussen back gate 5 en drain gebied 8 gelegen doorslagspannings-verhogende zone 9 en het inversiekanaal, zodat er geen of sterk verminderde lekstromen optreden.
Bij voorkeur omvat de isolerende laag 17 siliciumoxyde. Het blijkt dat met name wanneer silicium oxyde als isolerende laag 17 gebruikt wordt, problemen met lekstromen optreden. De maatregel volgens de uitvinding maakt het mogelijk een bekend en beproefd materiaal als siliciumoxyde toch te gebruiken zonder dat lekstromen optreden in de halfgeleiderinrichting.
Het blijkt dat wanneer het elektrische veld in de isolerende laag 17 groter dan circa 200 V/jum is, lekstroom problemen optreden. Dit veld treedt bijvoorbeeld op bij 500 V over 2.5 μΐη dikke isolerende laag. De maatregel volgens de uitvinding maakt het mogelijk dergelijk dunne isolerende lagen te gebruiken en toch problemen met lekstromen te voorkomen.
De halfgeleiderinrichting wordt in de praktijk gebruikt in hoogspanningstoepassingen. Er kunnen extra in de figuren niet getekende maatregelen genomen zijn om de geschiktheid van de halfgeleiderinrichting met de LDMOST voor hoge spanningen te verhogen. Zo kan zich tussen back gate 5 en drain gebied 8 op het oppervlak 2 boven de doorslagspanningsverhogende zones 9 een diëlectrische laag bevinden, die verschillende dikten kan hebben en die althans gedeeltelijk bedekt is met een geleidende veldplaat. Een dergelijke veldplaat is elektrisch meestal verbonden met de gate elektrode of de source aansluiting. De veldplaat en de diëlectrische laag kunnen gebruikt worden om het oppervlaktegebied 3 vanuit het oppervlak 2 te depleren, zodat bij hogere doteringen van het oppervlaktegebied, bij voorbeeld meer dan 1 x 1012 ato-men/cm2 toch lokaal volledige depletie van het oppervlaktegebied 3 bereikt kan worden voordat doorslag in dit gebied optreedt. In de ’low-side toepassing kan de werking van de doorslagspanningsverhogende zones 9 aan het oppervlak 2 volgens de uitvinding nog vergroot worden wanneer de halfgeleiderinrichting op een grens van oppervlaktegebied 3 en halfgeleiderlichaam 1 voorzien is van een begraven doorslagspanningsverhogende zone van het eerste geleidingstype onder het back gate gebied 5 met een concentratie doteringsatomen, die hoger is dan die van het halfgeleiderlichaam 1, bij voorbeeld een p-type begraven laag met een dotering van 5 x 1013 atomen/cm2. Het oppervlaktegebied 3 wordt door samenwerking van de doorslagspanningsverhogende zones 9 aan het oppervlak 2 en de begraven doorslagspanningsverhogende zone van onder de back gate 5 van twee zijden uit sterk gedepleerd, waardoor elektrische velden in het driftgebied 27 nabij het geleidingskanaal 7 geringer worden en er minder snel doorslag van het oppervlaktegebied 3 zal optreden. Bovendien worden bij een n-channel LDMOST bij spanningsveranderingen op het drain gebied 8 gaten beter afgevoerd naar het substraat 1.
De uitvinding is niet beperkt tot de hiervoor beschreven uitvoeringsvoorbeelden. Zo kan bij voorbeeld in plaats van een silicium halfgeleiderlichaam een lichaam van een ander halfgeleidend materiaal gebruikt worden. Het oppervlaktegebied 3 kan niet alleen via epitaxiaal aangroeien, maar ook via diffusie of implantatie aangebracht worden. Ook kunnen de geleidingstypen van de gebieden uit de voorbeelden tegengesteld zijn. In de voorbeelden is een symmetrische constructie gebruikt, waarbij een centraal drain gebied 8 aan weerszijden voorzien is van back gate gebieden 5, zodat het kanaal gebied 7 in twee kanaalhelften 7A en 7B gesplitst is. Het is natuurlijk ook mogelijk de uitvinding te gebruiken in een andere constructie van de LDMOST, bijvoorbeeld wanneer een asymmetrische constructie gebruikt wordt.

Claims (7)

1. Halfgeleiderinrichting van het RESURF type met een "low-side" laterale DMOST (LDMOST), omvattend een halfgeleiderlichaam van een in hoofdzaak eerste geleidingstype en een aan een oppervlak grenzend oppervlaktegebied van een tweede, aan het eerste tegengestelde geleidingstype, dat aan de van het oppervlak afgekeerde zijde een eerste p-n overgang met het halfgeleiderlichaam vormt, welke LDMOST een in het oppervlaktegebied aangebracht back gate gebied in de vorm van een oppervlaktezone van het eerste geleidingstype met in het back gate gebied een source gebied in de vorm van een oppervlaktezone van het tweede geleidingstype en een tussen het source gebied en een rand van het back gate gebied gedefinieerd kanaal gebied omvat, en een drain gebied in de vorm van een oppervlaktezone van het tweede geleidingstype, die zich op afstand bevindt van het back gate gebied, waarbij rondom de LDMOST in het oppervlaktegebied een scheidingsgebied van het eerste geleidingstype is aangebracht, dat grenst aan het oppervlak en zich uitstrekt naar het halfgeleiderlichaam, waarbij een of meerdere doorslagspanningsverhogende zones van het eerste geleidingstype tussen het drain gebied en het back gate gebied en tussen het drain gebied en het scheidingsgebied zijn aangebracht, welke doorslagspanningsverhogende zones grenzen aan het oppervlak, waarbij het oppervlak is voorzien van een isolerende laag, waarop een geleiderspoor is aangebracht, dat verbonden is met het drain gebied en dat zich uitstrekt over de spanningsverhogende zones en het scheidingsgebied, met het kenmerk, dat van een zone die het back gate gebied vormt, en van een eerste doorslagspanningsverhogende zone, die tussen back gate en drain gebied ligt en het dichtst bij het back gate gebied ligt, tenminste één zone is voorzien van tenminste één naar de andere zone uitstekend deel ter plaatse waarvan de afstand tussen beide zones kleiner is dan bij een aangrenzend deel van deze zones en waarbij de eerste doorslagspanningsverhogende zone geen verbinding heeft met een doorslagspanningsverhogende zone, waarover zich het geleiderspoor uitstrekt.
2. Halfgeleiderinrichting volgens conclusie 1 met het kenmerk, dat alle doorslagspanningsverhogende zones gelegen tussen het back gate en drain gebied geen verbinding hebben met een doorslagspanningsverhogende zone, waarover zich het geleiderspoor uitstrekt.
3. Halfgeleiderinrichting volgens een der voorgaande conclusies met het kenmerk, dat de laterale afstand tussen een tussen back gate en drain gebied gelegen doorslagspanningsverhogende zone en tussen een doorslagspanningsverhogende zone, waarover zich het geleiderspoor uitstrekt, meer dan 5 μνα bedraagt.
4. Halfgeleiderinrichting volgens een der voorgaande conclusies met het kenmerk, dat de laterale afstand tussen een tussen back gâte en drain gebied gelegen doorslagspanningsverhogende zone en tussen een doorslagspanningsverhogende zone, waarover zich het geleiderspoor uitstrekt, circa lOjum bedraagt.
5. Halfgeleiderinrichting volgens een der voorgaande conclusies met het kenmerk, dat een diëlectrische isolerende laag en een geleidende veldplaat is aangebracht op het oppervlak tussen een doorslagspanningsverhogende zone, gelegen tussen back gâte en drain gebied en een doorslagspanningsverhogende zone, waarover zich het geleiderspoor uitstrekt, waarbij de veldplaat elektrisch verbonden is met het source gebied of met een zich boven het kanaalgebied bevindende gate elektrode.
6. Halfgeleiderinrichting volgens een der voorgaande conclusies met het kenmerk, dat de laterale afstand van een tussen back gâte en drain gebied gelegen doorslagspanningsverhogende zone en een nabijgelegen rand van het geleiderspoor meer dan 5 μτα bedraagt.
7. Halfgeleiderinrichting volgens een der voorgaande conclusies met het kenmerk, dat de isolerende laag siliciumoxyde omvat.
BE9301086A 1993-10-14 1993-10-14 Halfgeleiderinrichting met een snelle laterale dmost voorzien van een hoogspanningsaanvoerelektrode. BE1007657A3 (nl)

Priority Applications (6)

Application Number Priority Date Filing Date Title
BE9301086A BE1007657A3 (nl) 1993-10-14 1993-10-14 Halfgeleiderinrichting met een snelle laterale dmost voorzien van een hoogspanningsaanvoerelektrode.
EP94202908A EP0649177B1 (en) 1993-10-14 1994-10-07 Semiconductor device with a fast lateral DMOST provided with a high-voltage source electrode
DE69408772T DE69408772T2 (de) 1993-10-14 1994-10-07 Halbleitervorrichtung mit schnellen lateralem DMOST mit Hochspannungs-Sourceelektrode
KR1019940026166A KR100313287B1 (ko) 1993-10-14 1994-10-13 반도체소자
US08/323,463 US5610432A (en) 1993-10-14 1994-10-13 Semiconductor device with a fast lateral dmost provided with a high-voltage source electrode
JP24776794A JP4014659B2 (ja) 1993-10-14 1994-10-13 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
BE9301086A BE1007657A3 (nl) 1993-10-14 1993-10-14 Halfgeleiderinrichting met een snelle laterale dmost voorzien van een hoogspanningsaanvoerelektrode.
BE9301086 1993-10-14

Publications (1)

Publication Number Publication Date
BE1007657A3 true BE1007657A3 (nl) 1995-09-05

Family

ID=3887426

Family Applications (1)

Application Number Title Priority Date Filing Date
BE9301086A BE1007657A3 (nl) 1993-10-14 1993-10-14 Halfgeleiderinrichting met een snelle laterale dmost voorzien van een hoogspanningsaanvoerelektrode.

Country Status (6)

Country Link
US (1) US5610432A (nl)
EP (1) EP0649177B1 (nl)
JP (1) JP4014659B2 (nl)
KR (1) KR100313287B1 (nl)
BE (1) BE1007657A3 (nl)
DE (1) DE69408772T2 (nl)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11501462A (ja) * 1995-12-21 1999-02-02 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 表面電界減少型（ｒｅｓｕｒｆ型）高電圧半導体装置の製造方法及びその製造方法によって製造される半導体装置
KR20000029449A (ko) * 1997-05-23 2000-05-25 롤페스 요하네스 게라투스 알베르투스 측방향엠오에스트랜지스터소자
US6870201B1 (en) * 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components
KR100362531B1 (ko) * 2000-10-09 2002-11-29 한국신발피혁연구소 내변색을 개선시키는 앨범용 라텍스 점착제 조성물
US6448625B1 (en) * 2001-03-16 2002-09-10 Semiconductor Components Industries Llc High voltage metal oxide device with enhanced well region
KR100447073B1 (ko) * 2001-11-29 2004-09-04 서석홍 유색점착제 제조방법
KR20030050359A (ko) * 2001-12-18 2003-06-25 박명원 발열중합반응을 이용한 유색아크릴수지를 함유한 코팅용점착제의 제조방법 및 그 방법에 의해 제조된 점착제
KR100538776B1 (ko) * 2002-05-29 2005-12-23 서석홍 점착제 제조방법
JP4791113B2 (ja) 2005-09-12 2011-10-12 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US8174051B2 (en) * 2007-06-26 2012-05-08 International Rectifier Corporation III-nitride power device
CN104813452A (zh) * 2013-11-27 2015-07-29 瑞萨电子株式会社 半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645074A (en) * 1979-09-20 1981-04-24 Nippon Telegr & Teleph Corp <Ntt> High-pressure-resistance mos type semiconductor device
EP0165644A1 (en) * 1984-06-22 1985-12-27 Koninklijke Philips Electronics N.V. Semiconductor device having an increased breakdown voltage
EP0201945A2 (en) * 1985-03-29 1986-11-20 Philips Electronics Uk Limited Semiconductor devices employing conductivity modulation
US5034790A (en) * 1989-05-23 1991-07-23 U.S. Philips Corp. MOS transistor with semi-insulating field plate and surface-adjoining top layer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0571027A1 (en) * 1992-05-21 1993-11-24 Koninklijke Philips Electronics N.V. Semiconductor device comprising a lateral DMOST with breakdown voltage raising zones and provisions for exchanging charge with the back gate region
TW218424B (nl) * 1992-05-21 1994-01-01 Philips Nv

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645074A (en) * 1979-09-20 1981-04-24 Nippon Telegr & Teleph Corp <Ntt> High-pressure-resistance mos type semiconductor device
EP0165644A1 (en) * 1984-06-22 1985-12-27 Koninklijke Philips Electronics N.V. Semiconductor device having an increased breakdown voltage
EP0201945A2 (en) * 1985-03-29 1986-11-20 Philips Electronics Uk Limited Semiconductor devices employing conductivity modulation
US5034790A (en) * 1989-05-23 1991-07-23 U.S. Philips Corp. MOS transistor with semi-insulating field plate and surface-adjoining top layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 5, no. 103 (E - 64)<775> 3 July 1981 (1981-07-03) *

Also Published As

Publication number Publication date
JPH07176744A (ja) 1995-07-14
DE69408772T2 (de) 1998-08-27
EP0649177A1 (en) 1995-04-19
KR950012769A (ko) 1995-05-17
DE69408772D1 (de) 1998-04-09
JP4014659B2 (ja) 2007-11-28
KR100313287B1 (ko) 2002-08-09
EP0649177B1 (en) 1998-03-04
US5610432A (en) 1997-03-11

Similar Documents

Publication Publication Date Title
US6246092B1 (en) High breakdown voltage MOS semiconductor apparatus
EP0576001B1 (en) Power semiconductor integrated circuit device with uniform electric field distribution
EP1256985B1 (en) Lateral power MISFET
US5347155A (en) Semiconductor device having a lateral DMOST with breakdown voltage raising zones and provisions for exchanging charge with the back gate region
US4686551A (en) MOS transistor
JP2001320047A (ja) 半導体装置
US5352915A (en) Semiconductor component having two integrated insulated gate field effect devices
JPH10506503A (ja) Ｈｖ−ｌｄｍｏｓｔ型の半導体装置
JP2002305207A (ja) 薄膜ｓｏｉ技術でのラテラル半導体構成要素
JPH0770729B2 (ja) 半導体装置
BE1007657A3 (nl) Halfgeleiderinrichting met een snelle laterale dmost voorzien van een hoogspanningsaanvoerelektrode.
CN111758158B (zh) 半导体装置及功率模块
KR100256387B1 (ko) 수평 절연 게이트 반도체 장치
CN100477268C (zh) 半导体器件
JPH09509789A (ja) 回路及びそのような回路に用いて好適な接合電界効果トランジスタ
KR100523118B1 (ko) 반도체소자
GB2289371A (en) A semiconductor device and control method
KR100529419B1 (ko) 반도체디바이스
KR100333107B1 (ko) 반도체장치
KR100712165B1 (ko) 모놀리식으로 집적된 반도체 구성 요소
JPH0612823B2 (ja) 二方向性の電力用高速ｍｏｓｆｅｔ素子
JPH0362026B2 (nl)
EP3460856A1 (en) Schottky barrier diode with improved schottky contact for high voltages
US10818750B2 (en) Semiconductor device and method for controlling same
JPS6188564A (ja) サイリスタ

Legal Events

Date Code Title Description
RE Patent lapsed

Owner name: PHILIPS ELECTRONICS N.V.

Effective date: 19951031