JPH07176744A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07176744A JPH07176744A JP6247767A JP24776794A JPH07176744A JP H07176744 A JPH07176744 A JP H07176744A JP 6247767 A JP6247767 A JP 6247767A JP 24776794 A JP24776794 A JP 24776794A JP H07176744 A JPH07176744 A JP H07176744A
- Authority
- JP
- Japan
- Prior art keywords
- region
- breakdown voltage
- back gate
- semiconductor device
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 84
- 230000015556 catabolic process Effects 0.000 claims abstract description 149
- 239000004020 conductor Substances 0.000 claims description 62
- 230000000630 rising effect Effects 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 2
- 210000000746 body region Anatomy 0.000 claims 1
- 239000010410 layer Substances 0.000 description 39
- 230000005684 electric field Effects 0.000 description 13
- 239000002800 charge carrier Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002079 cooperative effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
もにリーク電流を発生しないLDMOSTを具えた半導
体装置を提供することにある。 【構成】 ドレイン領域8とバックゲート領域5との間
及びドレイン領域8と分離領域15との間に一個又は数
個の降伏電圧上昇領域9、99を設ける。バックゲート
領域5及びバックゲート領域5とドレイン領域8との間
に位置するバックゲート領域に最も近い第1降伏電圧上
昇領域9Aのうちの少なくとも一方の領域に、他方の領
域に向かって突出する少なくとも一つの部分35を設
け、この部分における両領域間の間隔を他の部分におけ
る間隔より小さくするとともに、第1降伏電圧上昇領域
9Aを、導体トラック25がその上方を延在する降伏電
圧上昇領域99に接続させない。この突出部35を介し
てバックゲート領域5と第1降伏電圧上昇領域9Aとの
間で電荷を交換しうるため、高速スイッチングを達成し
うるとともに、バックゲート/ソース領域5、6と半導
体本体1との間にリーク電流を発生しない。
Description
MOST(LDMOST)を具えたRESURF型の半
導体装置であって、主として第1導電型の半導体本体
と、表面に隣接する第導電型と反対の第2導電型の領域
であって、表面と反対側で半導体本体と第1pn接合を
形成する表面領域とを具え、前記LDMOSTは前記表
面領域内に設けられた第1導電型の表面領域の形態のバ
ックゲート領域、バックゲート領域内の第2導電型の表
面領域の形態のソース領域、ソース領域とバックゲート
領域の縁との間に限定されたチャネル領域、及びバック
ゲート領域から離れて位置する第2導電型の表面領域の
形態のドレイン領域を具え、第1導電型の分離領域を前
記表面領域内に、LDMOSTの周囲に、表面から半導
体本体まで延在するように設け、表面に隣接する一個又
は数個の第1導電型の降伏電圧上昇領域をドレイン領域
とバックゲート領域との間及びドレイン領域と分離領域
との間に設け、この表面に絶縁層を設け、その上に、ド
レイン領域に接続され且つ前記降伏電圧上昇領域及び分
離領域の上方を延在する導体トラックを設けてなる半導
体装置に関するものである。
導体本体及びバックゲート/ソース領域に対しかなり高
い電圧にしうるが、バックゲート/ソース領域を半導体
本体に対しかなり低い電圧にする所謂ロウサイドアプリ
ケーション向けである。この場合にはバックゲート/ソ
ース領域と分離領域との間には実際上降伏電圧上昇領域
を設けない。
ol.38, no.7, July 1991」の第1582−1589ペー
ジに記載されている論文”A Versatile 700-1200V IC P
rocessfor Analog and Switching Applications" に、
高電圧用スイッチング素子として特に好適な、頭書に記
載したタイプの半導体本体装置が開示されている。この
既知の装置ではnチャネルLDMOSTが表面領域に存
在する。この表面領域はp型半導体基体からなる半導体
本体上のn型エピタキシャル層からなる。p型バックゲ
ート領域及びn型ソース及びドレイン領域をこの表面領
域内に形成する。チャネル領域の表面にゲート酸化膜を
形成する。電気導体トラックをソース領域、バックゲー
ト領域及びゲート酸化膜上に設け、ソース/バックゲー
ト接続及びゲート電極を形成する。ソース領域及びバッ
クゲート領域を短絡する。この半導体本体装置を高電圧
用に好適にするために、所謂RESURF原理を使用す
る。即ち、表面領域の正味ドーピング濃度(原子数/単
位表面積)を低くし、第1pn接合間に電圧が印加され
たとき、降伏を生ずる前に表面領域が少なくとも局部的
にその厚さ全体に亘って空乏化されるようにする。RE
SURFの場合には、正味ドーピング濃度のパイロット
値として、約1×1012原子/cm2 が取られる。既知
の半導体装置では、一個又は数個の降伏電圧上昇領域を
バックゲート領域とドレイン領域との間及びバックゲー
ト領域及び分離領域との間に設け、これらの降伏電圧上
昇領域はドレイン領域の周囲を延在する一個又は数個の
リングの形態にする。これらの降伏電圧上昇領域は、ド
レイン接続にバックゲート及び基板に対し高電圧が与え
られたとき、表面領域が基板とエピタキシャル層との間
の第1pn接合からのみならず、降伏電圧上昇領域とエ
ピタキシャル層との間のpn接合からも空乏化されるよ
うにする。従って、エピタキシャル層は両側から空乏化
されるため、約1×1012原子/cm2 より高い表面領
域のドーピング濃度、例えば約1.5×1012原子/c
m2 でもRESURF条件を満足させることができ、エ
ピタキシャル層をアバランシェ降伏が表面領域とバック
ゲートとの間に生ずる前に少なくとも局部的に完全に空
乏化させることができる。降伏電圧上昇領域は表面領域
内の電界を広げるため、高電界が局部的に発生しない。
チャネル領域はゲート酸化膜の下の表面に存在する。チ
ャネル領域からの電荷キャリアは降伏電圧上昇領域の下
を通り所謂ドリフト領域を経てドレイン領域へ移動しな
ければならない。バックゲート領域に近接しすぎる降伏
電圧上昇領域はチャネル領域から到来する電荷キャリア
を阻止してしまう。LDMOSTにおいてバックゲート
領域とドレイン領域との間の領域の、表面及びバックゲ
ート領域に近接する部分に降伏電圧上昇領域を設けない
のはこのためである。
Tにおいて、ドレイン領域の電圧がLDMOSTのスイ
ッチオフ後に上昇すると、バックゲート領域と表面領域
との間のpn接合へのパンチスルーが降伏電圧上昇領域
を負に充電しこれらの領域が少なくとも部分的に空乏化
されるまで降伏電圧上昇領域の電圧がドレイン領域の電
圧に追従する。ドレイン電圧がLDMOSTのスイッチ
オン後に減少すると、降伏電圧上昇領域は阻止されたp
n接合を経て放電することができず、従ってしばらくの
あいだ負に充電されたままになり、これに伴いLDMO
STのオン抵抗が高くなる。その理由は、バックゲート
とドレインとの間の表面領域の部分、即ちドリフト領域
が部分的に空乏化されたままになるからである。この高
いオン抵抗は、バックゲートと表面領域との間のpn接
合から、例えばリーク又はパンチスルーにより正孔が供
給されるまで維持される。
の増大を全く又は殆ど示さないLDMOSTを提供する
ことにある。
めに、頭書に記載した種類の半導体装置において、次の
領域、即ちバックゲート領域を形成する領域及びバック
ゲート領域とドレイン領域との間に位置し且つバックゲ
ート領域に最も近接して位置する第1降伏電圧上昇領域
のうちの少なくとも一方の領域に、他方の領域に向かっ
て突出する少なくとも一つの部分を設け、この部分にお
ける両領域間の距離をこれらの領域の隣接部分における
距離より小さくするとともに、第1降伏電圧上昇領域
を、導体トラックがその上方を延在する降伏電圧上昇領
域に接続してないことを特徴とする。
領域をバックゲート領域とドレイン領域との間に、バッ
クゲート領域からかなり大きな距離に位置させてチャネ
ル領域からの電荷キャリアを阻止しないようにしてい
る。本発明では、バックゲート領域と第1降伏電圧上昇
領域との間の距離を突出部において局部的に小さくす
る。この小距離のために、電荷を一層容易に供給又は除
去することができる。例えば、ドレイン電圧がnチャネ
ルLDMOSTのスイッチオン後に減少すると、第1降
伏電圧上昇領域に突出部を経て正孔が供給されるため、
第1降伏電圧上昇領域の電位が急速に上昇しうる。バッ
クゲート領域と第1降伏電圧上昇領域との距離は突出部
の部分より突出部の以外の部分の方が大きいため、突出
部の周囲で電荷キャリアがチャネル領域からドレイン領
域へ流れることができる。他の降伏電圧上昇領域は互い
に近接して位置させることができるので、第1降伏電圧
上昇領域から他の降伏電圧上昇領域への電荷輸送はかな
り容易になり、これらの領域の電位は急速に自己設定し
うる。
201378号に、次の領域、即ちバックゲート領域を
形成する領域及びバックゲート領域とドレイン領域との
間に位置しバックゲート領域に最も近い第1降伏電圧上
昇領域のうちの少なくとも一つの領域に、他方の領域の
方へ突出した少なくとも一つの突出部を設け、この部分
における両領域間の間隔をこれらの領域の隣接部分にお
ける間隔より小さくした半導体装置が記載されているこ
とに注意されたい。
抗を全く又は殆ど増大しないが、実際には、特別の状況
の下で使用すると、特にドレイン領域に半導体本体及び
バックゲート/ソース領域と比較して高い電圧が存在し
うる所謂ロウサイドアプリケーションに使用すると、こ
の突出部が半導体本体とバックゲート/ソース領域との
間にリーク電流を発生する問題を生ずることが確かめら
れた。この問題は半導体装置を、バックゲート/ソース
領域と半導体本体との間に所定の電圧降下を必要とする
アプリケーションに使用不適切にする。
ン抵抗を全く又は殆ど増大しないとともにバックゲート
/ソース領域と半導体本体との間にリーク電流を生じな
いロウサイドLDMOSTを提供することにある。
レイン領域との間に位置し且つバックゲート領域に最も
近接して位置する第1降伏電圧上昇領域を、導体トラッ
クがその上方を延在する降伏電圧上昇領域には接続させ
ない。このようにすると、バックゲート/ソース領域と
半導体本体との間のリーク電流が強く減少され、除去さ
れることが確かめられた。これは次の効果によるものと
推測される。ドレイン領域に接続された導体トラックの
高電圧はこの導体トラックの下方の絶縁層及び表面領域
に比較的強い電界を生ずる。この電界は表面層に一種の
降伏を局部的に生じさせ、これにより電荷が絶縁層内に
入り込み、電圧により生じた電界を相殺する。この電荷
は導体トラックに電圧が存在しなくなっても存在し続け
る。このときこの電荷が導体トラックの下方の表面領域
の表面に反転チャネルを誘起する。導体トラックは分離
領域及び降伏電圧上昇領域の上方を延在するため、前記
反転チャネルが分離領域を導体トラックの下方にある降
伏電圧上昇領域と短絡させる。実際には、降伏電圧上昇
領域はドレイン領域を取り囲むリング領域である。この
場合にはバックゲート領域とドレイン領域との間の降伏
電圧上昇領域は導体トラックの下方で連続する。降伏電
圧上昇領域間及び内にリーク電流が流れうるため及びバ
ックゲート領域に隣接する降伏電圧上昇領域とバックゲ
ート領域との間において突出部を経て電荷転送が可能で
あるため、バックゲート領域も反転チャネルに電気的に
接続される。ソース領域はバックゲート領域に短絡され
ているため、ソース領域は降伏電圧上昇領域及び反転チ
ャネルを経て分離領域及び従って半導体本体に接続され
る。この場合にはリーク電流がソース領域及び半導体本
体間を流れうる。バックゲート領域とドレイン領域との
間に位置する第1降伏電圧上昇領域を、導体トラックが
その上方を延在する降伏電圧上昇領域に接続しない場合
には、リーク電流がこの領域を経てソース領域及び半導
体本体間を流れることはできない。従って、リーク電流
が強く減少され、発生しなくなる。
当高くなるアプリケーションに好適な本発明半導体装置
の第2の実施例では、バックゲート領域とドレイン領域
との間の全ての降伏電圧上昇領域を、導体トラックがそ
の上方を延在する降伏電圧上昇領域に接続させないこと
を特徴とする。導体トラック上の電圧が一層高くなる
と、降伏電圧上昇領域上の絶縁層内に一層広い面積に亘
って、即ち分離領域から遠く離れた所まで電荷が誘起さ
れる。この場合には、導体トラックの下方の幾つかの又
は全ての降伏電圧上昇領域が反転チャネルにより短絡さ
れる。この場合には、第1降伏電圧上昇領域を導体トラ
ックがその上方を延在する降伏電圧上昇領域に接続して
ない場合でも、第1降伏電圧上昇領域と他の降伏電圧上
昇領域との間の電荷転送のためにリーク電流が流れう
る。しかし、バックゲート領域とドレイン領域との間の
全ての降伏電圧上昇領域を導体トラックの下方の降伏電
圧上昇領域に接続させない場合には、導体トラックの下
方の降伏電圧上昇領域の部分と降伏電圧上昇領域の他の
部分との接続が断たれるため、ソース領域及び半導体本
体間にリーク電流が発生しえない。
域とドレイン領域との間に位置する降伏電圧上昇領域
と、導体トラックがその上方を延在する降伏電圧上昇領
域との間の横方向距離を5μm 以上、好ましくは10μ
m にする。実際上、このような距離にするとリーク電流
が発生しないか強く減少することが確かめられた。
位置する降伏電圧上昇領域と、導体トラックがその上方
を延在する降伏電圧上昇領域との間に誘電体絶縁層及び
導電性フィールドプレートを設け、このフィールドプレ
ートをソース領域に又はチャネル領域の上方に存在する
ゲート電極に電気的に接続するのが好ましい。実際上、
このようにするとリーク電流が更に減少することが確か
められた。
トラックの真下にのみ存在するだけでなく、横方向にも
広がることが確かめられた。従って、バックゲート領域
とドレイン領域との間に位置する降伏電圧上昇領域から
導体トラックの隣接縁までの横方向距離を5μm 以上に
するのが好ましい。このような距離にすると、バックゲ
ート領域とドレイン領域との間に位置する降伏電圧上昇
領域と反転チャネルとの間の接続が存在しないため、リ
ーク電流が全く生じないか強く減少する。
い。リーク電流の問題は特に絶縁層としてシリコン酸化
層を使用する場合に発生することが確かめられた。本発
明手段によれば、それにもかかわらずシリコン酸化層の
ような試行試験済の材料を半導体本体装置にリーク電流
を発生することなく使用することが可能になる。
説明する。各図は概略図であって、一定の寸法比で描い
てない。対応する部分には同一の符号を付してある。図
1の平面図では、図面を明瞭にするためにドレイン領域
及びフィールドプレートの配線パターンのみを示してあ
る。図1は本発明半導体装置の平面図であり、図2及び
図3は図1のそれぞれII−II線及びIII−III
線上の断面図である。ロウサイドラテラルDMOST
(LDMOST)を具えるRESURF型の半導体装置
は、主として第1導電型の半導体本体1と、表面2に隣
接する第1導電型と反対の第2導電型の表面領域3とを
具える。表面領域3は表面2と反対側で半導体本体1と
第1pn接合4を形成する。LDMOSTは表面領域3
内に設けられた第1導電型の表面領域の形態のバックゲ
ート領域5及びこのバックゲート領域5内の第2導電型
の表面領域の形態のソース領域6を具える。LDMOS
Tは、更に、ソース領域6とバックゲート領域5の縁と
の間に限定されたチャネル領域7及びバックゲート領域
5から離れて位置する第2導電型の表面領域の形態のド
レイン領域8を具える。表面2に隣接するとともに半導
体本体1まで延在する第1導電型の分離領域15を表面
領域3内に、LDMOSTの周囲に設ける。分離領域1
5は高ドープ領域15Aと、この領域及び表面2に隣接
する同一導電型の低ドープ延長領域15Bとを具える。
延長領域15Bは領域15A近傍の電界を低減する。一
個又は数個の第1導電型の降伏電圧上昇領域9、99を
ドレイン領域8とバックゲート領域5との間及びドレイ
ン領域8と分離領域15との間に設ける。これらの降伏
電圧上昇領域9、99は表面2に隣接する表面領域であ
る。LDMOSTは、動作中ドレイン領域8が半導体本
体1及びバックゲート/ソース領域5、6に対し比較的
高い電圧なりうるがバックゲート/ソース領域5、6は
半導体本体に対し比較的低い電圧にある所謂ロウサイド
アプリケーション向きである。実際には、図1に示すよ
うに、バックゲート領域5と分離領域15との間には降
伏電圧上昇領域9、99を設けない。
第2導電型の総正味ドーピング濃度を、少なくともドレ
イン領域8とバックゲート領域5との間において、十分
低くし、第1pn接合4間に電圧が印加されたとき降伏
が生ずる前に表面領域3が少なくとも局部的にその厚さ
全体に亘って空乏化されるようにする。本例のように、
表面領域3が降伏電圧上昇領域9、99からも、及びバ
ックゲート領域5及び表面領域3との間のpn接合から
も空乏化される場合には、表面領域3の正味ドーピング
濃度を、空乏化が第1pn接合4のみから生ずる場合よ
り高く選択することができる。表面2に絶縁層17を設
け、その上に、ドレイン領域8に接続され且つ降伏電圧
上昇領域99及び分離領域15の上方を延在する導体ト
ラック25を設ける。この導体トラック25はドレイン
領域8を例えば半導体装置の他の部分又は接続パッドに
接続する。チャネル領域7の上方に誘電体層30(ゲー
ト酸化膜)を設ける。ゲート電極を構成する電気導体1
8(本例では高ドープ多結晶シリコン導体)をゲート酸
化膜上に設ける。酸化層17に、ソース領域6及びバッ
クゲート領域5の上方に接点窓を設ける。電気導体19
(本例ではアルミニウム導体)をこの接点窓内に設け
る。バックゲート領域5及びソース領域6は、ソース領
域6がバックゲート領域5により完全に囲まれるように
形成するとともに(図1及び図2参照)、バックゲート
領域5の部分20が局部的にソース領域6内にて表面2
に隣接するように形成する(図1及び図2参照)。接点
窓は部分的にソース領域6及びバックゲート領域5の部
分20の上方に位置させる(図2参照)。従って、電気
導体19はバックゲート領域5及びソース領域6を短絡
する。このようなバックゲート領域5及びソース領域6
の幾何形状は極めてコンパクトであるとともに、短絡が
極めて効果的になる。図1に示すLDMOSTは降伏電
圧上昇領域9により囲まれたドレイン領域8を有し、チ
ャネル領域7A,7Bが設けられたバックゲート領域5
がドレイン領域8の両側に対称に存在する。LDMOS
Tにおいては、ゲート酸化膜30の下方の表面2に生ず
る導通チャネル7からの電荷キャリアがバックゲート領
域とドレイン領域との間の、表面2及びバックゲート領
域5に隣接する部分26を経てドレイン領域8に通過し
うる必要があるため、この部分26には降伏電圧上昇領
域9を設けてはならない。
LDMOSTにつき説明する。本例では半導体本体1と
して1.5×1014原子/cm3 のドーピング濃度(約
90Ω・cmの固有抵抗)を有するp型シリコン基板を
用いる。表面領域3は半導体本体1上にエピタキシャル
堆積された、7×1014原子/cm3 のドーピング濃度
及び25μm の厚さ(約6Ω・cmの固有抵抗)を有す
るn型層を具える。バックゲート領域5は1×1014原
子/cm2 のp型ドーピング濃度を有し、ソース領域6
及びドレイン領域8は9×1015原子/cm2 のn型ド
ーピング濃度を有する。降伏電圧上昇領域は2×1012
原子/cm2 のp型ドーピング濃度を有する。分離領域
15の高ドープ領域15Aは1×1016原子/cm2 の
p型ドーピング濃度を有し、延長領域15Bは2×10
12原子/cm2 のp型ドーピング濃度を有する。チャネ
ル領域7の幅Wは約1mmである。図1のLDMOST
は対称構造のため、この幅Wは約0.5mmの2つの部
分からなる。バックゲート領域5は0.5mm×20μ
m の寸法を有し、ドレイン領域8は0.5mm×16μ
m の寸法を有する(図1)。バックゲート領域5とドレ
イン領域8との間隔は約70μm である。第1降伏電圧
上昇領域9Aはバックゲート領域5から10μm 以上離
れた位置に位置し、本例では14μm の位置に位置す
る。このような距離にすると、導通チャネル7からの電
子電流Iを降伏電圧上昇領域9に殆ど妨げられることな
くドリフト領域27を経てドレイン領域8へ伝送するこ
とができる。降伏電圧上昇リングの間隔は約3μm であ
る。導体トラック25はアルミニウムからなる。
力増幅器内の高電圧装置として極めて好適である。高電
圧半導体装置には低い静消費電力とともに高速応答時間
がしばしば望まれる。このことは、LDMOSTを高速
スイッチングしうるようにする必要があるとともにドリ
フト領域の抵抗値を高くしすぎないようにする、即ち表
面領域3のドーピングレベルを低くしすぎないようにす
る必要がある。
ト5とドレイン8との間のLDMOSTの能動部分に位
置する降伏電圧上昇領域9の結果としてLDMOSTの
スイッチング中に問題が生ずる。nチャネルLDMOS
Tにおいてドレイン領域8及びソース領域6間のドレイ
ン−ソース電圧VdsがLDMOSTのスイッチオフ後に
増大すると、正孔がパンチスルーによりバックゲート領
域5及び表面領域3間のpn接合へ放出されるまで降伏
電圧上昇領域9の電圧がドレイン領域8の電圧に追従
し、降伏電圧上昇領域9が負に充電され、降伏電圧上昇
領域9が少なくとも部分的に空乏化される。LDMOS
Tのスイッチオン後に、ドレイン−ソース電圧Vdsは低
い値になる。このとき、充電された降伏電圧上昇領域9
は負電圧にある。降伏電圧上昇領域9は阻止されたpn
接合を経て放電しえず、従ってしばらくのあいだ負に充
電されたままになり、これに伴いLDMOSTのオン抵
抗(ドレイン8及びソース6間の抵抗)が高くなる。こ
れは、バックゲート5及びドレイン8間の表面領域3の
部分、所謂ドリフト領域27が空乏化されたままである
ためである。この高オン抵抗は、正孔がバックゲート領
域5及び表面領域3間のpn接合からパンチスルーによ
り供給されるまで持続する。
ゲート5を構成する領域及びバックゲート5とドレイン
領域8との間に位置しバックゲート5に最も近い第1降
伏電圧上昇領域9Aのうちの少なくとも一方の領域に、
他方の領域に向かって突出する少なくとも一つの部分3
5を設け、この部分における両領域間の間隔をこれらの
領域の隣接部分における間隔より小さくするとともに、
第1降伏電圧上昇領域9Aを、導体トラック25がその
上方を延在する降伏電圧上昇領域99に接続させない。
ら、表面2のすぐ下を延在するチャネル領域7を経てド
レイン8へ移動しうる必要がある。チャネル領域7から
ドレイン8へ移動するためには、電荷キャリアは降伏電
圧上昇領域9の下を通りドリフト領域27を経て移動す
る必要がある(図2の電流I)。このため、第1降伏電
圧上昇領域9Aは実際には電荷キャリアの流れを妨げな
いようにバックゲート領域5からかなり大きな距離に位
置させる。本発明では、バックゲート領域5と第1降伏
電圧上昇領域9Aとの間隔を突出部35において局部的
に小さくする。この小間隔のために、電荷を一層容易に
供給又は除去することができる。例えば、ドレイン−ソ
ース電圧VdsがnチャネルLDMOSTのスイッチオン
後に減少すると、第1降伏電圧上昇領域9Aに突出部3
5を経て正孔が与えられるため、第1領域9Aの電位が
急速に上昇する。バックゲート領域5と第1降伏電圧上
昇領域9Aとの間隔は突出部35の部分よりその外部で
大きいため、電荷キャリアは突出部の外部でチャネル領
域7からドレイン領域8へ流れることができる(図2、
電流I参照)。他の降伏電圧上昇領域9B,9Cは互い
に及び領域9Aに近接させて第1領域9Aから他の領域
9B,9Cへの比較的容易な電荷輸送を可能にし、これ
らの領域の電位が自己設定されるようにする。
大きい幅Wを有する細長いチャネル領域7を有する。こ
のような半導体装置においては、突出部35はチャネル
領域7の幅狭端部40の近くに位置させるのが好まし
い。この場合には、チャネル領域7の幅Wが実際上小さ
くならない。更に、突出部35の幅をかなり大きく選択
することができる。図1の半導体装置においては、バッ
クゲート領域5の幅狭端部全体を用いて突出部35を形
成し、バックゲート5と第1降伏電圧上昇領域9Aとの
間で良好な電荷の交換が可能になるようにしている。バ
ックゲート5の幅狭端部と表面領域3との間のpn接合
の曲率のために強い電界が局部的に発生しうる。チャネ
ル領域7の幅狭端部における突出部35の追加の利点
は、局部的降伏のような悪影響も突出部35により抑制
しうる点にある。この場合には突出部35がバックゲー
ト領域5の幅狭領域においてチャネル7からの電荷キャ
リアの輸送を阻止する。本例では、突出部35の区域に
おける降伏電圧上昇領域9Aとバックゲート領域5との
間隔を3μm にする。
201378号に、バックゲート領域5又はバックゲー
ト領域5に最も近接して位置する第1降伏電圧上昇領域
9Aに突出部35を設けてこの突出部の区域においてバ
ックゲート領域5と第1領域9Aとの間隔を他の区域よ
り小さくした半導体装置が記載されていることに注意さ
れたい。この特許出願第93201378号を突出部3
5の種々の実施例につき参照すると、第1領域9Aとバ
ックゲート領域5とを固定接続している。この半導体装
置はスイッチオン時にオン抵抗の増大を全く又は殆ど示
さないが、特定の状況、特にドレイン領域8に半導体本
体1及びバックゲート/ソース領域5、6に比較して高
い電圧が存在しうる所謂ロウサイドアプリケーションに
おいてこの突出部は、半導体本体1とバックゲート/ソ
ース領域5、6との間にリーク電流を発生する問題を生
ずる。これは半導体装置を、バックゲート/ソース領域
5、6と半導体本体1との間に所定の電圧降下を必要と
するアプリケーションに使用不適切にする。
ドレイン領域8との間に位置するバックゲート領域5に
最も近い第1降伏電圧上昇領域9Aを導体トラック25
がその上方に延在する降伏電圧上昇領域99に接続させ
ない。図1の実施例では、ドレイン領域をリング状に取
り囲む降伏電圧上昇領域を導体トラックの両側で遮断さ
せている。この場合にはリーク電流が強く減少するか、
全く発生しない。nチャネルLDMOSTを具える半導
体装置において高い正電圧がドレイン領域8に接続され
た導体トラック25に供給されると、この電圧が導体ト
ラック25の下方の絶縁層17及び表面領域3にかなり
強い電界を発生する。この電界が表面層3に一種の降伏
を局部的に発生し、このため負電荷が絶縁層17内に入
り込み、この電圧により発生される電界を相殺する。こ
の負電荷は、導体トラック25に電圧が存在しなくなっ
ても存在しつづける。このときこの負電荷が導体トラッ
ク25の下方の表面領域3の表面2に正孔の反転チャネ
ルを誘起する。導体トラック25はp型である分離領域
15及び降伏電圧上昇領域99の上方を延在するため、
前記反転チャネルが分離領域15を降伏電圧上昇領域9
9に短絡する。突出部35を経てバックゲート領域5に
接続された降伏電圧上昇領域9Aが導体トラック25の
下方まで延在する場合には、バックゲート領域5及び従
ってソース領域6も発生した反転チャネルに電気的に接
続される。この場合バックゲート/ソース領域5、6が
反転チャネルを経て分離領域15及び従って半導体本体
1に接続されるため、バックゲート/ソース領域5、6
と半導体本体1との間にリーク電流が流れうる。本発明
によれば、突出部35を経てバックゲート領域5に接続
された降伏電圧上昇領域9Aを導体トラック25の下方
に位置する降伏電圧上昇領域99に接続させない。この
場合には、反転チャネルから降伏電圧上昇領域9Aへの
電荷輸送が起こりえない。その結果、リーク電流が強く
減少し、又は全く発生しなくなる。
なるアプリケーションに好適な本発明半導体装置の第2
の実施例を図1、2及び3に示す。この実施例では、バ
ックゲート領域5とドレイン領域8との間に位置する全
ての降伏電圧上昇領域9を、導体トラック25がその上
方に延在する降伏電圧上昇領域99に接続させない。導
体トラック25に一層高い電圧が存在すると、電荷が絶
縁層17内に一層広い面積に亘って、即ち分離領域から
遠く離れた降伏電圧上昇領域99B,99Cの上方の部
分にも誘起される。降伏電圧上昇領域9、99は互いに
かなり近接して位置するため(実際には約3μm )、隣
接する降伏電圧上昇領域9、99間で電荷輸送が可能で
ある。このような場合に、導体トラック25の下方に位
置する降伏電圧上昇領域99に接続されてないのは第1
降伏電圧上昇領域9Aのみであり、他の降伏電圧上昇領
域9B,9Cは導体トラック25がその上方に延在する
降伏電圧上昇領域99B,99Cに接続されていない場
合には、他の降伏電圧上昇領域9B,9C,99B,9
9Cを経てバックゲート/ソース領域5、6から半導体
本体1へリーク電流が流れうる。その理由は、降伏電圧
上昇領域9B及び9Cから9Aへの電荷輸送により電荷
が突出部35及びバックゲート領域5に到達しうるため
である。しかし、バックゲート/ソース領域5、6とド
レイン領域8との間の全ての降伏電圧上昇領域を、導体
トラック25がその上方に延在する降伏電圧上昇領域9
9に接続させない場合には、ドレイン領域8に相当高い
電圧が存在しても、バックゲート/ソース領域5、6と
半導体本体1との間にリーク電流は発生しえない。
計の自由度が得られる点にある。導体トラック25の下
方を延在する降伏電圧上昇領域99の数及びサイズは、
バックゲート領域5とドレイン領域8との間に位置する
降伏電圧上昇領域9の数及びサイズと無関係に選択する
ことができる。図1、2及び3では、ドレイン領域8と
分離領域15との間に追加の降伏電圧上昇領域99Dが
設けられている。
レイン領域8との間に位置する降伏電圧上昇領域9と、
導体トラック25がその上方に延在する降伏電圧上昇領
域99との間の横方向距離60を5μm 以上、好ましく
は10μm にする。この場合には実際上リーク電流が発
生しないか強く減少することが確かめられた。
間に位置する降伏電圧上昇領域9と、導体トラック25
がその上方に延在する降伏電圧上昇領域99との間に誘
電体絶縁層及び導電性フィールドプレート70を設け、
このフィールドプレートをソース領域6に又はチャネル
領域7の上方に位置するゲート電極18に電気的に接続
するのが好ましい。この場合には実際上リーク電流が更
に減少することが確かめられた。降伏電圧上昇領域9が
分離領域15の延長領域15Bに極めて近接して位置す
る場合には、リーク電流を減少するために絶縁層及びフ
ィールドプレート70を延長領域15Bと降伏電圧上昇
領域9との間に設けることもできる。
導体トラック25の真下にのみ存在するだけでなく、横
方向にも広がることが確かめられた。従って、バックゲ
ート領域5とドレイン領域8との間に位置する降伏電圧
上昇領域9と導体トラック25の隣接縁26との間の横
方向距離50を5μm 以上にするのが好ましい。このよ
うな距離50にすると、バックゲート領域5とドレイン
領域8との間に位置する降伏電圧上昇領域9と反転チャ
ネルとの間の接続が生じないため、リーク電流が全く生
じないか強く減少する。
ましい。リーク電流の問題は特に絶縁層17としてシリ
コン酸化層を使用する場合に発生することが確かめられ
た。本発明手段によれば、それにもかかわらずシリコン
酸化層のような試行試験済の材料を半導体本体装置に、
リーク電流を発生することなく使用することが可能にな
る。
約200V/μm の値を越えるときに発生する。この電
界は、例えば2.5μm の厚さの絶縁層に500Vの電
圧が印加されると発生する。本発明の手段によれば、こ
のような薄い絶縁層を、リーク電流の問題を生ずること
なく使用することが可能になる。
ンに実用される。LDMOSTを具える半導体装置を高
電圧用に更に好適にするために図示してない追加の手段
を講ずることができる。例えば、バックゲート領域5と
ドレイン領域8との間の降伏電圧上昇領域9の上方の表
面2上に、導電性フィールドプレートにより少なくとも
部分的に覆われた誘電体層(種々の厚さにしうる)を設
けることができる。このようなフィールドプレートは通
常ゲート電極又はソース接続導体に電気的に接続する。
フィールドプレート及び誘電体層を用いて表面2から表
面領域3を空乏化し、表面領域の高いドーピングレベ
ル、例えば1×1012原子/cm2 以上、にもかかわら
ず表面領域3の完全な空乏化をこの領域に降伏が生ずる
前に局部的に達成しうるようにする。ロウサイドアプリ
ケーションにおいては、バックゲート領域5の下方の表
面領域3と半導体本体1との界面に、半導体本体1のド
ーパント濃度より高いドーパント濃度を有する第1導電
型の埋め込み降伏電圧上昇領域、例えば5×1013原子
/cm2 のドーピング濃度を有するp型埋め込み層を設
けることにより、本発明による表面2の降伏電圧上昇領
域9の有効性を更に増大させることができる。この場合
には、表面の降伏電圧上昇領域9と埋め込み降伏電圧上
昇領域との協同作用により表面領域3がバックゲート領
域5の下方から強く空乏化されるため、チャネル領域7
の近くのドリフト領域27の電界が弱くなり、表面領域
3の降伏が一層起こりにくくなる。更に、nチャネルL
DMOSTのドレイン領域8の電圧変化時に正孔が基板
1に一層良好に放出される。
のではない。例えば、シリコン半導体本体の代わりに他
の半導体材料を使用することができる。表面領域3はエ
ピタキシャル成長のみならず、拡散又はインプランテー
ションにより設けることもできる。上述の実施例の各領
域の導電型は反対にすることもできる。上述の実施例で
は中央のドレイン領域8の両側にバックゲート領域5を
設けた対称構造を使用し、チャネル領域7を2つのチャ
ネル半部7A及び7Bに分割しているが、本発明は他の
構造、例えば非対称構造のLDMOSTにも使用しうる
こと明らかである。
図である。
断面図である。
Claims (7)
- 【請求項1】 ロウサイドラテラルDMOST(LDM
OST)を具えたRESURF型の半導体装置であっ
て、主として第1導電型の半導体本体と、表面に隣接す
る第導電型と反対の第2導電型の領域であって、表面と
反対側で半導体本体と第1pn接合を形成する表面領域
とを具え、前記LDMOSTは表面領域内に設けられた
第1導電型の表面領域の形態のバックゲート領域、バッ
クゲート領域内の第2導電型の表面領域の形態のソース
領域、ソース領域とバックゲート領域のエッジとの間に
限定されたチャネル領域、及びバックゲート領域から離
れ定置する第2導電型の表面領域の形態のドレイン領域
を具え、第1導電型の分離領域を前記表面領域内に、L
DMOSTの周囲に、表面から半導体本体まで延在する
ように設け、表面に隣接する一個又は数個の第1導電型
の降伏電圧上昇領域をドレイン領域とバックゲート領域
との間及びドレイン領域と分離領域との間に設け、表面
に絶縁層を設け、その上に、ドレイン領域に接続され且
つ前記降伏電圧上昇領域及び分離領域の上方を延在する
導体トラックを設けてなる半導体装置において、 次の領域、即ちバックゲート領域を形成する領域及びバ
ックゲート領域とドレイン領域との間に位置し且つバッ
クゲート領域に最も近接して位置する第1降伏電圧上昇
領域のうちの少なくとも一方の領域に、他方の領域に向
かって突出する少なくとも一つの部分を設け、この部分
における両領域間の距離をこれらの領域の隣接部分にお
ける距離より小さくするとともに、この第1降伏電圧上
昇領域を、導体トラックがその上方を延在する降伏電圧
上昇領域に接続してないことを特徴とする半導体装置。 - 【請求項2】 バックゲート領域とドレイン領域との間
に位置する全ての降伏電圧上昇領域を、導体トラックが
その上方を延在する降伏電圧上昇領域に接続してないこ
とを特徴とする請求項1記載の半導体装置。 - 【請求項3】 バックゲート領域とドレイン領域との間
に位置する降伏電圧上昇領域と、導体トラックがその上
方を延在する降伏電圧上昇領域との間の横方向距離が5
μm 以上であることを特徴とする請求項1又は2記載の
半導体装置。 - 【請求項4】 バックゲート領域とドレイン領域との間
に位置する降伏電圧上昇領域と、導体トラックがその上
方を延在する降伏電圧上昇領域との間の横方向距離が約
10μm であることを特徴とする請求項1又は2記載の
半導体装置。 - 【請求項5】 バックゲート領域とドレイン領域との間
に位置する降伏電圧上昇領域と、導体トラックがその上
方を延在する降伏電圧上昇領域との間の表面に誘電体絶
縁層及び導電性フィールドプレートが設けられ、このフ
ィールドプレートがソース領域に又はチャネル領域の上
方に存在するゲート電極に電気的に接続されていること
を特徴とする請求項1〜4のいずれかに記載の半導体装
置。 - 【請求項6】 バックゲート領域とドレイン領域との間
に位置する降伏電圧上昇領域から導体トラックの隣接縁
までの横方向距離が5μm 以上であることを特徴とする
請求項1〜5のいずれかに記載の半導体装置。 - 【請求項7】 絶縁層がシリコン酸化層であることを特
徴とする請求項1〜6記載の半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BE9301086A BE1007657A3 (nl) | 1993-10-14 | 1993-10-14 | Halfgeleiderinrichting met een snelle laterale dmost voorzien van een hoogspanningsaanvoerelektrode. |
BE09301086 | 1993-10-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07176744A true JPH07176744A (ja) | 1995-07-14 |
JP4014659B2 JP4014659B2 (ja) | 2007-11-28 |
Family
ID=3887426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24776794A Expired - Lifetime JP4014659B2 (ja) | 1993-10-14 | 1994-10-13 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5610432A (ja) |
EP (1) | EP0649177B1 (ja) |
JP (1) | JP4014659B2 (ja) |
KR (1) | KR100313287B1 (ja) |
BE (1) | BE1007657A3 (ja) |
DE (1) | DE69408772T2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11501462A (ja) * | 1995-12-21 | 1999-02-02 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 表面電界減少型(resurf型)高電圧半導体装置の製造方法及びその製造方法によって製造される半導体装置 |
WO1998053505A2 (en) * | 1997-05-23 | 1998-11-26 | Koninklijke Philips Electronics N.V. | Lateral mos semiconductor device |
EP1029358A1 (de) * | 1997-11-03 | 2000-08-23 | Infineon Technologies AG | Hochspannungsfeste randstruktur für halbleiterbauelemente |
KR100362531B1 (ko) * | 2000-10-09 | 2002-11-29 | 한국신발피혁연구소 | 내변색을 개선시키는 앨범용 라텍스 점착제 조성물 |
US6448625B1 (en) * | 2001-03-16 | 2002-09-10 | Semiconductor Components Industries Llc | High voltage metal oxide device with enhanced well region |
KR100447073B1 (ko) * | 2001-11-29 | 2004-09-04 | 서석홍 | 유색점착제 제조방법 |
KR20030050359A (ko) * | 2001-12-18 | 2003-06-25 | 박명원 | 발열중합반응을 이용한 유색아크릴수지를 함유한 코팅용점착제의 제조방법 및 그 방법에 의해 제조된 점착제 |
KR100538776B1 (ko) * | 2002-05-29 | 2005-12-23 | 서석홍 | 점착제 제조방법 |
JP4791113B2 (ja) * | 2005-09-12 | 2011-10-12 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
US8174051B2 (en) * | 2007-06-26 | 2012-05-08 | International Rectifier Corporation | III-nitride power device |
US20160284801A1 (en) * | 2013-11-27 | 2016-09-29 | Renesas Electronics Corporation | Semiconductor device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5645074A (en) * | 1979-09-20 | 1981-04-24 | Nippon Telegr & Teleph Corp <Ntt> | High-pressure-resistance mos type semiconductor device |
NL8401983A (nl) * | 1984-06-22 | 1986-01-16 | Philips Nv | Halfgeleiderinrichting met verhoogde doorslagspanning. |
GB2173037A (en) * | 1985-03-29 | 1986-10-01 | Philips Electronic Associated | Semiconductor devices employing conductivity modulation |
US5034790A (en) * | 1989-05-23 | 1991-07-23 | U.S. Philips Corp. | MOS transistor with semi-insulating field plate and surface-adjoining top layer |
EP0571027A1 (en) * | 1992-05-21 | 1993-11-24 | Koninklijke Philips Electronics N.V. | Semiconductor device comprising a lateral DMOST with breakdown voltage raising zones and provisions for exchanging charge with the back gate region |
TW218424B (ja) * | 1992-05-21 | 1994-01-01 | Philips Nv |
-
1993
- 1993-10-14 BE BE9301086A patent/BE1007657A3/nl not_active IP Right Cessation
-
1994
- 1994-10-07 EP EP94202908A patent/EP0649177B1/en not_active Expired - Lifetime
- 1994-10-07 DE DE69408772T patent/DE69408772T2/de not_active Expired - Lifetime
- 1994-10-13 JP JP24776794A patent/JP4014659B2/ja not_active Expired - Lifetime
- 1994-10-13 KR KR1019940026166A patent/KR100313287B1/ko not_active IP Right Cessation
- 1994-10-13 US US08/323,463 patent/US5610432A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR950012769A (ko) | 1995-05-17 |
BE1007657A3 (nl) | 1995-09-05 |
US5610432A (en) | 1997-03-11 |
DE69408772D1 (de) | 1998-04-09 |
DE69408772T2 (de) | 1998-08-27 |
KR100313287B1 (ko) | 2002-08-09 |
EP0649177A1 (en) | 1995-04-19 |
EP0649177B1 (en) | 1998-03-04 |
JP4014659B2 (ja) | 2007-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100298106B1 (ko) | 백게이트영역과전하를교환하는항복전압상승구역및구성을갖춘수평형의공핍형모스트랜지스터를구비한반도체디바이스 | |
JP3899231B2 (ja) | 半導体装置 | |
KR100256903B1 (ko) | 전계효과 트랜지스터 | |
US5710455A (en) | Lateral MOSFET with modified field plates and damage areas | |
JP2606404B2 (ja) | 半導体装置 | |
JP3581447B2 (ja) | 高耐圧半導体装置 | |
JP3602751B2 (ja) | 高耐圧半導体装置 | |
US5338965A (en) | High voltage structures with oxide isolated source and RESURF drift region in bulk silicon | |
US20140139282A1 (en) | Embedded JFETs for High Voltage Applications | |
JP2001244461A (ja) | 縦型半導体装置 | |
JPH10209432A (ja) | 半導体デバイスの改良 | |
US9698217B1 (en) | Semiconductor device | |
SE513284C2 (sv) | Halvledarkomponent med linjär ström-till-spänningskarasterik | |
SE513284C3 (sv) | Halvledarkomponent med linjär ström-till-spänningskarakteristik | |
JP4014659B2 (ja) | 半導体装置 | |
CN106057898B (zh) | 包括晶体管的半导体器件 | |
KR100523118B1 (ko) | 반도체소자 | |
JPWO2002082553A1 (ja) | 半導体装置 | |
KR20010102237A (ko) | 반도체 디바이스 | |
KR100529419B1 (ko) | 반도체디바이스 | |
EP0571027A1 (en) | Semiconductor device comprising a lateral DMOST with breakdown voltage raising zones and provisions for exchanging charge with the back gate region | |
JPH11330451A (ja) | 半導体装置 | |
JPH07135307A (ja) | 半導体装置 | |
US10043899B1 (en) | Laterally diffused MOSFET for embedded memory applications | |
JP2004055968A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060331 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |