WO2017055029A1 - Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support - Google Patents

Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support Download PDF

Info

Publication number
WO2017055029A1
WO2017055029A1 PCT/EP2016/070993 EP2016070993W WO2017055029A1 WO 2017055029 A1 WO2017055029 A1 WO 2017055029A1 EP 2016070993 W EP2016070993 W EP 2016070993W WO 2017055029 A1 WO2017055029 A1 WO 2017055029A1
Authority
WO
WIPO (PCT)
Prior art keywords
stud
chip
support
cavity
interposer
Prior art date
Application number
PCT/EP2016/070993
Other languages
English (en)
Inventor
Valérie VOLANT
Olivier Gigan
Jacques Leclerc
Original Assignee
Tronic's Microsystems
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tronic's Microsystems filed Critical Tronic's Microsystems
Priority to US15/753,615 priority Critical patent/US20200198962A1/en
Priority to EP16769883.6A priority patent/EP3356287A1/fr
Priority to JP2018511203A priority patent/JP2018529532A/ja
Publication of WO2017055029A1 publication Critical patent/WO2017055029A1/fr

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32147—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Definitions

  • the present invention relates to a device for fixing two elements of the microelectronic field such as a chip, an interposer and a support of which at least one of the elements is micro-manufactured.
  • the invention makes it possible to fix a micro-manufactured chip on a support with or without an interposer.
  • the invention finds a particularly advantageous application for sensors of the accelerometer or gyrometer type, the pressure sensors, the optical components or the power components.
  • Micro-manufactured chips include chips that are very sensitive to external conditions such as MEMS chips (acronym for "micro-electromechanical System” in English, or “micro electromechanical system” in French) or MOEMS chips (acronym for "micro-electromechanical system”). micro-optoelectromechanical System “in English, or” opto-electromechanical microsystem “in French). Micro-manufactured chips sometimes have a sensitivity to the thermomechanical stresses experienced by the support on which the chip is mounted because of the difference in coefficient of thermal expansion between the silicon chip (CTE between 2 and 4 ppm / ° C) and the alumina support (CTE between 7ppm / ° C and 12ppm / ° C). This is particularly the case of micro-manufactured chips whose fine and sensitive mechanical structures have, once assembled, localized or extended stress points that can disrupt the operation of the product.
  • CTE coefficient of thermal expansion between the silicon chip
  • alumina support CTE between 7ppm
  • micro-manufactured chips are conventionally mounted on a support with or without an interposer between the chip and the support.
  • the interposer has the function of facilitating the mounting of the chip and / or limiting heat exchange and mechanical stress between the chip and the support.
  • U.S. Patent Application No. US 2008/251866 discloses a chip connected to a carrier via an interposer.
  • the interposer is mounted on the support by columns so as to increase the thermal path between the interposer and the support. Exchanges of heat are thus reduced between the chip, mounted on the interposer, and the support.
  • this solution greatly increases the size of the mounting device between the chip and the support by the use of both an interposer and columns.
  • US Pat. No. 8,901,681 describes a chip mounted directly on a support.
  • the chip has a stud projecting and structured in the chip on the face facing the support so as to create a fixing zone between the pad and the support.
  • a fixing layer for example an adhesive, is then deposited between the pad and the support to fix the chip on the support.
  • the presence of the stud makes it possible to limit the contact zone between the chip and the support and thus to limit thermal exchanges between the chip and the support.
  • this solution does not correctly fix the chip on the support because the surface of the pad in contact with the support is often insufficient.
  • the surface of the stud in contact with the support is oversized to meet the fixing constraints.
  • the technical problem of the invention therefore consists in limiting the fixing surface between a chip and a support or an interposer by guaranteeing the quality of the attachment, while moving the attachment zones away from the sensitive areas of the chip.
  • the present invention proposes to respond to this technical problem by using one or more pads having a cavity so that the fixing layer extends at least partly inside the cavity.
  • the invention relates to a device for fixing two elements such as a chip, an interposer and a support of which at least one of the two elements is micro-manufactured, the device comprising:
  • the stud being configured to create a zone of attachment between one end of the stud and the second element
  • the invention makes it possible to precisely adjust the height of the fixing layer between the two elements, at least at the level of the cavity, and thus to adjust a minimum mechanical stress between the two elements.
  • the improvement of the mechanical strength between the two elements causes a reduction in the necessary fixing surface between the stud and the second element.
  • the attachment layer makes it possible to absorb part of the displacement stresses between the chip and the support.
  • the mechanical strength predetermined by the shape of the cavity also makes it possible to adjust this mechanical absorption capacity of the displacement stresses between the chip and the support.
  • the device further comprises at least one microcolumn formed by a deposition of material on the stud or on the surface opposite the second element, the microcolumn having a controlled height so as to guarantee level of the micro-column, a minimum thickness of the attachment layer.
  • This embodiment has the advantage of guaranteeing the thickness of the fixing layer at least at the level of the micro-columns and thus of setting a minimum mechanical resistance between the two elements outside the zone of the fixing layer penetrating into the micro-column. the cavity.
  • the cavity is made in the stud. This embodiment makes it possible to use a second conventional element without particular treatment.
  • the cavity is made in the second element opposite the stud, so that the stud can penetrate into the cavity. This embodiment makes it possible to guide the positioning of the first element relative to the second element or vice versa.
  • the stud comprises at least one longitudinal recess on the height of the cavity, opening on the end of the stud in contact with the fixing zone.
  • This embodiment makes it possible to absorb a part of the deformation stresses of the support. Indeed, F recess longitudinally creates a transverse elasticity to the fastening zone so that the stud can be deformed, either under the effect of transverse stresses, or under the effect of axial stresses.
  • the transverse stresses can appear between a chip and a support by the effects of differential expansions.
  • the axial stresses can appear between a chip and a support when the material of the fixing layer is compressed, ⁇ longitudinal recess thus provides a damping effect.
  • the device comprises a second structured stud in the second element, the second stud extending facing the stud of the first element in the fixing zone.
  • the device comprises a set of pads, possibly of different sizes and shapes, organized in a network.
  • This embodiment improves the strength and adhesion of the fastening area.
  • the network also improves the dissipation of constraints.
  • the pattern of the network can to be a square, a circle or any other form.
  • the network may be uniformly distributed over the entire surface of the chip or limited to a particular area.
  • the first element is a chip and the second element is a support or vice versa. This embodiment makes it possible to dispense with the interposer.
  • the device comprises an interposer configured to connect the chip and the support, the first element being the chip and the second element being P interposer or vice versa.
  • FIGS. 1 to 7 represent:
  • FIG. 1 a sectional view of a chip connected to a support by a structured interposer according to a first embodiment of the invention
  • FIG. 2 a sectional view of the P interposer of Figure 1 according to a second embodiment of the invention
  • FIG. 3 a sectional view of a structured chip connected directly to a support according to a third embodiment of the invention
  • FIG. 4 a sectional view of a chip directly connected to a structured support according to a fourth embodiment of the invention.
  • FIG. 5 a sectional view of a chip connected directly to a structured support according to a fifth embodiment of the invention
  • the invention makes it possible to connect a chip and a support directly or via an interposer.
  • the invention is implemented between the chip and the support.
  • the invention can be implemented between the chip and the interposer, between the interposer and the support or both.
  • the description describes two elements 11, 12 between which the invention is implemented. These elements 11, 12 are a chip, an interposer or a support. Among these two elements 11, 12, one distinguishes as being the first element 11 which carries at least one stud 25.
  • Figure 1 illustrates a chip connected to a support via an interposer.
  • the invention is implemented between two elements 11, 12 that are the chip and the interposer.
  • the support then corresponds to a third element 13.
  • a first element 11, the interposer has a lower face connected to the third element 13 by a conventional attachment layer 15.
  • the upper face of the first element 11, opposite to the lower face, is structured so as to form four pads 25.
  • the structuring operation consists in removing a thickness of material from the first element 11 so as to create the pads 25 on the surface upper portion of the first element 11.
  • Each stud 25 extends towards a second element 12, the chip.
  • An upper end 27 of the stud 25 is configured to create a fastening zone 16 with the second element 12 at which a fastening layer 14 is deposited.
  • a cavity 30 is formed in the stud 25 and opens on the upper end 27.
  • the cavity 30 has a constant depth over all its width.
  • FIG. 1 illustrates a variant of Figure 1 to address this problem by means of micro-columns 31 deposited on the upper end 27 of the pads 25 outside the cavity 30. These micro-columns 31 can withstand the pressure of the chip against the interposer when applying the chip. Preferably, the micro-columns 31 have a substantially equal height and between 40 and 140 ⁇ .
  • these micro-columns 31 are made of gold by welding a small gold ball on the interposer and then pulling this gold ball to form a micro-column 31.
  • Figures 3 to 5 illustrate variants in which the interposer is no longer necessary, the two elements 11, 12 being the chip and the support.
  • the first element 11 is the chip and the second element 12 is the support.
  • the chip comprises three studs 25 extending towards the support in which a cavity 30 is formed at the lower end.
  • the attachment layer 14 is deposited between the lower end of the pads 25 and an upper face of the support.
  • the first element 11 is the support and the second element 12 is the chip.
  • the support comprises three studs 25 extending towards the chip.
  • the chip is also structured so as to create a cavity 30 intended to come opposite each stud 25 of the support.
  • the cavity 30 is therefore not formed in the stud 25 but in the second element 12.
  • the shape of the cavity 30 is adapted to the shape of the stud 25.
  • the layer of fixation 14 may be disposed in the cavity 30. The pressure force on the chip then makes it possible to distribute the fixing layer 14 from the bottom of the cavity 30 to the base of the stud 25.
  • the shape of the stud 25 and / or the cavity 30 may be frustoconical so as to guide the positioning and adjustment of the two elements 11-12 relative to each other by centering the stud 25 in the cavity 30.
  • the first element 11 is still the support and the second element 12 is the chip.
  • the cavity 30 is formed at the upper end of each stud 25 and micro-columns are deposited on the end upper of the studs 25 outside the cavity 30.
  • the second element 12 is also structured to create a second stud extending towards the support in the attachment zone 16.
  • the second stud has a suitable surface on the surface of the cavity 30 so that the micro-columns are not in contact with the second pad. The second stud makes it possible to drive the fixing layer 14 into the cavity 30 during the placement of the chip on the support.
  • the pads 25 are made during the collective manufacturing steps at a silicon wafer by a standard method of lithography and etching of the material at the end of the manufacturing process.
  • the height of the pads 25 is controllable and adjustable during the process of etching by deep reactive ion etching. It is typically possible to make pads 25 whose height is between ⁇ and 300 ⁇ . It is in particular the thickness of the substrate which limits the maximum height. For reports by glue, a typical height of 40 ⁇ at 80 ⁇ is sufficient. Higher heights can improve the mechanical decoupling functions according to the topologies used, for example heights between ⁇ and 500 ⁇ .
  • the surface of the pads 25 may be silicon or covered by a dielectric (silicon oxide, nitride or other) or by any type of metal to facilitate electrical contact or adhesion.
  • the manufacturing method does not induce any limitation on the type of shape of the stud 25.
  • the patterns may be circles, squares, stars or any other shape.
  • the patterns may be uniform, recessed or have engraving networks.
  • the definition of the transfer pattern directly on the rear face of the component during manufacture allows a very simple self-alignment of the component during the final report on the support, the transfer area being defined only on the first element 11.
  • the purpose of the decoupling between the chip and the support is not to transmit external stress on the internal moving parts outside the quantity to be measured.
  • all the differential thermal stresses between the various materials will induce disruptive effects (drift, thermal hysteresis, offset ).
  • the mobile structure should be completely suspended or the contact points should be as small as possible.
  • Figures 6a to 6a illustrate different shapes and topologies of the or pads 25 of a first element 11, for example a chip.
  • Figures 6a and 6b illustrate a single stud 25 whose section is either oval or rectangular.
  • Figures 6c and 6d illustrate four studs 25 positioned symmetrically so as to cooperate to absorb the displacement of the support relative to the chip.
  • Figures 6e and 6f illustrate array assemblies 25 arranged in a network to improve the strength and adhesion of the fastening layer 14. Each set of studs 25 can also improve stress dissipation.
  • the network may be uniformly distributed over the entire surface, Figure 6e, or limited to a particular area, Figure 6f.
  • the geometry of the pads 25 of the network is adapted to the topology of the network so as to adjust the decoupling of the mechanical stresses between the first element 11 and the second element 12.
  • the second element 12 can be connected to the first element 11 by a central pad 25 and peripheral pads 25 with a capacity of deformation of the peripheral pads 25 greater than the deformation capacity of the central pad 25.
  • the deformation capacity of the stud 25 can be adjusted, for example, by a variation of the thickness of the stud 25 or an increase in the volume of the cavity 30.
  • each stud 25 has longitudinal recesses 35 allowing deformation of the stud 25.
  • Each recess 35 opens on the end 27 of the stud 25 intended to come into the fixing zone 16.
  • the stud 25 is then cut into several lamellae 50 between the longitudinal recesses 35.
  • the recesses 35 allow the fastening layer 14 to extend through the recesses 35 and to be distributed more easily between two elements 11, 12.
  • FIG. 7a illustrates a stud 25 comprising two concentric rings of different diameters, each ring being cut by three recesses 35.
  • FIG. 7a illustrates a stud 25 comprising two concentric rings of different diameters, each ring being cut by three recesses 35.
  • FIG. 7b illustrates a stud 25 comprising a central stud surrounded by two concentric rings of different diameters, each ring being sectioned by six recesses 35.
  • Figure 7c illustrates a stud 25 having two C-shaped section walls nested so as to form a recess 35 whose section between these walls is S-shaped.
  • Figure 7d illustrates a stud 25 comprising a ring cut by eight recesses 35 and whose upper end 27 is provided with micro-columns 31.
  • the slats 50 may be independent of each other and arranged at different locations of the first element 11. In this case, the bonding is carried out by a joint disposed on the end 27 of the lamellae 50 or by filling complete cavity 30 included inside the lamellae 50 when the slots are quite narrow.
  • the embodiments may be combined and moved to connect two different members 11, 12.
  • the pads 25 may also be arranged to guide the positioning of a chip on a support.
  • the invention thus makes it possible to increase the performance of a micro-manufactured chip by limiting its interaction with its support.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

L'invention concerne un dispositif de fixation de deux éléments (11-12) tels qu'une puce, un interposeur et un support dont un au moins des deux éléments (11-12) est micro fabriqué, le dispositif comportant: - au moins un plot (25) saillant et structuré dans un premier élément (11) s'étendant en regard du deuxième élément (12), - le plot (25) étant configuré pour créer une zone de fixation (16) entre une extrémité (27) du plot (25) et le deuxième élément (12), - une couche de fixation (14) déposée dans la zone de fixation (16) de sorte à fixer le plot (25) avec le deuxième élément (12), et - une cavité (30) réalisée au niveau de la zone de fixation (16) de sorte que la couche de fixation (14) s'étende au moins en partie à l'intérieur de la cavité (30).

Description

DISPOSITIF DE FIXATION DE DEUX ELEMENTS
TELS QU'UNE PUCE, UN INTERPOSEUR ET UN SUPPORT
DOMAINE TECHNIQUE
La présente invention concerne un dispositif de fixation de deux éléments du domaine microélectronique tels qu'une puce, un interposeur et un support dont au moins un des éléments est micro-fabriqué. L'invention permet de fixer une puce micro-fabriquée sur un support avec ou sans interposeur. L'invention trouve une application particulièrement avantageuse pour les capteurs du type accéléromètre ou gyromètre, les capteurs de pression, les composants optiques ou les composants de puissance.
A T ANTERIEUR
Les puces micro-fabriquées comprennent des puces très sensibles aux conditions extérieures tels que les puces de type MEMS (acronyme pour « micro- electromechanical System » en anglais, ou « microsystème électromécanique » en français) ou les puces de type MOEMS (acronyme pour « micro-opto- electromechanical System » en anglais, ou « microsystème opto-électromécanique » en français). Les puces micro-fabriquées présentent parfois une sensibilité aux contraintes thermomécaniques subies par le support sur lequel la puce est montée du fait de la différence de coefficient d'expansion thermique entre la puce en silicium (CTE compris entre 2 et 4 ppm/°C) et le support en alumine (CTE compris entre 7ppm/°C et 12ppm/°C). C'est le cas plus particulièrement des puces micro-fabriquées dont les structures mécaniques fines et sensibles présentent, une fois assemblées, des points de contraintes localisés ou étendus pouvant perturber le fonctionnement du produit.
Pour améliorer la sensibilité des puces micro-fabriquées, il est nécessaire de limiter la transmission thermique ou la transmission des contraintes ou des déplacements mécaniques du support à la puce. Ces puces micro-fabriquées sont classiquement montées sur un support avec ou sans interposeur entre la puce et le support. L 'interposeur a pour fonction de faciliter le montage de la puce et/ou de limiter les échanges thermiques et les contraintes mécaniques entre la puce et le support.
La demande de brevet américain N° US 2008/251866 décrit une puce reliée à un support par l'intermédiaire d'un interposeur. L'interposeur est monté sur le support par des colonnes de sorte à augmenter le chemin thermique entre l'interposeur et le support. Les échanges de chaleurs sont ainsi réduits entre la puce, montée sur l'interposeur, et le support. Cependant, cette solution augmente fortement l'encombrement du dispositif de montage entre la puce et le support par l'utilisation à la fois d'un interposeur et des colonnes.
Par ailleurs, le brevet américain N° US 8,901,681 décrit une puce montée directement sur un support. La puce comporte un plot saillant et structuré dans la puce sur la face en regard du support de sorte à créer une zone de fixation entre le plot et le support. Une couche de fixation, par exemple une colle, est alors déposée entre le plot et le support pour fixer la puce sur le support. La présence du plot permet de limiter la zone de contact entre la puce et le support et ainsi de limiter les échanges thermiques entre la puce et le support. Cependant, cette solution ne permet pas de fixer correctement la puce sur le support car la surface du plot au contact du support est souvent insuffisante. Ainsi, la surface du plot au contact du support est surdimensionnée pour répondre aux contraintes de fixation. Le problème technique de l'invention consiste donc à limiter la surface de fixation entre une puce et un support ou un interposeur en garantissant la qualité de la fixation, tout en éloignant les zones de fixation des zones sensibles de la puce.
EXPOSE DE L'INVENTION
La présente invention propose de répondre à ce problème technique en utilisant un ou plusieurs plots présentant une cavité de sorte que la couche de fixation s'étende au moins en partie à l'intérieur de la cavité. A cet effet, l'invention concerne un dispositif de fixation de deux éléments tels qu'une puce, un interposeur et un support dont un au moins des deux éléments est micro fabriqué, le dispositif comportant :
- au moins un plot saillant et structuré dans un premier élément s 'étendant en regard du deuxième élément,
- le plot étant configuré pour créer une zone de fixation entre une extrémité du plot et le deuxième élément,
- une couche de fixation déposée dans la zone de fixation de sorte à fixer le plot avec le deuxième élément, et
- une cavité réalisée au niveau de la zone de fixation de sorte que la couche de fixation s'étende au moins en partie à l'intérieur de la cavité.
L'invention permet de régler avec précision la hauteur de la couche de fixation entre les deux éléments, au moins au niveau de la cavité, et ainsi d'ajuster une contrainte mécanique minimum entre les deux éléments.
L'amélioration de la résistance mécanique entre les deux éléments entraine une réduction de la surface de fixation nécessaire entre le plot et le deuxième élément.
En outre, la couche de fixation permet d'absorber une partie des contraintes de déplacement entre la puce et le support. Ainsi, la résistance mécanique prédéterminée par la forme de la cavité permet également de régler cette capacité d'absorption mécanique des contraintes de déplacement entre la puce et le support.
Selon un mode de réalisation, le dispositif comporte en outre au moins une micro-colonne formée par un dépôt de matière sur le plot ou sur la surface en regard du deuxième élément, la micro-colonne présentant une hauteur contrôlée de sorte à garantir, au niveau de la micro-colonne, une épaisseur minimum de la couche de fixation. Ce mode de réalisation présente l'avantage de garantir l'épaisseur de la couche de fixation au moins au niveau des micro-colonnes et ainsi de paramétrer une résistance mécanique minimum entre les deux éléments en dehors de la zone de la couche de fixation pénétrant dans la cavité. Selon un mode de réalisation, la cavité est réalisée dans le plot. Ce mode de réalisation permet d'utiliser un deuxième élément classique sans traitement particulier.
Selon un mode de réalisation, la cavité est réalisée dans le deuxième élément en regard du plot, de sorte que le plot puisse pénétrer dans la cavité. Ce mode de réalisation permet de guider la mise en place du premier élément par rapport au deuxième élément ou inversement.
Selon un mode de réalisation, le plot comporte au moins un évidement longitudinal sur la hauteur de la cavité, débouchant sur l'extrémité du plot au contact de la zone de fixation. Ce mode de réalisation permet d'absorber une partie des contraintes de déformation du support. En effet, F évidement longitudinal crée une élasticité transverse à la zone de fixation de sorte que le plot puisse se déformer, soit sous l'effet des contraintes transverses, soit sous l'effet des contraintes axiales. Les contraintes transverses peuvent apparaître entre une puce et un support par les effets de dilatations différentielles. Les contraintes axiales peuvent apparaître entre une puce et un support lorsque le matériau de la couche de fixation se comprime, Γ évidement longitudinal permet d'obtenir ainsi un effet d'amortissement.
Selon un mode de réalisation, le dispositif comporte un second plot structuré dans le deuxième élément, le second plot s'étendant en regard du plot du premier élément dans la zone de fixation. Ce mode de réalisation permet de régler la hauteur de la zone de fixation de manière différente sur toute la surface d'extrémité du plot.
Selon un mode de réalisation, le dispositif comporte un ensemble de plots, de dimensions et de formes éventuellement différentes, organisés en réseau. Ce mode de réalisation permet d'améliorer la tenue et l'adhésion de la zone de fixation. Le réseau permet également d'améliorer la dissipation des contraintes. Le motif du réseau peut être un carré, un cercle ou toute autre forme. Le réseau peut être réparti uniformément sur toute la surface de la puce ou limité à une zone particulière.
Selon un mode de réalisation, le premier élément est une puce et le second élément est un support ou inversement. Ce mode de réalisation permet de s'affranchir de P interposeur.
Selon un mode de réalisation, le dispositif comporte un interposeur configuré pour relier la puce et le support, le premier élément étant la puce et le second élément étant P interposeur ou inversement.
DESCRIPTION SOMMAIRE DES FIGURES
La manière de réaliser l'invention ainsi que les avantages qui en découlent, ressortiront bien du mode de réalisation qui suit, donné à titre indicatif mais non limitatif, à l'appui des figures annexées dans lesquelles les figures 1 à 7 représentent :
- Figure 1 : une vue en coupe d'une puce reliée à un support par un interposeur structuré selon un premier mode de réalisation de l'invention ;
- Figure 2 : une vue en coupe de P interposeur de la Figure 1 selon un deuxième mode de réalisation de l'invention ;
- Figure 3 : une vue en coupe d'une puce structurée reliée directement à un support selon un troisième mode de réalisation de l'invention ;
- Figure 4 : une vue en coupe d'une puce reliée directement à un support structuré selon un quatrième mode de réalisation de l'invention ;
- Figure 5 : une vue en coupe d'une puce reliée directement à un support structuré selon un cinquième mode de réalisation de l'invention ;
- Figures 6a-6f : plusieurs vues de dessous de la disposition d'au moins un plot par rapport à la puce selon l'invention ; et
- Figures 7a-7d : plusieurs vues de face en perspective d'un plot selon l'invention. DESCRIPTION DÉTAILLÉE DE L'INVENTION
L'invention permet de relier une puce et un support directement ou par l'intermédiaire d'un interposeur. Lorsqu'il n'y a pas d'interposeur, l'invention est mise en œuvre entre la puce et le support. Lorsqu'il y a un interposeur, l'invention peut être mise en œuvre entre la puce et l'interposeur, entre l'interposeur et le support ou les deux. Pour couvrir l'intégralité de ces modes de réalisation, la description décrit deux éléments 11, 12 entre lesquels l'invention est mise en œuvre. Ces éléments 11, 12 sont une puce, un interposeur ou un support. Parmi ces deux éléments 11, 12, on distingue comme étant le premier élément 11 celui qui porte au moins un plot 25.
La Figure 1 illustre une puce reliée à un support par l'intermédiaire d'un interposeur. L'invention est mise en œuvre entre deux éléments 11, 12 que sont la puce et l'interposeur. Le support correspond alors à un troisième élément 13. Un premier élément 11, l'interposeur, comporte une face inférieure reliée au troisième élément 13 par une couche de fixation 15 classique. La face supérieure du premier élément 11, opposée à la face inférieure, est structurée de sorte à former quatre plots 25. L'opération de structuration consiste à retirer une épaisseur de matière du premier élément 11 de sorte à créer les plots 25 sur la surface supérieure du premier élément 11. Chaque plot 25 s'étend en direction d'un deuxième élément 12, la puce. Une extrémité supérieure 27 du plot 25 est configurée pour créer une zone de fixation 16 avec le deuxième élément 12 au niveau de laquelle une couche de fixation 14 est déposée. Afin de contrôler l'épaisseur de la couche de fixation 14 entre les deux éléments 11, 12, une cavité 30 est réalisée dans le plot 25 et débouche sur l'extrémité supérieure 27. De préférence, la cavité 30 présente une profondeur constante sur toute sa largeur.
Lorsque la puce est appliquée sur la couche de fixation 14, la puce est pressée contre l'interposeur de sorte à améliorer l'adhérence de la puce avec la couche de fixation 14. La couche de fixation 14 peut alors déborder de part et d'autre du plot 25 et il est particulièrement difficile de régler l'épaisseur de cette couche de fixation 14 en dehors de la cavité 30. La Figure 2 illustre une variante de la Figure 1 permettant de répondre à ce problème au moyen de micro-colonnes 31 déposées sur l'extrémité supérieure 27 des plots 25 en dehors de la cavité 30. Ces micro-colonnes 31 permettent de résister à la pression de la puce contre Pinterposeur lors de l'application de la puce. De préférence, les micro-colonnes 31 présentent une hauteur sensiblement égale et comprise entre 40 et 140 μιη. De préférence, ces micro-colonnes 31 sont réalisées en or en soudant une petite boule d'or sur l'interposeur puis en tirant cette boule d'or pour former une micro-colonne 31. Les Figures 3 à 5 illustrent des variantes dans lesquelles l'interposeur n'est plus nécessaire, les deux éléments 11, 12 étant la puce et le support. Dans le cas de la Figure 3, le premier élément 11 est la puce et le deuxième élément 12 est le support. La puce comporte trois plots 25 s'étendant en direction du support dans lesquels une cavité 30 est ménagée au niveau de l'extrémité inférieure. La couche de fixation 14 est déposée entre l'extrémité inférieure des plots 25 et une face supérieure du support.
Dans le cas de la Figure 4, le premier élément 11 est le support et le deuxième élément 12 est la puce. Le support comporte trois plots 25 s'étendant en direction de la puce. La puce est également structurée de sorte à créer une cavité 30 destinée à venir en regard de chaque plot 25 du support. La cavité 30 n'est donc pas formée dans le plot 25 mais dans le deuxième élément 12. Pour ce faire, la forme de la cavité 30 est adaptée à la forme du plot 25. Pour assembler la puce avec le support, la couche de fixation 14 peut être disposée dans la cavité 30. L'effort de pression sur la puce permet alors de répartir la couche de fixation 14 depuis le fond de la cavité 30 jusqu'à la base du plot 25.
En variante, la forme du plot 25 et/ou de la cavité 30 peut être tronconique de sorte à guider le positionnement et l'ajustement des deux éléments 11-12 l'un par rapport à l'autre par centrage du plot 25 dans la cavité 30.
Dans le cas de la Figure 5, le premier élément 11 est encore le support et le deuxième élément 12 est la puce. La cavité 30 est ménagée au niveau de l'extrémité supérieur de chaque plot 25 et des micro-colonnes sont déposées sur l'extrémité supérieure des plots 25 en dehors de la cavité 30. En outre, le deuxième élément 12 est également structuré pour créer un second plot s 'étendant en direction du support dans la zone de fixation 16. De préférence, le second plot présente une surface adaptée à la surface de la cavité 30 de sorte que les micro-colonnes ne soient pas en contact avec le second plot. Le second plot permet d'enfoncer la couche de fixation 14 dans la cavité 30 lors de la mise en place de la puce sur le support.
De préférence, les plots 25 sont réalisés pendant les étapes de fabrication collectives au niveau d'une galette de silicium par un procédé standard de lithographie et gravure du matériau en fin du processus de fabrication. La hauteur des plots 25 est contrôlable et ajustable pendant le procédé de gravure par gravure ionique réactive profonde. Il est typiquement possible de faire des plots 25 dont la hauteur est comprise entre ΙΟμιη et 300μιη. C'est en particulier l'épaisseur du substrat qui limite la hauteur maximale. Pour des reports par colle, une hauteur typique de 40μιη à 80μιη est suffisante. Des hauteurs plus importantes peuvent améliorer les fonctions de découplage mécanique selon les topologies mises en œuvre, par exemple des hauteurs comprises entre ΙΟΟμιη et 500μιη. La surface des plots 25 peut être en silicium ou couverte par un diélectrique (Oxyde de silicium, nitrure ou autre) ou par tout type de métaux pour faciliter un contact électrique ou une adhésion.
Le procédé de fabrication n'induit aucune limitation sur le type de forme du plot 25. Les motifs peuvent être des ronds, des carrés, des étoiles ou toute autre forme. Les motifs peuvent être uniformes, évidés ou présenter des réseaux de gravure. La définition du motif de report directement sur la face arrière du composant pendant la fabrication permet un auto-alignement très simple du composant pendant le report final sur le support, la zone de report étant uniquement définie sur le premier élément 11. Ainsi grâce aux techniques de photo-lithogravure standard sur une galette de silicium, il est très facile de positionner précisément les plots 25 par rapport aux parties mobiles internes d'une puce à mieux que 5μιη près. Ce qui est nettement meilleur que l'alignement typique pendant les reports classiques en assemblage d'une puce et d'un support, qui est de l'ordre de 50μιη. Le but du découplage entre la puce et le support est de ne pas transmettre de contrainte externe sur les parties mobiles internes en dehors de la grandeur à mesurer. Entre autre, toute les contraintes thermiques différentielles entre les divers matériaux vont induire des effets perturbateurs (dérive, hystérésis thermique, offset...). Idéalement, la structure mobile doit donc être complètement suspendue ou les points de contact doivent être aussi petits que possible.
Les Figures 6a à 6a illustrent différentes formes et différentes topologies du ou des plots 25 d'un premier élément 11, par exemple une puce. Les Figures 6a et 6b illustrent un plot 25 unique dont la section est soit ovale soit rectangulaire. Les Figures 6c et 6d illustrent quatre plots 25 positionnés de manière symétrique de sorte à coopérer pour absorber les contraintes de déplacement du support par rapport à la puce. Les Figures 6e et 6f illustrent des ensembles de plots 25 organisées en réseau permettant d'améliorer la tenue et l'adhésion de la couche de fixation 14. Chaque ensemble de plots 25 peut aussi améliorer la dissipation des contraintes. Le réseau peut être réparti uniformément sur toute la surface, Figure 6e, ou limité à une zone particulière, Figure 6f.
En variante, la géométrie des plots 25 du réseau est adaptée à la topologie du réseau de sorte à ajuster le découplage des contraintes mécaniques entre le premier élément 11 et le deuxième élément 12. Par exemple, le deuxième élément 12 peut être relié au premier élément 11 par un plot 25 central et des plots 25 périphériques avec une capacité de déformation des plots 25 périphériques supérieure à la capacité de déformation du plot 25 central. Ainsi, il est possible de créer un découplage mécanique variable entre le premier élément 11 et le deuxième élément 12 en fonction de la position entre les deux éléments 11-12. La capacité de déformation du plot 25 peut être réglée, par exemple, par une variation de l'épaisseur du plot 25 ou une augmentation du volume de la cavité 30. Les Figures 7a à 7e illustrent, des modes de réalisation des plots 25 dans lesquels les plots 25 sont creux et présentent une élasticité transverse. Ainsi, les plots 25 sont aptes à se déformer, soit sous l'effet des contraintes transverses liées à des effets de dilatation différentiels, soit sous l'effet de contraintes axiales qui viendraient comprimer la couche de fixation 14. Pour ce faire, chaque plot 25 présente des évidements longitudinaux 35 permettant une déformation du plot 25. Chaque évidement 35 débouche sur l'extrémité 27 du plot 25 destinée à venir dans la zone de fixation 16. Le plot 25 est alors sectionné en plusieurs lamelles 50 entre les évidements longitudinaux 35. En plus de permettre une torsion du plot 25, les évidements 35 permettent à la couche de fixation 14 de s'étendre au travers des évidements 35 et de se répartir plus facilement entre deux éléments 11, 12.
Lorsque le plot 25 est réalisé sous forme de lamelles 50, la cavité 30 est définie par le volume interne entre les lamelles 50. Chaque évidement 35 est mathématiquement comblé par une progression linéaire des deux lamelles 50 voisines de sorte à considérer une paroi interne du plot 25 fictivement continue pour définir la cavité 30. La réalisation d'un tel plot 25 est légèrement plus complexe que celle d'un plot 25 non fendu, mais fait appel au même type de procédé. Par simulation mécanique du système et des contraintes, on peut concevoir de géométries complexes qui tendent à optimiser cet effet élastique et la réduction des contraintes. Par exemple, la Figure 7a illustre un plot 25 comportant deux anneaux concentriques de diamètres différents, chaque anneau étant sectionné par trois évidements 35. La Figure 7b illustre un plot 25 comportant un plot central entouré par deux anneaux concentriques de diamètres différents, chaque anneau étant sectionné par six évidements 35. La Figure 7c illustre un plot 25 comportant deux parois de section en forme de C imbriquées de sorte à former un évidement 35 dont la section entre ces parois est en forme de S. La Figure 7d illustre un plot 25 comportant un anneau sectionné par huit évidements 35 et dont l'extrémité supérieure 27 est pourvue de micro-colonnes 31. En variante, les lamelles 50 peuvent être indépendantes les unes des autres et disposées à différents endroits du premier élément 11. Dans ce cas, le collage s'effectue par un joint disposé sur l'extrémité 27 des lamelles 50 ou par le remplissage complet de la cavité 30 comprise à l'intérieur des lamelles 50 lorsque les fentes sont assez étroites.
En variante, les modes de réalisation peuvent être combinés et déplacés pour relier deux éléments 11, 12 différents. En variante, les plots 25 peuvent également être disposés pour guider le positionnement d'une puce sur un support.
L'invention permet ainsi d'augmenter les performances d'une puce micro- fabriquée en limitant son interaction avec son support.

Claims

REVENDICATIONS
1. Dispositif de fixation de deux éléments (11-12) tels qu'une puce, un interposeur et un support dont un au moins des deux éléments (11-12) est micro fabriqué, le dispositif comportant :
- au moins un plot (25) saillant et structuré dans un premier élément (11) s'étendant en regard du deuxième élément (12),
- le plot (25) étant configuré pour créer une zone de fixation (16) entre une extrémité (27) du plot (25) et le deuxième élément (12), et
- une couche de fixation (14) déposée dans la zone de fixation (16) de sorte à fixer le plot (25) avec le deuxième élément (12),
caractérisé en ce que le dispositif comporte en outre :
- une cavité (30) réalisée au niveau de la zone de fixation (16) de sorte que la couche de fixation (14) s'étende au moins en partie à l'intérieur de la cavité (30).
2. Dispositif selon la revendication 1, caractérisé en ce qu'il comporte en outre au moins une micro-colonne (31) formée par un dépôt de matière sur le plot (25) ou sur la surface en regard du deuxième élément, la micro-colonne (31) présentant une hauteur contrôlée de sorte à garantir, au niveau de la micro-colonne (31), une épaisseur minimum de la couche de fixation (14).
3. Dispositif selon la revendication 1 ou 2, caractérisé en ce que la cavité (30) est réalisée dans le plot (25).
4. Dispositif selon la revendication 1 ou 2, caractérisé en ce que la cavité (30) est réalisée dans le deuxième élément (12) en regard du plot (25) de sorte que le plot (25) puisse pénétrer dans la cavité (30).
5. Dispositif selon l'une des revendications 1 à 3, caractérisé en ce que le plot (25) comporte au moins un évidement longitudinal (35) sur la hauteur de la cavité, débouchant sur l'extrémité (27) du plot (25) au contact de la zone de fixation (16).
6. Dispositif selon l'une des revendications 1 à 5, caractérisé en ce qu'il comporte un second plot structuré dans le deuxième élément (12), le second plot s 'étendant en regard du plot (25) du premier élément (11) dans la zone de fixation (16).
7. Dispositif selon l'une des revendications 1 à 6, caractérisé en ce qu'il comporte un ensemble de plots (25), de dimensions et de formes éventuellement différentes, organisés en réseau.
8. Dispositif selon l'une des revendications 1 à 7, caractérisé en ce que le premier élément (11) est une puce et le second élément (12) est un support ou inversement.
9. Dispositif selon l'une des revendications 1 à 7, caractérisé en ce qu'il comporte un interposeur configuré pour relier la puce et le support, le premier élément (11) étant la puce et le second élément (12) étant l'interposeur ou inversement.
PCT/EP2016/070993 2015-09-29 2016-09-06 Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support WO2017055029A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/753,615 US20200198962A1 (en) 2015-09-29 2016-09-06 Device for Attaching Two Elements Such as a Chip, an Interposer and a Support
EP16769883.6A EP3356287A1 (fr) 2015-09-29 2016-09-06 Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
JP2018511203A JP2018529532A (ja) 2015-09-29 2016-09-06 チップ、インターポーザおよび支持体などの２つの要素を付着させるための装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1559213A FR3041625B1 (fr) 2015-09-29 2015-09-29 Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
FR1559213 2015-09-29

Publications (1)

Publication Number Publication Date
WO2017055029A1 true WO2017055029A1 (fr) 2017-04-06

Family

ID=55299585

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/070993 WO2017055029A1 (fr) 2015-09-29 2016-09-06 Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support

Country Status (5)

Country Link
US (1) US20200198962A1 (fr)
EP (1) EP3356287A1 (fr)
JP (1) JP2018529532A (fr)
FR (1) FR3041625B1 (fr)
WO (1) WO2017055029A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108279320A (zh) * 2018-02-09 2018-07-13 中北大学 一种基于Fano共振纳米光波导加速度计制备方法
US11111132B2 (en) 2016-10-25 2021-09-07 Atlantic Inertial Systems Limited Micro electromechanical systems (MEMS)inertial sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251866A1 (en) 2007-04-10 2008-10-16 Honeywell International Inc. Low-stress hermetic die attach
US20100258884A1 (en) * 2009-04-14 2010-10-14 Julian Gonska Method for attaching a first carrier device to a second carrier device and micromechanical components
US8901681B1 (en) 2013-03-12 2014-12-02 Qualtre, Inc. Method and apparatus for attachment of MEMS devices

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3310871A (en) * 1964-04-20 1967-03-28 Scovill Manufacturing Co Method of collapsing stud breast
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5454506A (en) * 1994-03-01 1995-10-03 International Business Machines Corporation Structure and process for electro/mechanical joint formation
JPH07307410A (ja) * 1994-05-16 1995-11-21 Hitachi Ltd 半導体装置
JPH10209210A (ja) * 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
US5830781A (en) * 1997-04-22 1998-11-03 General Instrument Corp. Semiconductor device soldering process
US6053394A (en) * 1998-01-13 2000-04-25 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US6531664B1 (en) * 1999-04-05 2003-03-11 Delphi Technologies, Inc. Surface mount devices with solder
US20020093108A1 (en) * 2001-01-15 2002-07-18 Grigorov Ilya L. Flip chip packaged semiconductor device having double stud bumps and method of forming same
US6551859B1 (en) * 2001-02-22 2003-04-22 National Semiconductor Corporation Chip scale and land grid array semiconductor packages
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
TW563232B (en) * 2002-08-23 2003-11-21 Via Tech Inc Chip scale package and method of fabricating the same
US6750549B1 (en) * 2002-12-31 2004-06-15 Intel Corporation Variable pad diameter on the land side for improving the co-planarity of ball grid array packages
US7271497B2 (en) * 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US6888255B2 (en) * 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
US7144538B2 (en) * 2003-06-26 2006-12-05 Semiconductor Components Industries, Llc Method for making a direct chip attach device and structure
JP4503963B2 (ja) * 2003-09-18 2010-07-14 株式会社山武 センサの電極取出し方法
US7224056B2 (en) * 2003-09-26 2007-05-29 Tessera, Inc. Back-face and edge interconnects for lidded package
TWI223363B (en) * 2003-11-06 2004-11-01 Ind Tech Res Inst Bonding structure with compliant bumps
KR101237172B1 (ko) * 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US7118389B2 (en) * 2004-06-18 2006-10-10 Palo Alto Research Center Incorporated Stud bump socket
US20060055032A1 (en) * 2004-09-14 2006-03-16 Kuo-Chin Chang Packaging with metal studs formed on solder pads
JP4409455B2 (ja) * 2005-01-31 2010-02-03 株式会社ルネサステクノロジ 半導体装置の製造方法
WO2006105015A2 (fr) * 2005-03-25 2006-10-05 Stats Chippac Ltd. Interconnexion par bossages comportant des sites d'interconnexion sur le substrat
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US20070045840A1 (en) * 2005-09-01 2007-03-01 Delphi Technologies, Inc. Method of solder bumping a circuit component and circuit component formed thereby
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
US7700475B1 (en) * 2006-10-05 2010-04-20 Marvell International Ltd. Pillar structure on bump pad
US7521284B2 (en) * 2007-03-05 2009-04-21 Texas Instruments Incorporated System and method for increased stand-off height in stud bumping process
US20090091027A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Semiconductor package having restraining ring surfaces against soldering crack
TWI357137B (en) * 2007-10-19 2012-01-21 Advanced Semiconductor Eng Flip chip package structure and carrier thereof
TWI358799B (en) * 2007-11-26 2012-02-21 Unimicron Technology Corp Semiconductor package substrate and method of form
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US20100019346A1 (en) * 2008-07-28 2010-01-28 Mete Erturk Ic having flip chip passive element and design structure
MY149251A (en) * 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
US8143704B2 (en) * 2009-10-02 2012-03-27 Texas Instruments Incorporated Electronic assemblies including mechanically secured protruding bonding conductor joints
US20110122592A1 (en) * 2009-11-24 2011-05-26 Sanka Ganesan First-level interconnects with slender columns, and processes of forming same
JP5237242B2 (ja) * 2009-11-27 2013-07-17 日東電工株式会社 配線回路構造体およびそれを用いた半導体装置の製造方法
US20130026609A1 (en) * 2010-01-18 2013-01-31 Marvell World Trade Ltd. Package assembly including a semiconductor substrate with stress relief structure
US8354747B1 (en) * 2010-06-01 2013-01-15 Amkor Technology, Inc Conductive polymer lid for a sensor package and method therefor
US20120001340A1 (en) * 2010-06-30 2012-01-05 General Electric Company Method and system for alignment of integrated circuits
EP2405469B1 (fr) * 2010-07-05 2016-09-21 ATOTECH Deutschland GmbH Procédé pour la formation de dépôts d'alliage de soudure sur des substrats
JP5927756B2 (ja) * 2010-12-17 2016-06-01 ソニー株式会社 半導体装置及び半導体装置の製造方法
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US9252094B2 (en) * 2011-04-30 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure with conductive material recessed within conductive ring over surface of conductive pillar
US8435881B2 (en) * 2011-06-23 2013-05-07 STAT ChipPAC, Ltd. Semiconductor device and method of forming protective coating over interconnect structure to inhibit surface oxidation
US9230933B2 (en) * 2011-09-16 2016-01-05 STATS ChipPAC, Ltd Semiconductor device and method of forming conductive protrusion over conductive pillars or bond pads as fixed offset vertical interconnect structure
EP2573516B1 (fr) * 2011-09-21 2013-11-20 Tronics Microsystems S.A. Un gyroscope micro-electromécanique
US8912651B2 (en) * 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
EP2607849A1 (fr) * 2011-12-22 2013-06-26 Tronics Microsystems S.A. Capteur inertiel micro-électronique multiaxial
US9646923B2 (en) * 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US8803333B2 (en) * 2012-05-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
US8703539B2 (en) * 2012-06-29 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple die packaging interposer structure and method
JPWO2014033977A1 (ja) * 2012-08-29 2016-08-08 パナソニックＩｐマネジメント株式会社 半導体装置
US9779965B2 (en) * 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US9379078B2 (en) * 2013-11-07 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D die stacking structure with fine pitches
US9540231B2 (en) * 2014-01-28 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS device with a bonding layer embedded in the cap
US9786633B2 (en) * 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
US9691686B2 (en) * 2014-05-28 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor device
US9305877B1 (en) * 2014-10-30 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package with through substrate vias
JP6439389B2 (ja) * 2014-11-05 2018-12-19 富士電機株式会社 半導体装置
FR3028257A1 (fr) * 2014-11-10 2016-05-13 Tronic's Microsystems Procede de fabrication d'un dispositif electromecanique et dispositif correspondant
WO2017142817A1 (fr) * 2016-02-18 2017-08-24 Sxaymiq Technologies Llc Structure de fond de panier et procédé pour un microcircuit de commande et micro-del
US20190148325A1 (en) * 2017-11-10 2019-05-16 Advanced Semiconductor Engineering, Inc. Electronic device and method for manufacturing the same
US20190279924A1 (en) * 2018-03-09 2019-09-12 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US10629558B2 (en) * 2018-05-08 2020-04-21 Advanced Semiconductor Engineering, Inc. Electronic device
US11127706B2 (en) * 2018-09-28 2021-09-21 Intel Corporation Electronic package with stud bump electrical connections

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251866A1 (en) 2007-04-10 2008-10-16 Honeywell International Inc. Low-stress hermetic die attach
US20100258884A1 (en) * 2009-04-14 2010-10-14 Julian Gonska Method for attaching a first carrier device to a second carrier device and micromechanical components
US8901681B1 (en) 2013-03-12 2014-12-02 Qualtre, Inc. Method and apparatus for attachment of MEMS devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11111132B2 (en) 2016-10-25 2021-09-07 Atlantic Inertial Systems Limited Micro electromechanical systems (MEMS)inertial sensor
CN108279320A (zh) * 2018-02-09 2018-07-13 中北大学 一种基于Fano共振纳米光波导加速度计制备方法
CN108279320B (zh) * 2018-02-09 2020-12-04 中北大学 一种基于Fano共振纳米光波导加速度计制备方法

Also Published As

Publication number Publication date
FR3041625B1 (fr) 2021-07-30
JP2018529532A (ja) 2018-10-11
FR3041625A1 (fr) 2017-03-31
US20200198962A1 (en) 2020-06-25
EP3356287A1 (fr) 2018-08-08

Similar Documents

Publication Publication Date Title
FR2982852A1 (fr) Boitier de microsysteme electromecanique et son procede de realisation
FR2817994A1 (fr) Panneau acoustique sandwich
EP2284121B1 (fr) Structure à microcavité et structure d'encapsulation d'un dispositif microélectronique
EP2510236A1 (fr) Element flexible pour micro-pompe
EP2823273B1 (fr) Procede de fabrication d'un capteur de pression
WO2017055029A1 (fr) Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
EP2207748B1 (fr) Composant electronique a connexions par billes decouplees mecaniquement
FR3040072A1 (fr) Composant d'une installation de gaz d'echappement
EP3208200B1 (fr) Structure monobloc pour panneau de satellite
WO2010138968A3 (fr) Procédé et appareil pour fournir des micromiroirs et des réseaux de micromiroirs à facteur de forme élevé avec capacité de montage en surface
EP2397530B1 (fr) Procédé de collage calibré en épaisseur entre au moins deux substrats
FR2972848A1 (fr) Appareil et procédé de collage par adhésion moléculaire avec minimisation de déformations locales
EP3035017B1 (fr) Capteur differentiel de temperature
FR2948495A1 (fr) Composants a contact électrique traversant et procédé de fabrication ainsi que système comportant de tels composants
FR2895567A1 (fr) Microcomposant comportant deux plaquettes interconnectees par des picots et procede d'interconnexion associe
JP6267549B2 (ja) 光センサ
EP1427008B1 (fr) Procédé de fabrication d'un module électronique comportant un composant actif sur une embase
EP3031775B1 (fr) Procede de realisation d'une connexion electrique dans un via borgne
FR3036226A1 (fr) Connexion par confinement d'un materiau entre deux elements de contact
EP1675168A2 (fr) Procédé et dispositif de positionnement de billes de connexion pour circuits intégrés
EP3971133B1 (fr) Procédé de fabrication d'un dispositif micro-fluidique et dispositif fabriqué par ledit procédé
EP1168405A2 (fr) Outillage de pose d'espaceurs dans un écran plat de visualisation
EP2519087B1 (fr) Capot d'encapsulation d'un système à connexions électriques, procédé de fabrication d'un tel capot, système encapsulé comprenant un tel capot et empilement de tels systèmes
FR3022697A1 (fr) Dispositif de connexion electrique a elements de connexion comportant des membranes deformables
FR3126061A1 (fr) Procédé d’assemblage d’une pièce en silicium sur un support

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16769883

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2018511203

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE