JP2018529532A - チップ、インターポーザおよび支持体などの2つの要素を付着させるための装置 - Google Patents
チップ、インターポーザおよび支持体などの2つの要素を付着させるための装置 Download PDFInfo
- Publication number
- JP2018529532A JP2018529532A JP2018511203A JP2018511203A JP2018529532A JP 2018529532 A JP2018529532 A JP 2018529532A JP 2018511203 A JP2018511203 A JP 2018511203A JP 2018511203 A JP2018511203 A JP 2018511203A JP 2018529532 A JP2018529532 A JP 2018529532A
- Authority
- JP
- Japan
- Prior art keywords
- stud
- chip
- support
- recess
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
- B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/32147—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
本発明は、チップ、インターポーザおよび支持体などの2つの要素11、12を付着させるための装置であって、2つの要素11、12のうちの少なくとも1つがマイクロ製造される装置に関し、装置が、第1要素11に構築され、第2要素12に対向するように延びる少なくとも1つの突出スタッド25と、スタッド25の一方の端部27と第2要素12との間に付着領域16を作るように構成されるスタッド25と、スタッド25を第2要素12に付着させるように、付着領域16内に配置される付着層14と、凹部30であって、付着層14が、少なくとも部分的に凹部30内へと延びるように、付着領域16内に形成される凹部30を備える。
Description
本発明は、チップ、インターポーザおよび支持体などの、マイクロエレクトロニクスの分野における少なくとも1つがマイクロ製造される2つの要素を付着させるための装置に関する。本発明は、インターポーザを用いて、または用いずにマイクロ製造チップを、支持体上へと付着されることを可能にする。本発明は、加速度計またはジャイロメータのタイプのセンサ、圧力センサ、光部品または電力部品に特に有利に適用される。
マイクロ製造チップは、MEMS(マイクロ電子機械システム)チップまたはMOEMS(マイクロ光電気機械システム)チップなどの、外部条件に対し高感度のチップを含む。マイクロ製造チップは、シリコンチップ(熱膨張係数2〜4ppm/℃)とアルミナ支持体(熱膨張係数7ppm/℃〜12ppm/℃)との熱膨張係数の差により、チップが上に取り付けられる時に支持体に起こる熱機械的応力に敏感である場合がある。一旦組み立てられ、その微細かつ敏感な機械構造が、製品の動作に支障をきたし得る局所または伸長した応力点を有するマイクロ製造チップの場合においては、特に上記の通りである。
マイクロ製造チップの感度を高めるためには、支持体からチップへの熱伝達または応力伝達または機械的運動を制限する必要がある。
これらのマイクロ製造チップは、従来、チップと支持体との間のインターポーザを用いて、または用いずに、支持体上に取り付けられる。インターポーザは、チップの取り付け、および/またはチップと支持体との間における熱交換および機械的応力の制限を容易にすることに役立つ。
特許文献1は、インターポーザを介して支持体に接続されるチップを開示している。インターポーザは、インターポーザと支持体との間の熱経路を増加させるように、カラムにより支持体上に取り付けられる。したがってインターポーザ上に取り付けられるチップと、支持体との間の熱交換が減少する。しかし、この解決方法は、インターポーザおよびカラムの両方を使用することにより、チップと支持体との間の、取り付け装置の容積を大きく増加させる。
さらに、特許文献2は、支持体上に直接取り付けられるチップを開示している。チップは、スタッドと支持体との間に付着領域を作るように、チップ内部の、支持体に対向する表面上に構築される突出スタッドを含む。付着層、たとえば接着剤が、チップを支持体上に付着させるために、スタッドと支持体との間に配置される。スタッドの存在により、チップと支持体との間の接触領域を制限すること、そしてチップと支持体との間の熱交換を制限することが可能になる。しかし、支持体と接触するスタッドの表面が不十分であることが多いため、この解決方法では、チップが支持体に正しく付着されない。したがって、付着に関する制約を満たすために、支持体と接触するスタッドの表面が大型となる。
したがって、本発明の技術的課題は、付着領域を、チップの影響を受けやすい領域から分離させつつ付着の質を保証しながらも、チップと、支持体またはインターポーザとの間の付着表面を制限することにある。
本発明は、付着層が少なくとも部分的に凹部内へと延びるような、凹部を有する1つまたは複数のスタッドを使用することによって、この技術的課題を解決することを提案する。
そのために、本発明は、チップ、インターポーザおよび支持体などの2つの要素を付着させるための装置であって、前記2つの要素のうちの少なくとも1つがマイクロ製造される装置に関し、前記装置が、第1要素に構築され、第2要素に対向するように延びる少なくとも1つの突出スタッドであって、前記スタッドの一方の端部と前記第2要素との間に付着領域を作るように構成されるスタッドと、前記スタッドを前記第2要素に付着させるように、付着領域内に配置される付着層と、前記付着領域内に形成される凹部を備え、前記凹部は、前記付着層が少なくとも部分的に前記凹部内へと延びるように構成されている。
本発明は、少なくとも空洞部において、2つの要素の間の付着層の高さを精密に調節し、2つの要素の間の最小の機械的応力を調節することを可能にする。
2つの要素の間の機械的強度が向上することにより、スタッドと第2要素との間に必要とされる付着表面が減少する。
さらに、付着層は、チップと支持体との間における運動応力の一部を吸収することを可能にする。したがって、凹部の形状により予め定められる機械的強度はまた、この、チップと支持体との間における運動応力の機械的吸収性能を調節することを可能にする。
一実施形態によると、装置は、材料を前記スタッドまたは前記第2要素の反対表面上に配置させることによって形成される少なくとも1つのマイクロカラムをさらに含み、前記マイクロカラムが、前記マイクロカラムにおいて、前記付着層の最小厚さを保証するように制御された高さを有する。本実施形態は、少なくともマイクロカラムにおいて、付着層の厚さを保証し、そして、凹部に入り込む付着層の領域外の、2つの要素の間において、最小の機械的強度を構成するという利点を有する。
一実施形態によると、前記凹部は前記スタッドに形成される。本実施形態は、特別な処理なしで、従来の第2要素を使用することを可能にする。
一実施形態によると、前記凹部は、前記スタッドが前記凹部に入り込み得るように、前記スタッドに対向する位置にある前記第2要素に形成される。本実施形態は、第2要素に対する第1要素の設置、またはその逆をガイドすることを可能にする。
一実施形態によると、
前記スタッドは、前記付着領域と接触する前記スタッドの前記端部にて開口する、前記凹部の高さの、少なくとも1つの縦方向凹部を含む。
前記スタッドは、前記付着領域と接触する前記スタッドの前記端部にて開口する、前記凹部の高さの、少なくとも1つの縦方向凹部を含む。
本実施形態は、支持体の変形応力の一部を吸収することを可能にする。実際、縦方向凹部が、スタッドが横応力の影響下、または軸応力の影響下のいずれかにおいて変形し得るように、付着領域に対し横方向の弾性を生じさせる。横応力は、膨張効果差により、チップと支持体との間に生じ得る。横応力は、付着層の材料が圧縮されるときに、チップと支持体との間に生じてもよく、したがって、縦方向凹部は、衝撃吸収効果を得ることを可能にする。
一実施形態によると、装置は、前記第2要素に構築され、前記付着領域内で前記第1要素の前記スタッドに対向するように延びる第2スタッドを含む。本実施形態は、付着領域の高さをスタッドの端部表面の全体に亘り異なるように調節することを可能にする。
一実施形態によると、装置は、任意に異なるサイズおよび形状を有し、アレイとして編成される、スタッドのセットを含む。本実施形態は、付着領域の保持および接着の向上を可能にする。アレイはまた、応力の分散の向上を可能にする。アレイのパターンは、正方形、円形または他の形状となり得る。アレイは、チップの表面全体に亘り均等に分布し得る、または特定の領域に限定され得る。
一実施形態によると、前記第1要素はチップであり、前記第2要素は支持体であるか、または、前記第1要素は支持体であり、前記第2要素はチップである。本実施形態は、インターポーザを排することを可能にする。
一実施形態によると、装置は、前記チップと前記支持体を接続するように構成されるインターポーザを含み、前記第1要素は前記チップであり前記第2要素は前記インターポーザであるか、または、前記第1要素は前記インターポーザであり前記第2要素は前記チップである。
本発明を実施する方法およびそこから得られる利点が、添付の図面の機能として、非制限の例として提供される以下の実施形態から明白となるであろう。
本発明は、チップと支持体とを直接またはインターポーザを用いて接続することを可能にする。インターポーザが無い場合、本発明は、チップと支持体との間において実施される。インターポーザがある場合、本発明は、チップとインターポーザとの間もしくは、インターポーザと支持体との間に、またはその両方において実施される。これら実施形態のすべてを包括するために、本開示は、その間に本発明が実施される2つの要素11、12を記述する。これら要素11、12は、チップ、インターポーザ、または支持体である。これら要素11、12の中でも、第1要素11は、少なくとも1つのスタッド25を有するとして区別される。
図1は、インターポーザによって支持体に接続されるチップを示している。本発明は、チップおよびインターポーザである2つの要素11、12の間で実施される。そして支持体は、第3要素13に相当する。第1要素11であるインターポーザは、従来の付着層15によって、第3要素13に接続される下面を含む。下面と反対側の第1要素11の上面は、4つのスタッド25を形成するように構築される。構築作業は、第1要素11の上面にスタッド25を作るように、第1要素11から材料の厚さを除去することを含む。各スタッド25は、第2要素12であるチップに向かって延びる。スタッド25の上側端部27は、第2要素12と共に付着層14が配置される付着領域16を作るために構成される。2つの要素11、12の間の付着層14の厚さを制御するために、凹部30がスタッド25に形成され、上側端部27にて開口する。好ましくは、凹部30は、その幅全体に亘る一定の深さを有する。
チップが付着層14に適用されると、チップと付着層14との接着を向上させるために、チップは、インターポーザに押し付けられる。そして付着層14は、スタッド25のいずれかの側部にあふれる可能性があり、凹部30の外側のこの付着層14の厚さを調節することは、特に困難である。
図2は、凹部30の外側の、スタッド25の上側端部27上に配置されるマイクロカラム31を使用し、この問題に対処することを可能にする図1の変形例を示す。これらマイクロカラム31は、チップの適用中、インターポーザに対するチップの圧力に耐えることを可能にする。好ましくは、複数のマイクロカラム31は、40〜140μmの、実質的に等しい高さを有する。好ましくは、これらマイクロカラム31は、小型の金のビードをインターポーザ上に溶接し、そしてこの金のビードを、マイクロカラム31を形成するように引っ張ることによって、金から作られる。
図3〜5は、インターポーザを必要とせず、2つの要素11、12がチップおよび支持体である変形例を示す。図3の場合、第1要素11はチップであり、第2要素12は支持体である。チップは、支持体の方向に延びる3つのスタッド25を備え、凹部30が、下側端部に配置される。付着層14は、スタッド25の下側端部と支持体の上面との間に配置される。
図4の場合、第1要素11は支持体であり、第2要素12はチップである。支持体は、チップの方向に延びる3つのスタッド25を含む。チップはまた、支持体の各スタッド25と対向するような凹部30を作るように構築される。したがって、凹部30は、スタッド25内ではなく、第2要素12に形成される。そのためにも、凹部30の形状は、スタッド25の形状に適合している。支持体を有するチップを組み立てるために、付着層14は、凹部30内に配置され得る。そしてチップに対する圧力により、付着層14が凹部30の底部からスタッド25の基部へと分布することが可能になる。
代替的に、スタッド25および/または凹部30の形状は、スタッド25を凹部30内でセンタリングすることによって、2つの要素11、12の互いに対しての位置決めおよび調節をガイドするように、円錐台状となり得る。
図5の場合、第1要素11は、支持体のままであり、第2要素12はチップである。凹部30は、各スタッド25の上端部に構築され、マイクロカラムは、凹部30の外側の、スタッド25の上端部に配置される。さらに、第2要素12は、付着領域16内の支持体の方向に延びる第2スタッドを作るためにも構築される。好ましくは、第2スタッドは、マイクロカラムが第2スタッドと接触しないように、凹部30の表面に適合した表面を有する。第2スタッドは、チップを支持体上に配置する間に、付着層14を凹部30内に押し込むことを可能にする。
好ましくは、スタッド25は、シリコンウェハ上における集合的な製造ステップ中に、製造工程の最後の、材料のリソグラフィおよびエッチングのための標準的な方法により作られる。スタッド25の高さは、深掘り反応性イオンエッチングを用いるエッチング方法の間に、制御および調節され得る。典型的には、高さが10μm〜300μmであるスタッド25を作ることが可能である。特に、最大高さを制限するのは、基板の厚さである。接着剤を使用する付着の場合、40μm〜80μmの典型的な高さで十分である。たとえば100μm〜500μmの高さのように、高さがより高くなると、用いられる形態に依存して、機械的な結合分離機能が向上し得る。スタッド25の表面は、電気的接触または接着を促進するために、シリコン製であってもよく、または絶縁体(酸化シリコン、窒化物など)もしくは任意の種類の金属で被膜されてもよい。
製造方法は、スタッド25の形状の種類に関するいずれの制限も引き起こさない。パターンは、円形、正方形、星形または他の任意の形状となり得る。パターンは、均等、中空でもよく、またはエッチングのアレイを有してもよい。製造中に構成要素の後面に直接、付着パターンを画定することにより、支持体への最終の付着中における、構成要素の自己位置決めが非常に簡素なものとなる。付着領域は、第1要素11上にのみ画定されている。したがって、シリコンウェハ上における標準のフォトリソグラフィー法により、スタッド25を、チップの可動式の内部部品に対し、5μm以内で精密に位置決めすることが非常に容易である。これは、チップおよび支持体の組み立てにおける、従来の付着中の約50μmの典型的な位置決めよりも格段に良好である。
チップと支持体との間を結合分離することの目的は、いずれの外部応力も、測定される寸法を除き内部の可動部分に伝達されないようにすることである。中でも、様々な材料間における熱応力差のすべてが、破壊的効果(ドリフト、熱ヒステリシス、オフセットなど)を引き起こす。したがって、理想的には、可動構造は、完全浮遊しなければならないか、または接触点が可能な限り小さくなければならない。
図6a〜6fは、第1要素11、たとえばチップの(1つまたは複数の)スタッド25の異なる形状および形態を示している。図6aおよび図6bは、単一のスタッド25を示しており、そのセクションは長円形または矩形のいずれかである。図6cおよび図6dは、協働してチップに対する支持体の運動応力を吸収するように対称に配置される4つのスタッド25を示している。図6eおよび図6fは、アレイとして編成され、付着層14の保持および接着の向上を可能にするスタッド25のセットを示している。各セットのスタッド25はまた、応力の分散を向上し得る。アレイは、図6eでは、表面の全体に亘り均等に分布され得る、または、図6fでは、特定の領域に限定される。
代替的に、アレイのスタッド25の幾何学的形状は、第1要素11と第2要素12との間の機械的応力の結合分離を調節するような方法で、アレイの形態に適合している。たとえば、第2要素12は、中央部のスタッド25および周辺部のスタッド25により第1要素11に接続され得る。周辺部のスタッド25の変形性能は、中央部のスタッド25の変形性能より優れている。したがって、2つの要素11、12間の位置に関連して、第1要素11と第2要素12との間の可変の機械的結合分離を引き起こすことが可能である。スタッド25の変形性能は、たとえば、スタッド25の厚さの変更、または凹部30の容量の増加により調節され得る。
図7a〜7eは、スタッド25が中空であり横弾性を有する、スタッド25の実施形態を示している。したがって、スタッド25は、膨張効果差に関連する横応力の影響下、または付着層14を圧縮する軸応力の影響下で変形可能である。そのためにも、各スタッド25は、スタッド25の変形を可能にする、縦方向凹部35を有する。各凹部35は、付着領域16内にくるように、スタッド25の端部27にて開口する。次に、スタッド25は、縦方向凹部35間の複数のストリップ50に区分けされる。さらに、スタッド25のねじれを可能にするために、凹部35は、付着層14が凹部35を通るように延び、2つの要素11、12の間でより容易に分配されることを可能にする。
スタッド25がストリップ50の形状で作られる場合、凹部30は、ストリップ50間の内側容量により画定される。各凹部35は、スタッド25の内壁が、凹部30を画定するために、仮想的に連続しているとみなせるように、隣り合う2つのストリップ50の線形回帰により数学的に充填される。
そのようなスタッド25の製造は、スリットなしのスタッド25の製造よりもわずかに複雑であるが、同種の方法を使うことを必要とする。システムおよび応力の機械的シミュレーションにより、この弾性効果および応力の減少を最大限に利用する傾向のある複雑な幾何学配置を設計することが可能である。
たとえば、図7aは、それぞれが3つの凹部35により区分けされている、直径の異なる2つの同心リングを含むスタッド25を示している。図7bは、それぞれが6つの凹部35によって区分けされている、直径の異なる2つの同心リングにより囲繞される中央スタッドを含むスタッド25を示している。図7cは、2つの壁を含むスタッド25を示しており、C字状のセクションを有する2つの壁は、これらの壁の間のセクションがS字状となる凹部35を形成するように組み合っている。図7dは、8つの凹部35によって区分けされるリング、およびマイクロカラム31が設けられる上側端部27を含む、スタッド25を示している。
代替的に、ストリップ50は、互いに独立し、第1要素11の異なる場所に配置され得る。この場合、接着は、ストリップ50の端部27に位置する接合箇所を用いて、またはスリットが充分に狭い場合に、ストリップ50内に含まれる凹部30を完全に充填することによって実施される。
代替的に、2つの異なる要素11、12を接続するために、本実施形態は、組み合わされ、移動させられ得る。代替的に、スタッド25はまた、支持体上におけるチップの位置決めをガイドするために配置されてもよい。
したがって、本発明は、マイクロ製造チップの性能を、チップとその支持体との相互作用を制限することにより向上させることが可能である。
Claims (9)
- チップ、インターポーザおよび支持体などの2つの要素(11、12)を付着させるための装置であって、前記2つの要素(11、12)のうちの少なくとも1つがマイクロ製造され、前記装置が、
第1要素(11)に構築され、第2要素(12)に対向するように延びる少なくとも1つの突出スタッド(25)であって、前記スタッド(25)の一方の端部(27)と前記第2要素(12)との間に付着領域(16)を作るように構成されるスタッド(25)と、
前記スタッド(25)を前記第2要素(12)に付着させるように、前記付着領域(16)内に配置される付着層(14)と、
を備え、前記装置が、
前記付着領域(16)内に形成される凹部(30)をさらに備え、前記凹部は、前記付着層(14)が少なくとも部分的に前記凹部(30)内へと延びるように構成されている、装置。 - 材料を前記スタッド(25)または前記第2要素の反対表面上に配置させることによって形成される少なくとも1つのマイクロカラム(31)をさらに含み、前記マイクロカラム(31)が、前記マイクロカラム(31)において前記付着層(14)の最小厚さを保証するように制御された高さを有することを特徴とする、請求項1記載の装置。
- 前記凹部(30)は、前記スタッド(25)に形成されることを特徴とする、請求項1または2記載の装置。
- 前記凹部(30)は、前記スタッド(25)が、前記凹部(30)に入り込み得るように、前記スタッド(25)に対向する位置にある前記第2要素(12)に形成されることを特徴とする、請求項1または2記載の装置。
- 前記スタッド(25)は、前記付着領域(16)と接触する前記スタッド(25)の前記端部(27)にて開口する、前記凹部の高さの、少なくとも1つの縦方向凹部(35)を含むことを特徴とする、請求項1〜3のいずれか1項に記載の装置。
- 前記第2要素(12)に構築され、前記付着領域(16)内で前記第1要素(11)の前記スタッド(25)に対向するように延びる第2スタッドを含むことを特徴とする、請求項1〜5のいずれか1項に記載の装置。
- 任意に異なるサイズおよび形状を有し、アレイとして編成される、スタッド(25)のセットを含むことを特徴とする、請求項1〜6のいずれか1項に記載の装置。
- 前記第1要素(11)はチップであり、前記第2要素(12)は支持体であるか、
または、
前記第1要素(11)は支持体であり、前記第2要素(12)はチップであることを特徴とする、請求項1〜7のいずれか1項に記載の装置。 - 前記チップと前記支持体を接続するように構成されるインターポーザを含み、
前記第1要素(11)は前記チップであり前記第2要素(12)は前記インターポーザであるか、または、
前記第1要素(11)は前記インターポーザであり前記第2要素(12)は前記チップであることを特徴とする、請求項1〜7のいずれか1項に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1559213A FR3041625B1 (fr) | 2015-09-29 | 2015-09-29 | Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support |
FR1559213 | 2015-09-29 | ||
PCT/EP2016/070993 WO2017055029A1 (fr) | 2015-09-29 | 2016-09-06 | Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018529532A true JP2018529532A (ja) | 2018-10-11 |
Family
ID=55299585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018511203A Pending JP2018529532A (ja) | 2015-09-29 | 2016-09-06 | チップ、インターポーザおよび支持体などの2つの要素を付着させるための装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20200198962A1 (ja) |
EP (1) | EP3356287A1 (ja) |
JP (1) | JP2018529532A (ja) |
FR (1) | FR3041625B1 (ja) |
WO (1) | WO2017055029A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2555412A (en) | 2016-10-25 | 2018-05-02 | Atlantic Inertial Systems Ltd | Inertial sensor |
CN108279320B (zh) * | 2018-02-09 | 2020-12-04 | 中北大学 | 一种基于Fano共振纳米光波导加速度计制备方法 |
Family Cites Families (74)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3310871A (en) * | 1964-04-20 | 1967-03-28 | Scovill Manufacturing Co | Method of collapsing stud breast |
US3871015A (en) * | 1969-08-14 | 1975-03-11 | Ibm | Flip chip module with non-uniform connector joints |
JPH07112041B2 (ja) * | 1986-12-03 | 1995-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
US5251806A (en) * | 1990-06-19 | 1993-10-12 | International Business Machines Corporation | Method of forming dual height solder interconnections |
US5454506A (en) * | 1994-03-01 | 1995-10-03 | International Business Machines Corporation | Structure and process for electro/mechanical joint formation |
JPH07307410A (ja) * | 1994-05-16 | 1995-11-21 | Hitachi Ltd | 半導体装置 |
JPH10209210A (ja) * | 1997-01-20 | 1998-08-07 | Sharp Corp | 半導体装置及びその製造方法並びにその検査方法 |
US5830781A (en) * | 1997-04-22 | 1998-11-03 | General Instrument Corp. | Semiconductor device soldering process |
US6053394A (en) * | 1998-01-13 | 2000-04-25 | International Business Machines Corporation | Column grid array substrate attachment with heat sink stress relief |
US6531664B1 (en) * | 1999-04-05 | 2003-03-11 | Delphi Technologies, Inc. | Surface mount devices with solder |
US20020093108A1 (en) * | 2001-01-15 | 2002-07-18 | Grigorov Ilya L. | Flip chip packaged semiconductor device having double stud bumps and method of forming same |
US6551859B1 (en) * | 2001-02-22 | 2003-04-22 | National Semiconductor Corporation | Chip scale and land grid array semiconductor packages |
JP3829325B2 (ja) * | 2002-02-07 | 2006-10-04 | 日本電気株式会社 | 半導体素子およびその製造方法並びに半導体装置の製造方法 |
JP3717899B2 (ja) * | 2002-04-01 | 2005-11-16 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
TW563232B (en) * | 2002-08-23 | 2003-11-21 | Via Tech Inc | Chip scale package and method of fabricating the same |
US6750549B1 (en) * | 2002-12-31 | 2004-06-15 | Intel Corporation | Variable pad diameter on the land side for improving the co-planarity of ball grid array packages |
US7271497B2 (en) * | 2003-03-10 | 2007-09-18 | Fairchild Semiconductor Corporation | Dual metal stud bumping for flip chip applications |
US6888255B2 (en) * | 2003-05-30 | 2005-05-03 | Texas Instruments Incorporated | Built-up bump pad structure and method for same |
US7144538B2 (en) * | 2003-06-26 | 2006-12-05 | Semiconductor Components Industries, Llc | Method for making a direct chip attach device and structure |
JP4503963B2 (ja) * | 2003-09-18 | 2010-07-14 | 株式会社山武 | センサの電極取出し方法 |
US20050095835A1 (en) * | 2003-09-26 | 2005-05-05 | Tessera, Inc. | Structure and method of making capped chips having vertical interconnects |
TWI223363B (en) * | 2003-11-06 | 2004-11-01 | Ind Tech Res Inst | Bonding structure with compliant bumps |
KR101249555B1 (ko) * | 2003-11-10 | 2013-04-01 | 스태츠 칩팩, 엘티디. | 범프-온-리드 플립 칩 인터커넥션 |
US20060216860A1 (en) * | 2005-03-25 | 2006-09-28 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
US7118389B2 (en) * | 2004-06-18 | 2006-10-10 | Palo Alto Research Center Incorporated | Stud bump socket |
US20060055032A1 (en) * | 2004-09-14 | 2006-03-16 | Kuo-Chin Chang | Packaging with metal studs formed on solder pads |
JP4409455B2 (ja) * | 2005-01-31 | 2010-02-03 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP4551255B2 (ja) * | 2005-03-31 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20070045812A1 (en) * | 2005-08-31 | 2007-03-01 | Micron Technology, Inc. | Microfeature assemblies including interconnect structures and methods for forming such interconnect structures |
US20070045840A1 (en) * | 2005-09-01 | 2007-03-01 | Delphi Technologies, Inc. | Method of solder bumping a circuit component and circuit component formed thereby |
US7713782B2 (en) * | 2006-09-22 | 2010-05-11 | Stats Chippac, Inc. | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps |
US7700475B1 (en) * | 2006-10-05 | 2010-04-20 | Marvell International Ltd. | Pillar structure on bump pad |
US7521284B2 (en) * | 2007-03-05 | 2009-04-21 | Texas Instruments Incorporated | System and method for increased stand-off height in stud bumping process |
US20080251866A1 (en) | 2007-04-10 | 2008-10-16 | Honeywell International Inc. | Low-stress hermetic die attach |
US20090091027A1 (en) * | 2007-10-05 | 2009-04-09 | Powertech Technology Inc. | Semiconductor package having restraining ring surfaces against soldering crack |
TWI357137B (en) * | 2007-10-19 | 2012-01-21 | Advanced Semiconductor Eng | Flip chip package structure and carrier thereof |
TWI358799B (en) * | 2007-11-26 | 2012-02-21 | Unimicron Technology Corp | Semiconductor package substrate and method of form |
US8900931B2 (en) * | 2007-12-26 | 2014-12-02 | Skyworks Solutions, Inc. | In-situ cavity integrated circuit package |
US20100019346A1 (en) * | 2008-07-28 | 2010-01-28 | Mete Erturk | Ic having flip chip passive element and design structure |
MY149251A (en) * | 2008-10-23 | 2013-07-31 | Carsem M Sdn Bhd | Wafer-level package using stud bump coated with solder |
DE102009002363B4 (de) * | 2009-04-14 | 2019-03-07 | Robert Bosch Gmbh | Verfahren zum Befestigen einer ersten Trägereinrichtung an einer zweiten Trägereinrichtung |
US8143704B2 (en) * | 2009-10-02 | 2012-03-27 | Texas Instruments Incorporated | Electronic assemblies including mechanically secured protruding bonding conductor joints |
US20110122592A1 (en) * | 2009-11-24 | 2011-05-26 | Sanka Ganesan | First-level interconnects with slender columns, and processes of forming same |
JP5237242B2 (ja) * | 2009-11-27 | 2013-07-17 | 日東電工株式会社 | 配線回路構造体およびそれを用いた半導体装置の製造方法 |
US20130026609A1 (en) * | 2010-01-18 | 2013-01-31 | Marvell World Trade Ltd. | Package assembly including a semiconductor substrate with stress relief structure |
US8354747B1 (en) * | 2010-06-01 | 2013-01-15 | Amkor Technology, Inc | Conductive polymer lid for a sensor package and method therefor |
US20120001340A1 (en) * | 2010-06-30 | 2012-01-05 | General Electric Company | Method and system for alignment of integrated circuits |
EP2405469B1 (en) * | 2010-07-05 | 2016-09-21 | ATOTECH Deutschland GmbH | Method to form solder alloy deposits on substrates |
JP5927756B2 (ja) * | 2010-12-17 | 2016-06-01 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
US20120267779A1 (en) * | 2011-04-25 | 2012-10-25 | Mediatek Inc. | Semiconductor package |
US9252094B2 (en) * | 2011-04-30 | 2016-02-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming an interconnect structure with conductive material recessed within conductive ring over surface of conductive pillar |
US8435881B2 (en) * | 2011-06-23 | 2013-05-07 | STAT ChipPAC, Ltd. | Semiconductor device and method of forming protective coating over interconnect structure to inhibit surface oxidation |
US9230933B2 (en) * | 2011-09-16 | 2016-01-05 | STATS ChipPAC, Ltd | Semiconductor device and method of forming conductive protrusion over conductive pillars or bond pads as fixed offset vertical interconnect structure |
EP2573516B1 (en) * | 2011-09-21 | 2013-11-20 | Tronics Microsystems S.A. | A micro-electromechanical gyro device |
US8912651B2 (en) * | 2011-11-30 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package-on-package (PoP) structure including stud bulbs and method |
EP2607849A1 (en) * | 2011-12-22 | 2013-06-26 | Tronics Microsystems S.A. | Multiaxial micro-electronic inertial sensor |
US9646923B2 (en) * | 2012-04-17 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices |
US8803333B2 (en) * | 2012-05-18 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional chip stack and method of forming the same |
US8703539B2 (en) * | 2012-06-29 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple die packaging interposer structure and method |
JPWO2014033977A1 (ja) * | 2012-08-29 | 2016-08-08 | パナソニックIpマネジメント株式会社 | 半導体装置 |
US8901681B1 (en) | 2013-03-12 | 2014-12-02 | Qualtre, Inc. | Method and apparatus for attachment of MEMS devices |
US9779965B2 (en) * | 2013-10-08 | 2017-10-03 | Kulicke And Soffa Industries, Inc. | Systems and methods for bonding semiconductor elements |
US9379078B2 (en) * | 2013-11-07 | 2016-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D die stacking structure with fine pitches |
US9540231B2 (en) * | 2014-01-28 | 2017-01-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | MEMS device with a bonding layer embedded in the cap |
US9786633B2 (en) * | 2014-04-23 | 2017-10-10 | Massachusetts Institute Of Technology | Interconnect structures for fine pitch assembly of semiconductor structures and related techniques |
US9691686B2 (en) * | 2014-05-28 | 2017-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact pad for semiconductor device |
US9305877B1 (en) * | 2014-10-30 | 2016-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D package with through substrate vias |
JP6439389B2 (ja) * | 2014-11-05 | 2018-12-19 | 富士電機株式会社 | 半導体装置 |
FR3028257A1 (fr) * | 2014-11-10 | 2016-05-13 | Tronic's Microsystems | Procede de fabrication d'un dispositif electromecanique et dispositif correspondant |
KR102159873B1 (ko) * | 2016-02-18 | 2020-10-15 | 애플 인크. | 마이크로드라이버 및 마이크로 led에 대한 백플레인 구조 및 프로세스 |
US20190148325A1 (en) * | 2017-11-10 | 2019-05-16 | Advanced Semiconductor Engineering, Inc. | Electronic device and method for manufacturing the same |
US20190279924A1 (en) * | 2018-03-09 | 2019-09-12 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method of manufacturing the same |
US10629558B2 (en) * | 2018-05-08 | 2020-04-21 | Advanced Semiconductor Engineering, Inc. | Electronic device |
US11127706B2 (en) * | 2018-09-28 | 2021-09-21 | Intel Corporation | Electronic package with stud bump electrical connections |
-
2015
- 2015-09-29 FR FR1559213A patent/FR3041625B1/fr active Active
-
2016
- 2016-09-06 WO PCT/EP2016/070993 patent/WO2017055029A1/fr active Application Filing
- 2016-09-06 US US15/753,615 patent/US20200198962A1/en not_active Abandoned
- 2016-09-06 EP EP16769883.6A patent/EP3356287A1/fr not_active Withdrawn
- 2016-09-06 JP JP2018511203A patent/JP2018529532A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
FR3041625A1 (fr) | 2017-03-31 |
US20200198962A1 (en) | 2020-06-25 |
FR3041625B1 (fr) | 2021-07-30 |
EP3356287A1 (fr) | 2018-08-08 |
WO2017055029A1 (fr) | 2017-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7912235B2 (en) | Capacitive microphone and method for making the same | |
EP2860990B1 (en) | Method of improving mems microphone mechanical stability | |
TWI438431B (zh) | 加速度感測器(二) | |
US8921164B2 (en) | Semiconductor integrated device assembly process | |
US8590389B2 (en) | MEMS pressure sensor device and manufacturing method thereof | |
CN105307091B (zh) | Mems膜超程止挡部 | |
TW201912560A (zh) | 微機電系統封裝體和抗靜摩擦裝置的製造方法 | |
US9383382B2 (en) | Microelectromechanical sensor with out-of-plane sensing and process for manufacturing a microelectromechanical sensor | |
JP2015052594A (ja) | 改良されたキャップ接合境界を備えた絶対圧力センサ | |
JP2018529532A (ja) | チップ、インターポーザおよび支持体などの2つの要素を付着させるための装置 | |
TW201922610A (zh) | 微機械z軸慣性感測器 | |
JP2013031917A (ja) | 埋設電極を有する浮遊隔膜構造の製造方法 | |
KR20170138947A (ko) | 미세 전자 기계 디바이스 및 미세 전자 기계 디바이스 제조 방법 | |
US10988377B2 (en) | Method for producing a stress-decoupled micromechanical pressure sensor | |
JP6051873B2 (ja) | 物理量センサおよびその製造方法 | |
US20200140259A1 (en) | Method of forming semiconductor device structure | |
US10536760B2 (en) | Microelectromechanical system | |
US7487678B2 (en) | Z offset MEMS devices and methods | |
JP2016036904A (ja) | マイクロ電気機械システム(mems)構造内の応力隔離特徴部のモノリシック集積 | |
JP2013003112A (ja) | 構造体 | |
JP6185988B2 (ja) | ウェハ及びその製造方法 | |
US7737514B1 (en) | MEMS pressure sensor using area-change capacitive technique | |
JP2010071850A (ja) | 加速度センサ素子、加速度センサ装置及び加速度センサ素子の製造方法 | |
TWI623733B (zh) | 壓力感測器以及其製造方法 | |
JP2010078425A (ja) | 加速度センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180425 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20180425 |