FR3041625A1 - Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support - Google Patents

Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support Download PDF

Info

Publication number
FR3041625A1
FR3041625A1 FR1559213A FR1559213A FR3041625A1 FR 3041625 A1 FR3041625 A1 FR 3041625A1 FR 1559213 A FR1559213 A FR 1559213A FR 1559213 A FR1559213 A FR 1559213A FR 3041625 A1 FR3041625 A1 FR 3041625A1
Authority
FR
France
Prior art keywords
stud
chip
support
cavity
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1559213A
Other languages
English (en)
Other versions
FR3041625B1 (fr
Inventor
Valerie Volant
Olivier Gigan
Jacques Leclerc
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tronics Microsystems SA
Original Assignee
Tronics Microsystems SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tronics Microsystems SA filed Critical Tronics Microsystems SA
Priority to FR1559213A priority Critical patent/FR3041625B1/fr
Priority to EP16769883.6A priority patent/EP3356287A1/fr
Priority to US15/753,615 priority patent/US20200198962A1/en
Priority to PCT/EP2016/070993 priority patent/WO2017055029A1/fr
Priority to JP2018511203A priority patent/JP2018529532A/ja
Publication of FR3041625A1 publication Critical patent/FR3041625A1/fr
Application granted granted Critical
Publication of FR3041625B1 publication Critical patent/FR3041625B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32147—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

L'invention concerne un dispositif de fixation de deux éléments (11-12) tels qu'une puce, un interposeur et un support dont un au moins des deux éléments (11-12) est micro fabriqué, le dispositif comportant : - au moins un plot (25) saillant et structuré dans un premier élément (11) s'étendant en regard du deuxième élément (12), - le plot (25) étant configuré pour créer une zone de fixation (16) entre une extrémité (27) du plot (25) et le deuxième élément (12), - une couche de fixation (14) déposée dans la zone de fixation (16) de sorte à fixer le plot (25) avec le deuxième élément (12), et - une cavité (30) réalisée au niveau de la zone de fixation (16) de sorte que la couche de fixation (14) s'étende au moins en partie à l'intérieur de la cavité (30).

Description

DISPOSITIF DE FIXATION DE DEUX ELEMENTS TELS QU’UNE PUCE. UN INTERPOSEUR ET UN SUPPORT
Domaine Technique
La présente invention concerne un dispositif de fixation de deux éléments du domaine microélectronique tels qu’une puce, un interposeur et un support dont au moins un des éléments est micro-fabriqué. L’invention permet de fixer une puce micro-fabriquée sur un support avec ou sans interposeur. L’invention trouve une application particulièrement avantageuse pour les capteurs du type accéléromètre ou gyromètre, les capteurs de pression, les composants optiques ou les composants de puissance.
Art anterieur
Les puces micro-fabriquées comprennent des puces très sensibles aux conditions extérieures tels que les puces de type MEMS (acronyme pour « micro-electromechanical System » en anglais, ou « microsystème électromécanique » en français) ou les puces de type MOEMS (acronyme pour « micro-opto-electromechanical System » en anglais, ou « microsystème opto-électromécanique » en français). Les puces micro-fabriquées présentent parfois une sensibilité aux contraintes thermomécaniques subies par le support sur lequel la puce est montée du fait de la différence de coefficient d’expansion thermique entre la puce en silicium (CTE compris entre 2 et 4 ppm/°C) et le support en alumine (CTE compris entre 7ppm/°C et 12ppm/°C). C’est le cas plus particulièrement des puces micro-fabriquées dont les structures mécaniques fines et sensibles présentent, une fois assemblées, des points de contraintes localisés ou étendus pouvant perturber le fonctionnement du produit.
Pour améliorer la sensibilité des puces micro-fabriquées, il est nécessaire de limiter la transmission thermique ou la transmission des contraintes ou des déplacements mécaniques du support à la puce.
Ces puces micro-fabriquées sont classiquement montées sur un support avec ou sans interposeur entre la puce et le support. L’interposeur a pour fonction de faciliter le montage de la puce et/ou de limiter les échanges thermiques et les contraintes mécaniques entre la puce et le support.
La demande de brevet américain N° US 2008/251866 décrit une puce reliée à un support par l’intermédiaire d’un interposeur. L’interposeur est monté sur le support par des colonnes de sorte à augmenter le chemin thermique entre l’interposeur et le support. Les échanges de chaleurs sont ainsi réduits entre la puce, montée sur l’interposeur, et le support. Cependant, cette solution augmente fortement l’encombrement du dispositif de montage entre la puce et le support par l’utilisation à la fois d’un interposeur et des colonnes.
Par ailleurs, le brevet américain N° US 8,901,681 décrit une puce montée directement sur un support. La puce comporte un plot saillant et structuré dans la puce sur la face en regard du support de sorte à créer une zone de fixation entre le plot et le support. Une couche de fixation, par exemple une colle, est alors déposée entre le plot et le support pour fixer la puce sur le support. La présence du plot permet de limiter la zone de contact entre la puce et le support et ainsi de limiter les échanges thermiques entre la puce et le support. Cependant, cette solution ne permet pas de fixer correctement la puce sur le support car la surface du plot au contact du support est souvent insuffisante. Ainsi, la surface du plot au contact du support est surdimensionnée pour répondre aux contraintes de fixation.
Le problème technique de l’invention consiste donc à limiter la surface de fixation entre une puce et un support ou un interposeur en garantissant la qualité de la fixation, tout en éloignant les zones de fixation des zones sensibles de la puce.
Expose de l’invention
La présente invention propose de répondre à ce problème technique en utilisant un ou plusieurs plots présentant une cavité de sorte que la couche de fixation s’étende au moins en partie à l’intérieur de la cavité. A cet effet, l’invention concerne un dispositif de fixation de deux éléments tels qu’une puce, un interposeur et un support dont un au moins des deux éléments est micro fabriqué, le dispositif comportant : - au moins un plot saillant et structuré dans un premier élément s’étendant en regard du deuxième élément, - le plot étant configuré pour créer une zone de fixation entre une extrémité du plot et le deuxième élément, - une couche de fixation déposée dans la zone de fixation de sorte à fixer le plot avec le deuxième élément, et - une cavité réalisée au niveau de la zone de fixation de sorte que la couche de fixation s’étende au moins en partie à l’intérieur de la cavité. L’invention permet de régler avec précision la hauteur de la couche de fixation entre les deux éléments, au moins au niveau de la cavité, et ainsi d’ajuster une contrainte mécanique minimum entre les deux éléments. L’amélioration de la résistance mécanique entre les deux éléments entraîne une réduction de la surface de fixation nécessaire entre le plot et le deuxième élément.
En outre, la couche de fixation permet d’absorber une partie des contraintes de déplacement entre la puce et le support. Ainsi, la résistance mécanique prédéterminée par la forme de la cavité permet également de régler cette capacité d’absorption mécanique des contraintes de déplacement entre la puce et le support.
Selon un mode de réalisation, le dispositif comporte en outre au moins une micro-colonne formée par un dépôt de matière sur le plot ou sur la surface en regard du deuxième élément, la micro-colonne présentant une hauteur contrôlée de sorte à garantir, au niveau de la micro-colonne, une épaisseur minimum de la couche de fixation. Ce mode de réalisation présente l’avantage de garantir l’épaisseur de la couche de fixation au moins au niveau des micro-colonnes et ainsi de paramétrer une résistance mécanique minimum entre les deux éléments en dehors de la zone de la couche de fixation pénétrant dans la cavité.
Selon un mode de réalisation, la cavité est réalisée dans le plot. Ce mode de réalisation permet d’utiliser un deuxième élément classique sans traitement particulier.
Selon un mode de réalisation, la cavité est réalisée dans le deuxième élément en regard du plot, de sorte que le plot puisse pénétrer dans la cavité. Ce mode de réalisation permet de guider la mise en place du premier élément par rapport au deuxième élément ou inversement.
Selon un mode de réalisation, le plot comporte au moins un évidement longitudinal sur la hauteur de la cavité, débouchant sur l’extrémité du plot au contact de la zone de fixation.
Ce mode de réalisation permet d’absorber une partie des contraintes de déformation du support. En effet, l’évidement longitudinal crée une élasticité transverse à la zone de fixation de sorte que le plot puisse se déformer, soit sous l’effet des contraintes transverses, soit sous l’effet des contraintes axiales. Les contraintes transverses peuvent apparaître entre une puce et un support par les effets de dilatations différentielles. Les contraintes axiales peuvent apparaître entre une puce et un support lorsque le matériau de la couche de fixation se comprime, l’évidement longitudinal permet d’obtenir ainsi un effet d’amortissement.
Selon un mode de réalisation, le dispositif comporte un second plot structuré dans le deuxième élément, le second plot s’étendant en regard du plot du premier élément dans la zone de fixation. Ce mode de réalisation permet de régler la hauteur de la zone de fixation de manière différente sur toute la surface d’extrémité du plot.
Selon un mode de réalisation, le dispositif comporte un ensemble de plots, de dimensions et de formes éventuellement différentes, organisés en réseau. Ce mode de réalisation permet d’améliorer la tenue et l’adhésion de la zone de fixation. Le réseau permet également d’améliorer la dissipation des contraintes. Le motif du réseau peut être un carré, un cercle ou toute autre forme. Le réseau peut être réparti uniformément sur toute la surface de la puce ou limité à une zone particulière.
Selon un mode de réalisation, le premier élément est une puce et le second élément est un support ou inversement. Ce mode de réalisation permet de s’affranchir de l’interposeur.
Selon un mode de réalisation, le dispositif comporte un interposeur configuré pour relier la puce et le support, le premier élément étant la puce et le second élément étant l’interposeur ou inversement.
Description sommaire des figures
La manière de réaliser l’invention ainsi que les avantages qui en découlent, ressortiront bien du mode de réalisation qui suit, donné à titre indicatif mais non limitatif, à l’appui des figures annexées dans lesquelles les figures 1 à 7 représentent : - Figure 1 : une vue en coupe d’une puce reliée à un support par un interposeur structuré selon un premier mode de réalisation de l’invention ; - Figure 2 : une vue en coupe de l’interposeur de la Figure 1 selon un deuxième mode de réalisation de l’invention ; - Figure 3 : une vue en coupe d’une puce structurée reliée directement à un support selon un troisième mode de réalisation de l’invention ; - Figure 4 : une vue en coupe d’une puce reliée directement à un support structuré selon un quatrième mode de réalisation de l’invention ; - Figure 5 : une vue en coupe d’une puce reliée directement à un support structuré selon un cinquième mode de réalisation de l’invention ; - Figures 6a-6f : plusieurs vues de dessous de la disposition d’au moins un plot par rapport à la puce selon l’invention ; et - Figures 7a-7d : plusieurs vues de face en perspective d’un plot selon l’invention.
Description detaillee de l’invention L’invention permet de relier une puce et un support directement ou par l’intermédiaire d’un interposeur. Lorsqu’il n’y a pas d’interposeur, l’invention est mise en œuvre entre la puce et le support. Lorsqu’il y a un interposeur, l’invention peut être mise en œuvre entre la puce et l’interposeur, entre l’interposeur et le support ou les deux. Pour couvrir l’intégralité de ces modes de réalisation, la description décrit deux éléments 11, 12 entre lesquels l’invention est mise en œuvre. Ces éléments 11, 12 sont une puce, un interposeur ou un support. Parmi ces deux éléments 11, 12, on distingue comme étant le premier élément 11 celui qui porte au moins un plot 25.
La Figure 1 illustre une puce reliée à un support par l’intermédiaire d’un interposeur. L’invention est mise en œuvre entre deux éléments 11, 12 que sont la puce et l’interposeur. Le support correspond alors à un troisième élément 13. Un premier élément 11, l’interposeur, comporte une face inférieure reliée au troisième élément 13 par une couche de fixation 15 classique. La face supérieure du premier élément 11, opposée à la face inférieure, est structurée de sorte à former quatre plots 25. L’opération de structuration consiste à retirer une épaisseur de matière du premier élément 11 de sorte à créer les plots 25 sur la surface supérieure du premier élément 11. Chaque plot 25 s’étend en direction d’un deuxième élément 12, la puce. Une extrémité supérieure 27 du plot 25 est configurée pour créer une zone de fixation 16 avec le deuxième élément 12 au niveau de laquelle une couche de fixation 14 est déposée. Afin de contrôler l’épaisseur de la couche de fixation 14 entre les deux éléments 11, 12, une cavité 30 est réalisée dans le plot 25 et débouche sur l’extrémité supérieure 27. De préférence, la cavité 30 présente une profondeur constante sur toute sa largeur.
Lorsque la puce est appliquée sur la couche de fixation 14, la puce est pressée contre l’interposeur de sorte à améliorer l’adhérence de la puce avec la couche de fixation 14. La couche de fixation 14 peut alors déborder de part et d’autre du plot 25 et il est particulièrement difficile de régler l’épaisseur de cette couche de fixation 14 en dehors de la cavité 30.
La Figure 2 illustre une variante de la Figure 1 permettant de répondre à ce problème au moyen de micro-colonnes 31 déposées sur l’extrémité supérieure 27 des plots 25 en dehors de la cavité 30. Ces micro-colonnes 31 permettent de résister à la pression de la puce contre l’interposeur lors de l’application de la puce. De préférence, les micro-colonnes 31 présentent une hauteur sensiblement égale et comprise entre 40 et 140 pm. De préférence, ces micro-colonnes 31 sont réalisées en or en soudant une petite boule d’or sur l’interposeur puis en tirant cette boule d’or pour former une micro-colonne 31.
Les Figures 3 à 5 illustrent des variantes dans lesquelles l’interposeur n’est plus nécessaire, les deux éléments 11, 12 étant la puce et le support. Dans le cas de la Figure 3, le premier élément 11 est la puce et le deuxième élément 12 est le support. La puce comporte trois plots 25 s’étendant en direction du support dans lesquels une cavité 30 est ménagée au niveau de l’extrémité inférieure. La couche de fixation 14 est déposée entre l’extrémité inférieure des plots 25 et une face supérieure du support.
Dans le cas de la Figure 4, le premier élément 11 est le support et le deuxième élément 12 est la puce. Le support comporte trois plots 25 s’étendant en direction de la puce. La puce est également structurée de sorte à créer une cavité 30 destinée à venir en regard de chaque plot 25 du support. La cavité 30 n’est donc pas formée dans le plot 25 mais dans le deuxième élément 12. Pour ce faire, la forme de la cavité 30 est adaptée à la forme du plot 25. Pour assembler la puce avec le support, la couche de fixation 14 peut être disposée dans la cavité 30. L’effort de pression sur la puce permet alors de répartir la couche de fixation 14 depuis le fond de la cavité 30 jusqu’à la base du plot 25.
En variante, la forme du plot 25 et/ou de la cavité 30 peut être tronconique de sorte à guider le positionnement et l’ajustement des deux éléments 11-12 l’un par rapport à l’autre par centrage du plot 25 dans la cavité 30.
Dans le cas de la Figure 5, le premier élément 11 est encore le support et le deuxième élément 12 est la puce. La cavité 30 est ménagée au niveau de l’extrémité supérieur de chaque plot 25 et des micro-colonnes sont déposées sur l’extrémité supérieure des plots 25 en dehors de la cavité 30. En outre, le deuxième élément 12 est également structuré pour créer un second plot s’étendant en direction du support dans la zone de fixation 16. De préférence, le second plot présente une surface adaptée à la surface de la cavité 30 de sorte que les micro-colonnes ne soient pas en contact avec le second plot. Le second plot permet d’enfoncer la couche de fixation 14 dans la cavité 30 lors de la mise en place de la puce sur le support.
De préférence, les plots 25 sont réalisés pendant les étapes de fabrication collectives au niveau d’une galette de silicium par un procédé standard de lithographie et gravure du matériau en fin du processus de fabrication. La hauteur des plots 25 est contrôlable et ajustable pendant le procédé de gravure par gravure ionique réactive profonde. H est typiquement possible de faire des plots 25 dont la hauteur est comprise entre 10pm et 300pm. C’est en particulier l’épaisseur du substrat qui limite la hauteur maximale. Pour des reports par colle, une hauteur typique de 40pm à 80pm est suffisante. Des hauteurs plus importantes peuvent améliorer les fonctions de découplage mécanique selon les topologies mises en œuvre, par exemple des hauteurs comprises entre lOOpm et 500pm. La surface des plots 25 peut être en silicium ou couverte par un diélectrique (Oxyde de silicium, nitrure ou autre) ou par tout type de métaux pour faciliter un contact électrique ou une adhésion.
Le procédé de fabrication n’induit aucune limitation sur le type de forme du plot 25. Les motifs peuvent être des ronds, des carrés, des étoiles ou toute autre forme. Les motifs peuvent être uniformes, évidés ou présenter des réseaux de gravure. La définition du motif de report directement sur la face arrière du composant pendant la fabrication permet un auto-alignement très simple du composant pendant le report final sur le support, la zone de report étant uniquement définie sur le premier élément 11. Ainsi grâce aux techniques de photo-lithogravure standard sur une galette de silicium, il est très facile de positionner précisément les plots 25 par rapport aux parties mobiles internes d’une puce à mieux que 5pm près. Ce qui est nettement meilleur que l’alignement typique pendant les reports classiques en assemblage d’une puce et d’un support, qui est de l’ordre de 50pm.
Le but du découplage entre la puce et le support est de ne pas transmettre de contrainte externe sur les parties mobiles internes en dehors de la grandeur à mesurer. Entre autre, toute les contraintes thermiques différentielles entre les divers matériaux vont induire des effets perturbateurs (dérive, hystérésis thermique, offset...). Idéalement, la structure mobile doit donc être complètement suspendue ou les points de contact doivent être aussi petits que possible.
Les Figures 6a à 6a illustrent différentes formes et différentes topologies du ou des plots 25 d’un premier élément 11, par exemple une puce. Les Figures 6a et 6b illustrent un plot 25 unique dont la section est soit ovale soit rectangulaire. Les Figures 6c et 6d illustrent quatre plots 25 positionnés de manière symétrique de sorte à coopérer pour absorber les contraintes de déplacement du support par rapport à la puce. Les Figures 6e et 6f illustrent des ensembles de plots 25 organisées en réseau permettant d’améliorer la tenue et l’adhésion de la couche de fixation 14. Chaque ensemble de plots 25 peut aussi améliorer la dissipation des contraintes. Le réseau peut être réparti uniformément sur toute la surface, Figure 6e, ou limité à une zone particulière, Figure 6f.
En variante, la géométrie des plots 25 du réseau est adaptée à la topologie du réseau de sorte à ajuster le découplage des contraintes mécaniques entre le premier élément 11 et le deuxième élément 12. Par exemple, le deuxième élément 12 peut être relié au premier élément 11 par un plot 25 central et des plots 25 périphériques avec une capacité de déformation des plots 25 périphériques supérieure à la capacité de déformation du plot 25 central. Ainsi, il est possible de créer un découplage mécanique variable entre le premier élément 11 et le deuxième élément 12 en fonction de la position entre les deux éléments 11-12. La capacité de déformation du plot 25 peut être réglée, par exemple, par une variation de l’épaisseur du plot 25 ou une augmentation du volume de la cavité 30.
Les Figures 7a à 7e illustrent, des modes de réalisation des plots 25 dans lesquels les plots 25 sont creux et présentent une élasticité transverse. Ainsi, les plots 25 sont aptes à se déformer, soit sous l'effet des contraintes transverses liées à des effets de dilatation différentiels, soit sous l'effet de contraintes axiales qui viendraient comprimer la couche de fixation 14. Pour ce faire, chaque plot 25 présente des évidements longitudinaux 35 permettant une déformation du plot 25. Chaque évidement 35 débouche sur l’extrémité 27 du plot 25 destinée à venir dans la zone de fixation 16. Le plot 25 est alors sectionné en plusieurs lamelles 50 entre les évidements longitudinaux 35. En plus de permettre une torsion du plot 25, les évidements 35 permettent à la couche de fixation 14 de s’étendre au travers des évidements 35 et de se répartir plus facilement entre deux éléments 11, 12.
Lorsque le plot 25 est réalisé sous forme de lamelles 50, la cavité 30 est définie par le volume interne entre les lamelles 50. Chaque évidement 35 est mathématiquement comblé par une progression linéaire des deux lamelles 50 voisines de sorte à considérer une paroi interne du plot 25 fictivement continue pour définir la cavité 30.
La réalisation d'un tel plot 25 est légèrement plus complexe que celle d'un plot 25 non fendu, mais fait appel au même type de procédé. Par simulation mécanique du système et des contraintes, on peut concevoir de géométries complexes qui tendent à optimiser cet effet élastique et la réduction des contraintes.
Par exemple, la Figure 7a illustre un plot 25 comportant deux anneaux concentriques de diamètres différents, chaque anneau étant sectionné par trois évidements 35. La Figure 7b illustre un plot 25 comportant un plot central entouré par deux anneaux concentriques de diamètres différents, chaque anneau étant sectionné par six évidements 35. La Figure 7c illustre un plot 25 comportant deux parois de section en forme de C imbriquées de sorte à former un évidement 35 dont la section entre ces parois est en forme de S. La Figure 7d illustre un plot 25 comportant un anneau sectionné par huit évidements 35 et dont l’extrémité supérieure 27 est pourvue de micro-colonnes 31.
En variante, les lamelles 50 peuvent être indépendantes les unes des autres et disposées à différents endroits du premier élément 11. Dans ce cas, le collage s’effectue par un joint disposé sur l’extrémité 27 des lamelles 50 ou par le remplissage complet de la cavité 30 comprise à l’intérieur des lamelles 50 lorsque les fentes sont assez étroites.
En variante, les modes de réalisation peuvent être combinés et déplacés pour relier deux éléments 11, 12 différents. En variante, les plots 25 peuvent également être disposés pour guider le positionnement d’une puce sur un support. L’invention permet ainsi d’augmenter les performances d’une puce micro-fabriquée en limitant son interaction avec son support.

Claims (9)

  1. REVENDICATIONS
    1. Dispositif de fixation de deux éléments (11-12) tels qu’une puce, un interposeur et un support dont un au moins des deux éléments (11-12) est micro fabriqué, le dispositif comportant : - au moins un plot (25) saillant et structuré dans un premier élément (11) s’étendant en regard du deuxième élément (12), - le plot (25) étant configuré pour créer une zone de fixation (16) entre une extrémité (27) du plot (25) et le deuxième élément (12), et - une couche de fixation (14) déposée dans la zone de fixation (16) de sorte à fixer le plot (25) avec le deuxième élément (12), caractérisé en ce que le dispositif comporte en outre : - une cavité (30) réalisée au niveau de la zone de fixation (16) de sorte que la couche de fixation (14) s’étende au moins en partie à l’intérieur de la cavité (30).
  2. 2. Dispositif selon la revendication 1, caractérisé en ce qu’il comporte en outre au moins une micro-colonne (31) formée par un dépôt de matière sur le plot (25) ou sur la surface en regard du deuxième élément, la micro-colonne (31) présentant une hauteur contrôlée de sorte à garantir, au niveau de la micro-colonne (31), une épaisseur minimum de la couche de fixation (14).
  3. 3. Dispositif selon la revendication 1 ou 2, caractérisé en ce que la cavité (30) est réalisée dans le plot (25).
  4. 4. Dispositif selon la revendication 1 ou 2, caractérisé en ce que la cavité (30) est réalisée dans le deuxième élément (12) en regard du plot (25) de sorte que le plot (25) puisse pénétrer dans la cavité (30).
  5. 5. Dispositif selon l’une des revendications 1 à 3, caractérisé en ce que le plot (25) comporte au moins un évidement longitudinal (35) sur la hauteur de la cavité, débouchant sur l’extrémité (27) du plot (25) au contact de la zone de fixation (16).
  6. 6. Dispositif selon l’une des revendications 1 à 5, caractérisé en ce qu’il comporte un second plot structuré dans le deuxième élément (12), le second plot s’étendant en regard du plot (25) du premier élément (11) dans la zone de fixation (16).
  7. 7. Dispositif selon l’une des revendications 1 à 6, caractérisé en ce qu’il comporte un ensemble de plots (25), de dimensions et de formes éventuellement différentes, organisés en réseau.
  8. 8. Dispositif selon l’une des revendications 1 à 7, caractérisé en ce que le premier élément (11) est une puce et le second élément (12) est un support ou inversement.
  9. 9. Dispositif selon l’une des revendications 1 à 7, caractérisé en ce qu’il comporte un interposeur configuré pour relier la puce et le support, le premier élément (11) étant la puce et le second élément (12) étant l’inteiposeur ou inversement.
FR1559213A 2015-09-29 2015-09-29 Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support Active FR3041625B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1559213A FR3041625B1 (fr) 2015-09-29 2015-09-29 Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
EP16769883.6A EP3356287A1 (fr) 2015-09-29 2016-09-06 Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
US15/753,615 US20200198962A1 (en) 2015-09-29 2016-09-06 Device for Attaching Two Elements Such as a Chip, an Interposer and a Support
PCT/EP2016/070993 WO2017055029A1 (fr) 2015-09-29 2016-09-06 Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
JP2018511203A JP2018529532A (ja) 2015-09-29 2016-09-06 チップ、インターポーザおよび支持体などの２つの要素を付着させるための装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1559213A FR3041625B1 (fr) 2015-09-29 2015-09-29 Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support

Publications (2)

Publication Number Publication Date
FR3041625A1 true FR3041625A1 (fr) 2017-03-31
FR3041625B1 FR3041625B1 (fr) 2021-07-30

Family

ID=55299585

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1559213A Active FR3041625B1 (fr) 2015-09-29 2015-09-29 Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support

Country Status (5)

Country Link
US (1) US20200198962A1 (fr)
EP (1) EP3356287A1 (fr)
JP (1) JP2018529532A (fr)
FR (1) FR3041625B1 (fr)
WO (1) WO2017055029A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2555412A (en) 2016-10-25 2018-05-02 Atlantic Inertial Systems Ltd Inertial sensor
CN108279320B (zh) * 2018-02-09 2020-12-04 中北大学 一种基于Fano共振纳米光波导加速度计制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2286989A (en) * 1994-03-01 1995-09-06 Ibm Structure and process for electro-mechanical joint formation.
US20100258884A1 (en) * 2009-04-14 2010-10-14 Julian Gonska Method for attaching a first carrier device to a second carrier device and micromechanical components
US20150210537A1 (en) * 2014-01-28 2015-07-30 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device and method of forming the same

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3310871A (en) * 1964-04-20 1967-03-28 Scovill Manufacturing Co Method of collapsing stud breast
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
JPH07307410A (ja) * 1994-05-16 1995-11-21 Hitachi Ltd 半導体装置
JPH10209210A (ja) * 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
US5830781A (en) * 1997-04-22 1998-11-03 General Instrument Corp. Semiconductor device soldering process
US6053394A (en) * 1998-01-13 2000-04-25 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US6531664B1 (en) * 1999-04-05 2003-03-11 Delphi Technologies, Inc. Surface mount devices with solder
US20020093108A1 (en) * 2001-01-15 2002-07-18 Grigorov Ilya L. Flip chip packaged semiconductor device having double stud bumps and method of forming same
US6551859B1 (en) * 2001-02-22 2003-04-22 National Semiconductor Corporation Chip scale and land grid array semiconductor packages
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
TW563232B (en) * 2002-08-23 2003-11-21 Via Tech Inc Chip scale package and method of fabricating the same
US6750549B1 (en) * 2002-12-31 2004-06-15 Intel Corporation Variable pad diameter on the land side for improving the co-planarity of ball grid array packages
US7271497B2 (en) * 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US6888255B2 (en) * 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
US7144538B2 (en) * 2003-06-26 2006-12-05 Semiconductor Components Industries, Llc Method for making a direct chip attach device and structure
JP4503963B2 (ja) * 2003-09-18 2010-07-14 株式会社山武 センサの電極取出し方法
US20050095835A1 (en) * 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
TWI223363B (en) * 2003-11-06 2004-11-01 Ind Tech Res Inst Bonding structure with compliant bumps
KR101249555B1 (ko) * 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US20060216860A1 (en) * 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US7118389B2 (en) * 2004-06-18 2006-10-10 Palo Alto Research Center Incorporated Stud bump socket
US20060055032A1 (en) * 2004-09-14 2006-03-16 Kuo-Chin Chang Packaging with metal studs formed on solder pads
JP4409455B2 (ja) * 2005-01-31 2010-02-03 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US20070045840A1 (en) * 2005-09-01 2007-03-01 Delphi Technologies, Inc. Method of solder bumping a circuit component and circuit component formed thereby
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
US7700475B1 (en) * 2006-10-05 2010-04-20 Marvell International Ltd. Pillar structure on bump pad
US7521284B2 (en) * 2007-03-05 2009-04-21 Texas Instruments Incorporated System and method for increased stand-off height in stud bumping process
US20080251866A1 (en) 2007-04-10 2008-10-16 Honeywell International Inc. Low-stress hermetic die attach
US20090091027A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Semiconductor package having restraining ring surfaces against soldering crack
TWI357137B (en) * 2007-10-19 2012-01-21 Advanced Semiconductor Eng Flip chip package structure and carrier thereof
TWI358799B (en) * 2007-11-26 2012-02-21 Unimicron Technology Corp Semiconductor package substrate and method of form
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US20100019346A1 (en) * 2008-07-28 2010-01-28 Mete Erturk Ic having flip chip passive element and design structure
MY149251A (en) * 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
US8143704B2 (en) * 2009-10-02 2012-03-27 Texas Instruments Incorporated Electronic assemblies including mechanically secured protruding bonding conductor joints
US20110122592A1 (en) * 2009-11-24 2011-05-26 Sanka Ganesan First-level interconnects with slender columns, and processes of forming same
JP5237242B2 (ja) * 2009-11-27 2013-07-17 日東電工株式会社 配線回路構造体およびそれを用いた半導体装置の製造方法
US20130026609A1 (en) * 2010-01-18 2013-01-31 Marvell World Trade Ltd. Package assembly including a semiconductor substrate with stress relief structure
US8354747B1 (en) * 2010-06-01 2013-01-15 Amkor Technology, Inc Conductive polymer lid for a sensor package and method therefor
US20120001340A1 (en) * 2010-06-30 2012-01-05 General Electric Company Method and system for alignment of integrated circuits
EP2405469B1 (fr) * 2010-07-05 2016-09-21 ATOTECH Deutschland GmbH Procédé pour la formation de dépôts d'alliage de soudure sur des substrats
JP5927756B2 (ja) * 2010-12-17 2016-06-01 ソニー株式会社 半導体装置及び半導体装置の製造方法
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US9252094B2 (en) * 2011-04-30 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure with conductive material recessed within conductive ring over surface of conductive pillar
US8435881B2 (en) * 2011-06-23 2013-05-07 STAT ChipPAC, Ltd. Semiconductor device and method of forming protective coating over interconnect structure to inhibit surface oxidation
US9230933B2 (en) * 2011-09-16 2016-01-05 STATS ChipPAC, Ltd Semiconductor device and method of forming conductive protrusion over conductive pillars or bond pads as fixed offset vertical interconnect structure
EP2573516B1 (fr) * 2011-09-21 2013-11-20 Tronics Microsystems S.A. Un gyroscope micro-electromécanique
US8912651B2 (en) * 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
EP2607849A1 (fr) * 2011-12-22 2013-06-26 Tronics Microsystems S.A. Capteur inertiel micro-électronique multiaxial
US9646923B2 (en) * 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US8803333B2 (en) * 2012-05-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
US8703539B2 (en) * 2012-06-29 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple die packaging interposer structure and method
JPWO2014033977A1 (ja) * 2012-08-29 2016-08-08 パナソニックＩｐマネジメント株式会社 半導体装置
US8901681B1 (en) 2013-03-12 2014-12-02 Qualtre, Inc. Method and apparatus for attachment of MEMS devices
US9779965B2 (en) * 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US9379078B2 (en) * 2013-11-07 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D die stacking structure with fine pitches
US9786633B2 (en) * 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
US9691686B2 (en) * 2014-05-28 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor device
US9305877B1 (en) * 2014-10-30 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package with through substrate vias
JP6439389B2 (ja) * 2014-11-05 2018-12-19 富士電機株式会社 半導体装置
FR3028257A1 (fr) * 2014-11-10 2016-05-13 Tronic's Microsystems Procede de fabrication d'un dispositif electromecanique et dispositif correspondant
KR102159873B1 (ko) * 2016-02-18 2020-10-15 애플 인크. 마이크로드라이버 및 마이크로 led에 대한 백플레인 구조 및 프로세스
US20190148325A1 (en) * 2017-11-10 2019-05-16 Advanced Semiconductor Engineering, Inc. Electronic device and method for manufacturing the same
US20190279924A1 (en) * 2018-03-09 2019-09-12 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US10629558B2 (en) * 2018-05-08 2020-04-21 Advanced Semiconductor Engineering, Inc. Electronic device
US11127706B2 (en) * 2018-09-28 2021-09-21 Intel Corporation Electronic package with stud bump electrical connections

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2286989A (en) * 1994-03-01 1995-09-06 Ibm Structure and process for electro-mechanical joint formation.
US20100258884A1 (en) * 2009-04-14 2010-10-14 Julian Gonska Method for attaching a first carrier device to a second carrier device and micromechanical components
US20150210537A1 (en) * 2014-01-28 2015-07-30 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device and method of forming the same

Also Published As

Publication number Publication date
US20200198962A1 (en) 2020-06-25
FR3041625B1 (fr) 2021-07-30
EP3356287A1 (fr) 2018-08-08
WO2017055029A1 (fr) 2017-04-06
JP2018529532A (ja) 2018-10-11

Similar Documents

Publication Publication Date Title
EP2863420B1 (fr) Procédé amélioré d'assemblage par collage direct entre deux éléments, chaque élément comprenant des portions de métal et de matériaux diélectriques
FR2982852A1 (fr) Boitier de microsysteme electromecanique et son procede de realisation
FR3041625A1 (fr) Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
EP2510236A1 (fr) Element flexible pour micro-pompe
FR2989967A1 (fr) Procede de fabrication d'un dispositif de fenetre optique d'un composant mems et composant obtenu
WO2013131973A1 (fr) Procede de fabrication d'un capteur de pression et capteur correspondant
WO2009060029A1 (fr) Composant electronique a connexions par billes decouplees mecaniquement
FR3018953A1 (fr) Puce de circuit integre montee sur un interposeur
WO2004112961A1 (fr) Procede de collage de substrats micro-structures
EP2397530B1 (fr) Procédé de collage calibré en épaisseur entre au moins deux substrats
FR2972848A1 (fr) Appareil et procédé de collage par adhésion moléculaire avec minimisation de déformations locales
EP0735582A1 (fr) Boîtier de montage d'une puce de circuit intégré
JP6267549B2 (ja) 光センサ
CA2915856A1 (fr) Capteur differentiel de temperature
FR2895567A1 (fr) Microcomposant comportant deux plaquettes interconnectees par des picots et procede d'interconnexion associe
EP1427008B1 (fr) Procédé de fabrication d'un module électronique comportant un composant actif sur une embase
FR2861217A1 (fr) Dispositif optique pour boitier semi-conducteur optique et procede de fabrication.
EP3502045B1 (fr) Procede d exposition d'une region sur une face d'un dispositif electronique
FR3036226A1 (fr) Connexion par confinement d'un materiau entre deux elements de contact
EP3031775B1 (fr) Procede de realisation d'une connexion electrique dans un via borgne
EP1675168A2 (fr) Procédé et dispositif de positionnement de billes de connexion pour circuits intégrés
EP3971133B1 (fr) Procédé de fabrication d'un dispositif micro-fluidique et dispositif fabriqué par ledit procédé
FR3030734A1 (fr) Capteur differentiel de temperature.
FR3075991A1 (fr) Procede de fabrication de structures de couplage et d'alignement d'une fibre optique
JP2009184070A (ja) Ｍｅｍｓデバイスとｍｅｍｓデバイスの製造方法

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170331

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9