JP6439389B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6439389B2 JP6439389B2 JP2014225323A JP2014225323A JP6439389B2 JP 6439389 B2 JP6439389 B2 JP 6439389B2 JP 2014225323 A JP2014225323 A JP 2014225323A JP 2014225323 A JP2014225323 A JP 2014225323A JP 6439389 B2 JP6439389 B2 JP 6439389B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- conductive post
- solder
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1は、本発明の一実施形態のパワー半導体モジュール10の模式的な断面図である。
パワー半導体モジュール10は、例えばスイッチング素子と還流ダイオードが逆並列に接続されて上アーム及び下アームが構成された回路を有している。パワー半導体モジュール10は、絶縁基板11、半導体チップ12、プリント基板14及び導電ポスト15を備えている。パワー半導体モジュール10は、さらに外部端子16及び封止材17を備えている。
導電ポスト15の側面には、溝が形成されている。この溝は、本実施形態の特徴部分であるので、図2を用いて後で詳述する。
導電ポスト15の側面には、はんだ18と接する側面からプリント基板14に接する側面にわたって延びる溝15aが形成されている。
図4(a)に示す導電ポスト15Aは、側面に7本の溝15aが設けられている例である。導電ポスト15Aから理解できるように、溝15aの数は特に限定されない。少なくとも1本あればよい。
図4(b)に示す導電ポスト15Bは角柱の外形に4本の溝15aが設けられて概略十字形の断面形状を有している例である。15Bから理解されるように導電ポストの形状は円柱形状に限られず角柱形状であってもよい。
図4(c)に示す導電ポスト15Cは溝15aの幅が、導電ポストの軸線方向に沿って異なり、はんだ18と接する側が広く、プリント基板14と接する側が狭い例である。はんだ18と接する側面の溝15aの幅が広いことにより、溝15a内に溶融したはんだを容易に導くことができる。さらに、プリント基板に近づくにつれて溝15aの幅が細くすることにより、溝15aの毛細管現象の効果が生じ易くなる。これらの効果により、フィレットの広がりを効果的に抑制することができる。
図4(d)に示す導電ポスト15Dは、角柱の外形に横断面で円弧形状になる4本の溝が設けられている例である。導電ポスト15Dから理解されるように溝15aの形状は、横断面で多角形に限られず円弧形状であってもよい。
図4(e)に示す導電ポスト15Eは、円柱の外形に側面の全周にわたって多数の溝15aが設けられている例である。
図5(b)に示す導電ポスト15Gは、溝15aが、傾斜角度が異なる複数の溝からなる例である。導電ポスト15Gから理解されるように、傾斜角度が異なる複数の溝を設けることができる。
図5(c)示す導電ポスト15Hは、溝15aが、導電ポストの軸線方向と平行な方向に対して傾斜し、かつ、溝15aの幅が、はんだ18と接する側が広く、プリント基板と接する側が狭い例である。導電ポスト15Hから理解されるように、らせん状の溝であっても、プリント基板に近づくにつれて溝15aの幅が次第に細くなるような構成にすることができる。
次に、実施形態2のパワー半導体モジュールを説明する。図6は、半導体チップ12と配線部材13近傍の模式的な拡大図であり、先に説明した実施形態1の図2に対応している。図6において、図2と同一部材については、同一の符号を付している。したがって、各部材についての重複する説明は省略する。
なお、図2及び図6では導電ポスト15が、プリント基板14から先に突出していないが、導電ポスト15は、プリント基板14から先に突出していてもよい。
11 絶縁基板
11a 絶縁板
11b 回路板
11c 金属板
12 半導体チップ
13 配線部材
14 プリント基板
14a 絶縁層
14b 金属層
15 導電ポスト
15a 溝
16 外部端子
17 封止材
18 はんだ
19 はんだレジスト
Claims (5)
- 絶縁板と回路板を有する絶縁基板と、
おもて面に電極を有し、裏面が該回路板に固定された半導体チップと、
該半導体チップのおもて面及び該回路板に対向するプリント基板と、
一端が該半導体チップの該電極又は該回路板にはんだにより接続され、他端が該プリント基板に接続され、該はんだに接する側面から該プリント基板に接する側面にわたって延びる溝を有する導電ポストと、
を備え、
前記溝が、傾斜角度が異なる複数の溝からなる半導体装置。 - 前記導電ポストの一端が、前記半導体チップの前記電極に前記はんだにより接続されている請求項1記載の半導体装置。
- 前記溝の延伸方向が、前記導電ポストの軸線方向と平行な方向に対して45°以内である請求項1記載の半導体装置。
- 前記導電ポストの外径は、半導体チップに接続する一端からプリント基板に接続する他端にわたって一定である請求項1記載の半導体装置。
- 前記半導体チップのおもて面の隣接する導電ポストの間に、はんだレジストが備えられている請求項2記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014225323A JP6439389B2 (ja) | 2014-11-05 | 2014-11-05 | 半導体装置 |
US14/873,906 US10242961B2 (en) | 2014-11-05 | 2015-10-02 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014225323A JP6439389B2 (ja) | 2014-11-05 | 2014-11-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016092233A JP2016092233A (ja) | 2016-05-23 |
JP6439389B2 true JP6439389B2 (ja) | 2018-12-19 |
Family
ID=55853514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014225323A Expired - Fee Related JP6439389B2 (ja) | 2014-11-05 | 2014-11-05 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10242961B2 (ja) |
JP (1) | JP6439389B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3041625B1 (fr) * | 2015-09-29 | 2021-07-30 | Tronics Microsystems | Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support |
JP2019207897A (ja) * | 2016-09-29 | 2019-12-05 | 三菱電機株式会社 | パワーモジュール、その製造方法および電力変換装置 |
US10615321B2 (en) | 2017-08-21 | 2020-04-07 | Seoul Semiconductor Co., Ltd. | Light emitting device package |
JP7094677B2 (ja) * | 2017-09-15 | 2022-07-04 | タイコエレクトロニクスジャパン合同会社 | 基板実装端子 |
JP7413668B2 (ja) | 2019-07-19 | 2024-01-16 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP2021129046A (ja) * | 2020-02-14 | 2021-09-02 | 富士電機株式会社 | 半導体モジュール |
JP7286016B2 (ja) * | 2020-06-05 | 2023-06-02 | 三菱電機株式会社 | パワー半導体装置及びその製造方法並びに電力変換装置 |
CN113823616A (zh) * | 2020-06-18 | 2021-12-21 | 华邦电子股份有限公司 | 导电柱凸块及其制造方法 |
EP4283662A1 (en) * | 2022-05-23 | 2023-11-29 | Hitachi Energy Switzerland AG | Method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module |
CN115249679B (zh) * | 2022-09-22 | 2023-01-31 | 江苏长电科技股份有限公司 | 芯片封装结构及其制作方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5826543Y2 (ja) * | 1979-11-09 | 1983-06-08 | 富士通株式会社 | バックパネル基板構造 |
US6437591B1 (en) * | 1999-03-25 | 2002-08-20 | Micron Technology, Inc. | Test interconnect for bumped semiconductor components and method of fabrication |
JP3700563B2 (ja) * | 2000-09-04 | 2005-09-28 | セイコーエプソン株式会社 | バンプの形成方法及び半導体装置の製造方法 |
US6551859B1 (en) * | 2001-02-22 | 2003-04-22 | National Semiconductor Corporation | Chip scale and land grid array semiconductor packages |
JP3890909B2 (ja) * | 2001-03-19 | 2007-03-07 | カシオ計算機株式会社 | 電子部品およびその接合方法 |
WO2004077630A1 (ja) * | 2002-12-26 | 2004-09-10 | Sony Corporation | 半導体レーザアセンブリ |
US20060055032A1 (en) * | 2004-09-14 | 2006-03-16 | Kuo-Chin Chang | Packaging with metal studs formed on solder pads |
US7993972B2 (en) * | 2008-03-04 | 2011-08-09 | Stats Chippac, Ltd. | Wafer level die integration and method therefor |
JP5241177B2 (ja) * | 2007-09-05 | 2013-07-17 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
JP5685807B2 (ja) * | 2009-12-03 | 2015-03-18 | 富士通株式会社 | 電子装置 |
US8264089B2 (en) * | 2010-03-17 | 2012-09-11 | Maxim Integrated Products, Inc. | Enhanced WLP for superior temp cycling, drop test and high current applications |
US8558392B2 (en) * | 2010-05-14 | 2013-10-15 | Stats Chippac, Ltd. | Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant |
US20130020698A1 (en) * | 2011-07-22 | 2013-01-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pillar Design for Conductive Bump |
US8741764B2 (en) * | 2011-12-13 | 2014-06-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming conductive pillars having recesses or protrusions to detect interconnect continuity between semiconductor die and substrate |
JP2012212922A (ja) * | 2012-06-29 | 2012-11-01 | Sumitomo Bakelite Co Ltd | 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法 |
US8623754B1 (en) * | 2012-07-27 | 2014-01-07 | Globalfoundries Inc. | Repairing anomalous stiff pillar bumps |
-
2014
- 2014-11-05 JP JP2014225323A patent/JP6439389B2/ja not_active Expired - Fee Related
-
2015
- 2015-10-02 US US14/873,906 patent/US10242961B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20160126209A1 (en) | 2016-05-05 |
JP2016092233A (ja) | 2016-05-23 |
US10242961B2 (en) | 2019-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6439389B2 (ja) | 半導体装置 | |
JP6139710B2 (ja) | 電極端子、電力用半導体装置、および電力用半導体装置の製造方法 | |
JP6233507B2 (ja) | パワー半導体モジュールおよび複合モジュール | |
JP6316412B2 (ja) | 電力用半導体装置 | |
US9966344B2 (en) | Semiconductor device with separated main terminals | |
JP6330436B2 (ja) | パワー半導体モジュール | |
US9159715B2 (en) | Miniaturized semiconductor device | |
JP6149932B2 (ja) | 半導体装置 | |
CN104821302A (zh) | 半导体装置 | |
JP6226068B2 (ja) | 半導体装置 | |
KR101734712B1 (ko) | 파워모듈 | |
JP2023062046A (ja) | 半導体モジュール | |
JP6480856B2 (ja) | 半導体モジュール | |
JP6248803B2 (ja) | パワー半導体モジュール | |
JP2015115471A (ja) | 電力用半導体装置 | |
KR101766082B1 (ko) | 파워모듈 | |
JP5429413B2 (ja) | 半導体装置 | |
KR101626534B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP6316221B2 (ja) | 半導体装置 | |
KR102051639B1 (ko) | 가압형 반도체 파워 소자 패키지 | |
JP5682511B2 (ja) | 半導体モジュール | |
JP6269417B2 (ja) | 半導体装置 | |
US20170117256A1 (en) | Semiconductor device and method for producing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6439389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |