JP3717899B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3717899B2
JP3717899B2 JP2003093321A JP2003093321A JP3717899B2 JP 3717899 B2 JP3717899 B2 JP 3717899B2 JP 2003093321 A JP2003093321 A JP 2003093321A JP 2003093321 A JP2003093321 A JP 2003093321A JP 3717899 B2 JP3717899 B2 JP 3717899B2
Authority
JP
Japan
Prior art keywords
adhesive layer
semiconductor device
support
adhesive
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003093321A
Other languages
English (en)
Other versions
JP2004006771A (ja
Inventor
崇誌 宮崎
利枝佳 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003093321A priority Critical patent/JP3717899B2/ja
Publication of JP2004006771A publication Critical patent/JP2004006771A/ja
Application granted granted Critical
Publication of JP3717899B2 publication Critical patent/JP3717899B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47C—CHAIRS; SOFAS; BEDS
    • A47C7/00—Parts, details, or accessories of chairs or stools
    • A47C7/54—Supports for the arms
    • A47C7/541—Supports for the arms of adjustable type
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47C—CHAIRS; SOFAS; BEDS
    • A47C7/00—Parts, details, or accessories of chairs or stools
    • A47C7/62—Accessories for chairs
    • A47C7/622—Receptacles, e.g. cup holders, storage containers
    • A47C7/624—Receptacles, e.g. cup holders, storage containers located on side of seat, e.g. on armrest
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法並びに半導体装置の実装方法にかかり、特に、接着剤層に特徴のある半導体装置及びその製造方法並びに半導体装置の実装方法に関する。
【０００２】
【従来の技術】
半導体装置に関する従来の技術を、図１４を参照して以下に説明する。図１４は、従来例における半導体装置の製造方法を示す説明図である。ここで、図１４（ｅ）には、半導体ウエハ１０に構成される１つの半導体素子１を取り出して拡大した図を示す。なお、かかる従来技術は、下記に示す特許文献１に開示されている。
【０００３】
図１４（ｅ）に示すように、半導体装置６は、半導体素子１と半導体素子側電極（図示せず）上にボールボンディング法で付設された突起電極２と、半導体素子１の半導体素子側電極２が形成された面上に敷設された熱可塑性樹脂層３とを備えている。そして、Ａｕの突起電極２が接着剤層３の表面上にその先端を突出して構成される。そして、この半導体装置６は、図１４（ｆ）、（ｇ）に示すように、熱圧着法や超音波圧着法などにより配線基板５に実装される。
【０００４】
この半導体装置６は、以下のように製造する。まず、半導体ウエハ１０に半導体素子１を形成した後、各半導体素子１の電極上に、Ａｕボールバンプを付設する（図１４（ａ））。この金ボールバンプは、ワイヤボンディング技術を応用したボールボンディング法により形成される突起電極２（図１４（ａ）〜（ｄ）では図示せず）である。すなわち、ワイヤボンディング装置を用い、キャピラリ（毛細管）から延出した金線の先端部に金ボールを形成し、この金ボールを半導体素子１の電極上に挿圧する。続いて、キャピラリを超音波振動させて金ボールを半導体素子電極に超音波溶接し、金線を切断する。以上のようにして、Ａｕボールバンプ２を半導体素子電極上に形成する。
【０００５】
続いて、Ａｕボールバンプ２が付設された面に、例えば熱可塑性ＰＩ樹脂を５０μｍ程度塗布し、流動性が無い程度に仮硬化することにより、接着剤層３を付設する（図１４（ｂ）、（ｃ））。続いて、接着剤層３の前面をＫＯＨ、またはＮ２Ｈ４（ヒドラジン）等のエッチング溶液に浸し、Ａｕボールバンプ（突起電極２）の先端部が突出するまでエッチングする。
【０００６】
ここで、ボールバンプ法で形成したバンプ２は、金線先端のボールを半導体素子電極へ超音波溶接した後、キャピラリの引き上げ方で形状が異なるが、真上に引き上げた場合ボール上に真っ直ぐに伸びたテールといわれる部分が出来上がる。例えば、突起電極２のテール部分は、円錐形状に形成される。さらに、具体的には、φ２５μｍ線で半導体素子電極上へ溶着したボール径８０〜９０μｍでボール高さ２０〜３０μｍとき、３０〜４０μｍのテール部分が形成される。なお、図１４（ｅ）では、突起電極（バンプ）として三段構造の略円錐形のものを例示したが、これらは一体的に形成されている。ただし、かかる形状に限定されるわけではない。
【０００７】
【特許文献１】
特開２００１−３０８１４０号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上述したように、接着剤を塗布し、接着剤層３を付設し、接着剤層３の前面をＫＯＨ、またはＮ２Ｈ４（ヒドラジン）等のエッチング溶液に浸し、Ａｕボールバンプ（突起電極２）の先端が突出するまでエッチングすると、接着剤層３の組成にもよるが、耐熱性の高いＰＩ樹脂でさえ劣化する可能性が高い。さらに、接着剤層３より突出したバンプ２先端の保護が無く、搬送や他の工程（例えば、基板への実装工程）でバンプ先端を曲げてしまう可能性があるという問題が生じる。
【０００９】
【発明の目的】
本発明は、突起電極の先端を保護すると共に、容易かつ強固に製造できる半導体装置及びその製造方法並びに半導体装置の実装方法を提供することをその目的とする。
【００１０】
【課題を解決するための手段】
そこで、本発明では、半導体チップと、当該半導体チップの電極パッド上に付設された突起電極と、半導体チップの電極パッドが形成された面を覆うとともに平坦な表面を有する接着剤層とを備えている。そして、突起電極の先端が接着剤層から突出し、突出した先端の最先端部を除いた周囲を、接着剤層を構成する接着剤が突出した先端の面に沿って覆い、突出した先端の最先端部を除いた周囲を覆う接着剤が、平坦な表面から突出している、という構成を採っている。
【００１１】
このような構成にすることにより、接着剤層から突出している突起電極先端のさらに最先端部は露出しているため、電極として機能すると共に、その周囲は接着剤にて保護されているため、搬送時や基板への実装時にその先端を曲げてしまうなど、当該突起電極の損傷を抑制することができる。
【００１２】
また、接着剤は、熱可塑性樹脂であると共に、接着剤に溶剤を添加して当該接着剤の流動性が調整可能であることとすると望ましい。そして、さらに、接着剤に熱硬化性樹脂を混練して、加熱することによりその硬化度が調整可能であることとすると望ましい。
【００１３】
これにより、半導体チップの一面を樹脂にて覆うため、耐熱性及び耐湿性を保持することができる。また、熱可塑性樹脂を用いると共に、溶剤を添加してその流動性を調整することで、接着剤層の形状の安定化を図ると共に、残留溶剤の存在にて比較的低温での熱融着にて容易に半導体チップに転写することができる。さらに、接着剤に熱硬化性樹脂をも混練することで、高温時の弾性率を高めることができる。
【００１４】
また、本発明では、突起電極が付設された半導体チップの突起電極が形成された面を、所定の剛性を有する支持体上に敷設された接着剤層に対向して当接させる工程と、突起電極の先端部の少なくとも一部が接着剤層を貫通して支持体を押圧するよう加圧すると共に加熱して、支持体にくぼみを形成し、くぼみに接着剤層を構成する接着剤を流し込む工程と、半導体チップを支持体より引き離して、接着剤層を半導体チップに転写させるとともに、突起電極の先端を接着剤層の平坦な表面から突出させ、突出した先端の最先端部を除いた周囲を、接着剤層を構成する接着剤が覆い、突出した先端の最先端部を除いた周囲を覆う接着剤を、平坦な表面から突出させる工程と、を含む、という半導体装置の製造方法をも提供している。
【００１５】
このようにすることにより、突起電極にて押圧された支持体の押圧箇所がへこむため、その周囲すなわち突起電極の先端周囲に空間が生じる。かかる空間部に接着剤層から接着剤が流入することにより、突起電極の先端周囲に接着剤にて保護することができ、上述したような効果を有する半導体装置を製造することができる。
【００１６】
そして、加熱時に、支持体が軟化する温度に設定して、接着剤層を半導体チップに転写することとすると望ましい。これにより、突起電極にて支持体を押圧した際に、当該支持体が軟化しているため容易に変形され、押圧時の加圧を抑制でき、半導体チップ自体の保護を図ることができると共に、より容易に保護膜を形成することができる。
【００１７】
また、上述したように支持体を軟化する温度までに加熱して加圧した後に、半導体チップの突起電極が形成されていない面を、研磨あるいは化学的エッチングを行い、その後、接着剤層を半導体チップに転写する、ようにすると望ましい。さらには、半導体チップの研磨あるいは化学的エッチングを、支持体の接着剤層が形成されている面とは反対側の面に当接する研磨用支持体を配設して行う、こととするとなお望ましい。
【００１８】
これにより、突起電極の先端を軟化した支持体にくい込ませているため、その後の支持体に歪みが生じることが抑制される。従って、支持体裏面を平坦に維持することができ、当該支持体裏面を下側にした場合には、半導体チップ側への反発力の発生を抑制することができる。従って、半導体チップの突起電極が形成されていない面を研磨あるいは化学的エッチングにより薄化する作業が容易となる。また、薄化された半導体チップに対しても、上記支持体からの反発力の発生が抑制されているので、薄化された半導体チップの変形、剥離することを抑制することができ、製品の品質の向上を図ることができる。なお、研磨用支持体を配設することで、より薄化作業が容易となる。
【００１９】
また、上述したように、特に、半導体チップを研磨あるいは化学的エッチングを行う場合には、接着剤を熱可塑性樹脂にて形成すると共に、支持体に対する加圧及び加熱後に、支持体の温度を低下して当該支持体を硬化し、あるいは、支持体及び接着剤層の温度を低下して当該支持体及び接着剤層を硬化し、その後、半導体チップの研磨あるいは化学的エッチングを行う、こととすると望ましい。これにより、さらなる半導体チップや支持体の変形などを抑制し、研磨などによるチップの薄化作業の容易化を図ることができる。
【００２０】
また、接着剤を熱可塑性樹脂にて形成すると共に、接着剤層を転写する前に、接着剤に溶剤を添加して接着剤層が常温にてシート形状を維持できる程度にその流動性を調整した後に、接着剤層を前記半導体チップに転写することとすると望ましい。
【００２１】
これにより、上述したように、熱可塑性樹脂にて耐熱性及び耐湿性を保持することができると共に、支持体が接着剤に溶剤を添加することで、その残留溶剤にて容易に接着剤層を半導体チップに転写することができる。そして、支持体が軟化するものの、接着剤がシート形状を維持した状態で転写を行うので、より容易に転写作業を行うことができる。
【００２２】
さらに、接着剤を熱可塑性樹脂及び熱硬化性樹脂の混練剤にて形成すると共に、接着剤層を転写する前に、接着剤層がシート形状を維持できる程度に当該接着剤を加熱して熱硬化性樹脂の硬化度を調整した後に、接着剤層を半導体チップに転写することとしても、上述と同様の効果を得ることができる。
【００２３】
また、加圧時に、突起電極の先端部の一部が支持体に突き刺さるよう当該突起電極を押圧することとすると望ましい。このように、突起電極の先端部のうちの最先端部よりの一部を支持体に突き刺さすことで、突き刺さった部分は支持体に密着しているため、かかる箇所に接着剤が流入することが抑制される。従って、突起電極の最先端部が接着剤にて皮膜されることを抑制できるため、当該最先端部付近を確実に露出させることができ、電極としての機能を確保できる。そして、かかる場合にも突起電極の支持体に突き刺さった部分以外の先端部付近は接着剤にて皮膜されるため、当該突起電極の先端部を保護することができる。
【００２４】
そして、本発明では、突起電極が付設された半導体チップの突起電極が形成された面を接着剤層が覆い、突起電極の先端が接着剤層から突出すると共に、当該突出した先端の最先端部を除いた周囲を接着剤層を構成する接着剤が覆うことで形成される半導体装置を、所定の基板に実装する方法であって、接着剤層に残留する溶剤の量を蒸発して調整し、当該残留溶剤量に応じて半導体チップを基板に熱圧着あるいは超音波加圧着することにより半導体装置を基板に実装する半導体装置の実装方法をも提供している。
【００２５】
このとき、接着剤層に残留する溶剤量を０．５％以下に調整して、半導体チップを基板に熱圧着することとしてもよく、接着剤層に残留する溶剤量を２〜３％に調整して、半導体チップを基板に超音波加圧着することとしてもよい。
【００２６】
このようにすることにより、接着剤層の残留溶剤量に応じて、適した方法により半導体チップを基板に実装することができる。例えば、残留溶剤量を０．５％以下にすることで、接着剤が比較的高温にて発砲しにくくなり、熱圧着法にてより強固に接合することができる。また、残留溶剤量を２〜３％にすることで、接着剤が比較的低温にて流動し、超音波圧着法にて振動可能となり、かかる場合にも強固に接合することができる。
【００２７】
また、突起電極が付設された半導体チップの突起電極が形成された面を接着剤層が覆い、突起電極の先端が接着剤層から突出すると共に、当該突出した先端の最先端部を除いた周囲を、接着剤層を構成する接着剤が覆うことで形成される半導体装置を所定の基板に実装する方法であって、熱硬化性樹脂が混練された接着剤層に熱を加えその硬化程度を調整し、当該硬化程度に応じて半導体チップを基板に熱圧着あるいは超音波加圧着するという半導体装置の実装方法をも提供している。
【００２８】
このとき、接着剤層を加熱してゲル化状態に硬化調整して、半導体チップを基板に熱圧着することとしてもよく、接着剤層を流動状態に調整して、半導体チップを基板に超音波加圧着することとしてもよい。
【００２９】
このようにすることにより、接着剤層の硬化度に応じて、適した方法により半導体チップを基板に実装することができる。例えば、接着剤層をゲル状にすることで、接着剤が比較的高温にて発砲しにくくなり、熱圧着法にてより強固に接合することができる。また、接着剤を流動状態にすることで、接着剤が比較的低温にて流動し、超音波圧着法にて振動可能となり、かかる場合にも強固に接合することができる。
【００３０】
【発明の実施の形態】
〈第１の実施形態〉
以下、本発明の第１の実施形態を、図１乃至図６を参照して説明する。図１は、本実施形態における半導体装置の構成を示す概略図である。図２は、本実施形態における半導体装置の製造工程を示す説明図である。図３は、半導体装置の製造工程及び当該半導体装置の基板への実装工程を示す説明図である。図４は、図３に示す工程のフローチャートである。図５は、接着剤の特性を示す図である。図６は、半導体装置を配線基板に実装する様子を示す説明図である。
【００３１】
図１に示すように、本発明における半導体装置６は、半導体チップ１と、当該半導体チップ１の電極パッド（図示せず）上に付設された突起電極２と、半導体チップ１の電極パッドが形成された面を覆う接着剤層３とを備えている。そして、突起電極２の先端が接着剤層３から突出すると共に、当該突出した先端の最先端部を除いた周囲を、接着剤層３を構成する接着剤が覆っている。以下、これを詳述する。
【００３２】
まず、ウエハ１０の複数のチップ領域において、回路面上に形成されたボンディング用パッド上（図示せず）に、金線とボールボンディング工法により、パッド上に突起電極（バンプ）２を形成する。なお、突起電極２は、従来と同様のものであるため、その詳細な説明は省略する。また、図では、外観は三段構造の略円錐形状であって、内部では一体的に形成された突起電極２である場合を例示したが、かかる形状に限定されるものではない。
【００３３】
次に、図３（ａ）〜（ｃ）に示すように、ウエハ１０の回路面上（図３（ａ）参照）、つまり半導体チップ１の突起電極２の形成面上に、熱可塑性樹脂からなる接着剤３（図３（ｂ）参照）をシートラミネート工法で形成する（図３（ｃ）参照）。すなわち、半導体チップ１上に支持体４上に形成されたシート上の接着剤層３を転写させることにより、半導体装置６を製造する。
【００３４】
ここで、接着剤層３として使用する樹脂は、半導体装置６に耐熱性と耐湿性を付与する為に、高温で流動する熱可塑性ポリイミドを選択する。ちなみに、半導体装置６として鉛フリーの耐性を持たせる為には、２６０℃付近まで流動しない樹脂が必要である。その樹脂を熱融着させてウエハ１０に貼り付ける為には、２６０℃以上の高温が必要となる。但し、そのような高温ではウエハ１０の反りが大きくなり、さらに薄くなるに従って割れやすくなることが予想される。これを防止するために、熱可塑性樹脂を溶剤で希釈し、支持体４上に所定の厚みになる様に塗布し、常温で形状が維持できる程度に溶剤を蒸発させてシート形成する（図３（ｂ））。このシート形成時の残留溶剤で、熱可塑性樹脂の本来の流動温度以下で熱融着可能にする。ここで、支持体４には、例えばＰＥＴを用いる。
【００３５】
例えば、名機製作所製ダイヤフラム方式の真空ラミネーターで、シート状樹脂３を、ウエハ１０と支持体４付き当該樹脂３とを、搬送用ＰＥＴ（ポリエチレンテレフタレート（厚み３８μｍ））で挟み、支持体４加熱しながら、５秒〜３０秒真空引きの後、ダイヤフラム内を大気圧に加圧し、搬送用ＰＥＴである支持体４とシート樹脂３をウエハ１０に押し当てる。このとき、ウエハ１０のバンプ形成面に、シート樹脂が当たるように配置する。この様子を、図２を参照して説明する。
【００３６】
この際に、支持体４と共にバンプ２付きウエハ１０に熱可塑性樹脂３を加熱、加圧して、当該熱可塑性樹脂３のみをウエハ１０上に転写するが、加圧する際、以下のような手順を取る。まず、図１に示すように、支持体４にバンプ２を突き刺し、支持体４を剥離することによってウエハ１０上に転写した熱可塑性樹脂層３から、バンプ２の先端を突出させる（図１（ｃ））。バンプ２先端が支持体４に突き刺ささるためには、支持体４がＰＥＴで形成されている場合は当該ペットが軟化するためには１４０℃以上であって、加圧１ＭＰａが必要となる。従って、真空ラミネートで、搬送用ＰＥＴを介して支持体４付きシート樹脂３をウエハ１０に１４０℃以上で且つ１ＭＰａの圧力で押し当てる。
【００３７】
すると、シート樹脂３を貫通したバンプ２が支持体４に突き刺さり、当該バンプ２の最先端部が支持体４を押圧することで、支持体４であるＰＥＴの当接部分がへこみ、すなわち、円錐状のくぼみが形成される。すると、かかるくぼみに接着剤が流入し（図２（ｂ））、突出したバンプ２先端の周囲に接着剤による保護膜が形成される。このとき、バンプ２の最先端部は支持体４に当接しているため、保護膜が形成されず露出した状態となるため、電極として機能する（図２参照）。但し、かかるバンプ２（突起電極）は、上記方法により製造されることに限定されない。他の方法にて製造されても、図１に示す構造に形成されることにより、バンプ２の先端は保護され、搬送時あるいは実装時に当該先端が損傷することが抑制される。このとき、最先端部は露出しているため、電極として機能することは上述の通りである。
【００３８】
ちなみに、上記加圧時における加圧力は、バンプ２の最先端部が支持体４に当接して、当該支持体４に変形させる程度の圧力であると例示したが、かかる加圧力は、バンプ２の先端部の一部が支持体４に突き刺さる程度の圧力に設定してもよい。すなわち、支持体４をくぼませるだけでなく、バンプ２の先端部の一部が支持体４に食い込む程度の圧力にて、押圧してもよい。このようにすると、バンプ２の突き刺さった部分は支持体４に密着しているため、かかる箇所に接着剤が流入することが抑制される。従って、バンプ２の最先端部が接着剤にて皮膜されることを抑制できるため、当該最先端部付近を確実に露出させることができ、電極としての機能を確保できる。そして、かかる場合にもバンプ２の支持体２に突き刺さった部分以外の先端部付近は接着剤にて皮膜されるため、当該バンプ２の先端部を保護することができる。
【００３９】
続いて、ダイシング（図３（ｄ））によりウエハ１０を個片化して、本発明の半導体装置が完成する（図３（ｅ））。このとき、シート樹脂３（接着剤層）を転写した後にダイシングすることとしているが、これに限定されず、ダイシングした後にシート樹脂の転写を行ってもよい。
【００４０】
ここで、上述の樹脂本来の流動温度以下でラミネートする為に添加した溶剤の残留量と、ラミネート時の温度とは密接な関係にあり、本実施形態の例では１４０℃以上でラミネート可能な溶剤量に調節することが重要である。このように、任意に残留溶剤量を調整する為には常温では蒸発しにくい高沸点の溶剤が必要であり、本実施例では熱可塑性の高耐熱ポリイミドの場合、トリエチレングリコールジメチルエーテル（沸点２１６℃）を使用した。このときの溶剤の残留量と、温度とによる接着剤の流動性（弾性率）の関係を、図５に示す。この図の▲１▼〜▲４▼に示す各曲線は、それぞれ溶剤の残留量が２０％（▲１▼）、７％（▲２▼）、２〜３％（▲４▼）、０．５％（▲３▼）の場合を示し、縦軸に流動性（弾性率）を、横軸に温度を取っている。横軸に平行の線は、流動するか否かの境界線であり、この線より下に位置する場合は、流動可となる。この図より、本実施形態においては、残留溶剤量は、７％以下で１４０℃以上においてラミネートが可能である。但し、これは一例であって、これに限定されない。
【００４１】
続いて、本実施形態にて製造した半導体装置６を、配線基板５へ搭載する手順を説明する。このとき、ラミネート後に残留している溶剤を調整することによって、チップの配線基板への搭載方法（熱圧着法、超音波圧着法）を自由に選択できる。
【００４２】
まず、ラミネート後に半導体装置をベーク炉などで加熱して溶剤を０．５％以下まで蒸発させれば（図５の▲３▼参照）、樹脂が高温まで発泡しにくくなる。従ってチップの接着剤層から突出したバンプ先端部と相対する配線基板のパッドを位置あわせして加圧、加熱する熱圧着法により強固に接合することが可能となる。このとき、熱圧着方法は配線基板を固定するステージ側を３０〜１００℃、当該半導体装置を吸着し加熱可能な加圧治具は２７５〜３２５℃に設定し、徐々に温度を上げていってもコンスタントに設定しても段階的に温度を切り替えても可能である。残留溶剤量の調整はダイシング前でも後でも構わない。
【００４３】
同様に、ラミネート後に半導体装置をベーク炉等で加熱することを、０．５％以下まで蒸発させるときより短時間にすることによって、残留溶剤を２〜３％程度にした場合、２００℃以下の低温で流動可能となる（図５の▲４▼参照）。従って、配線基板上のパッド７とバンプ２とを位置あわせして、比較的低温で超音波と加圧による超音波圧着法により強固に接合することが可能となる。超音波圧着法の場合は、樹脂が十分に流動していないと振動できない為に、予め流動可能な２００℃付近に設定し、パッド７とバンプ２を加熱しながら加圧してバンプ２が十分にパッド７に接触してから超音波を発生させてパッド７とバンプ２の当接面をこすり合わせ、接合する。このとき、２００℃以下では溶剤の沸点以下であるため、気化せずバンプ２とパッド７の接合時にボイドの発生が無く、良好に封止可能である。そして、接合の後に溶剤を揮発させることが可能である。
【００４４】
上述してきた樹脂の流動性の調整と各工程との関係を、図４乃至図５を参照して説明する。図５は、上述したように、樹脂の弾性率（Ｅ）と温度（Ｔ）の関係を示す図である。本来ならば、流動する場合は弾性率の測定は不可能で特性値としては粘度（ρ）が適当であるが、説明の都合上、表記のようにした。図中の▲１▼は溶剤量が２０％入っている場合のＥ−Ｔの関係で、▲２▼は７％、▲４▼は２〜３％、▲３▼は０．５％以下である。溶剤を減らしていくと、グラフは右斜め上方向にＥ−Ｔ関係がシフトしていくので、流動可能な温度は順に約１２０℃、約１４０℃、約２００℃、と上昇する。この特性を各工程においてどのように調整するか図４を含めて説明する。ここで、図４は、半導体装置６の製造方法及び半導体装置６を配線基板５に実装する方法を示す説明図である。
【００４５】
まず、半導体ウエハ１０上にバンプ２を形成し（ステップＳ１）、支持体４上にシート樹脂３を形成した後（ステップＳ２）は、当該シート樹脂３は、図５の▲１▼の関係である。そして、次の溶剤量の調整（ステップＳ３）の段階では、ベーク等で溶剤を蒸発させて図５の▲２▼の関係を持たせるようにする。続いて、ウエハ１０（半導体チップ１）にシート樹脂３を転写させるラミネート（ステップＳ４）が実行された後は、再度溶剤量を調整（ステップＳ５）する。このとき、シート樹脂５を図５の▲３▼の関係にした場合には熱圧着法（ステップＳ８）を用いて、図５の▲４▼の関係にした場合には、超音波圧着法（ＵＳ圧着法）（ステップＳ７）を用いて、半導体装置６を配線基板５に搭載する。
【００４６】
次に、半導体装置６を配線基板５に搭載する工程を、図６を参照して説明する。まず、図６（ａ）に示す通り、半導体装置６の突出した電極２を配線基板５の相対する配線（パッド）７に位置あわせする。続いて、加熱すると共に加圧し、突起電極２を潰して配線（パッド）７の周囲にて、埋め込み封止を完成させる（図６（ｂ）、（ｃ）参照）（熱圧着法）。このとき、加熱と共にバンプ−パッド間に超音波を印加する場合もある（超音波圧着法）。
【００４７】
このようにすることにより、ウエハ状態の半導体チップに対して、バンプ形成、及び樹脂形成が行えるため、効率よく生産を行うことができると共に、ＢＧＡ基板に装着する際、予め接着樹脂が形成されているため、熱圧着またはＵＳ圧着法で、電気的接合及びＢＧＡ基板との接着が同時にでき、ますます生産効率の向上を図ることができる。このとき、当然のことながら、樹脂を半導体チップと基板間に注入するアンダーフィル工程は不要となる。
【００４８】
また、加熱加圧状態にてラミネートするため、ウエハ上へ樹脂形成する際に接着剤層からバンプの先端が突出すると共に、その先端周囲を接着剤にて保護することができる。これにより、搬送時や基板への実装時にその先端を曲げてしまうなど、当該バンプ先端の損傷を抑制することができる。さらに、バンプが突出しているため、半導体装置を配線基板へ搭載するプロセスにおいて位置決め及び仮止めが容易であり、接着剤の流動性を調整することで熱圧着法やＵＳ圧着法を用いて強固に接合できる。
【００４９】
〈第２の実施形態〉
以下、本発明の第２の実施形態を、図７乃至図８を参照して説明する。図７は、本実施形態における接着剤の特性を示す図である。図８は、実施形態における半導体装置の製造工程と、当該半導体装置の基板への実装工程を示すフローチャートである。
【００５０】
本実施形態においては、その構成は第１の実施形態とほぼ同一であるが、接着剤３に熱硬化性樹脂が混練されている点で異なる。すなわち、接着剤層３に使用する樹脂は、半導体装置６に耐熱性と耐湿性を付与するために、高温で流動する熱可塑性ポリイミドと、高温時の弾性率保持のために熱硬化性樹脂とのハイブリッド樹脂を選択している。このとき、粘度の高い熱可塑性樹脂の可塑剤として粘度の低い液状熱硬化性樹脂を混練する。熱硬化性樹脂は、硬化後の高温時の弾性率を高める役割も持たせるため、ガラス転移温度が高いものとする。熱可塑性樹脂と熱硬化性樹脂とのハイブリッド樹脂をフィルム状の支持体４上に所定の厚み分塗布して、当該ハイブリッド樹脂の形状を維持できる程度に硬化させる。これは、可塑剤として機能している液状の熱硬化性樹脂を硬化させることで調整する。
【００５１】
そして、例えば、名機製作所製ダイヤフラム方式の真空ラミネーターで、ウエハ１０と支持体４付きシート状樹脂を搬送用ＰＥＴ（ポリエチレンテレフタレート厚み３８μｍ）で挟み加熱しながら、５秒〜３０秒真空引きの後、ダイヤフラム内を大気圧に加圧し、搬送用ＰＥＴを介して支持体４とシート樹脂３をウエハ１０に押し当てる。このとき、ウエハ１０のバンプ形成面にシート樹脂３が当たるように配置する。
【００５２】
このとき、上述した図１に示すように、支持体４と共に熱可塑性と熱硬化性のハイブリッド樹脂３とバンプ２付きウエハ１０とを加熱、加圧して、ハイブリッド樹脂３のみをウエハ１０上に転写するが、加圧する際、以下のような工夫が必要となる。図１に示すように、支持体４にバンプ２を突き刺し、支持体４を剥離することによってウエハ１０上に転写した熱可塑性と熱硬化性のハイブリッド樹脂層３からバンプ２の先端を突出させる。このとき、バンプ２先端を支持体４に突き刺すためには、支持体４がＰＥＴで形成されている場合は１４０℃以上、加圧１ＭＰａが必要となる。従って、真空ラミネートで搬送用ＰＥＴ（図示せず）を介して支持体４とシート樹脂３をウエハ１０に１４０℃以上で且つ１ＭＰａの圧力で押し当てる。
【００５３】
すると、上記第１の実施形態にて説明したように、バンプ２を支持体４に刺して当該バンプ２の先端を突出させると、この先端が刺さる際に支持体４であるＰＥＴを若干もちあげることで、当該ＰＡＴの押圧された部分がへこんで、その周囲に空間が生じる。この空間に接着剤が流入することで（図１（ｂ））、突出したバンプ２先端の周囲に保護膜が形成される。続いて、ダイシング（図１（ｄ））によりウエハを個片化して本発明の半導体装置が完成する（図１（ｅ））。ラミネート時の加熱でもハイブリッド樹脂を構成する熱硬化性樹脂の反応性は、１４０〜１６０℃でも反応が急激に進まないよう、予め調節する。
【００５４】
次に、本発明の半導体装置６を配線基板へ搭載する例を挙げる。ラミネート後にハイブリッド樹脂の熱硬化成分の硬化反応の程度を調節することによって、チップの配線基板への搭載方法を自由に選択できる。
【００５５】
このとき、ハイブリッド樹脂の硬化反応の程度の調節は、図７に示す樹脂の弾性率（Ｅ）と温度（Ｔ）と関係を示す図を参照して行われる。本来ならば樹脂が流動する場合には弾性率の測定は不可能であって、その特性値としては粘度（ρ）を用いることが適当であるが、説明の便宜のため表記のように弾性率を用いることとした。熱可塑熱硬化ハイブリッド樹脂は温度上昇に伴って熱硬化性樹脂の粘度が下がるため、ハイブリッド樹脂の粘度が下がり（ここでは概念的にＥとして表記）、これ以降は熱硬化性樹脂が硬化することによってハイブリッド樹脂の弾性率が決まる。ここで、横軸に沿った図中の線は、流動化するか否かの境目を示す線であって、かかる線より下に位置する場合には、樹脂は流動化状態となる。但し、▲３▼のような流動化するか否かの境目付近の場合には、ゲル状となる。
【００５６】
まず、ラミネート後に半導体装置をベーク炉などで加熱して硬化反応を６割程度に進めれば、熱硬化性樹脂がゲル化して（図７▲３▼）樹脂が高温まで発泡しにくくなる。従ってチップの接着剤層から突出したバンプ２先端と相対する配線基板のパッド７を位置あわせして、加圧、加熱する熱圧着法により強固に接合することが可能となる。加熱方法は配線基板を固定するステージ側を３０〜１００℃、当該半導体装置６を吸着し加熱可能な加圧治具は２７５〜３２５℃に設定し、徐々に温度を上げていってもコンスタントに設定しても段階的に温度を切り替えても可能である。硬化反応の進み具合の調整は、ダイシング前でも後でも構わない。
【００５７】
ラミネート後に半導体装置６をそのまま使用する場合、２００℃以下の低温で流動可能となる（図７▲２▼、▲４▼）。従って、パッド７とバンプ２を位置あわせして、低温で超音波と加圧による超音波圧着法により強固に接合することが可能となる。超音波圧着法の場合は、樹脂が十分に流動していないと振動できないために、予め流動可能な２００℃付近に設定し、パッド７とバンプ２を加熱しながら加圧して、バンプ２が十分にパッド７に接触してから超音波を発生させてパッド７とバンプ２の当接面をこすり合わせ、接合する（図６参照）。このとき、２００℃以下のときでハイブリッド樹脂の熱硬化成分の反応開始温度より低く設定されていれば、樹脂３は硬化しないためバンプ２とパッド７の接合時に十分に圧力が加わり、良好に接合可能である。また、接合の後に加熱して硬化を進めることができ、高価な位置あわせ装置の占拠時間が短くなり、生産性の向上を図ることができる。
【００５８】
次に、本実施形態における樹脂の流動性（硬化性）の調整と、半導体装置の製造工程との関係を図７乃至図８を参照して説明する。まず、樹脂は図７▲１▼の状態でシート形成した後（ステップＳ１２）、図７▲２▼の状態でラミネート（ステップＳ１３）される。その後は、樹脂３の硬化反応を進めて（ステップＳ１４）、図７の▲３▼の関係にした場合には、熱圧着法（ステップＳ１７）を用い、硬化反応を進めないで図７の▲４▼の関係にした場合には、ＵＳ圧着法（ステップＳ１６）で半導体装置６を配線基板５に搭載する。
【００５９】
このようにすることにより、熱可塑熱硬化性のハイブリッド樹脂を用いてあらかじめその硬化反応を調整してラミネート処理を行うことで、容易にラミネート処理を実行することができ、生産性の向上を図ることができる。また、熱可塑性樹脂により耐熱性と耐湿性を付与することができると共に、熱硬化性樹脂にて高温時の弾性率を保持させることができ、半導体装置の保護を図ることができる。
【００６０】
さらには、熱可塑熱硬化性ハイブリッド接着剤の硬化反応を調整することによって、高温の加熱圧着、低温のＵＳ圧着の両方使用可能であり、製造手法の選択の幅が広がると共に、いずれにしても強固に半導体装置を基板に実装することができ、生産性の向上を図ることができる。
【００６１】
〈第３の実施形態〉
以下、本発明の第３の実施形態を、図９乃至図１３を参照して説明する。図９乃至図１１は、半導体装置の製造工程を示す説明図であり、図１２は、その半導体装置の基板への実装工程を示す説明図である。図１３は、図１２に示す工程のフローチャートである。本実施形態では、半導体装置のウエハ１１（半導体チップ）を薄化する場合に好適な半導体製造方法を説明する。
【００６２】
まず、上述した第１乃至第２の実施形態と同様に、図９（ａ）に示すよう、電極パッド１２ａ上に突起電極（バンプ）１２が形成されたウエハ１１と、熱可塑性樹脂からなる接着剤層１３を形成した支持体１４とを用意する（図１３のステップＳ２１乃至Ｓ２３）。そして、ウエハ１１の突起電極１２形成面と、支持体１４の接着剤層１３とを対向させた状態で、図９（ｂ）に示すように、重ね合わせる。ちなみに、突起電極１２の高さ（ウエハ１１の電極パッド側の面から突起電極の先端までの距離）は、支持体１４に接着剤層１３の厚さよりも長く形成されているため、まだ、当該接着剤層１３とウエハ１１は密着した状態ではない。
【００６３】
なお、支持体１４は、接着剤層１３から容易に取り外せるものであることが好ましい。また、電極パッド１２ａ上の突起電極１２は、Ｓｎ，Ｐｂなどを主成分とするハンダと、Ａｕなどの導電性金属材料からなる突起電極１２自体にて構成されている。このとき、ウエハ１１活性領域面及び電極パッド部周囲を保護する目的で、ＰＩ等の有機膜あるいはＳｉＯ系無機膜等の材料から構成されているパッシベーション膜が存在していてもよい。さらに、支持体１４は、ＰＥＴ材等の熱可塑性樹脂材にて形成されている。
【００６４】
そして、重ね合わせられたウエハ１１及び支持体１４は、支持体１４の軟化温度、例えばＰＥＴである場合にはガラス転移点Ｔｇよりも高い温度に加熱炉中で加熱され、相互に密着するよう加圧される（図１３のステップＳ２４）。すると、加熱された支持体１４は軟化しているため、接着剤層１３を貫通して突起電極１２の先端部分が突き刺さった状態となる。この様子を、図１０（ａ）に示す。
【００６５】
その後、図１０（ａ）に示すように、支持体１４の接着剤層１３とは反対側の面に、当接するよう研磨用支持体１５を配設する（図１３のステップＳ２５）。そして、この間に加圧時に加熱された支持体１４の温度が低下していて、当該支持体１４が硬化していれば問題ないが、まだ軟化温度Ｔｇ以下になっていない場合には、かかる温度を調整する（図１３のステップＳ２６）。なお、このとき、接着剤層１３もが硬化する温度にまで低下するよう調整してもよい。
【００６６】
すると、ウエハ１１に備えられた突起電極１２がくい込んだ状態で、支持体１４あるいは接着剤層１３までもが硬化するため、支持体１４とウエハ１１の密着状態が強固のものとなる。この際に、当該支持体１３の変形が抑制され、研磨用支持体１５と当接している面が平坦な状態で維持される。これにより、ウエハ１１側への反発応力をも抑制することができる。
【００６７】
このような状態で、ウエハ１１の突起電極１２が備えられている面とは反対側の面に対して、研磨、あるいは、化学的エッチングを施すことで（図１０（ｂ）の矢印Ａ１参照、図１３のステップＳ２７））、ウエハ１１の薄化作業を容易に行うことができる。また、薄化されたウエハ１１に対しても、支持体１４からの反発応力の発生が抑制されているので、当該薄化されたウエハ１１の変形、剥離を抑制することができ、製品の品質の向上を図ることができる。なお、上記研磨用支持体１５は配設しなくてもよい。支持体１４を直接基台などに固定して、研磨や化学的エッチングを行ってもよい。
【００６８】
続いて、図１１（ａ）に示すように、ウエハ１１の突起電極面とは反対側の面、すなわち、薄化のため研磨や化学的エッチングを施した面に、ダイシング用支持体１６を配設する。そして、図１１（ｂ）に示すように、研磨用支持体１５及び支持体１４を除去し、接着剤層１３を支持体１４側からウエハ１１側に転写させる（図１３のステップＳ２８）。なお、転写については、上述したとおりである。
【００６９】
その後、図１１（ｃ）に示すように、ダイシングによってウエハ１１を個片化する。このようにすることにより、図１２（ａ）に示すよう、厚さの薄い半導体装置２０を製造することができる。なお、図１２（ｂ）に、製造した半導体装置２０を基板１７に搭載したときの様子を示す。かかる搭載の様子は、上述した図６に示す場合と同様に、基板１７上のパッド１７ａに電極１２の位置を合わせ、埋込封止する。
【００７０】
【発明の効果】
本発明は、以上のように構成され機能するので、これによると、接着剤層から突出している突起電極先端のさらに最先端部は露出しているため、電極として機能すると共に、その周囲は接着剤にて保護されているため、搬送時や基板への実装時にその先端を曲げてしまうなど、当該突起電極の損傷を抑制することができる、という従来にない優れた効果を有する。
【００７１】
また、接着剤層に残留する溶剤の量を蒸発して調整し、当該残留溶剤量に応じて半導体チップを基板に熱圧着あるいは超音波加圧着したり、あるいは、熱硬化性樹脂が混練された接着剤層に熱を加えその硬化程度を調整し、当該硬化程度に応じて半導体チップを基板に熱圧着あるいは超音波加圧着することにより、接着剤層の残留溶剤量あるいは硬化度に応じて、適した方法により半導体チップを基板に実装することができるため、より強固に接合することができ、装置の信頼性の向上をはかることができる。
【００７２】
さらに、突起電極の先端を軟化させた支持体にくい込ませているため、その後の支持体に歪みが生じることが抑制され、支持体裏面を平坦に維持することができ、当該支持体裏面を下側にした場合には、半導体チップ側への反発力の発生を抑制することができ、従って、半導体チップの突起電極が形成されていない面を研磨あるいは化学的エッチングにより薄化する作業が容易となる。そして、薄化された半導体チップに対しても、支持体からの反発力の発生が抑制されているので、薄化された半導体チップの変形、剥離することを抑制することができ、製品の品質の向上を図ることができる。なお、研磨用支持体を配設することで、より薄化作業が容易となる。
【図面の簡単な説明】
【図１】図１は、第１の実施形態における半導体装置の構成を示す概略図である。具体的に、図１（ａ）は部分断面図を示し、図１（ｂ）は、その一部の拡大図を示す。
【図２】図２は、第１の実施形態における半導体装置の製造工程を示す説明図である。具体的に、図２（ａ）〜（ｃ）は、各工程の様子を示す図である。
【図３】図３は、第１の実施形態における半導体装置の製造工程及び当該半導体装置の基板への実装工程を示す説明図である。具体的に、図３（ａ）〜（ｇ）は、各工程の様子を示す図である。
【図４】図３に開示した工程を示すフローチャートである。
【図５】図１に開示した接着剤の特性を示す図である。
【図６】図６は、図１に開示した半導体装置を配線基板に実装する手順を示す説明図である。具体的に、図６（ａ）〜（ｃ）は、各構成の様子を示す図である。
【図７】第２の実施形態における接着剤の特性を示す図である。
【図８】図８は、第２の実施形態における半導体装置の製造工程及び当該半導体装置の基板への実装工程を示すフローチャートである。
【図９】図９は、第３の実施形態における半導体装置の製造工程を示す説明図である。具体的に、図９（ａ）、（ｂ）は、各工程の様子を示す図である。
【図１０】図１０は、第３の実施形態における半導体装置の製造工程を示す説明図である。具体的に、図１０（ａ）、（ｂ）は、各工程の様子を示す図である。
【図１１】図１１は、第３の実施形態における半導体装置の製造工程を示す説明図である。具体的に、図１１（ａ）〜（ｃ）は、各工程の様子を示す図である。
【図１２】図１２は、第３の実施形態における半導体装置の基板への実装工程を示す説明図である。具体的に、図１２（ａ）、（ｂ）は、各工程の様子を示す図である。
【図１３】図９乃至図１１に開示した、第３の実施形態における半導体装置の製造工程を示すフローチャートである。
【図１４】図１４は、従来例における半導体装置の実装方法を示す説明図である。具体的に、図１４（ａ）〜（ｇ）は、各工程の様子を示す図である。
【符号の説明】
１ 半導体チップ（半導体素子）
２ 突起電極（バンプ）
３ 接着剤層（樹脂）
４ 支持体（ＰＥＴ）
５ 配線基盤
６ 半導体装置
１０ 半導体ウエハ
１１ 半導体ウエハ
１２ 突起電極（バンプ）
１３ 接着剤層
１４ 支持体
１５ 研磨用支持体
１６ ダイシング用支持体
１２ａ 電極パッド

Claims (17)

  1. 半導体チップと、当該半導体チップの電極パッド上に付設された突起電極と、前記半導体チップの前記電極パッドが形成された面を覆うとともに平坦な表面を有する接着剤層とを備え、
    前記突起電極の先端が前記接着剤層の前記表面から突出し、当該突出した先端の最先端部を除いた周囲を、前記接着剤層を構成する接着剤が前記突出した先端の面に沿って覆い、前記突出した先端の最先端部を除いた周囲を覆う前記接着剤が、前記平坦な表面から突出していることを特徴とする半導体装置。
  2. 前記接着剤は、熱可塑性樹脂であると共に、前記接着剤に溶剤を添加して当該接着剤の流動性が調整可能であることを特徴とする請求項１記載の半導体装置。
  3. 前記接着剤は、熱可塑性樹脂と熱硬化性樹脂との混練剤であると共に、加熱することによりその硬化度が調整可能であることを特徴とする請求項２記載の半導体装置。
  4. 突起電極が付設された半導体チップの前記突起電極が形成された面を、所定の剛性を有する支持体上に敷設された接着剤層に対向して当接させる工程と、
    前記突起電極の先端部の少なくとも一部が前記接着剤層を貫通して前記支持体に突き刺さるように前記半導体チップ及び前記支持体を加圧すると共に加熱して、前記支持体にくぼみを形成し、前記くぼみに前記接着剤層を構成する接着剤を流し込む工程と、
    前記半導体チップを前記支持体より引き離して、前記接着剤層を前記半導体チップに転写させるとともに、前記突起電極の先端を前記接着剤層の平坦な表面から突出させ、当該突出した先端の最先端部を除いた周囲を、前記接着剤層を構成する接着剤が覆い、前記突出した先端の最先端部を除いた周囲を覆う前記接着剤を、前記平坦な表面から突出させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 前記加熱時に、前記支持体が軟化する温度に設定して、前記接着剤層を半導体チップに転写することを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記支持体を加圧及び加熱後に、前記半導体チップの前記突起電極が形成されていない面を、研磨あるいは化学的エッチングを行い、その後、前記接着剤層を半導体チップに転写する、ことを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記半導体チップの研磨あるいは化学的エッチングを、前記支持体の前記接着剤層が形成されている面とは反対側の面に当接する研磨用支持体を配設して行う、ことを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記接着剤を熱可塑性樹脂にて形成すると共に、前記接着剤層を転写する前に、前記接着剤に溶剤を添加して前記接着剤層が常温にてシート形状を維持できる程度にその流動性を調整した後に、前記接着剤層を前記半導体チップに転写することを特徴とする請求項４，５，６又は７記載の半導体装置の製造方法。
  9. 前記接着剤を熱可塑性樹脂及び熱硬化性樹脂の混練剤にて形成すると共に、前記接着剤層を転写する前に、前記接着剤層がシート形状を維持できる程度に当該接着剤を加熱して前記熱硬化性樹脂の硬化度を調整した後に、前記接着剤層を前記半導体チップに転写することを特徴とする請求項４，５，６又は７記載の半導体装置の製造方法。
  10. 前記接着剤を熱可塑性樹脂にて形成すると共に、前記支持体に対する加圧及び加熱後に、前記支持体の温度を低下して当該支持体を硬化し、その後、前記半導体チップの研磨あるいは化学的エッチングを行う、ことを特徴とする請求項６又は７記載の半導体装置の製造方法。
  11. 前記接着剤を熱可塑性樹脂にて形成すると共に、前記支持体に対する加圧及び加熱後に、前記支持体及び接着剤層の温度を低下して当該支持体及び接着剤層を硬化し、その後、前記半導体チップの研磨あるいは化学的エッチングを行う、ことを特徴とする請求項６又は７記載の半導体装置の製造方法。
  12. 前記接着剤層に残留する溶剤の量を蒸発して調整し、当該残留溶剤量に応じて前記半導体チップを前記基板に熱圧着あるいは超音波加圧着することにより前記半導体装置を所定の基板に実装する工程をさらに含む、請求項４記載の半導体装置の製造方法。
  13. 前記接着剤層に残留する溶剤量を０．５％以下に調整して、前記半導体チップを前記基板に熱圧着することを特徴とする請求項１２記載の半導体装置の製造方法。
  14. 前記接着剤層に残留する溶剤量を２〜３％に調整して、前記半導体チップを前記基板に超音波加圧着することを特徴とする請求項１２記載の半導体装置の製造方法。
  15. 熱硬化性樹脂が混練された前記接着剤層に熱を加えその硬化程度を調整し、当該硬化程度に応じて前記半導体チップを所定の基板に熱圧着あるいは超音波加圧着する工程をさらに含む、請求項４記載の半導体装置の製造方法。
  16. 前記接着剤層を加熱してゲル化状態に硬化調整して、前記半導体チップを前記基板に熱圧着することを特徴とする請求項１５記載の半導体装置の製造方法。
  17. 前記接着剤層を流動状態に調整して、前記半導体チップを前記基板に超音波加圧着することを特徴とする請求項１５記載の半導体装置の製造方法。
JP2003093321A 2002-04-01 2003-03-31 半導体装置及びその製造方法 Expired - Lifetime JP3717899B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003093321A JP3717899B2 (ja) 2002-04-01 2003-03-31 半導体装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002098699 2002-04-01
JP2003093321A JP3717899B2 (ja) 2002-04-01 2003-03-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004006771A JP2004006771A (ja) 2004-01-08
JP3717899B2 true JP3717899B2 (ja) 2005-11-16

Family

ID=28449826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003093321A Expired - Lifetime JP3717899B2 (ja) 2002-04-01 2003-03-31 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US6975036B2 (ja)
JP (1) JP3717899B2 (ja)
KR (1) KR100544084B1 (ja)
TW (1) TW594894B (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
JP2004335916A (ja) * 2003-05-12 2004-11-25 Toshiba Corp 半導体装置の製造方法
JP4170839B2 (ja) * 2003-07-11 2008-10-22 日東電工株式会社 積層シート
JP2005191508A (ja) * 2003-12-05 2005-07-14 Rohm Co Ltd 半導体装置およびその製造方法
JP2005203558A (ja) * 2004-01-15 2005-07-28 Seiko Epson Corp 半導体装置及びその製造方法
JP4353845B2 (ja) * 2004-03-31 2009-10-28 富士通株式会社 半導体装置の製造方法
JP3835460B2 (ja) * 2004-04-08 2006-10-18 セイコーエプソン株式会社 電子部品実装体の製造方法、及び電気光学装置
JP4754185B2 (ja) * 2004-05-27 2011-08-24 リンテック株式会社 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7884483B2 (en) 2005-06-14 2011-02-08 Cufer Asset Ltd. L.L.C. Chip connector
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7749806B2 (en) * 2005-09-22 2010-07-06 Chipmos Technologies Inc. Fabricating process of a chip package structure
JP2007141963A (ja) * 2005-11-15 2007-06-07 Denso Corp 基板の実装方法、及びその実装方法で実装された半導体装置
TWI303870B (en) * 2005-12-30 2008-12-01 Advanced Semiconductor Eng Structure and mtehod for packaging a chip
JP4343177B2 (ja) * 2006-02-06 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体装置
JP5428135B2 (ja) * 2006-04-05 2014-02-26 日立化成株式会社 積層物及びその製造方法
US7759782B2 (en) * 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
EP2036125B1 (en) * 2006-06-26 2019-05-22 Koninklijke Philips N.V. Flip-chip interconnection with formed couplings
DE102006036728B4 (de) * 2006-08-05 2017-01-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte
JP4105202B2 (ja) * 2006-09-26 2008-06-25 新光電気工業株式会社 半導体装置の製造方法
US9111950B2 (en) * 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
US7479704B2 (en) * 2007-01-10 2009-01-20 Powertech Technology Inc. Substrate improving immobilization of ball pads for BGA packages
JP2008288455A (ja) * 2007-05-18 2008-11-27 Hitachi Chem Co Ltd 半導体装置の実装方法及び半導体装置実装品
JP5048420B2 (ja) * 2007-08-17 2012-10-17 新光電気工業株式会社 半導体装置及びその製造方法
JP5064288B2 (ja) * 2008-04-15 2012-10-31 新光電気工業株式会社 半導体装置の製造方法
JP2010199187A (ja) * 2009-02-24 2010-09-09 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
JP4853530B2 (ja) * 2009-02-27 2012-01-11 株式会社豊田中央研究所 可動部を有するマイクロデバイス
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
JP5807221B2 (ja) 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
JP5830250B2 (ja) * 2011-02-15 2015-12-09 日東電工株式会社 半導体装置の製造方法
TWI430376B (zh) * 2011-02-25 2014-03-11 The Method of Fabrication of Semiconductor Packaging Structure
JP2013004872A (ja) * 2011-06-20 2013-01-07 Hitachi Chem Co Ltd 半導体装置の製造方法、フィルム状接着剤及び接着剤シート
US8963340B2 (en) * 2011-09-13 2015-02-24 International Business Machines Corporation No flow underfill or wafer level underfill and solder columns
WO2014077044A1 (ja) 2012-11-16 2014-05-22 シャープ株式会社 フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法
JP6167612B2 (ja) * 2013-03-29 2017-07-26 住友ベークライト株式会社 接着シートおよび電子部品
TWI548011B (zh) * 2014-05-13 2016-09-01 矽品精密工業股份有限公司 封裝基板及其製法
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
FR3041625B1 (fr) * 2015-09-29 2021-07-30 Tronics Microsystems Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
US9875988B2 (en) * 2015-10-29 2018-01-23 Semtech Corporation Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars
WO2017077958A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法
WO2017077957A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US10629558B2 (en) * 2018-05-08 2020-04-21 Advanced Semiconductor Engineering, Inc. Electronic device
US10796971B2 (en) 2018-08-13 2020-10-06 X Display Company Technology Limited Pressure-activated electrical interconnection with additive repair
US11160523B2 (en) * 2019-09-30 2021-11-02 GE Precision Healthcare LLC Systems and methods for cardiac imaging

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177214A (ja) 1992-05-13 1994-06-24 Fujitsu Ltd 圧着端子とその接続方法および半導体装置の実装方法
US5371328A (en) * 1993-08-20 1994-12-06 International Business Machines Corporation Component rework
JPH0997815A (ja) 1995-09-29 1997-04-08 Sumitomo Metal Mining Co Ltd フリップチップ接合方法およびそれにより得られる半導体パッケージ
JPH09172021A (ja) * 1995-12-19 1997-06-30 Sony Corp 半導体装置、半導体装置の製造方法及び実装方法
JP3376203B2 (ja) 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JP3137322B2 (ja) 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
JP3326382B2 (ja) 1998-03-26 2002-09-24 松下電器産業株式会社 半導体装置の製造方法
JP3417292B2 (ja) 1998-04-08 2003-06-16 松下電器産業株式会社 半導体装置
JP3529657B2 (ja) * 1999-02-05 2004-05-24 松下電器産業株式会社 熱可塑性樹脂基板に半導体素子を取付ける方法、非接触ｉｃカードの製造方法及び半導体素子を取付けた熱可塑性樹脂基板
JP2000286302A (ja) 1999-03-31 2000-10-13 Towa Corp 半導体チップ組立方法及び組立装置
US6271107B1 (en) * 1999-03-31 2001-08-07 Fujitsu Limited Semiconductor with polymeric layer
WO2001006558A1 (fr) * 1999-07-16 2001-01-25 Matsushita Electric Industrial Co., Ltd. Emballage de dispositifs a semi-conducteurs et leur procede de fabrication
JP2001127395A (ja) 1999-10-26 2001-05-11 Fujitsu Ltd 集積回路装置及びその製造方法
JP3625268B2 (ja) 2000-02-23 2005-03-02 富士通株式会社 半導体装置の実装方法
JP3597754B2 (ja) 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002016022A (ja) 2000-06-29 2002-01-18 Toshiba Corp 半導体装置の製造方法
JP3459622B2 (ja) 2000-07-18 2003-10-20 サンユレック株式会社 電子部品の製造方法
JP2002222899A (ja) * 2001-01-26 2002-08-09 Matsushita Electric Ind Co Ltd 電子部品、電子部品の製造方法および電子回路装置の製造方法
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20030079735A (ko) 2003-10-10
US20030183947A1 (en) 2003-10-02
US6975036B2 (en) 2005-12-13
KR100544084B1 (ko) 2006-01-23
JP2004006771A (ja) 2004-01-08
US20060099737A1 (en) 2006-05-11
TW594894B (en) 2004-06-21
TW200305236A (en) 2003-10-16
US7579211B2 (en) 2009-08-25

Similar Documents

Publication Publication Date Title
JP3717899B2 (ja) 半導体装置及びその製造方法
JP3880775B2 (ja) 回路基板への電子部品の実装方法
US8136238B2 (en) Methods for manufacturing semiconductor devices
JP3326382B2 (ja) 半導体装置の製造方法
JP2004311709A (ja) 半導体装置の製造方法および半導体製造装置
KR100693667B1 (ko) 반도체 장치의 실장 방법, 반도체 장치 및 반도체 장치의실장 구조
JP2003197679A (ja) 半導体装置及びその実装方法並びに実装体
JPH10275826A (ja) 半導体装置およびその製造方法
JP2008235840A (ja) 半導体装置の製造方法、半導体製造装置および半導体モジュール
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP2012182382A (ja) 半導体チップ、半導体パッケージおよび半導体パッケージの製造方法
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP2001274197A (ja) 半導体装置及びその製造方法
JP5451053B2 (ja) フリップチップ実装方法とフリップチップ実装装置
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP3594120B2 (ja) 半導体装置の製造方法及びボンディング用加圧治具
JP2009004462A (ja) 半導体装置の実装方法
TW200527565A (en) Mounting method of bump-equipped electronic component and mounting structure of the same
JPH11288975A (ja) ボンディング方法及びボンディング装置
TWI261327B (en) Method for bonding a chip for chip-on-film package
JP2002319650A (ja) フリップチップ実装体及び半導体チップの実装方法
JP4287970B2 (ja) 半導体素子の実装方法及びその実装方法により実装された実装体
JPH08139138A (ja) 電子部品の接続方法
JP2007049100A (ja) 貼着装置、膜の貼着方法、半導体装置及び表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050831

R150 Certificate of patent or registration of utility model

Ref document number: 3717899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080909

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100909

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100909

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100909

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110909

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120909

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120909

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130909

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term