WO2016121456A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2016121456A1
WO2016121456A1 PCT/JP2016/050462 JP2016050462W WO2016121456A1 WO 2016121456 A1 WO2016121456 A1 WO 2016121456A1 JP 2016050462 W JP2016050462 W JP 2016050462W WO 2016121456 A1 WO2016121456 A1 WO 2016121456A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
semiconductor device
insulating substrate
semiconductor element
board base
Prior art date
Application number
PCT/JP2016/050462
Other languages
English (en)
French (fr)
Inventor
勇輔 梶
研史 三村
耕三 原田
暁紅 殷
啓行 原田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2016557166A priority Critical patent/JP6054009B1/ja
Priority to CN201680007637.0A priority patent/CN107210291B/zh
Priority to DE112016000517.2T priority patent/DE112016000517T5/de
Publication of WO2016121456A1 publication Critical patent/WO2016121456A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • the present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a power semiconductor element is sealed with a sealing resin.
  • a wide gap semiconductor such as silicon carbide (SiC) or gallium nitride (GaN) has a larger band gap than a silicon (Si) semiconductor, and has attracted attention as a material suitable for development of semiconductor devices in recent years.
  • Patent Document 1 the periphery of the chip is sealed with a high heat-resistant sealing resin having a low linear expansion coefficient, and the surface of the semiconductor device is covered with a sealing material excellent in oxidation degradation resistance. Techniques have been proposed to improve module reliability. Further, in Patent Document 2, by mounting a second insulating substrate in which a resistive element is fixed by solder on a portion of a case member that constitutes a semiconductor device, separately from a first insulating substrate on which a semiconductor element is mounted, There has been proposed a technique for suppressing cracks and the like in solder due to heat generated from a semiconductor element. In addition to these, there is Patent Document 3.
  • a semiconductor device in which a power semiconductor element is sealed with a sealing resin is required to stably ensure insulation even in a state where the semiconductor device is operating under a high temperature. .
  • the present invention has been made as part of such development, and an object of the present invention is to provide a semiconductor device capable of stably ensuring insulation even at a relatively high temperature.
  • the semiconductor device includes a semiconductor element substrate, a semiconductor element, a case material, a circuit board base, a conductive second circuit board, electrode terminals, wiring, and a sealing material.
  • the semiconductor element substrate includes a base material, an insulating substrate disposed on the surface of the base material, and a conductive first circuit substrate disposed on the surface of the insulating substrate.
  • the semiconductor element is mounted on the first circuit board of the semiconductor element substrate.
  • the case material is attached to the semiconductor element substrate so as to surround the semiconductor element.
  • the circuit board base is provided on the case material and protrudes toward the inside where the semiconductor element is located, and is arranged at a height position different from the insulating board.
  • the conductive second circuit board is directly disposed on the surface of the circuit board base.
  • the electrode terminal is attached to the case material.
  • the wiring electrically connects the semiconductor element and the electrode terminal via the second circuit board.
  • the sealing material is filled in a region surrounded by the case material, and seals the semiconductor element and the
  • the conductive second circuit board is directly disposed on the circuit board base disposed at a height position different from that of the insulating substrate.
  • FIG. 1 is a plan view of a semiconductor device according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view taken along a cross-sectional line II-II shown in FIG. 1 in the same embodiment. It is sectional drawing of the semiconductor device which concerns on a comparative example.
  • FIG. 4 is a partially enlarged cross-sectional view for explaining problems of the semiconductor device shown in FIG. 3.
  • FIG. 4 is a partial enlarged cross-sectional view for explaining the function and effect of the semiconductor device in the embodiment. It is a top view of the semiconductor device which concerns on Embodiment 2 of this invention.
  • FIG. 7 is a cross-sectional view taken along a cross-sectional line VII-VII shown in FIG. 6 in the same embodiment.
  • FIG. 9 is a cross sectional view taken along a cross sectional line IX-IX shown in FIG. 8 in the embodiment. In the same embodiment, it is a partial expanded sectional view which shows a mode that sealing resin is filled. It is a top view of the semiconductor device which concerns on Embodiment 4 of this invention.
  • FIG. 12 is a cross sectional view taken along a cross sectional line XII-XII shown in FIG. 11 in the embodiment.
  • it is sectional drawing of the semiconductor device which concerns on a 1st modification.
  • Embodiment 3 it is sectional drawing of the semiconductor device which concerns on a 2nd modification.
  • Embodiment 1 A semiconductor device according to the first embodiment will be described.
  • This semiconductor device is a semiconductor power module.
  • Semiconductor power modules are widely used in devices that perform power control, for example, home appliances and automobiles.
  • the semiconductor device 1 mainly includes a semiconductor element substrate 3, a semiconductor element 13, a case material 15, and a sealing resin 29.
  • a conductive first circuit substrate 9 is disposed on the surface of the base plate 5 with an insulating substrate 7 interposed.
  • the insulating substrate 7 for example, a ceramic substrate or aluminum nitride is used.
  • the first circuit board 9 for example, one copper plate that has been subjected to predetermined patterning based on the layout of the semiconductor elements or the like is used.
  • the semiconductor element 13 is mounted on the first circuit board 9 with a bonding agent 11 such as solder.
  • a bonding agent 11 such as solder.
  • a plurality of semiconductor elements 13 connected in parallel to the power semiconductor elements are mounted.
  • the case material 15 is fixed to the semiconductor element substrate 3 with an adhesive 23.
  • the case material 15 is provided with a circuit board base 17 protruding from the inner wall toward the side where the semiconductor element 13 is disposed.
  • the circuit board base 17 is disposed at a position higher than the insulating board 7.
  • the circuit board base 17 is formed integrally with the case material 15.
  • a conductive second circuit board 21 is directly mounted on the circuit board base 17. As the second circuit board 21, for example, a copper plate subjected to predetermined patterning is used.
  • the case material 15 is provided with a copper electrode terminal 19.
  • the electrode terminal 19 and the second circuit board 21 are electrically connected by a wiring 25. Further, the second circuit board 21 and the semiconductor element 13 are electrically connected by the wiring 27. Thus, each of the plurality of semiconductor elements 13 is electrically connected to the electrode terminal 19 via the second circuit board 21.
  • a width L1, a length L2, and a thickness T1 sufficient to mount the second circuit board 21 are set on the circuit board base 17 on which the second circuit board 21 is directly mounted.
  • the width L1 is a length along the inner wall of the case material 15, and is set to 10 mm to 100 mm, for example. When the width L1 is narrower than 10 mm, it is not sufficient for mounting the second circuit board 21. On the other hand, when the width L1 exceeds 100 mm, there is a possibility that the sealing resin 29 may be hindered.
  • the length L2 is a length protruding from the inner wall of the case material 15, and is set to, for example, 5 mm to 20 mm.
  • the thickness T1 is set to 1 mm to 10 mm, for example. If the thickness T1 is thinner than 1 mm, the mechanical strength is not sufficient. On the other hand, if the thickness T1 exceeds 10 mm, the thickness becomes excessive and is not appropriate.
  • the distance H1 in the height direction between the circuit board base 17 and the insulating board 7 is set to 3 mm to 10 mm, for example. If the distance H1 is shorter than 3 mm, the sealing resin 29 may not be sufficiently filled when the sealing resin 29 is filled. On the other hand, if the distance H1 exceeds 10 mm, the second circuit board 21 or the like may not be reliably sealed.
  • a commonly used copper (copper plate) is given as an example. It is not limited. For example, aluminum (Al), iron (Fe), or a composite of aluminum and iron may be used. A composite material such as copper / invar / copper may be used. Further, an alloy such as an aluminum-silicon carbide alloy (AlSiC) or a copper-molybdenum alloy (CuMo) may be used.
  • AlSiC aluminum-silicon carbide alloy
  • CuMo copper-molybdenum alloy
  • the surfaces of the first circuit board 9 and the second circuit board 21 are usually plated with nickel (Ni). However, if the structure can supply the necessary current and voltage to the semiconductor element 13, the plating is performed. Even if it is applied, the plating may not be applied. When plating is performed, in addition to nickel plating, for example, gold plating or tin plating may be performed.
  • the electrode terminal 19, 1st Small irregularities may be provided on the respective surfaces of the circuit board 9 and the second circuit board 21.
  • an adhesion improver such as a primer treatment may be applied to the surfaces of the electrode terminal 19, the first circuit board 9 and the second circuit board 21.
  • a silane coupling agent, polyimide, epoxy resin, or the like is used as the adhesion improver.
  • the insulating substrate 7 is made of resin in which ceramic powder such as alumina (Al 2 O 3 ), silicon dioxide (SiO 2 ), aluminum nitride (AlN), boron nitride (BN), silicon nitride (Si 3 N 4 ) is dispersed. A cured resin substrate is obtained.
  • the semiconductor element substrate 3 is obtained by attaching the first circuit board 9 to one surface of such an insulating substrate 7 and the base plate 5 to the other surface.
  • the insulating substrate 7 is a cured resin substrate in which a ceramic plate is embedded in resin, or an insulating substrate simply composed of ceramic.
  • a semiconductor element substrate in which the first circuit board is attached to one surface of the insulating substrate and the base plate is attached to the other surface may be used.
  • Examples of the ceramic powder contained in the insulating substrate 7 include alumina (Al 2 O 3 ), silicon dioxide (SiO 2 ), aluminum nitride (AlN), boron nitride (BN), and silicon nitride (Si 3 N 4 ).
  • alumina Al 2 O 3
  • silicon dioxide SiO 2
  • AlN aluminum nitride
  • BN boron nitride
  • Si 3 N 4 silicon nitride
  • the present invention is not limited to these.
  • diamond (C), silicon carbide (SiC), boron oxide (B 2 O 3 ), or the like may be used.
  • resin powder such as silicone resin or acrylic resin may be used.
  • a spherical powder is often used.
  • the present invention is not limited to this, and for example, a powder such as a crushed shape, a granular shape, a flake shape, and an aggregate may be used.
  • the filling amount of the powder it is sufficient that the insulating substrate 7 is filled with a necessary amount of heat dissipation and insulation.
  • an epoxy resin is usually used, but is not limited thereto.
  • a polyimide resin, a silicone resin, an acrylic resin, or the like may be used as long as the resin is a material having both insulating properties and adhesiveness.
  • the metal used for the base plate 5 is usually a metal such as copper (Cu) or aluminum (Al), but is not limited thereto.
  • a metal such as copper (Cu) or aluminum (Al)
  • AlSiC aluminum-silicon carbide alloy
  • CuMo copper-molybdenum alloy
  • an organic material such as an epoxy resin, a polyimide resin, or an acrylic resin may be used.
  • linear bodies formed of aluminum or gold and having a circular cross-sectional shape are used, but are not limited thereto.
  • a wire body in which a copper plate having a square (rectangular) cross-sectional shape may be used.
  • FIG. 1 a structure in which one wiring 27 is connected to one semiconductor element 13 is shown, but this is simply shown for convenience of explanation regarding the wirings 25 and 27.
  • a necessary number of wirings are provided depending on the current density of the semiconductor element 13 and the like.
  • a fusion joining in which a metal piece such as copper or tin is melted or joining, an ultrasonic joining to which an ultrasonic wave is applied, or the like can be used. Any bonding method can be used as long as it can be supplied to the semiconductor element.
  • an epoxy resin is used as the material of the sealing resin 29, but the material is not limited to this, and any resin having a desired elastic modulus and heat resistance may be used. it can.
  • a silicone resin, a urethane resin, a polyimide resin, a polyamide resin, a polyamideimide resin, an acrylic resin, or the like may be used as long as the material has both insulating properties and adhesiveness.
  • the semiconductor element 13 mounted on the first circuit board 9 and the electrode terminal 19 are electrically connected via the second circuit board 21 by wirings 27 and 25.
  • the second circuit board 21 is directly mounted on the circuit board base 17 of the case material 15. Thereby, insulation can be ensured more stably. This will be described in comparison with a semiconductor device according to a comparative example.
  • the semiconductor device 101 mainly includes a semiconductor element substrate 103, a semiconductor element 113, a case material 115, and a sealing resin 129.
  • a first circuit substrate 109 is disposed on the surface of the base plate 105 with an insulating substrate 107 interposed therebetween.
  • a second circuit board 121 is disposed on the surface of the insulating substrate 107.
  • the semiconductor element 113 is mounted on the first circuit board 9 with a bonding agent 111 such as solder.
  • the case material 115 is fixed to the semiconductor element substrate 103 with an adhesive 123.
  • An electrode terminal 119 is attached to the case material 115.
  • the electrode terminal 119 and the second circuit board 121 are electrically connected by a wiring 125, and the second circuit board 121 and the semiconductor element 113 are electrically connected by a wiring 127.
  • a sealing resin 129 is filled in a region inside the case material 115 so as to seal the semiconductor element 113 and the wirings 125 and 127.
  • the semiconductor element 113 is electrically connected to the electrode terminal 119 via the second circuit board 121 by wirings 127 and 125.
  • the second circuit board 121 serving as the electrical relay point is disposed in a predetermined region on the insulating substrate 107 on which the first circuit board 109 is disposed.
  • the area of the second circuit board 121 as a relay point is smaller than the area of the first circuit board 109 on which the semiconductor element 113 is mounted. For this reason, the contact area between the sealing resin 129 and the first circuit board 109 is relatively large, whereas the contact area between the sealing resin 129 and the second circuit board 121 is relatively small.
  • the adhesive strength with the sealing resin 129 is also low.
  • the sealing resin 129 expands due to heat history associated with heat cycle or high-temperature storage.
  • the peeling 131 may reach the insulating substrate 107 by repeating the contraction.
  • the second circuit board 21 is directly mounted on the circuit board base 17 protruding from the inner wall of the case material 15 as shown in FIG. 1 or FIG. Therefore, as shown in FIG. 5, even if the separation 31 occurs at the interface between the sealing resin 29 and the second circuit board 21, the separation 31 is caused by the expansion and contraction of the sealing resin 29. The circuit board base 17 is reached. Thereby, the peeling 31 generated at the interface between the second circuit board 21 and the sealing resin 29 does not cause the insulating substrate 7 to crack. As a result, it is possible to reliably suppress the occurrence of insulation failure in the semiconductor device 1.
  • the stress generated in the sealing resin during operation is relatively large and peeling easily occurs.
  • the circuit board 21 is directly mounted on the circuit board base 17, it is possible to stably ensure the insulation of the semiconductor device.
  • the second circuit board 21 is not directly mounted on the circuit board base 17, but is mounted with another insulating substrate interposed between the second circuit board and the circuit board base 17 (not shown). ), In the same manner as described for the semiconductor device according to the comparative example, cracks may occur in the other insulating substrate from the portion of the other insulating substrate where the peeling has arrived, and eventually an insulation failure may occur. is assumed.
  • the second circuit board 21 is mounted on the circuit board base 17 that protrudes from the inner wall of the case material 15 to the side on which the semiconductor element 13 is mounted.
  • the length of the wiring 27 that electrically connects the semiconductor element 13 and the second circuit board 21 can be made relatively short, which contributes to a long life of the wiring.
  • the insulation failure can be suppressed and the life of the wiring can be extended, and the reliability as the semiconductor device can be further improved.
  • Embodiment 2 Here, a semiconductor device in which a circuit board base is arranged so as to pass between inner walls of the case materials facing each other will be described.
  • the semiconductor device 1 mainly includes a semiconductor element substrate 3, a semiconductor element 13, a case material 15, and a sealing resin 29.
  • the circuit board base 17 having a bridge structure is provided on the case material 15 so as to pass between one inner wall and the other inner wall facing each other.
  • the circuit board base 17 is disposed at a position higher than the insulating board 7.
  • the circuit board base 17 is formed integrally with the case material 15.
  • the second circuit board 21 is directly mounted on the circuit board base 17. Since other configurations are the same as those of the semiconductor device shown in FIGS. 1 and 2, the same members are denoted by the same reference numerals, and description thereof will not be repeated unless necessary.
  • a width L3 and a thickness T2 sufficient to mount the second circuit board 21 are set in the bridged circuit board base 17 on which the second circuit board 21 is directly mounted.
  • the width L3 is set to 5 mm to 30 mm, for example. If the width L3 is narrower than 5 mm, it is not sufficient for mounting the second circuit board 21. On the other hand, when the width L3 exceeds 30 mm, there is a possibility that the sealing resin 29 may be hindered.
  • the thickness T2 is set to 1 mm to 10 mm, for example. If the thickness T2 is thinner than 1 mm, the mechanical strength is not sufficient. On the other hand, if the thickness T2 exceeds 10 mm, the thickness becomes excessive and is not appropriate.
  • the distance H2 in the height direction between the circuit board base 17 and the insulating board 7 is set to 3 mm to 10 mm, for example. If the distance H2 is shorter than 3 mm, the sealing resin 29 may not be sufficiently filled when the sealing resin 29 is filled. On the other hand, if the distance H2 exceeds 10 mm, the second circuit board 21 or the like may not be reliably sealed.
  • the second circuit board 21 is directly mounted on the circuit board base 17 having a bridging structure provided so as to pass between one inner wall and the other inner wall of the case material 15 facing each other. .
  • the peeling is repeated due to the expansion and contraction of the sealing resin 29. Will be reached.
  • the peeling that occurs at the interface between the second circuit board 21 and the sealing resin 29 does not cause the insulating substrate 7 to crack.
  • it is possible to reliably suppress the occurrence of an insulation failure in the semiconductor device 1, and to ensure stable insulation of the semiconductor device.
  • the circuit board base 17 has a bridge structure, the position of the second circuit board 21 in the circuit board base 17 can be easily approached to the semiconductor element 13. As a result, the length of the wiring 27 that electrically connects the semiconductor element 13 and the second circuit board 21 can be made relatively short, which contributes to a long life of the wiring.
  • the second circuit board 21 is arranged at a position separated from the outer peripheral portion of the semiconductor device 1 by arranging the circuit board table 17 having a bridge structure in the vicinity of the center of the case material 15. The stress generated in the second circuit board 21 can be reduced. Thereby, it can suppress that peeling arises in the interface of sealing resin 29 and the 2nd circuit board 21.
  • Embodiment 3 a first example of a semiconductor device in which an inclined portion is provided on a circuit board base will be described.
  • the semiconductor device 1 mainly includes a semiconductor element substrate 3, a semiconductor element 13, a case material 15, and a sealing resin 29.
  • the circuit board base 17 provided on the case material 15 includes an inclined portion 18.
  • the inclined portion 18 is formed on the circuit board base 17 on the lower surface side facing the insulating substrate 7.
  • the second circuit board 21 is directly mounted on the circuit board base 17. Since other configurations are the same as those of the semiconductor device shown in FIGS. 1 and 2, the same members are denoted by the same reference numerals, and description thereof will not be repeated unless necessary.
  • the width L1 and the length L2 sufficient to mount the second circuit board 21 are set on the circuit board base 17.
  • the width L1 is a length along the inner wall of the case material 15, and is set to 10 mm to 100 mm, for example.
  • the width L1 is narrower than 10 mm, it is not sufficient for mounting the second circuit board 21.
  • the width L1 exceeds 100 mm, there is a possibility that the sealing resin 29 may be hindered.
  • the length L2 is a length protruding from the inner wall of the case material 15, and is set to, for example, 5 mm to 20 mm.
  • the length L2 is narrower than 5 mm, it is not sufficient for mounting the second circuit board 21.
  • the length L2 exceeds 20 mm, there is a possibility that the sealing resin 29 may be hindered.
  • the distance H1 in the height direction between the inner end of the circuit board base 17 and the insulating substrate 7 is set to 3 mm to 10 mm, for example. If the distance H1 is shorter than 3 mm, the sealing resin 29 may not be sufficiently filled when the sealing resin 29 is filled. On the other hand, if the distance H1 exceeds 10 mm, the second circuit board 21 or the like may not be reliably sealed.
  • the inclined portion 18 is inclined so as to approach the insulating substrate 7 from the protruding tip portion of the circuit board base 17 toward the case material 15.
  • the inclined portion 18 is inclined with respect to the insulating substrate 7 with an inclination angle ⁇ of 5 ° or more.
  • the minimum inclination angle ⁇ is about 8.5 °. If the inclination angle ⁇ is further reduced and the inclination angle ⁇ is smaller than 5 °, the sealing resin 29 may not be sufficiently filled between the circuit board base 17 and the insulating substrate 7. Therefore, the inclination angle ⁇ of the inclined portion 18 is desirably 5 ° or more.
  • the circuit board table 17 is provided with an inclined portion 18 that is inclined from the protruding end of the circuit board table 17 toward the case member 15 in a manner approaching the insulating substrate 7. As shown in FIG. 10, the provision of the inclined portion 18 facilitates the sealing resin 29 to flow into a relatively narrow space between the circuit board base 17 and the insulating substrate 7 (see arrows).
  • Embodiment 4 a second example of a semiconductor device in which an inclined portion is provided on a circuit board base will be described.
  • the semiconductor device 1 mainly includes a semiconductor element substrate 3, a semiconductor element 13, a case material 15, and a sealing resin 29.
  • the circuit board base 17 having a bridge structure provided in the case material 15 includes an inclined portion 18. The inclined portion 18 is formed on the circuit board base 17 on the lower surface side facing the insulating substrate 7.
  • the second circuit board 21 is directly mounted on the circuit board base 17. Since other configurations are the same as those of the semiconductor device shown in FIGS. 6 and 7, the same members are denoted by the same reference numerals, and the description thereof will not be repeated unless necessary.
  • the circuit board base 17 having a bridge structure in which the inclined portion 18 is formed will be described in detail.
  • the circuit board base 17 is set with a width L ⁇ b> 3 sufficient to mount the second circuit board 21.
  • the width L3 is set to 5 mm to 30 mm, for example. If the width L3 is narrower than 5 mm, it is not sufficient for mounting the second circuit board 21. On the other hand, when the width L3 exceeds 30 mm, there is a possibility that the sealing resin 29 may be hindered.
  • the distance H2 in the height direction between the circuit board base 17 and the insulating board 7 is set to 3 mm to 10 mm, for example. If the distance H2 is shorter than 3 mm, the sealing resin 29 may not be sufficiently filled when the sealing resin 29 is filled. On the other hand, if the distance H2 exceeds 10 mm, the second circuit board 21 or the like may not be reliably sealed.
  • the inclined portion 18 is inclined so as to approach the insulating substrate 7 toward the case material 15 from a predetermined position spaced apart from the case material 15 in the circuit board base 17 having a bridge structure.
  • the inclined portion 18 is inclined with respect to the insulating substrate 7 with an inclination angle ⁇ of 5 ° or more.
  • the inclination angle ⁇ of the inclined portion 18 is desirably 5 ° or more.
  • the circuit board base 17 is configured such that the distance (height) between the insulating board 7 and the circuit board base 17 gradually decreases from a predetermined position of the circuit board base 17 having a bridge structure toward the case material 15.
  • An inclined portion 18 is provided. By providing the inclined portion 18, the sealing resin 29 can easily flow into a relatively narrow space between the circuit board base 17 and the insulating substrate 7.
  • the inclined surface of the inclined portion 18 is flat.
  • the inclined surface may be a curved surface. As shown in FIG. 13, it may be a concave surface (convex upward). Moreover, as shown in FIG. 14, it may be a convex surface (convex downward). Further, the inclined surface of the inclined portion 18 of the circuit board base 17 having a bridge structure may be similarly concave or convex (not shown).
  • circuit board base 17 and the case material 15 are integrally formed has been described as an example.
  • the circuit board base is not limited to this.
  • a circuit board base separately formed of the same material as the case material 15 may be fixed to the case material.
  • the semiconductor devices described in the embodiments can be variously combined as necessary.
  • a circuit board base positioned along the inner wall of the case member 15 and a circuit board having a bridge structure are combined. Also good.
  • the present invention is effectively used for a semiconductor device in which a power semiconductor element is sealed with a sealing resin.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

　半導体装置（１）は、主として、半導体素子基板（３）、半導体素子（１３）、ケース材（１５）および封止樹脂（２９）を備えている。半導体素子基板（３）では、ベース板（５）の表面に絶縁基板（７）を介在させて、導電性の第１回路基板（９）が配置されている。ケース材（１５）には、内壁から半導体素子（１３）が配置されている側に向かって突出した回路基板台（１７）と、電極端子（１９）とが設けられている。回路基板台（１７）には、導電性の第２回路基板（２１）が直接実装されている。電極端子（１９）と第２回路基板（２１）とが、配線（２５）によって電気的に接続され、第２回路基板（２１）と半導体素子（１３）とが、配線（２７）によって電気的に接続されている。

Description

半導体装置
　本発明は半導体装置に関し、特に、電力用の半導体素子を封止樹脂によって封止した半導体装置に関するものである。
　産業機器、鉄道車両または自動車等の高性能化に伴って、それらに搭載される半導体装置が使用されている状態の温度（使用温度）は上昇する傾向にある。近年、半導体素子の小型化、高耐圧化、高電流密度化が進んでおり、それに伴う半導体素子の高温動作に向けた開発が加速している。特に、炭化ケイ素（ＳｉＣ）または窒化ガリウム（ＧａＮ）などのワイドギャップ半導体は、シリコン（Ｓｉ）半導体よりもバンドギャップが大きく、近年の半導体素子の開発に適した材料として注目されている。
　高温動作が可能な半導体素子を半導体装置として装置化するためには、半導体素子が１５０℃以上の高温のもとで動作する場合においても、封止樹脂と他部材との剥離および絶縁基板のクラック等を抑制し、絶縁性を安定して確保する必要がある。従来、このような剥離およびクラック等を抑制する方法が提案されている。
　たとえば、特許文献１では、チップの周辺を線膨張率の低い高耐熱封止樹脂によって封止し、半導体装置の表面を耐酸化劣化性に優れた封止材で覆うことにより、チップの周辺およびモジュールの信頼性を向上させる手法が提案されている。また、特許文献２では、半導体素子が搭載された第１絶縁基板とは別に、半導体装置を構成するケース部材の部分に、抵抗素子がはんだによって固定された第２絶縁基板を搭載することにより、半導体素子から生じた熱によって、はんだにクラック等が生じるのを抑制する手法が提案されている。これらの他に、特許文献３がある。
特開２０１４－１４６７７４号公報 特開２００７－３２９３８７号公報 特開平１１－７４４３３号公報
　上述したように、電力用の半導体素子を封止樹脂によって封止した半導体装置には、高温度のもとで動作している状態においても、絶縁性を安定に確保することが求められている。
　本発明は、そのような開発の一環でなされたものであり、その目的は、比較的高温度のもとでも、絶縁性を安定に確保することができる半導体装置を提供することである。
　本発明に係る半導体装置は、半導体素子基板と半導体素子とケース材と回路基板台と導電性の第２回路基板と電極端子と配線と封止材とを備えている。半導体素子基板は、ベース材、ベース材の表面に配置された絶縁基板、および、絶縁基板の表面に配置された導電性の第１回路基板を含む。半導体素子は、半導体素子基板の第１回路基板に実装されている。ケース材は、半導体素子を取り囲むように、半導体素子基板に装着されている。回路基板台は、ケース材に設けられ、半導体素子が位置する内側に向かって突出する態様で、絶縁基板とは異なる高さ位置に配置されている。導電性の第２回路基板は、回路基板台の表面に直接配置されている。電極端子は、ケース材に装着されている。配線は、第２回路基板を経由して半導体素子と電極端子とを電気的に接続する。封止材は、ケース材によって囲まれた領域に充填され、半導体素子および配線を封止する。
　本発明に係る半導体装置によれば、絶縁基板とは異なる高さ位置に配置された回路基板台に、導電性の第２回路基板が直接配置されている。これにより、高温度のもとで動作している状態において、封止材と第２回路基板との界面に剥離が生じたとしても、その剥離が第１回路基板が配置された絶縁基板に達することはなく、絶縁基板にクラックが生じることがなくなる。その結果、半導体装置の絶縁性を安定に確保することができる。
本発明の実施の形態１に係る半導体装置の平面図である。 同実施の形態において、図１に示す断面線ＩＩ－ＩＩにおける断面図である。 比較例に係る半導体装置の断面図である。 図３に示す半導体装置の問題点を説明するための部分拡大断面図である。 同実施の形態において、半導体装置の作用効果を説明するための部分拡大断面図である。 本発明の実施の形態２に係る半導体装置の平面図である。 同実施の形態において、図６に示す断面線ＶＩＩ－ＶＩＩにおける断面図である。 本発明の実施の形態３に係る半導体装置の平面図である。 同実施の形態において、図８に示す断面線ＩＸ－ＩＸにおける断面図である。 同実施の形態において、封止樹脂が充填される様子を示す部分拡大断面図である。 本発明の実施の形態４に係る半導体装置の平面図である。 同実施の形態において、図１１に示す断面線ＸＩＩ－ＸＩＩにおける断面図である。 実施の形態３において、第１変形例に係る半導体装置の断面図である。 実施の形態３において、第２変形例に係る半導体装置の断面図である。
　実施の形態１
　実施の形態１に係る半導体装置について説明する。この半導体装置は半導体パワーモジュールである。半導体パワーモジュールは、たとえば、家電機器および自動車等をはじめ、電力制御を行う機器に広く用いられている。
　図１および図２に示すように、半導体装置１は、主として、半導体素子基板３、半導体素子１３、ケース材１５および封止樹脂２９を備えている。
　半導体素子基板３では、ベース板５の表面に絶縁基板７を介在させて、導電性の第１回路基板９が配置されている。絶縁基板７として、たとえば、セラミック基板または窒化アルミニウム等が用いられている。第１回路基板９として、たとえば、一枚の銅板に、半導体素子のレイアウト等に基づいた所定のパターニングを施したものが用いられている。
　半導体素子１３は、第１回路基板９に、たとえば、はんだ等の接合剤１１によって実装されている。半導体素子１３として、たとえば、電力用半導体素子に並列に接続されている還流ダイオードが形成されている。半導体装置１では、電力用半導体素子に並列に接続された半導体素子１３が、複数搭載されている。
　ケース材１５は、半導体素子基板３に接着剤２３によって固定されている。ケース材１５には、内壁から半導体素子１３が配置されている側に向かって突出した回路基板台１７が設けられている。この回路基板台１７は、絶縁基板７よりも高い位置に配置されている。また、回路基板台１７は、ケース材１５と一体的に形成されている。回路基板台１７には、導電性の第２回路基板２１が直接実装されている。第２回路基板２１として、たとえば、所定のパターニングを施した銅板が用いられている。また、ケース材１５には、銅の電極端子１９が設けられている。
　電極端子１９と第２回路基板２１とが、配線２５によって電気的に接続されている。また、第２回路基板２１と半導体素子１３とが、配線２７によって電気的に接続されている。こうして、複数の半導体素子１３のそれぞれは、第２回路基板２１を経由して電極端子１９に電気的に接続されることになる。
　第２回路基板２１が直接実装される回路基板台１７には、第２回路基板２１を実装するに足りる幅Ｌ１、長さＬ２および厚さＴ１が設定される。幅Ｌ１は、ケース材１５の内壁に沿った長さであり、たとえば、１０ｍｍ～１００ｍｍに設定される。幅Ｌ１が１０ｍｍよりも狭いと、第２回路基板２１を実装するのに十分ではなくなる。一方、幅Ｌ１が１００ｍｍを超えると、封止樹脂２９を充填する際の妨げになってしまうおそれがある。
　長さＬ２は、ケース材１５の内壁から突出する長さであり、たとえば、５ｍｍ～２０ｍｍに設定される。長さＬ２が５ｍｍよりも狭いと、第２回路基板２１を実装するのに十分ではなくなる。一方、長さＬ２が２０ｍｍを超えると、封止樹脂２９を充填する際の妨げになってしまうおそれがある。厚さＴ１は、たとえば、１ｍｍ～１０ｍｍに設定される。厚さＴ１が、１ｍｍよりも薄いと、機械的強度が十分ではない。一方、厚さＴ１が、１０ｍｍを超えると過剰な厚さとなり適切ではなくなる。
　また、回路基板台１７と絶縁基板７との間の高さ方向の距離Ｈ１は、たとえば、３ｍｍ～１０ｍｍに設定されている。距離Ｈ１が３ｍｍよりも短いと、封止樹脂２９を充填する際に、封止樹脂２９が十分に充填されないおそれがある。一方、距離Ｈ１が１０ｍｍを超えると、第２回路基板２１等を確実に封止することができないおそれがある。
　第１回路基板９、第２回路基板２１および電極端子１９のそれぞれの材料としては、通常使用される銅（銅板）を例に挙げたが、必要な放熱特性を有するものであれば、銅に限られるものではない。たとえば、アルミニウム（Ａｌ）、鉄（Ｆｅ）、または、アルミニウムと鉄とを複合したものを用いてもよい。また、銅／インバー／銅等の複合材料を用いてもよい。さらに、アルミニウム‐炭化ケイ素合金（ＡｌＳｉＣ）、または、銅‐モリブデン合金（ＣｕＭｏ）等の合金を用いてもよい。
　第１回路基板９および第２回路基板２１等の表面には、通常、ニッケル（Ｎｉ）めっきが施されているが、必要な電流と電圧を半導体素子１３に供給できる構造であれば、めっきが施されていても、めっきが施されていなくてもよい。めっきが施される場合、ニッケルめっきの他に、たとえば、金めっきまたは錫めっきを施してもよい。
　また、電極端子１９、第１回路基板９および第２回路基板２１のそれぞれにおける封止樹脂２９と接触する部分では、封止樹脂２９との密着性を向上させるために、電極端子１９、第１回路基板９および第２回路基板２１のそれぞれの表面に、微小な凹凸を設けてもよい。あるいは、電極端子１９、第１回路基板９および第２回路基板２１のそれぞれの表面に、プライマー処理等の密着性向上剤を塗布するようにしてもよい。密着性向上剤として、たとえば、シランカップリング剤、ポリイミドまたはエポキシ樹脂等が用いられるが、半導体素子基板３の電極部材と封止樹脂２９との密着性を向上させるものであれば、これらに限られるものではない。
　絶縁基板７は、アルミナ（Ａｌ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、窒化シリコン（Ｓｉ３Ｎ４）等のセラミック粉を分散させた樹脂を硬化した樹脂硬化物基板とされる。半導体素子基板３は、そのような絶縁基板７の一方の表面に第１回路基板９が貼り付けられ、他方の表面にベース板５が貼り付けられたものである。
　半導体素子基板３では、放熱性と絶縁性を備えることが必要とされていることから、絶縁基板７として、樹脂にセラミック板を埋め込んだ樹脂硬化物基板、または、単にセラミックで構成された絶縁基板を用い、その絶縁基板の一方の表面に第１回路基板が貼り付けられ、他方の表面にベース板が貼り付けられた半導体素子基板を用いてもよい。
　また、絶縁基板７に含まれるセラミック粉として、アルミナ（Ａｌ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、窒化シリコン（Ｓｉ３Ｎ４）等を例に挙げたが、これらに限られるものではなく、たとえば、ダイヤモンド（Ｃ）、炭化ケイ素（ＳｉＣ）、酸化ホウ素（Ｂ２Ｏ３）などを用いてもよい。
　セラミック粉の他に、たとえば、シリコーン樹脂またはアクリル樹脂等の樹脂製の粉体を用いてもよい。粉体の場合、形状が球状の粉体を用いることが多いが、これに限られるものではなく、たとえば、破砕状、粒状、リン片状、凝集体等の粉体を用いてもよい。また、粉体の充填量としては、必要な放熱性と絶縁性が得られる量が、絶縁基板７に充填されていればよい。
　絶縁基板７に用いる樹脂として、通常、エポキシ樹脂が用いられるが、これに限られるものではない。この他に、たとえば、ポリイミド樹脂、シリコーン樹脂またはアクリル樹脂等を用いてもよく、絶縁性と接着性を兼ね備えた材料の樹脂であればよい。
　ベース板５に用いる材料として、通常、銅（Ｃｕ）またはアルミニウム（Ａｌ）等の金属が用いられるが、これに限られるものではない。これらの他に、たとえば、アルミニウム‐炭化ケイ素合金（ＡｌＳｉＣ）、または、銅‐モリブデン合金（ＣｕＭｏ）等の合金を用いてもよい。また、ベース板５の材料として、エポキシ樹脂、ポリイミド樹脂またはアクリル樹脂等の有機材料を用いてもよい。
　配線２５、２７として、アルミニウムまたは金から形成された、断面形状が円形の線体を用いるが、これに限られるものではない。円形の線体の他に、たとえば、断面形状が方形（矩形）の銅板を帯状にした線体を用いてもよい。なお、図１では、一つの半導体素子１３に対して、１本の配線２７が接続された構造が示されているが、これは、配線２５、２７に関する説明の便宜上、簡略的に示したものに過ぎず、実際の半導体装置１では、半導体素子１３の電流密度等により、必要な本数の配線が設けられることになる。
　配線２７と半導体素子１３との接合には、銅または錫等の金属片を溶融させて接合する溶融接合、または、超音波を印加する超音波接合等を用いることができ、必要な電流と電圧とを半導体素子に供給できる接合方法であればよい。
　封止樹脂２９の材料として、たとえば、エポキシ樹脂を用いるが、これに限られるものではなく、所望の弾性率と耐熱性を有している樹脂であれば、封止樹脂の材料として用いることができる。エポキシ樹脂の他に、たとえば、シリコーン樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂またはアクリル樹脂等を用いてもよく、絶縁性と接着性を兼ね備えた材料であればよい。
　上述した半導体装置１では、第１回路基板９に実装された半導体素子１３と電極端子１９とは、配線２７、２５により、第２回路基板２１を経由して電気的に接続されている。その第２回路基板２１は、ケース材１５の回路基板台１７に直接実装されている。これにより、絶縁性をより安定に確保することができる。これについて、比較例に係る半導体装置と比べて説明する。
　図３に示すように、比較例に係る半導体装置１０１は、主として、半導体素子基板１０３、半導体素子１１３、ケース材１１５および封止樹脂１２９を備えている。半導体素子基板１０３では、ベース板１０５の表面に絶縁基板１０７を介在させて第１回路基板１０９が配置されている。絶縁基板１０７の表面には、第２回路基板１２１が配置されている。半導体素子１１３は、第１回路基板９に、はんだ等の接合剤１１１によって実装されている。
　ケース材１１５は、半導体素子基板１０３に接着剤１２３によって固定されている。ケース材１１５には、電極端子１１９が取付けられている。電極端子１１９と第２回路基板１２１とが、配線１２５によって電気的に接続され、第２回路基板１２１と半導体素子１１３とが、配線１２７によって電気的に接続されている。半導体素子１１３および配線１２５、１２７等を封止するように、ケース材１１５の内側の領域に封止樹脂１２９が充填されている。
　比較例に係る半導体装置１０１では、半導体素子１１３は、配線１２７、１２５により、第２回路基板１２１を経由して電極端子１１９に電気的に接続されている。その電気的な中継地点となる第２回路基板１２１は、第１回路基板１０９が配置されている絶縁基板１０７における所定の領域に配置されている。
　中継地点としての第２回路基板１２１の面積は、半導体素子１１３が実装される第１回路基板１０９の面積に比べて小さい。このため、封止樹脂１２９と第１回路基板１０９との接触面積は、比較的大きいのに対して、封止樹脂１２９と第２回路基板１２１との接触面積は、比較的小さくなる。
　接触面積が小さいと、封止樹脂１２９との接着強度も低くなる。ここで、図４に示すように、接着強度が低い封止樹脂１２９と第２回路基板１２１との界面において剥離が生じると、ヒートサイクルまたは高温保存に伴う熱履歴によって、封止樹脂１２９が膨張と収縮を繰り返すことで、剥離１３１が絶縁基板１０７まで達することがある。
　さらに、封止樹脂１２９の膨張と収縮が繰り返されると、剥離が到達した絶縁基板１０７の部分から絶縁基板１０７にクラック１３３が生じ、最終的には、半導体装置１０１に絶縁不良が発生することになる。
　比較例に対して上述した半導体装置１では、図１または図２に示すように、第２回路基板２１は、ケース材１５の内壁から突出する回路基板台１７に直接実装されている。このため、図５に示すように、封止樹脂２９と第２回路基板２１との界面に剥離３１が生じたとしても、その剥離３１は、封止樹脂２９が膨張と収縮を繰り返すことで、回路基板台１７に達することになる。これにより、第２回路基板２１と封止樹脂２９との界面に生じた剥離３１が、絶縁基板７にクラックを生じさせることはない。その結果、半導体装置１に絶縁不良が発生するのを確実に抑制することができる。
　特に、ワイドギャップ半導体を適用した、１５０℃以上の温度のもとで動作をする半導体装置においては、動作時において封止樹脂に発生する応力が比較的大きく、剥離が生じやすくなるため、第２回路基板２１を回路基板台１７に直接実装させた構造とすることで、半導体装置の絶縁性を安定に確保することができる。
　なお、第２回路基板２１を回路基板台１７に直接実装させた構造ではなく、第２回路基板と回路基板台１７との間に、他の絶縁基板を介在させて実装した構造（図示せず）では、比較例に係る半導体装置について説明したのと同様に、剥離が到達した他の絶縁基板の部分から、他の絶縁基板にクラックが生じ、最終的には、絶縁不良が発生することが想定される。
　また、第２回路基板２１は、ケース材１５の内壁から半導体素子１３が搭載されている側へ突出した回路基板台１７に実装されている。これにより、半導体素子１３と第２回路基板２１とを電気的に接続する配線２７の長さが比較的短くて済み、配線の長寿命化に寄与することができる。
　こうして、実施の形態に係る半導体装置１では、絶縁不良を抑制するとともに、配線の長寿命化を図ることができ、半導体装置としての信頼性をさらに高めることができる。
　実施の形態２
　ここでは、互いに対向するケース材の内壁間を渡すように回路基板台が配置された半導体装置について説明する。
　図６および図７に示すように、半導体装置１は、主として、半導体素子基板３、半導体素子１３、ケース材１５および封止樹脂２９を備えている。特に、ケース材１５には、互いに対向する一方の内壁と他方の内壁とを渡すように、架橋構造の回路基板台１７が設けられている。この回路基板台１７は、絶縁基板７よりも高い位置に配置されている。また、回路基板台１７は、ケース材１５と一体的に形成されている。その回路基板台１７に第２回路基板２１が直接実装されている。なお、これ以外の構成については、図１および図２に示す半導体装置と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
　第２回路基板２１が直接実装される架橋構造の回路基板台１７には、第２回路基板２１を実装するに足りる幅Ｌ３と厚さＴ２が設定される。幅Ｌ３は、たとえば、５ｍｍ～３０ｍｍに設定される。幅Ｌ３が５ｍｍよりも狭いと、第２回路基板２１を実装するのに十分ではなくなる。一方、幅Ｌ３が３０ｍｍを超えると、封止樹脂２９を充填する際の妨げになってしまうおそれがある。
　厚さＴ２は、たとえば、１ｍｍ～１０ｍｍに設定される。厚さＴ２が、１ｍｍよりも薄いと、機械的強度が十分ではない。一方、厚さＴ２が、１０ｍｍを超えると過剰な厚さとなり適切ではなくなる。
　また、回路基板台１７と絶縁基板７との間の高さ方向の距離Ｈ２は、たとえば、３ｍｍ～１０ｍｍに設定されている。距離Ｈ２が３ｍｍよりも短いと、封止樹脂２９を充填する際に、封止樹脂２９が十分に充填されないおそれがある。一方、距離Ｈ２が１０ｍｍを超えると、第２回路基板２１等を確実に封止することができないおそれがある。
　上述した半導体装置１では、第２回路基板２１は、ケース材１５の互いに対向する一方の内壁と他方の内壁とを渡すように設けられた、架橋構造の回路基板台１７に直接実装されている。このため、封止樹脂２９と第２回路基板２１との界面において剥離（図示せず）が生じたとしても、その剥離は、封止樹脂２９が膨張と収縮を繰り返すことで、回路基板台１７に達することになる。これにより、第２回路基板２１と封止樹脂２９との界面に生じた剥離が、絶縁基板７にクラックを生じさせることはない。その結果、半導体装置１に絶縁不良が発生するのを確実に抑制することができ、半導体装置の絶縁性を安定に確保することができる。
　また、回路基板台１７が架橋構造であることで、回路基板台１７における第２回路基板２１の位置を、半導体素子１３に接近させやすくなる。これにより、半導体素子１３と第２回路基板２１とを電気的に接続する配線２７の長さが比較的短くて済み、配線の長寿命化に寄与することができる。
　さらに、架橋構造の回路基板台１７を、ケース材１５の中央付近に配置させることで、第２回路基板２１は、半導体装置１の外周部分から距離を隔てられた位置に配置されることになり、第２回路基板２１に生じる応力を低減させることができる。これにより、封止樹脂２９と第２回路基板２１との界面に剥離が生じるのを抑制することができる。
　実施の形態３
　ここでは、回路基板台に傾斜部が設けられた半導体装置の第１例について説明する。
　図８および図９に示すように、半導体装置１は、主として、半導体素子基板３、半導体素子１３、ケース材１５および封止樹脂２９を備えている。特に、ケース材１５に設けられた回路基板台１７は、傾斜部１８を備えている。傾斜部１８は、回路基板台１７において、絶縁基板７と対向する下面側に形成されている。
　その回路基板台１７に第２回路基板２１が直接実装されている。なお、これ以外の構成については、図１および図２に示す半導体装置と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
　次に、傾斜部１８が形成された回路基板台１７について、具体的に説明する。まず、図１および図２に示す半導体装置について説明したのと同様に、回路基板台１７には、第２回路基板２１を実装するに足りる幅Ｌ１および長さＬ２が設定される。幅Ｌ１は、ケース材１５の内壁に沿った長さであり、たとえば、１０ｍｍ～１００ｍｍに設定される。幅Ｌ１が１０ｍｍよりも狭いと、第２回路基板２１を実装するのに十分ではなくなる。一方、幅Ｌ１が１００ｍｍを超えると、封止樹脂２９を充填する際の妨げになってしまうおそれがある。
　長さＬ２は、ケース材１５の内壁から突出する長さであり、たとえば、５ｍｍ～２０ｍｍに設定される。長さＬ２が５ｍｍよりも狭いと、第２回路基板２１を実装するのに十分ではなくなる。一方、長さＬ２が２０ｍｍを超えると、封止樹脂２９を充填する際の妨げになってしまうおそれがある。
　また、回路基板台１７の内側端部と絶縁基板７との間の高さ方向の距離Ｈ１は、たとえば、３ｍｍ～１０ｍｍに設定されている。距離Ｈ１が３ｍｍよりも短いと、封止樹脂２９を充填する際に、封止樹脂２９が十分に充填されないおそれがある。一方、距離Ｈ１が１０ｍｍを超えると、第２回路基板２１等を確実に封止することができないおそれがある。
　次に、傾斜部１８について説明する。傾斜部１８は、回路基板台１７の突出先端部からケース材１５に向かって、絶縁基板７に近づく態様で傾斜している。傾斜部１８は、絶縁基板７に対して５°以上の傾斜角度θをもって傾いている。
　ここで、回路基板台１７の長さＬ２を２０ｍｍ（許容最大値）、距離Ｈ１を３ｍｍ（許容最小値）とすると、最小の傾斜角度θは約８．５°となる。この傾斜角度θがさらに小さくなり、５°よりも小さい傾斜角度θになると、回路基板台１７と絶縁基板７との間に、封止樹脂２９が十分に充填されないおそれがある。したがって、傾斜部１８の傾斜角度θは５°以上が望ましい。
　上述した半導体装置では、絶縁基板７にクラックを生じさせない効果に加えて、次のような効果が得られる。
　回路基板台１７には、回路基板台１７の突出端部からケース材１５に向かって、絶縁基板７に近づく態様で傾斜する傾斜部１８が設けられている。図１０に示すように、傾斜部１８が設けられることで、回路基板台１７と絶縁基板７との間の比較的狭い空間に、封止樹脂２９が流れ込みやすくなる（矢印参照）。
　これにより、封止樹脂が十分に充填されず、半導体装置の内部に気泡が残留することに起因して、半導体装置の動作中に放電が発生することが抑制される。その結果、半導体装置１の絶縁性をさらに安定に確保することができる。
　実施の形態４
　ここでは、回路基板台に傾斜部が設けられた半導体装置の第２例について説明する。
　図１１および図１２に示すように、半導体装置１は、主として、半導体素子基板３、半導体素子１３、ケース材１５および封止樹脂２９を備えている。特に、ケース材１５に設けられた架橋構造の回路基板台１７は、傾斜部１８を備えている。傾斜部１８は、回路基板台１７において、絶縁基板７と対向する下面側に形成されている。
　その回路基板台１７に第２回路基板２１が直接実装されている。なお、これ以外の構成については、図６および図７に示す半導体装置と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
　次に、傾斜部１８が形成された架橋構造の回路基板台１７について、具体的に説明する。まず、図６および図７に示す半導体装置について説明したのと同様に、回路基板台１７には、第２回路基板２１を実装するに足りる幅Ｌ３が設定される。幅Ｌ３は、たとえば、５ｍｍ～３０ｍｍに設定される。幅Ｌ３が５ｍｍよりも狭いと、第２回路基板２１を実装するのに十分ではなくなる。一方、幅Ｌ３が３０ｍｍを超えると、封止樹脂２９を充填する際の妨げになってしまうおそれがある。
　また、回路基板台１７と絶縁基板７との間の高さ方向の距離Ｈ２は、たとえば、３ｍｍ～１０ｍｍに設定されている。距離Ｈ２が３ｍｍよりも短いと、封止樹脂２９を充填する際に、封止樹脂２９が十分に充填されないおそれがある。一方、距離Ｈ２が１０ｍｍを超えると、第２回路基板２１等を確実に封止することができないおそれがある。
　次に、傾斜部１８について説明する。傾斜部１８は、架橋構造の回路基板台１７におけるケース材１５から距離を隔てられた所定の位置からケース材１５に向かって、絶縁基板７に近づく態様で傾斜している。傾斜部１８は、絶縁基板７に対して５°以上の傾斜角度θをもって傾けられている。前述したのと同様に、この傾斜角度θが５°よりも小さいと、回路基板台１７と絶縁基板７との間に、封止樹脂２９が十分に充填されないおそれがある。したがって、傾斜部１８の傾斜角度θは５°以上が望ましい。
　上述した半導体装置では、絶縁基板７にクラックを生じさせない効果に加えて、次のような効果が得られる。
　回路基板台１７には、架橋構造の回路基板台１７の所定の位置からケース材１５に向かって、絶縁基板７と回路基板台１７との間の距離（高さ）が徐々に短くなる態様で傾斜部１８が設けられている。傾斜部１８が設けられることで、回路基板台１７と絶縁基板７との間の比較的狭い空間に、封止樹脂２９が流れ込みやすくなる。
　これにより、封止樹脂が十分に充填されず、半導体装置の内部に気泡が残留することに起因して、半導体装置の動作中に放電が発生することが抑制される。その結果、半導体装置１の絶縁性をさらに安定に確保することができる。
　なお、図９または図１２では、傾斜部１８の傾斜面がフラットである場合が示されているが、傾斜角度θが５°以上であれば、傾斜面は曲面であってもよく、たとえば、図１３に示すように、凹面（上に向かって凸）であってもよい。また、図１４に示すように、凸面（下に向かって凸）であってもよい。さらに、架橋構造の回路基板台１７の傾斜部１８の傾斜面についても、同様に、凹面または凸面にしてもよい（図示せず）。
　なお、上述した各実施の形態では、回路基板台１７とケース材１５とが一体的に形成された場合を例に挙げて説明した。回路基板台としては、これに限られるものではなく、たとえば、ケース材１５と同じ材料によって別途形成された回路基板台を、ケース材に固定するようにしてもよい。
　各実施の形態において説明した半導体装置については、必要に応じて種々組み合わせることが可能であり、たとえば、ケース材１５の内壁に沿って位置する回路基板台と、架橋構造の回路基板とを組み合わせてもよい。
　今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
　本発明は、電力用の半導体素子を封止樹脂によって封止した半導体装置に有効に利用される。
　１　半導体装置、３　半導体素子基板、５　ベース板、７　絶縁基板、９　第１回路基板、１１　接合剤、１３　半導体素子、１５　ケース材、１７　回路基板台、１８　傾斜部、１９　電極端子、２１　第２回路基板、２３　接着材、２５　配線、２７　配線、２９　封止樹脂、３１　隙間。

Claims (15)

  1. 　ベース板、前記ベース板の表面に配置された絶縁基板、および、前記絶縁基板の表面に配置された導電性の第１回路基板を含む半導体素子基板と、
    　前記半導体素子基板の前記第１回路基板に実装された半導体素子と、
    　前記半導体素子を取り囲むように、前記半導体素子基板に装着されたケース材と、
    　前記ケース材に設けられ、前記半導体素子が位置する内側に向かって突出する態様で、前記絶縁基板とは異なる高さ位置に配置された回路基板台と、
    　前記回路基板台の表面に直接配置された導電性の第２回路基板と、
    　前記ケース材に装着された電極端子と、
    　前記第２回路基板を経由して前記半導体素子と前記電極端子とを電気的に接続する配線と、
    　前記ケース材によって囲まれた領域に充填され、前記半導体素子、前記回路基板台および前記配線を封止する封止材と
    を備えた、半導体装置。
  2. 　前記回路基板台は、前記ケース材の内壁に沿って配置された、請求項１記載の半導体装置。
  3. 　前記回路基板台では、前記内壁に沿った長さが１０ｍｍ以上１００ｍｍ以下に設定され、前記内壁から突出する長さが５ｍｍ以上２０ｍｍ以下に設定され、厚さが１ｍｍ以上１０ｍｍ以下に設定された、請求項２記載の半導体装置。
  4. 　前記絶縁基板と前記回路基板台との間の高さ方向の距離は、３ｍｍ以上１０ｍｍ以下に設定された、請求項１記載の半導体装置。
  5. 　前記回路基板台における前記絶縁基板と対向する側には、前記回路基板台の突出先端部から前記ケース材に向かって、前記絶縁基板に近づく態様で傾斜する傾斜部が設けられた、請求項２記載の半導体装置。
  6. 　前記絶縁基板に対する前記傾斜部の傾斜角度は５°以上である、請求項５記載の半導体装置。
  7. 　前記回路基板台は、前記ケース材において互いに対向する一方の内壁と他方の内壁との間を渡すように配置された、請求項１記載の半導体装置。
  8. 　前記回路基板台では、幅が５ｍｍ以上３０ｍｍ以下に設定され、厚さが１ｍｍ以上１０ｍｍ以下に設定された、請求項７記載の半導体装置。
  9. 　前記絶縁基板と前記回路基板台との間の高さ方向の距離は、３ｍｍ以上１０ｍｍ以下に設定された、請求項７記載の半導体装置。
  10. 　前記回路基板台における前記絶縁基板と対向する側には、前記ケース材から距離を隔てられた位置から前記ケース材に向かって、前記絶縁基板に近づく態様で傾斜する傾斜部が設けられた、請求項７記載の半導体装置。
  11. 　前記絶縁基板に対する前記傾斜部の傾斜角度は５°以上である、請求項１０記載の半導体装置。
  12. 　前記回路基板台は前記ケース材に一体的に設けられた、請求項１記載の半導体装置。
  13. 　前記回路基板台は前記ケース材の材料と同じ材料から形成され、
    　前記回路基板台は、前記ケース材とは別体として前記ケース材に固定された、請求項１記載の半導体装置。
  14. 　前記封止材は、エポキシ樹脂およびシリコーン樹脂のいずれかである、請求項１記載の半導体装置。
  15. 　前記ベース板は、有機材料および無機材料のいずれかの材料によって形成された、請求項１記載の半導体装置。
PCT/JP2016/050462 2015-01-30 2016-01-08 半導体装置 WO2016121456A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016557166A JP6054009B1 (ja) 2015-01-30 2016-01-08 半導体装置
CN201680007637.0A CN107210291B (zh) 2015-01-30 2016-01-08 半导体装置
DE112016000517.2T DE112016000517T5 (de) 2015-01-30 2016-01-08 Halbleitervorrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-017000 2015-01-30
JP2015017000 2015-01-30

Publications (1)

Publication Number Publication Date
WO2016121456A1 true WO2016121456A1 (ja) 2016-08-04

Family

ID=56543076

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/050462 WO2016121456A1 (ja) 2015-01-30 2016-01-08 半導体装置

Country Status (4)

Country Link
JP (1) JP6054009B1 (ja)
CN (1) CN107210291B (ja)
DE (1) DE112016000517T5 (ja)
WO (1) WO2016121456A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018082069A (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2019008828A1 (ja) * 2017-07-03 2019-01-10 三菱電機株式会社 半導体装置
JP2021002610A (ja) * 2019-06-24 2021-01-07 富士電機株式会社 半導体モジュール、車両、および半導体モジュールの製造方法
JP2021077817A (ja) * 2019-11-13 2021-05-20 三菱電機株式会社 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6816691B2 (ja) * 2017-09-29 2021-01-20 三菱電機株式会社 半導体装置
WO2019131866A1 (ja) * 2017-12-28 2019-07-04 京セラ株式会社 配線基板、電子装置及び電子モジュール
JP2020013920A (ja) * 2018-07-19 2020-01-23 三菱電機株式会社 半導体装置及び電力変換装置
JP7074046B2 (ja) * 2018-12-21 2022-05-24 株式会社デンソー 半導体装置とその製造方法
JP7170614B2 (ja) * 2019-09-18 2022-11-14 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174433A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置
JP2001024143A (ja) * 1999-07-12 2001-01-26 Nippon Inter Electronics Corp 複合半導体装置
JP2007329387A (ja) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp 半導体装置
JP2014203978A (ja) * 2013-04-05 2014-10-27 三菱電機株式会社 パワーモジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
JP4064741B2 (ja) * 2002-06-25 2008-03-19 株式会社日立製作所 半導体装置
CN104054173B (zh) * 2012-01-25 2017-06-30 三菱电机株式会社 功率用半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174433A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置
JP2001024143A (ja) * 1999-07-12 2001-01-26 Nippon Inter Electronics Corp 複合半導体装置
JP2007329387A (ja) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp 半導体装置
JP2014203978A (ja) * 2013-04-05 2014-10-27 三菱電機株式会社 パワーモジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018082069A (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2019008828A1 (ja) * 2017-07-03 2019-01-10 三菱電機株式会社 半導体装置
JP6461441B1 (ja) * 2017-07-03 2019-01-30 三菱電機株式会社 半導体装置
CN110800105A (zh) * 2017-07-03 2020-02-14 三菱电机株式会社 半导体装置
US11031355B2 (en) 2017-07-03 2021-06-08 Mitsubishi Electric Corporation Semiconductor device
JP2021002610A (ja) * 2019-06-24 2021-01-07 富士電機株式会社 半導体モジュール、車両、および半導体モジュールの製造方法
JP7367352B2 (ja) 2019-06-24 2023-10-24 富士電機株式会社 半導体モジュール、車両、および半導体モジュールの製造方法
JP2021077817A (ja) * 2019-11-13 2021-05-20 三菱電機株式会社 半導体装置
JP7209615B2 (ja) 2019-11-13 2023-01-20 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2016121456A1 (ja) 2017-04-27
JP6054009B1 (ja) 2016-12-27
CN107210291B (zh) 2019-07-16
DE112016000517T5 (de) 2017-10-19
CN107210291A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
JP6054009B1 (ja) 半導体装置
JP4967447B2 (ja) パワー半導体モジュール
JP5602077B2 (ja) 半導体装置
JP5542567B2 (ja) 半導体装置
JP5832557B2 (ja) 電力用半導体装置
JP6045749B2 (ja) 半導体装置
JP6366857B2 (ja) 電力用半導体装置
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
US8198712B2 (en) Hermetically sealed semiconductor device module
US10403559B2 (en) Power semiconductor device
JP6057926B2 (ja) 半導体装置
JP2007012831A (ja) パワー半導体装置
JP2010283053A (ja) 半導体装置及びその製造方法
JP2011228336A (ja) 半導体装置および半導体装置の製造方法
JP6461441B1 (ja) 半導体装置
CN115547967A (zh) 半导体封装件用夹片结构体及包括其的半导体封装件
CN111816633A (zh) 半导体装置及半导体装置的制造方法
WO2017037837A1 (ja) 半導体装置およびパワーエレクトロニクス装置
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP5368357B2 (ja) 電極部材およびこれを用いた半導体装置
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP2013038259A (ja) 半導体装置
JP2021093441A (ja) 半導体モジュール
KR102611687B1 (ko) 파워모듈
CN118235233A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016557166

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16743060

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112016000517

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16743060

Country of ref document: EP

Kind code of ref document: A1