JP2018082069A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2018082069A JP2018082069A JP2016223806A JP2016223806A JP2018082069A JP 2018082069 A JP2018082069 A JP 2018082069A JP 2016223806 A JP2016223806 A JP 2016223806A JP 2016223806 A JP2016223806 A JP 2016223806A JP 2018082069 A JP2018082069 A JP 2018082069A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- case
- circuit pattern
- control wiring
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000465 moulding Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 18
- 239000011347 resin Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 14
- 238000003825 pressing Methods 0.000 claims description 11
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract 2
- 230000002093 peripheral effect Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 6
- 230000020169 heat generation Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明の実施の形態1について、図面を用いて以下に説明する。図1は、実施の形態1に係る半導体装置の平面図である。図2は、半導体装置のケース1の平面図である。図3は、半導体装置のケース1においてタイバー部4cをカットする前の状態を示す平面図である。
次に、実施の形態2に係る半導体装置について説明する。図6は、実施の形態2に係る半導体装置の平面図である。なお、実施の形態2において、実施の形態1で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態3に係る半導体装置について説明する。図7は、実施の形態3に係る半導体装置において半導体チップ11を搭載する前の状態を示す斜視図である。なお、実施の形態3において、実施の形態1,2で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態4に係る半導体装置について説明する。図8は、実施の形態4に係る半導体装置の平面図であり、図9は、半導体装置において半導体チップ11を搭載する前の状態を示す平面図である。なお、実施の形態4において、実施の形態1〜3で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態5に係る半導体装置について説明する。図10は、実施の形態5に係る半導体装置の断面図である。なお、実施の形態5において、実施の形態1〜4で説明したものと同一の構成要素については同一符号を付して説明は省略する。
Claims (12)
- 上面に絶縁層を有するベース板と、
前記ベース板の前記絶縁層上に設けられる回路パターンと、
前記回路パターン上に搭載される少なくとも1つの半導体チップと、
前記半導体チップを囲繞するケースと、
前記半導体チップを制御するために、ワイヤにより前記半導体チップに接続される少なくとも1つの制御用配線パターンと、
を備え、
前記制御用配線パターンは前記ケースに設けられる、半導体装置。 - 前記制御用配線パターンは、接着材により前記ケースに固定される、請求項1記載の半導体装置。
- 前記回路パターンは、前記制御用配線パターンを含まず、
前記回路パターンにおける複数の前記半導体チップが接続される部分は、直線形状に形成される、請求項1記載の半導体装置。 - 前記ベース板の厚みは、前記ケースの側壁部の厚みよりも薄く形成される、請求項3記載の半導体装置。
- 前記ケースは、前記ベース板の上方から前記ベース板を押える押さえ部を備える、請求項4記載の半導体装置。
- 前記押さえ部は、前記回路パターンに形成されるスリットを介して前記ベース板を押える、請求項5記載の半導体装置。
- 前記ケースは、前記制御用配線パターンを嵌め込み可能な凹部をさらに備え、
前記制御用配線パターンは前記凹部に嵌め込まれることで前記ケースに固定される、請求項1記載の半導体装置。 - 主電極端子と、
前記主電極端子と前記半導体チップの主電極とをワイヤを介して接続する主電極配線をさらに備え、
前記主電極配線は前記ケースに設けられる、請求項1記載の半導体装置。 - 前記主電極配線は、第1方向に延びる第1主電極配線部と、前記第1主電極配線部と交差する方向である第2方向に延びる第2主電極配線部とを備える、請求項8記載の半導体装置。
- 前記回路パターンに接続される片面実装型のサーミスタをさらに備える、請求項1記載の半導体装置。
- 請求項1記載の半導体装置を製造する製造方法であって、
(a)前記制御用配線パターンを成型金型にセットする工程を備え、
前記工程(a)において、前記制御用配線パターンが有するタイバー部を前記成型金型に固定することで、前記制御用配線パターンの位置を固定し、
(b)前記成型金型内に樹脂を注入し、前記ケースを成型するとともに、前記ケースに対する前記制御用配線パターンのインサート成型を行う工程と、
(c)前記インサート成型後、前記タイバー部をカットする工程と、
を備える、半導体装置の製造方法。 - 前記工程(a)において、前記タイバー部は複数の前記制御用配線パターンを接続する、請求項11記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016223806A JP6625037B2 (ja) | 2016-11-17 | 2016-11-17 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016223806A JP6625037B2 (ja) | 2016-11-17 | 2016-11-17 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018082069A true JP2018082069A (ja) | 2018-05-24 |
JP6625037B2 JP6625037B2 (ja) | 2019-12-25 |
Family
ID=62198290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016223806A Active JP6625037B2 (ja) | 2016-11-17 | 2016-11-17 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6625037B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020092180A (ja) * | 2018-12-06 | 2020-06-11 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2024018827A1 (ja) * | 2022-07-21 | 2024-01-25 | ローム株式会社 | 半導体装置および半導体装置アッセンブリ |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58184743A (ja) * | 1982-04-23 | 1983-10-28 | Hitachi Ltd | モ−ルド型半導体装置 |
JPS61194754A (ja) * | 1985-02-22 | 1986-08-29 | Toshiba Corp | 半導体装置 |
JP2002203940A (ja) * | 2001-01-04 | 2002-07-19 | Mitsubishi Electric Corp | 半導体パワーモジュール |
JP2006228948A (ja) * | 2005-02-17 | 2006-08-31 | Toyota Industries Corp | 半導体装置 |
JP2007329387A (ja) * | 2006-06-09 | 2007-12-20 | Mitsubishi Electric Corp | 半導体装置 |
JP2010195219A (ja) * | 2009-02-25 | 2010-09-09 | Nsk Ltd | 電動パワーステアリング装置 |
WO2012039116A1 (ja) * | 2010-09-24 | 2012-03-29 | オンセミコンダクター・トレーディング・リミテッド | 回路装置 |
JP2014203978A (ja) * | 2013-04-05 | 2014-10-27 | 三菱電機株式会社 | パワーモジュール |
JP2015216349A (ja) * | 2014-04-21 | 2015-12-03 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
WO2016121456A1 (ja) * | 2015-01-30 | 2016-08-04 | 三菱電機株式会社 | 半導体装置 |
-
2016
- 2016-11-17 JP JP2016223806A patent/JP6625037B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58184743A (ja) * | 1982-04-23 | 1983-10-28 | Hitachi Ltd | モ−ルド型半導体装置 |
JPS61194754A (ja) * | 1985-02-22 | 1986-08-29 | Toshiba Corp | 半導体装置 |
JP2002203940A (ja) * | 2001-01-04 | 2002-07-19 | Mitsubishi Electric Corp | 半導体パワーモジュール |
JP2006228948A (ja) * | 2005-02-17 | 2006-08-31 | Toyota Industries Corp | 半導体装置 |
JP2007329387A (ja) * | 2006-06-09 | 2007-12-20 | Mitsubishi Electric Corp | 半導体装置 |
JP2010195219A (ja) * | 2009-02-25 | 2010-09-09 | Nsk Ltd | 電動パワーステアリング装置 |
WO2012039116A1 (ja) * | 2010-09-24 | 2012-03-29 | オンセミコンダクター・トレーディング・リミテッド | 回路装置 |
JP2014203978A (ja) * | 2013-04-05 | 2014-10-27 | 三菱電機株式会社 | パワーモジュール |
JP2015216349A (ja) * | 2014-04-21 | 2015-12-03 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
WO2016121456A1 (ja) * | 2015-01-30 | 2016-08-04 | 三菱電機株式会社 | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020092180A (ja) * | 2018-12-06 | 2020-06-11 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7038645B2 (ja) | 2018-12-06 | 2022-03-18 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2024018827A1 (ja) * | 2022-07-21 | 2024-01-25 | ローム株式会社 | 半導体装置および半導体装置アッセンブリ |
Also Published As
Publication number | Publication date |
---|---|
JP6625037B2 (ja) | 2019-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3226292B1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
JP5414644B2 (ja) | 半導体装置 | |
JP6132034B2 (ja) | 半導体モジュール | |
KR102011559B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP6165025B2 (ja) | 半導体モジュール | |
JP5136458B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP6625037B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006108306A (ja) | リードフレームおよびそれを用いた半導体パッケージ | |
JP2010192847A (ja) | リードフレーム及びこれを用いた半導体パッケージの製造方法 | |
JP5245880B2 (ja) | 電力用半導体モジュールとその製造方法 | |
JP5904041B2 (ja) | 半導体装置 | |
JP2014154736A (ja) | 半導体装置 | |
JP5498604B1 (ja) | 固体撮像素子用中空パッケージ | |
JP4111199B2 (ja) | 半導体パッケージ、及びこれを回路基板に実装する方法 | |
KR20150055438A (ko) | 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법 | |
JP4331993B2 (ja) | 電力用半導体装置 | |
JP7353255B2 (ja) | 半導体装置用の筐体の製造方法 | |
JP2015037103A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4513560B2 (ja) | パワーモジュールおよび空気調和機 | |
JP6685615B1 (ja) | 半導体モジュール及びリードフレーム | |
JP5037398B2 (ja) | 半導体装置 | |
EP4174936A1 (en) | Semiconductor package and method of forming the package | |
JP5566181B2 (ja) | パワー半導体モジュールとその製造方法 | |
JP2023146128A (ja) | 半導体装置のリードフレーム、半導体装置の一体型リードフレーム及び半導体装置 | |
CN116864457A (zh) | 功率模块封装结构及其封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6625037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |