JP6045749B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6045749B2
JP6045749B2 JP2016512001A JP2016512001A JP6045749B2 JP 6045749 B2 JP6045749 B2 JP 6045749B2 JP 2016512001 A JP2016512001 A JP 2016512001A JP 2016512001 A JP2016512001 A JP 2016512001A JP 6045749 B2 JP6045749 B2 JP 6045749B2
Authority
JP
Japan
Prior art keywords
sealing resin
resin member
terminal
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016512001A
Other languages
English (en)
Other versions
JPWO2015152373A1 (ja
Inventor
啓行 原田
啓行 原田
畑中 康道
康道 畑中
藤野 純司
純司 藤野
武敏 鹿野
武敏 鹿野
吉松 直樹
直樹 吉松
正行 眞舩
正行 眞舩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6045749B2 publication Critical patent/JP6045749B2/ja
Publication of JPWO2015152373A1 publication Critical patent/JPWO2015152373A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10254Diamond [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

この発明は、半導体装置に関し、特に、半導体装置に使用されているボンディング配線の信頼性を向上させる技術に関するものである。
産業機器、電機鉄道、自動車などの発達に伴い、これらに使用される半導体素子の使用温度が高くなっている。高温でも安定して動作する半導体素子の開発は近年精力的に行われており、半導体素子における小型化、高耐圧化および高電流密度化が進展している。特に、SiC、GaNなどのワイドバンドギャップ半導体は、Si半導体よりもバンドギャップが大きいため、半導体装置における高耐圧化、小型化、高電流密度化、高動作温度化などに貢献すると期待されている。このような特徴を持つ半導体素子を装置化するためには、封止樹脂の剥離、配線の劣化、接合材のクラック発生などを抑え、半導体素子が150℃以上の高温で動作する場合にも、半導体装置の安定な動作を確保する必要がある(例えば特許文献1〜4)。
半導体装置において半導体素子を樹脂で封止する方法として、ケース端子台および電極端子(電極端子)を高弾性なエポキシ樹脂で部分的に封止し、配線の信頼性を向上させる提案がなされている。エポキシ樹脂で封止された電極端子を含む回路面は全面がさらにゲル化物であるシリコーン樹脂で封止される(例えば特許文献1)。また、アルミワイヤの線径と封止するエポキシ樹脂の平均線膨張係数を調整することにより、半導体素子に接合されたアルミワイヤの接続寿命を向上させる提案もなされている(例えば特許文献2)。
特開平10-50897号公報 特開2008-270455号公報 特開2011-14739号公報 特開2003-142635号公報
封止樹脂とケース端子台(および電極端子)が、樹脂の硬化収縮に伴う応力や部材間の線膨張率の差に起因する応力により剥離すると、電極端子の部位にまで剥離が伸展する。この状態で半導体素子に振動やヒートサイクルが加わると、配線に断線が生じることが懸念される。このように、封止樹脂の剥離は半導体装置の信頼性を著しく低下させる。
本発明は上記のような課題を鑑みてなされたものである。封止樹脂と電極端子との間に発生する樹脂の剥離を抑制することで、ヒートサイクルで生じる封止樹脂の膨張と収縮に伴う配線の断線を阻止し、信頼性の高い半導体装置を得ることを目的とする。
本発明に係る半導体装置は、第一主面には第一電極パターンが形成されており、第二主面には第二電極パターンが形成されている絶縁性基板と、絶縁性基板の第一電極パターンに接合されているベース板と、表側電極と裏側電極を有し、絶縁性基板の第二電極パターンに裏側電極が接合されている半導体素子と、窪みが形成されている端子部を有する樹脂製のケース部材と、ケース部材に固定されていて、配線接続部が窪みの底面から露呈している電極端子と、電極端子の配線接続部と半導体素子の表側電極を接続するボンディング配線と、ケース部材の内側に充填され、絶縁性基板と半導体素子とボンディング配線を封止する封止樹脂部材と、を備え、端子部に形成されている窪みにはボンディング配線の入り口が設けられていて、入り口は装置内側を向きかつ開放されていて、端子部に形成されている窪みは、入り口から奥面に向かうほど、幅が広くなっていることを特徴とするものである。
本発明の半導体装置によれば、封止樹脂部材の電極端子からの剥離を抑制することができるとともに、ボンディング配線の接続寿命を延ばすことができ、信頼性の高い半導体装置を得ることができる。
本発明の実施の形態に係る半導体装置の構造を示す断面図である。 本発明の実施の形態に係る半導体装置の構造を示す平面図である。 半導体素子基板に半導体素子が接合された状態を表す側面図である。 図4Aは本発明の実施の形態1に係る端子部の第1の構造を示す正面図である。図4Bは本発明の実施の形態1に係る端子部の第1の構造を示す側面図である。 本発明の実施の形態1に係る端子部の第1の構造を示す斜視図である。 本発明の実施の形態1に係る端子部の第2の構造を示す説明図である。 本発明の実施の形態2に係る端子部の構造を示す側面図である。 本発明の実施の形態2に係る端子部の構造を示す斜視図である。 本発明の実施の形態3に係る端子部の構造を示す説明図である。 本発明の実施の形態3に係る端子部の構造を示す斜視図である。 本発明の実施の形態4に係る半導体装置の構造を示す断面図である。 比較例に係る端子部の構造を示す説明図である。 比較例に係る端子部の構造を示す斜視図である。 ヒートサイクル試験の結果を表す図である。
以下に本発明にかかる半導体装置の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。図において、同一符号が付与されている構成要素は、同一の、または、相当する構成要素を表している。本実施の形態の半導体装置は、家電用、産業用、自動車用、電車用などに広く用いられる半導体パワーモジュールである。
実施の形態1.
最初に本発明の実施の形態に係る半導体装置の全体構成について説明する。図1は本発明の実施の形態1による半導体装置の基本構造を示す断面図である。半導体装置100は、封止樹脂部材1、半導体素子2a、半導体素子2b、電極端子4、ボンディング配線6、ケース部材7、半導体素子基板11、接合材12、ベース板13、接着剤14などから構成されている。半導体素子2aおよび半導体素子2bは、半導体素子基板11にはんだなどの接合材12で固着されている。ベース板13は半導体素子基板11にはんだなどの接合材12で固着されている。ケース部材7はベース板13とシリコーン製の接着剤14によって固定されている。ベース板13が底板となり、ベース板13とケース部材7とで筐体を成している。ケース部材7は、使用温度領域内で熱変形を起こさず、しかも、絶縁性を維持することが求められている。このため、ケース部材7には、PPS(Poly Phenylene Sulfide)樹脂などの、軟化点が高い樹脂が使用されている。
ケース部材7は電極端子4が固定される端子部3を有する。半導体素子2aおよび半導体素子2bは、ボンディング配線6によって端子部3の電極端子4と接続されている。電極端子4はケース部材7にインサートモールドされていて、外部機器と接続される。電極端子4は、通常銅を用いる。封止樹脂部材1としては、エポキシ樹脂を用いているが、これに限定するものではなく、所望の弾性率と耐熱性を有している樹脂であれば好適に用いることが出来る。例えば、封止樹脂部材1にシリコーン樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、アクリル樹脂等を用いても良く、絶縁性と接着性を兼ね備えた材料であれば構わない。
図2は、本発明の実施の形態1による半導体装置100の構造を示す上面図である。ここで、半導体素子2aは大電流を制御するMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)に代表される電力用半導体素子である。半導体素子2bは電力用半導体素子に並列に設けられた還流用のダイオードである。半導体素子2aと半導体素子2bには電極端子4と電気接続するためのボンディング配線6が接続されている。ボンディング配線6の一端は端子部3に接続されている。図では、半導体素子2aに2本の配線しか施されていないが、これに限定するものではなく、半導体素子の電流密度などにより、必要な本数を設けることができる。ボンディング配線6の接合には、銅や錫などの金属片に対する、溶融接合あるいは超音波接合を用いることができるが、必要な電流と電圧を半導体素子に供給できる方法であれば特に限定されない。電極端子4は、ボンディング配線6を介して、第二電極パターン9と接続されていてもよい。
半導体素子2aと半導体素子2bは、珪素(Si)によって形成したものの他、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成したものも好適に使用することができる。ワイドバンドギャップ半導体としては、炭化珪素(SiC)、窒化ガリウム系材料またはダイヤモンドなどがある。ワイドバンドギャップ半導体を用いた場合、許容電流密度が高く、電力損失も低いため、電力半導体素子を用いた装置の小型化が可能となる。
図3は半導体素子基板11に半導体素子2aと半導体素子2bが接合された状態を表す側面図である。半導体素子2aは、表側電極2oと裏側電極2uが、それぞれ、表面と裏面に、形成されている。同様に、半導体素子2bは、表側電極2oと裏側電極2uが、それぞれ、表面と裏面に、形成されている。半導体素子基板11は、第一電極パターン8と第二電極パターン9と絶縁性基板10からなる。半導体素子2aの裏側電極2uは、半導体素子基板11の第二電極パターン9にはんだ等の接合材12で接合されている(図1参照)。同様に、半導体素子2bの裏側電極2uは、半導体素子基板11の第二電極パターン9にはんだ等の接合材12で接合されている(図1参照)。半導体素子基板11の第一電極パターン8にはベース板13がはんだ等の接合材12で接合される(図1参照)。絶縁性基板10の下側の第一主面10aには外周に第一余白部11aを残して第一電極パターン8が形成されている。絶縁性基板10の上側の第二主面10bには外周に第二余白部11bを残して第二電極パターン9が形成されている。
半導体素子基板11は、セラミック(Al2O3、SiO2、AlN、BN、Si3N4など)からなる絶縁性基板10に第一電極パターン8および第二電極パターン9を設けてあるものを指す。第一電極パターン8および第二電極パターン9には銅、アルミなどが用いられる。絶縁性基板10は、放熱性と絶縁性を備えていることが必要であり、セラミックに限らず、セラミック粉を分散させた樹脂硬化物、あるいはセラミック板を埋め込んだ樹脂硬化物のような絶縁性基板でも良い。第一電極パターン8は絶縁性基板10(または半導体素子基板11)の裏面に形成されている。第二電極パターン9は絶縁性基板10(または半導体素子基板11)の表面に形成されている。
絶縁性基板10に使用するセラミック粉は、Al2O3、SiO2、AlN、BN、Si3N4などが用いられるが、これに限定するものではなく、ダイヤモンド、SiC、B2O3、などを用いても良い。また、シリコーン樹脂やアクリル樹脂などの樹脂製の粉を用いても良い。粉形状は、球状を用いることが多いが、これに限定するものではなく、破砕状、粒状、リン片状、凝集体形状などを用いても良い。粉体の充填量は、必要な放熱性と絶縁性が得られる量が充填されていれば良い。絶縁性基板10に使用する樹脂は、通常、エポキシ樹脂が用いられる。絶縁性基板10に用いる樹脂は、これに限定するものではなく、ポリイミド樹脂、シリコーン樹脂、アクリル樹脂などを用いても良く、絶縁性と接着性を兼ね備えた材料であれば構わない。
電極端子4、第一電極パターン8、第二電極パターン9およびベース板13は、通常銅を用いるが、これに限定するものではなく、必要な放熱特性を有するものであれば特に限定はされない。例えばアルミや鉄を用いても良く、これらを複合した材料を用いても良い。また、銅/インバー/銅などの複合材料を用いても良く、SiCAl、CuMoなどの合金を用いても良い。表面には、通常、ニッケルメッキを行うが、これに限定するものではなく、金や錫メッキを行っても良く、必要な電流と電圧を半導体素子に供給できる構造であれば構わない。電極端子4、第一電極パターン8、第二電極パターン9の少なくとも一部は、樹脂との密着性を向上させるため表面に微小な凹凸を設けても良く、またプライマー処理等の密着性向上剤を設けても良い。密着性向上剤は、シランカップリング剤、ポリイミド樹脂、エポキシ樹脂等が用いられるが、半導体素子基板の電極部材と封止樹脂との密着性を向上させるものであれば特に限定されない。
図4Aはケース部材7の端子部3を表す正面図、図4Bはケース部材7の端子部3を表す側面図である。端子部3はケース部材7と同じ材料で形成されていて、ケース部材7と一体化している。端子部3の窪み3aは入り口3b、奥面3o、天面3t、底面3l、側面3pおよび側面3qを有する。窪み3aの天面3tまたは端子部3の上面3uは開放されている。窪み3aの底面3lからは電極端子4の配線接続部4aが露呈している。実施の形態1の半導体装置100では、窪み3aの天面3t(または端子部3の上面3u)よりも電極端子4の接合点(配線接続部4a)が低い位置に配置されている。配線接続部4aは奥面3o、側面3pおよび側面3qに取り囲まれた構造を有している。ボンディング配線6は電極端子4の配線接続部4aと半導体素子(2a、2b)の表側電極2oを接続している。窪み3aは、入り口3bから奥面3oまで、幅が同じである。ボンディング配線6の入り口3bは端子部3の窪み3aに設けられている。
図5は端子部の斜視図である。端子部3の窪み3aに設けられている入り口3bは、半導体装置100の装置内側を向いている。窪み3aは、入り口3bが開放されていて、奥は閉じている。ボンディング配線6は配線接続部4aの上面(または露出面)にボンディング装置により接合される。ワイヤボンディングを行う際、ボンディング配線6は入り口3bから窪み3aに進入する。ボンディング配線6は、アルミまたは金でできた断面が円形の線体を用いているが、これに限定するものではなく、例えば断面が方形の銅板を帯状にしたものを用いても良い。端子部3の窪み3aは、ボンディング配線6を接合するに足る空間を有すれば特に限定するものではないが、ボンディング装置に付属のワイヤ切断ツールを用い、ボンディング配線6を切断できる大きさを有することが好ましい。電極端子4の配線接続部4aは、ボンディング配線6が接合された後、エポキシ樹脂などで封止される。
端子部3の窪み3aがワイヤ切断ツールによりボンディング配線6を切断できる大きさを有さない場合には、ボンディング配線6のファーストボンドを電極端子4の配線接続部4aで実施する。セカンドボンドを第二電極パターン9の上面及び半導体素子2の上面で実施することにより、ボンディング配線6を接続することできる。ただし、セカンドボンドを半導体素子2の上面で実施し、ワイヤ切断ツールによりボンディング配線6を切断する際には半導体素子2の損傷が懸念される。半導体素子2と配線接続部4aとをボンディング配線6により接合する場合、セカンドボンドを半導体素子2に実施した後、さらに半導体素子2から第二電極パターン9へサードボンドを実施する。この後、第二電極パターン9でボンディング配線6を切断することで信頼性の高い半導体装置100を得ることができる。なお、図では電極端子4はケース部材7にインサート成形されているが、窪み3aに接着材等で固定することも出来る。
なお、実施の形態1に係る端子部3の構造はこれに限定されるものではない。図6に示すように窪み3aが、テーパー形状(半導体素子2に向かって断面積が小さくなる形状)の構造を有していてもよい。すなわち窪み3aの入り口から奥面に向かうほど、幅が広くなっていてもよい。ケース部材7からなる端子部3がテーパー形状を有することで、ヒートサイクル時またはパワーサイクル時に熱応力が発生する封止樹脂部材1は、端子部3に3辺を囲まれた配線接続部4aの上部との界面にかかる熱応力が低減される。電極端子4と封止樹脂部材1との剥離が抑制されるので、信頼性の高い半導体装置100を得ることができる。
本実施の形態による端子部は窪みが三辺を取り囲まれた開口構造を有している。開口部のケース部材は鋭角形状であるが、鋭角形状に限定するものではなく、裾野のようなフィレット形状すなわち丸みを有した形状であることが好ましい。開口構造が丸みを有した形状を持つことで、封止樹脂部材1が剥離した際においても、開口部が封止樹脂部材1のクラックの起点となることを抑制でき、より信頼性の高い半導体装置100を得ることができる。
次に本実施の形態の効果について説明する。端子部3と封止樹脂部材1との界面にはせん断応力が発生する。端子部3と封止樹脂部材1との界面に発生するせん断応力は、上面3uと封止樹脂部材1との接触界面の直線的な連続距離に依存するため、この接触界面の直線的な連続距離を小さくすることでせん断応力を低減することができる。本実施の形態の半導体装置100によれば、電極端子4の配線接続部4aはケース部材7と一体化された端子部3の上面3uより低い位置に配置されている。配線接続部4aと端子部3は同一平面状に存在しないため、上面3uと封止樹脂部材1との直線的な連続距離を断ち切ることができる。これにより、端子部3と封止樹脂部材1との接触界面に生じる封止樹脂の硬化収縮起因のせん断応力は低減し、配線接続部4aと封止樹脂部材1との剥離を抑制することができる。
ケース部材7と同一材料からなる端子部3は空洞構造(窪み3a)を有する。電極端子4の配線接続部4aに接合されたボンディング配線の近傍において封止樹脂部材1と端子部3との接着面積が増加している。端子部3と封止樹脂部材1が剥離した際に端子部3までの剥離の伸展距離を伸ばすことで、ボンディング配線6の接続寿命を延ばすことができ、信頼性の高い半導体装置を得ることができる。端子部3の窪み3aを囲む三辺は表面粗化、コーティング、カップリングなどの封止樹脂部材1との接着性を向上させるための処理が施されていてもよい。電極端子4の配線接続部4aから端子部3の上面3uまでの段差(端子部3の高さ)としては、1mm以上あれば良い。端子部3の段差が1mm以下では、封止樹脂部材1と端子部3との接着面積が十分でないため剥離抑制効果は十分でない。
以上のように、本実施の形態の半導体装置100によれば、ケース部材7と同一材料からなる端子部3の上面3uよりも、ボンディング配線が接合された電極端子4の配線接続部4aは低い位置に埋設されている。ボンディング配線6はケース部材7と同一材料からなる端子部3の窪み3aに三辺を取り囲まれた構造を有しており、封止樹脂部材1の硬化収縮により生じるせん断応力が低減する。配線接続部4aの近傍における端子部3と封止樹脂部材1との接着面積を増加させることで、電極端子4および端子部3と封止樹脂部材1との接着性が向上する。
ボンディング配線6は電極端子4から半導体素子2および半導体素子基板11へ電気接続する。ボンディング配線6の近傍の電極端子4と封止樹脂部材1とが剥離すると、ヒートサイクルにともなう封止樹脂部材1の膨張と収縮や振動により、ボンディング配線の接合部への負荷が高くなり断線にいたる。上述のように電極端子4と封止樹脂部材1との剥離を抑制することで、ボンディング配線6の断線を抑制し、信頼性の高い半導体装置100を得ることができる。本発明は、本実施の形態1のみならず他の実施の形態においても、150℃以上で動作する半導体素子に適用すると顕著な効果が得られる。
実施の形態2.
本発明の実施の形態2では、本発明の実施の形態1と比較して、ケース部材7と一体化している端子部の構造が異なっている。実施の形態1は電極端子4の配線接続部4aが窪み3aに三辺を取り囲まれた構造であるが、実施の形態2では電極端子4の配線接続部4aが端子部3の窪み3aに四辺を囲まれた構造を有している。図7は、本発明の実施の形態2に係る端子部を示す側面図である。図8は、本発明の実施の形態2に係る端子部を示す斜視図である。
実施の形態2に係る端子部3では、窪み3aには入り口に敷居3cが設けられている。このため、本実施の形態では、電極端子4の配線接続部4aは、四辺をケース部材7に囲まれた構造を持つ。封止樹脂部材1は、絶縁性基板10(あるいは半導体素子基板11)との剥離を避けるために、これら部材の線膨張率と弾性率にあわせた樹脂が選択されている。ケース部材7との接着性が低くなることが多く、封止樹脂部材1の剥離にともないボンディング配線6の断線が生じる。本実施の形態では、窪み3aに、端子部3およびケース部材7と接着強度が高い樹脂材料が充填されている。
本実施の形態では、四辺をケース部材7に囲まれた構造を持つ配線接続部4aの上に、ケース部材7との接着性が高く、ケース部材7の線膨張率と近い線膨張率をもつ封止樹脂部材15(第2の封止樹脂部材)が封止されている。封止樹脂部材1は、半導体素子2および半導体素子基板11とボンディング配線6との接着性を確保する。封止樹脂部材15は、電極端子4の配線接続部4aを被覆しており、ケース部材7との接着性を確保する。その結果、さらに信頼性の高い半導体装置100を得ることができる。
封止樹脂部材15としては、エポキシ樹脂を用いているが、これに限定するものではなく、所望の線膨張率と弾性率を有している樹脂であれば用いることが出来る。例えばエポキシ樹脂の他に、シリコーン樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、アクリル樹脂等を用いても良く、絶縁性と接着性を兼ね備えた材料であれば構わない。
端子部3の窪み3aは、ボンディング配線6を接合するに足る空間を有すれば特に限定するものではないが、ボンディング装置に付属のワイヤ切断ツールを用い、ボンディング配線6を切断できる大きさを有することが好ましい。端子部3の窪み3aがワイヤ切断ツールによりボンディング配線6を切断できる大きさを有さない場合には、ボンディング配線6のファーストボンドを電極端子4の配線接続部4aで実施する。セカンドボンドを第二電極パターン9及び半導体素子2の上面で実施することにより、ボンディング配線6を接続することできる。ただし、セカンドボンドを半導体素子2の上面で実施し、ワイヤ切断ツールによりボンディング配線6を切断する際には半導体素子2の損傷が懸念される。半導体素子2と配線接続部4aとをボンディング配線により接合する場合、セカンドボンドを半導体素子2に実施するとよい。その後、さらに半導体素子2から第二電極パターン9へサードボンドを実施し、第二電極パターン9でボンディング配線を切断することで信頼性の高い半導体装置100を得ることができる。
次に本実施の形態の端子部3と封止樹脂部材1との界面に発生するせん断応力について説明する。端子部3と封止樹脂部材1との界面に発生するせん断応力は、上面3uと封止樹脂部材1との接触界面の直線的な連続距離に依存する。この接触界面の直線的な連続距離を小さくすることでせん断応力は低減する。本実施の形態の半導体装置によれば、配線接続部4aがケース部材7で構成された端子部3の上面3uより低い位置に配置されていて、電極端子4の配線接続部4aが窪み3aに埋設されている。配線接続部4aと端子部3は同一平面状に存在しないため、上面3uと封止樹脂部材1との直線的な連続距離を断ち切ることができる。これにより、端子部3と封止樹脂部材1との接触界面に生じる封止樹脂の硬化収縮起因のせん断応力は低減し、配線接続部4aと封止樹脂部材1との剥離を抑制することができる。
本実施の形態では電極端子4の四辺をケース部材で囲むことによって、封止樹脂部材1と配線接続部4aの近傍のケース部材7との接着面積が増加している。電極端子4の配線接続部4aの近傍においては封止樹脂部材1の剥離が抑制され、電極端子4の配線接続部4aまでの伸展距離を伸ばすことができる。封止樹脂部材1との接着強度が低いケース部材7からなる端子部3が封止樹脂部材1と剥離した際には、ボンディング配線6の接続寿命が延び、信頼性の高い半導体装置100を得ることができる。また、ケース部材7に囲まれた四辺は表面粗化、コーティング、カップリングなどの封止樹脂部材1との接着性を向上させるための処理が施されていてもよい。
以上のように、本実施の形態の半導体装置100によれば、ケース部材7と一体化された端子部3の上面3uより、ボンディング配線が接合された配線接続部4aが低い位置に配置されている。電極端子4の配線接続部4aはケース部材7からなる端子部3の窪み3aに四辺を取り囲まれた構造を有している。このことにより、封止樹脂部材1の硬化収縮により生じるせん断応力が低減する。電極端子4の配線接続部4aの近傍における端子部3と封止樹脂部材1との接着面積が増加していることで、配線接続部4aおよび端子部3と封止樹脂部材1との接着性が向上する。
本実施の形態によれば、封止樹脂が端子部3に四辺を取り囲まれた構造を有することで、ケース部材7との接着性が高い第2の封止樹脂を部分的に封止することができ、ケース部材7との接着性を高めることができる。電極端子4から半導体素子2および半導体素子基板11への電気接続はボンディング配線6が担っている。近傍の配線接続部4aと封止樹脂部材1とが剥離すると、ボンディング配線6は、ヒートサイクルにともなう封止樹脂部材1の膨張と収縮や振動により、接合部への負荷が高くなり断線にいたる。上述のように端子部3と封止樹脂部材1との剥離を抑制することで、ボンディング配線6の断線を抑制し、信頼性の高い半導体装置100を得ることができる。
実施の形態3.
本発明の実施の形態3では、本発明の実施の形態1と比較して、ケース部材7と一体化している端子部の構造が異なっている。実施の形態1は、電極端子4の配線接続部4aがケース部材7から成る端子部3に三辺を取り囲まれた構造である。実施の形態3では図9と図10に示すような、電極端子4の配線接続部4aがケース部材7から成る端子部3から突出した構造を有している。端子部3には周囲から突出した段3dが形成されている。ボンディング配線6が接合される電極端子4の配線接続部4aは、端子部3の上面3uより高い位置に配置されている。
次に本実施の形態の端子部3と封止樹脂部材1との界面に発生するせん断応力について説明する。端子部3と封止樹脂部材1との界面に発生するせん断応力は、上面3uと封止樹脂部材1との接触界面の直線的な連続距離に依存するため、この接触界面の直線的な連続距離を小さくすることでせん断応力を低減することができる。本実施の形態の半導体装置100によれば、電極端子4の配線接続部4aはケース部材7で構成された端子部3の上面3uより高い位置に配置されていて、電極端子4の配線接続部4aが端子部3に形成された段3dより突出している。配線接続部4aが端子部3と同一平面上を避けて配置されているため、電極端子4と封止樹脂部材1との界面距離を区切ることができ、電極端子4と封止樹脂部材1との界面に生じる封止樹脂部材1の硬化収縮起因のせん断応力が減少する。電極端子4と封止樹脂部材1との剥離を抑制することで、ボンディング配線6の断線を抑制し、信頼性の高い半導体装置100を得ることができる。
以上のように、本実施の形態の半導体装置100によれば、ボンディング配線6が接合された配線接続部4aは、ケース部材7で構成された端子部3の上面3uより高い位置に配置されている。その結果、封止樹脂部材1の硬化収縮により生じるせん断応力が減少する。端子部3に突出した段3dを形成し、ケース部材7からなる端子部3と封止樹脂部材1との接着面積が増加していることで、電極端子4およびケース部材7からなる端子部3と封止樹脂部材1との接着性を向上させることができる。電極端子4から半導体素子2および半導体素子基板11への電気接続はボンディング配線が担っている。ボンディング配線6の近傍の配線接続部4aと封止樹脂部材1とが剥離すると、ヒートサイクルにともなう封止樹脂部材1の膨張と収縮や振動により、ボンディング配線6の接合部への負荷が高くなり断線にいたる。上述のように端子部3と封止樹脂部材1との剥離を抑制することで、ボンディング配線の断線を抑制し、信頼性の高い半導体装置100を得ることができる。
実施の形態4.
本発明の実施の形態4に係る半導体装置の構造を図11に示す。実施の形態1および2における、電極端子4および配線接続部4aは、ケース部材7の内部に含まれる半導体素子2a、半導体素子2b、電極端子4、ボンディング配線6、半導体素子基板11を覆う封止樹脂部材1により、封止されている。本実施の形態では、封止樹脂部材1を、半導体素子2a、半導体素子2b、電極端子4、ボンディング配線6、半導体素子基板11を覆う第1の封止樹脂部材1aと、ケース部材7から成る端子部3に三辺を取り囲まれた電極端子4および配線接続部4aを覆う第2の封止樹脂部材1bとで構成している。第2の封止樹脂部材1bには、第1の封止樹脂部材1aよりも低弾性率のものを使用する。
次に本実施の形態のケース部材7から成る端子部3に三辺を取り囲まれた電極端子4および配線接続部4aを、第2の封止樹脂部材が覆う際に発生する応力について説明する。半導体装置が高温になると、半導体装置を構成する各種部材には、線膨張率の違いにより反りが生じるとともに、配線接続部4aと封止樹脂との界面にせん断応力が生じる。半導体装置の高温動作化に伴い、半導体素子基板11および半導体素子2との剥離を抑制するためには、第1の封止樹脂部材の線膨張率をなるべく低くし、半導体素子基板11および半導体素子2の線膨張率に近づけることが有効である。しかし、金属部材で構成される電極端子4は、樹脂材料で構成されるケース部材7および封止樹脂部材と、線膨張率が離れているため、端子部3と封止樹脂部材1との界面に発生するせん断応力が増加し、電極端子4と封止樹脂部材1との剥離が進行し、ボンディング配線6の断線を促すこととなる。
電極端子4と封止樹脂部材界面に生じるせん断応力は、封止樹脂の線膨張率および弾性率に依存するため、ケース部材7から成る端子部3に三辺を取り囲まれた電極端子4および配線接続部4aを覆う第2の封止樹脂部材の弾性率を低下させることにより、配線接続部4aと封止樹脂との界面に生じるせん断応力を低減させ、配線接続部4aと封止樹脂との剥離を抑制することができる。また、第2の封止樹脂部材と第1の封止樹脂部材との接着力が低い場合、半導体装置に大きな反りが生じたとしても、一定の応力を越えた場合に第1の封止樹脂部材1aと第2の封止樹脂部材1bとの界面で剥離が生じるため、端子部と封止樹脂とのせん断応力を低減することができる。このとき、第2の封止樹脂部材と絶縁性基板を封止する第1の封止樹脂部材との接着強度が5Mpa以下となるようにする。さらに、接着力の低減には、例えば、第2の封止樹脂部材が露呈している面へシリコーン系離型材を塗布し、第1の封止樹脂部材で全面を封止すればよい。このように端子部3と封止樹脂部材1との剥離を抑制することで、ボンディング配線の断線を抑制し、信頼性の高い半導体装置100を得ることができる。
実施例1〜4と比較例との対比.
以下、本発明の効果を実施例1〜4と比較例とを対比させて説明する。先ず、比較例に関わる端子部の構造を図12と図13に基づいて説明する。比較例では配線接続部4aと端子部3に高低差が設けられていない。すなわちこの電極端子構造では電極端子4の配線接続部4aと端子部3の上面3uが同一平面上に存在している。電極端子4は端子部3にインサートモールドされている。
評価試験用の半導体装置(モジュール)は、種々の材料と封止樹脂を用いて作製した。銅の金属板には、半導体素子2と半導体素子基板(セラミックス製)11をはんだ接合材を介して取り付けた。この金属板に、インサート成型により作製されたケース部材を接着剤により取り付けた。端子部はケース部材の上側に形成した。この仕掛品を線膨張係数が20であるエポキシ樹脂からなる液状封止樹脂を用いて封止し、150℃で2時間加熱をすることで評価用サンプルを作製した。この評価用サンプルに対し、各種のヒートサイクル試験を実行した。
実施例1〜4および比較例に対応する評価用サンプルは複数個試作した。実施の形態1〜4に対応する評価用サンプルでは、配線接続部4aと端子部3との高低差は3mmに設定してある。試作した半導体装置は全体を温度制御が可能な恒温曹に入れ、ヒートサイクル試験に供した。恒温曹の温度を調整し、複数の評価用サンプルのそれぞれを評価した。ヒートサイクル試験は高温時の恒温曹の温度を変えて2種類の条件で実施した。ヒートサイクル試験の第一条件は、評価用サンプルを−40℃で30分間保持し、その後125℃で30分間保持することを1サイクルとし、このサイクルを500回繰り返す。ヒートサイクル試験の第二条件は、評価用サンプルを−40で30分間保持し、その後150℃で30分間保持することを1サイクルとし、このサイクルを500回繰り返す。
ヒートサイクル試験では、50サイクル毎に導通試験を実施した。故障が発見された場合には、超音波探傷装置による非破壊での剥離観察と、樹脂溶解剤にて封止樹脂を溶解した後の目視観察により、不具合の主原因を調査した。図14に、実施の形態1〜4と比較例に対応する評価用サンプルにヒートサイクル試験を行った結果を示す。各種評価では3台の半導体装置を評価した。図では、ヒートサイクル試験の500サイクル後に行った導通試験において、3台全て合格した項目を○と記載し、1台もしくは2台合格した項目を△とし、合格にいたるものがなかった項目を×と記載している。
先ず、比較例に対応する評価用サンプルの評価結果から説明する。ここでは配線接続部4aと端子部3とに高低差を設けない電極端子構造の半導体装置でヒートサイクル試験を実施した。第一条件(−40℃〜125℃)の試験評価では、50サイクル後に導通不良が生じた。また、第二条件(−40℃〜150℃)の試験評価では、100サイクル後に導通不良が生じた。すなわち、比較例に対応する評価用サンプルでは、第一条件および第二条件において、半導体装置が動作しなくなった。
次に、実施の形態1に対応する評価用サンプルの評価結果について説明する。ここでは電極端子4の配線接続部4aが端子部よりも低い電極端子構造の半導体装置でヒートサイクル試験を実施した。第一条件(−40℃〜125℃)の試験評価では、500サイクル後にも導通不良が生じず、半導体装置が正常に動作することがわかった。また、第二条件(−40℃〜150℃)の試験評価においても、500サイクル後には導通不良が生じず、半導体装置が正常に動作することがわかった。
次に、実施の形態2に対応する評価用サンプルの評価結果について説明する。ここでは、電極端子4の配線接続部4aが端子部よりも低い電極端子構造を持ち、半導体素子基板を封止する樹脂とは異なる封止樹脂を電極端子上に部分的に封止した半導体装置でヒートサイクル試験を実施した。第一条件(−40℃〜125℃)の試験評価でも、500サイクル後で導通不良が生じず、半導体装置が正常に動作することがわかった。また、第二条件(−40℃〜150℃)の試験評価においても、500サイクル後には導通不良が生じず、半導体装置が正常に動作することがわかった。
さらに、実施の形態3に対応する評価用サンプルの評価結果について説明する。ここでは電極端子4の配線接続部4aが端子部よりも高い電極端子構造の半導体装置でヒートサイクル試験を実施した。第一条件(−40℃〜125℃)の試験評価では、500サイクル後にも導通不良が生じず、半導体装置が正常に動作することがわかった。しかし、第二条件(−40℃〜150℃)の試験評価においては、一部の半導体装置で400サイクル後に導通不良が生じており、半導体装置が動作しなくなることがわかった。
さらに、実施の形態4に対応する評価用サンプルの評価結果について説明する。ここでは電極端子4の配線接続部4aが端子部よりも低い電極端子構造を持つ半導体装置を用いた。第2の封止樹脂部材には、半導体素子基板を封止する第1の封止樹脂部材よりも弾性率の低い封止樹脂を用いる。先ず、ゴム材料を編成することで弾性率を低下させた第2の封止樹脂を電極端子上に部分的に封止し、100℃/1hrで半硬化させた。その後、第2の封止樹脂が露呈している面へシリコーン系離型材を塗布し、第1の封止樹脂で全面を封止した。以上の条件で作成した半導体装置でヒートサイクル試験を実施した。第一条件(−40℃〜125℃)の試験評価でも、500サイクル後で導通不良が生じず、半導体装置が正常に動作することがわかった。また、第二条件(−40℃〜150℃)の試験評価においても、500サイクル後には導通不良が生じず、半導体装置が正常に動作することがわかった。
これらの結果より、配線接続部4aと端子部に高低差を設けることによって、ヒートサイクルによる封止樹脂の膨張と収縮においても断線を生じない信頼性の高い半導体装置を作製できることが示された。また、電極端子の配線接続部4aは端子部よりも高く設定するよりも低く設定するほうが、より信頼性の高い半導体装置を作製できることが判明した。
半導体素子にSiCを用いた場合、電力半導体素子はその特徴を生かすべくSiの時と比較してより高温で動作させることになる。SiCデバイスを搭載するパワーモジュールにおいては、半導体素子としてより高い信頼性が求められるため、高信頼のパワーモジュールを実現するという本発明のメリットはより効果的なものとなる。
なお、本発明は、その発明の範囲内において、実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 封止樹脂部材、2 半導体素子、2a 半導体素子、2b 半導体素子、2o 表側電極、2u 裏側電極、3 端子部、3a 窪み、3b 入り口、3c 敷居、3d 段、3l 底面、3o 奥面、3p 側面、3q 側面、3t 天面、3u 上面、4 電極端子、4a 配線接続部、6 ボンディング配線、7 ケース部材、8 第一電極パターン、9 第二電極パターン、10 絶縁性基板、10a 第一主面、10b 第二主面、11 半導体素子基板、11a 第一余白部、11b 第二余白部、12 接合材、13 ベース板、14 接着剤、15 封止樹脂部材、100 半導体装置。

Claims (8)

  1. 第一主面には第一電極パターンが形成されており、第二主面には第二電極パターンが形成されている絶縁性基板と、
    前記絶縁性基板の第一電極パターンに接合されているベース板と、
    表側電極と裏側電極を有し、前記絶縁性基板の第二電極パターンに前記裏側電極が接合されている半導体素子と、
    窪みが形成されている端子部を有する樹脂製のケース部材と、
    前記ケース部材に固定されていて、配線接続部が前記窪みの底面から露呈している電極端子と、
    前記電極端子の配線接続部と前記半導体素子の表側電極を接続するボンディング配線と、前記ケース部材の内側に充填され、前記絶縁性基板と前記半導体素子と前記ボンディング配線を封止する封止樹脂部材と、を備え、
    前記端子部に形成されている窪みには前記ボンディング配線の入り口が設けられていて、前記入り口は装置内側を向きかつ開放されていて、
    前記端子部に形成されている窪みは、前記入り口から奥面に向かうほど、幅が広くなっていることを特徴とする半導体装置。
  2. 前記端子部に形成されている窪みは、前記入り口に敷居が設けられていることを特徴とする請求項1に記載の半導体装置。
  3. 前記端子部に形成されている窪みは、前記電極端子の配線接続部を被覆する樹脂が充填されていることを特徴とする請求項2に記載の半導体装置。
  4. 前記封止樹脂部材は、前記絶縁性基板を封止する第1の封止樹脂部材と、前記電極端子の配線接続部を被覆する第2の封止樹脂部材を含み、
    前記第1の封止樹脂部材と前記第2の封止樹脂部材は、異なる材料からなることを特徴とする請求項1に記載の半導体装置。
  5. 前記第2の封止樹脂部材は、前記第1の封止樹脂部材よりも弾性率が低いことを特徴と
    する請求項4に記載の半導体装置。
  6. 前記第2の封止樹脂部材と前記第1の封止樹脂部材との接着強度は、5Mpa以下であることを特徴とする請求項4に記載の半導体装置。
  7. 前記半導体素子の少なくとも一部がワイドバンドギャップ半導体により形成されていることを特徴とする請求項1から6のいずれか1項に記載の半導体装置。
  8. 前記ワイドバンドギャップ半導体は、炭化珪素,窒化ガリウム系材料,ダイヤモンドのいずれかの半導体であることを特徴とする請求項7に記載の半導体装置。
JP2016512001A 2014-04-03 2015-04-02 半導体装置 Active JP6045749B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014076646 2014-04-03
JP2014076646 2014-04-03
PCT/JP2015/060473 WO2015152373A1 (ja) 2014-04-03 2015-04-02 半導体装置

Publications (2)

Publication Number Publication Date
JP6045749B2 true JP6045749B2 (ja) 2016-12-14
JPWO2015152373A1 JPWO2015152373A1 (ja) 2017-04-13

Family

ID=54240681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016512001A Active JP6045749B2 (ja) 2014-04-03 2015-04-02 半導体装置

Country Status (2)

Country Link
JP (1) JP6045749B2 (ja)
WO (1) WO2015152373A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6451257B2 (ja) * 2014-11-21 2019-01-16 富士電機株式会社 半導体装置
US10770376B2 (en) 2016-11-11 2020-09-08 Mitsubishi Electric Corporation Semiconductor device, inverter unit and automobile
WO2018096656A1 (ja) * 2016-11-25 2018-05-31 三菱電機株式会社 半導体装置
DE112016007485T5 (de) * 2016-11-29 2019-08-22 Mitsubishi Electric Corporation Halbleitervorrichtung, Steuervorrichtung, und Verfahren zur Herstellung der Halbleitervorrichtung
JP6399272B1 (ja) 2017-09-05 2018-10-03 三菱電機株式会社 パワーモジュール及びその製造方法並びに電力変換装置
DE112018004816T5 (de) 2017-09-05 2020-06-10 Mitsubishi Electric Corporation Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
JP7183551B2 (ja) * 2018-03-15 2022-12-06 富士電機株式会社 半導体装置
JP7247574B2 (ja) * 2018-12-19 2023-03-29 富士電機株式会社 半導体装置
JP7318238B2 (ja) 2019-03-11 2023-08-01 富士電機株式会社 半導体装置
JP7469969B2 (ja) 2020-06-26 2024-04-17 株式会社 日立パワーデバイス パワーモジュール
CN118098992A (zh) * 2024-04-19 2024-05-28 赛晶亚太半导体科技(浙江)有限公司 一种预制密封胶外壳的igbt模块封装工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053060A (ja) * 1983-09-02 1985-03-26 Hitachi Micro Comput Eng Ltd 半導体装置およびその製造方法
JPH0922973A (ja) * 1995-07-07 1997-01-21 Mitsubishi Electric Corp 半導体装置
JPH1084009A (ja) * 1996-09-09 1998-03-31 Toshiba Corp 半導体装置
JP2009252838A (ja) * 2008-04-02 2009-10-29 Mitsubishi Electric Corp 半導体装置
WO2013157467A1 (ja) * 2012-04-16 2013-10-24 富士電機株式会社 半導体装置および半導体装置用冷却器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264732A (ja) * 1985-05-20 1986-11-22 Oki Electric Ind Co Ltd 集積回路用パツケ−ジ
JPH0855941A (ja) * 1994-08-15 1996-02-27 Nagase Chiba Kk 電子部品の樹脂封止物及びそれに用いるエポキシ樹脂組成物
JPH1050897A (ja) * 1996-08-02 1998-02-20 Toshiba Corp 半導体装置
JP3798184B2 (ja) * 1999-06-09 2006-07-19 矢崎総業株式会社 パワー半導体モジュール
JP4329960B2 (ja) * 1999-11-15 2009-09-09 日本インター株式会社 複合半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053060A (ja) * 1983-09-02 1985-03-26 Hitachi Micro Comput Eng Ltd 半導体装置およびその製造方法
JPH0922973A (ja) * 1995-07-07 1997-01-21 Mitsubishi Electric Corp 半導体装置
JPH1084009A (ja) * 1996-09-09 1998-03-31 Toshiba Corp 半導体装置
JP2009252838A (ja) * 2008-04-02 2009-10-29 Mitsubishi Electric Corp 半導体装置
WO2013157467A1 (ja) * 2012-04-16 2013-10-24 富士電機株式会社 半導体装置および半導体装置用冷却器

Also Published As

Publication number Publication date
WO2015152373A1 (ja) 2015-10-08
JPWO2015152373A1 (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
JP6045749B2 (ja) 半導体装置
CN108242401B (zh) 用于制造电子模块组件的方法和电子模块组件
JP5847165B2 (ja) 半導体装置
JP5638623B2 (ja) 半導体装置および半導体装置の製造方法
JP5570476B2 (ja) 半導体装置および半導体装置の製造方法
JP6054009B1 (ja) 半導体装置
US10104775B2 (en) Semiconductor device and method for manufacturing the same
JP5832557B2 (ja) 電力用半導体装置
JP5602077B2 (ja) 半導体装置
JP6398270B2 (ja) 半導体装置
JP6719569B2 (ja) 半導体装置および電力変換装置
JP6676079B2 (ja) 半導体装置およびその製造方法
CN108292655B (zh) 功率模块
JP6057926B2 (ja) 半導体装置
JP2014130875A (ja) 半導体装置およびその製造方法
JP6057927B2 (ja) 半導体装置
JP5812712B2 (ja) 半導体装置および半導体装置の製造方法
CN110896070B (zh) 半导体装置以及半导体装置的制造方法
JP5328740B2 (ja) 半導体装置および半導体装置の製造方法
CN114078790A (zh) 功率半导体模块装置及其制造方法
JP2013038259A (ja) 半導体装置
WO2023021589A1 (ja) 半導体装置
JP2022064191A (ja) 半導体モジュール
JP2022044158A (ja) 半導体モジュールの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161115

R151 Written notification of patent or utility model registration

Ref document number: 6045749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250