WO2007099719A1 - 送信装置及び送受信装置 - Google Patents

送信装置及び送受信装置 Download PDF

Info

Publication number
WO2007099719A1
WO2007099719A1 PCT/JP2007/050092 JP2007050092W WO2007099719A1 WO 2007099719 A1 WO2007099719 A1 WO 2007099719A1 JP 2007050092 W JP2007050092 W JP 2007050092W WO 2007099719 A1 WO2007099719 A1 WO 2007099719A1
Authority
WO
WIPO (PCT)
Prior art keywords
transmission
clock
receiving
data
transmitting
Prior art date
Application number
PCT/JP2007/050092
Other languages
English (en)
French (fr)
Inventor
Ryogo Yanagisawa
Satoshi Takahashi
Yoshihiro Tabira
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2008502673A priority Critical patent/JP4681042B2/ja
Priority to US12/280,726 priority patent/US20090028280A1/en
Publication of WO2007099719A1 publication Critical patent/WO2007099719A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242Synchronization processes, e.g. processing of PCR [Program Clock References]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302Content synchronisation processes, e.g. decoder synchronisation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/12Use of DVI or HDMI protocol in interfaces along the display data pipeline

Definitions

  • the present invention relates to a digital signal transmission device and transmission / reception device, and more particularly to a transmission device and transmission / reception device used for data transmission of video signals and audio signals of an STB (Set Top Box), DVD player, DVD recorder, etc. It relates to the device.
  • STB Set Top Box
  • DVD player DVD recorder
  • a digital visual interface (DVI) standard is widely used in digital signal transmission apparatuses and transmission / reception apparatuses.
  • DVI digital visual interface
  • an HDMI (High Definition Multimedia Interface) standard capable of multiplexing and transmitting an audio signal to a video signal is also known.
  • the HD MI standard has upward compatibility with the DVI standard, and basically uses the same transmission method and transmission / reception method as the DVI standard. Therefore, in this specification, a conventional transmission apparatus and transmission / reception apparatus will be described using the DVI standard as an example.
  • FIG. 19 Conventionally, there is a technique shown in FIG. 19 as a transmission device and a transmission / reception device used for transmission of a video signal.
  • 14 is an encoder
  • 15 is a parallel to serial converter
  • 16 is a 10 ⁇ PLL (Phase Locked Loop)
  • 17 is a frequency divider
  • 18 is an MPEG2 decoder
  • 191 is a microcomputer
  • 110 is a serial 'parallel converter'
  • 111 is a decoder
  • 112 is a clock recovery circuit
  • 113 is a frequency divider
  • 114 is a television
  • 115 is a Cape Nore.
  • Reference numeral 190 denotes a transmission device
  • reference numeral 117 denotes a reception device.
  • the transmission device 190 and the reception device 117 constitute a transmission / reception device.
  • the MPEG2 decoder 18 decodes MPEG2 data recorded on a DVD disc or the like, and outputs a clock CLK and the clock CLK. Outputs 8-bit video signal synchronized with.
  • the encoder 14 converts the 8-bit data into 8-bit 10-bit data and outputs 10-bit data.
  • 8-bit / 10-bit conversion 2 bits are added so that “1” and “0” do not continue for a long time and DC balance is achieved when the data is also converted into serial data.
  • parallel-serial conversion 15 converts 10-bit parallel data into 1-bit serial data and sends it to cable 115 as a transmission path.
  • the 10 ⁇ PLL 16 When the clock CLK is input to the transmission device 16, the 10 ⁇ PLL 16 generates a clock (CLK X 10) having a frequency 10 times that of the input clock CLK due to the effect of the PLL.
  • CLK X clock
  • 10-bit parallel data is converted into 1-bit serial data using a clock of 10 times the frequency.
  • the frequency-converted clock is converted by the frequency divider 17 to 1Z10 and sent to the cable 115.
  • the clock having the same frequency as that of the clock CLK input to the transmission device 190 and serial data synchronized with the clock 10 times the frequency of the clock CLK (CLKX 10) are transmitted to the cable 115. .
  • Jitter exists between the clock input to the receiving device 117 via the cable 115 and the serial data.
  • This jitter is a jitter obtained by adding the jitter generated during transmission of the cable 115 to the jitter generated in the transmission apparatus 190.
  • the clock recovery circuit 112 in the receiving device 117 multiplies the received clock by 10 ⁇ to generate a clock having a frequency 10 times following the jitter of the received serial data.
  • 1-bit serial data is converted into 10-bit parallel data using a clock of this frequency 10 times.
  • the 10-bit parallel data is converted into 10-bit 8-bit data in the decoder 111 to restore 8-bit data.
  • the clock multiplied by 10 in the clock recovery circuit 112 is frequency-divided by 1 and 10 in the frequency divider 113, and the clock transmitted from the transmission device 190 is restored.
  • the receiving device 117 is connected to the clock and serial input via the cable 115.
  • the 8-bit parallel data input from the MPEG2 decoder 18 to the transmission device 190 and the clock synchronized with this data are output from the Al data.
  • the clock and data are input to the television 114 and an image is displayed.
  • Patent Document 1 Japanese Patent Laid-Open No. 2002-314970
  • SD signals standard signals with a clock frequency of 27 MHz
  • HD signals high-definition signals with a clock frequency of 74.175 MHz
  • SD signal power can be switched to HD signal during transmission.
  • the clock recovery circuit 112 in the receiver 117 receives the clock signal.
  • the tracking of the frequency change and the tracking of the jitter between the clock and serial data must be performed again. That is, the clock and data are out of lock, and the clock must be resynchronized.
  • the data is not synchronized with the clock of 10 times the frequency and mislatch occurs, resulting in data corruption. For this reason, at the signal switching point, data garbled noise is displayed on the television 114 until the synchronization between the data and the clock is restored.
  • the time constant of the response of the clock recovery circuit 112 varies depending on the receiving device 117, the time during which noise is displayed on the television 114 varies depending on the receiving device 117.
  • Noise is displayed on the TV 114.
  • the generation of noise as described above can also occur when transmission / reception is performed in a manner similar to the HDMI standard or DVI standard, which is not limited to the DVI standard.
  • the present invention has been made paying attention to the above-mentioned problem, and its purpose is to prevent mis-latching between clock and data even when signal switching involving a change in clock frequency is performed. It is an object of the present invention to provide a transmission device and a transmission / reception device that can reduce the occurrence of noise.
  • the present invention employs a configuration in which transmission of clocks and data transmitted from the transmission means is stopped for a predetermined time in the transmission device and the transmission / reception device.
  • the transmitting device of the present invention is a transmitting device that transmits a clock and data to a receiving device, and synchronizes the clock and a clock having a frequency N times the clock (N is a natural number). Transmitting means for transmitting data, and control means for stopping transmission of the clock to be transmitted for a predetermined time when the frequency of the clock is switched.
  • the present invention is characterized in that, in the transmission device, the transmission means performs data transmission based on the DVI standard or the HDMI standard.
  • the transmission device of the present invention is a transmission device that transmits a clock and data to the reception device, and transmits data that is synchronized with the clock and a clock having a frequency N times (N is a natural number) the clock. And a control means for stopping transmission of a clock transmitted from the transmission means for a predetermined time when the frequency of the clock is switched.
  • the control means is preliminarily given information of the receiving device, and receives the information.
  • a predetermined time for stopping transmission of the clock is set based on information of the device.
  • the present invention is characterized in that, in the transmission device, the information of the reception device includes at least information of a manufacturer of the reception device! /.
  • the present invention is characterized in that, in the transmission device, the transmission means performs data transmission based on the DVI standard or the HDMI standard.
  • a transmitting device of the present invention is a transmitting device that transmits a clock and data to a receiving device, and transmits data synchronized with the clock and a clock having a frequency N times (N is a natural number) the clock.
  • the present invention is characterized in that, in the transmitting device, the information on the receiving device includes at least information on a manufacturer of the receiving device! /.
  • the present invention is characterized in that, in the transmission device, the transmission means performs data transmission based on the DVI standard or the HDMI standard.
  • the transmission / reception device of the present invention is a transmission / reception device including a transmission device that transmits a clock and data, and a reception device that receives the clock and data transmitted by the transmission device.
  • Transmitting means for transmitting data synchronized with the clock and a clock having a frequency N times the clock (N is a natural number), and transmitting the clock transmitted by the transmitting means when the frequency of the clock is switched
  • Control means for stopping for a predetermined time, wherein the receiving device is connected to the transmitting means via a transmission path, and the clock received by the receiving means is stopped for a second predetermined time.
  • a resetting means for detecting and resetting the receiving means.
  • the present invention is characterized in that, in the transmission / reception apparatus, the first predetermined time is longer than the second predetermined time.
  • the present invention is characterized in that, in the transmission / reception apparatus, the resetting means provided in the receiving apparatus resets the receiving means by resetting.
  • the present invention is characterized in that, in the transmission / reception apparatus, the transmission means included in the transmission apparatus performs data transmission based on the DVI standard or the HDMI standard.
  • a transmission / reception device is a transmission / reception device including a transmission device that transmits a clock and data, and a reception device that receives the clock and data transmitted by the transmission device.
  • Transmitting means for transmitting data synchronized with the clock and a clock having a frequency N times the clock (N is a natural number), and transmitting the clock transmitted by the transmitting means when the frequency of the clock is switched
  • Control means for stopping for a predetermined time, wherein the receiving device is connected to the transmitting means via a transmission path, and the clock received by the receiving means is stopped for a second predetermined time.
  • the control means provided in the transmitting device is preliminarily given information on the receiving means provided in the receiving device, and based on the information in the receiving means, the transmission of the clock is performed. It is characterized in that a first predetermined time for stopping the operation is set.
  • the present invention is characterized in that, in the transmission / reception apparatus, the first predetermined time is longer than the second predetermined time.
  • the present invention is characterized in that, in the transmission / reception apparatus, the resetting means provided in the receiving apparatus performs resetting by resetting the receiving means.
  • the present invention is characterized in that, in the transmission / reception apparatus, the transmission means included in the transmission apparatus performs data transmission based on the DVI standard or the HDMI standard.
  • the transmission / reception device of the present invention is a transmission / reception device including a transmission device that transmits a clock and data, and a reception device that receives the clock and data transmitted by the transmission device power, and the transmission device includes: Transmitting means for transmitting data synchronized with the clock and a clock having a frequency N times the clock (N is a natural number), and transmitting the clock transmitted by the transmitting means when the frequency of the clock is switched A control unit that stops for a predetermined time; and a reading unit that reads out information of the receiving device.
  • the receiving device includes a receiving unit connected to the transmitting unit via a transmission path, and a clock received by the receiving unit.
  • a reading unit included in the transmission device reads information held by the information holding unit, and a control unit included in the transmission device reads information stored in the information holding unit read by the reading unit. On the basis of this, a first predetermined time for stopping the transmission of the clock is set.
  • the information held by the information holding means included in the receiving apparatus includes at least information of a manufacturer of the receiving means or the resetting means! /, Characterized by.
  • the present invention is characterized in that, in the transmission / reception apparatus, the first predetermined time is longer than the second predetermined time. [0038] The present invention is characterized in that, in the transmission / reception apparatus, the resetting means provided in the receiving apparatus resets the receiving means by resetting.
  • the present invention is characterized in that, in the transmission / reception apparatus, the transmission means included in the transmission apparatus performs data transmission based on the DVI standard or the HDMI standard.
  • the transmission device of the present invention is a transmission device that transmits a clock and data to the reception device, and transmits data that is synchronized with the clock and a clock having a frequency N times (N is a natural number) the clock. And a control means for stopping transmission of data transmitted from the transmission means for a predetermined time when the frequency of the clock is switched.
  • the present invention is characterized in that, in the transmission apparatus, the transmission means performs data transmission based on the DVI standard or the HDMI standard.
  • the transmission device of the present invention is a transmission device that transmits a clock and data to the reception device, and transmits data synchronized with the clock and a clock having a frequency N times (N is a natural number) the clock.
  • the control means is preliminarily given information of the reception device, and receives the data.
  • a predetermined time for stopping transmission of the data is set based on information of the device.
  • the present invention is characterized in that, in the transmission device, the information of the reception device includes at least information of a manufacturer of the reception device! /.
  • the present invention is characterized in that, in the transmission apparatus, the transmission means performs data transmission based on the DVI standard or the HDMI standard.
  • the transmitting device of the present invention is a transmitting device that transmits a clock and data to a receiving device, and transmits data synchronized with the clock and a clock having a frequency N times (N is a natural number) the clock through the transmission path.
  • a reading unit that reads from the receiving device, and the control unit sets a predetermined time for stopping the transmission of the data based on the information of the receiving device read by the reading unit.
  • the present invention is characterized in that, in the transmitting apparatus, the information of the receiving apparatus includes at least information of a manufacturer of the receiving apparatus! /.
  • the present invention is characterized in that, in the transmission apparatus, the transmission means performs data transmission based on the DVI standard or the HDMI standard.
  • a transmission / reception device of the present invention is a transmission / reception device including a transmission device that transmits a clock and data, and a reception device that receives the clock and data transmitted by the transmission device power.
  • a transmission means for transmitting data synchronized with a clock and a clock having a frequency N times the clock (N is a natural number), and the transmission means power at the time of switching the frequency of the clock.
  • Control means for stopping for a predetermined time, wherein the receiving device is configured to receive a receiving means connected to the transmitting means via a transmission line, and that data received by the receiving means is stopped for a second predetermined time.
  • a resetting means for detecting and resetting the receiving means.
  • the present invention is characterized in that, in the transmission / reception device, the first predetermined time is longer than the second predetermined time.
  • the present invention is characterized in that, in the transmission / reception device, the resetting means provided in the receiving device performs resetting by resetting the receiving means.
  • the present invention is characterized in that, in the transmission / reception apparatus, the transmission means included in the transmission apparatus performs data transmission based on the DVI standard or the HDMI standard.
  • the transmission / reception device of the present invention is a transmission / reception device including a transmission device that transmits a clock and data, and a reception device that receives the clock and data transmitted by the transmission device power.
  • Control means for stopping for a predetermined time wherein the receiving device is configured to receive a receiving means connected to the transmitting means via a transmission line, and that data received by the receiving means is stopped for a second predetermined time. Detecting means and resetting means for resetting the receiving means.
  • the control means provided in the transmitting device is preliminarily given information on receiving means provided in the receiving device, and information on the receiving means is provided. And have groups Dzu, and sets the first predetermined time to stop the transmission of the data. [0053]
  • the present invention is characterized in that, in the transmission / reception apparatus, the first predetermined time is longer than the second predetermined time.
  • the present invention is characterized in that, in the transmission / reception apparatus, the resetting means provided in the receiving apparatus resets the receiving means by resetting.
  • the present invention is characterized in that, in the transmission / reception apparatus, the transmission means included in the transmission apparatus performs data transmission based on the DVI standard or the HDMI standard.
  • the transmission / reception device of the present invention is a transmission / reception device including a transmission device that transmits a clock and data, and a reception device that receives the clock and data transmitted by the transmission device power.
  • a control unit that stops for a predetermined time; and a reading unit that reads out information of the receiving device.
  • the receiving device is connected to the transmitting unit via a transmission path; and the data received by the receiving unit.
  • the reading unit included in the transmission device reads information held by the information holding unit, and the control unit included in the transmission device is based on the information held by the information holding unit read by the reading unit.
  • a first predetermined time for stopping transmission of the data is set.
  • the information held by the information holding means included in the receiving apparatus includes at least information on the manufacturer of the receiving means or the resetting means! /, Characterized by.
  • the present invention is characterized in that, in the transmission / reception apparatus, the first predetermined time is longer than the second predetermined time.
  • the present invention is characterized in that, in the transmission / reception device, the resetting means provided in the receiving device performs resetting by resetting the receiving means.
  • the present invention is characterized in that, in the transmission / reception apparatus, the transmission means provided in the transmission apparatus performs data transmission based on the DVI standard or the HDMI standard.
  • the transmission device of the present invention is a transmission device that transmits a clock and data to a reception device, and transmits data that is synchronized with the clock and a clock having a frequency N times (N is a natural number) the clock. Means and control means for stopping the transmission of the clock and data transmitted from the transmission means for a predetermined time when the frequency of the clock is switched.
  • the present invention is characterized in that, in the transmission device, the transmission means performs data transmission based on the DVI standard or the HDMI standard.
  • the transmission device of the present invention is a transmission device that transmits a clock and data to the reception device, and transmits data synchronized with the clock and a clock having a frequency N times (N is a natural number) the clock.
  • the present invention is characterized in that, in the transmission device, the information of the reception device includes at least information of a manufacturer of the reception device! /.
  • the present invention is characterized in that, in the transmission apparatus, the transmission means performs data transmission based on the DVI standard or the HDMI standard.
  • the transmission device of the present invention is a transmission device that transmits a clock and data to the reception device, and transmits data synchronized with the clock and a clock having a frequency N times (N is a natural number) of the clock through a transmission line.
  • reading means for reading from the receiving device via the control means, the control means based on the information of the receiving device read by the reading means! For a predetermined time to stop the transmission of the clock and data It is characterized by setting.
  • the present invention is characterized in that, in the transmission device, the information of the reception device includes at least information of a manufacturer of the reception device! /. [0068] The present invention is characterized in that, in the transmission device, the transmission means performs data transmission based on the DVI standard or the HDMI standard.
  • the transmission / reception device of the present invention is a transmission / reception device including a transmission device that transmits a clock and data, and a reception device that receives the clock and data transmitted by the transmission device.
  • Transmitting means for transmitting data synchronized with the clock and a clock having a frequency N times the clock (N is a natural number), and transmitting the clock and data transmitted when the frequency of the clock is switched.
  • a control means for stopping for a predetermined time, wherein the receiving device is connected to the transmitting means via a transmission line, and a clock or data received by the receiving means is a second predetermined
  • It further comprises a resetting means for detecting that the time has been stopped and resetting the receiving means.
  • the present invention is characterized in that, in the transmission / reception device, the first predetermined time is longer than the second predetermined time.
  • the present invention is characterized in that, in the transmission / reception apparatus, the resetting means included in the receiving apparatus performs resetting by resetting the receiving means.
  • the present invention is characterized in that, in the transmission / reception apparatus, the transmission means included in the transmission apparatus performs data transmission based on the DVI standard or the HDMI standard.
  • the transmission / reception device of the present invention is a transmission / reception device including a transmission device that transmits a clock and data, and a reception device that receives the clock and data transmitted by the transmission device power. Transmitting means for transmitting data synchronized with the clock and a clock having a frequency N times the clock (N is a natural number), and transmitting the clock and data transmitted when the frequency of the clock is switched.
  • the present invention is characterized in that, in the transmission / reception device, the first predetermined time is longer than the second predetermined time.
  • the present invention is characterized in that, in the transmission / reception device, the resetting means provided in the receiving device performs resetting by resetting the receiving means.
  • the present invention is characterized in that, in the transmission / reception apparatus, the transmission means included in the transmission apparatus performs data transmission based on the DVI standard or the HDMI standard.
  • the transmission / reception device of the present invention is a transmission / reception device including a transmission device that transmits a clock and data, and a reception device that receives the clock and data transmitted by the transmission device.
  • Transmitting means for transmitting data synchronized with the clock and a clock having a frequency N times the clock (N is a natural number), and transmitting the clock and data transmitted when the frequency of the clock is switched.
  • Control means for stopping for a predetermined time of 1 and a reading means for reading information of the receiving device, wherein the receiving device is connected to the transmitting means via a transmission line, and the receiving means Detecting that the received clock or data has stopped for a second predetermined time and resetting the receiving means, and information on the receiving means or the resetting means.
  • the reading means provided in the transmission device reads information held by the information holding means
  • the control means provided in the transmission device includes the information holding means read by the reading means.
  • a first predetermined time for stopping the transmission of the clock and data is set based on the information held by the computer.
  • the information held by the information holding means included in the receiving apparatus includes at least information on the manufacturer of the receiving means or the resetting means! /, Characterized by.
  • the present invention is characterized in that, in the transmission / reception device, the first predetermined time is longer than the second predetermined time.
  • the present invention is characterized in that, in the transmission / reception apparatus, the resetting means provided in the receiving apparatus performs resetting by resetting the receiving means.
  • the present invention is characterized in that, in the transmission / reception apparatus, the transmission means included in the transmission apparatus performs data transmission based on the DVI standard or the HDMI standard.
  • the transmission means included in the transmission apparatus performs data transmission based on the DVI standard or the HDMI standard.
  • FIG. 1 is a block diagram showing an overall configuration of a transmission apparatus according to a first embodiment of the present invention.
  • FIG. 2 is a block diagram showing an overall configuration of a transmission apparatus according to a second embodiment of the present invention.
  • FIG. 3 is a block diagram showing an overall configuration of a transmission apparatus according to a third embodiment of the present invention.
  • FIG. 4 is a block diagram showing an overall configuration of a transmitting / receiving apparatus according to a fourth embodiment of the present invention.
  • FIG. 5 is a block diagram showing an overall configuration of a transmission / reception apparatus according to a fifth embodiment of the present invention.
  • FIG. 6 is a block diagram showing an overall configuration of a transmission / reception apparatus according to a sixth embodiment of the present invention.
  • FIG. 7 is a block diagram showing an overall configuration of a transmission apparatus according to a seventh embodiment of the present invention.
  • FIG. 8 is a block diagram showing an overall configuration of a transmission apparatus according to an eighth embodiment of the present invention.
  • FIG. 9 is a block diagram showing an overall configuration of a transmission apparatus according to a ninth embodiment of the present invention.
  • FIG. 10 is a block diagram showing an overall configuration of a transmitting / receiving apparatus according to a tenth embodiment of the present invention.
  • FIG. 10 is a block diagram showing an overall configuration of a transmitting / receiving apparatus according to a tenth embodiment of the present invention.
  • FIG. 11 is a block diagram showing an overall configuration of a transmission / reception apparatus according to an eleventh embodiment of the present invention.
  • FIG. 12 is a block diagram showing an overall configuration of a transmission / reception apparatus according to a twelfth embodiment of the present invention.
  • FIG. 13 is a block diagram showing an overall configuration of a transmission apparatus according to a thirteenth embodiment of the present invention.
  • FIG. 14 is a block diagram showing an overall configuration of a transmission apparatus according to a fourteenth embodiment of the present invention.
  • FIG. 15 is a block diagram showing an overall configuration of a transmission apparatus according to a fifteenth embodiment of the present invention.
  • FIG. 16 is a block diagram showing an overall configuration of a transmission / reception apparatus according to a sixteenth embodiment of the present invention.
  • FIG. 17 is a block diagram showing an overall configuration of a transmission / reception apparatus according to a seventeenth embodiment of the present invention.
  • FIG. 18 is a block diagram showing an overall configuration of a transmission / reception apparatus according to an eighteenth embodiment of the present invention.
  • FIG. 19 is a block diagram showing an overall configuration of a conventional transmission apparatus and transmission / reception apparatus.
  • FIG. 1 is a block diagram showing the overall configuration of the transmission apparatus according to the first embodiment of the present invention.
  • 11 is a control circuit (control means), 12 is a gate circuit, 13 is a clock control circuit, 14 is an encoder, 15 is a parallel to serial converter, 16 is a 10 ⁇ PLL, 17 is a minute 18 is an MPEG2 decoder, 19 is a microcomputer, 110 is a serial 'parallel converter', 111 is a decoder, 112 is a clock recovery circuit, 113 is a frequency divider, 114 is a TV, and 115 is a cable.
  • Reference numeral 116 denotes a transmission device, and reference numeral 117 denotes a reception device.
  • the control circuit 11 is removed from the transmission device 116, and the portion is a transmission means.
  • the MPEG2 decoder 18 In response to an instruction from the microcomputer 19, the MPEG2 decoder 18 outputs an SD signal or an HD signal.
  • the HD signal may be generated by an SD signal power upconverter.
  • the clock control circuit 13 controls the gate circuit 12 according to an instruction from the microcomputer 19 and stops outputting the clock to the cable 115 for a predetermined period.
  • a signal serving as a switching trigger is output from the microcomputer 19 to the clock control circuit 13 at the signal change point.
  • the clock control circuit 13 initializes the counter with this trigger, and outputs a signal to the gate circuit 12 that is “0” in a predetermined period and “1” in other periods by counting for a predetermined period.
  • the gate circuit 12 since the output of the clock control circuit 13 is “0” during the period when the output of the clock control circuit 13 is “0”, the clock output is stopped for a predetermined period.
  • the receiving device 117 and the television 114 are in the same state as the cable 115 is disconnected. For this reason, the protection function is activated, the display on the TV 1 14 is automatically turned off, and the noise is not displayed at the transition point to the SD signal power HD signal! For example, the television 114 detects that the horizontal sync signal or the vertical sync signal of the video signal has disappeared and forcibly changes the display to a black screen, so that unsightly noise is not displayed.
  • the predetermined period for stopping the transmission of the clock differs depending on the combination of the receiving device 117 and the television 114, and may be matched with the one that is required for the longest time.
  • FIG. 2 is a block diagram showing the overall configuration of the transmission apparatus according to the second embodiment of the present invention.
  • 21 is a control circuit (control means)
  • 22 is a clock control circuit
  • 23 is a remote controller (hereinafter referred to as a remote controller)
  • 24 is a microcomputer
  • 25 is a transmitter. A portion obtained by removing the control circuit 21 from the transmission device 25 is transmission means.
  • the manufacturer of the receiving device 117 is connected to the control circuit 21 using the remote controller 23.
  • the microcomputer 24 processes the GUI, determines which manufacturer the receiving device 117 belongs to, and transmits it to the clock control circuit 22.
  • the clock control circuit 22 has a correspondence table between manufacturer and clock stop time, and determines the clock stop time according to the set manufacturer. At this time, set the counter count for each manufacturer.
  • a signal serving as a switching trigger is output from the microcomputer 24 to the clock control circuit 22 at the signal change point.
  • Clock control circuit 22 The counter initializes with this trigger and counts for the set period, so that a signal that is “0” in the set period and “1” in the other period is output to the gate circuit 12.
  • the clock output is stopped for the set period. That is, manufacturer A can stop for a period of 100 msec and manufacturer B can stop for a period of 200 msec.
  • the receiving device 117 and the television 114 are in the same state as when the cable 115 is disconnected. For this reason, the protection function is activated, the display on the TV 114 is automatically turned off, and no noise is displayed at the point where the SD signal strength changes to the HD signal. For example, the television 114 detects that the horizontal sync signal or the vertical sync signal of the video signal has disappeared and forcibly changes the display to a black screen, so that unsightly noise is not displayed.
  • FIG. 3 is a block diagram showing the overall configuration of the transmission apparatus according to the third embodiment of the present invention.
  • 31 is EDID (Extended Display Identification Data)
  • 32 is a microcomputer.
  • Components that operate in the same manner as those described in FIGS. 1 and 2 and the prior art section are given the same numbers. Detailed descriptions of those described in the first and second embodiments and the prior art will be omitted.
  • the ability to transmit data in three channels Figure 3 shows the case of transmitting one channel using the DVI standard as an example for simplicity.
  • Various information of the receiving device 117 and the television 114 is recorded in the EDID31. For example, the resolution at which the television 114 can display, the audio sample rate at which sound can be output, the manufacturer, product number, etc.
  • the microcomputer 32 includes a read circuit (read means) that accesses the EDID 31 via the cable 115 and obtains various information. obtained Information center
  • the manufacturer is extracted and the clock control circuit 22 is set.
  • the clock control circuit 22 has a correspondence table between the manufacturer and the clock stop time, and determines the clock stop time according to the set manufacturing effort. This is done by setting the counter count for each manufacturer.
  • a signal serving as a switching trigger is output from the microcomputer 32 to the clock control circuit 22 at the signal change point.
  • the clock control circuit 22 initializes the counter with this trigger, and outputs a signal to the gate circuit 12 that is “0” in the set period and “1” in the other periods by counting for the set period.
  • the clock output is stopped for the set period. That is, manufacturer A can stop for a period of 100 msec and manufacturer B can stop for a period of 200 msec.
  • the receiving device 117 and the television 114 are in the same state as the cable 115 is disconnected. For this reason, the protection function is activated, the display on the TV 114 is automatically turned off, and no noise is displayed at the point where the SD signal strength changes to the HD signal. For example, the television 114 detects that the horizontal sync signal or the vertical sync signal of the video signal has disappeared and forcibly changes the display to a black screen, so that unsightly noise is not displayed.
  • the microcomputer 32 reads the information of EDID31 and automatically optimizes the period in which the clock is stopped for the receiving device 117 and the television 114. SD signal power without being displayed It is possible to switch the HD signal, or the signal that changes the clock frequency such as HD signal to SD signal.
  • the power described for the case where the clock is stopped with the clock output set to the predetermined period “0” may be stopped.
  • the clock may be stopped with the clock output set to the predetermined period “1”. The same effect can be obtained even if the period high impedance is fixed to “0” or “1” by the terminating resistor.
  • the predetermined period is shortened to such an extent that no malfunction occurs even when noise is added by the cable 115, the switching of the signal whose frequency changes can be performed at high speed while suppressing the display of noise on the television 114. it can.
  • the predetermined period is optimized according to the length of the cable 115 May be. For this, for example, the cable length is set by using the user power of the transmission devices 25 and 116 and the reception device 117, and the clock control circuits 13 and 22 determine the predetermined period for each set cable length. .
  • FIG. 4 is a block diagram showing the overall configuration of the transmission / reception apparatus according to the fourth embodiment of the present invention.
  • 41 is a clock recovery circuit
  • 42 is a resetting circuit (resetting means)
  • 43 is a receiving device
  • the transmitting device 116 and the receiving device 43 constitute a transmitting / receiving device.
  • the part other than the resetting circuit 42 from the receiving device 43 is receiving means.
  • the MPEG2 decoder 18 In response to an instruction from the microcomputer 19, the MPEG2 decoder 18 outputs SD and HD signals.
  • the HD signal may be generated by an SD signal power upconverter.
  • the clock control circuit 13 controls the gate circuit 12 according to an instruction from the microcomputer 19 and stops the output of the clock to the cable 115 for a first predetermined period.
  • a signal serving as a switching trigger is output from the microcomputer 19 to the clock control circuit 13 at the signal change point.
  • the clock control circuit 13 initializes the counter with this trigger and counts the signal for “1” in the first predetermined period and “1” in the other period by counting the first predetermined period. Output to 12.
  • the clock output is stopped for the first predetermined period.
  • the clock recovery circuit 41 detects this, and the clock is recovered. Is output to reset circuit 42.
  • the resetting circuit 42 counts the clock stop state, and resets at least one of the receiving device 43 and the television 114 when the clock is stopped for the second predetermined period. With this reset operation, the display on the TV 114 is turned off, for example, as a black screen, and the SD signal strength changes to the HD signal, and no noise is displayed.
  • the transmitter 116 can reliably notify the receiver 43 of the signal change point, and the receiver 43 can be reliably Can be initialized.
  • the second predetermined period is, for example, 100 msec, as long as it does not malfunction even if noise is added by the cable 115.
  • the first predetermined period is sufficiently long, for example, 200 msec!
  • FIG. 5 is a block diagram showing the overall configuration of the transmission / reception apparatus according to the fifth embodiment of the present invention.
  • a transmission / reception device is constituted by a transmission device 25 and a reception device 43.
  • the same reference numerals are given to those that operate in the same manner as described in FIG. 1, FIG. 2, FIG. 4 and the prior art section. Detailed descriptions of the first, second, and fourth embodiments and those described in the related art will be omitted.
  • Fig. 5 shows the case of transmitting 1 channel using the DVI standard as an example.
  • information on the manufacturer of the receiving device 43 is given to the control circuit 21 using the remote controller 23. For example, use the GUI to select the manufacturer's list of competencies.
  • the microcomputer 24 processes the GUI, determines which manufacturer the receiving device 43 belongs to, and transmits it to the clock control circuit 22.
  • the clock control circuit 22 has a correspondence table between the manufacturer and the clock stop time, and determines the clock stop time according to the set manufacturer. For this purpose, the count number of the counter may be set for each manufacturer. For example, when switching to the SD signal power HD signal, a signal serving as a switching trigger is output from the microcomputer 24 to the clock control circuit 22 at the signal change point.
  • the clock control circuit 22 initializes the counter with this trigger, and outputs a signal to the gate circuit 12 that is “0” in the set period and “1” in the other periods by counting for the set period.
  • the clock output is stopped for the set first predetermined period. That is, manufacturer A can stop for a period of 100 msec and manufacturer B can stop for a period of 200 msec.
  • the clock recovery circuit 41 detects this and outputs to the resetting circuit 42 that the clock has stopped.
  • the resetting circuit 42 counts the clock stop state, and resets at least one of the receiving device 43 and the television 114 when the clock is stopped for the second predetermined period. With this reset operation, the display on the TV 114 is turned off, for example, as a black screen, and the SD signal strength changes to the HD signal, and no noise is displayed.
  • the transmission device 116 can reliably notify the reception device 43 of the signal change point.
  • the second predetermined period does not malfunction even if noise is added by the cable 115, and should be made as long as possible. For example, 50 msec for manufacturer A and 100 msec for manufacturer B.
  • the first predetermined period described above is a period sufficiently longer than the second predetermined period, and is set for each manufacturer. Therefore, the signal change point can be reliably notified to the reception device 117, and the reception device 117 can be reliably initialized at this change point.
  • FIG. 6 is a block diagram showing the overall configuration of the transmission / reception apparatus according to the sixth embodiment of the present invention.
  • a transmission / reception device is constituted by a transmission device 25 and a reception device 43.
  • a transmission device 25 and a reception device 43 For those operating in the same manner as described in Figs. 1 to 4 and the prior art section, The same number was given. Detailed descriptions of the first to fourth embodiments and those described in the related art will be omitted.
  • data is transmitted on 3 channels.
  • Figure 6 shows the case of transmitting 1 channel using the DVI standard as an example.
  • the EDID 31 various information of the receiving device 43 (receiving means and resetting means) and the television 114 are recorded. For example, the resolution that the television 114 can display, the audio sample rate at which sound can be output, the manufacturer and product number, and the like.
  • the EDID 31 is held in information holding means (not shown) provided in the receiving device 43.
  • the microcomputer 32 is provided with a reading circuit (reading means) for accessing the EDID 31 via the cable 115 and obtaining various information.
  • the manufacturer is extracted from the obtained information and set in the clock control circuit 22.
  • the clock control circuit 22 has a correspondence table between manufacturer and clock stop time, and determines the clock stop time according to the set manufacturer. To do this, set the counter count for each manufacturer.
  • a signal serving as a switching trigger is output from the microcomputer 32 to the clock control circuit 22 at the signal change point.
  • the clock control circuit 22 initializes the counter with this trigger, and outputs a signal to the gate circuit 12 that is “0” in the set period and “1” in the other periods by counting for the set period.
  • the clock output is stopped for the set first predetermined period. That is, manufacturer A can stop for a period of 100 msec and manufacturer B can stop for a period of 200 msec.
  • the clock recovery circuit 41 detects this and outputs to the resetting circuit 42 that the clock has stopped.
  • the resetting circuit 42 counts the clock stop state, and resets at least one of the receiving device 43 and the television 114 when the clock is stopped for the second predetermined period. With this reset operation, the display on the TV 114 is turned off, for example, as a black screen, and the SD signal strength changes to the HD signal, and no noise is displayed.
  • the transmission device 25 receives the signal.
  • the signal change point can be reliably notified to the communication device 43.
  • the second predetermined period does not malfunction even if noise is added to the cable 115.
  • the second predetermined period may be as long as possible, for example, 50 msec for manufacturer A and 100 msec for manufacturer B.
  • the first predetermined period described above is a period sufficiently longer than the second predetermined period, and is set for each manufacturer. For this reason, it is possible to reliably notify the receiving device 43 of the signal changing point, and the receiving device 43 can be reliably initialized at this changing point.
  • the microcomputer 32 reads the information of the EDID 31 and automatically optimizes the period in which the clock is stopped with respect to the receiving device 43 and the television 114. SD signal power without being displayed HD signal, or signal switching with changing clock frequency such as HD signal to SD signal can be performed.
  • the force described for stopping the clock with the clock output set to the predetermined period “0” may be used.
  • the clock may be stopped with the clock output set to the predetermined period “1”. The same effect can be obtained even if the period high impedance is fixed to “0” or “1” by the terminating resistor.
  • the first predetermined period and the second predetermined period are shortened to such an extent that no malfunction occurs even if noise is added by the cable 115, the display of noise on the television 114 is suppressed and the frequency is suppressed.
  • the number of signals that change can be switched at high speed.
  • the first predetermined period and the second predetermined period may be optimized according to the length of the cable 115. For example, a user of the transmitters 25 and 116 and the receiver 43 uses the GUI to set the cable length, and the clock control circuit 22 repeats the first predetermined period for each set cable length.
  • the setting circuit 42 may determine the second predetermined period.
  • the receiving device 43 or the television 114 may be reset so that the force signal switching described when the resetting circuit 42 resets the receiving device 43 or the television 114 is performed at high speed.
  • the output of the decoder 111 may be temporarily stopped, the time constant of the filter of the clock recovery circuit 41 may be changed, and the response may be made faster than normal only when the signal is switched. As a result, the time for displaying the black screen on the television 114 can be shortened.
  • FIG. 7 is a block diagram showing the overall configuration of the transmission apparatus according to the seventh embodiment of the present invention.
  • 71 is a control circuit (control means), 72 is a gate circuit, 73 is a data control circuit, 74 is a microcomputer, and 75 is a transmitter.
  • the control circuit 71 is excluded from the transmission device 75, and the portion is the transmission means.
  • the MPEG2 decoder 18 In response to an instruction from the microcomputer 74, the MPEG2 decoder 18 outputs an SD signal or an HD signal.
  • the HD signal may be generated by an SD signal power upconverter.
  • the data control circuit 73 controls the gate circuit 72 in response to an instruction from the microcomputer 74 and stops outputting data to the cable 115 for a predetermined period.
  • a signal serving as a switching trigger is output from the microcomputer 74 to the data control circuit 73 at the signal change point.
  • the data control circuit 73 initializes the counter with this trigger and counts for a predetermined period, thereby outputting to the gate circuit 72 a signal that is “0” for a predetermined period and “1” for other periods.
  • the gate circuit 72 since the output of the data control circuit 73 is “0” during the period when the output of the data control circuit 73 is “0”, the data output is stopped for a predetermined period.
  • the receiving device 117 and the television 114 are in the same state as when the cable 115 is disconnected. For this reason, the protection function is activated, the display on the TV 11 4 is automatically turned off, and the noise is not displayed at the point of change to the SD signal power HD signal! For example, the TV 114 has lost the horizontal sync signal or the vertical sync signal of the video signal. Is detected, and the display is forcibly changed to a black screen, so that unsightly noise is not displayed.
  • the predetermined period during which data transmission is stopped differs depending on the combination of the receiving device 117 and the television 114, and therefore, it may be matched with the one that requires the longest time.
  • FIG. 8 is a block diagram showing the overall configuration of the transmission apparatus according to the eighth embodiment of the present invention.
  • 81 is a control circuit (control means)
  • 82 is a data control circuit
  • 83 is a microcomputer
  • 84 is a transmitter.
  • a portion excluding the control circuit 81 from the transmission device 84 is a transmission means.
  • the same numbers are assigned to the components that perform the same operations as those described in FIGS. 1, 2, 7, and the related art. Detailed descriptions of the first, second, and seventh embodiments and those described in the related art will be omitted.
  • the DVI and HDMI standards the ability to transmit data using 3 channels is shown in Fig. 8.
  • the DVI standard is used as an example to transmit 1 channel.
  • the control circuit 81 uses the remote controller 23. For example, use the GUI to select the appropriate manufacturer from the list of manufacturers.
  • the microcomputer 83 processes the GUI, determines which manufacturer the receiving device 117 belongs to, and transmits it to the data control circuit 82.
  • the data control circuit 82 has a correspondence table between the manufacturer and the data stop time, and determines the data stop time according to the set manufacturer. This can be done by setting the counter count for each manufacturer.
  • a signal serving as a switching trigger is output from the microcomputer 83 to the data control circuit 82 at the signal change point.
  • the data control circuit 82 initializes the counter with this trigger and outputs a signal that is “0” in the set period and “1” in the other period to the gate circuit 72 by counting for the set period.
  • the output of the data control circuit 82 is set to “0” during the period of “0”. Period data output stops. That is, manufacturer A can stop for 100 msec, and manufacturer B can stop for 200 msec.
  • the receiving device 117 and the television 114 are in the same state as the cable 115 being disconnected. For this reason, the protection function is activated, the display on the TV 114 is automatically turned off, and no noise is displayed at the point where the SD signal strength changes to the HD signal. For example, the television 114 detects that the horizontal sync signal or the vertical sync signal of the video signal has disappeared and forcibly changes the display to a black screen, so that unsightly noise is not displayed.
  • the period for stopping data is optimized for the receiving device 117 and the television 114 for each manufacturer, noise is displayed on the television 114 in a short period.
  • SD signal power and HD signal, or HD signal power and SD signal can be switched to change the clock frequency.
  • FIG. 9 is a block diagram showing the overall configuration of the transmission apparatus according to the ninth embodiment of the present invention.
  • FIG. 91 is a microcomputer.
  • the same reference numerals are given to the components that perform the same operations as those described in FIG. 1, FIG. 3, FIG. 7, FIG. Detailed descriptions of the first, third, seventh, and eighth embodiments and those described in the related art will be omitted.
  • the ability to transmit data on three channels Figure 9 shows for simplification, taking the DVI standard as an example and transmitting one channel.
  • the microcomputer 91 includes a reading circuit (reading means) that accesses the EDID 31 via the cable 115 and obtains various information.
  • the manufacturer is extracted from the obtained information and set in the data control circuit 82.
  • the data control circuit 82 has a correspondence table between manufacturers and data stop times, and determines the data stop time according to the set manufacturer. This can be done by setting the counter count for each manufacturer.
  • a signal serving as a switching trigger is output from the microcomputer 91 to the data control circuit 82 at the signal change point.
  • the data control circuit 82 initializes the counter with this trigger and outputs a signal that is “0” in the set period and “1” in the other period to the gate circuit 72 by counting for the set period.
  • the output of the data control circuit 82 is set to “0” during the period when the output of the data control circuit 82 is “0”. That is, manufacturer A can stop for 100 msec, and manufacturer B can stop for 200 msec.
  • the receiving device 117 and the television 114 are in the same state as the cable 115 being disconnected. For this reason, the protection function is activated, the display on the TV 114 is automatically turned off, and no noise is displayed at the point where the SD signal strength changes to the HD signal. For example, the television 114 detects that the horizontal sync signal or vertical sync signal of the video signal has been lost and forcibly changes the display to a black screen, so that unsightly noise is not displayed.
  • the microcomputer 91 reads the information of EDID31 and automatically optimizes the period in which the data is stopped for the receiving device 117 and the television 114. SD signal power without being displayed It is possible to switch the HD signal, or the signal that changes the clock frequency such as HD signal to SD signal.
  • the force data output described for stopping data with the data output set to a predetermined period "0" may be stopped with the data output set to a predetermined period "1".
  • the high impedance during this period is also fixed to “0” or “1” by the terminating resistor, so the same effect is obtained.
  • the predetermined period may be optimized according to the length of the cable 115.
  • the cable length is set by using the user power of the transmission devices 75 and 84 and the reception device 117, and the data control circuits 73 and 82 determine a predetermined period for each set cable length. Good.
  • FIG. 10 is a block diagram showing the overall configuration of the transmission / reception apparatus according to the tenth embodiment of the present invention.
  • 101 is a clock recovery circuit
  • 102 is a resetting circuit (resetting means)
  • 103 is a receiving device
  • the transmitting device 75 and the receiving device 103 constitute a transmitting / receiving device.
  • a part obtained by removing the resetting circuit 102 from the receiving apparatus 103 is receiving means.
  • the MPEG2 decoder 18 In response to an instruction from the microcomputer 74, the MPEG2 decoder 18 outputs an SD signal or an HD signal.
  • the HD signal may be generated by an SD signal power upconverter.
  • the data control circuit 73 controls the gate circuit 72 according to an instruction from the microcomputer 74 and stops outputting data to the cable 115 for a first predetermined period.
  • a signal serving as a switching trigger is output from the microcomputer 74 to the data control circuit 73 at the signal change point.
  • the data control circuit 73 initializes the counter with this trigger and counts the signal for “1” in the first predetermined period and “1” in the other predetermined period by counting the first predetermined period. Output to 72.
  • the data output is stopped for the first predetermined period.
  • the clock recovery circuit 101 detects this and outputs to the resetting circuit 102 that the data is stopped.
  • the resetting circuit 102 counts the data stop state, and resets at least one of the receiving device 103 and the television 114 when the data is stopped for the second predetermined period. Display on TV 114 with this reset operation Is turned off, for example, with a black screen, and the SD signal strength is not displayed at the point of change to the HD signal.
  • the transmission device 75 can reliably notify the reception device 103 of the signal change point, and the reception device 103 can be reliably connected. Can be initialized.
  • the second predetermined period is, for example, 100 msec, as long as it does not malfunction even if noise is added by the cable 115. On the other hand, if the first predetermined period is sufficiently long, for example, 200 msec!
  • FIG. 11 is a block diagram showing the overall configuration of the transmission / reception apparatus according to the eleventh embodiment of the present invention.
  • the transmission device 84 and the reception device 103 constitute a transmission / reception device.
  • Figures 1, 2, 7, 8, and 10 that operate in the same way as those described in the prior art section are given the same numbers. Detailed descriptions of the first, second, seventh, eighth, and tenth embodiments and those described in the related art will be omitted.
  • Figure 11 shows the case of transmitting one channel by taking the DVI standard as an example for the sake of simplicity.
  • the microcomputer 83 processes the GUI, determines which manufacturer the receiving apparatus 103 belongs to, and transmits it to the data control circuit 82.
  • the data control circuit 82 has a correspondence table between the manufacturer and the clock stop time, and determines the clock stop time according to the set manufacturer. For this purpose, the count number of the counter may be set for each manufacturer.
  • a signal serving as a switching trigger is output from the microcomputer 83 to the data control circuit 82 at the signal change point.
  • Data control circuit 82 The counter initializes with this trigger and counts for the set period, so that a signal that is “0” in the set period and “1” in the other period is output to the gate circuit 72.
  • the output of the data control circuit 82 is set to “0” during the period when the output of the data control circuit 82 is “0”, so that the data output for the set first predetermined period is stopped. That is, manufacturer A can stop for a period of 100 msec and manufacturer B can stop for a period of 200 msec.
  • the clock recovery circuit 101 detects this and outputs to the resetting circuit 102 that the data has stopped.
  • the resetting circuit 102 counts the data stop state, and resets at least one of the receiving device 103 and the television 114 when the data is stopped for the second predetermined period. With this reset operation, the display on the TV 114 is turned off, for example, as a black screen, and the SD signal power is not displayed at the point of change to the HD signal.
  • the transmission device 84 can reliably notify the reception device 103 of the signal change point.
  • the second predetermined period does not malfunction even if noise is added to the cable 115.
  • the second predetermined period may be as long as possible, for example, 50 msec for manufacturer A and 100 msec for manufacturer B.
  • the first predetermined period described above is a period sufficiently longer than the second predetermined period, and is set for each manufacturer. Therefore, the signal change point can be reliably notified to the receiving apparatus 103, and the receiving apparatus 103 can be reliably initialized at this change point.
  • the period for stopping data is optimized for the receiving apparatus 103 and the television 114 for each manufacturer, noise is displayed on the television 114 in a short period of time. You can switch between SD signal power and HD signal, or HD signal power and SD signal.
  • FIG. 12 is a block diagram showing the overall configuration of the transmission / reception apparatus according to the twelfth embodiment of the present invention.
  • the transmission device 84 and the reception device 103 constitute a transmission / reception device.
  • the same reference numerals are given to those which operate in the same manner as those described in FIG. 1, FIG. 3, FIG. 7 to FIG. First, third, seventh to tenth embodiments and those described in the prior art Detailed description thereof will be omitted.
  • data is transmitted on three channels.
  • Figure 12 shows the case of transmitting one channel using the DVI standard as an example.
  • the EDID 31 various types of information of the receiving device 103 (receiving means and resetting means) and the television 114 are recorded. For example, the resolution that can be displayed on the TV 114, the audio sample rate at which sound can be output, the manufacturer and product number, and the like.
  • This EDID 31 is held in information holding means (not shown) provided in the receiving apparatus 103.
  • the microcomputer 91 includes a reading circuit (reading unit) that accesses the EDID 31 via the cable 115 and obtains various information.
  • the manufacturer is extracted from the obtained information and set in the data control circuit 82.
  • the data control circuit 82 has a correspondence table between the manufacturer and the data stop time, and determines the data stop time according to the set manufacturer. To do this, set the counter count for each manufacturer.
  • a signal serving as a switching trigger is output from the microcomputer 91 to the data control circuit 82 at the signal change point.
  • the data control circuit 82 initializes the counter with this trigger and outputs a signal that is “0” in the set period and “1” in the other period to the gate circuit 72 by counting for the set period.
  • the output of the data control circuit 82 is set to “0” during the period when the output of the data control circuit 82 is “0”, so that the data output for the set first predetermined period is stopped. That is, manufacturer A can stop for a period of 100 msec and manufacturer B can stop for a period of 200 msec.
  • the clock recovery circuit 101 detects this and outputs to the resetting circuit 102 that the data has stopped.
  • the resetting circuit 102 counts the data stop state, and resets at least one of the receiving device 103 and the television 114 when the data is stopped for the second predetermined period. With this reset operation, the display on the TV 114 is turned off, for example, as a black screen, and the SD signal power is not displayed at the point of change to the HD signal.
  • the transmission device 84 can reliably notify the reception device 103 of the signal change point.
  • the second predetermined period is Even if noise is added in one table 115, it does not malfunction, and it should be made as long as possible. For example, it is 50 msec for manufacturer A and 100 msec for manufacturer B.
  • the first predetermined period described above is a period sufficiently longer than the second predetermined period, and is set for each manufacturer. Therefore, the signal change point can be reliably notified to the receiving apparatus 103, and the receiving apparatus 103 can be reliably initialized at this change point.
  • the microcomputer 91 reads the information of EDID31 and automatically optimizes the period in which the data is stopped for the receiving device 103 and the television 114. SD signal power without being displayed It is possible to switch the HD signal, or the signal that changes the clock frequency such as HD signal to SD signal.
  • the first predetermined period and the second predetermined period are shortened to such an extent that no malfunction occurs even if noise is added by the cable 115, the display of noise on the television 114 is suppressed and the frequency is suppressed.
  • the number of signals that change can be switched at high speed.
  • the first predetermined period and the second predetermined period may be optimized according to the length of the cable 115. For example, the user of the transmission devices 75 and 84 and the reception device 103 sets the cable length using the GUI, and the data control circuits 73 and 82 set the first predetermined period for each set cable length.
  • the reset circuit 102 may determine the second predetermined period.
  • the receiving device 103 or the television 114 may be reset so that the force signal switching described when the resetting circuit 102 resets the receiving device 103 or the television 114 is performed at high speed.
  • the output of the decoder 111 may be temporarily stopped, the time constant of the filter of the clock recovery circuit 101 may be changed, and the response may be made faster than normal only when the signal is switched. As a result, the time during which the black screen is displayed on the television 114 can be shortened.
  • FIG. 13 is a block diagram showing the overall configuration of the transmission apparatus according to the thirteenth embodiment of the present invention.
  • 131 is a control circuit (control means)
  • 132 and 133 are gate circuits
  • 134 is a data clock control circuit
  • 135 is a microcomputer
  • 136 is a transmitter.
  • the part excluding the control circuit 131 from the transmitter 136 is a transmission means.
  • the MPEG2 decoder 18 In response to an instruction from the microcomputer 135, the MPEG2 decoder 18 outputs an SD signal or an HD signal.
  • the HD signal may be generated by an SD signal power upconverter.
  • the data / clock control circuit 134 controls the gate circuits 132 and 133 in response to an instruction from the microcomputer 135 and stops outputting data and clocks to the cable 115 for a predetermined period.
  • a signal serving as a switching trigger is output from the microcomputer 135 to the data clock control circuit 134 at the signal change point.
  • the data clock control circuit 134 initializes the counter with this trigger and counts it for a predetermined period, so that a signal that is “0” for a predetermined period and “1” for other periods is sent to the gate circuits 132 and 133. Output.
  • the output of the data 'clock control circuit 134 is "0"
  • the output of the data and clock is stopped for a predetermined period.
  • the receiving device 117 and the television 114 are in the same state as the cable 115 being disconnected. For this reason, the protection function is activated, the display on the TV 114 is automatically turned off, and no noise is displayed at the point of change to the SD signal strength HD signal. For example, the TV 114 detects that the horizontal or vertical sync signal of the video signal has disappeared and forcibly changes the display to a black screen. Disappears. Note that by stopping both the data and the clock, it is possible to prevent malfunction of the protection function of the receiving device 117 due to noise.
  • the predetermined period during which the transmission of data and clock is stopped differs depending on the combination of the receiving device 117 and the television 114, and may be matched with the one that is required for the longest time.
  • FIG. 14 is a block diagram showing the overall configuration of the transmission apparatus according to the fourteenth embodiment of the present invention.
  • 141 is a control circuit (control means), 142 is a data clock control circuit, 143 is a microcomputer, and 144 is a transmitter.
  • the control circuit 141 is removed from the transmission device 144, and the portion is the transmission means.
  • the microcomputer 143 processes the GUI, determines which manufacturer the receiving device 117 belongs to, and transmits it to the data clock control circuit 142.
  • the data'clock control circuit 142 has a correspondence table between the manufacturer and the data and the clock stop time, and determines the stop time of the data and the clock according to the set manufacturer. To do this, set the counter count for each manufacturer.
  • a signal serving as a trigger for switching is output from the microcomputer 143 to the data clock control circuit 142 at the signal change point.
  • Data The lock control circuit 142 initializes the counter with this trigger and counts for the set period, so that a signal that is “0” in the set period and “1” in the other period is sent to the gate circuits 132 and 133. Output.
  • the output of the data and clock control circuit 142 is set to “0” during the period when the output of the data “clock control circuit 142 is“ 0 ”. That is, manufacturer A can stop for a period of 100 msec and manufacturer B can stop for a period of 200 ms ec.
  • the receiving device 117 and the television 114 are in the same state as the cable 115 being disconnected. For this reason, the protection function is activated, the display on the TV 114 is automatically turned off, and no noise is displayed at the point of change to the SD signal strength HD signal. For example, the television 114 detects that the horizontal sync signal or vertical sync signal of the video signal has disappeared, and forcibly changes the display to a black screen, so that unsightly noise is not displayed. Note that by stopping both the data and the clock, it is possible to prevent malfunction of the protection function of the receiving device 117 due to noise.
  • the period for stopping the clock and data is optimized for the receiving device 117 and the television 114 for each manufacturer, so that the noise is displayed on the television 114 in a short period of time.
  • the SD signal power can be switched from HD signal to HD signal or from SD signal to HD signal.
  • FIG. 15 is a block diagram showing the overall configuration of the transmission apparatus according to the fifteenth embodiment of the present invention.
  • reference numeral 151 denotes a microcomputer.
  • the same reference numerals are given to the components that operate in the same manner as described in the section of FIG. 1, FIG. 3, FIG. 13, FIG. 14 and the prior art. Detailed descriptions of the first, third, thirteenth, and fourteenth embodiments and those described in the related art will be omitted.
  • Figure 15 shows the case of transmitting one channel using the DVI standard as an example for simplicity.
  • EDID31 various types of information of receiving device 117 and television 114 are recorded. For example, the resolution at which the television 114 can display, the audio sample rate at which sound can be output, the manufacturer, product number, etc.
  • the microcomputer 151 is connected to the EDID 31 via the cable 115. And a reading circuit (reading means) for obtaining various information.
  • the manufacturer of the obtained information is also extracted and set in the data 'clock control circuit 142.
  • the data clock control circuit 142 has a correspondence table between the manufacturer and the data and the clock stop time, and determines the data and clock stop time according to the set manufacturer. For this purpose, the count number of the counter may be set for each manufacturer.
  • a signal serving as a switching trigger is output from the microcomputer 151 to the data clock control circuit 142 at the signal change point.
  • the data 'clock control circuit 142 initializes the counter with this trigger and counts for the set period, so that the signal that becomes ⁇ 0' 'in the set period and ⁇ 1' 'in the other period is the gate circuit 132, 13 Output to 3.
  • the output of the data 'clock control circuit 142 is set to "0" during the period when the output of the data' clock control circuit 142 is "0", the output of the data and clock stops for the set period. That is, manufacturer A can stop for a period of 100 msec and manufacturer B can stop for a period of 200 ms ec.
  • the receiving device 117 and the television 114 are in the same state as the cable 115 being disconnected. For this reason, the protection function is activated, the display on the TV 114 is automatically turned off, and no noise is displayed at the point of change to the SD signal strength HD signal. For example, the television 114 detects that the horizontal sync signal or vertical sync signal of the video signal has disappeared, and forcibly changes the display to a black screen, so that unsightly noise is not displayed. Note that by stopping both the data and the clock, it is possible to prevent malfunction of the protection function of the receiving device 117 due to noise.
  • the microcomputer 151 reads the information of EDID31 and automatically optimizes the period for stopping the data and the clock for the receiving device 117 and the television 114.
  • SD signal power without noise being displayed can also be switched between HD signals or HD signal strength SD signals that change the clock frequency.
  • the predetermined period is shortened to such an extent that no malfunction occurs even if noise is added by the cable 115, the switching of the signal whose frequency changes can be performed at high speed while suppressing the display of noise on the television 114. it can.
  • the predetermined period may be optimized according to the length of the cable 115. For example, the cable length is set using the user power of the transmission devices 136 and 144 and the reception device 117, and the data clock control circuits 134 and 142 determine a predetermined period for each set cable length. That's fine.
  • FIG. 16 is a block diagram showing the overall configuration of the transmission / reception apparatus according to the sixteenth embodiment of the present invention.
  • 161 is a clock recovery circuit
  • 162 is a resetting circuit (resetting means)
  • 163 is a receiving device
  • the transmitting device 136 and the receiving device 163 constitute a transmitting / receiving device.
  • a portion obtained by removing the reset circuit 162 from the receiving device 163 is a receiving means.
  • the MPEG2 decoder 18 In response to an instruction from the microcomputer 135, the MPEG2 decoder 18 outputs an SD signal or an HD signal.
  • the HD signal may be generated by an SD signal power upconverter.
  • the data / clock control circuit 134 controls the gate circuits 132 and 133 in response to an instruction from the microcomputer 135, and stops outputting data and clocks to the cable 115 for a first predetermined period.
  • the microcomputer 135 A signal that triggers switching is output to the data clock control circuit 134.
  • the data clock control circuit 134 initializes the counter with this trigger, and counts for the first predetermined period, so that the signal becomes “0” for the first predetermined period and “1” for the other periods. Is output to the gate circuits 132 and 133. In the gate circuits 132 and 133, the period output of the data “clock control circuit 134” S “0” period output is set to “0”, so that the output of the data and clock for the first predetermined period is stopped.
  • the clock recovery circuit 161 detects this and outputs to the resetting circuit 162 that the data or clock is stopped. If it is detected that both the data and the clock are stopped, it is possible to prevent erroneous detection of the clock recovery circuit 161 due to noise.
  • the reset circuit 162 counts the data or clock stop state, and resets at least one of the receiving device 163 and the television 114 when the data or clock is stopped for the second predetermined period. With this reset operation, the display on the TV 114 is turned off, for example, as a black screen, and it is hard to see at the transition point from the SD signal to the HD signal, and no noise is displayed.
  • the transmission device 136 can reliably notify the reception device 163 of the signal change point, and the reception device 163 can be reliably It can be initialized.
  • the second predetermined period may be 100 msec, for example, so long as it does not malfunction even when noise is added by the cable 115.
  • the first predetermined period is long enough, for example, 200 msec!
  • FIG. 17 is a block diagram showing the overall configuration of the transmission / reception apparatus according to the seventeenth embodiment of the present invention.
  • the transmission device 144 and the reception device 163 constitute a transmission / reception device.
  • the same numbers are assigned to components that perform the same operations as those described in FIG. 1, FIG. 2, FIG. 13, FIG. 14, FIG. Explained in the first, second, thirteenth, fourteenth and sixteenth embodiments and the prior art. Detailed descriptions of these items are omitted.
  • the ability to transmit data on three channels Figure 17 shows the case of one-channel transmission using the DVI standard as an example for simplicity.
  • the control circuit 141 uses the remote controller 23, information on the manufacturer of the receiving device 163 is given to the control circuit 141. For example, use the GUI to select the appropriate manufacturer's list of competencies.
  • the microcomputer 143 processes the GUI, determines which manufacturer the receiving device 163 belongs to, and transmits it to the data / clock control circuit 142.
  • the data clock control circuit 142 has a correspondence table between manufacturers and data and clock stop times, and determines the data and clock stop times according to the set manufacturers. This can be done by setting the counter count for each manufacturer.
  • a signal serving as a trigger for switching is output from the microcomputer 143 to the data clock control circuit 142 at the signal change point.
  • the data 'clock control circuit 142 initializes the counter with this trigger and counts for the set period, so that the signal that becomes ⁇ 0' 'in the set period and ⁇ 1' 'in the other period is the gate circuit 132, 13 Output to 3.
  • the output of the data 'clock control circuit 142 is set to "0" during the period when the output of the data' clock control circuit 142 is "0", so that the output of the data and clock for the first predetermined period set is stopped. That is, manufacturer A can stop for a period of 100 msec and manufacturer B can stop for a period of 200 msec.
  • the clock recovery circuit 161 detects this and outputs to the resetting circuit 162 that the data or clock is stopped. If it is detected that both the data and the clock are stopped, it is possible to prevent erroneous detection of the clock recovery circuit 161 due to noise.
  • the reset circuit 162 counts the data or clock stop state, and resets at least one of the receiving device 163 and the television 114 when the data or clock is stopped for the second predetermined period. With this reset operation, the display on the TV 114 is turned off, for example, as a black screen, and it is hard to see at the transition point from the SD signal to the HD signal, and no noise is displayed.
  • the transmitting device 144 can It is possible to reliably notify the receiving device 163 of the signal change point.
  • the second predetermined period does not malfunction even if noise is added by the cable 115, and should be made as long as possible. For example, 50 msec for manufacturer A and 100 msec for manufacturer B.
  • the first predetermined period described above is a period sufficiently longer than the second predetermined period, and is set for each manufacturer. For this reason, it is possible to reliably notify the receiving device 163 of the signal change point, and the receiving device 163 can be reliably initialized at this changing point.
  • FIG. 18 is a block diagram showing the overall configuration of the transmission / reception apparatus according to the eighteenth embodiment of the present invention.
  • a transmission device 144 and a reception device 163 constitute a transmission / reception device.
  • the same numbers are assigned to the components that operate in the same manner as those described in FIG. 1, FIG. 3, FIG. 13 to FIG. Detailed descriptions of the first, third, and thirteenth to sixteenth embodiments and those described in the related art will be omitted.
  • DVI and HDMI standards data is transmitted on three channels, but for simplicity, Figure 18 shows the case of transmitting one channel using the DVI standard as an example.
  • the EDID 31 various kinds of information of the receiving device 163 (receiving means and resetting means) and the television 114 are recorded. For example, the resolution that can be displayed on the TV 114, the audio sample rate at which sound can be output, the manufacturer and product number, and the like.
  • the EDID 31 is held in information holding means (not shown) provided in the receiving device 43.
  • the microcomputer 151 is provided with a read circuit (read means) that accesses the EDID 31 via the cable 115 and obtains various information.
  • the manufacturer is extracted from the obtained information and set in the data 'clock control circuit 142.
  • the data 'clock control circuit 142 has a correspondence table between manufacturers, data, and clock stop time. Determine the clock stop time. This can be done by setting the counter count for each manufacturer.
  • a signal that triggers switching is output from the microcomputer 151 to the data clock control circuit 142 at the signal change point.
  • the data 'clock control circuit 142 initializes the counter with this trigger and counts for the set period, so that the signal that becomes ⁇ 0' 'in the set period and ⁇ 1' 'in the other period is the gate circuit 132, 13 Output to 3.
  • the output of the data 'clock control circuit 142 is set to "0" during the period when the output of the data' clock control circuit 142 is "0". That is, manufacturer A can stop for a period of 100 msec and manufacturer B can stop for a period of 200 msec.
  • the clock recovery circuit 161 detects this and outputs to the resetting circuit 162 that the data or clock is stopped. If it is detected that both the data and the clock are stopped, it is possible to prevent erroneous detection of the clock recovery circuit 161 due to noise.
  • the reset circuit 162 counts the stop state of the data or the clock, and resets at least one of the receiving device 163 and the television 114 when the data or the clock is stopped for the second predetermined period. With this reset operation, the display on the TV 11 4 is turned off, for example, as a black screen, and the SD signal power changes to the HD signal, and the mess is not displayed!
  • the transmission device 144 can reliably notify the reception device 163 of the signal change point.
  • the second predetermined period does not malfunction even if noise is added by the cable 115, and should be made as long as possible. For example, 50 msec for manufacturer A and 100 msec for manufacturer B.
  • the first predetermined period described above is a period sufficiently longer than the second predetermined period, and is set for each manufacturer. For this reason, it is possible to reliably notify the receiving device 163 of the signal change point, and the receiving device 163 can be reliably initialized at this changing point.
  • the microcomputer 151 reads the information of EDID31 and automatically optimizes the period for stopping the data and clock for the receiving device 163 and the television 114.
  • SD signal power HD signal or HD without noise displayed on 114 Signal switching that changes clock frequency such as signal to SD signal can be performed.
  • the data and clock output are described as the case where the data and clock are stopped with the data and clock output set to the predetermined period "0". You can stop the clock. Also, the high impedance for a predetermined period has the same effect because it is fixed at 0 or 1 by the terminating resistor.
  • the first predetermined period and the second predetermined period are shortened to such an extent that no malfunction occurs even if noise is added by the cable 115, the display of noise on the television 114 is suppressed and the frequency is suppressed.
  • the number of signals that change can be switched at high speed.
  • the first predetermined period and the second predetermined period may be optimized according to the length of the cable 115. For example, the cable length is set by using the user power of the transmission devices 136 and 144 and the reception device 163, and the data clock control circuits 134 and 142 are set for the first predetermined period for each set cable length.
  • the resetting circuit 162 may determine the second predetermined period.
  • the receiving device 163 or the television 114 may be reset so that the force signal switching described when the resetting circuit 162 resets the receiving device 163 or the television 114 is performed at high speed.
  • the output of the decoder 111 may be temporarily stopped, the time constant of the filter of the clock recovery circuit 161 may be changed, and the response may be made faster than normal only when the signal is switched. As a result, the time during which the black screen is displayed on the television 114 can be shortened.
  • the present invention can reduce noise displayed on a television or the like at the time of signal switching by providing a control means and controlling the transmission of clocks and data. It is useful as a transmission device and transmission / reception device for DVD players and DV D recorders that transmit video and audio signals.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Communication Control (AREA)

Abstract

 送信装置25に備えた制御回路21内のクロック制御回路22は、マイコン32からの指示でゲート回路12を制御して、ケーブル115へのクロックの出力を第1の所定の期間停止させる。この際、前記マイコン32内の読み出し回路は、前記ケーブル115を介して受信装置43の情報保持回路に保持されているEDID31にアクセスし、前記EDID31に基づいて前記第1の所定の期間を設定する。受信装置43に備えた再設定回路42は、クロックの停止状態をカウントし、第2の所定の期間クロックが停止していた場合に、前記受信装置43及びテレビ114の少なくとも一方をリセットして再設定する。このリセット動作によって、テレビ114にノイズが表示されることを抑制する。従って、クロック周波数の変化を伴う信号切り替えを行った場合であっても、クロックとデータとのミスラッチに因るノイズの発生を低減することが可能となる。

Description

送信装置及び送受信装置
技術分野
[0001] 本発明は、デジタル信号の送信装置及び送受信装置に関し、特に、 STB (Set T op Box)や DVDプレーヤー、 DVDレコーダ一等の映像信号や音声信号のデータ 伝送に用いられる送信装置及び送受信装置に関するものである。
背景技術
[0002] デジタル信号の送信装置及び送受信装置にお!、ては、例えば特許文献 1に記載さ れるように、 DVI (Digital Visual Interface)規格が広く用いられている。また、前 記 DVI規格の拡張として、映像信号に音声信号を多重して伝送することが可能な H DMI (High Definition Multimedia Interface)規格も知られている。前記 HD MI規格は前記 DVI規格の上位互換性を有しており、基本的には DVI規格と同一の 送信方法及び送受信方法を用いている。そこで、本明細書では、 DVI規格を例にと つて従来の送信装置及び送受信装置について説明する。
[0003] 従来、映像信号の伝送に用いられる送信装置及び送受信装置として、図 19に示し た技術がある。
[0004] 同図において、 14はエンコーダー、 15はパラレル 'シリアル変換器、 16は 10遁倍 P LL (Phase Locked Loop)、 17は分周器、 18は MPEG2デコーダー、 191はマイ クロコンピュータ(以下、マイコンと言う)、 110はシリアル 'パラレル変^^、 111はデ コーダ、 112はクロック再生回路、 113は分周器、 114はテレビ、 115はケープノレであ る。また、 190は送信装置、 117は受信装置であり、前記送信装置 190及び前記受 信装置 117によって送受信装置が構成されている。
[0005] DVI規格では、 RGBの 3チャンネルによってデータを送信するが、図 19では簡略 ィ匕のため、 1チャンネルのみを図示している。以下に、図 19を用いて、従来の送信装 置及び送受信装置の動作にっ 、て説明する。
[0006] MPEG2デコーダー 18では、マイコン 19からの指示に基づいて、 DVDディスク等 に記録されて 、る MPEG2データをデコードし、クロック CLK及び前記クロック CLK に同期した 8ビットの映像信号をデータとして出力する。
[0007] 前記 8ビットのデータが送信装置 190に入力されると、エンコーダ 14において、 8ビ ットのデータを 8ビット 10ビット変換し、 10ビットのデータを出力する。ここで、 8ビット 1 0ビット変換では、データをパラレル力もシリアルに変換した際に、「1」や「0」が長期 間連続することなぐかつ DCバランスが取れるよう 2ビットが付加される。 8ビット 10ビ ット変換が為された後には、パラレル 'シリアル変 15において、 10ビットのパラレ ルデータが 1ビットのシリアルデータに変換され、伝送路であるケーブル 115に送出 される。
[0008] 前記クロック CLKが送信装置 16に入力されると、 10遁倍 PLL16において、 PLLの 効果により入力クロック CLKに対して周波数 10倍のクロック(CLK X 10)を生成する 。前記パラレル 'シリアル変翻 15では、この周波数 10倍のクロックを用いて、 10ビ ットのパラレルデータを 1ビットのシリアルデータに変換する。周波数 10倍に変換され たクロックは分周器 17において、周波数を 1Z10に変換し、ケーブル 115に送出さ れる。
[0009] 以上の動作によって、送信装置 190に入力されたクロック CLKと同一周波数のクロ ック及び前記クロック CLKの周波数 10倍のクロック(CLKX 10)に同期したシリアル データがケーブル 115に送出される。
[0010] 前記ケーブル 115を介して受信装置 117に入力されるクロックとシリアルデータとの 間にはジッタが存在する。このジッタは、送信装置 190で発生するジッタに、ケーブル 115伝送時に発生するジッタが加算されたジッタである。受信装置 117内のクロック 再生回路 112では、受信したクロックを 10遁倍し、受信したシリアルデータのジッタに 追従した周波数 10倍のクロックを生成する。その後、シリアル 'パラレル変翻 110 において、この周波数 10倍のクロックを用いて 1ビットシリアルデータを 10ビットパラレ ルデータに変換する。 10ビットパラレルデータは、デコーダ 111において、 10ビット 8 ビット変換されて、 8ビットデータが復元される。
[0011] また、前記クロック再生回路 112において 10遁倍されたクロックは、分周器 113に おいて、 1,10分周され、送信装置 190から送信されたクロックを復元する。
[0012] 以上のようにして、受信装置 117は、ケーブル 115を介して入力されるクロックとシリ アルデータから、 MPEG2デコーダー 18から送信装置 190に入力された 8ビットのパ ラレルデータ及びこのデータに同期したクロックを出力する。このクロック及びデータ がテレビ 114に入力されて映像が表示される。
特許文献 1 :特開 2002— 314970号公報
発明の開示
発明が解決しょうとする課題
[0013] DVI規格では、様々なビデオフォーマットの映像信号の伝送が定義されており、例 えば、クロック周波数 27MHzのスタンダード信号(以下、 SD信号と言う)やクロック周 波数 74. 175MHzのハイビジョン信号(以下、 HD信号と言う)の伝送を行うことがで きる。また、伝送途中に SD信号力も HD信号に切り替えて送信することも可能である
[0014] しかしながら、 SD信号力 HD信号へのビデオフォーマットの切り替えを行った場 合には、クロック周波数が 27MHzから 74. 175MHzに切り替わるので、受信装置 1 17内のクロック再生回路 112では、クロックの周波数変化に対する追従と、クロックと シリアルデータとの間のジッタへの追従とを再度行わなければならない。すなわち、ク ロックとデータとのロックはずれが発生し、クロックの再同期が必要となる。クロックの再 同期を行っている間、シリアル 'パラレル変翻 110では、データと周波数 10倍のク ロックとの同期がとれずにミスラッチが起こり、データ化けが発生する。このため、信号 の切り替わり点ではデータとクロックとの同期が回復するまでの期間、データ化けがノ ィズとなってテレビ 114に表示される。さらに、クロック再生回路 112の応答の時定数 は受信装置 117によって異なるため、テレビ 114にノイズが表示される時間は受信装 置 117によって異なる。
[0015] また、信号を HD信号力 SD信号へ切り替えた場合も同様にデータ化けが発生し
、テレビ 114にノイズが表示される。
[0016] 上記のようなノイズの発生は、 DVI規格のみでなぐ HDMI規格や DVI規格と同様 の方式で送受信を行う場合にも起こり得る。
[0017] 本発明は、前記の課題に着目してなされたのもであり、その目的は、クロック周波数 の変化を伴う信号切り替えを行った場合であっても、クロックとデータとのミスラッチに 因るノイズの発生を低減することが可能な送信装置及び送受信装置を提供すること にある。
課題を解決するための手段
[0018] 前記の目的を達成するために、本発明では、送信装置及び送受信装置において、 送信手段カゝら送信されるクロックやデータの送信を所定の時間だけ停止する構成を 採用する。
[0019] 具体的に、本発明の送信装置は、クロック及びデータを受信装置に送信する送信 装置であって、クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロック〖こ同 期したデータを送信する送信手段と、前記クロックの周波数切り替え時に、前記送信 手段力 送信されるクロックの送信を所定の時間停止する制御手段とを備えたことを 特徴とする。
[0020] 本発明は、前記送信装置において、前記送信手段は、データの送信を DVI規格若 しくは HDMI規格に基づ 、て行うことを特徴とする。
[0021] 本発明の送信装置は、クロック及びデータを受信装置に送信する送信装置であつ て、クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデー タを送信する送信手段と、前記クロックの周波数切り替え時に、前記送信手段から送 信されるクロックの送信を所定の時間停止する制御手段とを備え、前記制御手段は、 前記受信装置の情報が予め与えられ、この受信装置の情報に基づいて、前記クロッ クの送信を停止する所定の時間を設定することを特徴とする。
[0022] 本発明は、前記送信装置において、前記受信装置の情報には、少なくとも前記受 信装置の製造者の情報が含まれて!/、ることを特徴とする。
[0023] 本発明は、前記送信装置において、前記送信手段は、データの送信を DVI規格若 しくは HDMI規格に基づ 、て行うことを特徴とする。
[0024] 本発明の送信装置は、クロック及びデータを受信装置に送信する送信装置であつ て、クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデー タを伝送路を介して受信装置に送信する送信手段と、前記クロックの周波数切り替え 時に、前記送信手段力 送信されるクロックの送信を所定の時間停止する制御手段 と、前記受信装置の情報を前記伝送路を介して前記受信装置から読み出す読み出 し手段とを備え、前記制御手段は、前記読み出し手段により読み出した受信装置の 情報に基づいて、前記クロックの送信を停止する所定の時間を設定することを特徴と する。
[0025] 本発明は、前記送信装置において、前記受信装置の情報には、少なくとも前記受 信装置の製造者の情報が含まれて!/、ることを特徴とする。
[0026] 本発明は、前記送信装置において、前記送信手段は、データの送信を DVI規格若 しくは HDMI規格に基づ 、て行うことを特徴とする。
[0027] 本発明の送受信装置は、クロック及びデータを送信する送信装置と、前記送信装 置力 送信されるクロック及びデータを受信する受信装置とを備えた送受信装置であ つて、前記送信装置は、クロック及び前記クロックの N倍 (Nは自然数)の周波数のク ロックに同期したデータを送信する送信手段と、前記クロックの周波数切り替え時に、 前記送信手段力 送信されるクロックの送信を第 1の所定の時間停止する制御手段 とを備え、前記受信装置は、伝送路を介して前記送信手段に接続される受信手段と 、前記受信手段が受信したクロックが第 2の所定の時間停止したことを検出し、前記 受信手段を再設定する再設定手段とを備えることを特徴とする。
[0028] 本発明は、前記送受信装置において、前記第 1の所定の時間は、前記第 2の所定 の時間よりも長いことを特徴とする。
[0029] 本発明は、前記送受信装置において、前記受信装置に備える再設定手段は、前 記受信手段をリセットすることにより再設定を行うことを特徴とする。
[0030] 本発明は、前記送受信装置において、前記送信装置に備える送信手段は、データ の送信を DVI規格若しくは HDMI規格に基づ ヽて行うことを特徴とする。
[0031] 本発明の送受信装置は、クロック及びデータを送信する送信装置と、前記送信装 置力 送信されるクロック及びデータを受信する受信装置とを備えた送受信装置であ つて、前記送信装置は、クロック及び前記クロックの N倍 (Nは自然数)の周波数のク ロックに同期したデータを送信する送信手段と、前記クロックの周波数切り替え時に、 前記送信手段力 送信されるクロックの送信を第 1の所定の時間停止する制御手段 とを備え、前記受信装置は、伝送路を介して前記送信手段に接続される受信手段と 、前記受信手段が受信したクロックが第 2の所定の時間停止したことを検出し、前記 受信手段を再設定する再設定手段とを備え、前記送信装置に備える制御手段は、 前記受信装置に備える受信手段の情報が予め与えられ、この受信手段の情報に基 づいて、前記クロックの送信を停止する第 1の所定の時間を設定することを特徴とす る。
[0032] 本発明は、前記送受信装置において、前記第 1の所定の時間は、前記第 2の所定 の時間よりも長いことを特徴とする。
[0033] 本発明は、前記送受信装置において、前記受信装置に備える再設定手段は、前 記受信手段をリセットすることにより再設定を行うことを特徴とする。
[0034] 本発明は、前記送受信装置において、前記送信装置に備える送信手段は、データ の送信を DVI規格若しくは HDMI規格に基づ ヽて行うことを特徴とする。
[0035] 本発明の送受信装置は、クロック及びデータを送信する送信装置と、前記送信装 置力 送信されるクロック及びデータを受信する受信装置とを備えた送受信装置であ つて、前記送信装置は、クロック及び前記クロックの N倍 (Nは自然数)の周波数のク ロックに同期したデータを送信する送信手段と、前記クロックの周波数切り替え時に、 前記送信手段力 送信されるクロックの送信を第 1の所定の時間停止する制御手段 と、前記受信装置の情報を読み出す読み出し手段とを備え、前記受信装置は、伝送 路を介して前記送信手段に接続される受信手段と、前記受信手段が受信したクロッ クが第 2の所定の時間停止したことを検出し、前記受信手段を再設定する再設定手 段と、前記受信手段又は前記再設定手段の情報を保持する情報保持手段とを備え 、前記送信装置に備える読み出し手段は、前記情報保持手段の保持する情報を読 み出し、前記送信装置に備える制御手段は、前記読み出し手段により読み出した前 記情報保持手段の保持する情報に基づいて、前記クロックの送信を停止する第 1の 所定の時間を設定することを特徴とする。
[0036] 本発明は、前記送受信装置において、前記受信装置に備える情報保持手段の保 持する情報には、少なくとも前記受信手段又は前記再設定手段の製造者の情報が 含まれて!/、ることを特徴とする。
[0037] 本発明は、前記送受信装置において、前記第 1の所定の時間は、前記第 2の所定 の時間よりも長いことを特徴とする。 [0038] 本発明は、前記送受信装置において、前記受信装置に備える再設定手段は、前 記受信手段をリセットすることにより再設定を行うことを特徴とする。
[0039] 本発明は、前記送受信装置において、前記送信装置に備える送信手段は、データ の送信を DVI規格若しくは HDMI規格に基づ ヽて行うことを特徴とする。
[0040] 本発明の送信装置は、クロック及びデータを受信装置に送信する送信装置であつ て、クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデー タを送信する送信手段と、前記クロックの周波数切り替え時に、前記送信手段から送 信されるデータの送信を所定の時間停止する制御手段とを備えたことを特徴とする。
[0041] 本発明は、前記送信装置において、前記送信手段は、データの送信を DVI規格若 しくは HDMI規格に基づ 、て行うことを特徴とする。
[0042] 本発明の送信装置は、クロック及びデータを受信装置に送信する送信装置であつ て、クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデー タを送信する送信手段と、前記クロックの周波数切り替え時に、前記送信手段から送 信されるデータの送信を所定の時間停止する制御手段とを備え、前記制御手段は、 前記受信装置の情報が予め与えられ、この受信装置の情報に基づいて、前記デー タの送信を停止する所定の時間を設定することを特徴とする。
[0043] 本発明は、前記送信装置において、前記受信装置の情報には、少なくとも前記受 信装置の製造者の情報が含まれて!/、ることを特徴とする。
[0044] 本発明は、前記送信装置にお!、て、前記送信手段は、データの送信を DVI規格若 しくは HDMI規格に基づ 、て行うことを特徴とする。
[0045] 本発明の送信装置は、クロック及びデータを受信装置に送信する送信装置であつ て、クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデー タを伝送路を介して受信装置に送信する送信手段と、前記クロックの周波数切り替え 時に、前記送信手段から送信されるデータの送信を所定の時間停止する制御手段と 、前記受信装置の情報を前記伝送路を介して前記受信装置から読み出す読み出し 手段とを備え、前記制御手段は、前記読み出し手段により読み出した受信装置の情 報に基づいて、前記データの送信を停止する所定の時間を設定することを特徴とす る。 [0046] 本発明は、前記送信装置において、前記受信装置の情報には、少なくとも前記受 信装置の製造者の情報が含まれて!/、ることを特徴とする。
[0047] 本発明は、前記送信装置にお!ヽて、前記送信手段は、データの送信を DVI規格若 しくは HDMI規格に基づ 、て行うことを特徴とする。
[0048] 本発明の送受信装置は、クロック及びデータを送信する送信装置と、前記送信装 置力 送信されるクロック及びデータを受信する受信装置とを備えた送受信装置であ つて、前記送信装置は、クロック及び前記クロックの N倍 (Nは自然数)の周波数のク ロックに同期したデータを送信する送信手段と、前記クロックの周波数切り替え時に、 前記送信手段力 送信されるデータの送信を第 1の所定の時間停止する制御手段と を備え、前記受信装置は、伝送路を介して前記送信手段に接続される受信手段と、 前記受信手段が受信したデータが第 2の所定の時間停止したことを検出し、前記受 信手段を再設定する再設定手段とを備えることを特徴とする。
[0049] 本発明は、前記送受信装置において、前記第 1の所定の時間は、前記第 2の所定 の時間よりも長いことを特徴とする。
[0050] 本発明は、前記送受信装置において、前記受信装置に備える再設定手段は、前 記受信手段をリセットすることにより再設定を行うことを特徴とする。
[0051] 本発明は、前記送受信装置において、前記送信装置に備える送信手段は、データ の送信を DVI規格若しくは HDMI規格に基づ ヽて行うことを特徴とする。
[0052] 本発明の送受信装置は、クロック及びデータを送信する送信装置と、前記送信装 置力 送信されるクロック及びデータを受信する受信装置とを備えた送受信装置であ つて、前記送信装置は、クロック及び前記クロックの N倍 (Nは自然数)の周波数のク ロックに同期したデータを送信する送信手段と、前記クロックの周波数切り替え時に、 前記送信手段力 送信されるデータの送信を第 1の所定の時間停止する制御手段と を備え、前記受信装置は、伝送路を介して前記送信手段に接続される受信手段と、 前記受信手段が受信したデータが第 2の所定の時間停止したことを検出し、前記受 信手段を再設定する再設定手段とを備え、前記送信装置に備える制御手段は、前 記受信装置に備える受信手段の情報が予め与えられ、この受信手段の情報に基づ いて、前記データの送信を停止する第 1の所定の時間を設定することを特徴とする。 [0053] 本発明は、前記送受信装置において、前記第 1の所定の時間は、前記第 2の所定 の時間よりも長いことを特徴とする。
[0054] 本発明は、前記送受信装置において、前記受信装置に備える再設定手段は、前 記受信手段をリセットすることにより再設定を行うことを特徴とする。
[0055] 本発明は、前記送受信装置において、前記送信装置に備える送信手段は、データ の送信を DVI規格若しくは HDMI規格に基づ ヽて行うことを特徴とする。
[0056] 本発明の送受信装置は、クロック及びデータを送信する送信装置と、前記送信装 置力 送信されるクロック及びデータを受信する受信装置とを備えた送受信装置であ つて、前記送信装置は、クロック及び前記クロックの N倍 (Nは自然数)の周波数のク ロックに同期したデータを送信する送信手段と、前記クロックの周波数切り替え時に、 前記送信手段力 送信されるデータの送信を第 1の所定の時間停止する制御手段と 、前記受信装置の情報を読み出す読み出し手段とを備え、前記受信装置は、伝送 路を介して前記送信手段に接続される受信手段と、前記受信手段が受信したデータ が第 2の所定の時間停止したことを検出し、前記受信手段を再設定する再設定手段 と、前記受信手段又は前記再設定手段の情報を保持する情報保持手段とを備え、 前記送信装置に備える読み出し手段は、前記情報保持手段の保持する情報を読み 出し、前記送信装置に備える制御手段は、前記読み出し手段により読み出した前記 情報保持手段の保持する情報に基づいて、前記データの送信を停止する第 1の所 定の時間を設定することを特徴とする。
[0057] 本発明は、前記送受信装置において、前記受信装置に備える情報保持手段の保 持する情報には、少なくとも前記受信手段又は前記再設定手段の製造者の情報が 含まれて!/、ることを特徴とする。
[0058] 本発明は、前記送受信装置において、前記第 1の所定の時間は、前記第 2の所定 の時間よりも長いことを特徴とする。
[0059] 本発明は、前記送受信装置において、前記受信装置に備える再設定手段は、前 記受信手段をリセットすることにより再設定を行うことを特徴とする。
[0060] 本発明は、前記送受信装置において、前記送信装置に備える送信手段は、データ の送信を DVI規格若しくは HDMI規格に基づ ヽて行うことを特徴とする。 [0061] 本発明の送信装置は、クロック及びデータを受信装置に送信する送信装置であつ て、クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデー タを送信する送信手段と、前記クロックの周波数切り替え時に、前記送信手段から送 信されるクロック及びデータの送信を所定の時間停止する制御手段とを備えたことを 特徴とする。
[0062] 本発明は、前記送信装置において、前記送信手段は、データの送信を DVI規格若 しくは HDMI規格に基づ 、て行うことを特徴とする。
[0063] 本発明の送信装置は、クロック及びデータを受信装置に送信する送信装置であつ て、クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデー タを送信する送信手段と、前記クロックの周波数切り替え時に、前記送信手段から送 信されるクロック及びデータの送信を所定の時間停止する制御手段とを備え、前記 制御手段は、前記受信装置の情報が予め与えられ、この受信装置の情報に基づい て、前記クロック及びデータの送信を停止する所定の時間を設定することを特徴とす る。
[0064] 本発明は、前記送信装置において、前記受信装置の情報には、少なくとも前記受 信装置の製造者の情報が含まれて!/、ることを特徴とする。
[0065] 本発明は、前記送信装置において、前記送信手段は、データの送信を DVI規格若 しくは HDMI規格に基づ 、て行うことを特徴とする。
[0066] 本発明の送信装置は、クロック及びデータを受信装置に送信する送信装置であつ て、クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデー タを伝送路を介して受信装置に送信する送信手段と、前記クロックの周波数切り替え 時に、前記送信手段力 送信されるクロック及びデータの送信を所定の時間停止す る制御手段と、前記受信装置の情報を前記伝送路を介して前記受信装置から読み 出す読み出し手段とを備え、前記制御手段は、前記読み出し手段により読み出した 受信装置の情報に基づ!、て、前記クロック及びデータの送信を停止する所定の時間 を設定することを特徴とする。
[0067] 本発明は、前記送信装置において、前記受信装置の情報には、少なくとも前記受 信装置の製造者の情報が含まれて!/、ることを特徴とする。 [0068] 本発明は、前記送信装置において、前記送信手段は、データの送信を DVI規格若 しくは HDMI規格に基づ 、て行うことを特徴とする。
[0069] 本発明の送受信装置は、クロック及びデータを送信する送信装置と、前記送信装 置力 送信されるクロック及びデータを受信する受信装置とを備えた送受信装置であ つて、前記送信装置は、クロック及び前記クロックの N倍 (Nは自然数)の周波数のク ロックに同期したデータを送信する送信手段と、前記クロックの周波数切り替え時に、 前記送信手段力 送信されるクロック及びデータの送信を第 1の所定の時間停止す る制御手段とを備え、前記受信装置は、伝送路を介して前記送信手段に接続される 受信手段と、前記受信手段が受信したクロック又はデータが第 2の所定の時間停止 したことを検出し、前記受信手段を再設定する再設定手段とを備えることを特徴とす る。
[0070] 本発明は、前記送受信装置において、前記第 1の所定の時間は、前記第 2の所定 の時間よりも長いことを特徴とする。
[0071] 本発明は、前記送受信装置において、前記受信装置に備える再設定手段は、前 記受信手段をリセットすることにより再設定を行うことを特徴とする。
[0072] 本発明は、前記送受信装置において、前記送信装置に備える送信手段は、データ の送信を DVI規格若しくは HDMI規格に基づ ヽて行うことを特徴とする。
[0073] 本発明の送受信装置は、クロック及びデータを送信する送信装置と、前記送信装 置力 送信されるクロック及びデータを受信する受信装置とを備えた送受信装置であ つて、前記送信装置は、クロック及び前記クロックの N倍 (Nは自然数)の周波数のク ロックに同期したデータを送信する送信手段と、前記クロックの周波数切り替え時に、 前記送信手段力 送信されるクロック及びデータの送信を第 1の所定の時間停止す る制御手段とを備え、前記受信装置は、伝送路を介して前記送信手段に接続される 受信手段と、前記受信手段が受信したクロック又はデータが第 2の所定の時間停止 したことを検出し、前記受信手段を再設定する再設定手段とを備え、前記送信装置 に備える制御手段は、前記受信装置に備える受信手段の情報が予め与えられ、この 受信手段の情報に基づいて、前記データの送信を停止する第 1の所定の時間を設 定することを特徴とする。 [0074] 本発明は、前記送受信装置において、前記第 1の所定の時間は、前記第 2の所定 の時間よりも長いことを特徴とする。
[0075] 本発明は、前記送受信装置において、前記受信装置に備える再設定手段は、前 記受信手段をリセットすることにより再設定を行うことを特徴とする。
[0076] 本発明は、前記送受信装置において、前記送信装置に備える送信手段は、データ の送信を DVI規格若しくは HDMI規格に基づ ヽて行うことを特徴とする。
[0077] 本発明の送受信装置は、クロック及びデータを送信する送信装置と、前記送信装 置力 送信されるクロック及びデータを受信する受信装置とを備えた送受信装置であ つて、前記送信装置は、クロック及び前記クロックの N倍 (Nは自然数)の周波数のク ロックに同期したデータを送信する送信手段と、前記クロックの周波数切り替え時に、 前記送信手段力 送信されるクロック及びデータの送信を第 1の所定の時間停止す る制御手段と、前記受信装置の情報を読み出す読み出し手段とを備え、前記受信装 置は、伝送路を介して前記送信手段に接続される受信手段と、前記受信手段が受信 したクロック又はデータが第 2の所定の時間停止したことを検出し、前記受信手段を 再設定する再設定手段と、前記受信手段又は前記再設定手段の情報を保持する情 報保持手段とを備え、前記送信装置に備える読み出し手段は、前記情報保持手段 の保持する情報を読み出し、前記送信装置に備える制御手段は、前記読み出し手 段により読み出した前記情報保持手段の保持する情報に基づいて、前記クロック及 びデータの送信を停止する第 1の所定の時間を設定することを特徴とする。
[0078] 本発明は、前記送受信装置において、前記受信装置に備える情報保持手段の保 持する情報には、少なくとも前記受信手段又は前記再設定手段の製造者の情報が 含まれて!/、ることを特徴とする。
[0079] 本発明は、前記送受信装置において、前記第 1の所定の時間は、前記第 2の所定 の時間よりも長いことを特徴とする。
[0080] 本発明は、前記送受信装置において、前記受信装置に備える再設定手段は、前 記受信手段をリセットすることにより再設定を行うことを特徴とする。
[0081] 本発明は、前記送受信装置において、前記送信装置に備える送信手段は、データ の送信を DVI規格若しくは HDMI規格に基づ ヽて行うことを特徴とする。 [0082] 以上により、本発明では、クロックの周波数切り替え時に、送信手段から送信される クロック及びデータの少なくとも一方の送信が制御手段によって所定の期間停止され るので、受信装置では、クロックの周波数変化に対する追従や、クロックとデータとの 再同期を行う必要がないので、受信装置側のテレビ等でノイズが出現することが低減 される。
発明の効果
[0083] 以上説明したように、本発明によれば、クロックの周波数切り替え時には、受信装置 側のテレビ等でのノイズの出現を低減できる。
図面の簡単な説明
[0084] [図 1]図 1は本発明の第 1の実施形態の送信装置における全体構成を示すブロック図 である。
[図 2]図 2は本発明の第 2の実施形態の送信装置における全体構成を示すブロック図 である。
[図 3]図 3は本発明の第 3の実施形態の送信装置における全体構成を示すブロック図 である。
[図 4]図 4は本発明の第 4の実施形態の送受信装置における全体構成を示すブロック 図である。
[図 5]図 5は本発明の第 5の実施形態の送受信装置における全体構成を示すブロック 図である。
[図 6]図 6は本発明の第 6の実施形態の送受信装置における全体構成を示すブロック 図である。
[図 7]図 7は本発明の第 7の実施形態の送信装置における全体構成を示すブロック図 である。
[図 8]図 8は本発明の第 8の実施形態の送信装置における全体構成を示すブロック図 である。
[図 9]図 9は本発明の第 9の実施形態の送信装置における全体構成を示すブロック図 である。
[図 10]図 10は本発明の第 10の実施形態の送受信装置における全体構成を示すブ ロック図である。
[図 11]図 11は本発明の第 11の実施形態の送受信装置における全体構成を示すブ ロック図である。
[図 12]図 12は本発明の第 12の実施形態の送受信装置における全体構成を示すブ ロック図である。
[図 13]図 13は本発明の第 13の実施形態の送信装置における全体構成を示すブロッ ク図である。
[図 14]図 14は本発明の第 14の実施形態の送信装置における全体構成を示すブロッ ク図である。
[図 15]図 15は本発明の第 15の実施形態の送信装置における全体構成を示すブロッ ク図である。
[図 16]図 16は本発明の第 16の実施形態の送受信装置における全体構成を示すブ ロック図である。
[図 17]図 17は本発明の第 17の実施形態の送受信装置における全体構成を示すブ ロック図である。
[図 18]図 18は本発明の第 18の実施形態の送受信装置における全体構成を示すブ ロック図である。
[図 19]図 19は従来の送信装置及び送受信装置における全体構成を示すブロック図 である。
符号の説明
[0085] 11、 21、 71、 81、 131、 141 制御回路(制御手段)
25、 75、 84、 116、 136、 144 送信装置
19、 24、 32、 74、 83、
91、 135、 143、 151 マイコン
42、 102、 162 再設定回路 (再設定手段)
43、 103、 117、 163 受信装置
発明を実施するための最良の形態
[0086] 以下、本発明の実施形態の送信装置及び送受信装置を図面に基づいて説明する [0087] くクロックの制御 >
(第 1の実施形態)
図 1は、本発明の第 1の実施形態の送信装置の全体構成のブロック図を示す。
[0088] 同図において、 11は制御回路 (制御手段)、 12はゲート回路、 13はクロック制御回 路、 14はエンコーダ、 15はパラレル 'シリアル変換器、 16は 10遁倍 PLL、 17は分周 器、 18は MPEG2デコーダー、 19はマイコン、 110はシリアル 'パラレル変^^、 11 1はデコーダ、 112はクロック再生回路、 113は分周器、 114はテレビ、 115はケープ ルである。 116は送信装置、 117は受信装置であり、前記送信装置 116から前記制 御回路 11を除 、た部分が送信手段である。
[0089] 従来の技術の項で説明したものと同じ動作をするものについては、同じ番号を付し た。従来の技術の項で説明したこれらのものについては、詳細な説明を省略する。 D VI規格や HDMI規格では、 3チャンネルでデータを送信する力 図 1では簡略化の ため、 DVI規格を例にとり 1チャンネル伝送する場合にっ 、て示した。
[0090] 以下、図 1を参照しながら、第 1の実施形態の送信装置について説明する。
[0091] マイコン 19からの指示で、 MPEG2デコーダー 18からは、 SD信号や HD信号が出 力される。 HD信号は SD信号力 アップコンバータによって生成してもよい。クロック 制御回路 13は、マイコン 19からの指示でゲート回路 12を制御し、ケーブル 115への クロックの出力を所定の期間停止させる。
[0092] 例えば SD信号力も HD信号へ切り替える場合、信号の変化点で、マイコン 19から 切り替えのトリガとなる信号がクロック制御回路 13へ出力される。クロック制御回路 13 は、このトリガでカウンタを初期化し、所定の期間カウントすることで、所定の期間で「 0」、その他の期間で「1」となる信号をゲート回路 12へ出力する。ゲート回路 12では 、クロック制御回路 13の出力が「0」の期間出力を「0」にするので、所定の期間クロッ ク出力が停止する。
[0093] 所定の期間クロックが停止することで、受信装置 117、テレビ 114ではケーブル 11 5が切断されたことと同様の状態になる。このため保護機能が働き、 自動的にテレビ 1 14への表示がオフされ、 SD信号力 HD信号への変化点でノイズが表示されな!、。 例えばテレビ 114が映像信号の水平同期信号若しくは垂直同期信号が消失したこと を検出し、表示を強制的に黒画面へと変更するので、見苦しいノイズが表示されなく なる。
[0094] クロックの送信を停止する所定の期間は、受信装置 117とテレビ 114の組み合わせ によって異なるので、それらの中で最も長時間必要となるものに合致させればよい。
[0095] 従って、本実施形態では、テレビ 114へノイズが表示されることなぐ SD信号から H D信号、又は HD信号から SD信号と 、つた周波数の変化する信号切り替えを行うこと ができる。
[0096] (第 2の実施形態)
図 2は、本発明の第 2の実施形態の送信装置の全体構成のブロック図を示す。
[0097] 同図において、 21は制御回路 (制御手段)、 22はクロック制御回路、 23はリモート コントローラ(以下、リモコンと言う)、 24はマイコン、 25は送信装置である。前記送信 装置 25から前記制御回路 21を除いた部分が送信手段である。
[0098] 図 1と従来の技術の項で説明したものと同じ動作をするものについては、同じ番号 を付した。第 1の実施形態及び従来の技術で説明したこれらのものについては、詳細 な説明を省略する。 DVI規格や HDMI規格では、 3チャンネルでデータを送信する 1S 図 2は簡略化のため、 DVI規格を例にとり 1チャンネル伝送する場合について示 した。
[0099] 以下、図 2を参照しながら、第 2の実施形態の送信装置について説明する。
[0100] まず、リモコン 23を用いて、前記制御回路 21に前記受信装置 117の製造メーカー
(製造者)の情報を与える。例えば、グラフィカル'ユーザー'インターフェース(以下、 GUIと言う)により、製造メーカーの一覧表の中力も該当のものを選択する。マイコン 24は GUIを処理し、受信装置 117がどの製造メーカーのものであるか判断し、クロッ ク制御回路 22へ伝達する。クロック制御回路 22には、製造メーカーとクロック停止時 間との対応表があり、設定された製造メーカーに応じてクロック停止時間を決定する。 この際、カウンタのカウント数を製造メーカー毎に設定すればょ 、。
[0101] 例えば SD信号力 HD信号へ切り替える場合、信号の変化点で、マイコン 24から 切り替えのトリガとなる信号がクロック制御回路 22へ出力される。クロック制御回路 22 は、このトリガでカウンタを初期化し、設定された期間カウントすることで、設定された 期間で「0」、その他の期間で「1」となる信号をゲート回路 12へ出力する。ゲート回路 12では、クロック制御回路 22の出力が「0」の期間出力を「0」にするので、設定された 期間クロック出力が停止する。すなわち、製造メーカー Aでは 100msecの期間停止 、製造メーカー Bでは 200msecの期間停止とすることができる。
[0102] 設定された期間クロックが停止することで、受信装置 117、テレビ 114ではケーブル 115が切断されたことと同様の状態になる。このため保護機能が働き、自動的にテレ ビ 114への表示がオフされ、 SD信号力 HD信号への変化点でノイズが表示されな い。例えばテレビ 114が映像信号の水平同期信号もしくは垂直同期信号が消失した ことを検出し、表示を強制的に黒画面へと変更するので、見苦しいノイズが表示され なくなる。
[0103] 従って、本実施形態では、製造メーカー毎に、クロックを停止する期間が受信装置 117、テレビ 114に対して最適化されているので、短期間でテレビ 114にノイズが表 示されることなぐ SD信号力も HD信号、又は HD信号力も SD信号といったクロック 周波数が変化する信号切り替えを行うことができる。
[0104] (第 3の実施形態)
図 3は、本発明の第 3の実施形態の送信装置の全体構成のブロック図を示す。
[0105] 同図において、 31は EDID (Extended Display Identification Data)、32は マイコンである。図 1、図 2及び従来の技術の項で説明したものと同じ動作をするもの については、同じ番号を付した。第 1及び第 2の実施形態と従来の技術で説明したこ れらのものについては、詳細な説明を省略する。 DVI規格や HDMI規格では、 3チ ヤンネルでデータを送信する力 図 3は簡略化のため、 DVI規格を例にとり 1チャンネ ル伝送する場合にっ ヽて示した。
[0106] 以下、図 3を参照しながら、第 3の実施形態の送信装置について説明する。
[0107] EDID31には、受信装置 117やテレビ 114の各種情報が記録されている。例えば テレビ 114が表示可能な解像度、出音可能なオーディオサンプルレート、製造メーカ 一や製品品番等である。マイコン 32には、ケーブル 115を介してEDID31にァクセス し、各種情報を入手する読み出し回路 (読み出し手段)が備えられている。入手した 情報の中力 製造メーカーを抽出し、クロック制御回路 22の設定を行う。クロック制御 回路 22には、製造メーカーとクロック停止時間との対応表があり、設定された製造メ 一力一に応じてクロック停止時間を決定する。これには、カウンタのカウント数を製造 メーカー毎に設定する。
[0108] 例えば SD信号力 HD信号へ切り替える場合、信号の変化点で、マイコン 32から 切り替えのトリガとなる信号がクロック制御回路 22へ出力される。クロック制御回路 22 は、このトリガでカウンタを初期化し、設定された期間カウントすることで、設定された 期間で「0」、その他の期間で「1」となる信号をゲート回路 12へ出力する。ゲート回路 12では、クロック制御回路 22の出力が「0」の期間出力を「0」にするので、設定された 期間クロック出力が停止する。すなわち、製造メーカー Aでは 100msec期間停止、 製造メーカー Bでは 200msec期間停止とすることができる。
[0109] 設定された期間クロックが停止することで、受信装置 117、テレビ 114ではケーブル 115が切断されたことと同様の状態になる。このため保護機能が働き、自動的にテレ ビ 114への表示がオフされ、 SD信号力 HD信号への変化点でノイズが表示されな い。例えばテレビ 114が映像信号の水平同期信号もしくは垂直同期信号が消失した ことを検出し、表示を強制的に黒画面へと変更するので、見苦しいノイズが表示され なくなる。
[0110] 従って、本実施形態では、マイコン 32が EDID31の情報を読みとり、クロックを停止 する期間を受信装置 117、テレビ 114に対して自動的に最適化するので、短期間で テレビ 114にノイズが表示されることなぐ SD信号力 HD信号、又は HD信号から S D信号といったクロック周波数が変化する信号切り替えを行うことができる。
[0111] 尚、以上の説明では、クロック出力を所定の期間「0」としてクロックを停止する場合 について説明した力 クロック出力を所定の期間「1」としてクロックを停止してもよいし 、所定の期間ハイインピーダンスとしても、終端抵抗により「0」又は「1」に固定される ので同様の効果がある。
[0112] また、所定の期間をケーブル 115でノイズが付加されても誤動作しない程度に短く すれば、テレビ 114へのノイズの表示を抑圧しつつ、周波数の変化する信号切り替え を高速に行うことができる。さらにケーブル 115の長さに応じて、所定の期間を最適化 してもよい。これには例えば、送信装置 25、 116、受信装置 117の使用者力 を 利用してケーブル長を設定し、設定されたケーブル長毎にクロック制御回路 13、 22 が所定の期間を決定すればよい。
[0113] カロえて、以上の説明では、 DVI規格を例にとって説明した力 HDMI規格に対して も同様の効果がある。また、 DVI規格、 HDMI規格に限らず、同様の送受信を行う方 式であれば同様の効果がある。
[0114] (第 4の実施形態)
図 4は、本発明の第 4の実施形態の送受信装置の全体構成のブロック図を示す。
[0115] 同図において、 41はクロック再生回路、 42は再設定回路 (再設定手段)、 43は受 信装置であり,送信装置 116と受信装置 43とによって送受信装置が構成されている 。前記受信装置 43から前記再設定回路 42を除 、た部分が受信手段である。
[0116] 図 1及び従来の技術の項で説明したものと同じ動作をするものについては、同じ番 号を付した。第 1の実施形態と従来の技術の項で説明したこれらのものについては、 詳細な説明を省略する。 DVI規格や HDMI規格では、 3チャンネルでデータを送信 するが、図 4は簡略ィ匕のため、 DVI規格を例にとり 1チャンネル伝送する場合につい て示した。
[0117] 以下、図 4を参照しながら、第 4の実施形態の送受信装置について説明する。
[0118] マイコン 19からの指示で、 MPEG2デコーダー 18からは、 SD信号や HD信号が出 力される。 HD信号は SD信号力 アップコンバータによって生成してもよい。クロック 制御回路 13は、マイコン 19からの指示でゲート回路 12を制御し、ケーブル 115への クロックの出力を第 1の所定の期間停止させる。
[0119] 例えば SD信号力 HD信号へ切り替える場合、信号の変化点で、マイコン 19から 切り替えのトリガとなる信号がクロック制御回路 13へ出力される。クロック制御回路 13 は、このトリガでカウンタを初期化し、第 1の所定の期間カウントすることで、第 1の所 定の期間で「0」、その他の期間で「1」となる信号をゲート回路 12へ出力する。ゲート 回路 12では、クロック制御回路 13の出力が「0」の期間出力を「0」にするので、第 1の 所定の期間クロック出力が停止する。
[0120] 第 1の所定の期間クロックが停止すると、クロック再生回路 41はこれを検出し、クロッ クが停止して 、ることを再設定回路 42へ出力する。再設定回路 42ではクロックの停 止状態をカウントし、第 2の所定の期間クロックが停止していた場合に受信装置 43、 テレビ 114の少なくとも一方をリセットする。このリセット動作でテレビ 114への表示が 例えば黒画面となってオフされ、 SD信号力 HD信号への変化点で見苦 U、ノイズ が表示されない。
[0121] 第 1の所定の期間を第 2の所定の期間よりも長く設定することで、送信装置 116は 受信装置 43に信号の変化点を確実に知らせることができ、受信装置 43を確実に初 期化できる。第 2の所定の期間は、ケーブル 115でノイズが付加されても誤動作しな い程度に長くすればよぐ例えば 100msecである。これに対して第 1の所定の期間を 十分長くとればょ 、ので、例えば 200msecとすればよ!、。
[0122] 従って、本実施形態では、テレビ 114へノイズが表示されることなぐ SD信号から H D信号、又は HD信号から SD信号と 、つた周波数の変化する信号切り替えを行うこと ができる。
[0123] (第 5の実施形態)
図 5は、本発明の第 5の実施形態の送受信装置の全体構成のブロック図を示す。
[0124] 同図において、送信装置 25と受信装置 43とによって送受信装置が構成されている 。図 1、図 2、図 4及び従来の技術の項で説明したものと同じ動作をするものについて は、同じ番号を付した。第 1、 2、 4の実施形態と従来の技術で説明したこれらのもの については、詳細な説明を省略する。 DVI規格や HDMI規格では、 3チャンネルで データを送信するが、図 5は簡略化のため、 DVI規格を例にとり 1チャンネル伝送す る場合について示した。
[0125] 以下、図 5を参照しながら、第 5の実施形態の送受信装置について説明する。
[0126] まず、リモコン 23を用いて、制御回路 21に前記受信装置 43の製造メーカーの情報 を与える。例えば、 GUIにより、製造メーカーの一覧表の中力も該当のものを選択す る。マイコン 24は GUIを処理し、受信装置 43がどの製造メーカーのものであるか判 断し、クロック制御回路 22へ伝達する。クロック制御回路 22には、製造メーカーとクロ ック停止時間との対応表があり、設定された製造メーカーに応じてクロック停止時間を 決定する。これには、カウンタのカウント数を製造メーカー毎に設定すればよい。 [0127] 例えば SD信号力 HD信号へ切り替える場合、信号の変化点で、マイコン 24から 切り替えのトリガとなる信号がクロック制御回路 22へ出力される。クロック制御回路 22 は、このトリガでカウンタを初期化し、設定された期間カウントすることで、設定された 期間で「0」、その他の期間で「1」となる信号をゲート回路 12へ出力する。ゲート回路 12では、クロック制御回路 22の出力が「0」の期間出力を「0」にするので、設定された 第 1の所定の期間クロック出力が停止する。すなわち、製造メーカー Aでは 100msec 期間停止、製造メーカー Bでは 200msec期間停止とすることができる。
[0128] 第 1の所定の期間クロックが停止すると、クロック再生回路 41はこれを検出し,クロッ クが停止して 、ることを再設定回路 42へ出力する。再設定回路 42ではクロックの停 止状態をカウントし、第 2の所定の期間クロックが停止していた場合に受信装置 43、 テレビ 114の少なくとも一方をリセットする。このリセット動作でテレビ 114への表示が 例えば黒画面となってオフされ、 SD信号力 HD信号への変化点で見苦 U、ノイズ が表示されない。
[0129] 第 1の所定の期間を第 2の所定の期間よりも長く設定することで、送信装置 116は 受信装置 43に信号の変化点を確実に知らせることができる。第 2の所定の期間は、 ケーブル 115でノイズが付加されても誤動作しな 、程度に長くすればよぐ例えば製 造メーカー Aでは 50msec、製造メーカー Bでは 100msecである。上述の第 1の所定 の期間は、第 2の所定の期間よりも十分に長い期間であり、メーカー毎に設定される 。このため受信装置 117へ信号の変化点を確実に知らせることができ、この変化点で 受信装置 117を確実に初期化できる。
[0130] 従って、本実施形態では、製造メーカー毎に、クロックを停止する期間が受信装置 117、テレビ 114に対して最適化されているので、短期間でテレビ 114にノイズが表 示されることなぐ SD信号力も HD信号、又は HD信号力も SD信号といったクロック 周波数が変化する信号切り替えを行うことができる。
[0131] (第 6の実施形態)
図 6は、本発明の第 6の実施形態の送受信装置の全体構成のブロック図を示す。
[0132] 同図において、送信装置 25と受信装置 43とによって送受信装置が構成されている 。図 1〜図 4及び従来の技術の項で説明したものと同じ動作をするものについては、 同じ番号を付した。第 1〜4の実施形態と従来の技術で説明したこれらのものについ ては、詳細な説明を省略する。 DVI規格や HDMI規格では、 3チャンネルでデータ を送信するが、図 6は簡略化のため、 DVI規格を例にとり 1チャンネル伝送する場合 について示した。
[0133] 以下、図 6を参照しながら、第 6の実施形態の送受信装置について説明する。
[0134] EDID31には、受信装置 43 (受信手段及び再設定手段)やテレビ 114の各種情報 が記録されている。例えばテレビ 114が表示可能な解像度、出音可能なオーディオ サンプルレート、製造メーカーや製品品番等である。この EDID31は、受信装置 43 に備える情報保持手段(図示せず)に保持されている。マイコン 32には、ケーブル 11 5を介して EDID31にアクセスし、各種情報を入手する読み出し回路 (読み出し手段 )が備えられている。入手した情報の中から製造メーカーを抽出し、クロック制御回路 22へ設定する。クロック制御回路 22には、製造メーカーとクロック停止時間との対応 表があり、設定された製造メーカーに応じてクロック停止時間を決定する。これには、 カウンタのカウント数を製造メーカー毎に設定すればよ 、。
[0135] 例えば SD信号力 HD信号へ切り替える場合、信号の変化点で、マイコン 32から 切り替えのトリガとなる信号がクロック制御回路 22へ出力される。クロック制御回路 22 は、このトリガでカウンタを初期化し、設定された期間カウントすることで、設定された 期間で「0」、その他の期間で「1」となる信号をゲート回路 12へ出力する。ゲート回路 12では、クロック制御回路 22の出力が「0」の期間出力を「0」にするので、設定された 第 1の所定の期間クロック出力が停止する。すなわち、製造メーカー Aでは 100msec 期間停止、製造メーカー Bでは 200msec期間停止とすることができる。
[0136] 第 1の所定の期間クロックが停止すると、クロック再生回路 41はこれを検出し,クロッ クが停止して 、ることを再設定回路 42へ出力する。再設定回路 42ではクロックの停 止状態をカウントし、第 2の所定の期間クロックが停止していた場合に受信装置 43、 テレビ 114の少なくとも一方をリセットする。このリセット動作でテレビ 114への表示が 例えば黒画面となってオフされ、 SD信号力 HD信号への変化点で見苦 U、ノイズ が表示されない。
[0137] 第 1の所定の期間を第 2の所定の期間よりも長く設定することで、送信装置 25は受 信装置 43に信号の変化点を確実に知らせることができる。第 2の所定の期間は、ケ 一ブル 115でノイズが付加されても誤動作しな 、程度に長くすればよぐ例えば製造 メーカー Aでは 50msec、製造メーカー Bでは 100msecである。上述の第 1の所定の 期間は、第 2の所定の期間よりも十分に長い期間であり、メーカー毎に設定される。こ のため受信装置 43へ信号の変化点を確実に知らせることができ、この変化点で受信 装置 43を確実に初期化できる。
[0138] 従って、本実施形態では、マイコン 32が EDID31の情報を読みとり、クロックを停止 する期間を受信装置 43、テレビ 114に対して自動的に最適化するので、短期間でテ レビ 114にノイズが表示されることなぐ SD信号力 HD信号、又は HD信号から SD 信号といったクロック周波数が変化する信号切り替えを行うことができる。
[0139] 尚、以上の説明では、クロック出力を所定の期間「0」としてクロックを停止する場合 について説明した力 クロック出力を所定の期間「1」としてクロックを停止してもよいし 、所定の期間ハイインピーダンスとしても、終端抵抗により「0」又は「1」に固定される ので同様の効果がある。
[0140] また、第 1の所定の期間と第 2の所定の期間を、ケーブル 115でノイズが付加されて も誤動作しない程度に短くすれば、テレビ 114へのノイズの表示を抑圧しつつ、周波 数の変化する信号切り替えを高速に行うことができる。さらにケーブル 115の長さに 応じて、第 1の所定の期間と第 2の所定の期間を最適化してもよい。これには例えば 、送信装置 25、 116、受信装置 43の使用者が GUIを利用してケーブル長を設定し、 設定されたケーブル長毎にクロック制御回路 22が第 1の所定の期間を、再設定回路 42が第 2の所定の期間を決定すればよい。
[0141] さらに、再設定回路 42が受信装置 43あるいはテレビ 114をリセットする場合につい て説明した力 信号切り替えが高速に行われるように受信装置 43あるいはテレビ 11 4を再設定してもよい。例えばデコーダ 111の出力を一次停止しつつ、クロック再生 回路 41のフィルタの時定数を変更し、信号切り替え時にのみ通常時より高速応答さ せてもよい。これによつてテレビ 114に黒画面が表示される時間を短縮することができ る。
[0142] カロえて、以上の説明では、 DVI規格を例にとって説明した力 HDMI規格に対して も同様の効果がある。また、 DVI規格、 HDMI規格に限らず、同様の送受信を行う方 式であれば同様の効果がある。
[0143] <データの制御 >
(第 7の実施形態)
図 7は、本発明の第 7の実施形態の送信装置の全体構成のブロック図を示す。
[0144] 同図において、 71は制御回路 (制御手段)、 72はゲート回路、 73はデータ制御回 路、 74はマイコン、 75は送信装置である。前記送信装置 75から前記制御回路 71を 除!、た部分が送信手段である。
[0145] 図 1及び従来の技術の項で説明したものと同じ動作をするものについては、同じ番 号を付した。第 1の実施形態、従来の技術の項で説明したこれらのものについては、 詳細な説明を省略する。 DVI規格や HDMI規格では、 3チャンネルでデータを送信 するが、図 7簡略ィ匕のため、 DVI規格を例にとり 1チャンネル伝送する場合について 示した。
[0146] 以下、図 7を参照しながら、第 7の実施形態の送信装置について説明する。
[0147] マイコン 74からの指示で、 MPEG2デコーダー 18からは、 SD信号や HD信号が出 力される。 HD信号は SD信号力 アップコンバータによって生成してもよい。データ 制御回路 73は、マイコン 74からの指示でゲート回路 72を制御し、ケーブル 115への データの出力を所定の期間停止させる。
[0148] 例えば SD信号力 HD信号へ切り替える場合、信号の変化点で、マイコン 74から 切り替えのトリガとなる信号がデータ制御回路 73へ出力される。データ制御回路 73 は、このトリガでカウンタを初期化し、所定の期間カウントすることで、所定の期間で「 0」、その他の期間で「1」となる信号をゲート回路 72へ出力する。ゲート回路 72では 、データ制御回路 73の出力が「0」の期間出力を「0」にするので、所定の期間データ 出力が停止する。
[0149] 所定の期間データが停止することで、受信装置 117、テレビ 114ではケーブル 115 が切断されたことと同様の状態になる。このため保護機能が働き、自動的にテレビ 11 4への表示がオフされ、 SD信号力 HD信号への変化点でノイズが表示されな!、。 例えばテレビ 114が映像信号の水平同期信号もしくは垂直同期信号が消失したこと を検出し、表示を強制的に黒画面へと変更するので、見苦しいノイズが表示されなく なる。
[0150] データの送信を停止する所定の期間は、受信装置 117とテレビ 114の組み合わせ によって異なるので、それらの中で最も長時間必要となるものに合致させればよい。
[0151] 従って、本実施形態では、テレビ 114へノイズが表示されることなぐ SD信号から H D信号、又は HD信号から SD信号と 、つた周波数の変化する信号切り替えを行うこと ができる。
[0152] (第 8の実施形態)
図 8は、本発明の第 8の実施形態の送信装置の全体構成のブロック図を示す。
[0153] 同図において、 81は制御回路 (制御手段)、 82はデータ制御回路、 83はマイコン、 84は送信装置である。前記送信装置 84から前記制御回路 81を除いた部分が送信 手段である。図 1、図 2、図 7及び従来の技術の項で説明したものと同じ動作をするも のについては、同じ番号を付した。第 1、 2、 7の実施形態と従来の技術で説明したこ れらのものについては、詳細な説明を省略する。 DVI規格や HDMI規格では、 3チ ヤンネルでデータを送信する力 図 8簡略ィ匕のため、 DVI規格を例にとり 1チャンネル 伝送する場合にっ ヽて示した
まず、リモコン 23を用いて、前記制御回路 81に前記受信装置 117の製造メーカー (製造者)の情報を与える。例えば、 GUIにより、製造メーカーの一覧表の中から該当 のものを選択する。マイコン 83は GUIを処理し、受信装置 117がどの製造メーカーの ものである力判断し、データ制御回路 82へ伝達する。データ制御回路 82には、製造 メーカーとデータ停止時間との対応表があり、設定された製造メーカーに応じてデー タ停止時間を決定する。これには、カウンタのカウント数を製造メーカー毎に設定す ればよい。
[0154] 例えば SD信号力 HD信号へ切り替える場合、信号の変化点で、マイコン 83から 切り替えのトリガとなる信号がデータ制御回路 82へ出力される。データ制御回路 82 は、このトリガでカウンタを初期化し、設定された期間カウントすることで、設定された 期間で「0」、その他の期間で「1」となる信号をゲート回路 72へ出力する。ゲート回路 72では、データ制御回路 82の出力が「0」の期間出力を「0」にするので、設定された 期間データ出力が停止する。すなわち、製造メーカー Aでは 100msec期間停止、製 造メーカー Bでは 200msec期間停止とすることができる。
[0155] 設定された期間データが停止することで、受信装置 117、テレビ 114ではケーブル 115が切断されたことと同様の状態になる。このため保護機能が働き、自動的にテレ ビ 114への表示がオフされ、 SD信号力 HD信号への変化点でノイズが表示されな い。例えばテレビ 114が映像信号の水平同期信号もしくは垂直同期信号が消失した ことを検出し、表示を強制的に黒画面へと変更するので、見苦しいノイズが表示され なくなる。
[0156] 従って、本実施形態では、製造メーカー毎に、データを停止する期間が受信装置 1 17、テレビ 114に対して最適化されているので、短期間でテレビ 114にノイズが表示 されることなく、 SD信号力も HD信号、又は HD信号力も SD信号といったクロック周 波数が変化する信号切り替えを行うことができる。
[0157] (第 9の実施形態)
図 9は、本発明の第 9の実施形態の送信装置の全体構成のブロック図を示す。
[0158] 同図において、 91はマイコンである。図 1、図 3、図 7、図 8及び従来の技術の項で 説明したものと同じ動作をするものについては、同じ番号を付した。第 1、 3、 7、 8の 実施形態と従来の技術で説明したこれらのものについては、詳細な説明を省略する 。 DVI規格や HDMI規格では、 3チャンネルでデータを送信する力 図 9は簡略化の ため、 DVI規格を例にとり 1チャンネル伝送する場合にっ 、て示した。
[0159] 以下、図 9を参照しながら、第 9の実施形態の送信装置について説明する。
[0160] EDID31には、受信装置 117やテレビ 114の各種情報が記録されている。例えば テレビ 114が表示可能な解像度、出音可能なオーディオサンプルレート、製造メーカ 一や製品品番等である。マイコン 91には、ケーブル 115を介してEDID31にァクセス し、各種情報を入手する読み出し回路 (読み出し手段)が備えられている。入手した 情報の中から製造メーカーを抽出し、データ制御回路 82へ設定する。データ制御回 路 82には、製造メーカーとデータ停止時間との対応表があり、設定された製造メーカ 一に応じてデータ停止時間を決定する。これには、カウンタのカウント数を製造メーカ 一毎に設定すればよい。 [0161] 例えば SD信号力 HD信号へ切り替える場合、信号の変化点で、マイコン 91から 切り替えのトリガとなる信号がデータ制御回路 82へ出力される。データ制御回路 82 は、このトリガでカウンタを初期化し、設定された期間カウントすることで、設定された 期間で「0」、その他の期間で「1」となる信号をゲート回路 72へ出力する。ゲート回路 72では、データ制御回路 82の出力が「0」の期間出力を「0」にするので、設定された 期間データ出力が停止する。すなわち、製造メーカー Aでは 100msec期間停止、製 造メーカー Bでは 200msec期間停止とすることができる。
[0162] 設定された期間データが停止することで、受信装置 117、テレビ 114ではケーブル 115が切断されたことと同様の状態になる。このため保護機能が働き、自動的にテレ ビ 114への表示がオフされ、 SD信号力 HD信号への変化点でノイズが表示されな い。例えばテレビ 114が映像信号の水平同期信号もしくは垂直同期信号が消失した ことを検出し、表示を強制的に黒画面へと変更するため、見苦しいノイズが表示され なくなる。
[0163] 従って、本実施形態では、マイコン 91が EDID31の情報を読みとり、データを停止 する期間を受信装置 117、テレビ 114に対して自動的に最適化するので、短期間で テレビ 114にノイズが表示されることなぐ SD信号力 HD信号、又は HD信号から S D信号といったクロック周波数が変化する信号切り替えを行うことができる。
[0164] 尚、以上の説明では、データ出力を所定の期間「0」としてデータを停止する場合に ついて説明した力 データ出力を所定の期間「1」としてデータを停止してもよいし、 所定の期間ハイインピーダンスとしても、終端抵抗により「0」又は「1」に固定されるの で同様の効果がある。
[0165] また、所定の期間をケーブル 115でノイズが付加されても誤動作しな 、程度に短く すれば、テレビ 114へのノイズの表示を抑圧しつつ、周波数の変化する信号切り替え を高速に行うことができる。さらにケーブル 115の長さに応じて、所定の期間を最適化 してもよい。これには例えば、送信装置 75、 84、受信装置 117の使用者力 を利 用してケーブル長を設定し、設定されたケーブル長毎にデータ制御回路 73、 82が 所定の期間を決定すればよい。
[0166] カロえて、以上の説明では、 DVI規格を例にとって説明した力 HDMI規格に対して も同様の効果がある。また、 DVI規格、 HDMI規格に限らず、同様の送受信を行う方 式であれば同様の効果がある。
[0167] (第 10の実施形態)
図 10は、本発明の第 10の実施形態の送受信装置の全体構成のブロック図を示す
[0168] 同図において、 101はクロック再生回路、 102は再設定回路 (再設定手段)、 103 は受信装置であり、送信装置 75と受信装置 103で送受信装置が構成されている。前 記受信装置 103から前記再設定回路 102を除いた部分が受信手段である。
[0169] 図 1、図 7及び従来の技術の項で説明したものと同じ動作をするものについては、 同じ番号を付した。第 1、 7の実施形態と従来の技術の項で説明したこれらのものに ついては、詳細な説明を省略する。 DVI規格や HDMI規格では、 3チャンネルでデ ータを送信するが、図 10は簡略ィ匕のため、 DVI規格を例にとり 1チャンネル伝送する 場合について示した。
[0170] 以下、図 10を参照しながら、第 10の実施形態の送受信装置について説明する。
[0171] マイコン 74からの指示で、 MPEG2デコーダー 18からは、 SD信号や HD信号が出 力される。 HD信号は SD信号力 アップコンバータによって生成してもよい。データ 制御回路 73は、マイコン 74からの指示でゲート回路 72を制御し、ケーブル 115への データの出力を第 1の所定の期間停止させる。
[0172] 例えば SD信号力 HD信号へ切り替える場合、信号の変化点で、マイコン 74から 切り替えのトリガとなる信号がデータ制御回路 73へ出力される。データ制御回路 73 は、このトリガでカウンタを初期化し、第 1の所定の期間カウントすることで、第 1の所 定の期間で「0」、その他の期間で「1」となる信号をゲート回路 72へ出力する。ゲート 回路 72では、データ制御回路 73の出力が「0」の期間出力を「0」にするので、第 1の 所定の期間データ出力が停止する。
[0173] 第 1の所定の期間データが停止すると、クロック再生回路 101はこれを検出し,デー タが停止していることを再設定回路 102へ出力する。再設定回路 102ではデータの 停止状態をカウントし、第 2の所定の期間データが停止していた場合に受信装置 10 3、テレビ 114の少なくとも一方をリセットする。このリセット動作でテレビ 114への表示 が例えば黒画面となってオフされ、 SD信号力も HD信号への変化点で見苦 ゾィ ズが表示されない。
[0174] 第 1の所定の期間を第 2の所定の期間よりも長く設定することで、送信装置 75は受 信装置 103に信号の変化点を確実に知らせることができ、受信装置 103を確実に初 期化できる。第 2の所定の期間は、ケーブル 115でノイズが付加されても誤動作しな い程度に長くすればよぐ例えば 100msecである。これに対して第 1の所定の期間を 十分長くとればょ 、ので、例えば 200msecとすればよ!、。
[0175] 従って、本実施形態では、テレビ 114へノイズが表示されることなぐ SD信号から H D信号、又は HD信号から SD信号と 、つた周波数の変化する信号切り替えを行うこと ができる。
[0176] (第 11の実施形態)
図 11は、本発明の第 11の実施形態の送受信装置の全体構成のブロック図を示す
[0177] 同図において、送信装置 84と受信装置 103とによって送受信装置が構成されてい る。図 1、図 2、図 7、図 8、図 10と従来の技術の項で説明したものと同じ動作をするも のについては、同じ番号を付した。第 1、 2、 7、 8、 10の実施形態と従来の技術で説 明したこれらのものについては、詳細な説明を省略する。 DVI規格や HDMI規格で は、 3チャンネルでデータを送信する力 図 11は簡略ィ匕のため、 DVI規格を例にとり 1チャンネル伝送する場合にっ 、て示した。
[0178] 以下、図 11を参照しながら、第 11の実施形態の送受信装置について説明する。
[0179] まず、リモコン 23を用いて、制御回路 81に前記受信装置 103の製造メーカーの情 報を与える。例えば、 GUIにより、製造メーカーの一覧表の中力も該当のものを選択 する。マイコン 83は GUIを処理し、受信装置 103がどの製造メーカーのものであるか 判断し、データ制御回路 82へ伝達する。データ制御回路 82には、製造メーカーとク ロック停止時間との対応表があり、設定された製造メーカーに応じてクロック停止時間 を決定する。これには、カウンタのカウント数を製造メーカー毎に設定すればよい。
[0180] 例えば SD信号力 HD信号へ切り替える場合、信号の変化点で、マイコン 83から 切り替えのトリガとなる信号がデータ制御回路 82へ出力される。データ制御回路 82 は、このトリガでカウンタを初期化し、設定された期間カウントすることで、設定された 期間で「0」、その他の期間で「1」となる信号をゲート回路 72へ出力する。ゲート回路 72では、データ制御回路 82の出力が「0」の期間出力を「0」にするので、設定された 第 1の所定の期間データ出力が停止する。すなわち、製造メーカー Aでは 100msec 期間停止、製造メーカー Bでは 200msec期間停止とすることができる。
[0181] 第 1の所定の期間データが停止すると、クロック再生回路 101はこれを検出し,デー タが停止していることを再設定回路 102へ出力する。再設定回路 102ではデータの 停止状態をカウントし、第 2の所定の期間データが停止していた場合に受信装置 10 3、テレビ 114の少なくとも一方をリセットする。このリセット動作でテレビ 114への表示 が例えば黒画面となってオフされ、 SD信号力も HD信号への変化点で見苦 ゾィ ズが表示されない。
[0182] 第 1の所定の期間を第 2の所定の期間よりも長く設定することで、送信装置 84は受 信装置 103に信号の変化点を確実に知らせることができる。第 2の所定の期間は、ケ 一ブル 115でノイズが付加されても誤動作しな 、程度に長くすればよぐ例えば製造 メーカー Aでは 50msec、製造メーカー Bでは 100msecである。上述の第 1の所定の 期間は、第 2の所定の期間よりも十分に長い期間であり、メーカー毎に設定される。こ のため受信装置 103へ信号の変化点を確実に知らせることができ、この変化点で受 信装置 103を確実に初期化できる。
[0183] 従って、本実施形態では、製造メーカー毎に、データを停止する期間が受信装置 1 03、テレビ 114に対して最適化されているので、短期間かつテレビ 114へノイズが表 示されることなぐ SD信号力も HD信号、又は HD信号力も SD信号といったクロック 周波数が変化する信号切り替えを行うことができる。
[0184] (第 12の実施形態)
図 12は、本発明の第 12の実施形態の送受信装置の全体構成のブロック図を示す
[0185] 送信装置 84と受信装置 103とによって送受信装置が構成されている。図 1,図 3、 図 7〜図 10と従来の技術の項で説明したものと同じ動作をするものについては、同じ 番号を付した。第 1、 3、 7〜10の実施形態と従来の技術で説明したこれらのものに ついては、詳細な説明を省略する。 DVI規格や HDMI規格では、 3チャンネルでデ ータを送信するが、図 12は簡略化のため、 DVI規格を例にとり 1チャンネル伝送する 場合について示した。
[0186] 以下、図 12を参照しながら、第 12の実施形態の送受信装置について説明する。
[0187] EDID31には、受信装置 103 (受信手段及び再設定手段)やテレビ 114の各種情 報が記録されている。例えばテレビ 114が表示可能な解像度、出音可能なオーディ オサンプルレート、製造メーカーや製品品番等である。この EDID31は、受信装置 1 03に備える情報保持手段(図示せず)に保持されている。マイコン 91には、ケーブル 115を介して EDID31にアクセスし、各種情報を入手する読み出し回路 (読み出し手 段)が備えられている。入手した情報の中から製造メーカーを抽出し、データ制御回 路 82へ設定する。データ制御回路 82には、製造メーカーとデータ停止時間との対 応表があり、設定された製造メーカーに応じてデータ停止時間を決定する。これには 、カウンタのカウント数を製造メーカー毎に設定すればょ 、。
[0188] 例えば SD信号力 HD信号へ切り替える場合、信号の変化点で、マイコン 91から 切り替えのトリガとなる信号がデータ制御回路 82へ出力される。データ制御回路 82 は、このトリガでカウンタを初期化し、設定された期間カウントすることで、設定された 期間で「0」、その他の期間で「1」となる信号をゲート回路 72へ出力する。ゲート回路 72では、データ制御回路 82の出力が「0」の期間出力を「0」にするので、設定された 第 1の所定の期間データ出力が停止する。すなわち、製造メーカー Aでは 100msec 期間停止、製造メーカー Bでは 200msec期間停止とすることができる。
[0189] 第 1の所定の期間データが停止すると、クロック再生回路 101はこれを検出し,デー タが停止していることを再設定回路 102へ出力する。再設定回路 102ではデータの 停止状態をカウントし、第 2の所定の期間データが停止していた場合に受信装置 10 3、テレビ 114の少なくとも一方をリセットする。このリセット動作でテレビ 114への表示 が例えば黒画面となってオフされ、 SD信号力も HD信号への変化点で見苦 ゾィ ズが表示されない。
[0190] 第 1の所定の期間を第 2の所定の期間よりも長く設定することで、送信装置 84は受 信装置 103に信号の変化点を確実に知らせることができる。第 2の所定の期間は、ケ 一ブル 115でノイズが付加されても誤動作しな 、程度に長くすればよぐ例えば製造 メーカー Aでは 50msec、製造メーカー Bでは 100msecである。上述の第 1の所定の 期間は、第 2の所定の期間よりも十分に長い期間であり、メーカー毎に設定される。こ のため受信装置 103へ信号の変化点を確実に知らせることができ、この変化点で受 信装置 103を確実に初期化できる。
[0191] 従って、本実施形態では、マイコン 91が EDID31の情報を読みとり、データを停止 する期間を受信装置 103、テレビ 114に対して自動的に最適化するので、短期間で テレビ 114にノイズが表示されることなぐ SD信号力 HD信号、又は HD信号から S D信号といったクロック周波数が変化する信号切り替えを行うことができる。
[0192] 尚、以上の説明では、データ出力を所定の期間「0」としてデータを停止する場合に ついて説明したが、データ出力を所定の期間「1」としてデータを停止してもよい。また 所定の期間ハイインピーダンスとしても、終端抵抗により「0」又は「1」に固定されるの で同様の効果がある。
[0193] また、第 1の所定の期間と第 2の所定の期間を、ケーブル 115でノイズが付加されて も誤動作しない程度に短くすれば、テレビ 114へのノイズの表示を抑圧しつつ、周波 数の変化する信号切り替えを高速に行うことができる。さらにケーブル 115の長さに 応じて、第 1の所定の期間と第 2の所定の期間を最適化してもよい。これには例えば 、送信装置 75、 84、受信装置 103の使用者が GUIを利用してケーブル長を設定し、 設定されたケーブル長毎にデータ制御回路 73、 82が第 1の所定の期間を、再設定 回路 102が第 2の所定の期間を決定すればよい。
[0194] さらに、再設定回路 102が受信装置 103あるいはテレビ 114をリセットする場合に ついて説明した力 信号切り替えが高速に行われるように受信装置 103あるいはテレ ビ 114を再設定してもよい。例えばデコーダ 111の出力を一次停止しつつ、クロック 再生回路 101のフィルタの時定数を変更し、信号切り替え時にのみ通常時より高速 応答させてもよい。これによつてテレビ 114に黒画面が表示される時間を短縮するこ とがでさる。
[0195] カロえて、以上の説明では、 DVI規格を例にとって説明した力 HDMI規格に対して も同様の効果がある。また、 DVI規格、 HDMI規格に限らず、同様の送受信を行う方 式であれば同様の効果がある。
[0196] <クロック及びデータの制御 >
(第 13の実施形態)
図 13は、本発明の第 13の実施形態の送信装置の全体構成のブロック図を示す。
[0197] 同図において、 131は制御回路 (制御手段)、 132、 133はゲート回路、 134はデ ータ'クロック制御回路、 135はマイコン、 136は送信装置である。前記送信装置 136 から前記制御回路 131を除 、た部分が送信手段である。
[0198] 図 1および従来の技術の項で説明したものと同じ動作をするものについては、同じ 番号を付した。第 1の実施形態、従来の技術の項で説明したこれらのものについては 、詳細な説明を省略する。 DVI規格や HDMI規格では、 3チャンネルでデータを送 信するが、図 13は簡略化のため、 DVI規格を例にとり 1チャンネル伝送する場合に ついて示した。
[0199] 以下、図 13を参照しながら、第 13の実施形態の送信装置について説明する。
[0200] マイコン 135からの指示で、 MPEG2デコーダー 18からは、 SD信号や HD信号が 出力される。 HD信号は SD信号力 アップコンバータによって生成してもよい。デー タ.クロック制御回路 134は、マイコン 135からの指示でゲート回路 132、 133を制御 し、ケーブル 115へのデータ及びクロックの出力を所定の期間停止させる。
[0201] 例えば SD信号力 HD信号へ切り替える場合、信号の変化点で、マイコン 135から 切り替えのトリガとなる信号がデータ ·クロック制御回路 134へ出力される。データ'ク ロック制御回路 134は、このトリガでカウンタを初期化し、所定の期間カウントすること で、所定の期間で「0」、その他の期間で「1」となる信号をゲート回路 132、 133へ出 力する。ゲート回路 132、 133では、データ'クロック制御回路 134の出力が「0」の期 間出力を「0」にするので、所定の期間データ及びクロックの出力が停止する。
[0202] 所定の期間データ及びクロックが停止することで、受信装置 117、テレビ 114では ケーブル 115が切断されたことと同様の状態になる。このため保護機能が働き、自動 的にテレビ 114への表示がオフされ、 SD信号力 HD信号への変化点でノイズが表 示されない。例えばテレビ 114が映像信号の水平同期信号もしくは垂直同期信号が 消失したことを検出し、表示を強制的に黒画面へと変更するので、見苦しいノイズが 表示されなくなる。なお、データ及びクロックをともに停止することで、ノイズによる受 信装置 117の保護機能の誤動作を防止することができる。
[0203] データ及びクロックの送信を停止する所定の期間は、受信装置 117とテレビ 114の 組み合わせによって異なるので、それらの中で最も長時間必要となるものに合致させ ればよい。
[0204] 従って、本実施形態では、テレビ 114へノイズが表示されることなぐ SD信号から H D信号、又は HD信号から SD信号と 、つた周波数の変化する信号切り替えを行うこと ができる。
[0205] (第 14の実施形態)
図 14は、本発明の第 14の実施形態の送信装置の全体構成のブロック図を示す。
[0206] 同図において、 141は制御回路 (制御手段)、 142はデータ'クロック制御回路、 14 3はマイコン、 144は送信装置である。前記送信装置 144から前記制御回路 141を 除!、た部分が送信手段である。
[0207] 図 1、図 2、図 13及び従来の技術の項で説明したものと同じ動作をするものについ ては、同じ番号を付した。第 1、 2、 13の実施形態と従来の技術で説明したこれらのも のについては、詳細な説明を省略する。 DVI規格や HDMI規格では、 3チャンネル でデータを送信するが、図 14は簡略ィ匕のため、 DVI規格を例にとり 1チャンネル伝送 する場合について示した。
[0208] 以下、図 14を参照しながら、第 14の実施形態の送信装置について説明する。
[0209] まず、リモコン 23を用いて、前記制御回路 141に前記受信装置 117の製造メーカ 一 (製造者)の情報を与える。例えば、 GUIにより、製造メーカーの一覧表の中から該 当のものを選択する。マイコン 143は GUIを処理し、受信装置 117がどの製造メーカ 一のものである力判断し、データ'クロック制御回路 142へ伝達する。データ'クロック 制御回路 142には、製造メーカーとデータ、クロック停止時間との対応表があり、設定 された製造メーカーに応じてデータ及びクロックの停止時間を決定する。これには、 カウンタのカウント数を製造メーカー毎に設定すればよ 、。
[0210] 例えば SD信号力も HD信号へ切り替える場合、信号の変化点で、マイコン 143から 切り替えのトリガとなる信号がデータ'クロック制御回路 142へ出力される。データ'ク ロック制御回路 142は、このトリガでカウンタを初期化し、設定された期間カウントする ことで、設定された期間で「0」、その他の期間で「1」となる信号をゲート回路 132、 13 3へ出力する。ゲート回路 132、 133では、データ'クロック制御回路 142の出力が「0 」の期間出力を「0」にするので、設定された期間データ及びクロックの出力が停止す る。すなわち、製造メーカー Aでは 100msec期間停止、製造メーカー Bでは 200ms ec期間停止とすることができる。
[0211] 設定された期間データ及びクロックが停止することで、受信装置 117、テレビ 114で はケーブル 115が切断されたことと同様の状態になる。このため保護機能が働き、自 動的にテレビ 114への表示がオフされ、 SD信号力 HD信号への変化点でノイズが 表示されない。例えばテレビ 114が映像信号の水平同期信号もしくは垂直同期信号 が消失したことを検出し、表示を強制的に黒画面へと変更するため、見苦しいノイズ が表示されなくなる。なお、データ及びクロックをともに停止することで、ノイズによる 受信装置 117の保護機能の誤動作を防止することができる。
[0212] 従って、本実施形態では、製造メーカー毎に、クロックやデータを停止する期間が 受信装置 117、テレビ 114に対して最適化されているので、短期間でテレビ 114にノ ィズが表示されることなぐ SD信号力も HD信号、又は HD信号から SD信号といった クロック周波数が変化する信号切り替えを行うことができる。
[0213] (第 15の実施形態)
図 15は、本発明の第 15の実施形態の送信装置の全体構成のブロック図を示す。
[0214] 同図において、 151はマイコン、である。図 1、図 3、図 13、図 14と従来の技術の項 で説明したものと同じ動作をするものについては、同じ番号を付した。第 1、 3、 13、 1 4の実施形態と従来の技術で説明したこれらのものについては、詳細な説明を省略 する。 DVI規格や HDMI規格では、 3チャンネルでデータを送信する力 図 15は簡 略化のため、 DVI規格を例にとり 1チャンネル伝送する場合にっ ヽて示した。
[0215] 以下、図 15を参照しながら、第 15の実施形態の送信装置について説明する。
[0216] EDID31には、受信装置 117やテレビ 114の各種情報が記録されている。例えば テレビ 114が表示可能な解像度、出音可能なオーディオサンプルレート、製造メーカ 一や製品品番等である。マイコン 151には、ケーブル 115を介してEDID31にァクセ スし、各種情報を入手する読み出し回路 (読み出し手段)が備えられている。入手し た情報の中力も製造メーカーを抽出し、データ'クロック制御回路 142へ設定する。 データ ·クロック制御回路 142には、製造メーカーとデータ、クロック停止時間との対 応表があり、設定された製造メーカーに応じてデータ及びクロックの停止時間を決定 する。これには、カウンタのカウント数を製造メーカー毎に設定すればよい。
[0217] 例えば SD信号力も HD信号へ切り替える場合、信号の変化点で、マイコン 151から 切り替えのトリガとなる信号がデータ'クロック制御回路 142へ出力される。データ'ク ロック制御回路 142は、このトリガでカウンタを初期化し、設定された期間カウントする ことで、設定された期間で「0」、その他の期間で「1」となる信号をゲート回路 132、 13 3へ出力する。ゲート回路 132、 133では、データ'クロック制御回路 142の出力が「0 」の期間出力を「0」にするので、設定された期間データ及びクロックの出力が停止す る。すなわち、製造メーカー Aでは 100msec期間停止、製造メーカー Bでは 200ms ec期間停止とすることができる。
[0218] 設定された期間データ及びクロックが停止することで、受信装置 117、テレビ 114で はケーブル 115が切断されたことと同様の状態になる。このため保護機能が働き、自 動的にテレビ 114への表示がオフされ、 SD信号力 HD信号への変化点でノイズが 表示されない。例えばテレビ 114が映像信号の水平同期信号もしくは垂直同期信号 が消失したことを検出し、表示を強制的に黒画面へと変更するため、見苦しいノイズ が表示されなくなる。なお、データ及びクロックをともに停止することで、ノイズによる 受信装置 117の保護機能の誤動作を防止することができる。
[0219] 従って、本実施形態では、マイコン 151が EDID31の情報を読みとり、データ及び クロックを停止する期間を受信装置 117、テレビ 114に対して自動的に最適化するの で、短期間でテレビ 114にノイズが表示されることなぐ SD信号力も HD信号、又は H D信号力 SD信号といったクロック周波数が変化する信号切り替えを行うことができ る。
[0220] 尚、以上の説明では、データ及びクロックの出力を所定の期間「0」としてデータ及 びクロックを停止する場合について説明した力 データ及びクロックの出力を所定の 期間「1」としてデータ及びクロックを停止してもよ 、。また所定の期間ハイインピーダ ンスとしても、終端抵抗により「0」または「1」に固定されるので同様の効果がある。
[0221] また、所定の期間をケーブル 115でノイズが付加されても誤動作しない程度に短く すれば、テレビ 114へのノイズの表示を抑圧しつつ、周波数の変化する信号切り替え を高速に行うことができる。さらにケーブル 115の長さに応じて、所定の期間を最適化 してもよい。これには例えば、送信装置 136、 144、受信装置 117の使用者力 を 利用してケーブル長を設定し、設定されたケーブル長毎にデータ'クロック制御回路 134、 142が所定の期間を決定すればよい。
[0222] カロえて、以上の説明では、 DVI規格を例にとって説明した力 HDMI規格に対して も同様の効果がある。また、 DVI規格、 HDMI規格に限らず、同様の送受信を行う方 式であれば同様の効果がある。
[0223] (第 16の実施形態)
図 16は、本発明の第 16の実施形態の送受信装置の全体構成のブロック図を示す
[0224] 同図において、 161はクロック再生回路、 162は再設定回路 (再設定手段)、 163 は受信装置であり,送信装置 136と受信装置 163とによって送受信装置が構成され ている。前記受信装置 163から前記再設定回路 162を除いた部分が受信手段であ る。
[0225] 図 1、図 13と従来の技術の項で説明したものと同じ動作をするものについては、同 じ番号を付した。第 1、 13の実施形態と従来の技術の項で説明したこれらのものにつ いては、詳細な説明を省略する。 DVI規格や HDMI規格では、 3チャンネルでデー タを送信する力 図 16は簡略化のため、 DVI規格を例にとり 1チャンネル伝送する場 合について示した。
[0226] 以下、図 16を参照しながら、第 16の実施形態の送受信装置について説明する。
[0227] マイコン 135からの指示で、 MPEG2デコーダー 18からは、 SD信号や HD信号が 出力される。 HD信号は SD信号力 アップコンバータによって生成してもよい。デー タ.クロック制御回路 134は、マイコン 135からの指示でゲート回路 132、 133を制御 し、ケーブル 115へのデータ及びクロックの出力を第 1の所定の期間停止させる。
[0228] 例えば SD信号力 HD信号へ切り替える場合、信号の変化点で、マイコン 135から 切り替えのトリガとなる信号がデータ ·クロック制御回路 134へ出力される。データ'ク ロック制御回路 134は、このトリガでカウンタを初期化し、第 1の所定の期間カウントす ることで、第 1の所定の期間で「0」、その他の期間で「1」となる信号をゲート回路 132 、 133へ出力する。ゲート回路 132、 133では、データ'クロック制御回路 134の出力 力 S「0」の期間出力を「0」にするので、第 1の所定の期間データ及びクロックの出力が 停止する。
[0229] 第 1の所定の期間データ及びクロックが停止すると、クロック再生回路 161はこれを 検出し,データあるいはクロックが停止していることを再設定回路 162へ出力する。な お、データ及びクロックがともに停止したことを検出すれば、ノイズによるクロック再生 回路 161の誤検出を防止することができる。再設定回路 162ではデータあるいはクロ ックの停止状態をカウントし、第 2の所定の期間データあるいはクロックが停止してい た場合に受信装置 163、テレビ 114の少なくとも一方をリセットする。このリセット動作 でテレビ 114への表示が例えば黒画面となってオフされ、 SD信号から HD信号への 変化点で見苦し 、ノイズが表示されな ヽ。
[0230] 第 1の所定の期間を第 2の所定の期間よりも長く設定することで、送信装置 136は 受信装置 163に信号の変化点を確実に知らせることができ、受信装置 163を確実に 初期化できる。第 2の所定の期間は、ケーブル 115でノイズが付加されても誤動作し ない程度に長くすればよぐ例えば 100msecである。これに対して第 1の所定の期間 を十分長くとればょ 、ので、例えば 200msecとすればよ!、。
[0231] 従って、本実施形態では、テレビ 114へノイズが表示されることなぐ SD信号から H D信号、又は HD信号から SD信号と 、つた周波数の変化する信号切り替えを行うこと ができる。
[0232] (第 17の実施形態)
図 17は、本発明の第 17の実施形態の送受信装置の全体構成のブロック図を示す
[0233] 送信装置 144と受信装置 163とによって送受信装置が構成されている。図 1、図 2、 図 13、図 14、図 16及び従来の技術の項で説明したものと同じ動作をするものにつ いては、同じ番号を付した。第 1、 2、 13、 14、 16の実施形態と従来の技術で説明し たこれらのものについては、詳細な説明を省略する。 DVI規格や HDMI規格では、 3 チャンネルでデータを送信する力 図 17は簡略化のため、 DVI規格を例にとり 1チヤ ンネル伝送する場合にっ 、て示した。
[0234] 以下、図 17を参照しながら、第 17の実施形態の送受信装置について説明する。
[0235] まず、リモコン 23を用いて、制御回路 141に前記受信装置 163の製造メーカーの 情報を与える。例えば、 GUIにより、製造メーカーの一覧表の中力も該当のものを選 択する。マイコン 143は GUIを処理し、受信装置 163がどの製造メーカーのものであ るか判断し、データ ·クロック制御回路 142へ伝達する。データ ·クロック制御回路 142 には、製造メーカーとデータおよびクロック停止時間との対応表があり、設定された製 造メーカーに応じてデータ及びクロックの停止時間を決定する。これには、カウンタの カウント数を製造メーカー毎に設定すればよい。
[0236] 例えば SD信号力も HD信号へ切り替える場合、信号の変化点で、マイコン 143から 切り替えのトリガとなる信号がデータ'クロック制御回路 142へ出力される。データ'ク ロック制御回路 142は、このトリガでカウンタを初期化し、設定された期間カウントする ことで、設定された期間で「0」、その他の期間で「1」となる信号をゲート回路 132、 13 3へ出力する。ゲート回路 132、 133では、データ'クロック制御回路 142の出力が「0 」の期間出力を「0」にするので、設定された第 1の所定の期間データ及びクロックの 出力が停止する。すなわち、製造メーカー Aでは 100msec期間停止、製造メーカー Bでは 200msec期間停止とすることができる。
[0237] 第 1の所定の期間データ及びクロックが停止すると、クロック再生回路 161はこれを 検出し,データあるいはクロックが停止していることを再設定回路 162へ出力する。な お、データ及びクロックがともに停止したことを検出すれば、ノイズによるクロック再生 回路 161の誤検出を防止することができる。再設定回路 162ではデータあるいはクロ ックの停止状態をカウントし、第 2の所定の期間データあるいはクロックが停止してい た場合に受信装置 163、テレビ 114の少なくとも一方をリセットする。このリセット動作 でテレビ 114への表示が例えば黒画面となってオフされ、 SD信号から HD信号への 変化点で見苦し 、ノイズが表示されな ヽ。
[0238] 第 1の所定の期間を第 2の所定の期間よりも長く設定することで、送信装置 144は 受信装置 163に信号の変化点を確実に知らせることができる。第 2の所定の期間は、 ケーブル 115でノイズが付加されても誤動作しな 、程度に長くすればよぐ例えば製 造メーカー Aでは 50msec、製造メーカー Bでは 100msecである。上述の第 1の所定 の期間は、第 2の所定の期間よりも十分に長い期間であり、メーカー毎に設定される 。このため受信装置 163へ信号の変化点を確実に知らせることができ、この変化点で 受信装置 163を確実に初期化できる。
[0239] 従って、本実施形態では、製造メーカー毎に、データ及びクロックを停止する期間 が受信装置 163、テレビ 114に対してに最適化されているので、短期間かつテレビ 1 14へノイズが表示されることなぐ SD信号力 HD信号、又は HD信号から SD信号と いったクロック周波数が変化する信号切り替えを行うことができる。
[0240] (第 18の実施形態)
図 18は、本発明の第 18の実施形態の送受信装置の全体構成のブロック図を示す
[0241] 同図において、送信装置 144と受信装置 163とによって送受信装置が構成されて いる。図 1,図 3、図 13〜図 16と従来の技術の項で説明したものと同じ動作をするも のについては、同じ番号を付した。第 1、 3、 13〜16の実施形態と従来の技術で説明 したこれらのものについては、詳細な説明を省略する。 DVI規格や HDMI規格では 、 3チャンネルでデータを送信するが、図 18は簡略化のため、 DVI規格を例にとり 1 チャンネル伝送する場合につ ヽて示した。
[0242] 以下、図 18を参照しながら、第 18の実施形態の送受信装置について説明する。
[0243] EDID31には、受信装置 163 (受信手段及び再設定手段)やテレビ 114の各種情 報が記録されている。例えばテレビ 114が表示可能な解像度、出音可能なオーディ オサンプルレート、製造メーカーや製品品番等である。この EDID31は、受信装置 4 3に備える情報保持手段(図示せず)に保持されている。マイコン 151には、ケーブル 115を介して EDID31にアクセスし、各種情報を入手する読み出し回路 (読み出し手 段)が備えられている。入手した情報の中から製造メーカーを抽出し、データ'クロック 制御回路 142へ設定する。データ'クロック制御回路 142には、製造メーカーとデー タ、クロック停止時間との対応表があり、設定された製造メーカーに応じてデータ及び クロックの停止時間を決定する。これには、カウンタのカウント数を製造メーカー毎に 設定すればよい。
[0244] 例えば SD信号力 HD信号へ切り替える場合、信号の変化点で、マイコン 151から 切り替えのトリガとなる信号がデータ'クロック制御回路 142へ出力される。データ'ク ロック制御回路 142は、このトリガでカウンタを初期化し、設定された期間カウントする ことで、設定された期間で「0」、その他の期間で「1」となる信号をゲート回路 132、 13 3へ出力する。ゲート回路 132、 133では、データ'クロック制御回路 142の出力が「0 」の期間出力を「0」にするので、設定された第 1の所定の期間データ及びクロックの 出力が停止する。すなわち、製造メーカー Aでは 100msec期間停止、製造メーカー Bでは 200msec期間停止とすることができる。
[0245] 第 1の所定の期間データ及びクロックが停止すると、クロック再生回路 161はこれを 検出し,データ又はクロックが停止していることを再設定回路 162へ出力する。なお、 データ及びクロックがともに停止したことを検出すれば、ノイズによるクロック再生回路 161の誤検出を防止することができる。再設定回路 162ではデータ又はクロックの停 止状態をカウントし、第 2の所定の期間データ又はクロックが停止していた場合に受 信装置 163、テレビ 114の少なくとも一方をリセットする。このリセット動作でテレビ 11 4への表示が例えば黒画面となってオフされ、 SD信号力 HD信号への変化点で見 苦し ゾィズが表示されな!、。
[0246] 第 1の所定の期間を第 2の所定の期間よりも長く設定することで、送信装置 144は 受信装置 163に信号の変化点を確実に知らせることができる。第 2の所定の期間は、 ケーブル 115でノイズが付加されても誤動作しな 、程度に長くすればよぐ例えば製 造メーカー Aでは 50msec、製造メーカー Bでは 100msecである。上述の第 1の所定 の期間は、第 2の所定の期間よりも十分に長い期間であり、メーカー毎に設定される 。このため受信装置 163へ信号の変化点を確実に知らせることができ、この変化点で 受信装置 163を確実に初期化できる。
[0247] 従って、本実施形態では、マイコン 151が EDID31の情報を読みとり、データ、クロ ックを停止する期間を受信装置 163、テレビ 114に対して自動的に最適化するので、 短期間でテレビ 114にノイズが表示されることなぐ SD信号力 HD信号、又は HD 信号から SD信号といったクロック周波数が変化する信号切り替えを行うことができる
[0248] 尚、以上の説明では、データ及びクロックの出力を所定の期間「0」としてデータ及 びクロックを停止する場合について説明した力 データ及びクロックの出力を所定の 期間「1」としてデータ及びクロックを停止してもよ 、。また所定の期間ハイインピーダ ンスとしても、終端抵抗により 0または 1に固定されるので同様の効果がある。
[0249] また、第 1の所定の期間と第 2の所定の期間を、ケーブル 115でノイズが付加されて も誤動作しない程度に短くすれば、テレビ 114へのノイズの表示を抑圧しつつ、周波 数の変化する信号切り替えを高速に行うことができる。さらにケーブル 115の長さに 応じて、第 1の所定の期間と第 2の所定の期間を最適化してもよい。これには例えば 、送信装置 136、 144、受信装置 163の使用者力 を利用してケーブル長を設定 し、設定されたケーブル長毎にデータ'クロック制御回路 134、 142が第 1の所定の 期間を、再設定回路 162が第 2の所定の期間を決定すればよい。
[0250] さらに、再設定回路 162が受信装置 163あるいはテレビ 114をリセットする場合に ついて説明した力 信号切り替えが高速に行われるように受信装置 163あるいはテレ ビ 114を再設定してもよい。例えばデコーダ 111の出力を一次停止しつつ、クロック 再生回路 161のフィルタの時定数を変更し、信号切り替え時にのみ通常時より高速 応答させてもよい。これによつてテレビ 114に黒画面が表示される時間を短縮するこ とがでさる。
[0251] カロえて、以上の説明では、 DVI規格を例にとって説明した力 HDMI規格に対して も同様の効果がある。また、 DVI規格、 HDMI規格に限らず、同様の送受信を行う方 式であれば同様の効果がある。
産業上の利用可能性
[0252] 以上説明したように、本発明は、制御手段を設けて、クロックやデータの送信を制御 することにより、信号切り替え時にテレビ等に表示されるノイズを低減できるので、ブラ ズマテレビや液晶テレビに映像信号や音声信号を伝送する DVDプレーヤーや DV Dレコーダーの送信装置及び送受信装置等として有用である。

Claims

請求の範囲
[1] クロック及びデータを受信装置に送信する送信装置であって、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるクロックの送信を 所定の時間停止する制御手段とを備えた
ことを特徴とする送信装置。
[2] 前記送信手段は、データの送信を DVI規格若しくは HDMI規格に基づ ヽて行う ことを特徴とする請求項 1記載の送信装置。
[3] クロック及びデータを受信装置に送信する送信装置であって、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるクロックの送信を 所定の時間停止する制御手段とを備え、
前記制御手段は、前記受信装置の情報が予め与えられ、この受信装置の情報に 基づ!、て、前記クロックの送信を停止する所定の時間を設定する
ことを特徴とする送信装置。
[4] 前記受信装置の情報には、少なくとも前記受信装置の製造者の情報が含まれてい る
ことを特徴とする請求項 3記載の送信装置。
[5] 前記送信手段は、データの送信を DVI規格若しくは HDMI規格に基づ ヽて行う ことを特徴とする請求項 3又は 4記載の送信装置。
[6] クロック及びデータを受信装置に送信する送信装置であって、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を伝送路を介して受信装置に送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるクロックの送信を 所定の時間停止する制御手段と、
前記受信装置の情報を前記伝送路を介して前記受信装置から読み出す読み出し 手段とを備え、
前記制御手段は、前記読み出し手段により読み出した受信装置の情報に基づいて 、前記クロックの送信を停止する所定の時間を設定する
ことを特徴とする送信装置。
[7] 前記受信装置の情報には、少なくとも前記受信装置の製造者の情報が含まれてい る
ことを特徴とする請求項 6記載の送信装置。
[8] 前記送信手段は、データの送信を DVI規格若しくは HDMI規格に基づ ヽて行う ことを特徴とする請求項 6又は 7記載の送信装置。
[9] クロック及びデータを送信する送信装置と、
前記送信装置から送信されるクロック及びデータを受信する受信装置とを備えた送 受信装置であって、
前記送信装置は、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるクロックの送信を 第 1の所定の時間停止する制御手段とを備え、
前記受信装置は、
伝送路を介して前記送信手段に接続される受信手段と、
前記受信手段が受信したクロックが第 2の所定の時間停止したことを検出し、前記 受信手段を再設定する再設定手段とを備える
ことを特徴とする送受信装置。
[10] 前記第 1の所定の時間は、前記第 2の所定の時間よりも長い
ことを特徴とする請求項 9記載の送受信装置。
[11] 前記受信装置に備える再設定手段は、前記受信手段をリセットすることにより再設 定を行う
ことを特徴とする請求項 9又は 10記載の送受信装置。
[12] 前記送信装置に備える送信手段は、データの送信を DVI規格若しくは HDMI規格 に基づいて行う
ことを特徴とする請求項 9〜11の何れか 1項に記載の送受信装置。
[13] クロック及びデータを送信する送信装置と、
前記送信装置から送信されるクロック及びデータを受信する受信装置とを備えた送 受信装置であって、
前記送信装置は、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるクロックの送信を 第 1の所定の時間停止する制御手段とを備え、
前記受信装置は、
伝送路を介して前記送信手段に接続される受信手段と、
前記受信手段が受信したクロックが第 2の所定の時間停止したことを検出し、前記 受信手段を再設定する再設定手段とを備え、
前記送信装置に備える制御手段は、前記受信装置に備える受信手段の情報が予 め与えられ、この受信手段の情報に基づいて、前記クロックの送信を停止する第 1の 所定の時間を設定する
ことを特徴とする送受信装置。
[14] 前記第 1の所定の時間は、前記第 2の所定の時間よりも長い
ことを特徴とする請求項 13記載の送受信装置。
[15] 前記受信装置に備える再設定手段は、前記受信手段をリセットすることにより再設 定を行う
ことを特徴とする請求項 13又は 14記載の送受信装置。
[16] 前記送信装置に備える送信手段は、データの送信を DVI規格若しくは HDMI規格 に基づいて行う
ことを特徴とする請求項 13〜 15の何れか 1項に記載の送受信装置。
[17] クロック及びデータを送信する送信装置と、
前記送信装置から送信されるクロック及びデータを受信する受信装置とを備えた送 受信装置であって、
前記送信装置は、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるクロックの送信を 第 1の所定の時間停止する制御手段と、
前記受信装置の情報を読み出す読み出し手段とを備え、
前記受信装置は、
伝送路を介して前記送信手段に接続される受信手段と、
前記受信手段が受信したクロックが第 2の所定の時間停止したことを検出し、前記 受信手段を再設定する再設定手段と、
前記受信手段又は前記再設定手段の情報を保持する情報保持手段とを備え、 前記送信装置に備える読み出し手段は、前記情報保持手段の保持する情報を読 み出し、
前記送信装置に備える制御手段は、前記読み出し手段により読み出した前記情報 保持手段の保持する情報に基づいて、前記クロックの送信を停止する第 1の所定の 時間を設定する
ことを特徴とする送受信装置。
[18] 前記受信装置に備える情報保持手段の保持する情報には、少なくとも前記受信手 段又は前記再設定手段の製造者の情報が含まれて 、る
ことを特徴とする請求項 17記載の送受信装置。
[19] 前記第 1の所定の時間は、前記第 2の所定の時間よりも長い
ことを特徴とする請求項 17又は 18記載の送受信装置。
[20] 前記受信装置に備える再設定手段は、前記受信手段をリセットすることにより再設 定を行う
ことを特徴とする請求項 17〜 19の何れか 1項に記載の送受信装置。
[21] 前記送信装置に備える送信手段は、データの送信を DVI規格若しくは HDMI規格 に基づいて行う ことを特徴とする請求項 17〜20の何れか 1項に記載の送受信装置。
[22] クロック及びデータを受信装置に送信する送信装置であって、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるデータの送信を 所定の時間停止する制御手段とを備えた
ことを特徴とする送信装置。
[23] 前記送信手段は、データの送信を DVI規格若しくは HDMI規格に基づいて行う ことを特徴とする請求項 22記載の送信装置。
[24] クロック及びデータを受信装置に送信する送信装置であって、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるデータの送信を 所定の時間停止する制御手段とを備え、
前記制御手段は、前記受信装置の情報が予め与えられ、この受信装置の情報に 基づ!、て、前記データの送信を停止する所定の時間を設定する
ことを特徴とする送信装置。
[25] 前記受信装置の情報には、少なくとも前記受信装置の製造者の情報が含まれてい る
ことを特徴とする請求項 24記載の送信装置。
[26] 前記送信手段は、データの送信を DVI規格若しくは HDMI規格に基づいて行う ことを特徴とする請求項 24又は 25記載の送信装置。
[27] クロック及びデータを受信装置に送信する送信装置であって、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を伝送路を介して受信装置に送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるデータの送信を 所定の時間停止する制御手段と、
前記受信装置の情報を前記伝送路を介して前記受信装置から読み出す読み出し 手段とを備え、
前記制御手段は、前記読み出し手段により読み出した受信装置の情報に基づいて 、前記データの送信を停止する所定の時間を設定する
ことを特徴とする送信装置。
[28] 前記受信装置の情報には、少なくとも前記受信装置の製造者の情報が含まれてい る
ことを特徴とする請求項 27記載の送信装置。
[29] 前記送信手段は、データの送信を DVI規格若しくは HDMI規格に基づ ヽて行う ことを特徴とする請求項 27又は 28記載の送信装置。
[30] クロック及びデータを送信する送信装置と、
前記送信装置から送信されるクロック及びデータを受信する受信装置とを備えた送 受信装置であって、
前記送信装置は、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるデータの送信を 第 1の所定の時間停止する制御手段とを備え、
前記受信装置は、
伝送路を介して前記送信手段に接続される受信手段と、
前記受信手段が受信したデータが第 2の所定の時間停止したことを検出し、前記 受信手段を再設定する再設定手段とを備える
ことを特徴とする送受信装置。
[31] 前記第 1の所定の時間は、前記第 2の所定の時間よりも長い
ことを特徴とする請求項 30記載の送受信装置。
[32] 前記受信装置に備える再設定手段は、前記受信手段をリセットすることにより再設 定を行う
ことを特徴とする請求項 30又は 31記載の送受信装置。
[33] 前記送信装置に備える送信手段は、データの送信を DVI規格若しくは HDMI規格 に基づいて行う
ことを特徴とする請求項 30〜32の何れか 1項に記載の送受信装置。
[34] クロック及びデータを送信する送信装置と、
前記送信装置から送信されるクロック及びデータを受信する受信装置とを備えた送 受信装置であって、
前記送信装置は、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるデータの送信を 第 1の所定の時間停止する制御手段とを備え、
前記受信装置は、
伝送路を介して前記送信手段に接続される受信手段と、
前記受信手段が受信したデータが第 2の所定の時間停止したことを検出し、前記 受信手段を再設定する再設定手段とを備え、
前記送信装置に備える制御手段は、前記受信装置に備える受信手段の情報が予 め与えられ、この受信手段の情報に基づいて、前記データの送信を停止する第 1の 所定の時間を設定する
ことを特徴とする送受信装置。
[35] 前記第 1の所定の時間は、前記第 2の所定の時間よりも長い
ことを特徴とする請求項 34記載の送受信装置。
[36] 前記受信装置に備える再設定手段は、前記受信手段をリセットすることにより再設 定を行う
ことを特徴とする請求項 34又は 35記載の送受信装置。
[37] 前記送信装置に備える送信手段は、データの送信を DVI規格若しくは HDMI規格 に基づいて行う
ことを特徴とする請求項 34〜36の何れか 1項に記載の送受信装置。
[38] クロック及びデータを送信する送信装置と、
前記送信装置から送信されるクロック及びデータを受信する受信装置とを備えた送 受信装置であって、
前記送信装置は、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるデータの送信を 第 1の所定の時間停止する制御手段と、
前記受信装置の情報を読み出す読み出し手段とを備え、
前記受信装置は、
伝送路を介して前記送信手段に接続される受信手段と、
前記受信手段が受信したデータが第 2の所定の時間停止したことを検出し、前記 受信手段を再設定する再設定手段と、
前記受信手段又は前記再設定手段の情報を保持する情報保持手段とを備え、 前記送信装置に備える読み出し手段は、前記情報保持手段の保持する情報を読 み出し、
前記送信装置に備える制御手段は、前記読み出し手段により読み出した前記情報 保持手段の保持する情報に基づいて、前記データの送信を停止する第 1の所定の 時間を設定する
ことを特徴とする送受信装置。
[39] 前記受信装置に備える情報保持手段の保持する情報には、少なくとも前記受信手 段又は前記再設定手段の製造者の情報が含まれて 、る
ことを特徴とする請求項 38記載の送受信装置。
[40] 前記第 1の所定の時間は、前記第 2の所定の時間よりも長い
ことを特徴とする請求項 38又は 39記載の送受信装置。
[41] 前記受信装置に備える再設定手段は、前記受信手段をリセットすることにより再設 定を行う
ことを特徴とする請求項 38〜40の何れか 1項に記載の送受信装置。
[42] 前記送信装置に備える送信手段は、データの送信を DVI規格若しくは HDMI規格 に基づいて行う ことを特徴とする請求項 38〜41の何れか 1項に記載の送受信装置。
[43] クロック及びデータを受信装置に送信する送信装置であって、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるクロック及びデ ータの送信を所定の時間停止する制御手段とを備えた
ことを特徴とする送信装置。
[44] 前記送信手段は、データの送信を DVI規格若しくは HDMI規格に基づ ヽて行う ことを特徴とする請求項 43記載の送信装置。
[45] クロック及びデータを受信装置に送信する送信装置であって、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるクロック及びデ ータの送信を所定の時間停止する制御手段とを備え、
前記制御手段は、前記受信装置の情報が予め与えられ、この受信装置の情報に 基づ!、て、前記クロック及びデータの送信を停止する所定の時間を設定する ことを特徴とする送信装置。
[46] 前記受信装置の情報には、少なくとも前記受信装置の製造者の情報が含まれてい る
ことを特徴とする請求項 45記載の送信装置。
[47] 前記送信手段は、データの送信を DVI規格若しくは HDMI規格に基づ ヽて行う ことを特徴とする請求項 45又は 46記載の送信装置。
[48] クロック及びデータを受信装置に送信する送信装置であって、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を伝送路を介して受信装置に送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるクロック及びデ ータの送信を所定の時間停止する制御手段と、
前記受信装置の情報を前記伝送路を介して前記受信装置から読み出す読み出し 手段とを備え、
前記制御手段は、前記読み出し手段により読み出した受信装置の情報に基づいて 、前記クロック及びデータの送信を停止する所定の時間を設定する
ことを特徴とする送信装置。
[49] 前記受信装置の情報には、少なくとも前記受信装置の製造者の情報が含まれてい る
ことを特徴とする請求項 48記載の送信装置。
[50] 前記送信手段は、データの送信を DVI規格若しくは HDMI規格に基づいて行う ことを特徴とする請求項 48又は 49記載の送信装置。
[51] クロック及びデータを送信する送信装置と、
前記送信装置から送信されるクロック及びデータを受信する受信装置とを備えた送 受信装置であって、
前記送信装置は、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるクロック及びデ ータの送信を第 1の所定の時間停止する制御手段とを備え、
前記受信装置は、
伝送路を介して前記送信手段に接続される受信手段と、
前記受信手段が受信したクロック又はデータが第 2の所定の時間停止したことを検 出し、前記受信手段を再設定する再設定手段とを備える
ことを特徴とする送受信装置。
[52] 前記第 1の所定の時間は、前記第 2の所定の時間よりも長い
ことを特徴とする請求項 51記載の送受信装置。
[53] 前記受信装置に備える再設定手段は、前記受信手段をリセットすることにより再設 定を行う
ことを特徴とする請求項 51又は 52記載の送受信装置。
[54] 前記送信装置に備える送信手段は、データの送信を DVI規格若しくは HDMI規格 に基づいて行う
ことを特徴とする請求項 51〜53の何れか 1項に記載の送受信装置。
[55] クロック及びデータを送信する送信装置と、
前記送信装置から送信されるクロック及びデータを受信する受信装置とを備えた送 受信装置であって、
前記送信装置は、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるクロック及びデ ータの送信を第 1の所定の時間停止する制御手段とを備え、
前記受信装置は、
伝送路を介して前記送信手段に接続される受信手段と、
前記受信手段が受信したクロック又はデータが第 2の所定の時間停止したことを検 出し、前記受信手段を再設定する再設定手段とを備え、
前記送信装置に備える制御手段は、前記受信装置に備える受信手段の情報が予 め与えられ、この受信手段の情報に基づいて、前記データの送信を停止する第 1の 所定の時間を設定する
ことを特徴とする送受信装置。
[56] 前記第 1の所定の時間は、前記第 2の所定の時間よりも長い
ことを特徴とする請求項 55記載の送受信装置。
[57] 前記受信装置に備える再設定手段は、前記受信手段をリセットすることにより再設 定を行う
ことを特徴とする請求項 55又は 56記載の送受信装置。
[58] 前記送信装置に備える送信手段は、データの送信を DVI規格若しくは HDMI規格 に基づいて行う
ことを特徴とする請求項 55〜57の何れか 1項に記載の送受信装置。
[59] クロック及びデータを送信する送信装置と、
前記送信装置から送信されるクロック及びデータを受信する受信装置とを備えた送 受信装置であって、
前記送信装置は、
クロック及び前記クロックの N倍 (Nは自然数)の周波数のクロックに同期したデータ を送信する送信手段と、
前記クロックの周波数切り替え時に、前記送信手段から送信されるクロック及びデ ータの送信を第 1の所定の時間停止する制御手段と、
前記受信装置の情報を読み出す読み出し手段とを備え、
前記受信装置は、
伝送路を介して前記送信手段に接続される受信手段と、
前記受信手段が受信したクロック又はデータが第 2の所定の時間停止したことを検 出し、前記受信手段を再設定する再設定手段と、
前記受信手段又は前記再設定手段の情報を保持する情報保持手段とを備え、 前記送信装置に備える読み出し手段は、前記情報保持手段の保持する情報を読 み出し、
前記送信装置に備える制御手段は、前記読み出し手段により読み出した前記情報 保持手段の保持する情報に基づ!、て、前記クロック及びデータの送信を停止する第 1の所定の時間を設定する
ことを特徴とする送受信装置。
[60] 前記受信装置に備える情報保持手段の保持する情報には、少なくとも前記受信手 段又は前記再設定手段の製造者の情報が含まれて 、る
ことを特徴とする請求項 59記載の送受信装置。
[61] 前記第 1の所定の時間は、前記第 2の所定の時間よりも長い
ことを特徴とする請求項 59又は 60記載の送受信装置。
[62] 前記受信装置に備える再設定手段は、前記受信手段をリセットすることにより再設 定を行う
ことを特徴とする請求項 59〜61の何れか 1項に記載の送受信装置。
[63] 前記送信装置に備える送信手段は、データの送信を DVI規格若しくは HDMI規格 に基づいて行う ことを特徴とする請求項 59〜62の何れか 1項に記載の送受信装置。
PCT/JP2007/050092 2006-03-01 2007-01-09 送信装置及び送受信装置 WO2007099719A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008502673A JP4681042B2 (ja) 2006-03-01 2007-01-09 送信装置及び送受信装置
US12/280,726 US20090028280A1 (en) 2006-03-01 2007-01-09 Transmitter and transmitter/receiver

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006055125 2006-03-01
JP2006-055125 2006-03-01

Publications (1)

Publication Number Publication Date
WO2007099719A1 true WO2007099719A1 (ja) 2007-09-07

Family

ID=38458840

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/050092 WO2007099719A1 (ja) 2006-03-01 2007-01-09 送信装置及び送受信装置

Country Status (4)

Country Link
US (1) US20090028280A1 (ja)
JP (1) JP4681042B2 (ja)
CN (1) CN101395841A (ja)
WO (1) WO2007099719A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105889A (ja) * 2007-10-01 2009-05-14 Panasonic Corp 送信装置
CN101887703A (zh) * 2010-06-18 2010-11-17 福建捷联电子有限公司 一种液晶显示器多个接口结构及其edid数据烧录方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648739B2 (en) * 2010-08-12 2014-02-11 Mediatek Inc. Transmission interface and system using the same
JP5645875B2 (ja) * 2012-05-14 2014-12-24 キヤノン株式会社 撮像装置、レンズ装置および撮像システム
JP6478963B2 (ja) * 2016-11-11 2019-03-06 キヤノン株式会社 表示装置およびその制御方法
JP6776179B2 (ja) * 2017-05-25 2020-10-28 ルネサスエレクトロニクス株式会社 モータ制御システム及び半導体装置
KR102334988B1 (ko) * 2017-09-08 2021-12-06 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107406A (ja) * 1994-10-06 1996-04-23 Fujitsu Ltd クロック信号切替回路
JP2002330120A (ja) * 2001-05-02 2002-11-15 Fuji Xerox Co Ltd 信号伝送システムおよびその装置
JP2003527034A (ja) * 2000-03-14 2003-09-09 アルテラ・コーポレーション プログラマブルロジックデバイス回路に結合されるクロックデータリカバリ回路
JP2005191877A (ja) * 2003-12-25 2005-07-14 Fujitsu Ltd クロック切り替え回路
JP2006019809A (ja) * 2004-06-30 2006-01-19 Toshiba Corp 映像信号受信装置及び映像信号受信方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905769A (en) * 1996-05-07 1999-05-18 Silicon Image, Inc. System and method for high-speed skew-insensitive multi-channel data transmission
US6433835B1 (en) * 1998-04-17 2002-08-13 Encamera Sciences Corporation Expanded information capacity for existing communication transmission systems
FI19992647A (fi) * 1999-12-09 2001-06-10 Robit Rocktools Ltd Oy Porakruunu
EP1262058A2 (en) * 2000-02-29 2002-12-04 Kyocera Corporation Portable information terminal and digital camera therefor, and portable digital camera information terminal system
JP4639420B2 (ja) * 2000-03-08 2011-02-23 ソニー株式会社 信号伝送装置および信号伝送方法
US7333570B2 (en) * 2000-03-14 2008-02-19 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
US6823022B1 (en) * 2000-06-02 2004-11-23 Time Domain Corp. Method for mitigating effects of interference in impulse radio communication
EP1404132B1 (en) * 2002-09-25 2008-05-14 D&amp;M Holdings, Inc. System and method for transmission and reception of encrypted data
JP2004165772A (ja) * 2002-11-11 2004-06-10 Matsushita Electric Ind Co Ltd ビデオ信号伝送装置
JP2005057714A (ja) * 2003-07-31 2005-03-03 Toshiba Corp 送信機器及び送信方法
JP2007150855A (ja) * 2005-11-29 2007-06-14 Toshiba Corp 受信システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107406A (ja) * 1994-10-06 1996-04-23 Fujitsu Ltd クロック信号切替回路
JP2003527034A (ja) * 2000-03-14 2003-09-09 アルテラ・コーポレーション プログラマブルロジックデバイス回路に結合されるクロックデータリカバリ回路
JP2002330120A (ja) * 2001-05-02 2002-11-15 Fuji Xerox Co Ltd 信号伝送システムおよびその装置
JP2005191877A (ja) * 2003-12-25 2005-07-14 Fujitsu Ltd クロック切り替え回路
JP2006019809A (ja) * 2004-06-30 2006-01-19 Toshiba Corp 映像信号受信装置及び映像信号受信方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105889A (ja) * 2007-10-01 2009-05-14 Panasonic Corp 送信装置
CN101887703A (zh) * 2010-06-18 2010-11-17 福建捷联电子有限公司 一种液晶显示器多个接口结构及其edid数据烧录方法
CN101887703B (zh) * 2010-06-18 2012-09-05 福建捷联电子有限公司 一种液晶显示器多个接口结构及其edid数据烧录方法

Also Published As

Publication number Publication date
JP4681042B2 (ja) 2011-05-11
CN101395841A (zh) 2009-03-25
JPWO2007099719A1 (ja) 2009-07-16
US20090028280A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP4625863B2 (ja) 送信装置および送受信装置
US6954491B1 (en) Methods and systems for sending side-channel data during data inactive period
US8351624B2 (en) Audio output apparatus, audio input apparatus, audio control apparatus, audio control system, and audio control method
WO2007099719A1 (ja) 送信装置及び送受信装置
JP4434267B2 (ja) インターフェース回路
CN100444629C (zh) 数字接口接收装置
JP5008677B2 (ja) 映像音声装置ネットワークおよび信号再生方法
WO2008056686A1 (en) Communication system, transmitting device, receiving device, communication method, program and communication cable
WO2005015901A1 (ja) テレビジョン受像機、及び外部機器
WO2010007754A1 (ja) 映像音声再生装置、及び映像音声再生方法
JP2005065093A (ja) デジタル伝送システムおよびクロック再生装置
KR20110002300A (ko) 핫플러그 디텍트 신호를 이용한 hdmi 제어 방법 및 그 방법을 채용한 영상기기
WO2002032133A1 (fr) Emetteur et recepteur de signaux
US8671289B2 (en) Multi-port interface circuit and associated power saving method
US20120182473A1 (en) Mechanism for clock recovery for streaming content being communicated over a packetized communication network
JP2007089013A (ja) 操作画面を高速に出画するav機器
US20110128437A1 (en) Image signal processing apparatus for detaching a plurality of modules and control method thereof
JP2010154418A (ja) 無線映像伝送方法及び装置
JP2012253429A (ja) 送信装置及び受信装置
US8004433B2 (en) Semiconductor integrated circuit and transmitter apparatus having the same
JP4596087B2 (ja) インターフェース回路
JP2010061774A (ja) 再生装置、再生制御方法、およびプログラム
KR100815580B1 (ko) 오디오신호의 상태정보를 표시하는 디지털 텔레비전 및 그방법
JP4596085B2 (ja) インターフェース回路
JP2010220260A (ja) 使用状況監視装置及び外部接続装置の監視方法及びテレビジョン受信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2008502673

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12280726

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200780007355.1

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07706439

Country of ref document: EP

Kind code of ref document: A1