JP4434267B2 - インターフェース回路 - Google Patents

インターフェース回路 Download PDF

Info

Publication number
JP4434267B2
JP4434267B2 JP2007303185A JP2007303185A JP4434267B2 JP 4434267 B2 JP4434267 B2 JP 4434267B2 JP 2007303185 A JP2007303185 A JP 2007303185A JP 2007303185 A JP2007303185 A JP 2007303185A JP 4434267 B2 JP4434267 B2 JP 4434267B2
Authority
JP
Japan
Prior art keywords
signal
line
transmission
interface circuit
motomeko
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007303185A
Other languages
English (en)
Other versions
JP2009130606A (ja
Inventor
元 市村
秀和 菊池
康久 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007303185A priority Critical patent/JP4434267B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to PCT/JP2008/070693 priority patent/WO2009066607A1/ja
Priority to KR1020107008095A priority patent/KR101009230B1/ko
Priority to EP08851218.1A priority patent/EP2222040B1/en
Priority to KR1020097014046A priority patent/KR101007420B1/ko
Priority to CN201410215064.3A priority patent/CN103957449B/zh
Priority to KR1020107008094A priority patent/KR101009188B1/ko
Priority to CN200880016886.1A priority patent/CN101682589B/zh
Priority to CN201310412363.1A priority patent/CN103475610B/zh
Priority to CN201310412326.0A priority patent/CN103533280B/zh
Priority to US12/451,270 priority patent/US9036666B2/en
Publication of JP2009130606A publication Critical patent/JP2009130606A/ja
Application granted granted Critical
Publication of JP4434267B2 publication Critical patent/JP4434267B2/ja
Priority to US12/771,126 priority patent/US8824512B2/en
Priority to US12/844,425 priority patent/US8260955B2/en
Priority to US12/844,398 priority patent/US8000355B2/en
Priority to US12/844,447 priority patent/US8340138B2/en
Priority to US13/569,461 priority patent/US8639841B2/en
Priority to US13/600,858 priority patent/US9191136B2/en
Priority to US14/098,783 priority patent/US9009335B2/en
Priority to US14/621,779 priority patent/US9231720B2/en
Priority to US14/940,365 priority patent/US9667369B2/en
Priority to US15/491,485 priority patent/US10033553B2/en
Priority to US16/008,505 priority patent/US20180294998A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/173—Analogue secrecy systems; Analogue subscription systems with two-way working, e.g. subscriber sending a programme selection signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/43615—Interfacing a Home Network, e.g. for connecting the client to a plurality of peripherals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
    • H04N21/43632—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • H04N21/43635—HDMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
    • H04N21/643—Communication protocols
    • H04N21/64322—IP

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Small-Scale Networks (AREA)

Description

本発明は、インターフェース回路に関し、特に機器間で音声信号や映像信号などのデジタル信号を伝送するためのインターフェース回路に関する。
近年、音声信号や映像信号などのデジタル信号を扱うＡＶ（Audio/Visual）機器が普及するにつれて、これらＡＶ機器間においてデジタル信号を伝送するためのインターフェースとして様々な方式のものが提案されている。このようなインターフェースとしては、例えば、ＩＥＥＥ（Institute of Electrical and Electronics Engineers）１３９４規格や、ＨＤＭＩ（High-Definition Multimedia Interface）規格（ＨＤＭＩは登録商標）などが広く知られている（例えば、特許文献１参照。）。
また、比較的規模の大きいシステムにおいては、イーサネット（登録商標）を利用してデジタル信号を配信するものも提案されている（例えば、特許文献２参照。）。
特開２００７−２６７１１６号公報（図１） 特表２００３−５２３６５３号公報（図６）
ＡＶ機器間の接続のためにイーサネットを用いた場合、インターネットプロトコル（ＩＰ：Internet Protocol）に準拠した双方向通信を行うために、ソフトウェア処理に時間を要し、リアルタイム性に欠くという問題を生じる。この問題を解消するために、ＡＶ機器間で同期を図る必要が生じるが、そのためには速度を調整するための大量のバッファが必要になる。また、送信側からタイムスタンプを送り、受信側において基準となるクロックを再生成するという処理が必要であり、ジッタ（クロックが不安定になること）や信号の遅延を招くおそれがある。
本発明はこのような状況に鑑みてなされたものであり、差動伝送されるイーサネット信号のリアルタイム性を補うことを目的とする。
本発明は、上記課題を解決するためになされたものであり、その第１の側面は、第１の信号を差動信号として伝送路を介して外部機器へ送信する第１の送信手段と、第２の信号を同相信号として上記伝送路に重畳して上記外部機器へ送信する第２の送信手段とを具備することを特徴とするインターフェース回路である。これにより、差動伝送される第１の信号と同相伝送される第２の信号とを同一の伝送路により重畳して送信させるという作用をもたらす。
また、この第１の側面において、上記第２の信号は、クロック成分を含む信号であってもよい。これにより、クロック成分を外部機器へ送信させるという作用をもたらす。この一例として、上記第２の信号は、バイフェーズマーク変調された信号を含んでもよい。
また、この第１の側面において、上記伝送路における差動信号から上記第１の信号を取り除いて第３の信号として受信する受信手段をさらに具備してもよい。これにより、差動信号を双方向に伝送させるという作用をもたらす。この一例として、上記第１の送信手段および上記受信手段は、インターネットプロトコル（ＩＰ）に準拠した双方向通信を行うことができる。また、上記伝送路は、ＨＤＭＩケーブルを構成するリザーブラインおよびホットプラグ検出ラインを利用することができる。
また、本発明の第２の側面は、外部機器から伝送路を介して受信した差動信号から第１の信号を抽出する第１の受信手段と、上記外部機器から上記伝送路を介して受信した同相信号から第２の信号を抽出する第２の受信手段とを具備することを特徴とするインターフェース回路である。これにより、差動伝送される第１の信号と同相伝送される第２の信号とを同一の伝送路により受信させるという作用をもたらす。
また、この第２の側面において、上記第２の信号は、クロック成分を含む信号であってもよい。これにより、クロック成分を外部機器から受信させるという作用をもたらす。この一例として、上記第２の信号は、バイフェーズマーク変調された信号を含んでもよい。
また、この第２の側面において、第３の信号を差動信号として上記伝送路を介して上記外部機器へ送信する送信手段をさらに具備し、上記第１の受信手段は、上記伝送路における差動信号から上記第３の信号を取り除いて上記第１の信号を抽出してもよい。これにより、差動信号を双方向に伝送させるという作用をもたらす。この一例として、上記第１の受信手段および上記送信手段は、インターネットプロトコル（ＩＰ）に準拠した双方向通信を行うことができる。また、上記伝送路は、ＨＤＭＩケーブルを構成するリザーブラインおよびホットプラグ検出ラインを利用することができる。
本発明によれば、差動伝送されるイーサネット信号のリアルタイム性を補うことができるという優れた効果を奏し得る。
次に本発明の実施の形態について図面を参照して詳細に説明する。ここでは、ＨＤＭＩ規格によるインターフェースにおいて、差動伝送されるイーサネット信号を追加したものを一例として想定し、このイーサネット信号のリアルタイム性を補うための実施の形態について説明する。
図１は、ＨＤＭＩ規格によるインターフェースの概念構成図である。ＨＤＭＩ規格では、基本となる高速伝送ラインによる伝送方向を一方向に定めており、送信側の機器をソース機器、受信側の機器をシンク機器と呼んでいる。この例では、ソース機器１００およびシンク機器２００がＨＤＭＩケーブル３００により接続されている。そして、ソース機器１００には送信動作を行うトランスミッタ１０１が含まれ、シンク機器２００には受信動作を行うレシーバ２０１が含まれている。
トランスミッタ１０１とレシーバ２０１との間の伝送には、ＴＭＤＳ（Transition Minimized Differential Signaling）と呼ばれるシリアル伝送方式が用いられる。ＨＤＭＩ規格では、映像信号および音声信号は３つのＴＭＤＳチャンネル３１０乃至３３０を用いて伝送される。すなわち、ある垂直同期信号から次の垂直同期信号までの区間の内、水平帰線区間および垂直帰線区間を除いた区間である有効画像区間において、非圧縮の１画面分の画像の画素データに対応する差動信号が、ＴＭＤＳチャンネル３１０乃至３３０により、シンク機器２００に向けて一方向に送信される。また、水平帰線区間または垂直帰線区間においては、音声データ、制御データまたはその他の補助データ等に対応する差動信号が、ＴＭＤＳチャンネル３１０乃至３３０により、シンク機器２００に向けて一方向に送信される。
また、ＨＤＭＩ規格では、クロック信号がＴＭＤＳクロックチャンネル３４０により伝送される。ＴＭＤＳチャンネル３１０乃至３３０の各々では、ＴＭＤＳクロックチャンネル３４０により伝送される１クロックの間に、１０ビット分の画素データを送信することができる。
また、ＨＤＭＩ規格では、ディスプレイデータチャンネル（ＤＤＣ：Display Data Channel）３５０が設けられる。このディスプレイデータチャンネル３５０は、シンク機器２００におけるＥ−ＥＤＩＤ（Enhanced Extended Display Identification Data）情報をソース機器が読み出すために用いられる。Ｅ−ＥＤＩＤ情報とは、シンク機器２００がディスプレイ装置である場合に、その機種、解像度、色の特性およびタイミングなどの設定や性能に関する情報を示すものである。このＥ−ＥＤＩＤ情報は、シンク機器２００のＥＤＩＤ ＲＯＭ２０２に保持される。なお、図示していないが、ソース機器１００もシンク機器２００と同様に、Ｅ−ＥＤＩＤ情報を記憶し、必要に応じてそのＥ−ＥＤＩＤ情報をシンク機器２００に送信することができる。
さらに、ＨＤＭＩ規格では、ＣＥＣ（Consumer Electronics Control）ライン３６１、リザーブライン３６２およびＨＰＤ（Hot Plug Detect）ライン３６３等が設けられる。ＣＥＣライン３６１は、機器制御信号の双方向通信を行うためのラインである。ディスプレイデータチャンネル３５０が機器間を１対１に接続するのに対して、このＣＥＣライン３６１はＨＤＭＩに接続される全機器を直接接続する。
リザーブライン３６２は、ＨＤＭＩ規格上は利用されていないラインである。また、ＨＰＤライン３６３は、ＨＤＭＩのケーブルによって他の機器と接続されていること（ホットプラグ）を検知するためのラインである。本発明の実施の形態では、このリザーブライン３６２およびＨＰＤライン３６３を用いてイーサネット信号を伝送することを想定し、さらにこのイーサネット信号のリアルタイム性を補う仕組みを提案する。
図２は、ＨＤＭＩ規格によるコネクタのピン配置例を示す図である。ここでは、タイプＡと呼ばれるピン配置におけるピン番号３０１と信号名称３０２との対応関係が示されている。
ＴＭＤＳチャンネル３１０乃至３３０およびＴＭＤＳクロックチャンネル３４０は、それぞれ正極、シールドおよび負極の３ピンから構成されており、１乃至３番ピンがＴＭＤＳチャンネル３３０、４乃至６番ピンがＴＭＤＳチャンネル３２０、７乃至９番ピンがＴＭＤＳチャンネル３１０、１０乃至１２番ピンがＴＭＤＳクロックチャンネル３４０にそれぞれ対応している。
また、１３番ピンがＣＥＣライン３６１に、１４番ピンがリザーブライン３６２に、１９番ピンがＨＰＤライン３６３に、それぞれ対応している。また、ディスプレイデータチャンネル３５０は、シリアルクロック（ＳＣＬ）、シリアルデータ（ＳＤＡ）および接地（グランド）の３ピンから構成されており、１５乃至１７番ピンがそれぞれ対応する。なお、ディスプレイデータチャンネル３５０の接地（１７番ピン）は、ＣＥＣライン３６１の接地と共通化されている。１８番ピンは電源供給ライン（＋５Ｖ）に対応する。
図３は、本発明の実施の形態におけるソース機器１００およびシンク機器２００の内部構成例について示す図である。ここでは、本発明の実施の形態における要部であるリザーブライン３６２およびＨＰＤライン３６３に関する構成を示している。ソース機器１００は、シンク機種検出回路１１０と、プラグ接続検出回路１２０と、ソース側送受信回路１４０と、ＳＰＤＩＦ（Sony Philips Digital InterFace）受信回路１７０と、イーサネット送受信回路１６０とを備えている。また、シンク機器２００は、ソース機種検出回路２１０と、プラグ接続伝達回路２２０と、シンク側送受信回路２５０と、ＳＰＤＩＦ送信回路２７０と、イーサネット送受信回路２６０とを備えている。
リザーブライン３６２は、上述のとおりＨＤＭＩ規格上は利用されていないラインであるが、ここではピンの有効利用のため、接続される機器の機種を検出するために用いられるものとしている。すなわち、ソース機器１００におけるシンク機種検出回路１１０では、リザーブライン３６２を介してシンク機器２００の機種を検出する。また、シンク機器２００におけるソース機種検出回路２１０では、リザーブライン３６２を介してソース機器１００の機種を検出する。ここにいう機種としては、例えば、ＨＤＭＩ規格を拡張してリザーブライン３６２およびＨＰＤライン３６３によりイーサネット信号を双方向伝送するようにした機種（以下、ＨＤＭＩ拡張機種という。）を想定することができる。
ＨＰＤライン３６３は、上述のとおりＨＤＭＩのケーブルによって他の機器と接続されていることを検知するためのラインである。シンク機器２００におけるプラグ接続伝達回路２２０は、ＨＰＤライン３６３に接続する端子を所定の電圧にバイアスすることにより、シンク機器２００が接続されている旨を伝達する。ソース機器１００におけるプラグ接続検出回路１２０は、ＨＰＤライン３６３に接続する端子の電位を基準電位と比較することにより、シンク機器２００の接続を検出する。
このような機能を有するリザーブライン３６２およびＨＰＤライン３６３に対して、本発明の実施の形態では、ソース側送受信回路１４０およびシンク側送受信回路２５０を接続する。すなわち、ソース機器１００におけるソース側送受信回路１４０は、コンデンサ１３１および１３２と抵抗１３３とを介してリザーブライン３６２およびＨＰＤライン３６３に接続する。また、シンク機器２００におけるシンク側送受信回路２５０は、コンデンサ２３１および２３２と抵抗２３３とを介してリザーブライン３６２およびＨＰＤライン３６３に接続する。
ソース側送受信回路１４０は、リザーブライン３６２およびＨＰＤライン３６３を用いて双方向伝送されるイーサネット信号をイーサネット送受信回路１６０に接続し、リザーブライン３６２およびＨＰＤライン３６３を用いてソース機器１００に伝送されるＳＰＤＩＦ信号をＳＰＤＩＦ受信回路１７０に接続する。
シンク側送受信回路２５０は、リザーブライン３６２およびＨＰＤライン３６３を用いて双方向伝送されるイーサネット信号をイーサネット送受信回路２６０に接続し、リザーブライン３６２およびＨＰＤライン３６３を用いてソース機器１００から伝送されるＳＰＤＩＦ信号をＳＰＤＩＦ送信回路２７０に接続する。
イーサネット送受信回路１６０および２６０は、イーサネット信号を送受信する回路であり、例えばインターネットプロトコル（ＩＰ）に準拠した双方向通信を行うものである。この場合、インターネットプロトコル（ＩＰ）の上位層としては、ＴＣＰ（Transmission Control Protocol）やＵＤＰ（User Datagram Protocol）を用いることができる。これらイーサネット送受信回路１６０および２６０は、従来技術により実現され得る。
ＳＰＤＩＦ受信回路１７０およびＳＰＤＩＦ送信回路２７０は、ＳＰＤＩＦ規格に準拠した単一方向通信を行うものである。ここで、ＳＰＤＩＦ規格とは、デジタルオーディオ信号をリアルタイムに伝送するためのインターフェース規格であり、ＩＥＣ（International Electrotechnical Commission：国際電気標準会議）において「IEC 60958」として規格化されている。このＳＰＤＩＦ規格において伝送されるＳＰＤＩＦ信号は、後述するように、バイフェーズマーク変調されるため、その信号中にクロック成分を含んでいる。なお、これらＳＰＤＩＦ受信回路１７０およびＳＰＤＩＦ送信回路２７０は、従来技術により実現される。
図４は、本発明の実施の形態におけるソース側送受信回路１４０およびシンク側送受信回路２５０の一構成例を示す図である。
図４（ａ）に示すように、シンク側送受信回路２５０は、増幅器５１０、５２０、５３０および５５０と、インバータ５４１と、加算器５４２、５７１および５７２とを備えている。
増幅器５１０は、イーサネット送受信回路２６０から信号線５１１および５１２を介して供給される信号を増幅する増幅器である。信号線５１１および５１２の信号は差動信号になっており、増幅器５１０は差動入力により動作する。
増幅器５２０は、増幅器５１０の出力を増幅する増幅器である。この増幅器５２０の出力は差動信号になっており、加算器５７１には正極の信号が、加算器５７２には負極の信号がそれぞれ供給される。
増幅器５３０は、リザーブライン３６２およびＨＰＤライン３６３からの信号を増幅する増幅器である。リザーブライン３６２およびＨＰＤライン３６３の信号は差動信号になっており、増幅器５３０は差動入力により動作する。
インバータ５４１は、増幅器５１０の出力を反転させる回路である。加算器５４２は、インバータ５４１の出力と増幅器５３０の出力を加算する回路である。すなわち、インバータ５４１および加算器５４２は、リザーブライン３６２およびＨＰＤライン３６３における信号からシンク機器２００の出力信号を取り除いた信号を、増幅器５５０に入力する。
増幅器５５０は、加算器５４２の出力を増幅する増幅器である。この増幅器５５０出力は差動信号になっており、信号線５５８には正極の信号が、信号線５５９には負極の信号がそれぞれ供給される。信号線５５８および５５９にはイーサネット送受信回路２６０が接続されており、リザーブライン３６２およびＨＰＤライン３６３における信号からシンク機器２００の出力信号を取り除いた信号がイーサネット送受信回路２６０に供給される。
加算器５７１は、ＳＰＤＩＦ送信回路２７０から信号線５６１を介して供給される信号と増幅器５２０の正極出力とを加算する回路である。加算器５７２は、加算器５７１は、ＳＰＤＩＦ送信回路２７０から信号線５６１を介して供給される信号と増幅器５２０の負極出力とを加算する回路である。
すなわち、増幅器５５０から出力されるイーサネット信号が差動信号であるのに対して、加算器５７１および５７２により重畳されるＳＰＤＩＦ信号は同相信号である。これにより、イーサネット信号およびＳＰＤＩＦ信号の両者は、同じ一対の信号線（リザーブライン３６２およびＨＰＤライン３６３）によって伝送することが可能となる。
図４（ｂ）に示すように、ソース側送受信回路１４０は、増幅器４１０、４２０、４３０および４５０と、インバータ４４１と、加算器４４２および４６０とを備えている。
増幅器４１０は、イーサネット送受信回路１６０から信号線４１１および４１２を介して供給される信号を増幅する増幅器である。信号線４１１および４１２の信号は差動信号になっており、増幅器４１０は差動入力により動作する。
増幅器４２０は、増幅器４１０の出力を増幅する増幅器である。この増幅器４２０の出力は差動信号になっており、リザーブライン３６２には正極の信号が、ＨＰＤライン３６３には負極の信号がそれぞれ供給される。
増幅器４３０は、リザーブライン３６２およびＨＰＤライン３６３からの信号を増幅する増幅器である。リザーブライン３６２およびＨＰＤライン３６３の信号は差動信号になっており、増幅器４３０は差動入力により動作する。
増幅器４５０は、加算器４４２の出力を増幅する増幅器である。この増幅器４５０出力は差動信号になっており、信号線４５８には正極の信号が、信号線４５９には負極の信号がそれぞれ供給される。信号線４５８および４５９にはイーサネット送受信回路１６０が接続されており、リザーブライン３６２およびＨＰＤライン３６３における信号からソース機器１００の出力信号を取り除いた信号がイーサネット送受信回路１６０に供給される。
インバータ４４１は、増幅器４１０の出力を反転させる回路である。加算器４４２は、インバータ４４１の出力と増幅器４３０の出力を加算する回路である。すなわち、インバータ４４１および加算器４４２は、リザーブライン３６２およびＨＰＤライン３６３における信号からソース機器１００の出力信号を取り除いた信号を、増幅器４５０に入力する。
加算器４６０は、増幅器４２０の出力の正極の信号と負極の信号とを加算する回路である。
すなわち、リザーブライン３６２およびＨＰＤライン３６３によって伝送された信号のうち、差動信号がイーサネット信号として増幅器４３０によって抽出され、同相信号がＳＰＤＩＦ信号として加算器４６０によって抽出される。
図５は、本発明の実施の形態における動作の概要を示す図である。本発明の実施の形態では、上述のように、リザーブライン３６２およびＨＰＤライン３６３を用いてイーサネット信号を差動信号として伝送することを想定し、さらにこのイーサネット信号のリアルタイム性を補うために、同じラインを利用してＳＰＤＩＦ信号を同相信号として伝送する。
このような本発明の実施の形態における動作をまとめると同図のようになる。上述のように、１４番ピンはリザーブライン３６２に対応し、１９番ピンはＨＰＤライン３６３に対応する。イーサネット信号またはＳＰＤＩＦ信号の何れも伝送されない場合には、従来のＨＤＭＩ規格の動作になる。イーサネット信号が伝送される場合には、１４番ピンにイーサネット信号の正極信号が重畳され、１９番ピンにイーサネット信号の負極信号が重畳される。また、ＳＰＤＩＦ信号が伝送される場合には、１４番ピンおよび１９番ピンにＳＰＤＩＦ信号の正極信号が重畳される。さらに、イーサネット信号およびＳＰＤＩＦ信号の両者が伝送される場合には、１４番ピンにイーサネット信号の正極信号およびＳＰＤＩＦ信号の正極信号が重畳され、１９番ピンにイーサネット信号の負極信号およびＳＰＤＩＦ信号の正極信号が重畳される。
したがって、イーサネット信号およびＳＰＤＩＦ信号は、リザーブライン３６２およびＨＰＤライン３６３において互いに独立して伝送することができ、両信号を伝送する場合や一方の信号のみを伝送する場合でも、受信側（ソース側送受信回路１４０）に特別な機構を要することなく対応することができる。
図６は、本発明の実施の形態におけるシンク機種検出回路１１０およびソース機種検出回路２１０の構成例を示す図である。
図６（ａ）に示すように、シンク機種検出回路１１０は、抵抗１１１および１１２と、コンデンサ１１３と、比較器１１６とを備えている。抵抗１１１は、リザーブライン３６２を＋５Ｖにプルアップするものである。この抵抗１１１は、ソース機器１００が特定の機種（例えば、ＨＤＭＩ拡張機種）である場合のみ存在し、ソース機器１００が特定の機種でない場合にはプルアップが行われない。抵抗１１２およびコンデンサ１１３は、ローパスフィルタを構成するものである。このローパスフィルタの出力は信号線１１４に供給される。比較器１１６は、ローパスフィルタから信号線１１４に供給された直流電位を、信号線１１５に与えられた基準電位と比較するものである。
また、図６（ｂ）に示すように、ソース機種検出回路２１０は、抵抗２１１および２１２と、コンデンサ２１３と、比較器２１６とを備えている。抵抗２１１は、リザーブライン３６２を接地電位にプルダウンするものである。この抵抗２１１は、シンク機器２００が特定の機種である場合のみ存在し、シンク機器２００が特定の機種でない場合にはプルダウンが行われない。抵抗２１２およびコンデンサ２１３は、ローパスフィルタを構成するものである。このローパスフィルタの出力は信号線２１５に供給される。比較器２１６は、ローパスフィルタから信号線２１５に供給された直流電位を、信号線２１４に与えられた基準電位と比較するものである。
シンク機器２００が特定の機種であれば抵抗２１１によるプルダウンが行われてリザーブライン３６２の電位が２．５Ｖとなり、シンク機器２００が特定の機種でなければ開放されて５Ｖとなる。したがって、信号線１１５の基準電位を例えば３．７５Ｖとすれば、信号線１１７の出力に基づいて、ソース機器１００においてシンク機器２００の機種を識別することができる。
同様に、ソース機器１００が特定の機種であれば抵抗１１１によるプルアップが行われてリザーブライン３６２の電位が２．５Ｖとなり、ソース機器１００が特定の機種でなければ０Ｖとなる。したがって、信号線２１４の基準電位を例えば１．２５Ｖとすれば、信号線２１７の出力に基づいて、シンク機器２００においてソース機器１００の機種を識別することができる。
これら機種検出のための信号は直流バイアス電位で伝達されるため、交流信号として伝達されるイーサネット信号またはＳＰＤＩＦ信号に影響を与えるものではない。
図７は、本発明の実施の形態におけるプラグ接続検出回路１２０およびプラグ接続伝達回路２２０の構成例を示す図である。
図７（ａ）に示すように、プラグ接続伝達回路２２０は、チョークコイル２２１と、抵抗２２２および２２３とを備えている。これらチョークコイル２２１、抵抗２２２および２２３は、ＨＰＤライン３６３を例えば約４Ｖにバイアスするものである。
また、図７（ｂ）に示すように、プラグ接続検出回路１２０は、抵抗１２１および１２２と、コンデンサ１２３と、比較器１２６とを備えている。抵抗１２１は、ＨＰＤライン３６３を接地電位にプルダウンするものである。抵抗１２２およびコンデンサ１２３は、ローパスフィルタを構成するものである。このローパスフィルタの出力は信号線１２４に供給される。比較器１２６は、ローパスフィルタから信号線１２４に供給された直流電位を、信号線１２５に与えられた基準電位と比較するものである。
ここで、信号線１２５に基準電位として例えば１．４Ｖを与えるものとする。ソース機器１００がＨＰＤライン３６３に接続されていなければ、入力電位は抵抗１２１によるプルダウンされることにより信号線１２４の電位は信号線１２５の基準電位よりも低くなる。一方、ソース機器１００がＨＰＤライン３６３に接続されていれば、約４Ｖにバイアスされるため、信号線１２４の電位は信号線１２５の基準電位よりも高くなる。したがって、信号線１２７の出力に基づいて、ソース機器１００においてシンク機器２００の接続の有無を検出することができる。
これらプラグ接続検出のための信号は直流バイアス電位で伝達されるため、交流信号として伝達されるイーサネット信号またはＳＰＤＩＦ信号に影響を与えるものではない。
次にＳＰＤＩＦ規格について図面を参照して説明する。
図８は、ＳＰＤＩＦ規格におけるフレーム構成を示す図である。ＳＰＤＩＦ規格では、各フレームは２つのサブフレームから構成される。２チャンネルステレオ音声の場合、１つ目のサブフレームに左チャンネル信号が含まれ、２つ目のサブフレームに右チャンネル信号が含まれる。
サブフレームの先頭には後述するようにプリアンブルが設けられ、左チャンネル信号にはプリアンブルとして「Ｍ」が、右チャンネル信号にはプリアンブルとして「Ｗ」が付与される。但し、１９２フレーム毎に先頭のプリアンブルにはブロックの開始を表す「Ｂ」が付与される。すなわち、１ブロックは１９２フレームにより構成される。ブロックは、後述するチャンネルステータスを構成する単位である。
図９は、ＳＰＤＩＦ規格におけるサブフレーム構成を示す図である。サブフレームは、第０乃至第３１の計３２のタイムスロットから構成される。
第０乃至第３タイムスロットは、プリアンブル（Sync preamble）を示す。このプリアンブルは、上述のように左右チャンネルの区別やブロックの開始位置を表すために「Ｍ」、「Ｗ」または「Ｂ」の何れかを示す。
第４乃至第２７タイムスロットはメインデータフィールドであり、２４ビットコードレンジが採用される場合には全体が音声データを表す。また、２０ビットコードレンジが採用される場合には第８乃至第２７タイムスロットが音声データ（Audio sample word）を表す。後者の場合、第４乃至第７タイムスロットは追加情報（Auxiliary sample bits）として利用することができる。
第２８タイムスロットは、メインデータフィールドの有効フラグ（Validity flag）である。
第２９タイムスロットは、ユーザデータ（User data）の１ビット分を表す。各フレームにまたがってこの第２９タイムスロットを累積することによって一連のユーザデータを構成することができる。このユーザデータのメッセージは８ビットの情報ユニット（ＩＵ：Information Unit）を単位として構成され、１つのメッセージには３乃至１２９個の情報ユニットが含まれる。情報ユニット間には０乃至８ビットの「０」が存在し得る。情報ユニットの先頭は開始ビット「１」により識別される。メッセージ内の最初の７個の情報ユニットは予約されており、８個目以降の情報ユニットにユーザは任意の情報を設定することができる。メッセージ間は８ビット以上の「０」により分割される。
第３０タイムスロットは、チャンネルステータス（Channel status）の１ビット分を表す。各フレームにまたがってブロック毎に第３０タイムスロットを累積することによって一連のチャンネルステータスを構成することができる。なお、ブロックの先頭位置は、上述のように、プリアンブル（第０乃至第３タイムスロット）により示される。
第３１タイムスロットは、パリティビット（Parity bit）である。第４乃至第３１タイムスロットに含まれる「０」および「１」の数が偶数になるように、このパリティビットが付与される。
図１０は、ＳＰＤＩＦ規格における信号変調方式を示す図である。ＳＰＤＩＦ規格では、サブフレームのうちプリアンブルを除く第４乃至第３１タイムスロットがバイフェーズマーク変調される。
このバイフェーズマーク変調の際には、元の信号（ソースコーディング）の２倍速のクロックが用いられる。元の信号のクロックサイクルを前半と後半に分けると、前半のクロックサイクルのエッジで、バイフェーズマーク変調の出力は必ず反転する。また、後半クロックサイクルのエッジにおいて、元の信号が「１」を示しているときには反転し、元の信号が「０」を示しているときには反転しない。これにより、バイフェーズマーク変調された信号から元の信号におけるクロック成分を抽出できることになる。
図１１は、ＳＰＤＩＦ規格におけるプリアンブルのチャンネルコーディングを示す図である。上述のように、サブフレームのうち第４乃至第３１タイムスロットはバイフェーズマーク変調される。一方、第０乃至第３タイムスロットのプリアンブルは通常のバイフェーズマーク変調ではなく、２倍速のクロックに同期したビットパターンとして扱われる。すなわち、第０乃至第３タイムスロットの各タイムスロットに２ビットずつ割り当てることにより、同図のような８ビットパターンを得る。
直前の状態が「０」であれば、プリアンブル「Ｂ」には「１１１０１０００」が、「Ｍ」には「１１１０００１０」が、「Ｗ」には「１１００１００」がそれぞれ割り当てられる。一方、直前の状態が「１」であれば、プリアンブル「Ｂ」には「０００１０１１１」が、「Ｍ」には「０００１１１０１」が、「Ｗ」には「０００１１０１１」がそれぞれ割り当てられる。
このように、本発明の実施の形態によれば、リザーブライン３６２およびＨＰＤライン３６３において差動伝送されるイーサネット信号に重畳して、同相でＳＰＤＩＦ信号を伝送することができる。このＳＰＤＩＦ信号はクロック成分を含むため、シンク機器ではＳＰＤＩＦ信号そのものからクロック成分を抽出して、利用することができる。シンク機器がオーディオ機器であれば、抽出されたクロック成分を利用してオーディオ再生に使用することができる。伝送路にエラーが生じた場合には、その部分は消音（ミュート）してその次からのデータを再生することにより、リアルタイム性を担保することができる。
イーサネット信号は、パケット化された信号であり、伝送路にエラーが生じた場合にはＴＣＰ（Transmission Control Protocol）などの仕組みにより自動的に再送されるようになっており、信頼性の高い伝送が可能である。但し、音声信号伝送のようなリアルタイム性が必要な場合には、再送の間は、音声再生が停止される状態となる。また、通常の場合、ソフトウェアにより信号処理が行われるため、ハードウェアで処理するＳＰＤＩＦにくらべて遅延（LATENCY）が大きくなる。また、オーディオクロックを再生成するためにはＭＰＥＧ（Moving Picture Experts Group）−ＴＳ（Transport Stream）やＲＴＰ（Real-time Transport Protocol）におけるタイムスタンプが利用され、これらの処理もソフトウェアにより実現されることが多い。
このような異なる特性を有するイーサネット信号およびＳＰＤＩＦ信号を併用することにより、リアルタイム音声伝送と信頼性あるパケット情報伝送とを同時に実現することが可能である。以下では、本発明を適用した応用例について説明する。
図１２は、本発明の実施の形態によるシステム構成例を示す図である。ここでは、プレーヤ７１０と、ＡＶアンプ７２０と、スピーカ７３０と、テレビジョン受像機器７４０とからなるＡＶシステムを想定している。
プレーヤ７１０とＡＶアンプ７２０の間はＨＤＭＩ接続されており、プレーヤ７１０をソース機器とすると、ＡＶアンプ７２０がシンク機器となる。すなわち、信号線７１９はプレーヤ７１０からＡＶアンプ７２０へ一方向のＴＭＤＳ伝送を行う。ＡＶアンプ７２０とテレビジョン受像機器７４０の間も同様にＨＤＭＩ接続されており、ＡＶアンプ７２０をソース機器とすると、テレビジョン受像機器７４０がシンク機器となる。すなわち、信号線７２９はＡＶアンプ７２０からテレビジョン受像機器７４０へ一方向のＴＭＤＳ伝送を行う。これらＴＭＤＳ伝送を行う信号線７１９および７２９は、図１におけるＴＭＤＳチャンネル３１０乃至３３０に対応する。
また、ＡＶアンプ７２０とスピーカ７３０の間はアナログ接続されており、ＡＶアンプ７２０において再生された音声信号が信号線７２６を介してスピーカ７３０に出力される。
プレーヤ７１０は、内部クロック発生回路７１１と、クロック成分再構成回路７１２と、クロック切替器７１３と、制御マイコン７１４と、記録媒体アクセス部７１５と、復号部７１６とを備えている。
内部クロック発生回路７１１は、プレーヤ７１０の内部におけるクロック信号を発生する回路である。この内部クロック発生回路７１１は、例えば水晶発振子（クリスタル）などの発振子による発振振幅電圧を利用してクロック信号を生成する。
クロック成分再構成回路７１２は、信号線７２７を介してＡＶアンプ７２０から供給されたＳＰＤＩＦ信号に基づいてクロック成分を再構成する回路である。ここにいう信号線７２７は、図３におけるリザーブライン３６２およびＨＰＤライン３６３に対応する。
クロック切替器７１３は、内部クロック発生回路７１１において生成されたクロックまたはクロック成分再構成回路７１２において再構成されたクロックの何れかを選択して、出力するクロックを切り替える回路である。
制御マイコン７１４は、プレーヤ７１０の動作を制御するためのマイクロコンピュータである。この制御マイコン７１４は、クロック成分再構成回路７１２においてクロック成分が再構成されたことを検知すると、クロック成分再構成回路７１２からのクロックを選択するようクロック切替器７１３に対して指示する。
記録媒体アクセス部７１５は、クロック切替器７１３から出力されたクロックに従って、記録媒体７１７から映像信号および音声信号を読み出す回路である。
復号部７１６は、クロック切替器７１３から出力されたクロックに従って、記録媒体アクセス部７１５によって読み出された映像信号および音声信号を復号するものである。この復号部７１６によって復号された信号は信号線７１９を介してＡＶアンプ７２０にＴＭＤＳ伝送される。
ＡＶアンプ７２０は、信号線７１９を介してプレーヤ７１０から伝送された信号を受信し、その受信された信号のうち音声信号を増幅して信号線７２６を介してスピーカ７３０に音声を出力する。また、ＡＶアンプ７２０は、受信された信号のうち映像信号を、信号線７２９を介してテレビジョン受像機器７４０へ伝送する。
信号線７２７に対応するリザーブライン３６２およびＨＰＤライン３６３には、イーサネット信号が差動伝送されるとともに、ＳＰＤＩＦ信号が同相により重畳される。したがって、ＳＰＤＩＦ信号の受信側であるプレーヤ７１０では、リザーブライン３６２およびＨＰＤライン３６３の２本の信号の和をとることにより、差動伝送されているイーサネット信号が除去されてＳＰＤＩＦ信号が得られる。このＳＰＤＩＦ信号はＡＶアンプ７２０の内部で生成されたクロック成分を含んでいる。ＳＰＤＩＦ信号はバイフェーズマーク変調されて伝送されるため、例え無音信号であってもクロック成分はＡＶアンプ７２０からプレーヤ７１０に伝送される。すなわち、この例におけるＳＰＤＩＦ信号は有効な音声信号を含んでいなくてもよい。
この応用例によれば、ＡＶアンプ７２０において生成されたクロック信号がプレーヤ７１０に伝送され、その伝送されたクロック信号に従ってプレーヤ７１０からＡＶアンプ７２０に映像信号および音声信号を伝送することができる。したがって、ＡＶアンプ７２０のクロックをマスタクロックとしてプレーヤ７１０を動作させることができ、いわゆるジッタレス再生を実現することができる。これにより、ＡＶアンプ７２０において速度調整のために利用されるバッファを省くことができるようになる。また、各機器において生成されるクロックの精度に着目すると、一般にプレーヤよりもＡＶアンプの方がクロックの精度が高いことが多い。したがって、ＡＶアンプ７２０のクロックをマスタクロックとしてプレーヤ７１０を動作させることによって、音声信号の再生品質を向上させることができる。
このように、ＳＰＤＩＦ信号を伝送することにより、イーサネット信号だけでは困難な、送信側と受信側の周波数同期が簡易に行うことができ、映像信号や音声信号の再生のようなリアルタイム性を必要とされるアプリケーションに役立てることができる。なお、上述の応用例ではジッタレス再生の例について説明したが、ＳＰＤＩＦ信号におけるユーザデータやチャンネルステータスを利用することにより、リアルタイムにシンク機器からの情報を伝送することができる。例えば、ＡＶアンプ７２０における映像信号の再生フレームや音声信号の再生時刻などのタイムコードをユーザデータに含ませてプレーヤ７１０に伝送することにより、プレーヤ７１０とＡＶアンプ７２０との間で正確に同期を合わせることができる。
なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、以下に示すように特許請求の範囲における発明特定事項とそれぞれ対応関係を有するが、これに限定されるものではなく本発明の要旨を逸脱しない範囲において種々の変形を施すことができる。
なお、本発明の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。
ＨＤＭＩ規格によるインターフェースの概念構成図である。 ＨＤＭＩ規格によるコネクタのピン配置例を示す図である。 本発明の実施の形態におけるソース機器１００およびシンク機器２００の内部構成例について示す図である。 本発明の実施の形態におけるソース側送受信回路１４０およびシンク側送受信回路２５０の一構成例を示す図である。 本発明の実施の形態における動作の概要を示す図である。 本発明の実施の形態におけるシンク機種検出回路１１０およびソース機種検出回路２１０の構成例を示す図である。 本発明の実施の形態におけるプラグ接続検出回路１２０およびプラグ接続伝達回路２２０の構成例を示す図である。 ＳＰＤＩＦ規格におけるフレーム構成を示す図である。 ＳＰＤＩＦ規格におけるサブフレーム構成を示す図である。 ＳＰＤＩＦ規格における信号変調方式を示す図である。 ＳＰＤＩＦ規格におけるプリアンブルのチャンネルコーディングを示す図である。 本発明の実施の形態によるシステム構成例を示す図である。
符号の説明
１００ ソース機器
１１０ シンク機種検出回路
１２０ プラグ接続検出回路
１４０ ソース側送受信回路
１６０ イーサネット送受信回路
１７０ ＳＰＤＩＦ受信回路
２００ シンク機器
２１０ ソース機種検出回路
２２０ プラグ接続伝達回路
２５０ シンク側送受信回路
２６０ イーサネット送受信回路
２７０ ＳＰＤＩＦ送信回路
３００ ＨＤＭＩケーブル
３１０、３２０、３３０ ＴＭＤＳチャンネル
３４０ ＴＭＤＳクロックチャンネル
３５０ ディスプレイデータチャンネル（ＤＤＣ）
３６１ ＣＥＣライン
３６２ リザーブライン
３６３ ＨＰＤライン
４１０、４２０、４３０、４５０ 増幅器
４４１ インバータ
４４２、４６０ 加算器
５１０、５２０、５３０、５５０ 増幅器
５４１ インバータ
５４２、５７１、５７２ 加算器
７１０ プレーヤ
７１１ 内部クロック発生回路
７１２ クロック成分再構成回路
７１３ クロック切替器
７１４ 制御マイコン
７１５ 記録媒体アクセス部
７１６ 復号器
７１７ 記録媒体
７２０ ＡＶアンプ
７３０ スピーカ
７４０ テレビジョン受像機器

Claims (14)

  1. 第１の信号を差動信号として伝送路を介して外部機器へ送信する第１の送信手段と、
    第２の信号を同相信号として前記伝送路に重畳して前記外部機器へ送信する第２の送信手段と、
    前記伝送路に含まれる一対の差動伝送路を介して前記外部機器と通信を行う通信部であって、前記一対の差動伝送路のうち少なくとも一方の直流バイアス電位によって前記外部機器へ自装置の接続状態を通知する通信部と
    を具備するインターフェース回路。
  2. 前記第２の信号は、クロック成分を含む信号である請求項１記載のインターフェース回路。
  3. 前記第２の信号は、バイフェーズマーク変調された信号を含む請求項２記載のインターフェース回路。
  4. 前記第２の信号は、ＳＰＤＩＦ信号である請求項１記載のインターフェース回路。
  5. 前記伝送路における差動信号から前記第１の信号を取り除いて第３の信号として受信する受信手段をさらに具備する請求項１記載のインターフェース回路。
  6. 前記第１の送信手段および前記受信手段は、インターネットプロトコル（ＩＰ）に準拠した双方向通信を行う請求項５記載のインターフェース回路。
  7. 前記伝送路は、ＨＤＭＩケーブルを構成するリザーブラインおよびホットプラグ検出ラインである請求項５記載のインターフェース回路。
  8. 外部機器から伝送路を介して受信した差動信号から第１の信号を抽出する第１の受信手段と、
    前記外部機器から前記伝送路を介して受信した同相信号から第２の信号を抽出する第２の受信手段と、
    前記伝送路に含まれる一対の差動伝送路を介して前記外部機器と通信を行う通信部であって、前記一対の差動伝送路のうち少なくとも一方の直流バイアス電位によって前記外部機器からの接続状態の通知を受ける通信部と
    を具備するインターフェース回路。
  9. 前記第２の信号は、クロック成分を含む信号である請求項８記載のインターフェース回路。
  10. 前記第２の信号は、バイフェーズマーク変調された信号を含む請求項９記載のインターフェース回路。
  11. 前記第２の信号は、ＳＰＤＩＦ信号である請求項８記載のインターフェース回路。
  12. 第３の信号を差動信号として前記伝送路を介して前記外部機器へ送信する送信手段をさらに具備し、
    前記第１の受信手段は、前記伝送路における差動信号から前記第３の信号を取り除いて前記第１の信号を抽出する
    請求項８記載のインターフェース回路。
  13. 前記第１の受信手段および前記送信手段は、インターネットプロトコル（ＩＰ）に準拠した双方向通信を行う請求項１２記載のインターフェース回路。
  14. 前記伝送路は、ＨＤＭＩケーブルを構成するリザーブラインおよびホットプラグ検出ラインである請求項１２記載のインターフェース回路。
JP2007303185A 2007-11-22 2007-11-22 インターフェース回路 Active JP4434267B2 (ja)

Priority Applications (22)

Application Number Priority Date Filing Date Title
JP2007303185A JP4434267B2 (ja) 2007-11-22 2007-11-22 インターフェース回路
CN201310412363.1A CN103475610B (zh) 2007-11-22 2008-11-13 接口电路
EP08851218.1A EP2222040B1 (en) 2007-11-22 2008-11-13 Interface circuit
KR1020097014046A KR101007420B1 (ko) 2007-11-22 2008-11-13 인터페이스 회로
CN201410215064.3A CN103957449B (zh) 2007-11-22 2008-11-13 接口电路
KR1020107008094A KR101009188B1 (ko) 2007-11-22 2008-11-13 수신 장치, 출력 장치, 및 인터페이스 회로
PCT/JP2008/070693 WO2009066607A1 (ja) 2007-11-22 2008-11-13 インターフェース回路
KR1020107008095A KR101009230B1 (ko) 2007-11-22 2008-11-13 송신 장치, 출력 장치, 및 인터페이스 회로
CN201310412326.0A CN103533280B (zh) 2007-11-22 2008-11-13 接口电路
US12/451,270 US9036666B2 (en) 2007-11-22 2008-11-13 Interface circuit for transmitting digital signals between devices
CN200880016886.1A CN101682589B (zh) 2007-11-22 2008-11-13 接口电路
US12/771,126 US8824512B2 (en) 2007-11-22 2010-04-30 Interface circuit for receiving digital signals between devices
US12/844,425 US8260955B2 (en) 2007-11-22 2010-07-27 Interface circuit for transmitting and receiving digital signals between devices
US12/844,447 US8340138B2 (en) 2007-11-22 2010-07-27 Interface circuit
US12/844,398 US8000355B2 (en) 2007-11-22 2010-07-27 Interface circuit
US13/569,461 US8639841B2 (en) 2007-11-22 2012-08-08 Interface circuit for transmitting and receiving digital signals between devices
US13/600,858 US9191136B2 (en) 2007-11-22 2012-08-31 Interface circuit
US14/098,783 US9009335B2 (en) 2007-11-22 2013-12-06 Interface circuit for transmitting and receiving digital signals between devices
US14/621,779 US9231720B2 (en) 2007-11-22 2015-02-13 Interface circuit for transmitting and receiving digital signals between devices
US14/940,365 US9667369B2 (en) 2007-11-22 2015-11-13 Interface circuit for transmitting and receiving digital signals between devices
US15/491,485 US10033553B2 (en) 2007-11-22 2017-04-19 Interface circuit for transmitting and receiving digital signals between devices
US16/008,505 US20180294998A1 (en) 2007-11-22 2018-06-14 Interface Circuit For Transmitting And Receiving Digital Signals Between Devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007303185A JP4434267B2 (ja) 2007-11-22 2007-11-22 インターフェース回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010001615A Division JP4596085B2 (ja) 2010-01-07 2010-01-07 インターフェース回路

Publications (2)

Publication Number Publication Date
JP2009130606A JP2009130606A (ja) 2009-06-11
JP4434267B2 true JP4434267B2 (ja) 2010-03-17

Family

ID=40667431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007303185A Active JP4434267B2 (ja) 2007-11-22 2007-11-22 インターフェース回路

Country Status (6)

Country Link
US (12) US9036666B2 (ja)
EP (1) EP2222040B1 (ja)
JP (1) JP4434267B2 (ja)
KR (3) KR101009188B1 (ja)
CN (4) CN103957449B (ja)
WO (1) WO2009066607A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5347831B2 (ja) * 2009-08-21 2013-11-20 株式会社デンソー 通信システム
US8886852B2 (en) 2009-09-14 2014-11-11 Cadence Design Systems, Inc. Techniques for achieving complete interoperability between different types of data and multimedia interfaces in handheld devices
US9197023B2 (en) 2009-09-14 2015-11-24 Cadence Design Systems, Inc. Apparatus for enabling simultaneous content streaming and power charging of handheld devices
US8949481B2 (en) * 2009-09-14 2015-02-03 Cadence Design Systems, Inc. Techniques for achieving complete interoperability between different types of multimedia display interfaces
US9234930B2 (en) 2010-02-10 2016-01-12 Lattice Semiconductor Corporation Determination of physical connectivity status of devices based on electrical measurement
JP2013085224A (ja) * 2011-07-29 2013-05-09 D & M Holdings Inc コンテンツデータ伝送システム及びコンテンツデータ伝送方法
JP6031745B2 (ja) 2011-10-17 2016-11-24 ソニー株式会社 送信装置、送信方法および受信装置
JP5284454B2 (ja) 2011-12-27 2013-09-11 株式会社東芝 送信装置、受信装置、及び通信経路切り替え方法
EP2620937A3 (en) * 2012-01-27 2014-11-05 Samsung Electronics Co., Ltd. Signal Processing Apparatus, Display Apparatus, Display System, Method for Processing Signal, and Method for Processing Audio Signal
JP6003102B2 (ja) * 2012-03-06 2016-10-05 ソニー株式会社 データ受信回路、データ送信回路、データ送受信装置、データ伝送システムおよびデータ受信方法
CN111343460B (zh) * 2014-02-07 2023-10-20 索尼公司 接收装置、显示设备及接收方法
KR102452212B1 (ko) * 2014-06-12 2022-10-11 소니그룹주식회사 인터페이스 회로 및 정보 처리 시스템
US10917603B2 (en) 2014-07-03 2021-02-09 Sony Corporation Interface circuit, transmission system, and transmission direction control method
WO2016052187A1 (ja) 2014-09-29 2016-04-07 ソニー株式会社 送信装置、送信方法、受信装置および受信方法
WO2016052185A1 (ja) 2014-09-29 2016-04-07 ソニー株式会社 送信装置、送信方法、受信装置および受信方法
US10832633B2 (en) 2016-08-03 2020-11-10 Samsung Electronics Co., Ltd. Sink device and power control method therefor
KR102500291B1 (ko) * 2016-09-05 2023-02-16 삼성전자주식회사 통신 인터페이스 장치 및 디스플레이 장치
US10506139B2 (en) * 2017-08-03 2019-12-10 Mediatek Inc. Reconfigurable pin-to-pin interface capable of supporting different lane combinations and/or different physical layers and associated method
CN112136176B (zh) 2018-05-23 2024-06-18 索尼公司 发送设备、发送方法、接收设备和接收方法
WO2022014005A1 (ja) * 2020-07-16 2022-01-20 シャープＮｅｃディスプレイソリューションズ株式会社 電子機器、及び接続検査方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983396A (ja) * 1995-09-07 1997-03-28 Sony Corp 受信機
JP2760325B2 (ja) * 1995-09-22 1998-05-28 日本電気株式会社 加入者回路
US5872471A (en) 1995-12-25 1999-02-16 Hitachi, Ltd. Simultaneous bidirectional transmission circuit
US5889820A (en) 1996-10-08 1999-03-30 Analog Devices, Inc. SPDIF-AES/EBU digital audio data recovery
US6307543B1 (en) * 1998-09-10 2001-10-23 Silicon Image, Inc. Bi-directional data transfer using two pair of differential lines as a single additional differential pair
US6600747B1 (en) * 1998-09-17 2003-07-29 Dell Products L.P. Video monitor multiplexing circuit
US6940973B1 (en) 1999-06-07 2005-09-06 Bell Canada Method and apparatus for cancelling common mode noise occurring in communications channels
CA2393029A1 (en) 1999-12-02 2001-06-07 Qualcomm Incorporated Apparatus and method for decoding digital image and audio signals
EP1302023B1 (en) 2000-04-24 2007-10-17 Broadcom Corporation System and method for providing power over a home phone line network
JP2002204272A (ja) 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 信号伝送装置および信号伝送システム
US7295578B1 (en) * 2001-09-12 2007-11-13 Lyle James D Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link
US6985005B1 (en) * 2001-11-20 2006-01-10 Silicon Image Differential amplifiers using asymmetric transfer characteristics to suppress input noise in output logic signals
US6813483B1 (en) 2002-02-27 2004-11-02 Lsi Logic Corporation Method and system for improving noise margin in a receiver circuit
US20050015480A1 (en) * 2003-05-05 2005-01-20 Foran James L. Devices for monitoring digital video signals and associated methods and systems
JP4492920B2 (ja) 2003-05-27 2010-06-30 ルネサスエレクトロニクス株式会社 差動信号伝送システム
US7826562B2 (en) * 2003-05-28 2010-11-02 Panasonic Corporation Digital interface receiver apparatus
US7991096B1 (en) 2003-06-02 2011-08-02 Silicon Image, Inc. Data sampling method and apparatus using through-transition counts to reject worst sampling position
US7190742B2 (en) 2003-06-19 2007-03-13 Applied Micro Circuits Corporation Differential receiver circuit with electronic dispersion compensation
US7292637B2 (en) * 2003-12-17 2007-11-06 Rambus Inc. Noise-tolerant signaling schemes supporting simplified timing and data recovery
US7269673B2 (en) 2004-02-18 2007-09-11 Silicon Image, Inc. Cable with circuitry for asserting stored cable data or other information to an external device or user
ATE389269T1 (de) * 2004-04-05 2008-03-15 Wireless Audio Ip B V Drahtloses audioübertragungssystem und -verfahren mit dynamischer zeitschlitzzuweisung
JP4357356B2 (ja) * 2004-05-10 2009-11-04 株式会社東芝 映像信号受信装置及び映像信号受信方法
JP4427733B2 (ja) * 2004-07-16 2010-03-10 ソニー株式会社 映像音声処理システム、アンプ装置および音声遅延処置方法
JP4665486B2 (ja) * 2004-11-04 2011-04-06 パナソニック株式会社 音声信号遅延装置
WO2007032079A1 (ja) * 2005-09-15 2007-03-22 Fujitsu Limited 抵抗を用いたハイブリッド回路
JPWO2007049556A1 (ja) * 2005-10-26 2009-04-30 パナソニック株式会社 映像音声出力装置
US20070143801A1 (en) * 2005-12-20 2007-06-21 Madonna Robert P System and method for a programmable multimedia controller
KR100736494B1 (ko) * 2006-02-14 2007-07-06 엘지전자 주식회사 호환성을 개선한 뮤트플랙 설정방법 및 이 방법을 이용한하이디피니션 멀티미디어 인터페이스 시스템
JP4575324B2 (ja) 2006-03-29 2010-11-04 株式会社東芝 Ａｖ装置及びその制御方法
US7482837B2 (en) * 2006-04-10 2009-01-27 Atmel Corporation System and method for combining signals on a differential I/O link
JP5003930B2 (ja) 2006-04-28 2012-08-22 荒川化学工業株式会社 オーバーコートクリア塗料用ポリエステル樹脂およびそれを用いたオーバーコートクリア塗料樹脂組成物
JP3952077B1 (ja) * 2006-06-06 2007-08-01 オンキヨー株式会社 ホットプラグ信号検出装置、ソース機器およびリピータ機器
US7391231B2 (en) 2006-06-19 2008-06-24 International Business Machines Corporation Switch selectable terminator for differential and pseudo-differential signaling
US7397283B2 (en) * 2006-09-29 2008-07-08 Parade Technologies, Ltd. Digital A/V transmission PHY signaling format conversion, multiplexing, and de-multiplexing
TWI423640B (zh) * 2006-11-07 2014-01-11 Sony Corp Sending device, sending method, receiving device, receiving method, and communication cable
TW200822731A (en) * 2006-11-09 2008-05-16 Realtek Semiconductor Corp Receiving device of audio-video system
US20080133249A1 (en) * 2006-11-30 2008-06-05 Hashiguchi Kohei Audio data transmitting device and audio data receiving device
JP4773943B2 (ja) 2006-12-27 2011-09-14 キヤノン株式会社 画像再生装置及びその制御方法
US8565337B2 (en) 2007-02-07 2013-10-22 Valens Semiconductor Ltd. Devices for transmitting digital video and data over the same wires
US20090052208A1 (en) 2007-08-25 2009-02-26 Changrong Li Apparatus to Extend HDMI Connections over a Single Ethernet CAT Cable
US20080155635A1 (en) * 2008-02-13 2008-06-26 Paltronics, Inc. System and/or method for high-definition media distribution

Also Published As

Publication number Publication date
US20180294998A1 (en) 2018-10-11
US9231720B2 (en) 2016-01-05
US20170230205A1 (en) 2017-08-10
US20100290540A1 (en) 2010-11-18
US9009335B2 (en) 2015-04-14
US20150163001A1 (en) 2015-06-11
CN103475610A (zh) 2013-12-25
CN103475610B (zh) 2015-05-20
EP2222040B1 (en) 2019-05-29
US9667369B2 (en) 2017-05-30
KR20100051130A (ko) 2010-05-14
US8340138B2 (en) 2012-12-25
US20130064309A1 (en) 2013-03-14
US20100232522A1 (en) 2010-09-16
US20100128182A1 (en) 2010-05-27
CN103957449A (zh) 2014-07-30
CN101682589A (zh) 2010-03-24
CN103533280A (zh) 2014-01-22
US10033553B2 (en) 2018-07-24
US20100290539A1 (en) 2010-11-18
US8000355B2 (en) 2011-08-16
US20100290541A1 (en) 2010-11-18
US9036666B2 (en) 2015-05-19
KR20100047823A (ko) 2010-05-10
US20120328120A1 (en) 2012-12-27
US20140126587A1 (en) 2014-05-08
EP2222040A1 (en) 2010-08-25
US9191136B2 (en) 2015-11-17
KR101007420B1 (ko) 2011-01-12
US8824512B2 (en) 2014-09-02
CN103533280B (zh) 2016-03-09
JP2009130606A (ja) 2009-06-11
EP2222040A4 (en) 2016-04-06
WO2009066607A1 (ja) 2009-05-28
CN103957449B (zh) 2016-05-11
KR20100051129A (ko) 2010-05-14
US20160072603A1 (en) 2016-03-10
CN101682589B (zh) 2014-06-18
KR101009230B1 (ko) 2011-01-19
KR101009188B1 (ko) 2011-01-18
US8260955B2 (en) 2012-09-04
US8639841B2 (en) 2014-01-28

Similar Documents

Publication Publication Date Title
JP4434267B2 (ja) インターフェース回路
EP2169658A2 (en) Interface circuit and video apparatus
JP2009278152A (ja) インターフェース回路
JP6863282B2 (ja) 受信装置および受信方法
JP4596087B2 (ja) インターフェース回路
JP4596085B2 (ja) インターフェース回路
WO2016052185A1 (ja) 送信装置、送信方法、受信装置および受信方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091221

R151 Written notification of patent or utility model registration

Ref document number: 4434267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250