WO2007058280A1 - 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 - Google Patents

電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 Download PDF

Info

Publication number
WO2007058280A1
WO2007058280A1 PCT/JP2006/322896 JP2006322896W WO2007058280A1 WO 2007058280 A1 WO2007058280 A1 WO 2007058280A1 JP 2006322896 W JP2006322896 W JP 2006322896W WO 2007058280 A1 WO2007058280 A1 WO 2007058280A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
substrate
main surface
insulating substrate
component sealing
Prior art date
Application number
PCT/JP2006/322896
Other languages
English (en)
French (fr)
Inventor
Toshihiko Maeda
Katsuyuki Yoshida
Kouzou Makinouchi
Original Assignee
Kyocera Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005340842A external-priority patent/JP4731291B2/ja
Priority claimed from JP2005353227A external-priority patent/JP4781098B2/ja
Application filed by Kyocera Corporation filed Critical Kyocera Corporation
Priority to US12/094,132 priority Critical patent/US7932594B2/en
Priority to EP06832776.6A priority patent/EP1961696B1/en
Priority to CN2006800502016A priority patent/CN101351399B/zh
Publication of WO2007058280A1 publication Critical patent/WO2007058280A1/ja

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093—Conductive package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Definitions

  • Electronic component sealing substrate plural-shaped electronic component sealing substrate, electronic device using electronic component sealing substrate, and method of manufacturing electronic device
  • the present invention relates to an electronic component sealing substrate for sealing a microelectromechanical mechanism of an electronic component, an electronic component sealing substrate having a plurality of forms, and an electronic component sealing substrate.
  • the present invention relates to an electronic device formed by sealing a microelectromechanical mechanism of a component and a method for manufacturing the electronic device.
  • MEMS Micro Electronical Mechanical 'System
  • micro-electromechanical mechanism As such a micro-electromechanical mechanism, a very wide range of fields such as sensors such as accelerometers, pressure sensors, and actuators, and micromirror devices and optical devices in which a fine mirror body is movably formed are prototyped. Developed.
  • FIG. 9 is a cross-sectional view showing a configuration example of an electronic component having such a micro-electromechanical mechanism and a conventional electronic device configured by hermetically sealing the electronic component.
  • the main surface of the semiconductor substrate 121 on which the micro electro mechanical mechanism 122 is formed is supplied with electric power to the micro electro mechanical mechanism 122 or an electric signal from the micro electro mechanical mechanism 122 to an external electric circuit.
  • the electrode 123 is used to electrically connect the microelectromechanical mechanism 122.
  • the semiconductor substrate 121, the microelectromechanical mechanism 122, and the electrode 123 constitute one electronic component 124.
  • the electronic component 124 is housed in the recessed portion A of the electronic component housing package (hereinafter also simply referred to as “package”) 131 having the recessed portion A for housing the electronic component, and the electrode 123 of the electronic component 124 is mounted. After connecting to the electrode pad 132 of the package 131 via a conductive connecting material such as a bonding wire 133, the recess A of the knock 131 is covered with the lid 134. Thus, the electronic device 124 is hermetically sealed in the recess A to form an electronic device. In this case, the electronic component 124 needs to be hermetically sealed in a hollow state so as not to hinder the operation of the micro electro mechanical mechanism 122.
  • a microelectronic device that is hermetically sealed by connecting a wiring conductor 135 that is formed so as to be led out from the electrode pad 132 of the package 131 to the outer surface is connected to an external electric circuit.
  • the mechanical mechanism 122 is electrically connected to an external electric circuit through the electrode 123, the bonding wire 133, the electrode pad 132, and the wiring conductor 135.
  • Such an electronic component 124 spreads a plurality of micro-electromechanical mechanisms 122.
  • the semiconductor mother substrate is manufactured by arranging the semiconductor mother substrate in vertical and horizontal directions and dividing the semiconductor mother substrate into individual pieces.
  • the cutting powder of the semiconductor base substrate such as silicon is attached to the micro electro mechanical mechanism 122 so that the micro electro mechanical mechanism 122 is not destroyed.
  • the electronic device it is necessary to protect the individual electronic components 124 before cutting them, or to individually seal the individual electronic components 124 in the package 131. The productivity of was poor and practical application was difficult.
  • microelectromechanical mechanisms are used in, for example, radio frequency (RF) technology
  • RF radio frequency
  • the electrode is electrically connected to the microelectromechanical mechanism.
  • the distance between the electrical connection path leading to the external electric circuit and the microelectromechanical mechanism becomes short, electromagnetic interference is induced between them, and as a result, for example, in an electronic device. Due to the unstable mechanical and electrical operation of the microelectromechanical mechanism, there is a problem that the reliability is likely to be lowered.
  • the present invention has been devised in order to solve the above-mentioned problems, and its purpose is to suppress the influence of electromagnetic coupling and high-frequency noise between the electrical connection path and the microelectromechanical mechanism.
  • Electronic component sealing substrate that makes it possible to configure an electronic device, a plurality of forms of electronic component sealing substrate, an electronic device including such an electronic component sealing substrate, and such It is an object of the present invention to provide an electronic device manufacturing method for manufacturing an electronic device with high productivity.
  • An electronic component sealing substrate is an electronic component having a semiconductor substrate, a microelectromechanical mechanism formed on a main surface of the semiconductor substrate, and an electrode electrically connected to the microelectromechanical mechanism.
  • An insulating substrate having a surface, and a wiring conductor having one end led out to the first main surface of the insulating substrate, and one end electrically connected to the electrode of the electronic component, The one end of the wiring conductor is located outside a bonding portion between the main surface of the semiconductor substrate and the first main surface of the insulating substrate.
  • This electronic component sealing substrate is referred to as a “first electronic component sealing substrate”.
  • the first electronic component sealing substrate includes a conductor layer to which a reference potential is supplied inside the insulating substrate.
  • This electronic component sealing substrate is referred to as a “second electronic component sealing substrate”.
  • the first electronic component sealing substrate is formed inside the insulating substrate. And at least a pair of capacitance forming electrodes electrically connected to the wiring conductor, and a resistor formed inside the insulating substrate and electrically connected to the capacitance forming electrode. .
  • This electronic component sealing substrate is preferably referred to as a “third electronic component sealing substrate”.
  • the insulating substrate is preferably the capacitor forming electrode. The relative permittivity is higher in the intermediate region than in the other regions.
  • This electronic component sealing substrate is referred to as a “fourth electronic component sealing substrate”.
  • the third or fourth electronic component sealing substrate includes a connection pad formed on the first main surface of the insulating substrate and electrically connected to the one end of the wiring conductor,
  • the resistor is disposed inside the insulating substrate immediately below the connection pad, and the distance between the capacitor forming electrode and the connection pad is determined by the distance between the resistor and the connection. Longer than the distance between the pads.
  • This electronic component sealing substrate is referred to as a “fifth electronic component sealing substrate”.
  • the resistor is the connection pad or a part of the wiring conductor adjacent to the connection pad.
  • This electronic component sealing substrate is referred to as a “sixth electronic component sealing substrate”.
  • a reference potential is supplied between the first main surface of the insulating substrate and the capacitance forming electrode.
  • a conductor layer is provided.
  • This electronic component sealing substrate is referred to as a “seventh electronic component sealing substrate”.
  • any one of the first to seventh electronic component sealing substrates includes a plurality of mounting pads formed on a second main surface opposite to the first main surface of the insulating substrate.
  • the mounting pad is disposed in a mounting region on the second main surface, and the mounting region is located inside a bonding portion between the semiconductor substrate and the insulating substrate on the first main surface.
  • This area is opposed to three or less of the four divided areas of the first main surface described above, which are divided by a straight line that divides the area into four equal parts through the center of the area.
  • This electronic component sealing substrate is referred to as an “eighth electronic component sealing substrate”.
  • the electronic component sealing substrate according to any one of the first to seventh is preferably provided with the insulation.
  • the straight line divides the region inside the bonding portion between the semiconductor substrate and the insulating substrate on the first main surface into four equal parts, and is divided into four divisional halves extending toward the outer periphery of the central force of the region. It is a line that faces three or less of the straight lines.
  • This electronic component sealing substrate is referred to as a “ninth electronic component sealing substrate”.
  • the electronic component sealing substrate according to the present invention has a plurality of regions constituting any one of the first to ninth electronic component sealing substrates.
  • An electronic device includes any one of first to ninth electronic component sealing substrates, a semiconductor substrate, a microelectromechanical mechanism formed on a main surface of the semiconductor substrate, and the microelectronic mechanical mechanism. And an electronic component having an electrode electrically connected to the electrode. This electronic component is called “first electronic device”.
  • the electronic component sealing substrate includes a conductor layer to which a reference potential is supplied inside the insulating substrate, and the main substrate of the semiconductor substrate is provided.
  • the surface and the first main surface of the insulating substrate are joined by a sealing material made of a conductive material that hermetically seals the microelectromechanical mechanism, and the sealing material is bonded to the conductor layer. Electrically connected.
  • This electronic component is called a “second electronic component”.
  • the first or second electronic component is formed on the first main surface of the insulating substrate and electrically connected to the one end of the wiring conductor; A conductive connection material formed on the connection pad and electrically connected to the electrode of the electronic component.
  • This electronic component is called “third electronic component”.
  • the third electronic component covers the conductive bonding material outside the sealing material between the main surface of the semiconductor substrate and the first main surface of the insulating substrate. It is provided with a grease material filled as described above.
  • An electronic device manufacturing method includes a plurality of electronic component regions in which a plurality of electronic component regions in which a microelectromechanical mechanism and electrodes electrically connected to the microelectromechanical mechanism are formed are formed on a semiconductor substrate.
  • FIG. 1A is a plan view showing a configuration example of an embodiment of a wiring board and an electronic device including an electronic component sealing substrate according to the first embodiment of the present invention
  • FIG. 1B is a plan view of FIG.
  • FIG. 3 is a cross-sectional view taken along line II of the electronic device shown in FIG.
  • FIG. 2 is a cross-sectional view showing another configuration example of the electronic apparatus including the electronic component sealing substrate according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view showing a configuration example when a plurality of electronic component sealing substrates according to the first embodiment are formed.
  • 4A to 4D are diagrams illustrating an example of the manufacturing method of the electronic device according to the first embodiment in the order of steps.
  • FIG. 5 is a cross-sectional view showing a configuration example of an electronic device provided with an electronic component sealing substrate according to the second embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing a configuration example of an electronic device including an electronic component sealing substrate according to the third embodiment of the present invention.
  • FIG. 7 is a plan view showing the surface on the side where the mounting pads of the electronic component sealing substrate according to the third embodiment are formed.
  • FIG. 8 is a plan view showing the surface on the side where the mounting pads of the electronic component sealing substrate according to the third embodiment are formed.
  • FIG. 9 is a cross-sectional view showing a configuration example of a conventional electronic component sealing substrate and an electronic device.
  • FIG. 1A is a plan view showing a configuration example of an electronic device including an electronic component sealing substrate according to the first embodiment of the present invention
  • FIG. 1B is a diagram of the electronic device shown in FIG. 1A
  • FIG. 6 is a cross-sectional view taken along line I—I.
  • an electronic device 1 according to the present embodiment includes an electronic component sealing substrate for sealing an electronic component 2 and a microelectromechanical mechanism 3 included in the electronic component 2. 4 is provided.
  • the electronic component 2 includes a semiconductor substrate 5, a micro electro mechanical mechanism 3 formed on the main surface of the semiconductor substrate 5, and an electrode 6 electrically connected to the micro electro mechanical mechanism 3.
  • the electronic component sealing substrate 4 is formed on the insulating substrate 7, the wiring conductor 8 formed on the insulating substrate 7, the connection pad 9 and the annular conductor pattern 10 formed on one main surface of the insulating substrate 7, and the connection pad 9.
  • the formed conductive bonding material 11 and the sealing material 12 formed on the annular conductor pattern 10 are provided.
  • connection pad 9 on the insulating substrate 7 is electrically connected to the electrode 6 of the electronic component 2 through the conductive bonding material 11.
  • the insulating substrate 7 is bonded to the main surface of the semiconductor substrate 5 via the annular conductor pattern 10 and the sealing material 12, and the micro electro mechanical mechanism 3 is hermetically sealed.
  • the microelectromechanical mechanism 3 in the present invention includes, for example, an electric switch, an inductor, a capacitor, a resonator, an antenna, a microrelay, an optical switch, a magnetic head for a hard disk, a microphone, a biosensor, a DNA chip, a microreactor, a printhead, and an acceleration. It is an electronic device having functions of various sensors such as sensors and pressure sensors, and display devices. This is a part made by the so-called micromachining method based on semiconductor microfabrication technology, and has a size of about 10 ⁇ m to several hundred ⁇ m per element.
  • the insulating substrate 7 functions as a lid for sealing the microelectromechanical mechanism 3 and also functions as a base for forming the connection pads 9 and the annular conductor pattern 10.
  • This insulating substrate 7 is composed of an aluminum oxide sintered body, an aluminum nitride sintered body, It is made of a ceramic material such as a tough sintered body, a silicon carbide sintered body, a silicon nitride sintered body, or a glass ceramic sintered body.
  • the insulating substrate 7 is made of, for example, an aluminum oxide sintered body, a green sheet formed by forming a raw material powder such as an acid medium and glass powder on the sheet is laminated and fired. It is formed by doing.
  • the insulating substrate 7 is not limited to being formed of an aluminum oxide sintered body, and it is preferable to select a substrate that is suitable for the application and the characteristics of the microelectromechanical mechanism 3 to be hermetically sealed.
  • the insulating substrate 7 is mechanically bonded to the semiconductor substrate 5 via the sealing material 12, the reliability of the bonding with the semiconductor substrate 5, that is, the hermeticity of sealing of the microelectromechanical mechanism 3 is increased.
  • An example of such a material is a mullite sintered body.
  • glass ceramics sintering such as an acid-aluminum monoborosilicate glass system in which the thermal expansion coefficient is approximated to the semiconductor substrate 5 by adjusting the kind and addition amount of the glass component. Examples include the body.
  • a glass ceramic sintered body obtained by sintering glass containing a borosilicate glass system in an acid-aluminum filler can form a wiring conductor on the wiring conductor 8 with a low electrical resistance, copper and silver, and the ratio. Because of its low dielectric constant and the ability to prevent electrical signal delays, it is the preferred material for the insulating substrate 7 that handles high-frequency signals.
  • the insulating substrate 7 has a shape as long as it has a function as a lid for sealing the micro electro mechanical mechanism 3 and a function as a base for forming the connection pad 9 and the annular conductor pattern 10. Is not particularly limited.
  • the top surface of the insulating substrate 7 shown in FIG. 1B that is, the main surface of the insulating substrate 7 on the side where the micro electro mechanical mechanism 3 is sealed is placed inside the micro electro mechanical mechanism 3 of the electronic component 2.
  • the recess 13 may be formed. If a part of the micro electro mechanical mechanism 3 is accommodated in the recess 13, the height of the sealing material 12 surrounding the micro electro mechanical mechanism 3 can be kept low. This is advantageous for the conversion.
  • the external dimensions of the insulating substrate 7 when viewed in plan are preferably rectangular, for example, in order to reduce the size of the electronic device 1 and the length of one side of the square is about several mm. .
  • the annular conductor pattern 10 has a shape capable of accommodating the microelectromechanical mechanism 3 inside on the upper surface of the insulating substrate 7.
  • the annular conductor pattern 10 functions as a brazing metal layer for joining the sealing material 12 that forms the sealing space of the micro electro mechanical mechanism 3.
  • the annular conductor pattern 10 is made of a metal material such as copper, silver, gold, noradium, tungsten, molybdenum, and manganese.
  • annular conductor pattern 10 is made of copper
  • an electrode paste in which an appropriate organic binder and solvent are added and mixed with copper powder and glass powder is printed on the green sheet to be the insulating substrate 7 by screen printing or the like. This is formed by firing together with a green sheet.
  • the sealing material 12 is formed on the annular conductor pattern 10 so as to accommodate the microelectromechanical mechanism 3 inside thereof, and is interposed between the semiconductor substrate 5 and the insulating substrate 7.
  • the sealing material 12 functions as a side wall for hermetically sealing the micro electromechanical mechanism 3 of the electronic component 2 inside.
  • the thickness of the sealing material 12 corresponds to the thickness of the sealing space of the microelectromechanical mechanism 3, and therefore the microelectromechanical mechanism has a simple structure.
  • the sealing space can be formed.
  • the sealing material 12 is, for example, a joining member such as a solder such as tin-silver and tin-silver-copper, a low melting point brazing material such as gold-tin brazing, and a high melting point brazing material such as silver germanium. It is made of a known metal material, conductive adhesive such as epoxy resin containing metal powder, or resin material such as epoxy resin adhesive.
  • the sealing material 12 a metal material such as iron-nickel alloy such as iron-nickel-cobalt alloy or iron-nickel alloy, oxygen-free copper, aluminum, stainless steel, copper-tungsten alloy, copper-molybdenum alloy, or the like Conductive film etc. were formed using a metal layer such as Au, Ag, Cu, Al, Pt, Pd etc. on inorganic materials such as acid-aluminum sintered bodies and glass ceramics sintered bodies. It is possible to use a material coated with tin-silver or tin-silver-copper solder.
  • the sealing material 12 may be made of a conductive material or may be made of an insulating material.
  • the sealing material 12 also has a soldering force
  • a solder paste is applied onto the annular conductor pattern 10 and heated to be joined to each other, thereby forming the annular conductor pattern 1.
  • a sealing material 12 made of solder can be formed on 0.
  • the micro electromechanical mechanism 3 is hermetically sealed inside the sealing material 12 by bonding the sealing material 12 to the lower surface of the semiconductor substrate 5. .
  • a solder such as tin-silver type, a low melting point brazing material such as gold-tin brazing, or a high melting point brazing material such as silver-germanium type.
  • a method of joining via a joining material such as the above can be used.
  • the encapsulant 12 is formed with solder applied on the annular conductor pattern 10, the annular conductor pattern 10 on the insulating substrate 7 and the semiconductor substrate 5 are aligned via the solder paste, By melting this solder paste using means such as reflow, the insulating substrate 7 is mechanically bonded to the semiconductor substrate 5 via the sealing material 12.
  • a sealing space for hermetically sealing the microelectromechanical mechanism 3 is formed on the inner side of the sealing material 12.
  • connection pads 9 that are electrically connected to the electrodes 6 of the electronic component 2 are formed.
  • the connection pad 9 is connected to the wiring conductor 8 formed inside the insulating substrate 7.
  • the wiring conductor 8 is, for example, a through conductor formed so as to penetrate the insulating substrate 7 in the thickness direction, and seals the lower surface of the insulating substrate 7, that is, the microelectromechanical mechanism 3 in the insulating substrate 7. Derived to the main surface opposite to the main surface.
  • the wiring conductor 8 may be led out to the side surface of the insulating substrate 7.
  • the wiring conductor 8 may be composed of vias provided in the green sheet layer constituting the insulating substrate 7 after firing and internal conductors formed between the green sheet layers.
  • a mounting pad (not shown) is formed at the end of the wiring conductor 2 led out to the lower surface or the side surface of the insulating substrate 7, and this mounting pad is connected to an external electric circuit, for example, a solder made of tin-lead solder. By bonding via external terminals 17 such as bumps, the electrodes 6 of the electronic component 2 are electrically connected to an external electric circuit.
  • the wiring conductor 8 and the connection pad 9 are electrically connected to the electrode 6 of the electronic component 2 through the conductive bonding material 11 formed on the connection pad 9.
  • the wiring conductor 8 and the connection pad 9 are provided on the bottom surface of the insulating substrate 7 so that the electrode 6 can be electrically connected to an external electric circuit. And has a function to derive to the side.
  • the conductive bonding material 11 is made of a metal material such as a tin-silver solder, a tin-silver-copper solder, a low melting solder such as gold-tin solder, and a high melting solder such as silver germanium, and a metal powder. It is formed of a conductive adhesive such as epoxy resin contained therein.
  • the sealing material 12 is a solder such as tin-silver, tin-silver-copper, low melting point solder such as gold-tin solder, and high melting point solder such as silver germanium.
  • tin-silver tin-silver-copper
  • low melting point solder such as gold-tin solder
  • high melting point solder such as silver germanium.
  • it can be formed together with the sealing material 12 by vacuum evaporation or by coating and melting a brazing paste. Thereby, the productivity of the electronic device 1 can be further increased.
  • the electrode 6 of the electronic component 2 is connected to the lower surface or the insulating substrate 7 via the conductive bonding material 11, the connection pad 9 and the wiring conductor 8. Derived to the side. Then, the end of the wiring conductor 8 led out to the lower surface or side surface of the insulating substrate 7 is joined to the external electric circuit via tin-lead solder or the like, so that the electrode 6 of the electronic component 2 and the external electric circuit are electrically connected. Connected to.
  • wiring conductors 8 and connection pads 9 are made of a metal material such as copper, silver, gold, iron ⁇ radium, tungsten, molybdenum, and manganese.
  • the wiring conductor 8 is made of copper
  • a copper paste obtained by adding an appropriate organic binder and solvent to copper powder and glass powder is printed on the green sheet to be the insulating substrate 7 by screen printing or the like. It is formed by firing together with a green sheet.
  • the upper surface of the insulating substrate 7 that constitutes the electronic component sealing substrate 4 and the lower surface of the semiconductor substrate 9 that constitutes the electronic component 2 are opposed to each other, and are aligned and bonded to each other.
  • the mechanical mechanism 3 is sealed. That is, the insulating substrate 7 and the semiconductor substrate 5 are joined via the sealing material 12 interposed between the annular conductor pattern 10 and the semiconductor substrate 5, and the micro electromechanical mechanism 3 is hermetically sealed inside the sealing material 12. Stopped.
  • the electrode 6 electrically connected to the microelectromechanical mechanism 3 is led out of the sealed space via the conductive bonding material 11, the connection pad 9, and the wiring conductor 8, and is electrically connected to the external electric circuit. Connected. This makes it possible to input and output signals between the microelectromechanical mechanism 3 and the external electric circuit. These signals are transmitted between the microelectromechanical mechanism 3 and the external electric circuit, the electrode 6, It is transmitted along the conductive bonding material 11, the connection pad 9 and the wiring conductor 8.
  • connection pads 9 are formed outside the annular conductor pattern 10. Since the connection pad 9 is arranged outside the annular conductor pattern 10 for depositing the sealing material 12, the connection pad 9 and the microelectromechanical mechanism 3 are separated by the annular conductor pattern 10. Thus, the electromagnetic interference between the connection pad 9 and the micro electro mechanical mechanism 3 can be suppressed. Therefore, for example, when a driving voltage is applied to the microelectromechanical mechanism 3 via the conductive bonding material 11, the influence of electromagnetic interference generated by turning on the driving voltage is affected by the operation of the microelectromechanical mechanism 3. Can be suppressed.
  • the magnetic field or electric field required to drive the microelectromechanical mechanism 3 becomes noise, and the high frequency that conducts the conductive bonding material 11. Deterioration of signal characteristics can also be suppressed.
  • an electronic component sealing substrate 4 capable of suppressing the influence of high-frequency noise between the conductive bonding material 11 and the microelectromechanical mechanism 3.
  • the sealing material 12 is for sealing the microelectromechanical mechanism 3, and the insulating substrate 7 is formed with an annular conductor pattern 10 for depositing the sealing material 12. Therefore, the electronic component sealing substrate 4 can easily and reliably seal the microelectromechanical mechanism 3 through the sealing material 12.
  • a conductor layer to which a reference potential is supplied may be formed inside the insulating substrate 7.
  • a conductor layer (hereinafter referred to as “ground conductor layer”) 14 to which a ground potential is supplied is formed inside the insulating substrate 7.
  • ground conductor layer 14 it is possible to shield noise caused by external forces.
  • a shield conductor layer on the upper surface of the semiconductor substrate 5, it is possible to further shield noise from the outside.
  • the ground conductor layer 14 is formed using the same material and method as the wiring conductor 8 and the connection pad 9.
  • the ground conductor layer 14 is formed of copper
  • an electrode paste in which an appropriate organic binder and solvent are added to and mixed with copper powder and glass powder is printed on a green sheet to be the insulating substrate 7 by screen printing or the like. Baked with green sheet Formed.
  • the electrode 6 is connected to the connection pad 9. Bonding and bonding the main surface of the semiconductor substrate 5 to the sealing material 12 forms the electronic device 1 in which the microelectromechanical mechanism 3 of the electronic component 2 is hermetically sealed inside the sealing material 12.
  • the electrode 6 formed on the lower surface of the semiconductor substrate 5 and the connection pad 9 are disposed outside the sealed space that houses the microelectromechanical mechanism 3 via the conductive bonding material 11. Therefore, the conductive bonding material 11 and the microelectromechanical mechanism 3 can be separated by the distance separated by the annular conductor pattern 10. As a result, when an on / off voltage of the drive voltage is supplied through the conductive bonding material 11, the electromagnetic interference of the on / off of the drive voltage is prevented from affecting the operation of the microelectromechanical mechanism 3. be able to.
  • the on / off of the magnetic field or electric field necessary for driving the microelectromechanical mechanism 3 becomes noise, and the high-frequency signal that conducts the conductive bonding material 11. It can suppress that the characteristic of a signal deteriorates.
  • the sealing material 12 is formed of a conductive material, and is electrically connected to the ground conductor layer 14 of the electronic component sealing substrate 4 or the through conductor provided on the electronic component sealing substrate 4
  • the wiring conductor 8 (shown as the wiring conductor 8a in FIG. 1B) is preferably connected to the ground wiring of a printed wiring board (not shown) on which the electronic component sealing substrate 4 is mounted.
  • the sealing material 12 is made of a conductive material, and this is used as the ground conductor layer of the electronic component sealing substrate 4 or the ground conductor in the printed wiring board on which the electronic component sealing substrate 4 is mounted.
  • a stable ground network is formed between the sealing material 12 and the ground conductor layer, and the sealing material 12 can have good electromagnetic shielding properties.
  • the electronic component 2 on which the microelectromechanical mechanism 3 is formed can be operated more reliably and normally and stably.
  • the sealing material 12 is either one or both of the ground conductor layer 14 in the electronic component sealing substrate 4 and the ground conductor layer of the printed wiring board on which the electronic component sealing substrate 4 is mounted. Be electrically connected to ⁇ .
  • the conductive materials include solders such as tin-silver and tin-silver-copper, low-melting solder such as gold-tin solder, and high-melting solder such as silver germanium.
  • solders such as tin-silver and tin-silver-copper, low-melting solder such as gold-tin solder, and high-melting solder such as silver germanium.
  • a metal material such as can be used. And when it forms with such a material, the sealing material 12 and the electroconductive joining material 11 can be formed simultaneously.
  • the sealing material 12 and the conductive bonding material 11 may be formed of the same brazing material.
  • the conductive bonding material 11 and the sealing material 12 are collectively formed by vacuum deposition or by applying and melting a solder paste. Can be formed. As a result, productivity can be made higher.
  • the sealing material 12 is formed of a conductive material, and the sealing material 12 is electrically connected to the ground terminal of the external printed wiring board via the wiring conductor 8a provided on the electronic component sealing substrate 4.
  • a plurality of wiring conductors 8a are provided inside the insulating substrate 7, and the adjacent spacing between the plurality of wiring conductors 8a is a high-frequency signal used in the electronic component 2 (several hundred MHz to l OOGHz, especially the GHz band). It is preferable to set it to 1Z2 or less of the wavelength of the (high frequency signal).
  • the propagation mode mismatch that also induces the instability force of the high-frequency ground that does not allow high-frequency noise to enter the region surrounded by the wiring conductor 8a is reduced.
  • the sealing material 12 made of a conductive material and the ground conductor layer 14 are directly electrically connected, the ground network path is shortened and an increase in inductance component can be prevented, so that a stable ground can be obtained. And good electromagnetic shielding properties can be maintained. Therefore, the microelectromechanical mechanism 3 is less susceptible to high frequency noise entering from the outside. Therefore, for example, even if the signal used is a high-frequency signal as described above, an accurate signal is always propagated through the wiring conductor 8 to the electronic component 2 that is driven at high speed. Can be operated more normally and stably.
  • the wiring conductor 15 formed on the semiconductor substrate 5 functions as a wiring that conducts signals between the electrode 6 and the microelectromechanical mechanism 3.
  • an insulating film 16 such as a silicon oxide film is formed on the wiring conductor 15 so as not to cause a short circuit between the sealing material 12 and the wiring conductor 15. It is good to keep.
  • the microelectromechanical mechanism 3 is electrically connected to the external electric circuit by connecting the lead-out portion of the wiring conductor 8 to the external electric circuit via the external terminal 17 such as a solder ball. Connected.
  • connection between the external electric circuit and the electronic device 1 is performed using a solder ball or the like, the connection between the external electric circuit and the electronic device 1 is not more than the junction temperature between the semiconductor substrate 5 and the electronic component sealing substrate 4. It is desirable to perform the above in view of reliability in bonding between the semiconductor substrate 5 and the electronic component sealing substrate 8.
  • the conductive bonding material 11 is coated on the outer side of the sealing material 12 between the lower surface of the semiconductor substrate 5 and the upper surface of the electronic component sealing substrate 7.
  • Material 18 may be filled.
  • the resin material 18 is filled, the thermal stress due to the difference in thermal expansion coefficient between the semiconductor substrate 5 and the electronic component sealing substrate 7 is dispersed in the resin filled, and excessive stress is applied to the conductive bonding material 11 Further, it is possible to prevent the sealing material 12 from being applied.
  • a shield conductor layer 19 may be formed on the upper surface of the semiconductor substrate 5.
  • the shield conductor layer 19 is a metal layer provided on the semiconductor substrate 5, and is formed on the semiconductor substrate 5 by vapor deposition, for example.
  • the electronic component sealing substrate 4 constituting the electronic device 1 is preferably provided with the recess 13 on the upper surface, and the micro electromechanical mechanism 3 is accommodated in the recess 13. .
  • the thickness of the electronic device 1 corresponding to the height of the microelectromechanical mechanism 3 can be reduced.
  • a reduction in the height of the electronic device 1 required in the mobile market or the like can be realized.
  • the electronic component sealing substrate 4 has a flat upper surface and a sealing space set to a thickness corresponding to the thickness of the sealing material 12. In this case, it is possible to form the sealed space of the microelectromechanical mechanism 3 with a simple structure. As a result, the productivity of the electronic component sealing substrate 4 and the electronic device 1 can be further increased.
  • FIG. 3 is a cross-sectional view showing a configuration example when a plurality of electronic component sealing substrates according to the present embodiment are formed.
  • a wiring mother board is formed in the form of a plurality of so-called wiring boards in which a board region having connection pads 9 and a sealing material 12 is arranged vertically and horizontally on one main surface of a large-area mother board. As well.
  • a multi-electromechanical mechanism 3 and a plurality of electrodes 6 electrically connected thereto are arranged on the main surface of the semiconductor substrate 5 in a multi-cavity configuration.
  • a plurality of manufactured semiconductor mother boards can be hermetically sealed at the same time, and the productivity can be improved.
  • FIGS. 4A to 4D show an example of the manufacturing method of the electronic device according to this embodiment in the order of steps. 4A to 4D, the same components as those in FIGS. 1A, 1B, and 3 are denoted by the same reference numerals. In order to simplify the illustration, a part of the configuration shown in FIGS. 1A, 1B, and 3 of the ground conductor layer 14 and the like is omitted.
  • a semiconductor mother substrate 21 having a plurality of microelectromechanical mechanisms 3 arranged vertically and horizontally on the lower surface is prepared.
  • Electrodes 6 are provided on the lower surface of the semiconductor mother substrate 21 corresponding to the microelectronic mechanical mechanisms 3.
  • the semiconductor mother board 21 is formed in the form of a plurality of electronic component regions 22 each having a micro electromechanical mechanism 3 and an electrode 6 A semiconductor substrate.
  • the wiring mother board 23 has a plurality of board regions 24 corresponding to the micro-electromechanical mechanism 3.
  • Each of the substrate regions 24 is a region that becomes the electronic component sealing substrate 4, and the annular conductor pattern 10 and the outer surface of the annular conductor pattern 10 are separated for each region that becomes the electronic component sealing substrate 4 on one main surface.
  • a connection pad 9 located on the opposite side is formed. The connection pad 9 is electrically connected to the wiring conductor 8 led to the one main surface force of the insulating substrate 7 on the other main surface or side surface.
  • the sealing material 12 is formed on the annular conductor pattern 10 and the conductive connection material 11 is formed on the connection pad 9. This makes it easy to perform mechanical bonding (sealing) with the sealing material 12 and electrical connection with the conductive bonding material 11 at the same time. Workability can be improved.
  • the sealing material 12 is formed on the annular conductor pattern 10. Further, if the sealing material 12 is made of, for example, iron-nickel-cobalt alloy, the metal plate of iron-nickel-cobalt alloy is formed into an annular conductor pattern by rolling, punching with a mold, or etching. It is manufactured by doing.
  • the encapsulating material 12 and the insulating substrate 7 can be joined via a solder such as tin / silver solder, a low melting point brazing material such as gold / tin solder, or a high melting point brazing material such as silver / germanium.
  • a solder such as tin / silver solder, a low melting point brazing material such as gold / tin solder, or a high melting point brazing material such as silver / germanium.
  • the sealing material 12 may be formed using a solder such as tin-silver solder, a low melting solder such as gold-tin solder, and a high melting solder such as silver-germanium.
  • the conductive bonding material 11 is formed on the connection pad 9.
  • the conductive bonding material 11 is formed, for example, by positioning a solder ball on the connection pad 9 and heating, melting, and bonding, in the case of a tin-silver soldering force. Further, when the conductive bonding material 11 is formed from the same material cover as the sealing material 12, the conductive bonding material 11 may be formed together with the sealing material 12.
  • the semiconductor mother board 21 is joined to the wiring mother board 23 via the sealing material 12 that hermetically seals the micro electro mechanical mechanism 3 for each of the individual substrate regions 24. This thus, the joined body 25 is formed.
  • the joined body 25 is formed in a form in which a plurality of electronic devices 1 are formed.
  • the microelectromechanical mechanisms 3 arranged vertically and horizontally are sealed in each substrate region 24. It is hermetically sealed in the sealing space inside the material 12.
  • each micro electro mechanical mechanism 3 is electrically connected to the corresponding connection pad 9 via the conductive bonding material 11.
  • the bonding of the electrode 6 and the conductive bonding material 11 is performed, for example, when the conductive bonding material 11 also has a tin-silver soldering force, and the conductive bonding material 11 and the sealing material 12 have the same height.
  • the conductive bonding material 11 is aligned and placed thereon, and these are heat treated at a temperature of about 250 to 300 ° C. in a reflow furnace.
  • a tin-silver solder similar to that of the conductive joint material 11 is sandwiched between the joint surfaces, and the above-described electrode 6 and the conductive joint are joined. It can be performed by heat treatment in a reflow furnace at the same time as joining to the material 11.
  • the conductive bonding material 11 also has tin-silver soldering force, and the height of the conductive bonding material 11 and the sealing material 12 varies, or if the wiring mother board 23 is warped, the semiconductor The mother board 21 and the wiring mother board 23 can be connected by thermocompression bonding at a temperature of about 220 ° C to 280 ° C.
  • the bonding for leading out the electrode 6 in the electronic component region 22 and the bonding for hermetic sealing of the microelectromechanical mechanism 3 are performed. Therefore, the productivity of the electronic device 1 can be greatly increased.
  • the joined body 25 is divided into the electronic component sealing regions 22 to obtain the electronic device 1.
  • the electronic device 1 manufactured in this way is connected to the annular conductor pattern 10 and the connection located outside the annular conductor pattern 10 on the upper surface of the substrate region 24 that becomes the electronic component sealing substrate 4 as described above.
  • the semiconductor mother substrate 21 is sealed using the wiring mother substrate 23 on which the pads 9 are formed.
  • a plurality of electronic devices 1 can be obtained simultaneously and collectively. Therefore, the microelectromechanical mechanism 10 and the connection pad 9 and the conductive bonding material 11
  • the electronic device 1 in which the electromagnetic interference between the two is suppressed can be manufactured with good productivity.
  • the joined body 25 can be cut by subjecting the joined body 25 to a cutting process such as a die cinder.
  • a cutting process such as a die cinder.
  • the conductive bonding material 11 is formed outside the sealing material 12 that hermetically seals the micro electro mechanical mechanism 3
  • the micro electro mechanical mechanism 3 and the electronic component sealing substrate 4 are obtained by visual inspection. It is possible to inspect the conductive bonding material 11 for bonding with the. As a result, it is no longer necessary to perform an X-ray bonding inspection or the like as in the case where the conductive bonding material 11 is formed inside the sealing material 12.
  • the conductive bonding material 11 has the ball force of the solder and the molten solder may protrude outside the electrode 6, the solder is blocked by the sealing material 12, so that the micro electromechanical mechanism 3 Reaching out is prevented. For this reason, it is possible to effectively prevent the mechanical operation of the micro electromechanical mechanism 3 from being hindered by solder and the deterioration of the reliability of the electrical operation. Good quality can be secured.
  • the manufacturing method of the electronic device 1 includes the above-described steps, a plurality of substrate regions 24 corresponding to the microelectromechanical mechanism 3 with respect to the plurality of microelectromechanical mechanisms 3 arranged vertically and horizontally. It is possible to perform hermetic sealing simultaneously using the wiring mother board 23 having Therefore, it is possible to easily manufacture the bonded body 25 including the semiconductor mother board 21 and the wiring mother board 23 bonded to each other.
  • the joined body 25 is divided into individual electronic devices 1 by being divided along the respective substrate regions 24. Therefore, the plurality of electronic devices 1 can be reliably manufactured with high productivity.
  • the conductive bonding material 11 is formed outside the sealing material 12 that hermetically seals the microelectromechanical mechanism 3, it is determined between the electrode 6 and the electronic component sealing substrate 4 by visual inspection. It is possible to determine whether the electrical connection has been made reliably. Further, it is possible to prevent the connecting material forming the conductive bonding material 11 from flowing into the micro electro mechanical mechanism 3.
  • one microelectromechanical mechanism 3 is hermetically sealed in one electronic device 1, but a plurality of microelectromechanical mechanisms 3 may be hermetically sealed in one electronic device 1. .
  • the wiring conductor 8 is led out to the lower surface side of the insulating substrate 7.
  • FIGS. 4A to 4D an example in which the concave portion (cavity) for accommodating the microelectromechanical mechanism 3 is shown, but the height of the sealing material 12 is not necessarily required to form the concave portion.
  • the sealing space required by the microelectromechanical mechanism 3 may be formed.
  • the electrical connection of the wiring conductor 8 to the external electric circuit is not limited to the external terminal 17 made through a solder ball, but may be made through a lead terminal or a conductive adhesive.
  • a substrate having a ceramic material strength is used as the insulating substrate 7, but a substrate made of other material such as resin or glass may be used.
  • the semiconductor substrate 5 and the insulating substrate 7 are joined via the annular conductor pattern 10 and the sealing material 12, but the semiconductor substrate 5 As long as the insulating substrate 7 can be bonded to the insulating substrate 7, the present invention is not limited to this.
  • the semiconductor substrate 5 and the insulating substrate 7 may be directly bonded by anodic bonding using the insulating substrate 7 made of glass.
  • the electronic component sealing substrate according to the second embodiment of the invention differs from the electronic component sealing device according to the first embodiment in that an oscillation circuit is built in the insulating substrate 7.
  • the FIG. 5 is a cross-sectional view showing a configuration example of an electronic device including an electronic component sealing substrate according to the second embodiment of the present invention.
  • a pair of a capacitance forming electrode 33 and a capacitance forming electrode electrically connected to the connection pad 9 are provided in the insulating substrate 7 constituting the electronic component sealing substrate 32.
  • Resistors 34 electrically connected to 33 are formed.
  • the respective capacitance forming electrodes 33 are arranged to face each other, and each of the capacitance forming electrodes 33 and a part of the insulating substrate 7 interposed between them (hereinafter referred to as “insulating layer 35”) are referred to as capacitors ( Capacitor component).
  • the capacitor and the resistor 34 constitute a CR oscillation circuit.
  • FIG. 5 the same components as those shown in FIGS. 1A and 1B to 4A to 4D are denoted by the same reference numerals, and description thereof is omitted.
  • This CR oscillation circuit has a function of placing an electric signal detected by the micro electromechanical mechanism 3 on a high frequency signal and transmitting it as a radio wave.
  • this CR oscillation circuit thus, for example, a high frequency (carrier wave) is created that carries the signal sensed by the microelectromechanical mechanism 3 that is a sensor and carries it in the air.
  • This carrier wave is transmitted to the outside as a radio wave via a transmitting device (not shown) such as an antenna.
  • the CR oscillation circuit is formed in the insulating substrate 7. Therefore, a capacitor and a resistor are separately mounted on the electronic component sealing substrate 32 as chip components. For this purpose, no wiring or conductive bonding material is required. Therefore, signal transmission loss can be reduced and power consumption can be reduced. Therefore, it is possible to obtain the electronic component sealing substrate 32 and the electronic device 31 that can improve the driving accuracy of the micro electromechanical mechanism 3, improve the response accuracy of the electronic device 21, and extend the driving time. In addition, since a space for mounting chip components necessary for the external electric circuit board is not required, a smaller module can be formed. This contributes to downsizing of the entire device and low power consumption. In addition, because it is possible to mount other circuits and components in the space that is no longer needed, it is possible to increase the functionality and density of the equipment.
  • the oscillation circuit is formed in the insulating substrate 7, there is no connection discontinuous portion of the conductive path such as a connection portion between the connection terminal electrode of the chip capacitor or the chip resistance component and the conductive bonding material. Therefore, generation of electromagnetic noise can be suppressed. As a result, electromagnetic interference with the microelectromechanical mechanism 3 and other circuit boards can be minimized. Therefore, it is possible to drive the highly accurate microelectromechanical mechanism 3 with high accuracy, and to obtain the electronic device 31 with high response accuracy.
  • the electrical connection between the resistor 34 and the capacitance forming electrode 33 can be performed by, for example, bringing parts of the resistor 34 and the capacitance forming electrode 33 into direct contact with each other.
  • the resistor 34 can be electrically connected to the connection pad 9 via a part of the wiring conductor 8 such as a via conductor, and the capacitor forming electrode 33 is connected via the wiring conductor 8 and the resistor 34.
  • the connection pad 9 can be electrically connected.
  • the capacitor forming electrode 33 is manufactured by the same means using the same material as that of the wiring conductor 8 and the connection pad 9.
  • the conductor pattern as the pair of capacitance forming electrodes 33 is configured such that, for example, a rectangular or circular conductor pattern overlaps vertically. This In this case, the outer peripheral edge of one conductor pattern is the other conductor so that the facing area is kept constant even when the stacking position of the green sheet or the like that becomes the insulating substrate 7 is shifted. You may set so that it may be located outside the outer periphery of a pattern.
  • the capacitance of the capacitor formed by the capacitance forming electrode 33 and the insulating layer 35 is preferably about 0.5 pF to 50 nF. If it is larger than 0.5pF, it will be affected by the tolerance when the capacitor is fabricated. On the other hand, when it is smaller than 50 nF, it is easy to downsize and manufacture.
  • the insulating layer 35 interposed between the pair of capacitance forming electrodes 33 is a part of the insulating substrate 7.
  • an insulating material (dielectric material) similar to the insulating material forming other parts of the insulating substrate 7 is used. ).
  • the resistor 34 is electrically connected to the capacitance forming electrode 33.
  • the resistor 34 is made of ruthenium oxide, silver palladium, or the like.
  • the forming means means for depositing metal as a thin film layer, such as metallized layer forming means, adhesive layer forming means, and vapor deposition film forming means, can be used.
  • the resistor 34 is formed by a metallized layer forming means, the ruthenium oxide paste is printed on a green sheet to be the insulating substrate 7, laminated, and then fired together with the green sheet.
  • the electrical resistance of the resistor 34 is preferably about 10 ⁇ to 100 k ⁇ . If the electrical resistance is greater than 10 ⁇ , it will be less susceptible to tolerances when the resistor 34 is fabricated. If the electric resistance is smaller than 100 k ⁇ , it is easy to downsize and manufacture.
  • the micro electro mechanical mechanism 3 is externally connected. It is electrically connected to the electric circuit.
  • external information such as mechanical vibration detected by the microelectromechanical mechanism 3 and converted into an electric signal is converted into a carrier wave by an oscillation circuit composed of the capacitance forming electrode 33 and the resistor 34, This carrier wave is supplied to the external electric circuit.
  • an amplifier, a filter, an antenna, and the like are disposed in the external electric circuit, and radio waves corresponding to the carrier wave are transmitted by these.
  • this electronic component sealing substrate 32 it is arranged between a pair of capacitance forming electrodes 33.
  • the relative dielectric constant force of the insulating layer 35 is preferably higher than the relative dielectric constant of the insulating substrate 7 in other parts.
  • the relative dielectric constant in the insulating substrate 7 a portion interposed between at least the pair of capacitance forming electrodes 33, that is, in the insulating layer 35, higher than the relative dielectric constant in other portions,
  • the capacitance generated between the capacitance forming electrodes 33 can be increased according to the difference in relative dielectric constant.
  • the oscillation frequency of a CR oscillation circuit can be broadened as the C value (capacitance) increases. Therefore, a CR oscillation circuit with a large-capacitance capacitor can be used as an insulating substrate. By forming them inside, it is possible to form an oscillation circuit with good oscillation efficiency.
  • a CR oscillation circuit having a larger capacity capacitor can be incorporated in the insulating substrate 7 even in the same area. This contributes to further downsizing and low power consumption of equipment using the electronic device 32.
  • the oscillation frequency band is about 1 kHz.
  • the dielectric constant of the insulating layer 35 is set to 1000, the band is about 3 times as high as about 3 kHz, so that an oscillation circuit with good oscillation efficiency can be formed.
  • the insulating layer 35 having a high relative dielectric constant is formed by, for example, printing and forming a dielectric layer paste composed of dielectric powder, a sintering aid, an organic resin binder, and an organic solvent, so that other portions of the insulating substrate 7 are formed. It is produced by co-firing with the constituent layers.
  • the dielectric powder include those having a perovskite structure such as SrTiO 3, MgTiO 3 and BaZrO in addition to BaT iO
  • sintering aids examples include SiO-BO, SiO-BO-A1O, and SiO-BO.
  • the organic resin binder and the organic solvent used for the dielectric layer paste are not particularly limited as long as they can be fired simultaneously with the ceramic green sheet to be the insulating substrate 7.
  • the same organic resin binder and organic solvent can be used.
  • the capacity forming electrode 33 includes 85 to 99.5 parts by mass of Cu or Ag powder, 0.5 to 15 parts by mass of crystallized glass for depositing barium titanate crystals, and contains an organic resin binder and an organic solvent. It is produced by printing an electrode paste comprising it and firing it simultaneously with the green sheet.
  • the composition ratio of the crystallized glass on which the barium titanate crystal is precipitated is such that the interface between the dielectric layer 7 constituting the insulating substrate 7 and the wiring conductor 8 does not peel off during firing. Preferred to be the smallest ratio.
  • the glass composition ratio of the crystallized glass is less than 15 parts by mass with respect to the Cu or Ag powder, a large amount of the glass component of the capacitance forming electrode 33 flows into the insulating layer 35 during firing, and the characteristics of the insulating layer 35 Can be prevented from deteriorating.
  • the crystallized glass improves the wettability with BaTi03 and peels off at the interface between the insulating layer 35 and the capacitance forming electrode 33 during firing. Is less likely to occur.
  • the diameter is 5 ⁇ m. It is preferable to have the following fine particle size!
  • BaO and TiO combine to precipitate BaTiO crystals during crystallization.
  • the addition of crystallized glass to the capacitor forming electrode 33 improves the wettability between the insulating layer 35 and the capacitor forming electrode 33, and prevents the occurrence of peeling at the interface during firing.
  • the glass composition specific power BaO is 55.1-59.7 mass%
  • TiO is 24.0-26.0 mass%
  • SiO is 7.7-: L 1.3 mass%
  • AlO is 6.6-9.7 mass%
  • O contains 0.7 mass% or less
  • NaO contains 0.5 mass% or less
  • CaO contains 0.4 mass% or less. Adjust so that the total of each component is 100% by mass.
  • O and CaO are network forming oxides, intermediate oxides and network modified oxides for vitrification.
  • BaO is less than 59.7 mass%
  • TiO is less than 26.0 mass%
  • SiO power is less than 0.7 mass%
  • AlO power is more than 6 mass%
  • Those that precipitate the same crystal phase as the crystal phase are preferred. That is, if the main component of the insulating layer 35 is BaTiO, crystallized glass on which BaTiO is deposited is used.
  • the relative dielectric constant of the insulating layer 35 is preferably about 50 to 5000. When the relative dielectric constant is 50 or more, the capacitor component does not become too small, and when the relative dielectric constant is 5000 or less, simultaneous firing with the insulating substrate 7 becomes easy.
  • the resistor 34 is disposed directly below the connection pad 9 inside the insulating substrate 7, and the distance between the capacitor forming electrode 33 and the connection pad 9 is the distance between the resistor 34 and the connection pad 9. It is preferably longer than the distance between them. Note that the distance between the capacitor forming electrode 33 and the connection pad 9 is a straight line distance connecting the capacitor forming electrode 33 and the connection pad 9 in the shortest distance between the resistor 34 and the connection pad 9. The distance is a straight distance connecting the resistor 34 and the connection pad 9 in the shortest distance.
  • the wiring length between the CR oscillation circuit and the connection pad 9 can be further shortened. Therefore, since the electrical resistance between the resistor 34 and the connection pad 9 can be further reduced, the transmission loss can be further reduced. Therefore, the electronic device 31 can be driven more accurately and the response accuracy can be improved.
  • the drive time can be extended by improving and reducing power consumption.
  • the capacitor-forming electrode 33 has a longer distance from the connection pad 9 than the resistor 34 disposed immediately below the connection pad 9, so that the connection pad 9 and the electrode 6 are interposed.
  • the distance between the electrically connected micro electromechanical mechanism 3 can be increased.
  • the oscillation noise generated from the capacitor formed by the capacitor forming electrode 33 interferes with the microelectromechanical mechanism 3, particularly mechanical interference such as inhibition of mechanical operation such as vibration of the acceleration sensor. It can be made as small as possible. As a result, it is possible to prevent the microelectromechanical mechanism 3 from being broken or deformed due to a problem in high accuracy driving and improvement in response accuracy due to oscillation noise.
  • this configuration makes it possible to seal the electronic component 2 including the micro electromechanical mechanism 3 with mechanical operation with extremely high reliability of operation such as sensing.
  • the connection from the resistor 34 to the capacitor forming electrode 33 is performed.
  • the resistor 34 and the capacitor forming electrode 33 can be electrically connected.
  • the capacitance forming electrode 33 is separated from the microelectromechanical mechanism 3, that is, the other main part of the insulating substrate 7. It is preferable to be arranged close to the surface side.
  • one of the pair of capacitance forming electrodes 33 may be formed exposed to the other main surface of the one-force insulating substrate 7. Further, in the electronic device 31, interference may be more effectively suppressed by not forming the capacitance forming electrode 33 in a portion that overlaps the micro electro mechanical mechanism 3 as seen through the plane.
  • the resistor 34 is formed of ruthenium oxide, silver palladium, or the like, and can be formed by, for example, the same means as described above. That is, means for depositing metal as a thin film layer, such as metallized layer forming means, adhesive layer forming means, and deposited film forming means, can be used. For example, when the resistor 34 is formed by using a metallized layer forming means, a ruthenium oxide paste is printed on a green sheet to be the insulating substrate 7. After lamination, this may be formed by firing together with a green sheet.
  • the ruthenium oxide paste is printed on a portion of the green sheet to be the insulating substrate 7 that is located immediately below the connection pad 9, so that the resistor 34 is disposed immediately below the connection pad 9. Can do.
  • the resistor 34 may be at least a part of the connection pad 9 or the wiring conductor 2 adjacent to the connection pad 9. That is, at least a part of the connection pad 9 or the wiring conductor 2 to be the resistor 34 may be formed so as to have a higher resistance than other parts.
  • the electronic component sealing substrate 32 and the electronic device 31 having the oscillation function can be formed even smaller. That is, if the resistor 34 is composed of at least a part of the connection pad 9 or the wiring conductor 8, a CR oscillation circuit can be formed at a shorter distance than when the resistor 34 is provided separately. A smaller and more efficient oscillation circuit can be formed.
  • the resistor 34 is formed by forming at least a part of the connection pad 9 or the wiring conductor 8 adjacent to the connection pad 9 with ruthenium oxide, silver palladium, or the like.
  • the forming means means for depositing metal as a thin film layer, such as metallized layer forming means, adhesive layer forming means, vapor deposition film forming means, etc., can be used.
  • a resistor for example, a resistor
  • connection pad 9 is formed by a metallized layer forming means, a ruthenium oxide paste is printed on a green sheet to be an insulating substrate 7 in a pattern of a predetermined connection pad 9 and a wiring conductor 8 adjacent to the connection pad 9. It is formed by doing.
  • the green sheet is subjected to through hole machining by a mechanical punching method or the like, and then the ruthenium oxide paste is filled into the through hole to laminate the green sheet. Then, it is formed by firing together with a green sheet.
  • the ground conductor layer 14 is interposed between the capacitance forming electrode 33 and the microelectromechanical mechanism (MEMS) 3 to be sealed, as shown in FIG. It is provided as it exists! /, I prefer to be! /.
  • MEMS microelectromechanical mechanism
  • the oscillation noise generated from the capacitance forming electrode 33 of the oscillation circuit can be shielded by the ground conductor layer 14, the high-precision driving and the response accuracy can be improved due to the oscillation noise. It is possible to more reliably prevent the occurrence of trouble and the destruction or deformation of the microelectromechanical mechanism 3.
  • Such a ground conductor layer 14 is made of the same material as that of the wiring conductor 2 and the connection pad 9 by the same means.
  • the electronic component sealing substrate according to the third embodiment of the present invention differs from the electronic component sealing device according to the first embodiment in that the main surface of the insulating substrate 7 on the semiconductor substrate 5 side is the same.
  • the mounting pad provided on the opposing main surface is arranged in correspondence with the sealing position of the micro electro mechanical mechanism 3.
  • FIG. 6 is a cross-sectional view showing an example of the configuration of an electronic device including an electronic component sealing substrate according to the third embodiment of the present invention.
  • FIGS. 7 and 8 are plan views of the electronic device 41 shown in FIG. 6, and schematically show the arrangement of the mounting pads 42 on the insulating substrate 7.
  • FIG. 5 the same components as those shown in FIGS. 1A and 1B to 4A to 4D are denoted by the same reference numerals, and description thereof is omitted.
  • the microelectromechanical mechanism 3 has a double-supported beam structure that supports a beam-like vibration portion between a pair of columnar support portions.
  • This microelectromechanical mechanism 3 having a doubly-supported beam structure applies a minute voltage between an upper electrode (not shown) formed on the vibration part and a lower electrode (not shown) formed on the semiconductor substrate 5. Then, due to the electrostatic phenomenon, the vibrating part approaches the lower electrode by force, and when the voltage application is stopped, it is separated and returns to its original state. Then, by such an operation of the vibration part, the height of the upper electrode is changed to modulate the intensity of reflected light to function as a light modulation element, and the vibration part is vibrated at a specific frequency to thereby generate a frequency filter. It becomes possible to function as.
  • FIG. 7 is a plan view showing a surface of the electronic component sealing substrate 42 according to the present embodiment on the side where the mounting pads 43 are formed. However, FIG. 7 shows the mounting pad 43 in a simplified manner to make it easier to move and shows the sealing material 12 seen through.
  • the mounting region where the mounting pads 43 are arranged is the center of the electronic component sealing region inside the sealing material 12. This is an area that is opposed to three or less of the four divided areas obtained by dividing the main surface of the insulating substrate 7 into four equal parts by two passing straight lines (indicated by the alternate long and short dash line in FIG. 7).
  • the mounting pad 43 in an area that faces three or less of the four divided areas, the area facing at least one of the divided areas is connected to the external electric field via the mounting pad 43. Since it is not mechanically connected to the circuit board, no stress is generated in that region. Therefore, the stress acting on the electronic component sealing substrate 42 in at least one divided region can be kept low. In addition, since the strain is reduced in the segmented region where the stress is suppressed (hereinafter referred to as “low stress region”), the strain can be reduced also in the region of the semiconductor substrate 5 facing the segmented region. it can.
  • the stress generated in the semiconductor substrate 5 of the electronic component 2 due to the deformation of the electronic component sealing substrate 42 due to the stress caused by the difference in thermal expansion coefficient is the region of the electronic component 2 facing the mounting region.
  • the area force of the electronic component 2 that opposes the mounting area that is higher in the area becomes lower in the part away. Therefore, the region of the semiconductor substrate 5 facing at least one section region where the mounting pad 43 is not disposed can be a low stress region.
  • the micro electro mechanical mechanism 3 is formed in this low stress region, for example, the micro electro mechanical mechanism 3 including the vibrating portion can be effectively prevented from being distorted due to the stress.
  • the drive accuracy of the electronic machine mechanism 3 can be increased.
  • FIG. 7 shows an example in which the mounting pads 43 are arranged in the areas facing the two divided areas on the lower surface of the insulating substrate 7.
  • the mounting pads 43 are arranged in the areas facing the two divided areas on the lower surface of the insulating substrate 7.
  • the region of the semiconductor substrate 5 facing the two divided regions K2 is a low stress region with small distortion. If the microelectromechanical mechanism 3 (not shown in FIG. 3) is formed in this low stress region, the microelectromechanical mechanism 3 may be distorted due to stress due to the difference in thermal expansion coefficient. Therefore, the driving accuracy of the microelectromechanical mechanism 3 can be increased.
  • the semiconductor The microelectromechanical mechanism 3 can be formed on the body substrate 5.
  • At least one mounting pad 43 is necessary for mounting the electronic device 41, and the mounting pad 43 is disposed in a region facing at least one of the divided regions.
  • the mounting pad 43 divides the electronic component sealing region inside the sealing material 12 into four equal parts, and the central force of the electronic component sealing region also extends toward the outer periphery.
  • the straight lines indicated by the alternate long and short dash line in FIG. 8
  • three or fewer sections may be arranged along the line facing the half line.
  • FIG. 8 is a plan view showing a surface of the electronic component sealing substrate 42 on the side where the mounting pads 43 are formed. However, as in FIG. 7, FIG. 8 shows the mounting pad 43 in a simplified manner in order to make the arrangement of the mounting pads 43 easier to see, and shows the sealing material 12 seen through.
  • the electronic component sealing substrate along at least one segment half-line
  • the stress acting on 42 can be kept low. Since the distortion is small in the region including such a segmented half line, the strain can be reduced even in the region of the semiconductor substrate 5 facing the segmented half line.
  • the micro electromechanical mechanism 3 is formed in the low stress region.
  • the micro electromechanical mechanism 3 including the vibration part can be distorted or deformed due to the stress, and the driving accuracy of the micro electro mechanical mechanism 3 can be increased.
  • microelectromechanical mechanism 3 has a beam-like vibrating portion disposed between the ends of a pair of columnar support portions, the following effects can be obtained.
  • the support portion of the micromechanical electronic mechanism 3 can be arranged so as to straddle the region facing the mounting pad 43. In other words, it is possible to form a support portion that is prone to mechanical failure in a low stress region.
  • the degree of freedom in designing the microelectromechanical mechanism 3 having a so-called doubly supported beam structure (a structure in which a beam-like vibrating portion is supported between a pair of support portions) can be increased.
  • FIG. 8 shows a case where the mounting pads 43 are arranged in a line along a line facing two segment half-lines that are connected in a straight line among the four segment half-lines.
  • two mounting half-lines HI each having one mounting pad 43 arranged in a straight line and two mounting pads 43 that are orthogonal to each other are not arranged.
  • a region other than the linear region facing the two segmented half lines on which the mounting pads 43 are disposed is a low-stress region with small distortion. Therefore, if the microelectromechanical mechanism 3 is formed in this low stress region, the microelectromechanical mechanism 3 is effectively prevented from being distorted due to stress caused by the difference in thermal expansion coefficient. The drive accuracy of the mechanical mechanism 3 can be increased.
  • the mounting pads 43 are arranged as shown in FIG. 8, when the microelectromechanical mechanism 3 having a double-supported beam structure is formed on the semiconductor substrate 5, the mounting pads 43 are arranged on the semiconductor substrate 5.
  • the support part of the microelectromechanical mechanism 3 may be disposed so as to straddle the linear region facing the segmented half line HI. In this way, the support portion of the microelectromechanical mechanism 3 having a double-supported beam structure can be placed in a low stress region. Therefore, it is possible to effectively prevent the support portion from being distorted, and the driving accuracy can be increased even when the electronic device 41 is heated and cooled.
  • the micro electro mechanical mechanism 3 since it is possible to form two support portions in the region of the semiconductor substrate 5 facing the region including the segmented half line H2 where the mounting pad 43 is not disposed, the micro electro mechanical mechanism 3 The degree of freedom in designing the arrangement position, etc. is increased.
  • the arrangement of the mounting pads 43 is not limited to the examples shown in FIGS.
  • the interval between the electronic component sealing substrate 42 and the external electric circuit substrate is made constant. It is preferable to provide a convex portion.
  • the convex portion is attached to the insulating substrate 7 so that the lower surface of the external terminal 17 that joins the mounting pad 43 of the electronic device 12 to the external electric circuit board is the same height, or It is a member formed integrally.
  • the convex part is, for example, It is provided in a portion of the lower surface of the insulating substrate 7 where the mounting pad 43 is not disposed, and functions as a spacer that keeps a constant distance between the lower surface of the insulating substrate 7 and the upper surface of the external electric circuit substrate.
  • the electronic device 41 can be supported by the convex portion, so that the parallelism between the electronic device 41 and the external electric circuit board is maintained. Effective above. However, it is necessary to keep the projections not joined to the external electric circuit board outside the mounting area. If the convex portion is bonded to the external electric circuit board, thermal stress is applied to the insulating substrate 7 of the electronic device 41 through the convex portion, and there is a possibility of causing problems such as distortion of the micro electro mechanical mechanism 3.
  • a convex portion with a material force having a lower elastic modulus (Young's modulus) than the external terminal is provided near the mounting pad 43, an external force is applied to the electronic device 41 after mounting on the external electric circuit board.
  • the stress is distributed to the interface between the convex portion and the insulating substrate 7 of the electronic device 41, and the stress can be effectively relieved by the deformation of the convex portion, so that the stress is concentrated on the mounting pad 43.
  • a convex portion is not bonded to an external electric circuit and is the same as or lower than the height of the external terminal 17 such as a solder bump
  • various members such as a ceramic material, a metal material, and a resin material are used. be able to.
  • a convex portion is formed in a lump, or a solder ball made of high melting point solder is used to form the convex portion in advance on the electronic component sealing substrate 42. If a solder bump to be the external terminal 17 is formed after the solder bump is formed, it can be easily formed without requiring a separate process for forming the convex portion.
  • this convex portion may be formed in a desired position according to the arrangement of the mounting pads 43 as described above, for example, in a region adjacent to the mounting pads 43, etc. ,. For example, if the number of mounting pads 43 is small, the electronic device 41 and the external electric circuit board When it is important to keep the line, it is important to prevent the mounting pad 43 from being destroyed by providing a convex part that is not bonded to the external electric circuit board in an area other than the mounting area.
  • an electronic component having a semiconductor substrate, a microelectromechanical mechanism formed on the main surface of the semiconductor substrate, and an electrode electrically connected to the microelectromechanical mechanism.
  • a wiring conductor having one end led out to the first main surface of the insulating substrate and one end electrically connected to the electrode of the electronic component, and one end of the wiring conductor is connected to the main surface of the semiconductor substrate and the insulating substrate. Since it is located outside of the joint portion with the first main surface, it is possible to suppress the electromagnetic coupling between the electrical connection path and the microelectromechanical mechanism and the influence of high frequency noise.
  • the multiple component form electronic component sealing substrate since there are a plurality of regions constituting the electronic component sealing substrate, the electrical connection path and the micro electro mechanical mechanism are connected. This makes it possible to manufacture an electronic device that is less affected by electromagnetic interference and high-frequency noise between them with high productivity.
  • the electronic component sealing substrate and the electronic component are provided, electromagnetic interference between the conductive bonding material and the microelectromechanical mechanism, and high-frequency noise are provided.
  • An electronic device in which the influence of noise is suppressed can be provided.
  • a plurality of electronic component regions in which a microelectromechanical mechanism and electrodes electrically connected to the microelectronic mechanical mechanism are formed are arranged on a semiconductor substrate.
  • the electronic device can be manufactured with high productivity.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

　電気的な接続経路と微小電子機械機構との間の電磁気的な結合および高周波ノイズの影響が抑制された電子装置を構成することを可能にする電子部品封止用基板が提供される。半導体基板５と該半導体基板５の主面に形成される微小電子機械機構３と該微小電子機械機構３に電気的に接続される電極６とを有する電子部品２の微小電子機械機構４を気密封止するための電子部品封止用基板４であって、半導体基板５の主面に微小機械機構３を気密封止するように接合される第１主面を備えた絶縁基板７と、一端が絶縁基板７の第１主面に導出され、該一端が電子部品２の電極６に電気的に接続される配線導体８とを備え、配線導体８の一端は、半導体基板５の主面と絶縁基板７の第１主面との接合部位よりも外側に位置する。

Description

明 細 書
電子部品封止用基板および複数個取り形態の電子部品封止用基板、並 びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
技術分野
[0001] 本発明は、電子部品の微小電子機械機構を封止するための電子部品封止用基板 及び複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いて 電子部品の微小電子機械機構を封止することにより形成される電子装置及び電子装 置の製造方法に関する。
背景技術
[0002] 近年、シリコンウェハ等の半導体基板の主面に、半導体集積回路素子等の微細配 線を形成する加工技術を応用して、極めて微小な電子機械機構、いわゆる MEMS ( Micro Electronical Mechanical' System)を形成した電子部品が注目され、実 用化に向けて開発が進められている。
このような微小電子機械機構としては、加速度計，圧力センサ及びァクチユエータ 等のセンサ、並びに微細な鏡面体を可動式に形成したマイクロミラーデバイス及び光 デバイス等の非常に広 、分野にわたるものが試作、開発されて 、る。
図 9は、そのような微小電子機械機構を形成した電子部品およびその電子部品を 気密封止して構成された従来の電子装置の構成例を示す断面図である。図 9に示さ れるように、微小電子機械機構 122が形成された半導体基板 121の主面には、微小 電子機械機構 122に電力を供給したり、微小電子機械機構 122から外部電気回路 に電気信号を送り出したりするための電極 123が微小電子機械機構 122と電気的に 接続されて形成されている。そして、これら半導体基板 121,微小電子機械機構 122 および電極 123により、 1つの電子部品 124が構成される。
そして、この電子部品 124を、電子部品収納用の凹部 Aを有する電子部品収納用 パッケージ（以下、単に「パッケージ」ともいう。） 131の凹部 A内に収納するとともに、 電子部品 124の電極 123をパッケージ 131の電極パッド 132にボンディングワイヤ 1 33等の導電性接続材を介して接続した後、ノ ッケージ 131の凹部 Aを蓋体 134で覆 つて電子部品 124を凹部 A内に気密封止することにより、電子装置を形成する。この 場合、電子部品 124は、微小電子機械機構 122の動作を妨げないようにするため、 中空状態で気密封止する必要がある。
この電子装置について、あら力じめパッケージ 131の電極パッド 132から外表面に 導出するようにして形成しておいた配線導体 135を外部電気回路に接続することに より、気密封止された微小電子機械機構 122が、電極 123,ボンディングワイヤ 133 ,電極パッド 132および配線導体 135を介して外部電気回路と電気的に接続される このような電子部品 124は、複数個の微小電子機械機構 122を広面積の半導体母 基板の主面に縦横に配列形成し、この半導体母基板を個片に分割することによって 作製されている。しかし、この方法では、微小電子機械機構 122をダイシング加工等 で分割する際、シリコン等の半導体母基板の切削粉が微小電子機械機構 122に付 着して微小電子機械機構 122が破壊されないように個々の電子部品 124を保護して から、切断加工を施す必要があること、個々の電子部品 124をパッケージ 131内に個 別に気密封止する必要があること、などから、電子装置を形成する際の生産性が悪く 実用化が難しかった。
これに対して、ウェハレベルパッケージのプロセスを使用して MEMS搭載電子デバ イスを製造する方法が開示されている（例えば、特開 2004— 209585参照。；)。この 方法により製造される電子デバイスでは、一方の主面に MEMSが形成されている基 板とその微小電子機械機構を覆って基板に接合される蓋体との接合部において、 M EMSに接続された電極と蓋体の配線導体とが電気的に接続される。この製造方法 を用いれば、効率よぐかつ低コストで MEMSを搭載した電子デバイスを製造するこ とがでさる。
しかし、近年では、微小電子機械機構を例えば高周波無線 (RF)技術等で使用す るため、微小電子機械機構を有する電子部品とその微小電子機械機構を封止する 電子部品封止用基板とを備えた電子装置に対してより一層の小型化が求められてい る。
その一方で、上記小型化に伴い、微小電子機械機構に電気的に接続された電極 を外部電気回路に導出する電気的な接続経路と微小電子機械機構との間の距離が 近くなると、それらの間で電磁的干渉が誘発されやすぐこれに起因して、例えば電 子装置内で微小電子機械機構の機械的、電気的な作動が不安定になること等により 、信頼性の低下が生じやすくなるという問題点があった。
また、微小電子機械機構を駆動する静電気力を発生させるための電界のオン'オフ 、又は磁力を発生させるための磁界のオン'オフがノイズとなり、このノイズが上記電 気的な接続経路を導通する高周波信号に作用して、信号の伝送の特性を劣化させ る場合があるという問題点があった。
発明の開示
本発明は上記問題点を解決するために案出されたものであり、その目的は、電気 的な接続経路と微小電子機械機構との間の電磁気的な結合および高周波ノイズの 影響が抑制された電子装置を構成することを可能にする電子部品封止用基板、及び 複数個取り形態の電子部品封止用基板、並びにそのような電子部品封止用基板を 備えた電子装置、及びそのような電子装置を高!、生産性で製造する電子装置の製 造方法を提供することにある。
本発明による電子部品封止用基板は、半導体基板と該半導体基板の主面に形成 される微小電子機械機構と該微小電子機械機構に電気的に接続される電極とを有 する電子部品の前記の微小電子機械機構を気密封止するための電子部品封止用 基板であって、前記の半導体基板の前記の主面に前記の微小機械機構を気密封止 するように接合される第 1主面を備えた絶縁基板と、一端が前記の絶縁基板の前記 の第 1主面に導出され、該一端が前記の電子部品の前記の電極に電気的に接続さ れる配線導体とを備え、前記配線導体の前記一端は、前記半導体基板の前記主面 と前記絶縁基板の前記第 1主面との接合部位よりも外側に位置する。この電子部品 封止用基板を「第 1の電子部品封止用基板」という。
好ましくは、前記の第 1の電子部品封止用基板は、前記の絶縁基板の内部に、基 準電位が供給される導体層を備える。この電子部品封止用基板を「第 2の電子部品 封止用基板」という。
好ましくは、前記の第 1の電子部品封止用基板は、前記の絶縁基板の内部に形成 され、前記の配線導体に電気的に接続される少なくとも一対の容量形成用電極と、 前記の絶縁基板の内部に形成され、前記の容量形成用電極に電気的に接続される 抵抗体とを備える。この電子部品封止用基板を「第 3の電子部品封止用基板」という 好ましくは、前記の第 3の電子部品封止用基板において、前記の絶縁基板は、前 記の容量形成用電極の間の領域において、その他の領域よりも比誘電率が高い。こ の電子部品封止用基板を「第 4の電子部品封止用基板」という。
好ましくは、前記の第 3又は第 4の電子部品封止用基板は、前記絶縁基板の前記 第 1主面に形成され、前記配線導体の前記一端と電気的に接続される接続パッドを 備え、前記の抵抗体は、前記の接続パッドの直下の前記の絶縁基板の内部に配置 されており、前記の容量形成用電極と前記の接続パッドの間の距離は、前記の抵抗 体と前記の接続パッドの間の距離よりも長い。この電子部品封止用基板を「第 5の電 子部品封止用基板」という。
好ましくは、前記の第 5の電子部品封止用基板において、前記の抵抗体は、前記 の接続パッド、又は前記の接続パッドに隣接する前記の配線導体の一部カゝらなる。こ の電子部品封止用基板を「第 6の電子部品封止用基板」という。
好ましくは、前記の第 3〜第 6のいずれかの電子部品封止用基板において、前記の 絶縁基板の前記の第 1主面と前記の容量形成用電極との間に、基準電位が供給さ れる導体層が設けられている。この電子部品封止用基板を「第 7の電子部品封止用 基板」という。
好ましくは、前記の第 1〜第 7のいずれかの電子部品封止用基板は、前記の絶縁 基板の前記の第 1主面に対向する第 2主面に形成された複数の実装パッドを備え、 前記の実装パッドは、前記の第 2の主面における実装領域に配置され、前記の実装 領域は、前記の第 1主面における前記の半導体基板と前記の絶縁基板との接合部 位の内側の領域を該領域の中心を通って 4等分する区分直線によって区分される前 記の第 1主面の 4つの区分領域のうち 3以下の前記の区分領域に対向する領域であ る。この電子部品封止用基板を「第 8の電子部品封止用基板」という。
好ましくは、前記の第 1〜第 7のいずれかの電子部品封止用基板は、前記の絶縁 基板の前記の第 1主面に対向する第 2主面に形成された複数の実装パッドを備え、 前記の実装パッドは、前記の第 2主面において実装直線に沿って配置され、前記の 実装直線は、前記の第 1の主面における前記の半導体基板と前記の絶縁基板との 接合部位の内側の領域を 4等分する、該領域の中心力 外周に向力つて延びる 4つ の区分半直線のうち 3つ以下の前記の区分半直線に対向する線である。この電子部 品封止用基板を「第 9の電子部品封止用基板」という。
本発明による複数個取り形態の電子部品封止用基板は、第 1〜第 9のいずれかの 電子部品封止用基板を構成する領域を複数有してなる。
本発明による電子装置は、第 1〜第 9のいずれかの電子部品封止用基板と、半導 体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子機械機 構に電気的に接続される電極とを有する電子部品とを備える。この電子部品を「第 1 の電子装置」という。
好ましくは、前記の第 1の電子装置において、前記の電子部品封止用基板は、前 記の絶縁基板の内部に、基準電位が供給される導体層を備え、前記の半導体基板 の前記の主面と前記の絶縁基板の前記の第 1主面は、前記の微小電子機械機構を 気密封止する導電性材料から成る封止材によって接合され、前記の封止材は、前記 の導体層に電気的に接続される。この電子部品を「第 2の電子部品」という。
好ましくは、前記の第 1又は第 2の電子部品は、前記の絶縁基板の前記の第 1主面 に形成され、前記の配線導体の前記の一端と電気的に接続される接続パッドと、前 記の接続パッド上に形成され、前記の電子部品の前記の電極と電気的に接続される 導電性接続材とを備える。この電子部品を「第 3の電子部品」という。
好ましくは、前記の第 3の電子部品は、前記半導体基板の前記主面と前記絶縁基 板の前記第 1主面との間に、前記封止材の外方に前記導電性接合材を被覆するよう にして充填された榭脂材を備える。
本発明による電子装置の製造方法は、微小電子機械機構と該微小電子機械機構 に対して電気的に接続される電極とが形成されている電子部品領域を半導体基板に 複数配列形成してなる複数個取り形態の電子部品基板を準備する工程と、上記複 数個取り形態の電子部品封止用基板を準備する工程と、前記の複数個取り形態の 電子部品基板の前記の各電極と、対応する前記の各配線導体の前記の一端とを電 気的に接続するとともに、前記の半導体基板の前記の主面と前記の絶縁基板の前 記の一方主面とを接合して、前記の微小電子機械機構を気密封止する工程と、前記 の複数個取り形態の電子部品基板と前記の複数個取り形態の電子部品封止用基板 との接合体を前記の電子部品領域ごとに分割する工程とを含む。
図面の簡単な説明
本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確にな るであろう。
図 1Aは、本発明の第 1の実施の形態による電子部品封止用基板を備えた配線基 板および電子装置の実施の形態の一構成例を示す平面図であり、図 1Bは、図 1Aに 示された電子装置の切断面線 I I線における断面図である。
図 2は、本発明の第 1の実施の形態による電子部品封止用基板を備えた電子装置 の他の構成例を示す断面図である。
図 3は、第 1の実施の形態による電子部品封止用基板を複数個取りの形態とした場 合の構成例を示す断面図である。
図 4A〜図 4Dは、第 1の実施の形態による電子装置の製造方法の一例を工程順に 示す図である。
図 5は、本発明の第 2の実施の形態による電子部品封止用基板を備えた電子装置 の構成例を示す断面図である。
図 6は、本発明の第 3の実施の形態による電子部品封止用基板を備えた電子装置 の構成例を示す断面図である。
図 7は、第 3の実施の形態による電子部品封止用基板の実装パッドが形成された側 の面を示した平面図である。
図 8は、第 3の実施の形態による電子部品封止用基板の実装パッドが形成された側 の面を示した平面図である。
図 9は、従来の電子部品封止用基板および電子装置の構成例を示す断面図であ る。
発明を実施するための最良の形態 以下に、添付の図面を参照して、本発明の実施の形態について詳細に説明する。 (第 1の実施の形態）
図 1Aは、本発明の第 1の実施の形態による電子部品封止用基板を備えた電子装 置の構成例を示す平面図であり、図 1Bは、図 1 Aに示された電子装置の切断面線 I —I線における断面図である。図 1Aおよび図 1Bに示されるように、本実施の形態に よる電子装置 1は、電子部品 2と、電子部品 2が有する微小電子機械機構 3を封止す るための電子部品封止用基板 4とを備える。電子部品 2は、半導体基板 5とその半導 体基板 5の主面に形成された微小電子機械機構 3と微小電子機械機構 3に電気的 に接続される電極 6とを有する。電子部品封止用基板 4は、絶縁基板 7、絶縁基板 7 に形成された配線導体 8、絶縁基板 7の一方主面に形成された接続パッド 9及び環 状導体パターン 10、接続パッド 9上に形成された導電性接合材 11、並びに環状導 体パターン 10上に形成された封止材 12を備える。
絶縁基板 7上の接続パッド 9は、導電性接合材 11を介して、電子部品 2の電極 6〖こ 電気的に接続される。また、絶縁基板 7は、環状導体パターン 10および封止材 12を 介して半導体基板 5の主面に接合され、微小電子機械機構 3の気密封止が行なわれ る。
この電子部品封止用基板 4を用いて、電子部品 2の微小電子機械機構 3を封止す ることにより、微小電子機械機構 3が外部接続可能な状態で封止されてなる電子装 置 1が形成される。
本発明における微小電子機械機構 3は、例えば電気スィッチ，インダクタ，キャパシ タ，共振器，アンテナ，マイクロリレー，光スィッチ，ハードディスク用磁気ヘッド，マイ ク，バイオセンサー， DNAチップ，マイクロリアクタ，プリントヘッド，加速度センサおよ び圧力センサなどの各種センサ、並びにディスプレイデバイスなどの機能を有する電 子素子である。これは、半導体微細加工技術を基本としたいわゆるマイクロマシニン グ法で作る部品であり、 1素子あたり 10 μ m〜数百 μ m程度の寸法を有する。
絶縁基板 7は、微小電子機械機構 3を封止するための蓋体として機能するとともに、 接続パッド 9及び環状導体パターン 10を形成するための基体として機能する。
この絶縁基板 7は、酸化アルミニウム質焼結体ゃ窒化アルミニウム質焼結体，ムライ ト質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ガラスセラミックス焼結体等の セラミックス材料により形成される。
絶縁基板 7は、例えば、酸化アルミニウム質焼結体から成る場合であれば、酸ィ匕ァ ルミ-ゥムとガラス粉末等の原料粉末をシート上に成形して成るグリーンシートを積層 し、焼成することにより形成される。なお、絶縁基板 7は、酸化アルミニウム質焼結体 で形成するものに限らず、用途や気密封止する微小電子機械機構 3の特性等に応じ て適したものを選択することが好ま 、。
例えば、絶縁基板 7は、封止材 12を介して半導体基板 5と機械的に接合されるので 、半導体基板 5との接合の信頼性、つまり微小電子機械機構 3の封止の気密性を高 くするためには、半導体基板 7との熱膨張係数の差が小さい材料で形成することが好 ましい。このような材料の例としては、ムライト質焼結体が挙げられる。また、他の例と して、例えばガラス成分の種類や添加量を調整することにより熱膨張係数を半導体 基板 5に近似させるようにした酸ィ匕アルミニウム一ホウ珪酸ガラス系等のガラスセラミツ タス焼結体等が挙げられる。
また、酸ィ匕アルミニウムフィラーにホウ珪酸ガラス系を含んだガラスを焼結したガラス セラミック焼結体は、配線導体 8に電気抵抗の小さ ヽ銅ゃ銀で配線導体が形成でき ること、及び比誘電率が低く電気信号の遅延を防止することができることから、高周波 信号を取り扱う絶縁基板 7の材料として好ま 、。
絶縁基板 7は、微小電子機械機構 3を封止するための蓋体としての機能や、接続 パッド 9及び環状導体パターン 10を形成するための基体としての機能を確保できる 範囲であれば、その形状は特に限定されるものでな 、。
なお、図 1Bに示された絶縁基板 7の上面、すなわち絶縁基板 7における微小電子 機械機構 3を封止する側の主面に、電子部品 2の微小電子機械機構 3を内側に収め るような凹部 13を形成しておいてもよい。凹部 13内に微小電子機械機構 3の一部を 収めるようにしておくと、微小電子機械機構 3を取り囲むための封止材 12の高さを低 く抑えることができ、電子装置 1の低背化に有利なものとなる。また、絶縁基板 7の平 面視したときの外寸法は、電子装置 1の小型化のため、例えば四角形状で、その四 角形の一辺の長さが数 mm程度の大きさであることが望ましい。 環状導体パターン 10は、絶縁基板 7の上面において、内側に微小電子機械機構 3 を収めることが可能な形状である。環状導体パターン 10は、微小電子機械機構 3の 封止空間を形成する封止材 12を接合するためのろう付け用金属層として機能する。 環状導体パターン 10は、例えば銅，銀，金，ノ ラジウム，タングステン，モリブデン， 及びマンガン等の金属材料により形成される。
例えば、環状導体パターン 10が銅から成る場合、銅粉末とガラス粉末に適当な有 機バインダ及び溶剤を添加混合した電極用ペーストを、絶縁基板 7となるグリーンシ ートにスクリーン印刷等により印刷してこれをグリーンシートとともに焼成することにより 形成される。
封止材 12は、その内側に微小電子機械機構 3を収めるような寸法で環状導体バタ ーン 10上に形成され、半導体基板 5と絶縁基板 7との間に介在する。
封止材 12は、電子部品 2の微小電子機械機構 3をその内側に気密封止するため の側壁として機能する。ここで、電子部品封止用基板 4の上面が平面状の場合、封 止材 12の厚みが微小電子機械機構 3の封止空間の厚みに相当することから、簡易 な構造で微小電子機械機構の封止空間を形成することができる。
封止材 12は、例えば、錫-銀系及び錫-銀-銅系等の半田、金-錫ろう等の低 融点ろう材、及び銀 ゲルマニウム系等の高融点ろう材のような接合部材として知ら れる金属材料、金属粉末を含有したエポキシ榭脂等の導電性接着材、又はエポキシ 榭脂接着材等の樹脂材料で形成される。
また、封止材 12として、鉄—ニッケル—コバルト合金や鉄—ニッケル合金等の鉄— ニッケル系合金，無酸素銅，アルミニウム，ステンレス鋼，銅—タングステン合金，銅 モリブデン合金等の金属材料、又は酸ィ匕アルミニウム質焼結体及びガラスセラミツ タス焼結体等の無機系材料に Au, Ag, Cu, Al, Pt, Pd等の金属層をめつき法等を 用いて導電性被膜等を形成したものに、錫 銀系，錫 銀 銅系等の半田を塗布し たものを使用することができる。なお、封止材 12は、導電性材料力も成ってもよいし、 絶縁性材料から成ってもょ ヽ。
例えば、封止材 12が半田力も成る場合であれば、半田のペーストを環状導体バタ ーン 10上に塗布し、これを加熱して互いに接合させることにより、環状導体パターン 1 0上に半田による封止材 12を形成することができる。
図 1Aおよび図 1Bに示された電子装置 1においては、この封止材 12を半導体基板 5の下面に接合させることにより、封止材 12の内側に微小電子機械機構 3が気密封 止される。
封止材 12を半導体基板 5の主面に接合する方法としては、例えば錫-銀系等の半 田，金—錫ろう等の低融点ろう材，又は銀—ゲルマニウム系等の高融点ろう材等の 接合材を介して接合する方法を用いることができる。
なお、環状導体パターン 10上に塗布された半田で封止材 12を形成する場合であ れば、半田ペーストを介して絶縁基板 7の環状導体パターン 10と半導体基板 5とを位 置合わせし、この半田ペーストをリフロー等の手段を用いて溶融させることにより、封 止材 12を介して絶縁基板 7が半導体基板 5に機械的に接合される。封止材 12の内 側には、微小電子機械機構 3を気密封止する封止空間が形成される。
絶縁基板 7の上面には、電子部品 2の電極 6に電気的に接続される接続パッド 9が 形成されている。本実施の形態による電子装置 1において、接続パッド 9は、絶縁基 板 7の内部に形成された配線導体 8に接続されている。この配線導体 8は、例えば絶 縁基板 7をその厚さ方向に貫通するように形成された貫通導体等であり、絶縁基板 7 の下面、すなわち絶縁基板 7における微小電子機械機構 3を封止する主面に対向す る主面に導出されている。なお、配線導体 8は、絶縁基板 7の側面に導出させるよう にしてもよい。ここで、配線導体 8は、焼成後に絶縁基板 7を構成するグリーンシート 層に設けられたビアとグリーンシート層の層間に形成された内部導体とによって構成 されてちょい。
そして、絶縁基板 7の下面又は側面に導出された配線導体 2の端部には実装パッ ド（図示せず)が形成され、この実装パッドを外部電気回路に例えば錫 鉛半田等か らなる半田バンプなどの外部端子 17を介して接合することにより、電子部品 2の電極 6が外部電気回路と電気的に接続される。
これらの配線導体 8および接続パッド 9は、接続パッド 9上に形成される導電性接合 材 11を介して電子部品 2の電極 6と電気的に接続される。配線導体 8および接続パッ ド 9は、上記電極 6を、外部電気回路と電気的に接続できるように絶縁基板 7の下面 や側面に導出する機能を有する。
導電性接合材 11は、錫 銀系，錫 銀 銅系等の半田、金 錫ろう等の低融点 ろう材、及び銀 ゲルマニウム系等の高融点ろう材のような金属材料、並びに金属粉 末を含有したエポキシ榭脂等の導電性接着材等により形成されている。
導電性接合材 11は、封止材 12が錫-銀系，錫-銀-銅系等の半田、金-錫ろう 等の低融点ろう材、及び銀 ゲルマニウム系等の高融点ろう材のような金属材料等 で形成されている場合には、真空蒸着ゃメツキによって、あるいはろう材ペーストを塗 布及び溶融させることによって封止材 12と一括して形成することができる。これにより 、電子装置 1の生産性をより高いものとすることができる。
導電性接合材 11を電子部品 2の電極 6に接合することにより、電子部品 2の電極 6 が、導電性接合材 11、接続パッド 9および配線導体 8を介して、絶縁基板 7の下面又 は側面に導出される。そして、絶縁基板 7の下面又は側面に導出された配線導体 8 の端部を外部電気回路に錫 鉛半田等を介して接合することにより、電子部品 2の 電極 6と外部電気回路とが電気的に接続される。
これらの配線導体 8および接続パッド 9は、銅，銀，金，ノ《ラジウム，タングステン，モ リブデン，及びマンガン等の金属材料により形成される。
例えば、配線導体 8が銅カゝら成る場合、銅粉末とガラス粉末に適当な有機バインダ 及び溶剤を添加混合した銅ペーストを、絶縁基板 7となるグリーンシートにスクリーン 印刷等により印刷してこれをグリーンシートとともに焼成することにより形成される。 以上のように、電子部品封止用基板 4を構成する絶縁基板 7の上面と、電子部品 2 を構成する半導体基板 9の下面とが対向し、互いに位置合わせされて接合されること により微小電子機械機構 3の封止が行なわれる。すなわち、絶縁基板 7と半導体基板 5とが、環状導体パターン 10および半導体基板 5の間に介在する封止材 12を介して 接合され、封止材 12の内側で微小電子機械機構 3が気密封止される。微小電子機 械機構 3に電気的に接続された電極 6は、導電性接合材 11、接続パッド 9、配線導 体 8を介して封止空間の外側に導出され、外部電気回路と電気的に接続される。こ れにより、微小電子機械機構 3と外部電気回路との間で信号の入出力が行うことが可 能になる。これらの信号は、微小電子機械機構 3と外部電気回路との間で、電極 6、 導電性接合材 11、接続パッド 9および配線導体 8に沿って伝送される。
この電子部品封止用基板 4では、接続パッド 9は環状導体パターン 10の外方に形 成される。接続パッド 9が、封止材 12を被着させるための環状導体パターン 10の外 方に配置されていることから、接続パッド 9と微小電子機械機構 3とは環状導体パター ン 10によって隔たれた分の距離だけ離すことが可能となり、接続パッド 9と微小電子 機械機構 3との間の電磁気的干渉は抑制される。そのため、例えば、導電性接合材 1 1を介して微小電子機械機構 3に駆動電圧を印加したとき、この駆動電圧のオン'ォ フによって発生する電磁気的干渉の影響が微小電子機械機構 3の動作に及ぶことを 抑帘 Uすることができる。
また、導電性接合材 11に高周波信号を導通させる場合、微小電子機械機構 3を駆 動するために必要な磁界又は電界のオン'オフがノイズとなって、導電性接合材 11を 導通する高周波信号の特性が劣化することも抑制することができる。
したがって、導電性接合材 11と微小電子機械機構 3との間の高周波ノイズの影響 を抑制することが可能な電子部品封止用基板 4を提供することができる。
ここで、封止材 12は、微小電子機械機構 3を封止するためのものであり、絶縁基板 7には、封止材 12を被着させるための環状導体パターン 10が形成されている。した がって、上記電子部品封止用基板 4は、封止材 12を介して微小電子機械機構 3を容 易かつ確実に封止することができる。
電子部品封止用基板 4は、絶縁基板 7の内部に、基準電位が供給される導体層が 形成されていてもよい。図 1Bでは、絶縁基板 7の内部に、接地電位が供給される導 体層（以下、「グランド導体層」という。） 14が形成されている。グランド導体層 14が絶 縁基板 7の内部に形成された場合、外部力ゝらのノイズを遮蔽することが可能である。 同様に、半導体基板 5の上面にシールド導体層を形成することでさらに外部からのノ ィズを遮蔽することが可能である。
グランド導体層 14は、配線導体 8及び接続パッド 9と同様な材料および方法を用い て形成される。例えば、グランド導体層 14が銅から形成される場合、銅粉末とガラス 粉末に適当な有機バインダ及び溶剤を添加混合した電極用ペーストを、絶縁基板 7 となるグリーンシートにスクリーン印刷等により印刷してこれをグリーンシートとともに焼 成することにより形成される。
グランド導体層 14を絶縁基体 1の内部に配置した場合、電子部品封止用基板 4を 通って封止材 12で封止された領域内に入り込もうとする電磁波は、グランド導体層 1 4によって有効に遮断される。そのため、外部から微小電子機械機構 3の封止領域内 へ侵入しょうとするノイズを遮蔽することができる。その結果、微小電子機械機構 3を 搭載した電子部品 2を一層正常かつ安定的に作動させることできる。
そして、半導体基板 5の主面（図 1Bにおいて下面）に微小電子機械機構 3およびこ れに電気的に接続された電極 6が形成されて成る電子部品 2について、電極 6を接 続パッド 9に接合し、半導体基板 5の主面を封止材 12に接合させることによって、封 止材 12の内側に電子部品 2の微小電子機械機構 3が気密封止された電子装置 1が 形成される。
本実施の形態による電子装置 1は、半導体基板 5の下面に形成された電極 6と接続 パッド 9とが、微小電子機械機構 3を収容する封止空間の外方で導電性接合材 11を 介して接続されていることから、導電性接合材 11と微小電子機械機構 3とは環状導 体パターン 10によって隔たれた分の距離だけ離すことが可能となる。その結果、導 電性接合材 11を通って駆動電圧のオン'オフの電圧が供給された時、駆動電圧の オン'オフの電磁気的干渉が微小電子機械機構 3の動作に及ぶことを抑制すること ができる。
また、導電性接合材 11に高周波信号が導通している場合は、微小電子機械機構 3 を駆動するために必要な磁界又は電界のオン ·オフがノイズとなり、導電性接合材 11 を導通する高周波信号の特性が劣化することを抑制することができる。
ここで、封止材 12を導電性材料により形成するとともに、電子部品封止用基板 4の グランド導体層 14に電気的に接続するか、又は電子部品封止用基板 4に設けられた 貫通導体である配線導体 8 (図 1Bでは、配線導体 8aとして示される）を介して電子部 品封止用基板 4が実装されるプリント配線板（図示せず)のグランド配線と接続するの がよい。
このように、封止材 12を導電性材料とし、これを電子部品封止用基板 4のグランド 導体層、又は電子部品封止用基板 4が実装されたプリント配線板におけるグランド導 体層と接合することにより、封止材 12とグランド導体層との間で安定したグランドネット ワークが形成され、封止材 12に良好な電磁シールド性をもたせることができる。その 結果、微小電子機械機構 3を形成した電子部品 2をより一層確実に、正常かつ安定 に作動させることができる。
ここで、封止材 12は、電子部品封止用基板 4内のグランド導体層 14及び電子部品 封止用基板 4が実装されるプリント配線基板のグランド導体層のいずれか一方、ある いは両方に電気的に接続されてよ ヽ。
封止材 12を導電性材料により形成する場合、導電性材料としては錫 銀系及び錫 銀 銅系等の半田、金 錫ろう等の低融点ろう材、並びに銀 ゲルマニウム系等 の高融点ろう材のような金属材料等を用いることができる。そして、このような材料で 形成した場合、封止材 12と導電性接合材 11とを同時に形成することができる。
また、封止材 12と導電性接合材 11を同材質のろう材により形成してもよい。封止材 12と導電性接合材 11を同材質より形成した場合、真空蒸着ゃメツキによって、あるい は半田ペーストを塗布及び溶融させることによって、導電性接合材 11と封止材 12と を一括形成することができる。その結果、生産性をより高いものとすることができる。 また、封止材 12を導電性材料により形成するとともに、封止材 12を電子部品封止 用基板 4に設けられた配線導体 8aを介して、外部のプリント配線版のグランド端子に 電気的に接続する場合、配線導体 8aを絶縁基板 7の内部に複数設けるとともに、複 数の配線導体 8aの隣接間隔を電子部品 2で使用される高周波信号 (数百 MHz〜l OOGHz程度で特には GHz帯域の高周波信号)の波長の 1Z2以下に設定すること が好ましい。
このような構成により、配線導体 8aで取り囲まれた領域に高周波ノイズが侵入する ことがなぐ高周波グランドの不安定性力も誘発される伝播モードのミスマッチが軽減 される。また、導電性材料から成る封止材 12とグランド導体層 14が直接、電気的に 接続されているため、グランドネットワーク経路が短くなり、インダクタンス成分の増大 を防ぐことができるので安定したグランドとすることができ、良好な電磁シールド性を 保持することができる。よって、微小電子機械機構 3は、外部から侵入する高周波ノィ ズの影響を受けにくくなる。 従って、電子部品 2には、例えば使用される信号が上記のような高周波信号であつ たとしても、常に正確な信号が配線導体 8を介して伝播されることとなり、高速駆動さ れる電子部品 2を、より正常かつ安定に作動させることが可能となる。
半導体基板 5に形成された配線導体 15は、電極 6と微小電子機械機構 3との間の 信号を導通する配線として機能する。なお、封止材 12を導電性材料で構成する場合 、封止材 12と配線導体 15との間でショートが発生しないように配線導体 15上には酸 化シリコン膜等の絶縁膜 16を形成しておくのがよい。
上記の構成の電子装置 1では、配線導体 8の導出部分を、半田ボール等の外部端 子 17を介して外部電気回路に接続することにより、微小電子機械機構 3が外部電気 回路と電気的に接続される。
外部電気回路と電子装置 1との接続を半田ボール等を用いて行なう場合、外部電 気回路と電子装置 1との接続は、半導体基板 5と電子部品封止用基板 4との接合温 度以下でおこなうことが半導体基板 5と電子部品封止用基板 8との間の接合における 信頼性の観点で望ましい。
また、図 2に示すように、半導体基板 5の下面と電子部品封止基板 7の上面との間 で、封止材 12の外方に、導電性接合材 11を被覆するようにして榭脂材 18を充填し てもよい。榭脂材 18を充填した場合、半導体基板 5と電子部品封止基板 7との間の 熱膨張係数の差による熱応力が充填された樹脂で分散し、過度の応力が導電性接 合材 11及び封止材 12にかかることを防止することができる。また、水分の浸入を抑 制できる結果、導電性接合材 11及び封止材 12にクラックが発生したり導電性接合材 11及び封止材 12が腐食したりすることを効果的に抑制することができる。その結果、 電子装置の信頼性をより高くすることが可能である。
また、同じく図 2に示すように、半導体基板 5の上面にシールド導体層 19を形成して もよい。この場合、半導体基板 5を通って微小電子機械機構 3が封止された領域内に 入り込もうとする電磁波は、シールド導体層 19で有効に遮断される。そのため、外部 からのノイズを遮蔽し、微小電子機械機構 3を搭載した電子部品 2を一層正常かつ安 定的に作動させることできる。ここで、シールド導体層 19は、半導体基板 5上に設け られた金属層であり、例えば半導体基板 5上に蒸着等により形成される。 なお、電子装置 1を構成する電子部品封止用基板 4は、上述のように、上面に凹部 13が設けられており、凹部 13内に微小電子機械機構 3が収容されていることが好ま しい。
この場合、微小電子機械機構 3の高さに相当する電子装置 1の厚みを小さいものと することができる。その結果、例えば、携帯市場等で求められる電子装置 1の低背化 を実現することができる。
また、このような電子装置 1において、電子部品封止用基板 4は、上面が平面状で あり、封止空間が封止材 12の厚みと対応する厚みに設定されていることが好ましい。 この場合、簡易な構造で微小電子機械機構 3の封止空間を形成することが可能で ある。その結果、電子部品封止用基板 4および電子装置 1の生産性をより高くするこ とがでさる。
図 3は、本実施の形態による電子部品封止用基板を複数個取りの形態とした場合 の構成例を示す断面図である。図 3に示されるように、接続パッド 9および封止材 12 を備える基板領域が、広面積の母基板の一方主面に縦横に配列形成された、配線 母基板 、わゆる複数個取りの形態としてもょ 、。
このような複数個取りの形態としておくと、半導体基板 5の主面に微小電子機械機 構 3及びこれに電気的に接続された電極 6が複数個配列形成された、複数個取りの 形態で製作される半導体母基板を複数個同時に気密封止することができ、生産性に 優れたものとすることができる。
次に、電子部品封止用基板 4を用いた電子装置の製造方法について、図 4A〜図 4Dに基づ 、て説明する。図 4A〜図 4Dは本実施の形態による電子装置の製造方法 の一例を工程順に示している。なお、図 4A〜図 4Dにおいて、図 1Aおよび図 1B及 び図 3と同じ構成には同じ符号を付してある。また、図示を簡単にするために、グラン ド導体層 14等の図 1Aおよび図 1B及び図 3に示された構成の一部を省略している。 まず、図 4Aに示すように、縦横に配置された複数の微小電子機械機構 3を下面に 有した半導体母基板 21を準備する。半導体母基板 21の下面には、各微小電子機 械機構 3に対応して電極 6が設けられている。半導体母基板 21は、それぞれが微小 電子機械機構 3および電極 6を備える電子部品領域 22が、複数個取りの形態で形成 された半導体基板である。
次に、図 4Bに示すように、配線母基板 23を準備する。配線母基板 23は、微小電 子機械機構 3に対応する複数の基板領域 24を有して 、る。
基板領域 24は、それぞれが電子部品封止用基板 4となる領域であり、一方の主面 において電子部品封止用基板 4となる領域毎に、環状導体パターン 10と、環状導体 パターン 10の外方に位置する接続パッド 9とがそれぞれ形成されている。接続パッド 9は、絶縁基板 7の一方主面力 他方主面または側面に導出された配線導体 8と電 気的に接続されている。
本実施の形態による電子装置において、あら力じめ、環状導体パターン 10上には 封止材 12が形成され、接続パッド 9上には導電性接続材 11が形成されている。この ようにしておくと、封止材 12による機械的な接合 (封止）と、導電性接合材 11による電 気的な接続とを同時に行なうことが容易となるので、電子部品の封止の作業性を向 上させることができる。
封止材 12は、環状導体パターン 10上に形成される。また、封止材 12は、例えば鉄 ニッケル コバルト合金力 成る場合であれば、鉄 ニッケル コバルト合金の金 属板に圧延加工や金型による打ち抜き加工またはエッチング加工を行ない、環状導 体パターン状に成形することにより製作される。
封止材 12と絶縁基板 7との接合は、錫 銀系等の半田，金 錫ろう等の低融点ろ ぅ材、又は銀—ゲルマニウム系等の高融点ろう材を介して接合することができる。 また、封止材 12は、錫-銀系等の半田，金-錫ろう等の低融点ろう材、及び銀— ゲルマニウム系等の高融点ろう材を用いて形成してもよ 、。
導電性接合材 11は、接続パッド 9上に形成される。導電性接合材 11は、例えば錫 —銀系等の半田力 成る場合であれば、この半田のボールを接続パッド 9上に位置 決めして加熱、溶融、及び接合させることにより形成される。また、導電性接合材 11 を封止材 12と同一の材料カゝら形成する場合、封止材 12とともに導電性接合材 11を 一括形成してもよい。
次に、図 4Cに示すように、半導体母基板 21を、配線母基板 23上に、微小電子機 械機構 3を個々の基板領域 24毎に気密封止する封止材 12を介して接合すること〖こ より、接合体 25を形成する。
接合体 25は、電子装置 1が複数個取りの形態で形成されているものであり、この接 合体 25において、縦横に配置された微小電子機械機構 3は、各基板領域 24におけ る封止材 12の内側の封止空間に気密封止されている。
また、各微小電子機械機構 3に対応して配置された電極 6は、導電性接合材 11を 介して対応する接続パッド 9と電気的に接続されている。
ここで、電極 6と導電性接合材 11との接合は、例えば導電性接合材 11が錫 銀系 半田力も成り、導電性接合材 11と封止材 12の高さが同一のとき、電極 6上に導電性 接合材 11を位置合わせして載せ、これらをリフロー炉中にお 、て約 250〜300°C程 度の温度で熱処理すること等により行なわれる。
ここで、半導体基板 5の主面と封止材 12との接合は、例えば接合面に導電性接合 材 11と同様の錫—銀系の半田を挟んでおき、上述の電極 6と導電性接合材 11との 接合と同時にリフロー炉中で熱処理することにより行なうことができる。また、導電性接 合材 11が錫—銀系半田力も成り、導電性接合材 11と封止材 12の高さにバラツキが ある、あるいは配線母基板 23に反り等がある場合には、半導体母基板 21と配線母基 板 23の接続は、 220°C〜280°C程度の温度で熱圧着することで接合することができ る。
このように、本実施の形態による電子装置 1の製造方法によれば、電子部品領域 2 2の電極 6の外部導出のための接合と、微小電子機械機構 3の気密封止のための接 合とを同時に行なうことができるため、電子装置 1の生産性を非常に高めることができ る。
そして、図 4Dに示すように、接合体 25を電子部品封止領域 22毎に分割して、電子 装置 1を得る。
このようにして作製された電子装置 1は、上記のように、それぞれが電子部品封止 用基板 4となる基板領域 24の上面に環状導体パターン 10と環状導体パターン 10の 外方に位置する接続パッド 9とが形成されている配線母基板 23を用いて、半導体母 基板 21の封止を行なっている。また、複数個の電子装置 1を同時集約的に得ること ができる。したがって、微小電子機械機構 10と接続パッド 9及び導電性接合材 11と の間の電磁的な干渉が抑制された電子装置 1を、生産性を良好として製造すること ができる。
接合体 25の切断は、この接合体 25に対してダイシンダカ卩ェ等の切断加工を施すこ とにより行なうことができる。ここで、導電性接合材 11が微小電子機械機構 3を気密 封止する封止材 12の外側に形成されている場合、外観検査によって、微小電子機 械機構 3と電子部品封止用基板 4との接合をする導電性接合材 11を検査することが できる。その結果、封止材 12の内部に導電性接合材 11を形成した場合のように X線 による接合検査等を行う必要がなくなる。
また、導電性接合材 11が半田のボール力 成り、溶融した半田が電極 6の外側に はみ出る可能性があるような場合でも、その半田は封止材 12で遮られるので、微小 電子機械機構 3に達することは防止される。そのため、半田により微小電子機械機構 3の機械的な作動が妨げられるようなことや、電気的な作動の信頼性が低下するよう なことは効果的に防止されるため、電子装置 1としての信頼性を良好に確保すること ができる。
本実施の形態による電子装置 1の製造方法は、上記各工程を具備することから、縦 横に配置された複数の微小電子機械機構 3について、微小電子機械機構 3に対応 する複数の基板領域 24を有する配線母基板 23を用いて同時に気密封止することが できる。そのため、互いに接合された半導体母基板 21および配線母基板 23から成る 接合体 25を容易に作製することができる。この接合体 25は、各基板領域 24に沿って 分割することにより個々の電子装置 1となるので、複数の電子装置 1を高い生産性で 、確実に製造することができる。
また、導電性接合材 11が微小電子機械機構 3を気密封止する封止材 12の外部に 形成されていることから、外観検査によって、電極 6と電子部品封止用基板 4との間の 電気的接続が確実になされているカゝ判断することが可能となる。また、導電性接合材 11を形成する接続材が微小電子機械機構 3に流れることを防止することができる。 なお、上述の説明では一つの電子装置 1内に一つの微小電子機械機構 3を気密 封止したが、一つの電子装置 1内に複数の微小電子機械機構 3を気密封止してもよ い。また、図 4A〜図 4Dに示した例では、配線導体 8を絶縁基板 7の下面側に導出し ているが、これを側面に導出したり側面および下面の両方に導出したりしてもよい。ま た、図 4A〜図 4Dの例では微小電子機械機構 3を収容するための凹部（キヤビティー )を形成した例を示したが必ずしも凹部を形成する必要はなぐ封止材 12の高さを適 切に設定し微小電子機械機構 3が必要とする封止空間を形成してもよい。
また、配線導体 8の外部電気回路への電気的な接続は、外部端子 17として半田ボ ールを介して行なうものに限らず、リード端子や導電性接着剤等を介して行なっても よい。
また、上述の説明では、絶縁基板 7としてセラミックス材料力も成る基板を用いたが 、榭脂及びガラス等の他の材料カゝら成る基板を用いてもよい。さら〖こ、上述の説明で は、微小電子機械機構 3を気密封止するために半導体基板 5と絶縁基板 7とを環状 導体パターン 10及び封止材 12を介して接合したが、半導体基板 5と絶縁基板 7とを 接合することができれば、これに限らない。例えば、ガラス力 成る絶縁基板 7を用い て、半導体基板 5と絶縁基板 7とを陽極接合により直接接合してもよい。
(第 2の実施の形態）
次に、本発明の第 2の実施の形態について説明する。
発明の第 2の実施の形態による電子部品封止用基板が、第 1の実施の形態による 電子部品封止用装置と異なる点は、絶縁基板 7内に発振回路を内蔵している点であ る。図 5は、本発明の第 2の実施の形態による電子部品封止用基板を備えた電子装 置の構成例を示す断面図である。図 5に示された電子装置 31では、電子部品封止 用基板 32を構成する絶縁基板 7内に、接続パッド 9に電気的に接続された一対の容 量形成用電極 33と容量形成用電極 33に電気的に接続された抵抗体 34とがそれぞ れ形成されている。各容量形成用電極 33は対向して配置されており、各容量形成用 電極 33とそれらの間に介在する絶縁基板 7の一部（以下、「絶縁層 35」という。）とは 、コンデンサ（キャパシタ成分）を構成する。また、このコンデンサと抵抗体 34とは、 C R発振回路を構成する。なお、図 5において、図 1Aおよび図 1B乃至図 4A〜図 4D に示されたものと同一の構成には同一の符号を付し、説明を省略する。
この CR発振回路は、微小電子機械機構 3で検知された電気信号を高 ヽ周波数の 信号に載せて、電波として伝送させる機能を備える。すなわち、この CR発振回路に より、例えばセンサである微小電子機械機構 3がセンシングした信号を載せて空中を 運ぶ役割をする高周波 (搬送波）が作られる。この搬送波は、アンテナ等の送信装置 (図示せず)を介して外部に電波として伝送される。
本実施の形態による電子部品封止用基板 32によれば、 CR発振回路が絶縁基板 7 内に形成されて 、るので、別途チップ部品としてコンデンサ及び抵抗体を電子部品 封止用基板 32に搭載するための配線や導電性接合材は不要である。そのため、信 号の伝送ロスを小さくすることができ、低消費電力化が可能になる。したがって、微小 電子機械機構 3の駆動精度の向上、電子装置 21の応答精度の向上、駆動時間の長 時間化が可能な電子部品封止用基板 32および電子装置 31を得ることができる。 また、外部電気回路基板に必要であったチップ部品を搭載するスペースが不要と なるので、より小型のモジュールが形成できる。これは、機器全体の小型化及び低消 費電力化に寄与する。また、不要となったスペースに別の回路や部品等を搭載する ことができるので機器の高機能化及び高密度化も可能になる。
また、発振回路を絶縁基板 7内に形成しているため、例えばチップコンデンサ又は チップ抵抗部品の接続端子電極と導電性接合材との接続部のような導電経路の接 続不連続部が存在しないため、電磁ノイズの発生を抑制することができる。これにより 、微小電子機械機構 3や、他の回路基板への電磁的な干渉を極力小さくすることが できる。したがって、高精度な微小電子機械機構 3を精度良く駆動させることができる 、応答精度の良い電子装置 31を得ることができる。
なお、抵抗体 34と容量形成用電極 33との電気的な接続は、例えば、抵抗体 34と 容量形成用電極 33との一部同士を直接接触させること等により行なわせることができ る。
また、抵抗体 34は、ビア導体等の配線導体 8の一部を介して接続パッド 9と電気的 に接続させることができ、容量形成用電極 33は、配線導体 8および抵抗体 34を介し て接続パッド 9と電気的に接続させることができる。
この容量形成用電極 33は、配線導体 8および接続パッド 9と同様の材料を用い、同 様の手段により作製される。一対の容量形成用電極 33としての導体パターンは、例 えば四角形状、又は円形状等の導体パターンが上下に重なって構成されている。こ の場合、一対の導体パターンは、絶縁基板 7となるグリーンシート等に積層位置のず れが生じた場合でも対向面積が一定に保たれるように、一方の導体パターンの外周 縁が他方の導体パターンの外周縁よりも外側に位置するように設定されてもよい。 また、容量形成用電極 33および絶縁層 35によって形成されるコンデンサのキャパ シタンスは 0. 5pF〜50nF程度がよい。 0. 5pFよりも大きい場合には、コンデンサの 作製の際に公差の影響を受けに《なる。一方、 50nFよりも小さい場合には、小型化 が容易になるとともに作製が容易になる。
一対の容量形成用電極 33の間に介在する絶縁層 35は、絶縁基板 7の一部であり 、例えば、絶縁基板 7の他の部位を形成する絶縁材料と同様の絶縁材料 (誘電体材 料）により形成されている。
また、抵抗体 34は、容量形成用電極 33と電気的に接続されている。抵抗体 34は、 酸化ルテニウムや銀パラジウムなどにより形成される。この形成の手段としては、メタ ライズ層形成手段やめつき層形成手段、蒸着膜形成手段等の金属を薄膜層として被 着させる手段を用いることができる。例えば、抵抗体 34をメタライズ層形成手段により 形成する場合であれば、酸化ルテニウムのペーストを絶縁基板 7となるグリーンシート に印刷して、積層した後、これをグリーンシートとともに焼成することにより形成される また、抵抗体 34の電気抵抗は、 10 Ω〜 100k Ω程度がよい。電気抵抗を 10 Ωより 大きくすると、抵抗体 34の作製の際に公差の影響を受け難くなる。電気抵抗を 100k Ωよりも小さくすると、小型化が容易になるとともに作製が容易になる。
上述のように、この電子部品封止用基板 32における配線導体 8の導出部分を、半 田ボール等の外部端子 17を介して外部の電気回路に接続することにより、微小電子 機械機構 3が外部電気回路と電気的に接続される。つまり、微小電子機械機構 3で 検知され、電気信号に変換された機械的な振動等の外部の情報が、上記容量形成 用電極 33と抵抗体 34とにより構成される発振回路で搬送波とされ、この搬送波が外 部電気回路に供給される。外部電気回路には、例えば、アンプ、フィルタ、アンテナ 等が配設されており、これらによって搬送波に応じた電波が伝送される。
この電子部品封止用基板 32において、一対の容量形成用電極 33間に配置された 絶縁層 35の比誘電率力 他の部位における絶縁基板 7の比誘電率よりも高いことが 好ましい。
このように、絶縁基板 7において、少なくとも一対の容量形成用電極 33の間に介在 する部位、つまり絶縁層 35における比誘電率を、他の部位における比誘電率よりも 高いものとすることにより、その比誘電率の差に応じて、容量形成用電極 33間に生じ る静電容量を大きくすることができる。
一般的に、 CR発振回路の発振周波数は、 C値 (静電容量)が大きくなると、発振周 波数の帯域を広くすることができるため、大容量のコンデンサを有した CR発振回路 を絶縁基板 7内に形成することにより、発振効率のよい発振回路を形成することがで きる。
よって、絶縁基板 7において絶縁層 35の比誘電率を他の部位よりも高くすることに より、同じ面積でもより大容量のコンデンサを有した CR発振回路を絶縁基板 7に内蔵 することができるので、電子装置 32を用いた機器のより一層の小型化、低消費電力 化に寄与する。
例えば、絶縁基板 7が酸ィ匕アルミニウム質力も成り、かつ比誘電率を 10である場合 に、絶縁層 35の比誘電率を 10にした場合は、発振周波数の帯域が約 1kHzである のに対し、絶縁層 35の比誘電率を 1000にした場合は、帯域が約 3kHzと約 3倍にな るので、発振効率のよい発振回路を形成することができる。
比誘電率の高い絶縁層 35は、例えば、誘電体粉末と焼結助剤と有機榭脂バインダ と有機溶剤とからなる誘電体層用ペーストを印刷形成して、絶縁基板 7の他の部位を 構成する層と同時焼成することにより作製される。誘電体粉末としては、例えば、 BaT iOの他に、 SrTiO , MgTiO , BaZrOのようなぺロブスカイト構造を有するもの等
3 3 3 3
が挙げられる。
焼結助剤としては、例えば SiO— B O系， SiO— B O -A1 O系， SiO— B O
2 2 3 2 2 3 2 3 2 2 3
-A1 O—MO系（但し、 Mは Ca, Sr, Mg, Baまたは Znを示す） SiO—B O—M
2 3 2 2 3
1 O系（但し、 Mlは Li, Naまたは Kを示す）， SiO— B O— Al O— M2 O系（伹
2 2 2 3 2 3 2 し、 M2は上記と同じである）， Pb系ガラス， Bi系ガラス等のガラス、または CuO等の 金属酸ィ匕物が挙げられる。 誘電体層用ペーストに用いられる有機榭脂バインダおよび有機溶剤としては、絶縁 基板 7となるセラミックグリーンシートとの同時焼成が可能であれば特に制限されるも のではなぐ例えばグリーンシートに配合される有機榭脂バインダ，有機溶剤と同様 のものが使用可能である。
この場合、容量形成用電極 33は、 Cuまたは Agの粉末を 85〜99.5質量部、チタン 酸バリウム結晶を析出する結晶化ガラスを 0.5〜15質量部含むとともに、有機榭脂バ インダおよび有機溶剤を含んで成る電極ペーストを印刷形成して、グリーンシートと 同時焼成することにより作製される。
チタン酸バリウム結晶を析出する結晶化ガラスの組成比は、焼成時に、絶縁基板 7 を構成する誘電体層 7と配線導体 8との界面はがれを生じないように、 Cuまたは Ag の粉末に対して最小の比率であることが好ま 、。結晶化ガラスのガラス組成比が C uまたは Agの粉末に対して 15質量部未満であると、焼成時に容量形成用電極 33の ガラス成分が絶縁層 35へ多く流入して、絶縁層 35の特性を劣化させることを防止す ることができる。他方、結晶化ガラスのガラス組成比が 0.5質量部を超える場合には、 結晶化ガラスによって、 BaTi03との濡れ性が良くなり、焼成時に絶縁層 35と容量形 成用電極 33との界面におけるはがれが生じにくくなる。
Cuまたは Agの粉末は、絶縁基板 7用の配線導体 8として用いる場合には、同時焼 成時の絶縁基板 7の成分と絶縁層 35の成分との相互拡散を抑えるために、直径 5 μ m以下の粒径の細力 、ものであることが好まし!/、。
結晶化ガラスは、その結晶化の際に BaOと TiOが結合して BaTiO結晶を析出す
2 3
るものである。主相として BaTiO結晶を析出するため、結晶化ガラスが焼成時の拡
3
散により絶縁層 35の内部に流入しても絶縁層 35の特性を劣化させることがない。 また、結晶化ガラスの容量形成用電極 33への添カ卩により、絶縁層 35と容量形成用 電極 33との濡れ性を向上させ、焼成時の界面はがれの発生を防ぐことが可能となる その場合の結晶化ガラスは、そのガラス組成比力 BaOを 55.1〜59.7質量％、 Ti Oを 24.0〜26.0質量％、 SiOを 7.7〜： L 1.3質量％、 Al Oを 6.6〜9.7質量％、 Sr
2 2 2 3
Oを 0.7質量％以下、 Na Oを 0.5質量％以下、 CaOを 0.4質量％以下含むものであ り、各成分の合計が 100質量％となるように調整する。 TiO , SiO , Al O , SrO, N
2 2 2 3 a O, CaOは、ガラス化のための網目形成酸ィ匕物、中間酸化物、網目修飾酸化物で
2
あるため、ガラス化するための最小の比率であることが好ましい。 BaOが 59.7質量％ 以下、 TiOが 26.0質量％以下、 SiO力^.7質量％以下、 Al O力 .6質量％を超え
2 2 2 3
る場合、この組成物をガラス化させることが容易となる。また、 BaOが 55.1質量％を 超え、 TiO力 S24.0質量％を超え、 SiOが 11.3質量％を超え、 Al O力 9.7質量％
2 2 2 3
未満、 SrOが 0.7質量％未満、 Na Oが 0.5質量％未満、 CaOが 0.4質量％未満であ
2
る場合、 BaO, TiO以外の成分の絶縁基板 7内部への流入量が抑制され、絶縁基
2
板 7の特性の劣化を防止することが可能になる。
また、誘電率の高い結晶を析出させるガラスとして、 BaTiOを析出するものの他に
3
、 NaNb Oを析出するものもあるが、電極ペースト中に含まれるガラスは、絶縁板 1
2 5
の結晶相と同じ結晶相を析出するものが好ましい。すなわち、絶縁層 35の主成分が BaTiOならば BaTiOを析出する結晶化ガラスを、絶縁層 35の主成分が NaNb O
3 3 2 5 ならば NaNb Oを析出する結晶化ガラスを電極ペースト用の添加物として使用する
2 5
ことが好ましい。
そして、絶縁層 35の比誘電率は 50〜5000程度が好ましい。比誘電率が 50以上 であると、キャパシタ成分が小さくなりすぎず、比誘電率が 5000以下であると、絶縁 基板 7との同時焼成が容易なものとなる。
また、抵抗体 34は、絶縁基板 7の内部において接続パッド 9の直下に配置されてお り、容量形成用電極 33と接続パッド 9との間の距離は、抵抗体 34と接続パッド 9との 間の距離よりも長いことが好ましい。なお、この容量形成用電極 33と接続パッド 9との 間の距離とは、容量形成用電極 33と接続パッド 9とを最短で結ぶ直線距離をいい、 抵抗体 34と接続パッド 9との間の距離とは、抵抗体 34と接続パッド 9とを最短で結ぶ 直線距離をいう。
抵抗体 34を接続パッド 9の直下の絶縁基板 7の内部に配置することにより、 CR発 振回路と接続パッド 9との間の配線長をより短くすることができる。そのため、抵抗体 3 4と接続パッド 9との間の電気的抵抗をより小さくすることができるので、伝送ロスをさら に小さくすることができる。よって、電子装置 31の一層の高精度駆動や応答精度の 向上、低消費電力化による駆動時間の長期化を行なうことができる。
また同時に、容量形成用電極 33は、この接続パッド 9の直下に配置されている抵抗 体 34に比べて、接続パッド 9との間の距離が長いため、接続パッド 9及び電極 6を介 して電気的に接続される微小電子機械機構 3との間の距離を離すことができる。 そのため、容量形成用電極 33により形成されるコンデンサから発生する発振ノイズ が、微小電子機械機構 3に与える干渉、特に、加速度センサの振動等の機械的な動 作の阻害等の機械的な干渉を極力小さくすることができる。その結果、発振ノイズに 起因して高精度駆動、応答精度の向上に支障が生じ、微小電子機械機構 3の破壊 や変形などが起こるのを防止することができる。
すなわち、この構成により、特に、機械的な作動をともなう微小電子機械機構 3を備 える電子部品 2について、センシング等の作動の信頼性を極めて高くして封止するこ とがでさる。
なお、容量形成用電極 33と接続パッド 9との間の距離を、抵抗体 34と接続パッド 9 との間の距離よりも長くする場合、抵抗体 34から容量形成用電極 33にかけて、接続 用の導体 (図示せず)を配線導体 2と同様の手段で形成すること等により、抵抗体 34 と容量形成用電極 33とを電気的に接続させることができる。
微小電子機械機構 3の動作、特に振動等の機械的な動作に対する干渉を小さくす るためには、容量形成用電極 33は、微小電子機械機構 3から離れて、つまり、絶縁 基板 7の他方主面側に近くに配置されることが好ましい。ここで、一対の容量形成用 電極 33のうち一方力 絶縁基板 7の他方主面に露出して形成されていてもよい。 また、電子装置 31において、平面透視して微小電子機械機構 3と重なる部位には 、容量形成用電極 33を形成しないようにして、干渉をより効果的に抑制するようにし てもよい。
なお、抵抗体 34は、酸化ルテニウムや銀パラジウムなどにより形成され、例えば、上 述したのと同様の手段により形成することができる。すなわち、メタライズ層形成手段 やめつき層形成手段、蒸着膜形成手段等の金属を薄膜層として被着させる手段を用 いることができる。例えば、抵抗体 34を、メタライズ層形成手段を用いて形成する場 合であれば、酸化ルテニウムのペーストを絶縁基板 7となるグリーンシートに印刷して 、積層した後、これをグリーンシートとともに焼成することにより形成すればよい。
このとき、酸化ルテニウムのペーストの印刷を、絶縁基板 7となるグリーンシートのう ち、接続パッド 9の直下に位置する部位に行なうことにより、抵抗体 34を、接続パッド 9の直下に配置することができる。
また、抵抗体 34は、接続パッド 9もしくは接続パッド 9に隣接する配線導体 2の少な くとも一部であってもよい。すなわち、抵抗体 34となる接続パッド 9又は配線導体 2の 少なくとも一部を他の部分よりも抵抗が高くなるように形成してもよい。
この場合、別途抵抗体 34を形成する場合に比べて、発振機能を備える電子部品 封止用基板 32および電子装置 31を、より一層小型に形成することができる。すなわ ち、抵抗体 34を、接続パッド 9又は配線導体 8の少なくとも一部から構成すれば、抵 抗体 34を別個に設けるよりも、より短い距離で CR発振回路を形成することができるた め、より小型で高効率な発振回路が形成できる。
この場合、抵抗体 34は、接続パッド 9又は接続パッド 9に隣接する配線導体 8の少 なくとも一部を酸化ルテニウムや銀パラジウムなどで形成することにより形成される。 この形成の手段としては、メタライズ層形成手段やめつき層形成手段、蒸着膜形成 手段等の金属を薄膜層として被着させる手段を用いることができる。例えば、抵抗体
34を、メタライズ層形成手段により形成する場合であれば、絶縁基板 7となるグリーン シートに、酸化ルテニウムのペーストを、所定の接続パッド 9や、接続パッド 9に隣接 する配線導体 8のパターンで印刷することにより形成される。
また、配線導体 8がビア導体を含む場合であれば、上記グリーンシートに機械的な 打ち抜き加工法等により貫通穴加工を行なったのち、貫通穴に酸化ルテニウムのぺ 一ストを充填して、積層した後、これをグリーンシートとともに焼成することにより形成さ れる。
これにより、抵抗体 34を別途のパターンで設けるよりも、酸化ルテニウム等のペース トの印刷回数を減らすことができるので、電子部品封止用基板 32および電子装置 31 としての生産性を向上させることができる。
また、本実施の形態による電子装置 31において、接地導体層 14は、図 5に示され るように、容量形成用電極 33と封止される微小電子機械機構 (MEMS) 3との間に介 在するようにして設けられて!/、ることが好まし!/、。
この構成によれば、発振回路の容量形成用電極 33から発生する発振ノイズを、接 地導体層 14でシールドすることができるため、発振ノイズに起因して高精度駆動、応 答精度の向上に支障が生じ、微小電子機械機構 3の破壊や変形などが起こるのをよ り確実に防止することができる。
このような接地導体層 14は、配線導体 2および接続パッド 9と同様の材料を用い、 同様の手段により作製される。
(第 3の実施の形態）
次に、本発明の第 3の実施の形態について説明する。
本発明の第 3の実施の形態による電子部品封止用基板が、第 1の実施の形態によ る電子部品封止用装置と異なる点は、絶縁基板 7の半導体基板 5側の主面に対向す る主面に設けられる実装パッドを、微小電子機械機構 3の封止位置に対応させて配 置する点である。図 6は、本発明の第 3の実施の形態による電子部品封止用基板を 備えた電子装置の構成例を示す断面図である。また、図 7,図 8は、図 6に示された 電子装置 41の平面図であり、絶縁基板 7における実装パッド 42の配置を模式的に 示している。なお、図 5において、図 1Aおよび図 1B乃至図 4A〜図 4Dに示されたも のと同一の構成には同一の符号を付し、説明を省略する。
なお、図 5において微小電子機械機構 3は、一対の柱状の支持部の間で梁状の振 動部を支持する両持ち梁構造となっている。この両持ち梁構造の微小電子機械機構 3は、振動部に形成された上部電極（図示せず)と半導体基板 5に形成された下部電 極（図示せず)との間に微小電圧を印加すると、静電現象によって振動部が下部電 極に向力つて接近し、また電圧の印加を停止すると離間して元の状態に戻る。そして 、このような振動部の動作により、上部電極の高さを変えて反射する光の強度を変調 して光変調素子として機能させること、及び特定の周波数で振動部を振動させて周 波数フィルタとして機能させること等が可能になる。
図 7は、本実施の形態による電子部品封止用基板 42の実装パッド 43が形成された 側の面を示した平面図である。ただし、図 7は、実装パッド 43の配置をわ力りやすくす るために簡略ィ匕し、封止材 12を透視した状態で示して 、る。 図 7に示すように、本実施の形態の形態による電子部品封止用基板 42において、 実装パッド 43が配置される実装領域は、封止材 12の内側の電子部品封止領域の中 心を通る 2つの区分直線（図 7において、一点鎖線で示される）によって絶縁基板 7の 主面を 4等分した 4つの区分領域のうち 3つ以下の区分領域に対向する領域である。 このように、 4つの区分領域のうち 3つ以下の区分領域に対向する領域に実装パッ ド 43を配置することにより、少なくとも 1つの区分領域に対向する領域は、実装パッド 43を介して外部電気回路基板と機械的に接続されないので、その領域では応力が 生じない。よって、少なくとも 1つの区分領域において電子部品封止用基板 42に作 用する応力を低く抑えることができる。また、このような応力が抑えられた区分領域（ 以下、「低応力領域」という。）では歪みも小さいので、この区分領域に対向する半導 体基板 5の領域においても歪みを小さくすることができる。
詳細には、熱膨張係数の差に起因する応力によって電子部品封止用基板 42が変 形することにより電子部品 2の半導体基板 5に発生する応力は、実装領域と対向する 電子部品 2の領域で高ぐ実装領域と対向する電子部品 2の領域力 離れた部位で 低くなる。そのため、実装パッド 43が配置されない少なくとも 1つの区分領域と対向す る半導体基板 5の領域を低応力領域にすることができる。ここで、この低応力領域に 微小電子機械機構 3を形成すると、例えば振動部を備える微小電子機械機構 3にそ の応力に起因して歪みが生じることを効果的に防止することができ、微小電子機械機 構 3の駆動精度を高くすることができる。
図 7は、絶縁基板 7の下面のうち、 2つの区分領域に対向する領域に、それぞれ実 装パッド 43を配置した例を示している。この場合、電子部品封止用基板 42の下面に は、 2個の実装パッド 43がそれぞれ配置された実装領域に対向する 2つの区分領域 K1と、実装パッド 43が配置されていない 2つの区分領域 K2とが存在する。この 2つ の区分領域 K2に対向する半導体基板 5の領域は、歪みの小さな低応力領域となる 。この低応力領域に微小電子機械機構 3 (図 3では図示せず)を形成しておくと、微 小電子機械機構 3に熱膨張係数の差による応力等に起因する歪みが生じることが効 果的に防止され、微小電子機械機構 3の駆動精度を高くすることができる。この例で あれば、絶縁基板 7の主面における約 1Z2の領域に対向する領域において、半導 体基板 5に微小電子機械機構 3を形成することができる。
なお、実装パッド 43は、電子装置 41を実装するために最低 1個は必要であり、区分 領域のうち少なくとも 1つに対向する領域に実装パッド 43が配置されることになる。
4つの区分領域に対向する領域のうちいくつの領域にどのように実装パッド 43を配 置するかについては、微小電子機械機構 3の形状や寸法、機能、および電子部品 2 の平面寸法や外部電気回路基板に対する傾き等に応じて適宜調整すればよい。 また、図 8に示すように、実装パッド 43は、封止材 12の内側の電子部品封止領域を 4等分する、その電子部品封止領域の中心力も外周に向かって延びる 4つの区分半 直線（図 8において、一点鎖線で示す)のうち 3つ以下の区分半直線に対向する線に 沿って配置されて 、てもよ 、。
図 8は、電子部品封止用基板 42の実装パッド 43が形成された側の面を示した平面 図である。ただし、図 8は、図 7と同様に、実装パッド 43の配置をわ力りやすくするた めに簡略ィ匕し、封止材 12を透視した状態で示して 、る。
このように、 4つの区分半直線のうち 3つ以下の区分半直線に対向する線に沿って 実装パッド 43を配置することにより、少なくとも 1つの区分半直線に沿って、電子部品 封止用基板 42に作用する応力を低く抑えることができる。このような区分半直線を含 む領域では歪みも小さいので、この区分半直線に対向する半導体基板 5の領域にお V、ても歪みを小さくすることができる。
このように、少なくとも 1つの区分半直線を含む領域と平面視で対向する領域にお いて半導体基板 5に低応力領域を形成することができるため、この低応力領域に微 小電子機械機構 3を形成すると、例えば振動部を備える微小電子機械機構 3にその 応力に起因して歪みや変形が生じることを効果的に防止することができ、微小電子 機械機構 3の駆動精度を高くすることができる。
さらに、微小電子機械機構 3が、一対の柱状の支持部の先端間に梁状の振動部を 配置したものであるような場合には、次のような効果を得ることもできる。
実装パッド 43を区分半直線に沿って配置した場合には、この実装パッド 43に対向 する領域を跨ぐように、すなわち、微小機械電子機構 3の支持部を配置することがで きる。つまり、機械的な破壊が生じやすい支持部を低応力領域に形成することができ 、例えば、いわゆる両持ち梁構造 (一対の支持部の間で梁状の振動部を支持する構 造)の微小電子機械機構 3の設計の自由度を高くすることもできる。
図 8は、 4つの区分半直線のうち一直線状に連なる 2つの区分半直線に対向する線 に沿って一列に実装パッド 43が配置されている場合を示す。
この場合、絶縁基板 7の下面には、 1個の実装パッド 43がそれぞれ配置された、一 直線状に連なる 2つの区分半直線 HIと、それに直交する、実装パッド 43が配置され ていない 2つの区分半直線 H2とが存在する。半導体基板 5において、この実装パッ ド 43が配置されている 2つの区分半直線に対向する線状の領域以外の領域は、歪 みの小さな低応力領域となる。したがって、この低応力領域に微小電子機械機構 3を 形成しておくと、熱膨張係数の差による応力等に起因する微小電子機械機構 3に歪 みが生じることが効果的に防止され、微小電子機械機構 3の駆動精度を高くすること ができる。
例えば、図 8に示されるように実装パッド 43が配置された場合に、半導体基板 5に 両持ち梁構造の微小電子機械機構 3を形成するとき、半導体基板 5では、実装パッド 43が配置された区分半直線 HIに対向する線状の領域を跨ぐように微小電子機械 機構 3の支持部を配置すればよい。このようにすれば、両持ち梁構造の微小電子機 械機構 3の支持部を低応力領域にそれぞ; ^立置させることができる。そのため、支持 部に歪みが生じることを効果的に防止することができ、電子装置 41が加熱、冷却され た際においても駆動精度を高くすることができる。また、上記の実装パッド 43が配置 されていない区分半直線 H2を含む領域に対向する半導体基板 5の領域内に 2点の 支持部を形成することも可能であるため、微小電子機械機構 3の配置位置等の設計 の自由度が高くなる。なお、実装パッド 43の配置は、図 7および図 8に示した例に限 られるものではない。
なお、図 6〜図 8には図示していないが、実装パッド 43が配置された絶縁基板 7の 下面には、電子部品封止用基板 42と外部電気回路基板の間隔を一定とするための 凸部を設けていることが好ましい。凸部は、例えば、電子装置 12の実装パッド 43を外 部電気回路基板に接合する外部端子 17と下端面が同じ高さになるようにして絶縁基 板 7に取着、または絶縁基板 7と一体的に形成された部材である。凸部は、例えば、 絶縁基板 7の下面のうち実装パッド 43が配置されない部位に設けられ、絶縁基板 7 の下面と外部電気回路基板の上面との間の間隔を一定に保持するスぺーサとして機 能する。このような凸部を設けることで、電子装置 41を外部電気回路基板に実装する 際に電子装置 41と外部電気回路基板との平行を容易に保つことができる。
この場合、実装パッド 43が配置されない、実装領域以外の領域に凸部を設けると、 凸部で電子装置 41を支えることができるので、電子装置 41と外部電気回路基板との 間の平行を保つ上で効果的である。ただし、実装領域以外において、凸部は、外部 電気回路基板に接合されな ヽようにしておく必要がある。凸部が外部電気回路基板 に接合されてしまうと、凸部を介して電子装置 41の絶縁基板 7に熱応力が加わり、微 小電子機械機構 3の歪み等の不具合を誘発するおそれがある。
さらに、例えば、実装パッド 43の近くに、外部端子よりも弾性率 (ヤング率)の低い 材料力 なる凸部を設けておくと、外部電気回路基板に実装した後に電子装置 41に 外力が加わった場合において、凸部と電子装置 41の絶縁基板 7との界面にも応力が 分散されるとともに、その応力を凸部の変形により効果的に緩和することができるので 、実装パッド 43に応力が集中し、ここを起点として破壊が生じることなどを抑制するこ とがでさる。
このような凸部は、外部電気回路と接合されず、かつ、半田バンプなどの外部端子 17の高さと同じまたは低いものであれば、セラミック材料，金属材料，榭脂材料など 種々の部材を用いることができる。例えば、セラミック材料力も成る絶縁基板 7を形成 する際に一括して凸部を形成したり、高融点半田から成る半田ボール等を用 、て電 子部品封止用基板 42に予め凸部となる半田バンプを形成した後に外部端子 17とな る半田バンプを形成するなどとすれば、凸部を形成するための工程を別途必要とせ ずに容易に形成することができる。また、シリコーン等の弾性率が低い榭脂材料を用 いて凸部を形成した場合には、電子装置 41に外力が加わった際に発生する応力を 効果的に緩和することができ、機械的信頼性をより高くすることもできる。なお、この凸 部は、上述したように実装パッド 43の配置等に応じて所望の位置、例えば実装パッド 43が配置されて 、な 、領域や実装パッド 43に隣接する部位等に形成すればょ 、。 例えば、実装パッド 43の数が少ない場合に電子装置 41と外部電気回路基板との平 行を保つことを重視するようなときには、実装領域以外の領域に、外部電気回路基板 に対して接合されない凸部を設ければよぐ実装パッド 43の破壊を防止することを重 視するようなときには、実装パッド 43の近くに低弾性の実装パッド 43を設ければよい 本発明は特定の実施の形態について説明されてきたが、当業者にとっては他の多 くの変形例、修正、他の利用が明らかである。よって、本発明は、ここでの特定の開 示に限定されず、添付の請求の範囲によってのみ限定され得る。
本発明は、その精神または主要な特徴力 逸脱することなぐ他のいろいろな形態 で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本 発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束され ない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のもので ある。
産業上の利用可能性
本発明による電子部品封止用基板によれば、半導体基板と該半導体基板の主面 に形成される微小電子機械機構と該微小電子機械機構に電気的に接続される電極 とを有する電子部品の微小電子機械機構を気密封止するための電子部品封止用基 板であって、半導体基板の主面に微小機械機構を気密封止するように接合される第 1主面を備えた絶縁基板と、一端が絶縁基板の第 1主面に導出され、該一端が電子 部品の電極に電気的に接続される配線導体とを備え、配線導体の一端は、半導体 基板の主面と絶縁基板の第 1主面との接合部位よりも外側に位置することから、電気 的な接続経路と微小電子機械機構との間の電磁気的な結合、及び高周波ノイズの 影響を抑制することができる。
本発明による複数個取り形態の電子部品封止用基板によれば、上記電子部品封 止用基板を構成する領域を複数有してなることから、電気的な接続経路と微小電子 機械機構との間の電磁気的な干渉、及び高周波ノイズの影響が抑制された電子装 置を高 、生産性で製造することを可能にする。
本発明による電子装置によれば、上記電子部品封止用基板と電子部品とを備える ことから、導電性接合材と微小電子機械機構との間の電磁気的な干渉や、高周波ノ ィズの影響が抑制された電子装置を提供することができる。
本発明による電子装置の製造方法によれば、微小電子機械機構と該微小電子機 械機構に対して電気的に接続される電極とが形成されている電子部品領域を半導 体基板に複数配列形成してなる複数個取り形態の電子部品基板を準備する工程と、 複数個取り形態の電子部品封止用基板を準備する工程と、複数個取り形態の電子 部品基板の各電極と、対応する各配線導体の一端とを電気的に接続するとともに、 半導体基板の主面と絶縁基板の一方主面とを接合して、微小電子機械機構を気密 封止する工程と、複数個取り形態の電子部品基板と複数個取り形態の電子部品封 止用基板との接合体を電子部品領域ごとに分割する工程とを含むことから、電気的 な接続経路と微小電子機械機構との間の電磁気的な干渉、及び高周波ノイズの影 響が抑制された電子装置を高い生産性で製造することができる。

Claims

請求の範囲
[1] 半導体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子 機械機構に電気的に接続される電極とを有する電子部品の前記微小電子機械機構 を気密封止するための電子部品封止用基板であって、
前記半導体基板の前記主面に前記微小機械機構を気密封止するように接合され る第 1主面を備えた絶縁基板と、
一端が前記絶縁基板の前記第 1主面に導出され、該一端が前記電子部品の前記 電極に電気的に接続される配線導体と
を備え、
前記配線導体の前記一端は、前記半導体基板の前記主面と前記絶縁基板の前記 第 1主面との接合部位よりも外側に位置することを特徴とする電子部品封止用基板。
[2] 前記絶縁基板の内部に、基準電位が供給される導体層を備えることを特徴とする 請求項 1に記載の電子部品封止用基板。
[3] 前記絶縁基板の内部に形成され、前記配線導体に電気的に接続される少なくとも 一対の容量形成用電極と、
前記絶縁基板の内部に形成され、前記容量形成用電極に電気的に接続される抵 抗体と
を備えることを特徴とする請求項 1に記載の電子部品封止用基板。
[4] 前記絶縁基板は、前記容量形成用電極の間の領域にお!、て、その他の領域よりも 比誘電率が高いことを特徴とする請求項 3に記載の電子部品封止用基板。
[5] 前記絶縁基板の前記第 1主面に形成され、前記配線導体の前記一端と電気的に 接続される接続パッドを備え、
前記抵抗体は、前記接続パッドの直下の前記絶縁基板の内部に配置されており、 前記容量形成用電極と前記接続パッドの間の距離は、前記抵抗体と前記接続パッ ドの間の距離よりも長いことを特徴とする請求項 3又は 4に記載の電子部品封止用基 板。
[6] 前記抵抗体は、前記接続パッド、又は前記接続パッドに隣接する前記配線導体の 一部からなることを特徴とする請求項 5に記載の電子部品封止用基板。
[7] 前記絶縁基板の前記第 1主面と前記容量形成用電極との間に、基準電位が供給さ れる導体層が設けられていることを特徴とする請求項 3〜6のいずれかに記載の電子 部品封止用基板。
[8] 前記絶縁基板の前記第 1主面に対向する第 2主面に形成された複数の実装パッド を備え、
前記実装パッドは、前記第 2の主面における実装領域に配置され、
前記実装領域は、前記第 1主面における前記半導体基板と前記絶縁基板との接合 部位の内側の領域を該領域の中心を通って 4等分する区分直線によって区分される 前記第 1主面の 4つの区分領域のうち 3以下の前記区分領域に対向する領域である ことを特徴とする請求項 1〜7のいずれかに記載の電子部品封止用基板。
[9] 前記絶縁基板の前記第 1主面に対向する第 2主面に形成された複数の実装パッド を備え、
前記実装パッドは、前記第 2主面において実装直線に沿って配置され、 前記実装直線は、前記第 1の主面における前記半導体基板と前記絶縁基板との接 合部位の内側の領域を 4等分する、該領域の中心力も外周に向力つて延びる 4つの 区分半直線のうち 3つ以下の前記区分半直線に対向する線であることを特徴とする 請求項 1〜7のいずれかに記載の電子部品封止用基板。
[10] 請求項 1〜9のいずれかに記載の電子部品封止用基板を構成する領域を複数有し てなることを特徴とする複数個取り形態の電子部品封止用基板。
[11] 請求項 1〜9のいずれかに記載の電子部品封止用基板と、
半導体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子 機械機構に電気的に接続される電極とを有する電子部品と
を備えることを特徴とする電子装置。
[12] 前記電子部品封止用基板は、前記絶縁基板の内部に、基準電位が供給される導 体層を備え、
前記半導体基板の前記主面と前記絶縁基板の前記第 1主面は、前記微小電子機 械機構を気密封止する導電性材料から成る封止材によって接合され、
前記封止材は、前記導体層に電気的に接続されることを特徴とする請求項 11に記 載の電子装置。
[13] 前記絶縁基板の前記第 1主面に形成され、前記配線導体の前記一端と電気的に 接続される接続パッドと、
前記接続パッド上に形成され、前記電子部品の前記電極と電気的に接続される導 電性接続材と
を備えることを特徴とする請求項 11又は 12に記載の電子装置。
[14] 前記半導体基板の前記主面と前記絶縁基板の前記第 1主面との間に、前記封止 材の外方に前記導電性接合材を被覆するようにして充填された榭脂材を備えること を特徴とする請求項 13に記載の電子装置。
[15] 微小電子機械機構と該微小電子機械機構に対して電気的に接続される電極とが 形成されている電子部品領域を半導体基板に複数配列形成してなる複数個取り形 態の電子部品基板を準備する工程と、
請求項 10に記載の複数個取り形態の電子部品封止用基板を準備する工程と、 前記複数個取り形態の電子部品基板の前記各電極と、対応する前記各配線導体 の前記一端とを電気的に接続するとともに、前記半導体基板の前記主面と前記絶縁 基板の前記一方主面とを接合して、前記微小電子機械機構を気密封止する工程と、 前記複数個取り形態の電子部品基板と前記複数個取り形態の電子部品封止用基 板との接合体を前記電子部品領域ごとに分割する工程と
を含むことを特徴とする電子装置の製造方法。
PCT/JP2006/322896 2005-11-16 2006-11-16 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 WO2007058280A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/094,132 US7932594B2 (en) 2005-11-16 2006-11-16 Electronic component sealing substrate for hermetically sealing a micro electronic mechanical system of an electronic component
EP06832776.6A EP1961696B1 (en) 2005-11-16 2006-11-16 Electronic device using electronic part sealing board and method of fabricating same
CN2006800502016A CN101351399B (zh) 2005-11-16 2006-11-16 电子部件密封用基板、可取多个形态的电子部件密封用基板、及使用了电子部件密封用基板的电子装置及其制法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005-331750 2005-11-16
JP2005331750 2005-11-16
JP2005340842A JP4731291B2 (ja) 2005-11-25 2005-11-25 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法
JP2005-340842 2005-11-25
JP2005353227A JP4781098B2 (ja) 2005-12-07 2005-12-07 電子装置
JP2005-353227 2005-12-07

Publications (1)

Publication Number Publication Date
WO2007058280A1 true WO2007058280A1 (ja) 2007-05-24

Family

ID=38048664

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/322896 WO2007058280A1 (ja) 2005-11-16 2006-11-16 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法

Country Status (5)

Country Link
US (1) US7932594B2 (ja)
EP (1) EP1961696B1 (ja)
KR (1) KR100998499B1 (ja)
CN (1) CN101351399B (ja)
WO (1) WO2007058280A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231556A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の実装構造および半導体素子の実装方法
JP2009278016A (ja) * 2008-05-16 2009-11-26 Kyocera Corp 電子部品
WO2010005061A1 (ja) * 2008-07-09 2010-01-14 国立大学法人東北大学 機能デバイス及びその製造方法
WO2012140934A1 (ja) * 2011-04-14 2012-10-18 三菱電機株式会社 高周波パッケージ
EP2267770A4 (en) * 2008-04-04 2015-05-06 Fujikura Ltd SEMICONDUCTOR SEALING AND METHOD FOR THE PRODUCTION THEREOF

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5487672B2 (ja) * 2009-03-27 2014-05-07 パナソニック株式会社 物理量センサ
DE102009029184A1 (de) * 2009-09-03 2011-03-10 Robert Bosch Gmbh Herstellungsverfahren für ein verkapptes mikromechanisches Bauelement, entsprechendes mikromechanisches Bauelement und Kappe für ein mikromechanisches Bauelement
DE102009045164A1 (de) * 2009-09-30 2011-03-31 Robert Bosch Gmbh Sensoranordnung und Verfahren zu deren Herstellung
CN201629397U (zh) * 2009-11-30 2010-11-10 鸿富锦精密工业（深圳）有限公司 集成电路组合
US9515579B2 (en) 2010-11-15 2016-12-06 Digitaloptics Corporation MEMS electrical contact systems and methods
TWI484835B (zh) * 2011-04-12 2015-05-11 Pixart Imaging Inc 微機電系統麥克風裝置及其製作方法
EP2514713B1 (en) * 2011-04-20 2013-10-02 Tronics Microsystems S.A. A micro-electromechanical system (MEMS) device
JP5720485B2 (ja) * 2011-08-12 2015-05-20 オムロン株式会社 電子部品
JP5999302B2 (ja) * 2012-02-09 2016-09-28 セイコーエプソン株式会社 電子デバイスおよびその製造方法、並びに電子機器
US8653634B2 (en) * 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
ITTO20120542A1 (it) 2012-06-20 2013-12-21 St Microelectronics Srl Dispositivo microelettromeccanico con instradamento dei segnali attraverso un cappuccio protettivo e metodo per controllare un dispositivo microelettromeccanico
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
CN106163979B (zh) * 2013-11-11 2018-08-28 数字光学Mems公司 微机电***电触点***和方法
US10138115B2 (en) 2014-08-06 2018-11-27 Infineon Technologies Ag Low profile transducer module
US9574959B2 (en) * 2014-09-02 2017-02-21 Apple Inc. Various stress free sensor packages using wafer level supporting die and air gap technique
JP6595580B2 (ja) * 2015-03-26 2019-10-23 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6721147B2 (ja) * 2015-10-06 2020-07-08 住友電工プリントサーキット株式会社 プリント配線板及び電子部品
US10772245B2 (en) 2016-04-04 2020-09-08 Commscope Technologies Llc Systems and methods for thermal management for high power density EMI shielded electronic devices
JP6968553B2 (ja) * 2017-03-09 2021-11-17 キヤノン株式会社 電子部品及びその製造方法
KR102471813B1 (ko) 2018-03-16 2022-11-28 미쓰비시덴키 가부시키가이샤 기판 본딩 구조 및 기판 본딩 방법
CN111422819B (zh) * 2020-03-30 2023-05-30 歌尔微电子股份有限公司 传感器封装结构及其封装方法、以及电子设备
FI20225841A1 (en) * 2022-09-27 2024-03-28 Teknologian Tutkimuskeskus Vtt Oy Disk-level housing for the device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293310A (ja) * 1991-03-22 1992-10-16 Murata Mfg Co Ltd 弾性表面波装置
JPH0590882A (ja) * 1991-09-28 1993-04-09 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
JPH09219423A (ja) * 1996-02-13 1997-08-19 Kokusai Electric Co Ltd マイクロパッケージ構造
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2005072420A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2005072419A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 電子部品封止用基板およびそれを用いた電子装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3382208D1 (de) * 1982-12-15 1991-04-18 Nec Corp Monolithisches vielschichtkeramiksubstrat mit mindestens einer dielektrischen schicht aus einem material mit perovskit-struktur.
JPS59172807A (ja) 1983-03-22 1984-09-29 Nec Corp 積層型位相同期圧電発振器
JP2620640B2 (ja) 1988-10-28 1997-06-18 京セラ株式会社 コンデンサー内蔵複合回路基板及びその製造方法
JP3019541B2 (ja) * 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
JPH08139269A (ja) * 1994-11-09 1996-05-31 Kyocera Corp 半導体素子収納用パッケージ
JP3561240B2 (ja) * 2001-05-25 2004-09-02 京セラ株式会社 配線基板の製造方法
CN1670978B (zh) * 2004-02-26 2010-12-29 京瓷株式会社 电子装置的制造方法
JP2007059470A (ja) * 2005-08-22 2007-03-08 Sony Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293310A (ja) * 1991-03-22 1992-10-16 Murata Mfg Co Ltd 弾性表面波装置
JPH0590882A (ja) * 1991-09-28 1993-04-09 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
JPH09219423A (ja) * 1996-02-13 1997-08-19 Kokusai Electric Co Ltd マイクロパッケージ構造
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2005072420A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2005072419A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 電子部品封止用基板およびそれを用いた電子装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231556A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の実装構造および半導体素子の実装方法
EP2267770A4 (en) * 2008-04-04 2015-05-06 Fujikura Ltd SEMICONDUCTOR SEALING AND METHOD FOR THE PRODUCTION THEREOF
JP2009278016A (ja) * 2008-05-16 2009-11-26 Kyocera Corp 電子部品
WO2010005061A1 (ja) * 2008-07-09 2010-01-14 国立大学法人東北大学 機能デバイス及びその製造方法
JP2010017805A (ja) * 2008-07-09 2010-01-28 Tohoku Univ 機能デバイス及びその製造方法
WO2012140934A1 (ja) * 2011-04-14 2012-10-18 三菱電機株式会社 高周波パッケージ
JP5693710B2 (ja) * 2011-04-14 2015-04-01 三菱電機株式会社 高周波パッケージ
US9693492B2 (en) 2011-04-14 2017-06-27 Mitsubishi Electric Corporation High-frequency package

Also Published As

Publication number Publication date
CN101351399A (zh) 2009-01-21
US7932594B2 (en) 2011-04-26
KR100998499B1 (ko) 2010-12-06
KR20080070025A (ko) 2008-07-29
EP1961696A1 (en) 2008-08-27
EP1961696A4 (en) 2012-01-11
EP1961696B1 (en) 2013-09-04
US20090091018A1 (en) 2009-04-09
CN101351399B (zh) 2011-12-07

Similar Documents

Publication Publication Date Title
WO2007058280A1 (ja) 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
JP4938779B2 (ja) 微小電子機械機構装置およびその製造方法
JP5013824B2 (ja) 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
JP4675973B2 (ja) 微小電子機械装置およびその製造方法ならびに配線基板
JP4741621B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
WO2008066087A1 (fr) Dispositif de structure fine pour fabrication du dispositif de structure fine et substrat de scellement
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP4126459B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP4761713B2 (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP2005262382A (ja) 電子装置およびその製造方法
JP4903540B2 (ja) 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP4731291B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法
JP4781098B2 (ja) 電子装置
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP2013026506A (ja) 電子部品収納用パッケージおよび電子装置
JP2005153067A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2005212016A (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP4434870B2 (ja) 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法
JP2006185968A (ja) 電子装置
JP4404647B2 (ja) 電子装置および電子部品封止用基板
JP2017212256A (ja) 電子装置用パッケージおよび電子装置
JP4535894B2 (ja) 配線基板
JP2012248799A (ja) 電子装置
JP2006100446A (ja) 複合構造体および電子部品封止用基板
JP2006295213A (ja) 電子部品封止用基板および多数個取り形態の電子部品封止用基板、並びに電子装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 12094132

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020087012341

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006832776

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200680050201.6

Country of ref document: CN