JP4434870B2 - 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 - Google Patents
多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 Download PDFInfo
- Publication number
- JP4434870B2 JP4434870B2 JP2004221185A JP2004221185A JP4434870B2 JP 4434870 B2 JP4434870 B2 JP 4434870B2 JP 2004221185 A JP2004221185 A JP 2004221185A JP 2004221185 A JP2004221185 A JP 2004221185A JP 4434870 B2 JP4434870 B2 JP 4434870B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- main surface
- electronic component
- insulating
- sealing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Micromachines (AREA)
Description
(1)平板状の半導体基板21の主面に、微小電子機械機構22およびこれに電気的に接続された電極23が形成されて成る電子部品領域を多数個縦横に配列形成した電子部品24を準備する工程と、
(2)各電子部品24の微小電子機械機構22を、その周囲が中空状態となるようにして、ガラス板25等で覆って封止する工程と、
(3)半導体基板21にダイシング加工等の切断加工を施して、個々の電子部品24に分割する工程と、
(4)個々の電子部品24を、電子部品収納用パッケージ31内に気密封止する工程と、により製作される。
絶縁母基板の一方主面に多数個縦横に配列形成された絶縁基板領域と、前記絶縁基板領域のそれぞれの中央部に形成された接続パッドと、絶縁基板領域のそれぞれに形成され、接続パッドから絶縁基板領域の他方主面または側面に導出された配線導体と、絶縁母基板の一方主面の各絶縁基板領域の中央部以外の部位に前記接続パッドを取り囲むように全面にわたって形成された封止材と、接続パッド上に封止材と同じ高さで形成された接続端子とを具備している多数個取り電子部品封止用基板を準備する工程と、
多数個取り電子部品の各電極を接続端子を介して各接続パッドに電気的に接続するとともに、絶縁母基板の一方主面を封止材を介して半導体母基板の主面に接合することによって、各微小電子機械機構を封止材の内側にそれぞれ気密封止する工程と、
互いに接合された多数個取り電子部品および多数個取り電子部品封止用基板を、電子部品領域および絶縁基板領域毎に分割して個々の電子装置を得る工程と
を具備することを特徴とする。
1a:絶縁基板
2:絶縁基板領域
3:接続パッド
4:配線導体
5:封止材
6:接続端子
7:半導体母基板
7a:半導体基板
8:微小電子機械機構
9:電極
10:電子部品
10a:多数個取り電子部品
11:多数個取り電子部品封止用基板
12:電子装置
Claims (4)
- 絶縁母基板の一方主面に多数個縦横に配列形成された絶縁基板領域と、該絶縁基板領域のそれぞれの中央部に形成された接続パッドと、前記絶縁基板領域のそれぞれに形成され、前記接続パッドから前記絶縁基板領域の他方主面または側面に導出された配線導体と、前記絶縁母基板の一方主面の前記各絶縁基板領域の中央部以外の部位に前記接続パッドを取り囲むように全面にわたって形成された封止材と、前記接続パッド上に前記封止材と同じ高さで形成された接続端子とを具備しており、半導体母基板の主面に微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品領域を多数個縦横に配列形成した多数個取り電子部品の前記電極が前記接続パッドに前記接続端子を介して電気的に接続されるとともに、前記半導体母基板の主面が前記封止材を介して前記絶縁母基板の一方主面に接合されることによって、前記各絶縁基板領域の前記封止材の内側に前記微小電子機械機構がそれぞれ気密封止されることを特徴とする多数個取り電子部品封止用基板。
- 一方主面から他方主面または側面にかけて配線導体が形成された絶縁基板と、該絶縁基板の一方主面の中央部に前記配線導体に電気的に接続されて形成された接続パッドと、前記絶縁基板の一方主面の中央部以外の部位に前記接続パッドを取り囲むように全面にわたって形成された封止材と、前記接続パッド上に前記封止材と同じ高さで形成された接続端子と、主面に微小電子機械機構およびこれに電気的に接続された電極が形成された半導体基板を有する電子部品とを具備しており、前記接続パッドと前記電極とが前記接続端子を介して電気的に接続されるとともに、前記半導体基板の主面に前記封止材を介して前記絶縁基板の一方主面が接合されることによって、前記封止材の内側に前記微小電子機械機構が気密封止されていることを特徴とする電子装置。
- 前記封止材は、その外周面が前記絶縁基板の側面および前記半導体基板の側面に連続して同じ面を成していることを特徴とする請求項2記載の電子装置。
- 半導体母基板の主面に微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品領域を多数個縦横に配列形成した多数個取り電子部品を準備する工程と、
絶縁母基板の一方主面に多数個縦横に配列形成された絶縁基板領域と、該絶縁基板領域のそれぞれの中央部に形成された接続パッドと、前記絶縁基板領域のそれぞれに形成され、前記接続パッドから前記絶縁基板領域の他方主面または側面に導出された配線導体と、前記絶縁母基板の一方主面の前記各絶縁基板領域の中央部以外の部位に前記接続パッドを取り囲むように全面にわたって形成された封止材と、前記接続パッド上に前記封止材と同じ高さで形成された接続端子とを具備している多数個取り電子部品封止用基板を準備する工程と、
前記多数個取り電子部品の前記各電極を前記接続端子を介して前記各接続パッドに電気的に接続するとともに、前記絶縁母基板の一方主面を前記封止材を介して前記半導体母基板の主面に接合することによって、前記各微小電子機械機構を前記封止材の内側にそれぞれ気密封止する工程と、
互いに接合された前記多数個取り電子部品および前記多数個取り電子部品封止用基板を、前記電子部品領域および絶縁基板領域毎に分割して個々の電子装置を得る工程と
を具備することを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221185A JP4434870B2 (ja) | 2004-07-29 | 2004-07-29 | 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221185A JP4434870B2 (ja) | 2004-07-29 | 2004-07-29 | 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006041312A JP2006041312A (ja) | 2006-02-09 |
JP4434870B2 true JP4434870B2 (ja) | 2010-03-17 |
Family
ID=35905965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004221185A Expired - Fee Related JP4434870B2 (ja) | 2004-07-29 | 2004-07-29 | 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4434870B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4903540B2 (ja) * | 2006-11-29 | 2012-03-28 | 京セラ株式会社 | 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法 |
US20100059244A1 (en) * | 2007-03-05 | 2010-03-11 | Kyocera Corporation | Microstructure Apparatus and Method for Manufacturing Microstructure Apparatus |
JP5543063B2 (ja) * | 2007-12-27 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
-
2004
- 2004-07-29 JP JP2004221185A patent/JP4434870B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006041312A (ja) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2121511B1 (en) | Method of packaging an electronic or micromechanical component | |
US8159059B2 (en) | Microelectromechanical device and method for manufacturing the same | |
US7816794B2 (en) | Electronic device and method of fabricating the same | |
JP4741621B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JPWO2008066087A1 (ja) | 微小構造体装置およびその製造方法ならびに封止用基板 | |
JP5013824B2 (ja) | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 | |
JP4268480B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP2005262382A (ja) | 電子装置およびその製造方法 | |
JP3842751B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP4761713B2 (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP4126459B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JP4903540B2 (ja) | 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法 | |
JP4434870B2 (ja) | 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 | |
JP4439291B2 (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
JP2005212016A (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP4781098B2 (ja) | 電子装置 | |
JP4116954B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP4404647B2 (ja) | 電子装置および電子部品封止用基板 | |
JP4731291B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法 | |
JP2005153067A (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP2006295213A (ja) | 電子部品封止用基板および多数個取り形態の電子部品封止用基板、並びに電子装置 | |
JP4476075B2 (ja) | 多数個取り配線基板 | |
JPH118334A (ja) | ボールグリッドアレイパッケージの中間体及び製造方法 | |
JP2006185968A (ja) | 電子装置 | |
JP2006100446A (ja) | 複合構造体および電子部品封止用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4434870 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |