JP3561240B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP3561240B2
JP3561240B2 JP2001157695A JP2001157695A JP3561240B2 JP 3561240 B2 JP3561240 B2 JP 3561240B2 JP 2001157695 A JP2001157695 A JP 2001157695A JP 2001157695 A JP2001157695 A JP 2001157695A JP 3561240 B2 JP3561240 B2 JP 3561240B2
Authority
JP
Japan
Prior art keywords
wiring conductor
metal layer
nickel
group
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001157695A
Other languages
English (en)
Other versions
JP2002356781A (ja
Inventor
義博 細井
康雄 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001157695A priority Critical patent/JP3561240B2/ja
Priority to US10/155,538 priority patent/US6841885B2/en
Publication of JP2002356781A publication Critical patent/JP2002356781A/ja
Application granted granted Critical
Publication of JP3561240B2 publication Critical patent/JP3561240B2/ja
Priority to US10/984,155 priority patent/US7011862B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子や容量素子、抵抗器等の電子部品を搭載する配線基板であって、その表面の配線導体に無電解法によってめっき金属層を被着させて成る配線基板、及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体素子や容量素子、抵抗器等の電子部品が搭載される配線基板は、一般に、酸化アルミニウム質焼結体から成り電子部品の搭載部を有する略四角板形状の絶縁体と、絶縁体の搭載部から外周にかけて導出形成されたタングステン、モリブデン、マンガン等の高融点金属材料から成る複数個の配線導体とから構成されており。絶縁体の搭載部に半導体素子や容量素子、抵抗器等の電子部品を搭載するとともに電子部品の各電極を配線導体に半田やボンディングワイヤ等の導電性接続部材を介して電気的に接続するようになっている。
【０００３】
このような配線基板は、配線導体の外部に導出されている部位を外部電気回路基板の回路配線に半田等を介し接続することによって外部電気回路基板上に実装され、同時に配線基板に搭載されている電子部品の各電極が所定の外部電気回路に電気的に接続されることとなる。
【０００４】
また、このような配線基板は、配線導体の表面にニッケル等のめっき金属層が被着形成され、高融点金属材料から成る配線導体に対する半田やボンディングワイヤの濡れ性、ボンディング性を良好としている。
【０００５】
一方、このニッケル等のめっき金属層を被着形成する方法としては、配線基板の小型化に伴う配線導体の高密度化によってめっき電力供給用の引き出し線の形成が困難なことから、引き出し線が不要である無電解法が多用されつつある。
【０００６】
このような無電解法による配線導体上へのめっき金属層の被着形成は、タングステン、モリブデン、マンガン等の高融点金属がニッケル等の金属の無電解法（自己触媒型）による還元析出に対して触媒活性を有しないことから、通常、まずニッケル等の析出に対して触媒活性を有する元素、例えば１Ｂ族元素（銅、銀、金）を配線導体の表面に被着させて触媒活性を付与し、その後、配線導体を無電解めっき液中に浸漬し、１Ｂ族元素の触媒活性作用によりめっき金属層を被着させるという方法が採用され、一般に、以下のようにして行われている。即ち、
まず、表面に配線導体を有する絶縁体を準備し、
次に、塩化銅等の１Ｂ族元素の供給源となる金属化合物と塩化鉛等の鉛化合物とを主成分とする水溶液にｐＨ調整剤、錯化剤等の添加剤を添加して成る活性液中に配線導体を浸漬し、配線導体の表面に銅等の１Ｂ族元素を析出被着させ、
次に、硫酸ニッケル、塩化ニッケル等のめっき金属の供給源となる金属化合物と、塩化鉛等の鉛化合物とを主成分とする水溶液に錯化剤、ｐＨ調整剤等の添加剤を添加して成る活性液中に配線導体を浸漬し、配線導体の表面に銅等の１Ｂ族元素を析出被着させ、
次に、硫酸ニッケル、塩化ニッケル等のニッケル供給源となるニッケル化合物と、次亜リン酸ナトリウム、ジメチルアミンボラン等の還元剤とを主成分とする水溶液に錯化剤、ｐＨ緩衝剤、安定剤等を添加して成る無電解めっき液に浸漬し、配線導体表面に被着させた銅等の１Ｂ族元素の触媒活性作用でめっき液中のニッケルを還元析出させることにより、配線導体表面のみに選択的にニッケルめっき金属層を被着形成する。
【０００７】
なお、上記活性液中に含有される鉛化合物は、高融点金属から成る配線導体を活性液中に浸漬したときに最初に配線導体の表面に吸着し、配線導体表面を銅等の１Ｂ元素の析出被着に対して感受性化する作用をなし、配線導体への銅等の１Ｂ族元素の析出被着を容易、かつ均一なものとしている。また、配線導体の表面に被着された無電解めっき金属層の内部には、上記配線導体の表面に被着した銅等の１Ｂ族元素と、鉛とが残留し、含有されている。
【０００８】
【発明が解決しようとする課題】
従来の配線基板は、上述のようにめっき金属層中に鉛が含有されることから、めっき金属層に熱が加わったときに鉛がめっき金属層の表面に移動拡散して酸化し、シミ状の変色を生じさせるという機能上の不具合や、めっき金属層中の鉛により人体に害を及ぼすという環境、安全上の不具合を生じてしまう、という問題があった。
【０００９】
また、上記問題を解決するために、活性液中に鉛を非含有とすることが考えられるが、この場合、高融点金属から成る配線導体の表面は銅等の１Ｂ族元素の析出被着に対する感受性が不十分であることから、配線導体の表面に１Ｂ族元素をムラなくかつ強固に析出被着させることができず、その結果、ニッケルめっき層にムラ、カケ、フクレ等の不具合を生じるという問題を誘発してしまう。
【００１０】
本発明は、上記問題点を解決するために案出されたものであり、その目的は、配線導体上に無電解めっき金属層が均一かつ強固に被着しているとともに、このめっき金属層中に鉛が含有されず、シミ状変色等の不具合を生じたり、人体に害を及ぼしたりすることのない配線基板を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の配線基板の製造方法は、（１）表面に高融点金属から成る配線導体が形成された絶縁体を準備する工程と、（２）前記配線導体を、１Ｂ族元素とオキシカルボン酸とを主成分とする活性液中に浸漬し、配線導体の表面に１Ｂ族元素を被着させて触媒活性を付与する工程と、（３）前記配線導体を無電解めっき液中に浸漬し、配線導体の表面に無電解めっき金属層を被着させる工程とからなることを特徴とするものである。
【００１３】
本発明の配線基板の製造方法によれば、配線導体に被着させた無電解めっき金属層の内部に、無電解めっき金属層を被着させるのに必要な１Ｂ族元素は含有されるが、鉛を非含有とできることから、１Ｂ族元素の作用により配線導体に良好な触媒活性が付与されて配線導体にのみ無電解めっき金属層を均一に被着させることができ、鉛がめっき金属層中に含有されることに起因するめっき金属層のシミ状変色や人体に対する害という問題をも効果的に防止することができる。
【００１４】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。図１は、本発明に係わる配線基板を半導体素子を収容する半導体素子収納用パッケージに適用した場合の一実施例を示す断面図であり、１は絶縁体、２は配線導体である。この絶縁体１と配線導体２とで半導体素子３を搭載するための配線基板４が形成される。
【００１５】
前記絶縁体１は、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体等の電気絶縁材料から成り、その上面に半導体素子３を搭載する搭載部を有し、該半導体素子３が搭載される搭載部から下面にかけて多数のタングステン、モリブデン、マンガン等の高融点金属から成る配線導体２が被着形成されている。
【００１６】
前記絶縁体１は、搭載部に半導体素子３が搭載されるとともに半導体素子３の各電極は搭載部に露出している配線導体２に半田ボール５を介して電気的に接続され、また配線導体２の絶縁体１下面に導出されている部位は外部電気回路基板の回路配線に半田等を介して電気的に接続される。
【００１７】
前記配線導体２は、図２に断面図で示すように、その表面に無電解法によりめっき金属層６が被着されている。
【００１８】
前記めっき金属層６は、配線導体２に対する半田の濡れ性、接合強度、ボンディング性を良好なものとする作用をなし、ニッケルの含有率が９９．９重量％以上である高純度ニッケル、ニッケル−リン合金、ニッケル−ホウ素合金等から成る。
【００１９】
本発明においては、前記めっき金属層６の内部に１Ｂ族元素を含有し、鉛を含有していないようにできることが重要である。
【００２０】
これは、ニッケル−ホウ素めっき層等のめっき金属層６に含有される鉛が熱等によりめっき金属層６の表面に移動拡散してシミ状変色を生じたり、人体に害を及ぼしたりすることを防止するためである。この場合、１Ｂ族元素（銅、銀、金）は無電解法でめっき金属層６を配線導体２上に被着させるとともにめっき金属層６中に残留して含有されるが、１Ｂ族元素は鉛に比べて酸化しにくく、また毒性も非常に小さいことから、めっき金属層６表面に移動拡散してシミ状変色を生じたり、人体に害を及ぼしたりするようなことはない。
【００２１】
なお、前記１Ｂ族元素は、配線導体２の表面に沿って膜状に被着している必要はなく、配線導体２を形成する高融点金属の結晶粒の粒界に沿った部位等、ほぼ一定の間隔をおいてムラなく粒状、断片状等に被着していればよく、この１Ｂ族元素を基点としてめっき金属層６を配線導体２の表面に均一に被着させることができる。
【００２２】
更に、前記配線基板４は、ニッケルの含有率が９９．９重量％以上である純ニッケル、ニッケル−リン合金、ニッケル−ホウ素合金等から成るめっき金属層６の表面を金めっき層（不図示）で被覆するようにしておくと、めっき金属層６の酸化腐食を効果的に防止することができるとともに、配線導体２に対する半田の濡れ性をより一層良好なものとすることができる。従って配線基板４は、めっき金属層６の表面をさらに金めっき層で被覆するようにしておくことが好ましい。この場合、金めっき層は、その厚さが０．０３μｍ未満ではめっき金属層６を被覆する効果が弱く、また、０．８μｍを超えると半田中の錫と金との間で脆い金属間化合物が大量に生成し、半田の接合強度が劣化する傾向がある。従って、金めっき層は、その厚さを０．０３μｍ〜０．８μｍの範囲としておくことが好ましい。
【００２３】
かくして本発明に係わる配線基板４によれば、絶縁体１の搭載部に半導体素子３を搭載するとともに半導体素子３の各電極を配線導体２に半田ボール５を介して電気的に接続し、しかる後、絶縁体１の上面に金属やセラミックスから成る椀状の蓋体７をガラスや樹脂、ロウ材等の封止材を介して接合させ、絶縁体１と蓋体７とから成る容器内部に半導体素子３を気密に収容することによって製品としての半導体装置が完成する。
【００２４】
次に、上述の配線基板４の製造方法について図３（ａ）乃至（ｃ）に基づいて説明する。なお、図１および図２と同一箇所には同一符号が付してある。
【００２５】
まず、図３（ａ）に示す表面に高融点金属から成る配線導体２を設けた絶縁体１を準備する。
【００２６】
前記絶縁体１は、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体等の電気絶縁材料から成る略四角板であり、その上面に半導体素子を搭載するための搭載部を有し、該搭載部に半導体素子が搭載される。
【００２７】
前記絶縁体１は、例えば、酸化アルミニウム質焼結体から成る場合には、酸化アルミニウム、酸化珪素、酸化カルシウム、酸化マグネシウム等の原料粉末に適当な有機バインダ、溶剤を添加混合して泥漿状のセラミックスラリーと成すとともにこのセラミックスラリーを従来周知のドクターブレード法やカレンダーロール法等のシート成形技術を採用しシート状と成すことによってセラミックグリーンシート（セラミック生シート）を得て、しかる後、このセラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれを複数枚積層し、最後にこの積層されたセラミックグリーンシートを還元雰囲気中、約１６００℃の温度で焼成することによって製作される。
【００２８】
前記配線導体２は、タングステン、モリブデン、マンガン等の高融点金属材料から成り、タングステン等の高融点金属粉末に適当な有機バインダや溶剤を添加混合して得た金属ペーストを絶縁体１と成るセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって絶縁体１の搭載部から下面にかけて被着形成される。
【００２９】
次に、配線導体２を、銅、銀、金から構成される１Ｂ族元素の少なくとも１種とクエン酸、リンゴ酸等のオキシカルボン酸の少なくとも１種とを主成分とする活性液中に浸漬し、図３（ｂ）に示す如く、配線導体２の表面に１Ｂ族元素８を被着させて触媒活性を付与する。ただし、図中、１Ｂ族元素８は、説明のため実際のスケールよりも誇張して図示している。
【００３０】
前記活性液において、１Ｂ族元素は配線導体２の表面に被着することにより配線導体２の表面に触媒活性を付与する作用をなし、後の工程でめっき金属層６を配線導体２の表面に選択的に均一に被着させることを可能としている。
【００３１】
また前記オキシカルボン酸は、活性液中に鉛を含有させることなく配線導体２の表面に１Ｂ族元素８を被着させることを可能とする、という重要な作用を有している。即ち、前記クエン酸等のオキシカルボン酸は、タングステン等の高融点金属から成る配線導体２の表面に作用し、配線導体２表面部分の高融点金属を酸化、錯体化し活性液中に溶出させるとともに、その溶出跡にタングステン等と置換するようにして１Ｂ族元素を還元析出させる作用をなす。これは、このクエン酸等のオキシカルボン酸の金属に対する錯体の安定度が１Ｂ族元素に対する場合よりもタングステン等の高融点金属に対する場合の方が大きいためであると推定される。そして、このようにオキシカルボン酸を活性液中に添加しておくことにより、活性液中に感受性化剤として鉛を添加することなく、配線導体２の表面に１Ｂ族元素を容易、かつ均一に被着させることが可能となる。
【００３２】
前記活性液は、例えば１Ｂ族元素として銅を用いる場合であれば、塩化銅、硫酸銅等の銅化合物と、クエン酸、リンゴ酸等のオキシカルボン酸（ヒドロキシ基を有するカルボン酸）とを主成分とする水溶液に、アンモニア塩類、塩酸、ホウフッ化水素酸、水酸化ナトリウム、水酸化カリウム等のｐＨ調整剤等の添加剤を添加したものを用いることができる。なお、活性液中の１Ｂ族元素濃度は、高濃度になると１Ｂ族元素の偏析等の不具合を誘発するおそれがあることから、約２０〜８０ｐｐｍ程度としておくことが好ましい。
【００３３】
そして次に、前記配線導体２を無電解めっき液中に浸漬し、前記１Ｂ族元素８を触媒として、配線導体２の表面に無電解めっき金属層６を析出、被着させる。
【００３４】
前記めっき金属層６は、ニッケルの含有率が９９．９重量％以上である純ニッケル、ニッケル−リン合金、ニッケル−ホウ素合金等からなり、配線導体２に対する半田の濡れ性、ボンディング性等を良好なものとする作用をなす。
【００３５】
前記無電解めっき液は、例えば、無電解めっき金属層６がニッケル−ホウ素合金からなる場合であれば、硫酸ニッケル等のニッケル供給源となるニッケル化合物と、ジメチルアミンボラン等のホウ素系の還元剤とを主成分とし、錯化剤、安定剤、ｐＨ緩衝剤等を添加して成る無電解ニッケルめっき液を用いることができる。この場合、無電解ニッケルめっき液中のニッケル（イオン）は、配線導体２の表面に予め被着させた１Ｂ族元素８の触媒作用で還元剤が酸化分解されるのにともなって金属ニッケルに還元され、還元剤の分解に伴って生じるホウ素とともに配線導体２の表面に共析被着して、ニッケル−ホウ素合金から成るめっき金属層６を形成する。なお、一旦、配線導体２の表面にニッケル（ニッケル−ホウ素合金）が被着し始めると、この被着したニッケル自身が後続のニッケルの還元剤による還元、析出に対して触媒活性を有することから、めっき液中に触媒である１Ｂ族元素が露出、接触していなくても、ニッケルの還元析出、被着する反応を継続して行なわせることができる。
【００３６】
また前記めっき金属層６の表面に金めっき層（不図示）を被着させる場合には、めっき金属層６を被着させた配線導体２を、シアン化金カリウム等の金化合物と、エチレンジアミン四酢酸（ＥＤＴＡ）等の錯化剤とを主成分とする置換型の無電解金めっき液中に所定時間浸漬する方法を用いることができる。
【００３７】
なお、本発明の配線基板の製造方法は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施例では本発明に係わる配線基板を半導体素子を収容する半導体素子収納用パッケージに適用したが、混成集積回路基板等の他の用途に適用しても良い。
【００３８】
【発明の効果】
本発明の配線基板の製造方法によれば、配線導体に被着させた無電解めっき金属層の内部に、無電解めっき金属層を被着させるのに必要な１Ｂ族元素は含有されるが、鉛を非含有とできることから、１Ｂ族元素の作用により配線導体に良好な触媒活性が付与されて配線導体にのみ無電解めっき金属層を均一に被着させることができ、鉛がめっき金属層中に含有されることに起因するめっき金属層のシミ状変色や人体に対する害という問題をも効果的に防止することができる。
【図面の簡単な説明】
【図１】本発明の配線基板の一実施例を示す断面図である。
【図２】図１に示す配線基板の要部拡大断面図である。
【図３】（ａ）乃至（ｃ）は図１に示す配線基板の製造方法を説明するための各工程毎の要部拡大断面図である。
【符号の説明】
１・・・・・絶縁体
２・・・・・配線導体
３・・・・・半導体素子
４・・・・・配線基板
５・・・・・半田ボール
６・・・・・めっき金属層
７・・・・・蓋体
８・・・・・１Ｂ族元素

Claims (1)

  1. （１）表面に高融点金属から成る配線導体が形成された絶縁体を準備する工程と、（２）前記配線導体を、１Ｂ族元素とオキシカルボン酸とを主成分とする活性液中に浸漬し、配線導体の表面に１Ｂ族元素を被着させて触媒活性を付与する工程と、（３）前記配線導体を無電解めっき液中に浸漬し、配線導体の表面に無電解めっき金属層を被着させる工程とからなることを特徴とする配線基板の製造方法。
JP2001157695A 2001-05-25 2001-05-25 配線基板の製造方法 Expired - Fee Related JP3561240B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001157695A JP3561240B2 (ja) 2001-05-25 2001-05-25 配線基板の製造方法
US10/155,538 US6841885B2 (en) 2001-05-25 2002-05-24 Wiring substrate
US10/984,155 US7011862B2 (en) 2001-05-25 2004-11-09 Method for producing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001157695A JP3561240B2 (ja) 2001-05-25 2001-05-25 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002356781A JP2002356781A (ja) 2002-12-13
JP3561240B2 true JP3561240B2 (ja) 2004-09-02

Family

ID=19001520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001157695A Expired - Fee Related JP3561240B2 (ja) 2001-05-25 2001-05-25 配線基板の製造方法

Country Status (2)

Country Link
US (2) US6841885B2 (ja)
JP (1) JP3561240B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345370B2 (en) * 2005-01-12 2008-03-18 International Business Machines Corporation Wiring patterns formed by selective metal plating
US7288478B2 (en) * 2005-07-05 2007-10-30 International Business Machines Corporation Method for performing chemical shrink process over BARC (bottom anti-reflective coating)
US7812358B2 (en) * 2005-09-13 2010-10-12 Showa Denko K.K. Light-emitting device
JP2007134692A (ja) * 2005-10-14 2007-05-31 Hitachi Chem Co Ltd 半導体チップ搭載用基板、これを用いた半導体パッケージ
JP2007142376A (ja) * 2005-10-20 2007-06-07 Hitachi Chem Co Ltd 半導体チップ搭載用基板、これを用いた半導体パッケージ
WO2007058280A1 (ja) * 2005-11-16 2007-05-24 Kyocera Corporation 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
JP4699225B2 (ja) * 2006-01-31 2011-06-08 株式会社トクヤマ メタライズドセラミックス基板の製造方法、該方法により製造したメタライズドセラミックス基板、およびパッケージ
JP2013101043A (ja) * 2011-11-08 2013-05-23 Renesas Electronics Corp 半導体装置の製造方法
JP6457304B2 (ja) * 2015-03-11 2019-01-23 京セラ株式会社 配線基板
CN105316663B (zh) * 2015-11-25 2018-02-02 江阴江化微电子材料股份有限公司 一种制备半导体硅片用镀镍液

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3656265A (en) * 1969-10-14 1972-04-18 Schaffner Mfg Co Inc Method of making an abrasive belt
US4863758A (en) * 1982-05-26 1989-09-05 Macdermid, Incorporated Catalyst solutions for activating non-conductive substrates and electroless plating process
EP0300317B2 (de) * 1987-07-24 1998-02-04 Siemens Aktiengesellschaft Einrichtung für in zahnärztliche Behandlungsinstrumente einsetzbare Werkzeuge
JPH0791657B2 (ja) 1988-10-11 1995-10-04 上村工業株式会社 パラジウム活性化剤及びセラミック基板の無電解めっき方法
JP2738600B2 (ja) * 1991-05-27 1998-04-08 京セラ株式会社 回路基板
JP3239231B2 (ja) * 1996-04-11 2001-12-17 日本特殊陶業株式会社 パッドを備えるセラミック基板、端子部材を備えるセラミック基板およびそれらの製造方法
JPH10135606A (ja) 1996-10-28 1998-05-22 Hitachi Ltd 配線基板のニッケル金めっき方法
JP3739582B2 (ja) * 1998-12-25 2006-01-25 京セラ株式会社 半導体素子収納用パッケージ

Also Published As

Publication number Publication date
US7011862B2 (en) 2006-03-14
JP2002356781A (ja) 2002-12-13
US6841885B2 (en) 2005-01-11
US20050084661A1 (en) 2005-04-21
US20020175397A1 (en) 2002-11-28

Similar Documents

Publication Publication Date Title
JP3561240B2 (ja) 配線基板の製造方法
JP2002111188A (ja) 配線基板
JP2002076189A (ja) 配線基板
JP3561231B2 (ja) 配線基板の製造方法
JP2002057444A (ja) 配線基板
JP2003105549A (ja) 配線基板およびその製造方法
JP2006140538A (ja) 配線基板
JP2004332036A (ja) 無電解めっき方法
JP3914832B2 (ja) 配線基板の製造方法
JP4683768B2 (ja) 配線基板
JP3866164B2 (ja) 配線基板
JP2005276892A (ja) 配線基板
JP2003283110A (ja) 配線基板およびその製造方法
JP3898482B2 (ja) 配線基板
JP2003073841A (ja) 配線基板およびその製造方法
JP3771854B2 (ja) 配線基板
JP3740407B2 (ja) 配線基板
JP2002110838A (ja) 配線基板
JP2001308499A (ja) 配線基板およびその製造方法
JP2001177222A (ja) 配線基板の製造方法
JP2003218501A (ja) 配線基板およびその製造方法
JP3512554B2 (ja) 配線基板
JP2001177220A (ja) 配線基板の製造方法
JP2003008189A (ja) 配線基板
JP2003243809A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040527

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees