WO2007046370A1

WO2007046370A1 - 非線形歪検出方法及び歪補償増幅装置

Info

Publication number: WO2007046370A1
Application number: PCT/JP2006/320642
Authority: WO
Inventors: Manabu Nakamura; Yasuhiro Takeda; Yoichi Okubo; Masaru Adachi; Naoki Hongo
Original assignee: Hitachi Kokusai Electric Inc.
Priority date: 2005-10-17
Filing date: 2006-10-17
Publication date: 2007-04-26
Also published as: CN101233684A; US8014443B2; JP4755651B2; CN101233684B; JPWO2007046370A1; US20080187035A1

Abstract

　従来の電力増幅装置では、信号が広帯域化すると、歪検出のためのサンプリング周波数を上げたり、歪補償部のＦＦＴ演算量が多くなって回路規模が増大し消費電力が増大するという問題点があったが、本発明は、信号が広帯域化しても回路規模及び消費電力の増大を抑えることができる非線形歪検出方法及び歪補償増幅装置を提供する。　電力増幅器５の出力をフィードバックした信号をＡ／Ｄ変換器９でサンプリングして、歪検出部１７の等化器１５が、プリディストータの入力信号d(n)を参照シンボルとして当該直交復調信号u(n)の等化誤差e(n)を検出し、絶対値平均化部１６が、等化誤差e(n)の絶対値を時間的に平均化した値E(n)を歪値として制御部１８に出力して、制御部１８が歪値に基づいてプリディストータを適応的に制御して歪補償を行う非線形歪検出方法及び歪補償増幅装置である。

Description

明細書

非線形歪検出方法及び歪補償増幅装置

技術分野

[0001] 本発明は、無線通信送信機の電力増幅器における非線形歪を検出する非線形歪検出方法及びそれを補償する歪補償増幅装置に係り、特に、変調信号が広帯域ィ匕しても、サンプリング周波数を上げずにすみ、回路規模及び消費電力を増大させることなく歪検出を行うことができる非線形歪検出方法及び歪補償増幅装置に関するものである。

背景技術

[0002] 送信装置における電力増幅器には、環境に対する配慮や消費電力の低減、及び小型化、軽量化等が要求されており、これらの要求を満足するために放熱を少なくして高効率ィ匕を図ることが必要となっている。一般に、電力増幅器の効率を上げるためには、変調信号のピーク電力が電力増幅器の飽和電力になるように設計するが、電力増幅器の非線形性のために送信信号の相互変調歪が発生し、他の無線機に妨害を与える

[0003] 電力増幅器によって生じる相互変調歪について説明する。図 7は、非線形特性を持つ電力増幅器の出力スペクトラムを示す説明図である (W— CDMA、 2キャリア（離調周波数： 5MHz) )。

図 7に示すように、変調信号を入力したときに非線形歪によりスペクトラムが広がり、相互変調歪 (IM3, IM5)が発生する。図からもわ力るように、相互変調歪は、変調信号の離調周波数と同じ周波数間隔で出現する。この相互変調歪を改善するために歪補償が広く行われている。

[0004] ここで、歪補償方式の一つであるプリディストーションについて説明する。

プリディストーションは、電力増幅器の逆特性を前段に設けることで、相互変調歪を低減する方法であり、この逆特性を、温度変化や個体差に応じて適応的に制御する

[0005] プリディストーションの適応制御に用いられて、る従来の歪検出方法にっヽて図 8 を用いて説明する。図 8は、従来の歪検出方法を用いた電力増幅装置のブロック図である。

図 8に示すように、従来の電力増幅器は、プリディストータ 1と、 DZA変換器 2と、直交変調器 3と、発振器 4と、電力増幅器 5と、方向性結合器 6と、ミキサ 7と、発振器 8と、 AZD変換器 9と、歪検出部 12と、制御部 13とから構成されている。歪検出部 12は更に、 FFT演算部（図では FFT) 10と、 IM演算部 11とから構成されている。

[0006] プリディストータ 1は、制御部 13からの指示に従って入力信号に対して非線形歪の逆特性を付加する歪補償を行うものである。

DZA変翻 2は、歪補償されたディジタル入力信号をアナログ信号に変換するものである。

発振器 4は、 RF周波数を発振するものである。

直交変調器 3は、入力されたアナログ信号を直交変調して発振器 4の周波数でアツプコンバートするものである。

電力増幅器 5は、入力された RF信号を所定の増幅率で増幅して出力するものである。

[0007] 方向性結合器 6は、電力増幅器 5からの出力信号を分岐してフィードバックするものである。

ミキサ 7は、発振器 8からの信号と方向性結合器 6から分岐された信号とを合成して I F周波数にダウンコンバートするものである。

AZD変翻 9は、ダウンコンバートされた信号をクロック 2 (CLK2)で AZD変換してサンプリングするものである。

[0008] 歪検出部 12は、入力されたサンプリング信号に含まれる歪を検出して歪値として制御部 13に出力するものである。

歪検出部 12の FFT演算部 10は、入力された信号を FFT (Fast Fourier Transform ；高速フーリエ変換）によってスペクトラムを求めるものである。

IM演算部 11は、変調信号のキャリア数とその離調周波数力相互変調歪の周波数を算出し、スペクトラムに基づいて、当該周波数における電力値を歪値として制御部 13に出力するものである。そして、制御部 13は、入力された歪値が小さくなるようにプリディストータを適応的に制御するものである。

[0009] 上記構成の電力増幅器における動作にっ、て説明する。

デジタル IZQ形式で入力された IF周波数の入力信号は、プリディストータ 1で電力増幅器の非線形歪の逆特性が付加されて、 DZA変換器 2でアナログ信号に変換され、直交変調器 3で直交変調されると共に RF周波数にアップコンバートされ、電力増幅器 5で所定の増幅率で増幅されて出力される。

[0010] 一方、電力増幅器 5の出力の一部は、方向性結合器 6によって取り出され、ミキサ 7 で IF周波数にダウンコンバートされ、 AZD変 9でディジタル信号に変換されて、歪検出部 12の FFT演算部 10によってスペクトラム検出され、 IM演算部 11で算出された相互変調歪 (IM3, IM5)における電力値を算出し、歪値として制御部 13に出力される。

そして、制御部 13が、歪値を小さくするよう、プリディストータを適応的に制御するようになつている。

[0011] 電力増幅器の非線形特性が相互変調歪として現れるのは、奇数次歪であるため、電力増幅器の非線形の逆特性を付加するプリディストータにおける処理は式（1)で近似できる。

y=x+ · |χ| · χ+ j8 · I x I ·Χ+ γ · | x I ' 式 (1ノ

ここで、 x、 yはプリディストータの入力信号及び出力信号であり、複素数である。制御部 13は、歪検出部 12で得られた歪値が小さくなるように、摂動法を用いて _α、 β、 Ύの値を制御する。

[0012] ここで、プリディストータ 1の概略構成について図 9を用いて説明する。図 9は、プリディストータ 1の概略構成を示すブロック図である。

図 9に示すように、プリディストータ 1は、複数の乗算器と加算器を備え、入力信号（

X)から、 3乗、 5乗、 7乗の成分を算出し、各々に係数 α、 βヽ γを乗算して式（1)に基づ、て出力信号 (y)を得る構成となって、る。

[0013] α、 β、 γは複素数で、

a = A3- exp 0*Φ 3) β = A5 -exp 0*Φ 5)

γ = A7-exp 0*Φ 7) 式（2)

と表される。

そこで、制御部 13ではこれらの係数を、 Φ 3→Α3→Φ 5→Α5→Φ 7→Α7→Φ 3の順番で摂動法によって循環的に制御する。

[0014] 制御部 13における摂動法を用いた制御について図 10を用いて説明する。図 10は、制御部 13における摂動法を用いた制御を示すフローチャート図である。

図 10に示すように、制御部 13は、処理が開始されると、まず初期設定として更新対象係数 (Κ、ここではまず Φ 3)の設定、設定回数、前回の歪値の読み込みを行う（10 0)。

[0015] そして、歪補償部 12において算出された現在の歪値が入力されると、制御部 13は、現在の歪値と前回の歪値との大小を比較し（101)、現在の歪値の方が小さくなつて!ヽれば (Yesの場合)更に同じ方向に係数を更新する (K=K+Step) (103)。また、処理 101において歪値が大きくなつていれば (Noの場合）、制御部 13は、更新方向を反転 (Step=Step * (― 1) )させて（102)、処理 103に移行して係数の更新を行う。

[0016] 次に、制御部 13は、同じ係数 (ここでは Φ 3)を連続して何回更新したかをカウントし

(104)、処理 101において「現在の歪値」として検出した歪値を保存する（105)。ここで保存した歪値は次回の処理 101で「前回の歪値」として用いるものである。

そして、制御部 13は、記憶されている更新回数と処理 100の初期設定において設定しておいた設定回数とを比較し（106)、更新回数が設定回数以下であれば処理 1 01に戻って、 Φ 3の係数更新を繰り返す。

[0017] また、処理 106において、更新回数が設定回数を超えた場合には、制御部 13は、更新対象係数を変更する（107)。ここでは、更新対象係数を Φ 3から A3に変更する。そして、制御部 13は、記憶されている更新回数をクリアする（108)。

制御部 13では、このような摂動法を用いた制御によって歪値が小さくなるようにプリディストータの係数を制御する。このようにして、電力増幅器における非線形の逆特性を、べき級数を用いたプリディストータで近似することができ、歪補償が可能となるものである。

[0018] 尚、歪補償を行う送信装置の従来技術としては、平成 17年 1月 20日公開の特開 2 005— 20515「適応プリディスト一タ型歪補償送信装置及びその遅延制御フィルタ係数の切替え方法」（出願人:富士通株式会社、発明者:濱野充晴)がある。

この従来技術は、適応プリディスト一タ型歪補償送信装置で、送信信号とフィードバック信号との位相を合わせる遅延制御フィルタのフィルタ係数を切り替える際に、予めフィルタ係数が格納されたメモリから、新たに設定されるフィルタ係数を読み出して、送信信号が伝達される主信号系経路から分岐され、折り返される試験系経路を経由してフィルタ係数設定レジスタに配送する方法であり、これにより、フィルタ係数の切替えを高速に行うことができるものである (特許文献 1参照)。

[0019] また、別の従来技術としては、平成 17年 4月 14日公開の特開 2005— 102029「適応型プリディストータ」（出願人:三菱電機株式会社、発明者:堀口健一）がある。この従来技術は、比較器が、歪補償回路からの出力信号と、歪補償回路への入力信号との誤差を検出し、正規化最小 2乗平均回路が、入力信号の分散で正規化して誤差信号の 2乗平均を最小化する正規化最小 2乗平均アルゴリズムにより、歪補償回路での補償係数を更新するものであり、入力信号の振幅レベル等によらず安定した収束特性を得るものである (特許文献 2参照)。

[0020] 更にまた、別の従来技術として、平成 17年 3月 17日公開の特開 2005— 73032「歪補償増幅装置及び歪補償方法」（出願人:株式会社日立国際電気、発明者:本江直榭)がある。

この従来技術は、制御部が、電力値に対応する予歪量を記憶する歪補償テーブル手段が記憶する複数の点を、一部が重複する複数の区間において曲線補間し、曲線補間にて得られる夫々の曲線を結合することにより歪補償テーブル手段が記憶する点を更新するものであり、変曲点を含む歪特性を補償するものである（特許文献 3 参照)。

[0021] また、等化器の等化誤差に基づいてプリディストータを制御するものとして US20050 16249A1がある (特許文献 4参照)。また、歪を抽出する等化器と歪を補償する等化とをザ 7こ¾のとして、「Lei Ding et al, Memory Polynomial Predistorter Based on t he Indirect Learning Architecture, GLOBECOM 2002— IEEE Global Teleccommunic ations Conference, no. l, November 2002 pp.9⁷6- 980」がある（非特許文献 1参照）。その他、歪補償に関する技術として、 US20050163250A1, US20050099230A1, US20 050089125A1がある（特許文献 5, 6, 7参照）。

[0022] 特許文献 1：特開 2005 - 20515号公報 (第 4— 8頁）

特許文献 2 :特開 2005— 102029号公報

特許文献 3：特開 2005 - 73032号公報

特許文献 4： US2005016249A1

特干文献 1： Lei Ding et al, Memory Polynomial Predistorter Based on the Indirect Learning Architecture, GLOBECOM 2002— IEEE Global Telecommunications Confe rence, no.l, November 2002 pp.976— 980

特許文献 5： US20050163250A1

特許文献 6： US20050099230A1

特許文献 7： US20050089125A1

発明の開示

発明が解決しょうとする課題

[0023] し力しながら、従来の電力増幅装置では、電力増幅部出力の信号を FFTにより周波数変換し、相互変調歪の電力を計算により求めることにより、歪を検出するため、相互変調歪の帯域を含む周波数範囲につ!、てサンプリングして、信号処理を行う必要がある。

[0024] 広帯域の信号処理が必要な場合について図 11を用いて説明する。図 11は、非線形特性を持つ電力増幅器の別の出力スペクトラムを示す説明図である (W— CDMA 、 2キャリア (離調周波数： 15MHz) )。

図 11に示すように、相互変調歪 (IM3、 IM5)は、 2キャリアの離調周波数と同じ周波数間隔で現れるために、離調周波数が大きくなると、歪検出部では、 IM3及び IM 5のスペクトラムを検出して電力値を算出するために、より広帯域の信号を処理しなければならない。

[0025] 今後、高速伝送の要求が高まるのは必至で、変調信号の周波数帯域はますます広力 Sつていくと予想される。

更に、信号の広帯域化がすすめば、歪検出するための AZD変翻（図 4の AZD 変換器 9)では、サンプリング周波数を上げる必要があり、歪補償部の FFT演算部での演算量が多くなつて回路規模が増大し、コスト高になり、消費電力が増大する等の問題点が生じる。

また、特許文献 1のように、時間領域で送信信号とフィードバック信号とを比較して誤差を検出する場合、位相、振幅、遅延時間を正確に一致させるのが困難だった。

[0026] 本発明は上記実状に鑑みて為されたもので、変調信号が広帯域ィ匕しても、サンプリング周波数を上げずにすみ、回路規模及び消費電力を増大させることなく歪検出を行うことができる非線形歪検出方法及び歪補償増幅装置を提供することを目的とする。

課題を解決するための手段

[0027] 上記従来例の問題点を解決するための本発明は、入力信号を電力増幅する増幅器と、増幅対象となる入力された変調信号について、増幅器で発生する非線形歪を補償する歪補償手段と、増幅器出力のフィードバック信号に基づいて増幅器出力に含まれる歪成分を検出して歪を評価する歪検出部と、歪検出部での歪の評価に基づいて歪補償手段を制御する制御部とを備えた歪補償増幅装置における非線形歪検出方法であって、歪検出部が、歪補償手段への入力信号を参照シンボルとして、増幅器出力のフィードバック信号を等化して、等化信号と参照シンボルとの等化誤差を求め、歪を評価することを特徴としている。

[0028] また、本発明は、上記非線形歪検出方法において、歪検出部が、等化誤差の絶対値を特定時間にわたって時間平均した時間平均値を求め、前記時間平均値に基づ V、て歪を評価することを特徴として、る。

[0029] また、本発明は、上記非線形歪検出方法において、歪検出部が、歪補償手段への入力信号の振幅を低レベルから高レベルまで巡回的に変化させて、前記入力信号の振幅のレベル毎に等化誤差を検出して平均化し、平均化の結果に基づ、て前記各振幅のレベルにおける歪を評価することを特徴としている。

[0030] また、本発明は、入力信号を電力増幅する電力増幅器と、入力された送信すべき変調信号にっ、て、前記電力増幅器で発生する非線形歪を補償するプリディスト一タと、電力増幅器出力のフィードバック信号を特定の周波数でサンプリングする AZ D変と、 AZD変換されたフィードバック信号に基づ、て電力増幅器出力に含まれる歪成分を検出して歪値として出力する歪検出部と、歪値に基づいてプリディストータを制御する制御部とを備えた歪補償増幅装置であって、 AZD変換器が、送信すべき変調信号を含み、相互変調歪を含まな!/、周波数帯域をサンプリング可能な周波数でサンプリングする AZD変換器であり、歪検出部が、プリディストータへの入力信号を参照シンボルとして入力し、電力増幅器出力のフィードバック信号を FIRフィルタにより等化して、等化信号と参照シンボルとの等化誤差を出力する等化器と、等化誤差の絶対値を特定時間にわたって時間平均した時間平均値を歪値として出力する絶対値平均化部とを備えた歪検出部であることを特徴としている。

[0031] また、本発明は、入力信号を電力増幅する電力増幅器と、入力された送信すべき変調信号にっ、て、前記電力増幅器で発生する非線形歪を補償するプリディスト一タと、電力増幅器出力のフィードバック信号を特定の周波数でサンプリングする AZ D変と、 AZD変換されたフィードバック信号に基づ、て電力増幅器出力に含まれる歪成分を検出して歪値として出力する歪検出部と、歪値に基づいてプリディストータを制御する制御部とを備えた歪補償増幅装置であって、歪検出部が、等化器からの出力を、参照シンボルの振幅のレベル毎に平均化して、平均値を参照シンボルの振幅のレベルに対応した歪値として出力する複数の平均化部と、プリディストータへの入力信号を参照シンボルとして入力し、電力増幅器出力のフィードバック信号を FIRフィルタにより等化して、等化信号と参照シンボルとの等化誤差を算出し、前記等化誤差と参照シンボルとの複素共役演算の演算結果を前記参照シンボルの振幅成分の二乗で除すと共に、前記参照シンボルの振幅成分の二乗に基づ、て前記参照シンボルの振幅のレベルを判定し、前記除算結果を、前記判定された振幅のレべルに応じた平均化部に出力する等化器とを備えた歪検出部であることを特徴としている。

[0032] また、本発明は、上記歪補償増幅装置において、歪検出部が、 LMSアルゴリズムによって FIRフィルタのタップ係数を更新する LMS部を備えた歪検出部であることを特徴としている。

[0033] また、本発明は、上記歪補償増幅装置において、 LMS部が、複数サンプル時間毎に参照シンボルを参照して、タップ係数を更新する LMS部であることを特徴としてヽる。

[0034] また、本発明は、入力信号を電力増幅する電力増幅器と、入力された送信すべき変調信号にっ、て、前記電力増幅器で発生する非線形歪を補償するプリディスト一タと、前記電力増幅器出力のフィードバック信号を特定の周波数でサンプリングする AZD変換器と、 AZD変換された前記フィードバック信号に基づヽて前記電力増幅器出力に含まれる歪成分を検出して歪値として出力する歪検出部と、前記歪値に基づいて前記プリディストータを制御する制御部とを備えた歪補償増幅装置であって、前記歪検出部力前記プリディストータへの入力信号を参照シンボルとして入力し、前記電力増幅器出力のフィードバック信号を FIRフィルタにより等化して、前記等化信号と前記参照シンボルとの等化誤差を歪値として出力する等化器を備えた歪検出部であることを特徴として、る。

[0035] また、本発明は、上記歪補償増幅装置においてプリディストータが、 3次相互変調歪発生器と、 5次相互変調歪発生器と、 7次相互変調歪発生器と、前記 3次相互変調歪発生器に対応する第 1の FIRフィルタと、前記 5次相互変調歪発生器に対応する第 2の FIRフィルタと、前記 7次相互変調歪発生器に対応する第 3の FIRフィルタとを備えたプリディストータであり、制御部が、歪検出部から出力される歪値に基づいて前記プリディスト一タの第 1,第 2,第 3の FIRフィルタのタップ係数を更新する制御部であることを特徴として、る。

[0036] また、本発明は、上記歪補償増幅装置において、第 1、第 2、第 3の各 FIRフィルタのタップ係数を更新する応答速度を決定する第 1、第 2、第 3のステップゲインを、第 1のステップゲイン >第 2のステップゲイン >第 3のステップゲインとなるよう設定したことを特徴としている。

発明の効果

[0037] 本発明によれば、歪検出部が、歪補償手段への入力信号を参照シンボルとして、増幅器出力のフィードバック信号を等化して、等化信号と参照シンボルとの等化誤差を求め、歪を評価する非線形歪検出方法としているので、歪検出部において FFTを行わないため、広帯域にわたってサンプリングする必要がなぐサンプリング周波数及び演算量を増大させずに歪検出ができ、変調信号が広帯域化しても回路規模及び消費電力の増大を抑えることができる効果がある。

[0038] 本発明によれば、歪検出部が、歪補償手段への入力信号の振幅を低レベルから高レベルまで巡回的に変化させて、前記入力信号の振幅のレベル毎に等化誤差を検出して平均化し、前記平均化の結果に基づ!、て前記各振幅のレベルにおける歪を評価する非線形歪検出方法としているので、歪がベクトルとして検出されるため、摂動法よりも高速な歪補償アルゴリズムを用いて収束を高速ィ匕することができる効果がある。

[0039] また、本発明によれば、電力増幅器出力のフィードバック信号を、送信すべき変調信号を含み、相互変調歪を含まな!/、周波数帯域をサンプリング可能な周波数でサンプリングする AZD変換器を備え、歪検出部が、プリディストータへの入力信号を参照シンボルとして入力し、電力増幅器出力のフィードバック信号を FIRフィルタにより等化して、等化信号と参照シンボルとの等化誤差を出力する等化器と、等化誤差の絶対値を特定時間にわたって時間平均した時間平均値を歪値として出力する絶対値平均化部とを備えた歪検出部である歪補償増幅装置としているので、サンプリング帯域を狭くすることによりサンプリング周波数を高くしなくてすみ、演算量を増大させずに歪検出ができ、変調信号が広帯域化しても回路規模及び消費電力の増大を抑えることができる効果がある。

[0040] また、本発明によれば、 AZD変換器が、送信すべき変調信号を含み、相互変調歪を含まない周波数帯域をサンプリング可能な周波数でサンプリングする AZD変換器であり、歪検出部が、等化器力もの出力を、参照シンボルの振幅のレベル毎に平均化して、平均値を参照シンボルの振幅のレベルに対応した歪値として出力する複数の平均化部と、プリディストータへの入力信号を参照シンボルとして入力し、電力増幅器出力のフィードバック信号を FIRフィルタにより等化して、等化信号と参照シンボルとの等化誤差を算出し、前記等化誤差と参照シンボルとの複素共役演算の演算結果を前記参照シンボルの振幅成分の二乗で除すと共に、前記参照シンボルの振幅成分の二乗に基づ!、て前記参照シンボルの振幅のレベルを判定し、前記除算結果を、前記判定された振幅のレベルに応じた平均化部に出力する等化器とを備えた歪検出部である歪補償増幅装置としているので、歪がベクトルとして検出されるため、摂動法よりも高速な歪補償アルゴリズムを使用して、収束を高速ィ匕することができる効果がある。

[0041] また、本発明によれば、歪検出部が、プリディストータへの入力信号を参照シンボルとして入力し、電力増幅器出力のフィードバック信号を FIRフィルタにより等化して、等化信号と参照シンボルとの等化誤差を歪値として出力する等化器を備えた歪検出部である歪補償増幅装置としているので、歪検出における FFTを不要として処理量を低減し、精度の高、歪補償を行うことができる効果がある。

[0042] また、本発明によれば、プリディスト一タカ 3次相互変調歪発生器と、 5次相互変調歪発生器と、 7次相互変調歪発生器と、前記 3次相互変調歪発生器に対応する第 1の FIRフィルタと、前記 5次相互変調歪発生器に対応する第 2の FIRフィルタと、前記 7次相互変調歪発生器に対応する第 3の FIRフィルタとを備えたプリディストータであり、制御部が、歪検出部から出力される歪値に基づいて前記プリディスト一タの第 1 ,第 2,第 3の FIRフィルタのタップ係数を更新する制御部である歪補償増幅装置として、るので、プリディストータにお、て精度の高、歪補償を行うことができる効果がある。

[0043] また、本発明によれば、第 1、第 2、第 3の各 FIRフィルタのタップ係数を更新する応答速度を決定する第 1、第 2、第 3のステップゲインを、第 1のステップゲイン >第 2のステップゲイン >第 3のステップゲインとなるよう設定した歪補償増幅装置としているので、 3次歪、 5次歪、 7次歪の順で FIRフィルタにおける係数を収束させることができ、収束の安定性を向上させることができる効果がある。

図面の簡単な説明

[0044] [図 1]本発明の第 1の実施の形態に係る歪検出方法を用いた歪補償増幅装置 (第 1 の増幅装置）の構成ブロック図である。

[図 2]等化器 15の概略構成を示す説明図である。

[図 3]LMS部 25の構成ブロック図である。 [図 4]プリディストータ 1の入力信号と電力増幅部の包絡線を時間比較した波形を示す説明図である。

圆 5]本発明の第 2の増幅装置の構成を示す説明図である。

圆 6]本発明の第 3の増幅装置の誤差平均化部の構成ブロック図である。

圆 7]非線形特性を持つ電力増幅器の出力スペクトラムを示す説明図である (W—C

DMA, 2キャリア（離調周波数： 5MHz) )。

[図 8]従来の歪検出方法を用いた電力増幅装置のブロック図である。

[図 9]プリディストータ 1の概略構成を示すブロック図である。

[図 10]制御部 13における摂動法を用いた制御を示すフローチャート図である。圆 11]非線形特性を持つ電力増幅器の別の出力スペクトラムを示す説明図である（

W— CDMA、 2キャリア（離調周波数： 15MHz) )。

圆 12]本発明の第 4の増幅装置の構成ブロック図である。

[図 13]第 4の増幅装置のプリディストータ 100の構成ブロック図である。

圆 14]本発明の一実施形態に係る歪制御機能付き増幅装置の全体の構成を示すブロック図である。

[図 15]同実施形態におけるドハティ増幅器の詳細な構成を示すブロック図である。

[図 16]同実施形態における制御部の処理動作を示すフローチャートである。

[図 17]同実施形態におけるピーク増幅器のゲート電圧 Vgを Aとした場合の 3次相互変調歪特性を示す図である。

[図 18]同実施形態におけるピーク増幅器のゲート電圧 Vgを Bとした場合の 3次相互変調歪特性を示す図である。

[図 19]同実施形態におけるピーク増幅器のゲート電圧 Vgを Cとした場合の 3次相互変調歪特性を示す図である。

圆 20]ピーク増幅器に供給するゲート電圧 Vgを変化させた場合の AM— PM変換特性を示し、（a)はゲート電圧 Vg= Aとした場合、（b)はゲート電圧 Vg = Bとした場合、 (c)はゲート電圧 Vg = Cとした場合、 (d)はゲート電圧 Vgをキャリア増幅器のゲート電圧 Vgと等しくした場合の特性図である。

圆 21]同実施形態におけるドハティ増幅器の第 1構成例を示すブロック図である。 [図 22]同実施形態におけるドハティ増幅器の第 2構成例を示すブロック図である [図 23]同実施形態におけるドハティ増幅器の第 3構成例を示すブロック図である, [図 24]従来のドノ、ティ増幅器の構成を示すブロック図である。

符号の説明

1 プリディストータ

2 DZAコンバータ

3 直交変調器

4 発振器

5 電力増幅器

6 方向性結合器

7 ミキサ

8 発振器

9 AZD変觸

10 FFT咅

11 IM演算部

12 歪検出部

13 制御部

14 直交復調器

15 等化器

16 絶対値平均化部

17 歪検出部

18 制御部

20 ドハティ増幅器

25 LMS^

31、 33、 34 移相器

40 キャリア増幅回路

41 入力整合回路

42 増幅素子出力整合回路

ピーク増幅回路

入力整合回路

増幅素子

出力整合回路

ドハティ合成部

変成器

ノード (合成点）

、 65、 66、 67 インピーダンス変^^ 変成器

出力端子

負荷

0 プリディストータ

1 3次歪発生器

2 5次歪発生器

3 7次歪発生器

遅延回路

5 第 1の FIRフィルタ

6 第 2の FIRフィルタ

7 第 3の FIRフィルタ

〜： L 10 加算器

1 入力端子

2 分配器

3 移相器

CPU

I/Oコントローラ

ゲート端子

1 複素乗算器 162 二乗化部

163 除算器

164 振幅判定部

165 平均化部

200 プリディストーション歪補償回路

201 入力端子

202 プリディストータ

203 DZA変換器

204 直交変調器

205 発振器

206 電力増幅器

207 出力端子

208 方向性結合器

209 ミキサ

210 発振器

211 A/D変換器

212 歪検出部

213 高速フーリエ変換回路 (_FFT)

214 IM演算回路

216 D/A変脇

217 制御部

251 複素演算部

252 乗异 1^

253 加算器

254, 255 遅延素子

発明を実施するための最良の形態

本発明の実施の形態について図面を参照しながら説明する。

本発明の非線形歪検出方法は、電力増幅部の出力をフィードバックした信号を、 A ZD変換して直交復調し、歪検出部の等化器が、プリディストータの入力信号を参照シンボルとして当該直交復調信号の等化誤差を検出し、歪検出部の絶対値平均化部が、等化誤差の絶対値を時間的に平均化した値を、歪を評価する歪値として制御部に出力して、制御部が歪値に基づいてプリディストータを制御するものであり、歪検出部にぉ、て FFTを行わな、ので広帯域にわたって信号処理をしなくてすみ、信号が広帯域ィ匕してもサンプリング周波数を上げることなく歪検出ができ、回路規模及び消費電力の増大を防ぐことができるものである。

[0047] また、本発明の歪補償増幅装置は、歪検出部に、プリディストータの入力信号を参照シンボルとして等化誤差を検出する等化器と、等化器出力の絶対値の時間平均を算出する絶対値平均化部とを備え、電力増幅部の出力を分岐した信号をダウンコンバートし、 AZD変換後直交復調し、歪検出部の等化器が、プリディストータの入力信号を参照シンボルとして当該直交復調信号の等化誤差を検出し、絶対値平均化部が、等化誤差の絶対値を時間的に平均化した値を歪値として制御部に出力して、制御部が歪値に基づいてプリディストータを制御するものであり、歪検出部において FFTを行わな、ので広帯域にわたって信号処理をしなくてすみ、サンプリング周波数を上げることなく歪検出ができ、回路規模及び消費電力の増大を防ぐことができるものである。

[0048] 図 1は、本発明の第 1の実施の形態に係る歪検出方法を用いた歪補償増幅装置（第 1の増幅装置）の構成ブロック図である。

図 1に示すように、第 1の増幅装置は、図 6に示した従来の電力増幅装置と同様の部分として、プリディストータ 1と、 DZA変換器 2と、直交変調器 3と、発振器 4と、電力増幅器 5と、方向性結合器 6とを備え、第 1の電力増幅器の特徴部分として、ミキサ 7と、発振器 8と、 AZD変換器 9と、直交復調器 14と、歪検出部 17と、制御部 18と、デシメータ 19とを備えている。更に、歪検出部 17は、等化器 15と、絶対値平均化部 (図では絶対値平均化） 16とから構成されている。

従来の電力増幅装置と同様の部分は、構成及び動作が従来と同様であるため、ここでは説明を省略する。

[0049] 第 1の増幅装置の特徴部分について具体的に説明する。ミキサ 7は、方向性結合器 6によって分岐された電力増幅器 5の出力信号と、発振器 8からの信号を合成して IF周波数にダウンコンバートするものである。また、この IF 周波数及びその帯域幅は、プリディストータ 1への入力信号の IF周波数と同じでよい。つまり、発振器 8は、発振器 4と同じでもよぐ共用してもよい。尚、ミキサ 7の代わりにアナログ直交復調器を設け、直交変調器 3と同じローカル信号を与えてダイレクト復調を行、、 2つの AZD変換器でサンプリングして歪検出部に入力しても構わなヽ

[0050] AZD変^ ^9は、ダウンコンバートされた信号をクロック 2でサンプリングして AZD 変換するものである。ここで、第 1の電力増幅器の特徴として、歪変換に FFTを用いないので、 IM3や IM5の相互変調歪まで含む広帯域をサンプリングしなくてよぐしたがってクロック 2は、本来の変調信号の周波数帯域のみを正常にサンプリングできる周波数であればよい。

[0051] 例えば、 WCDMA信号の 4キャリアを扱う増幅装置の場合、クロック 1 (DZA変換器 2のサンプルレート）は、チップレートの 32倍相当の 122. 88MHzであるのに対し、クロック 2は、その整数分の 1 (例えば 3分の 1)にすることができる。

従って、クロック周波数を高くしなくてすみ、コスト及び消費電力を増大させずにすむものである。これにより、ダウンコンバートされた信号が含んでいた変調信号及び相互変調歪は、ナイキスト周波数の帯域内に落とし込まれる。

[0052] また、直交復調器 14は、 AZD変換されたサンプリング信号を直交復調するものである。また、デシメータ 19は、プリディストータ 1への入力信号 d(n)を、直交復調器 1 4からの直交復調信号のサンプリングレートまでダウンサンプリングし、 d(n)を出力する

[0053] 歪検出部 17は、第 1の増幅装置の特徴部分であって、等化器 15と絶対値平均化部 16とから構成され、直交復調されたサンプリング信号に含まれる歪を検出して、歪値として制御部 18に出力するものである。

歪検出部 17の等化器 15は、直交復調器 14からの直交復調信号 u(n)と、参照信号としてプリディストータ 1への入力信号 d(n)を入力し、等化誤差 e(n)を検出して絶対値平均化部 16に出力するものである。 [0054] ここで、等化器 15の構成について図 2を用いて説明する。図 2は、等化器 15の概略構成を示す説明図である。

等化器 15は、 FIR (Finite Impulse Response)フィルタと、 FIRフィルタの出力と参照信号との差を等化誤差として出力する加算器 24と、適応アルゴリズムを実装する LM S部 25とを備えている。

[0055] FIRフィルタは、入力信号を 1サンプル時間遅延させる遅延素子 21、設定された係数を乗算する乗算器 22、各乗算器からの出力を加算する加算器 23、加算器 23の出力と参照信号との差を等化誤差として出力する加算器 24から構成される。

[0056] LMS部 25は、直交復調信号の 1サンプル時間（クロック 2に対応する）毎に [数 1] に示す LMSアルゴリズムによって等化誤差 e(n)が最小となる最適なタップ係数を求めて各乗算器の係数を更新する。

[0057] [数 1] h(n + 1) = (n) + μ ' u{n)e n)

e n) = d{n) - u\ i)^T .{ i) ここで、 nはサンプルのインデックス、 u(n)は入力信号、 h(n)はタップ係数、 d(n)は参照シンボル、 e(n)は等化誤差を表し、 μはステップゲインである。

更に、 h(n)及び u(n)を具体的に記載すると、 [数 2]に示すように表される。

[0058] [数 2] h(«) = [/z。 ¾ … h_N ] u(«) = ["(«) u(n - l) … u(n -N)]

等化器 15においては、 u(n)は直交復調信号、 d(n)はプリディストータの入力信号であり、共に複素信号である。

[0059] ここで、 LMS部 25の構成について図 3を用いて説明する。図 3は、等化器 15の L MS部 25の構成を示す構成ブロック図である。図 3に示すように、 LMS部 25は、複素共役演算部 251と、乗算器 252と、加算器 2

53と、遅延器 254及び遅延器 255とから構成されて、る。

そして、複素共役演算部 251で等化誤差 e(n)の複素共役演算を行い、乗算器 253 で複素共役演算結果と入力信号 u(n)とを乗算して、乗算結果を加算器 253で前回のタップ係数 h(n)に加算して新たなタップ係数 h(n)を算出し、 FIRフィルタの各乗算器 2

2に出力するものである。

[0060] また、絶対値平均化部 16は、等化器 15から出力された等化誤差 e(n)の絶対値を求め、この絶対値を特定時間にわたって加算した値 (時間平均した値)を歪値として制御部 18に出力するものである。時間平均を取る間隔を Mサンプルとすると、絶対値平均化部 16から出力される歪値 E(n)は、 [数 3]で表される。

[0061] [数 3]

[0062] すなわち、第 1の増幅装置においては、歪検出部 17からこの E(n)が歪値として出力されて、制御部 18に与えられ、制御部 18において上述した摂動法によって歪値が小さくなるようにプリディストータの係数が設定されるようになって、る。

[0063] 歪検出部 17の等化器 15の役割としては、他にも、高周波のフィルタやマイクロストリップラインによる遅延によって生じるタイミングのずれを補正することや、直交変調器やミキサのローカル周波数の違いによる周波数オフセットに起因する位相回転に追従して、プリディストータ 1の入力信号と電力増幅部出力信号とを、ベースバンドで波形比較するため同期をとることがある。

[0064] 等化器で同期が取れた場合、仮に、電力増幅器に非線形歪がないとすると、等化誤差 e(n)はほとんどゼロとなる。

し力しながら、実際の電力増幅器は非線形歪を持っているので、線形歪しか等化できない FIRフィルタでは、非線形歪の成分が、等化誤差となって現れることになる。検出される等化誤差について図 4を用いて説明する。図 4は、プリディストータ 1の入力信号と非線形歪が補償されて!ヽなヽ電力増幅部の包絡線を時間比較した波形を示す説明図である。尚、図 4においては、電力増幅器出力信号はゲインが 1になるように補正している。

[0065] 図 4に示すように、同期が確立された状態では、電力増幅器 5への入力レベルが大き、ほど非線形歪の歪成分が大きくなるので、入力信号が比較的小さ、レベルでは、等化誤差は現れず、ピーク電力に近い値が入力されたときに等化誤差が増大する。したがって、等化誤差の絶対値を計算したあと、電力変動の影響が無視できる程度に十分に長い時間（例えば 1〜： LOms)平均化すれば、これを歪値として用いることができるものである。

第 1の増幅装置では、このようにして求めた歪値に基づいて、制御部 18が従来と同様にプリディストータの係数を更新して適応制御を行うものである。

[0066] 尚、第 1の増幅装置では、 AZD変換器 9のサンプリング周波数 CLK2を、変調信号の周波数帯域幅のみをサンプリング可能な周波数に設定しているので、変調信号帯域外の相互変調歪は、エイリアシングによって変調信号の帯域に落ち込むことになる

[0067] 第 1の増幅装置では、このことを利用して、変調信号の帯域に落ち込んだ相互変調歪の成分を、等化誤差の絶対値を十分長い時間平均化することによって、変調信号の帯域のみのサンプリングで検出可能とするものである。

[0068] 本発明の第 1の実施の形態に係る等化器 15は、等化誤差力も歪値を評価するのが目的なので、電力増幅器等で発生する非線形歪が小さくなればなるほど、参照信号となるプリディストータの入力信号 d(n)と、等化対象の直交復調信号 u(n)との差が小さくなるものであればよぐより望ましくは、非線形歪がないときに差がゼロになるものである。従って、参照信号と直交復調信号が受ける周波数特性は、なるべく一致させたほうがよい。

また、直交復調信号のサンプリングレートは、変調信号帯域幅 (本実施の形態の例では 20MHz)の 2倍より小さくすることも可能だ力なるべく 2倍程度かそれ以上のほうがよい。

[0069] また、通常、電力増幅器 5とプリディストータ 1とは別の基板で構成して、後から調整するが、本発明の第 1の増幅装置によれば、接続部の周波数特性の不確定性を等ィ匕器 15によって吸収することができ、調整工数が減って製造コストを安価にすることができる効果がある。

[0070] 尚、第 1の増幅装置では、等化器 15で用いるアルゴリズムとして LMSアルゴリズムを適用した例について説明したが、同期をとることが可能であれば、その他のァルゴリズムであっても構わな!/、。

また、上述した例では原理を示したものであって、第 1の増幅装置では参照信号として通常の CDMA信号をそのまま使用するので、振幅が一定でなぐ実際には、特許文献 2と同様に、 [数 1]の第 1式を h(n+l)=h(n)+ -u(n)/ | u(n) | ²とする正規化 L MS法を適用したほうがよい。また、等化対象となる周波数特性や遅延はほとんど変動しないので、 CDMA信号を常時参照する必要はなぐ LMS部 25は、複数サンプル時間おきに (複数サンプル時間毎に)参照信号を参照して、係数を更新してもよい。更新はリアルタイムではなぐノツチ処理で行ってもよい。

あるいは、 CDMA信号の内、特定の振幅の信号のみを参照信号として適応等化を行えば、その特定の振幅を基準として歪が等化誤差となって検出できるものである。

[0071] 次に、本発明の第 2の実施の形態に係る第 2の歪補償増幅装置 (第 2の増幅装置）について説明する。

上述した第 1の増幅装置では、サンプリング周波数を上げずに、変調信号のみを含む狭い帯域のサンプリングを行って、等化器で検出した等化誤差の絶対値について十分長い時間の時間平均を算出してこれを歪値としてプリディストータの制御に用いたが、第 2の増幅装置では、 IM5を含む程度の範囲の十分広いサンプリング帯域を維持し、等化誤差を大きさのみで検出するのではなぐ誤差ベクトルとして検出して、これに基づいてプリディストータの制御を行うものである。

[0072] 第 2の増幅装置について図 5を用いて説明する。図 5は、第 2の増幅装置の構成を示す説明図である。

図 5に示すように、第 2の増幅装置は、図 1に示した第 1の増幅装置とほぼ同様の構成である力歪検出部 17、制御部 18、及びプリディストータ 1の構成及び動作が第 1 の増幅装置とは一部異なっている。また、 AZD変換器 9におけるサンプリング周波数も第 1の増幅装置とは異なっている。その他の構成部分は第 1の増幅装置と基本的に同様であるため説明を省略する。

[0073] AZD変換器 9は、分岐され、ダウンコンバートされた信号を CLK2でサンプリングして、直交復調器に出力するものである。ここで、 AZD変 9のサンプリング周波数は、 IM5程度までサンプリング可能な周波数であり、本実施の形態では、 DZA変換器 2と同じである。

[0074] また、プリディストータ 1には、例えば入力信号の電力値に対応する移相量と減衰量とが記憶されたルックアップテーブルが設けられており、ルックアップテーブルを参照して、入力信号の電力値に対応する歪補償値を乗算して、送信信号に電力増幅器の非線形歪を補償する歪を予め与えるものである。

[0075] 制御部 18は、歪検出部 17の等化器 15から入力された等化誤差 e(n)に基づいて、 LMS法により等化誤差が最小となるよう、 e(n)が発生したときに用いられたプリディストータ 1のルックアップテーブルの特定の値を直接更新するものである。具体的な制御方法は、特許文献 1と同じでよい。

[0076] 第 2の増幅装置の特徴部分である歪検出部 17は、第 1の増幅器と同様の等化器 1 5から構成されており、第 1の電力増幅器において設けられていた絶対値平均化部 1 6は設けられていない。

等化器 15は、電力増幅器出力を分岐した入力信号をダウンコンバートしてサンプリングして直交復調した信号 u(n)と、参照シンボルとしてのプリディストータの入力信号 d (n)を入力し、検出した等化誤差 (n)を制御部 18に出力するものである。等化器 15の構成及び動作は第 1の増幅装置と同様である。

[0077] つまり第 2の増幅装置では、歪検出自体には FFTを用いず、等化器で等化誤差を検出して、これをベクトルのまま歪値として制御部 18に出力するようになっている。第 2の増幅装置は、十分広い周波数帯をサンプリングすることにより、等化誤差の時間平均をとらなくても、歪成分を検出可能としているものである。

[0078] 本発明の第 2の実施の形態に係る歪補償増幅装置 (第 2の増幅装置）によれば、電力増幅器 5の出力を方向性結合器 6によって分岐した信号をミキサ 7でダウンコンパートし、 AZD変換器 9で第 5次歪 (IM5)を含む程度の周波数帯域をサンプリングして、直交復調器 14で直交復調し、歪検出部 17の等化器 15が、参照シンボルとしてのプリディストータの入力信号 d(n)と当該直交復調信号 u(n)との等化誤差 e(n)を検出し、これを歪値として制御部 18に出力して、制御部 18が歪値に基づいてプリディストータを制御して歪補償を行うものであり、遅延や周波数特性の補償が適切に行われた状態で時間波形を比較し、非線形歪成分を容易に検出することができる効果がある。

[0079] また、第 2の増幅装置によれば、第 1の増幅装置と同様に、接続部の周波数特性の不確定性を等化器 15によって吸収することができ、調整工数が減って製造コストを安価にすることができる効果がある。

[0080] 次に、本発明の第 3の実施の形態に係る歪補償増幅装置について説明する。

第 3の歪補償増幅装置 (第 3の増幅装置）は、特定の振幅の CDMA信号に対してのみ、誤差をベクトルのまま平均化し、これを歪値として用いてプリディストータを制御するものである。

[0081] 第 3の増幅装置の構成は、第 1の増幅装置とほぼ同様であるため図示は省略する力歪検出部に、等化器と、等化器力出力される誤差ベクトルをべ外ルのまま平均化する平均化部 (誤差平均化部）とを備えて、る。

[0082] 第 3の増幅装置の等化器は、特定の振幅のプリディストータ入力信号 d(n)に対して誤差を検出するものであるが、一例として、「特定の振幅」を、予め設定された順で低レベルから高レベルまで巡回的に順次変化させ、各振幅に対して誤差ベクトルを検出して、平均化部に出力するものである。

[0083] ここで、歪検出部の平均化部においては、検出された誤差ベクトル e(n)に対して、 e( n)/d(n)= (e(n)-d*(n)) / | d(n) | ²を平均化する (d(n)ではなく u(n)で正規ィ匕してもよい ) oこのとき、誤差ベクトル e(n)は、振幅の違いに対して相対的に表現されるものなので、等化器トレーニングは特定の振幅とは関係なぐ常に同じ条件で行わなければならない。

[0084] このようにして検出された誤差ベクトルの平均値を歪値として、制御部がプリディストータを制御する。ここで、誤差平均化部の構成について図 6を用いて説明する。図 6は、第 3の実施の形態の誤差平均化部の構成ブロック図である。

図 6に示すように、歪検出部の誤差平均化部は、複素共役乗算器 161と、二乗化部 162と、除算器 163と、振幅判定部 164と、代表点の数と等しい数の平均化部 165 -1〜165-16から構成されている。平均化部 165-1〜165-16は、それぞれ振幅 xl〜 xl6に対応した誤差ベクトルの平均化を行うものである。

[0085] そして、誤差平均化部では、等化器で検出された誤差べ外ル e(n)に、複素共役乗算器 161が参照信号 d(n)と複素共役乗算を行い、除算器 163において複素乗算結果を参照信号 d(n)の振幅成分の二乗で除すと共に、振幅判定部 164が入力信号の振幅を判断し、除算結果を振幅に応じた平均化部 165に出力して平均化し、その結果を歪値として制御部に出力するようになっている。

[0086] プリディストータに振幅値に対応する歪補償テーブルが設けられており、これを代表点の補間によって更新する構成の場合には、平均化部が、等化器からの誤差べクトルを用いて代表点の数だけ歪値を検出し、制御部は、振幅に対応する歪値を用いて代表点を更新する。更新方法として、歪値に 1以下のステップ係数を乗じたものを対応する代表点の値力も減じる方法がある。代表点を補間してテーブルを作成する方法は、特開 2005— 73032と同じでよ!/、。

[0087] また、歪補償テーブルをべき関数によって生成する構成の場合には、制御部は、誤差検出した特定の振幅と、それ以外の振幅におけるべき関数の各係数による偏微分値の比較から、当該係数を増減したときの当該振幅における歪の変化の方向がわかるので、その方向と当該誤差ベクトルの方向（位相の進み遅れと振幅の大小）とに基づいて、誤差が減少するように、各係数の更新方法を決定する制御を行う。

[0088] 本発明の第 3の実施の形態に係る歪補償増幅装置 (第 3の増幅装置）によれば、電力増幅器の出力を方向性結合器によって分岐した信号をミキサ 7でダウンコンバートし、 AZD変換器でサンプリングして、直交復調器で直交復調し、歪検出部の等化器力特定振幅の CDMA信号を参照シンボル d(n)として、当該直交復調信号 u(n)との誤差ベクトル e(n)を検出する際に、特定の振幅を低レベルから高レベルまで巡回的に変化させて各振幅について誤差ベクトルを検出して、 e(n)Zu(n)を平均化し、これを歪値として制御部に出力して、制御部が歪値に基づいてプリディストータを制御して歪補償を行うものであり、歪がベクトルとして検出されるので、摂動法よりも高速な歪補償アルゴリズムを使用して、収束を高速ィ匕することができる効果がある。 [0089] 次に、本発明の第 4の実施の形態に係る歪補償増幅装置 (第 4の増幅装置）について説明する。

第 4の増幅装置は、プリディストータに FIRフィルタを設け、制御部が、歪検出部の等化器で検出された等化誤差に基づいて、 FIRフィルタのタップ係数を適応的に制御するものである。

[0090] 第 4の増幅装置の構成について図 12を用いて説明する。図 12は、本発明の第 4の増幅装置の構成ブロック図である。

図 12に示すように、第 4の増幅装置は、プリディストータ 100と、 DZA変翻2と、直交変調器 3と、発振器 4と、電力増幅器 5と、方向性結合器 6と、直交復調器 7と、 A ZD変翻 9と、等化器 (図では「線形等化器」） 15と、制御部 18とから構成されており、基本的な構成は、上述した第 2の増幅装置とほぼ同様である力プリディストータ 100と、制御部 18の構成及び動作が第 2の増幅装置とは一部異なっている。

[0091] そして、第 4の増幅装置では、上述した第 1〜第 3の増幅装置と同様に、入力信号はプリディストータ 100によって電力増幅器 5で発生する非線形歪が補償され、 DZ A変換されて、直交変調器で直交変調されると共に発振器 4力の無線周波数でァップコンバートされ、電力増幅器 5で増幅されて出力信号となる。

[0092] 電力増幅器 5からの出力信号は、方向性結合器 6で分岐されてフィードバックされ、直交復調器 7でダウンコンバートされて直交復調され、 AZD変換器 9でデジタル信号に変換され、等化器 15において、フィードバック信号の直交復調信号 u(n)をプリデイストータの入力信号 d(n)で等化した等化誤差 e(n)を算出し、制御部 18が、当該等化誤差を最小とするよう、プリディストータの制御を行うようになっている。ここで、等化器 15では方向性結合器 6以降のアナログ素子で発生する線形歪が除去され、残った等化誤差 e(n)は電力増幅器 5で発生した非線形歪成分に起因するものとなる。

[0093] 第 4の増幅装置の特徴部分であるプリディストータ 100の構成について具体的に説明する。図 13は、第 4の増幅装置のプリディストータ 100の構成ブロック図である。図 13に示すように、第 4の増幅装置のプリディストータ 100は、 3次歪発生器 101と、 5次歪発生器 102と、 7次歪発生器 103と、遅延回路 104と、第 1の FIRフィルタ (FI Rフィルタ（1) ) 105と、第 2の FIRフィルタ（FIRフィルタ（2) ) 106と、第 3の FIRフィルタ（FIRフィルタ（3) ) 107と、カロ算器 108〜： L 10とを備えて!/、る。

[0094] 3次歪発生器 101は、図 9に示した従来のプリディストータにおける 1段目の構成と同様であり、 |χ|² · χを算出するものである。同様に、 5次歪発生器 102は、 I X I ⁴ · χを算出するものであり、 7次歪発生器 103は、 I X I ⁶ · χを算出するものである。

遅延器 104は、入力信号 χ (η)を一定時間遅延するものである。

[0095] 第 1の FIRフィルタ 105は、制御部 18から与えられた最適なタップ係数 hiに基づいて 3次歪について積和演算を行うフィルタである。同様に、第 2の FIRフィルタ 106及び第 3の FIRフィルタ 107には、それぞれ、制御部 18から最適なタップ係数 h2、 h3が与えられて演算が為されるようになって!/、る。

[0096] すなわち、図 9の従来のプリディストリビュータの構成と第 4の増幅装置のプリディストータとの相違点は、第 4の増幅装置のプリディストリビュータでは、各歪発生器からの出力に係数 ( α、 β、 γ )を乗算する代わりに、 FIRフィルタを通して、る点である。

[0097] 制御部 18は、等化器 15からの等化誤差 e(n)と、 3次歪信号、 5次歪信号、 7次歪信号を入力して、 LMS等の適応アルゴリズムにより FIRフィルタ 105, 106, 107の最適なタップ係数 hi、 h2、 h3を算出して、各 FIRフィルタに与えるものである。

[0098] カロ算器 110は、第 3の FIRフィルタ 107の出力と、第 2の FIRフィルタ 106の出力とを加算するものであり、加算器 109は、加算器 110の出力と、第 1の FIRフィルタ 105の出力とを加算するものである。

加算器 108は、加算器 109の出力と、遅延回路 104で遅延された入力信号とをカロ算してプリディストータ 100の出力信号を生成するものである。

[0099] 次に、制御部 18における上記構成のプリディストータの制御方法について説明する。

第 1 ,第 2,第 3の FIRフィルタにおける係数 hl、 h2、 h3は、それぞれ、

hl(n+l) =hl(n) + 1 · u(n) · e(n)

h2(n+l) =h2(n) + 2 · u(n) · e(n)

h3(n+l) =h3(n) + ,u 3 · u(n) · e(n)

で表される。上述したように、 e(n)は、線形等化器 15で等化しきれな力つた非線形歪による等化誤差であり、 u(n)は、フィードバック信号の直交復調信号であり、 μ 1、 μ 2 、 3は、係数更新の応答特性を決めるステップゲインである。ステップゲインを大きくすると、収束速度は速くなるが残留誤差が大きくなり、ステップゲインを小さくすると、収束速度は遅くなるが残留誤差を小さくすることができるものである。

[0100] そして、第 4の増幅装置では、図 10に示した従来の LMSによる制御と同様にして、 hl、 h2、 h3を更新するものである。

ステップゲイン μ 2, μ 3の設定方法としては、 hl(n)、 h2(n)、 h3(n)を更新する応答特性が全て同じになるように設定してもよいし、特定の順番、例えば hl(n)、 h2(n)、 h 3(n)の順に係数が収束するように、 β Ι > _β 2 > β 3となるステップゲインを設定してもよい。又は、逆の順で、 h3(n)、 h2(n)、 hl(n)の順に係数を収束させたい場合には、 μ 1 < 2 < 3とすればよい。

このように、順番に係数更新を動作させることで、収束の安定ィ匕を図ることができるものである。

[0101] ステップゲインの別の設定方法としては、線形等化器 15が収束するまでは、 μ 1、 μ 2、 μ 3を全て 0に設定し、線形等化器 15が収束したら、まず 1に適当な値を設定して hl(n)のみを更新し、 e(n)の値力これ以上 0に近づかない状態になったら、 μ 1を 0 に戻して 2に適当な値を設定して h2(n)のみを更新し、…というようにして、 hl(n)→h2 (_n)→h3(n)→hl(n)…という順番で 1つずつ係数を更新することも可能である。これにより、収束の安定を図ることができるものである。

[0102] 本発明の第 4の実施の形態に係る歪補償増幅装置 (第 4の増幅装置）によれば、プリディストータ 100の、 3次歪発生器 101、 5次歪発生器 102、 7次歪発生器 103の出力にそれぞれ FIRフィルタ 105、 106、 107を設け、歪を検出する等化器 15が、参照シンボルとしてのプリディストータの入力信号 d(n)と当該直交復調信号 u(n)との等化誤差 e(n)を検出し、これを歪値として制御部 18に出力して、制御部 18が歪値に基づいて各 FIRフィルタの係数を適応アルゴリズムによって更新する歪補償増幅装置としているので、歪検出における FFTを不要として処理量を低減し、回路規模を増大させることなく精度の高い歪補償を行うことができる効果がある。

[0103] また、第 4の増幅装置によれば、各 FIRフィルタにおける係数を収束させる際のステップゲインを、 3次歪、 5次歪、 7次歪の順で収束するよう設定することにより、収束の安定性を向上させ、安定した歪補償を行うことができる効果がある。

[0104] 次に、別の歪制御機能付き増幅装置について説明する。

近年、高効率増幅器としてドハティ増幅器が注目されている。

[0105] 図 24は、従来のドノ、ティ増幅器の構成を示すブロック図である。

入力端子 111に入力された信号は、分配器 112で分配され、その一方の信号はキャリア増幅回路 40に入力される。キャリア増幅回路 40は、増幅素子 42と、この増幅素子 42の入力側と整合を取る入力整合回路 41と、増幅素子 42の出力側と整合を取る出力整合回路 43から構成されている。キャリア増幅回路 40の出力は、 λ Ζ4変成器 61でインピーダンス変換される。

[0106] 上記分配器 112で分配されたもう一方の信号は、移相器 113で位相が 90度遅延されてピーク増幅回路 50に入力される。ピーク増幅回路 5はキャリア増幅回路 40と同様に、入力整合回路 51と、増幅素子 52と、出力整合回路 53から構成されている。 λ Ζ4変成器 61及びピーク増幅回路 5の出力はノード (合成点） 62におヽて合成される。 λ Ζ4変成器 61とノード 62とを合わせて、ドノ、ティ合成部 60と呼ぶ。合成された信号は、出力負荷 Ζに整合するため、 λ Ζ4変成器 70でインピーダンス変換され、

0

出力端子 80を介して負荷 90に供給される。

[0107] キャリア増幅回路 40とピーク増幅回路 50は、増幅素子 42が ΑΒ級にバイアスされ、増幅素子 52が Β又は C級にバイアスされている点で異なる。そのため、増幅素子 52 が動作する入力までは増幅素子 42は単独で動作し、増幅素子 42が飽和領域に入り、増幅素子 42の線形性が崩れ始めると、増幅素子 52が動作し始め、増幅素子 52の出力が負荷 90に供給され、増幅素子 42とともに負荷 90を駆動する。このとき出力整合回路 43の負荷線は、高い抵抗力低い抵抗へ移動する力増幅素子 42は飽和領域にあるので効率は良い。入力端子 111からの入力が更に増加すると、ピーク増幅回路 50の増幅素子 52も飽和し始める力増幅素子 42、 52ともに飽和しているので、このときも効率は良い。

[0108] また、関連する公知技術として、ドハティ増幅器にお!、て、ピーク増幅器における増幅素子のバイアスを制御し、あるいはキャリア増幅器及びピーク増幅器における両増幅素子のバイアスを制御し、歪の発生を低減するようにした歪制御機能付き増幅器が考えられている。公知技術としては、特開 2005— 117599号公報、特開 2002— 5 0933号公報、特表 2005— 516524号公報力ある。

[0109] そして、従来のフィードフォワード歪補償やプリディストーション歪補償を備えた増幅装置では、歪を補償しきれない状態になるという問題や、歪補償後の相互変調歪にばらつきがあり、それを補うためにマージンを大きくとると効率が劣化し、結果的に効率を限界まで引き出せな、状態になる。

[0110] また、従来のドハティ増幅器は、効率を良好にすればするほど、 AM— AM (入力振幅レベル対出力振幅レベル)変換特性及び AM— PM (入力振幅レベル対出力位相回転量)変換特性が劣化し、また、歪制御機能付き増幅器においても歪の低減が十分でなぐ効率を限界まで引き出すことができないという問題がある。

[0111] そこで、別の歪補償機能付き増幅装置は、上記の課題を解決するためになされたもので、 AM— AM変換特性及び AM— PM変換特性を良好に保つと共に歪補償後の相互変調歪にばらつきを吸収でき、効率を限界まで引き出すことができる歪制御機能付き増幅装置を提供することを目的とする。

[0112] 別の歪制御機能付き増幅装置は、 AB級で動作する増幅素子を備えたキャリア増幅回路と、制御端子力入力される制御信号により増幅動作が制御される増幅素子を備えたピーク増幅回路と、前記キャリア増幅回路及びピーク増幅回路で増幅された信号を合成して出力する合成手段とからなるドハティ増幅器と、前記ドハティ増幅器の非線形歪を補償するプリディストータと、前記ドノ、ティ増幅器の出力信号に含まれる相互変調歪を検出する歪検出部と、前記歪検出部で検出された歪値が小さくなるように前記プリディストータを制御すると共に、前記歪検出部で検出された相互変調歪が目標値になるように前記ピーク増幅回路内の増幅素子を制御する制御部とからなるプリディストーション歪補償回路とを具備することを特徴とする。

[0113] 別の歪制御機能付き増幅装置によれば、ドハティ増幅器における相互変調歪を目標の相互変調歪に収束させることが可能になり、相互変調歪のばらつきを吸収でき、且つ相互変調歪の目標値を適切な値に設定することで効率を限界まで引き出すことが可能となる。

[0114] 以下、図面を参照して別の歪制御機能付き増幅装置の一実施形態を説明する。図 14は別の歪制御機能付き増幅装置の一実施形態に係る歪制御機能付き増幅装置の構成を示すブロック図であり、プリディストーション歪補償回路 200とドノ、ティ増幅器 20を組み合わせて構成したものである。図 15はドハティ増幅器 20の詳細な構成を示すブロック図である。

[0115] 図 14に示すように、プリディストーション歪補償回路 200の入力端子 201には、信号が入力される。この入力信号は、プリディストータ 202で非線形歪が補償され、 DZ A変^ ^203へ送られる。上記プリディストータ 202は、上記図 12に示したものと同様に構成される。上記 DZA変 203は、クロック信号 CLK1に同期してデジタル信号をアナログ信号に変換し、直交変調器 204へ出力する。この直交変調器 204は、発振器 205からの信号によって入力信号を直交変調する。上記直交変調器 204で変調された信号は、ドハティ増幅器 20で増幅され、出力端子 207から出力される。

[0116] 又、ドノ、ティ増幅器 20の出力信号の一部は、方向性結合器 208を介して取り出され、ミキサ 209に入力される。ミキサ 209は、方向性結合器 208から取り出された信号を発振器 210からの発振周波数に基づ、て IF周波数にダウンコンバートする。ミキサ 209でダウンコンバートされた IF信号は、 AZD変 211でデジタル信号に変換されて歪検出部 212へ送られる。この歪検出部 212は、高速フーリエ変換回路 (FFT) 213及び ΙΜ演算回路 214からなり、上記ドハティ増幅器 20から出力される信号の歪値を求め、制御部 217へ出力する。制御部 217は、歪検出部 212で検出された歪値力 S小さくなるようにプリディストータ 202を適応的に制御すると共に、歪検出部 212で検出された相互変調歪が目標値になるようにドノ、ティ増幅器 20を制御する。この場合、制御部 217から出力されるドハティ増幅器 20に対する制御信号は、 DZA変換器 216によりアナログ信号に変換されてドハティ増幅器 20へ送られ、図 15に示すようにピーク増幅回路 50内の増幅素子 52のゲート端子 150に入力される。

[0117] 上記ドノ、ティ増幅器 20は、図 15に示すように構成される。

ドノ、ティ増幅器 20の入力端子 111には、図 14に示した直交変調器 204で変調された信号が入力端子 111に入力される。この入力端子 111に入力された信号は、分配器 112で分配され、その一方の信号はキャリア増幅回路 40に入力される。キャリア増幅回路 40は、増幅素子 42と、この増幅素子 42の入力側と整合を取る入力整合回路 41と、増幅素子 42の出力側と整合を取る出力整合回路 43から構成されて、る。キャリア増幅回路 4の出力は、 λ Ζ4変成器 61でインピーダンス変換される。

[0118] 上記分配器 112で分配されたもう一方の信号は、移相器 113で位相が 90度遅延されてピーク増幅回路 50に入力される。ピーク増幅回路 50は、増幅素子 52と、この増幅素子 52の入力側と整合を取る入力整合回路 51と、増幅素子 52の出力側と整合を取る出力整合回路 53から構成される。上記増幅素子 52は、制御端子であるゲート端子 150を備え、このゲート端子 150に上記図 14に示した DZA変翻216から出力されるゲート電圧が入力される。上記増幅素子 42、 52としては、通常、 LD— MOS ( Lateral Diffiised MOS)、 GaAs— FET、 HEMT、 HBT等の半導体デバイスが用いられる。なお、増幅素子 52として FETを用いた場合は、ゲート電圧により動作が制御される力増幅素子 52としてトランジスタを用いた場合はベース電圧により動作が制御される。

[0119] そして、上記 λ Ζ4変成器 61及びピーク増幅回路 5の出力は、ノード 62において合成される。上記 λ /4変成器 61及びノード 62によりドノ、ティ合成部 6を構成している。ノード 62で合成された信号は、出力負荷 Ζに整合するため、

0 λ Ζ4変成器 7でィンピーダンス変換され、出力端子 80を介して図 14に示した出力端子 207へ送られる

[0120] 上記の構成において、ドノ、ティ増幅器 20から出力される信号の一部が方向性結合器 208を介して取り出され、ミキサ 209により IF周波数にダウンコンバートされた後、 AZD変換器 211でデジタル信号に変換されて歪検出部 212へ送られる。歪検出部 212は、高速フーリエ変換回路 213で IF信号のスペクトラムを求め、次いで IM演算回路 214にて変調信号のキャリア数とその離調周波数力も計算される IM3 (3次の相互変調歪）、 IM5 (5次の相互変調歪）の周波数における電力値を歪値とする。制御部 217は、歪検出部 212で検出された歪値が小さくなるようにプリディストータ 202を適応的に制御すると共に、歪検出部 212で検出された相互変調歪が目標値になるように DZA変翻216を介してドノ、ティ増幅器 20内のピーク増幅回路 50を制御する

[0121] 上記プリディストータ 102で歪補償された信号は、 DZA変翻203でアナログ信号に変換された後、直交変調器 204で直交変調され、ドハティ増幅器 20へ送られて増幅される。このときドハティ増幅器 20は、制御部 217から DZA変翻 216を介してゲート端子 150に与えられるゲート電圧によってピーク増幅回路 50における増幅素子 52のゲートが制御され、相互変調歪の発生が抑制される。そして、上記ドノ、ティ増幅器 20で増幅された信号が出力端子 207から出力される。

[0122] 次に、上記図 14おける制御部 217の動作を図 16に示すフローチャートを参照して説明する。

[0123] 先ず、更新対象係数、設定回数、前回の歪値を設定すると共に、ピーク増幅回路 5 0の増幅素子 52のゲート電圧 Vgを Bに設定する等の初期設定を行なう（ステップ B1 )。例えば、更新する対象の係数 Kを Φ 3に設定し、歪検出部 212で計算された歪値を、前回の歪値と比較する (ステップ B2)。歪値が前回の値より小さくなつていれば、更に同じ方向に係数を更新し、すなわち、「K=K+Step」の処理により係数を更新し (ステップ B4)、歪値が大きくなつていれば「Step = Step * (— 1)の処理により更新方向を反転させ (ステップ B3)、その後、ステップ B4に進んで係数の更新を行なう。次に同じ数 Φ 3を連続して何回更新したかをカウントし (ステップ B5)、検出した歪値を保存する (ステップ B6)。この保存した歪値は、次回の歪値比較で用いる。

[0124] 次に、更新回数と予め設定した設定回数を比較し (ステップ B7)、更新回数が設定回数以下であればステップ B2に戻って Φ 3の係数更新を繰り返す。また、更新回数が設定回数を超えると、更新対象係数を変更する (ステップ B8)。つまり、係数 Kを Φ 3から A3に変更し、更新回数をクリアする (ステップ B9)。

[0125] 次に、歪が収束 (安定）したかどうかを判定し (ステップ B10)、上記ステップ B2〜B 9の作業を継続させるかどうかを判断する。歪が収束しな、場合はステップ B2に戻つてステップ B2〜B10の処理を繰り返して実行する。

[0126] 上記ステップ B10で歪が収束したと判定された場合は、現状の歪値と目標の歪値を比較する (ステップ Bl l)。すなわち、

a:目標の歪値 =現在の歪値

b :目標の歪値 <現在の歪値

c :目標の歪値 >現在の歪値の何れであるかを判定する。

[0127] 判定の結果、現状の歪値と目標の歪値が同等 (a)であれば、ピーク増幅回路 5内の増幅素子 52のゲート電圧を「Vg=Vg」とし (ステップ B12)、現状の歪値が目標の歪値以上 (b)のときはピーク増幅回路 5内の増幅素子 52のゲート電圧を「Vg=Vg + Vステップ (変化させる電圧のステップ幅）」に変更し (ステップ B13)、また、現状の歪値が目標の歪値以下 (c)のときはピーク増幅回路 5内の増幅素子 52のゲート電圧 V 8を「¥₈=¥₈—¥ステップ」と変更する（ステップ B14)。その後、ステップ B2に戻って処理を継続する。また、このゲート電圧 Vgの変化幅 (ピーク増幅回路 5の動作点の範囲）は、下限を A、上限を Cとする。

[0128] この様にすることにより自動的に規定値の歪以下にすることができるので、調整が容易となる。また、増幅素子 52のゲート電圧 Vgを手動で変えても良い。

[0129] 図 17〜図 19は、図 14に示したピーク増幅回路 50における増幅素子 52のゲート電圧 Vgを変化させた場合の歪補償特性であり、図 17はゲート電圧 Vgを Aとした場合の 3次相互変調歪特性、図 18はゲート電圧 Vgを Bとした場合の 3次相互変調歪特性、図 19はゲート電圧 Vgを Cとした場合の 3次相互変調歪特性である。

[0130] 図 17〜図 19は、横軸に周波数をとり、縦軸に信号レベルをとつて示した。図中の a は歪補償前の特性、 bは歪補償後の特性である。

[0131] 上記歪制御機能付き増幅装置は、図 17に示すようにゲート電圧 Vgを Aとすると効率 40% · 3次相互変調歪 (歪補償後） 40dBc、図 18に示すようにゲート電圧 Vgを Bとすると効率 30% · 3次相互変調歪 (歪補償後） 45dBc、図 19に示すようにゲート電圧 Vgを Cとすると効率 20% · 3次相互変調歪 (歪補償後） - 50dBcが得られた。このように効率と歪補償後の相互変調歪はトレードオフの関係であり、相互変調歪（歪補償後)の目標値を適切な値 (設計値)に設定することで効率を限界まで引き出すことが可能である。

[0132] 以上の説明から明らかなように、増幅素子 52のゲート電圧 Vgを調整することによつて目標とする相互変調歪値とすることができる。例えば目標の相互変調歪値を 45 dBcと決めた場合、ゲート電圧は Bに設定する。但し、増幅器の仕様によっては、 3次相互変調歪値が— 40dBcで良い場合もあり、その時はゲート電圧を Aに設定する。従って、目標の相互変調歪になるように、ゲート電圧 Vgを変化させることで歪補償後の相互変調歪をコントロールすることができる。すなわち、現状の相互変調歪 (歪補償後)を目標の相互変調歪 (歪補償後）に収束させることが可能になり、相互変調歪（歪補償後）のばらつきを吸収できる。

[0133] 一例として、上記歪制御機能付き増幅装置の AM— PM変換特性について説明する。図 20 (a)〜（d)は、ピーク増幅回路 5の増幅素子 52に供給するゲート電圧 Vgを変化させた場合の AM— PM変換特性で、（a)はゲート電圧 Vg=Aとした場合、 (b) はゲート電圧 Vg = Bとした場合、（c)はゲート電圧 Vg = Cとした場合、（d)はゲート電圧 Vgをキャリア増幅回路 4の増幅素子 42のゲート電圧 Vgと等しくした場合の特性である。なお、上記図 7の AM— PM変換特性は、横軸に入力をとり、縦軸に位相（）をとつて示した。

[0134] 上記のように増幅素子 52に供給するゲート電圧 Vgを上げていくと AB級の 2合成の AM— PM変換特性に近づいていき最終的に AB級と同等の性能になる。このためドハティ増幅器を AB級の 2合成回路としても使用でき、従来の AB級 2合成回路をドハティ回路で置き換えることが可能である。

[0135] なお、上記実施形態におけるプリディストーション歪補償回路 200は、一例を示したものであり、他の構成であっても良い。

また、ドハティ増幅器 20も一例を示したもので、他の構成であっても良い。上記ドノ、ティ増幅器 20の他の構成例について以下に説明する。

(第 1構成例）

図 21は、ドハティ増幅器 20の第 1構成例を示すブロック図である。このドハティ増幅器 20は、図 15における λ Ζ4変成器 61を任意の電気長の伝送線路力もなるインピ一ダンス変 64に置き換えると共に移相器 113を移相器 31に置き換えたもので、その他の構成は定数等の違いはあるものの基本的に同じである。

[0136] インピーダンス変換器 64は、長さ 1=0〜 λ Ζ2或いは以上の電気長を有する伝送線路により構成される。

移相器 31は、原理的にはインピーダンス変換器 64に相当する遅延を発生する伝送線路である。移相器 31は合成を同相で行なうためのものであり、キャリア増幅回路 40とピーク増幅回路 50の位相差も吸収しなければならな、ので、インピーダンス変翻64の遅延と異なることもある。その他の構成は、定数等の違いはあるものの図 1 5に示した増幅器と基本的に同じである。

[0137] 上記の構成によれば、インピーダンス変換器 64を構成する伝送線路の長さを調整することにより、増幅素子の種類などに依存することなく回路のインピーダンスを最適値に設定でき、増幅装置の性能を向上することができる。

[0138] (第 2構成例）

図 22は、ドハティ増幅器 20の第 2構成例を示すブロック図である。この第 2構成例は、図 21に示したドハティ増幅器 20において、ピーク増幅回路 50とノード 62との間にインピーダンス変翻 65を設けると共に、移相器 31を移相器 33に置き換えたもので、その他の構成は基本的に同じである。

[0139] 上記ノード 62は、出力整合回路 43及び 53からの出力信号をインピーダンス変換器 64とインピーダンス変換器 65を介して結合する。インピーダンス変換器 65は、例えばインピーダンス変 64と同様の任意長の伝送線路力もなり、入力信号のレべルが低く増幅素子 52が動作して、な、ときキャリア増幅回路 4の信号が流れな、ように、出力整合回路 53の出力インピーダンスを、より大きなインピーダンスに変換する

[0140] 移相器 33は、インピーダンス変と同 Cf立相回転 (遅延）を発生するもので、インピーダンス変翻 64の影響やキャリア増幅回路 40とピーク増幅回路 50の位相が異なったときに位相調整を行なう。

[0141] 上記のようにインピーダンス変 65を設けることにより、ノード 62側カゝらピーク増幅回路 5をみたインピーダンスをより大きな値とすることができ、入力信号のレベルが小さくて出力整合回路 53の出力インピーダンスが十分大きくならないような場合であつても、キャリア増幅回路 40の損失を抑えて高効率な増幅器を構成することができる

[0142] (第 3構成例）

図 23 (a)、（b)は、ドノ、ティ増幅器 20の第 3構成例を示すブロック図である。

この第 3構成例は、図 22に示したドノ、ティ増幅器 20において、移相器 33、インピーダンス変 64、 65に代えて移相器 34、インピーダンス変 66、 67を使用したもので、その他の構成は基本的に同じである。

[0143] 上記移相器 34、インピーダンス変換器 66、 67は、何れも長さの異なる複数の伝送線路 (ここでは 3種類）とスィッチとを組み合わせたものである。

[0144] 各伝送線路は、予め使用が予想される複数の周波数に合わせて増幅器の性能が最も良くなるよう最適化された長さとなっており、また、配線板上に導体パターンをして形成されるものに限らず、装置毎に長さの微調整が容易なセミリジッドケーブルを用いてもよい。

[0145] 移相器 34には、スィッチ a、 b及び端子 A、 Bが設けられ、インピーダンス変 66 には、スィッチ d及び端子 C、 Dが設けられ、インピーダンス変翻 67には、スイツチ6、 f及び端子 E、 Fが設けられており、各スィッチ a〜fは、それぞれ対応する端子 A 〜Fから入力される制御信号に従って何れかの伝送線路に接続するよう切り替えられるようになっている。

[0146] 更に、図 23 (a)に示した増幅器の制御を行なう制御部は、図 23 (b)に示すように、制御信号を発生する CPU (又は ROM) 120と、 IZOコントローラ 130とを備えており、図 23 (a)に示した増幅器の各端子 A〜Fは、 I/Oコントローラ 130に接続されている。また、 CPU (又は ROM) 120には、図示は省略する力例えばテーブルとして、予め使用が予想される周波数とそれに対応する長さの伝送線路に接続するための各端子毎の制御信号のデータが記憶されて、る。

[0147] そして、 CPU (又は ROM) 120に、周波数を指定する信号が入力されると、 CPU ( 又は ROM) 120が、指定された周波数に対応して記憶されている制御信号を読み出して、端子 A〜Fに出力する。そして、スィッチ a〜fは、それぞれ端子 A〜Fに入力された制御信号に基づいて切り替えられ、使用される周波数に応じた最適な長さの伝送線路が選択されるものである。

[0148] 第 3構成例に係るドハティ増幅器 20によれば、使用周波数に応じて容易に最適な長さの伝送線路を選択して移相器 34、インピーダンス変換器 66、 67を構成するので、移相器 34、インピーダンス変 66、 67の周波数特性に起因する最適値力ゝらのずれが緩和され、周波数にかかわらず最適な整合を行なってドノ、ティ増幅器の増幅効率を向上させることができ、適用可能な周波数帯を拡大できる効果があり、また、各周波数帯用に専用の配線板を準備する場合に比べ、コストを大幅に削減できる効果がある。

[0149] なお、別の歪制御機能付き増幅装置は、上記実施形態そのままに限定されるものではなぐ実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体ィ匕できるものである。

産業上の利用可能性

[0150] 本発明は、無線通信送信機の電力増幅器に用いられ、特に、変調信号が広帯域化しても、サンプリング周波数を上げずにすみ、回路規模及び消費電力を増大させることなく歪検出を行うことができる非線形歪検出方法及び歪補償増幅装置に適している。

Claims

請求の範囲

[1] 入力信号を電力増幅する増幅器と、

増幅対象となる入力された変調信号につ!、て、前記増幅器で発生する非線形歪を補償する歪補償手段と、

前記増幅器出力のフィードバック信号に基づいて前記増幅器出力に含まれる歪成分を検出して歪を評価する歪検出部と、

前記歪検出部での歪の評価に基づいて歪補償手段を制御する制御部とを備えた歪補償増幅装置における非線形歪検出方法であって、

前記歪検出部が、前記歪補償手段への入力信号を参照シンボルとして、前記増幅器出力のフィードバック信号を等化して、前記等化信号と前記参照シンボルとの等化誤差を求め、前記等化誤差に基づいて歪を評価する非線形歪検出方法。

[2] 歪検出部が、等化誤差の絶対値を特定時間にわたって時間平均した時間平均値を求め、前記時間平均値に基づいて歪を評価する請求項 1記載の非線形歪検出方法。

[3] 歪検出部が、歪補償手段への入力信号の振幅を低レベルから高レベルまで巡回的に変化させて、前記入力信号の振幅のレベル毎に等化誤差を検出して平均化し、前記平均化の結果に基づいて前記各振幅のレベルにおける歪を評価する請求項 1 記載の非線形歪検出方法。

[4] 入力信号を電力増幅する電力増幅器と、

入力された送信すべき変調信号につ!、て、前記電力増幅器で発生する非線形歪を補償するプリディストータと、

前記電力増幅器出力のフィードバック信号を特定の周波数でサンプリングする AZ D変翻と、

AZD変換された前記フィードバック信号に基づ、て前記電力増幅器出力に含まれる歪成分を検出して歪値として出力する歪検出部と、

前記歪値に基づいて前記プリディストータを制御する制御部とを備えた歪補償増幅装置であって、

前記 AZD変換器が、送信すべき変調信号を含み、相互変調歪を含まない周波数帯域をサンプリング可能な周波数でサンプリングする AZD変換器であり、前記歪検出部が、前記プリディストータへの入力信号を参照シンボルとして入力し

、前記電力増幅器出力のフィードバック信号を FIRフィルタにより等化して、前記等化信号と前記参照シンボルとの等化誤差を出力する等化器と、前記等化誤差の絶対値を特定時間にわたって時間平均した時間平均値を歪値として出力する絶対値平均化部とを備えた歪検出部である歪補償増幅装置。

[5] 入力信号を電力増幅する電力増幅器と、

前記 AZD変換器が、送信すべき変調信号を含み、相互変調歪を含まない周波数帯域をサンプリング可能な周波数でサンプリングする AZD変換器であり、

歪検出部が、等化器からの出力を、参照シンボルの振幅のレベル毎に平均化して、平均値を参照シンボルの振幅のレベルに対応した歪値として出力する複数の平均化部と、

前記プリディストータへの入力信号を参照シンボルとして入力し、前記電力増幅器出力のフィードバック信号を FIRフィルタにより等化して、前記等化信号と前記参照シンボルとの等化誤差を算出し、前記等化誤差と前記参照シンボルとの複素共役演算の演算結果を前記参照シンボルの振幅成分の二乗で除すと共に、前記参照シンポルの振幅成分の二乗に基づ、て前記参照シンボルの振幅のレベルを判定し、前記除算結果を、前記判定された振幅のレベルに応じた平均化部に出力する等化器とを備えた歪検出部である歪補償増幅装置。

[6] 歪検出部が、 LMSアルゴリズムによって FIRフィルタのタップ係数を更新する LMS 部を備えた歪検出部である請求項 4又は 5記載の歪補償増幅装置。

[7] LMS部が、複数サンプル時間毎に参照シンボルを参照して、タップ係数を更新する LMS部である請求項 6記載の歪補償増幅装置。

[8] 入力信号を電力増幅する電力増幅器と、

前記歪検出部が、前記プリディストータへの入力信号を参照シンボルとして入力し、前記電力増幅器出力のフィードバック信号を FIRフィルタにより等化して、前記等化信号と前記参照シンボルとの等化誤差を歪値として出力する等化器を備えた歪検出部である歪補償増幅装置。

[9] プリディストータが、 3次相互変調歪発生器と、 5次相互変調歪発生器と、 7次相互変調歪発生器と、前記 3次相互変調歪発生器に対応する第 1の FIRフィルタと、前記 5次相互変調歪発生器に対応する第 2の FIRフィルタと、前記 7次相互変調歪発生器に対応する第 3の FIRフィルタとを備えたプリディストータであり、

制御部が、歪検出部から出力される歪値に基づいて前記プリディスト一タの第 1, 第 2,第 3の FIRフィルタのタップ係数を更新する制御部である請求項 8記載の歪補償増幅装置。

[10] 前記第 1、第 2、第 3の各 FIRフィルタのタップ係数を更新する応答速度を決定する第 1、第 2、第 3のステップゲインを、第 1のステップゲイン >第 2のステップゲイン >第 3のステップゲインとなるよう設定した請求項 9記載の歪補償増幅装置。