JP4374963B2

JP4374963B2 - 適応型プリディストータ

Info

Publication number: JP4374963B2
Application number: JP2003334944A
Authority: JP
Inventors: 健一堀口; 正道三木; 吉徳安永; 正敏中山
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-09-26
Filing date: 2003-09-26
Publication date: 2009-12-02
Anticipated expiration: 2023-09-26
Also published as: JP2005102029A

Description

この発明は、例えば通信や放送で用いられる低歪増幅器に関するものである。

一般に、各種通信システム、例えば衛星通信システム、地上マイクロ波通信システム、移動体通信システムや、放送システム等で用いられる増幅器は不可避的に非線形入出力特性を有している関係上、増幅器からの出力信号は歪んでしまうことになる。例えば、電力増幅器では、不要電波の放射を抑制して電力効率を高めるために、非線形歪を小さくする必要がある。このため、非線形歪補償技術を適用して出力信号の歪を補償することが行われている。

非線形歪補償技術の１つとして、電力効率に優れたプリディストータが知られており、例えば特許文献１に従来の適応型プリディストータが開示されている。このプリディストータにおいては、増幅器の非線形歪を補償する歪補償係数をもつ歪補償回路を増幅器の入力側に配置することにより、線形な増幅信号を出力することが可能となる。入出力信号の誤差の２乗平均が最小となる（収束する）ように歪補償係数の更新を繰り返す最小２乗平均（ＬＭＳ）アルゴリズムに基く適応信号処理により、増幅器の非線形歪を補償する歪補償係数を歪補償回路にもたせることが可能となる。

特開２００２−２２３１７１号公報（第３頁、第２２図）

特許文献１に開示された従来の適応型プリディストータにおいては、最小２乗平均アルゴリズムに基く適応信号処理を行っているため、収束特性が入力信号の振幅レベルおよび増幅器の利得によって影響を受けるので、歪補償性能の安定性が入力信号の振幅レベルおよび増幅器の利得によって変化してしまうという問題点があった。

この発明は、上述のような課題を解決するためになされたもので、適応型プリディストータにおける収束特性の安定化を目的としている。

この発明に係る適応型プリディストータは、増幅器の非線形歪を補償するための歪補償係数を入力信号に乗算して増幅器に出力する歪補償手段と、前記入力信号と前記増幅器からの出力信号との誤差信号を出力する誤差信号生成手段と、前記増幅器からの出力信号を前記歪補償係数で除算し、この除算信号を出力する除算手段と、前記除算信号の分散で正規化して前記誤差信号の２乗平均を最小化する正規化最小２乗平均アルゴリズムにより前記歪補償係数を更新し、この更新した歪補償係数を前記歪補償手段に出力する適応信号処理手段とを備えたものである。

この発明は、適応型プリディストータにおいて、入力信号の振幅レベルおよび増幅器の利得に因らず安定した収束特性を実現することが可能となる。

実施の形態１．
図１は、この発明を実施するための実施の形態１における適応型プリディストータを示す構成図である。１は歪補償回路、２は増幅器、３は比較器、５は正規化最小２乗平均回路、６はＤＡ（デジタル−アナログ）変換器、７はＡＤ（アナログ−デジタル）変換器、８は遅延回路、１００は入力したデジタル信号（入力信号）、２００は増幅器から出力されたアナログ信号（出力信号）、２０１はデジタル変換された出力信号Ｖｏ、２０２は誤差信号Ｖｅ、２０３は参照信号Ｖｒ、３０１は更新後の歪補償係数Ｗ（ｎ＋１）である。図２は、正規化最小２乗平均回路５の詳細構成を示す構成図である。２０は振幅計算回路、２１は複素共役回路、２２および２３は除算器、２４および２５は乗算器、２６は加算器、２７は遅延回路、２０４は修正パラメータμ、３００は更新前の歪補償係数Ｗ（ｎ）である。歪補償回路１が歪補償手段に該当する。比較器３が誤差信号生成手段に該当する。正規化最小２乗平均回路５が適応信号処理手段に該当する。

次に動作について説明する。
歪補償回路１に入力したデジタル信号１００は、増幅器２が有する非線形歪を補償する歪補償係数が乗算され、ＤＡ変換器６によりアナログ信号に変換されて増幅器２へと入力する。また、時間調整のための遅延回路８から出力された入力信号Ｖｓ１００は、ＡＤ変換器７によってデジタル信号に変換された増幅器２の出力信号Ｖｏ２０１とともに比較器３へと入力し、両者の誤差信号Ｖｅ（＝Ｖｓ−Ｖｏ）２０２が出力される。比較器３から出力された誤差信号Ｖｅ２０２は正規化最小２乗平均回路５に入力される。また、遅延回路８から出力された入力信号Ｖｓ１００は、参照信号Ｖｒ２０３として正規化最小２乗平均回路５に入力される。

図２に示すように、正規化最小２乗平均回路５に入力した参照信号Ｖｒ２０３は複素共役回路２１にて複素共役がとられた後、参照信号の振幅成分｜Ｖｒ｜で除算器２２において除算される。正規化最小２乗平均回路５に入力した誤差信号Ｖｅ２０２は参照信号の振幅成分｜Ｖｒ｜で除算器２３において除算される。その後、両者は乗算器２４にて乗算される。乗算器２４から出力された信号に乗算器２５において修正パラメータμ２０４が乗算され、さらに加算器２６において、更新周期分の時間調整のための遅延回路２７から出力された更新前の歪補償係数Ｗ（ｎ）３００が加算されて、更新後の歪補償係数Ｗ（ｎ＋１）３０１として正規化最小２乗平均回路５から出力される。

更新後の歪補償係数Ｗ（ｎ＋１）３０１は歪補償回路１へと入力し、歪補償回路１中の歪補償係数の値Ｗ（ｎ）が更新後の値Ｗ（ｎ＋１）に書き換えられる。
以上の適応動作を繰り返すことで、入出力信号の誤差の２乗平均が最小となる（収束する）ように歪補償係数の更新が繰り返され、増幅器２が有する非線形歪を補償する歪補償係数を歪補償回路１にもたせることが可能となり、結果として線形増幅された出力信号２００を出力することが可能となる。

次に収束特性について説明する。本実施の形態１に示される適応型プリディストータでは、次式で表される係数更新式で歪補償係数の値が更新される。
Ｗ（ｎ＋１）＝Ｗ（ｎ）＋μ・Ｖｒ^＊・Ｖｅ／｜Ｖｒ｜^２（１）
ただし、
Ｖｅ＝Ｖｓ−Ｖｏ（２）
Ｖｏ＝Ｗ（ｎ）・Ｇ・Ｖｓ（３）
Ｖｒ＝Ｖｓ（４）
ここで、ｎは更新回数、μは修正パラメータ２０４、Ｇは増幅器２の利得である。式（１）は参照信号Ｖｒの振幅の２乗（参照信号Ｖｒの分散）で正規化された正規化２乗平均アルゴリズムの係数更新式である。式（１）〜（４）は次式のように変形される。
Ｗ（ｎ＋１）−１／Ｇ＝（１−μ・Ｇ）・｛Ｗ（ｎ）−１／Ｇ｝（５）
従って、式（５）より次式が得られる。
Ｗ（ｎ）−１／Ｇ＝（１−μ・Ｇ）^ｎ・｛Ｗ（０）−１／Ｇ｝（６）
式（６）の収束条件が
｜１−μ・Ｇ｜＜１（７）
であることから、本実施の形態１による適応型プリディストータの収束条件が次式のように導出される。
０＜μ＜２／Ｇ（８）
式（８）より、本実施の形態１による適応型プリディストータの収束条件式では増幅器の利得Ｇはパラメータとして入るものの、入力信号の振幅レベルはパラメータとして入らないことがわかる。これより、本実施の形態１による適応型プリディストータでは、入力信号の振幅レベルに因らず安定した収束特性を実現することが可能となる。

実施の形態２．
図３は、この発明を実施するための実施の形態２における適応型プリディストータを示す構成図である。図中、実施の形態１と同一のものは同一符号を付して説明する。１は歪補償回路、２は増幅器、３比較器は、４は除算器、５は正規化最小２乗平均回路、６はＤＡ（デジタル−アナログ）変換器、７はＡＤ（アナログ−デジタル）変換器、８および９は遅延回路、１００は入力したデジタル信号（入力信号）、２００は増幅器から出力されたアナログ信号（出力信号）、２０１はデジタル変換された出力信号Ｖｏ、２０２は誤差信号Ｖｅ、２０３は参照信号Ｖｒ、３００は更新前の歪補償係数Ｗ（ｎ）、３０１は更新後の歪補償係数Ｗ（ｎ＋１）である。なお、正規化最小２乗平均回路５の詳細構成は図２に示す構成と同一である。２０は振幅計算回路、２１は複素共役回路、２２および２３は除算器、２４および２５は乗算器、２６は加算器、２７は遅延回路、２０４は修正パラメータである。歪補償回路１が歪補償手段に該当する。比較器３が誤差信号生成手段に該当する。除算器４が除算手段に該当する。正規化最小２乗平均回路５が適応信号処理手段に該当する。参照信号２０３が除算信号に該当する。

次に動作について説明する。
歪補償回路１に入力したデジタル信号１００は、増幅器２が有する非線形歪を補償する歪補償係数が乗算され、ＤＡ変換器６によりアナログ信号に変換されて増幅器２へと入力する。また、時間調整のための遅延回路８から出力された入力信号Ｖｓ１００は、ＡＤ変換器７によってデジタル信号に変換された増幅器３の出力信号Ｖｏ２０１とともに比較器３へと入力し、両者の誤差信号Ｖｅ＝（Ｖｓ−Ｖｏ）２０２が出力される。比較器３から出力された誤差信号Ｖｅ２０２は正規化最小２乗平均回路５に入力される。また、出力信号Ｖｏ２０１は、更新周期分の時間調整のための遅延回路９から出力された更新前の歪補償係数Ｗ（ｎ）３０１で除算器４において除算され、参照信号Ｖｒ２０３として出力され、正規化最小２乗平均回路５に入力される。

次に収束特性について説明する。本実施の形態２に示される適応プリディストータでは、次式で表される係数更新式で歪補償係数の値が更新される。
Ｗ（ｎ＋１）＝Ｗ（ｎ）＋μ・Ｖｒ^＊・Ｖｅ／｜Ｖｒ｜^２（９）
ただし、
Ｖｅ＝Ｖｓ−Ｖｏ（１０）
Ｖｏ＝Ｗ（ｎ）・Ｇ・Ｖｓ（１１）
Ｖｒ＝Ｖｏ／Ｗ（ｎ）（１２）
ここで、ｎは更新回数、μは修正パラメータ２０４、Ｇは増幅器２の利得である。式（９）は、参照信号Ｖｒの振幅の２乗（参照信号Ｖｒの分散）で正規化された正規化２乗平均アルゴリズムの係数更新式である。式（９）〜（１２）は次式のように変形される。
Ｗ（ｎ＋１）−１／Ｇ＝（１−μ）・｛Ｗ（ｎ）−１／Ｇ｝（１３）
従って、式（１３）より次式が得られる。
Ｗ（ｎ）−１／Ｇ＝（１−μ）^ｎ・｛Ｗ（０）−１／Ｇ｝（１４）
式（１４）の収束条件が
｜１−μ｜＜１（１５）
であることから、本実施の形態２による適応型プリディストータの収束条件が次式のように導出される。
０＜μ＜２（１６）
式（１６）より、本実施の形態２による適応型プリディストータの収束条件式では入力信号の振幅レベルおよび増幅器の利得はパラメータとして入らず、収束条件は定数値のみで決定できることがわかる。これより、本実施の形態２による適応型プリディストータでは、入力信号の振幅レベルおよび増幅器の利得に因らず安定した収束特性を実現することが可能となる。

なお、この発明に係る適応型プリディストータは、通信システムや放送システムにおいて用いられる電力増幅器への適用に有用であるが、用途はこれに限られるものではない。例えば、他のシステムにおいて用いられる光増幅器といった他の非線形デバイスにも適用できるものである。

また、上記実施例では正規化最小２乗平均回路５等を回路として説明したが、これらはソフトウエア処理により実現しても良い。

この発明の実施の形態１を示す適応型プリディストータの構成図この発明の実施の形態１および２おける正規化最小２乗平均回路の構成図この発明の実施の形態２を示す適応型プリディストータの構成図

符号の説明

１歪補償回路
２増幅器
３比較器
４除算器
５正規化最小２乗平均回路
１００入力信号
２０１出力信号
２０２誤差信号
２０３参照信号
３００更新前の歪補償係数
３０１更新後の歪補償係数

Claims

増幅器の非線形歪を補償するための歪補償係数を入力信号に乗算して増幅器に出力する歪補償手段と、
前記入力信号と前記増幅器からの出力信号との誤差信号を出力する誤差信号生成手段と、
前記増幅器からの出力信号を前記歪補償係数で除算し、この除算信号を出力する除算手段と、
前記除算信号の分散で正規化して前記誤差信号の２乗平均を最小化する正規化最小２乗平均アルゴリズムにより前記歪補償係数を更新し、この更新した歪補償係数を前記歪補償手段に出力する適応信号処理手段と
を備えたことを特徴とする適応型プリディストータ。
適応信号処理手段は、Ｗ（ｎ）を歪補償係数とし、ｎを更新回数とし、μを修正パラメータとし、Ｖｒを除算信号とし、Ｖｒ ^＊を除算信号の複素共役とし、Ｖｅを誤差信号とするとき、
Ｗ（ｎ＋１）＝Ｗ（ｎ）＋μ・Ｖｒ ^＊・Ｖｅ／｜Ｖｒ｜ ^２
で表される正規化最小２乗平均アルゴリズムの係数更新式で歪補償係数の値を更新することを特徴とする請求項１に記載の適応型プリディストータ。