WO2007017398A1 - Verfahren und vorrichtung zur festlegung eines startzustandes bei einem rechnersystem mit wenigstens zwei ausführungseinheiten durch umschalten von registersätzen - Google Patents
Verfahren und vorrichtung zur festlegung eines startzustandes bei einem rechnersystem mit wenigstens zwei ausführungseinheiten durch umschalten von registersätzen Download PDFInfo
- Publication number
- WO2007017398A1 WO2007017398A1 PCT/EP2006/064749 EP2006064749W WO2007017398A1 WO 2007017398 A1 WO2007017398 A1 WO 2007017398A1 EP 2006064749 W EP2006064749 W EP 2006064749W WO 2007017398 A1 WO2007017398 A1 WO 2007017398A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- register
- mode
- execution units
- execution unit
- registers
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/845—Systems in which the redundancy can be transformed in increased performance
Definitions
- the invention relates to a method and a device for switching between at least two operating modes of a microprocessor having at least two execution units for processing program segments according to the preambles of the independent claims.
- Transient errors triggered by alpha particles or cosmic rays, are increasingly becoming a problem for integrated circuits. Decreasing feature widths, decreasing voltages, and higher clock frequencies increase the likelihood that a voltage spike, caused by an alpha particle or cosmic radiation, will degrade a logic value in an integrated circuit. A wrong calculation result can be the result. In safety-relevant systems, therefore, such errors must be reliably detected.
- Dual-core or multi-core architectures are also used in other applications to increase performance, ie to increase performance. Both cores run different program segments, which can achieve a performance improvement compared to the comparison mode or a single core system. This configuration is called
- This system is also referred to as a symmetrical multiprocessor system (SMP) in a special form with the same cores.
- SMP symmetrical multiprocessor system
- Modes of accessing a specific address and specialized hardware devices In comparison mode, the output signals of the cores are compared with each other. In performance mode, the two cores work as a symmetric multiprocessor (SMP) system and execute different programs, program segments, or commands.
- SMP symmetric multiprocessor
- the internal states (registers, pipeline, etc.) of the execution units must be adjusted before switching from the performance mode to the comparison mode. In the case of an execution unit with many registers, this can take up a relatively large amount of computing time and prolong a mode changeover from the performance mode to the comparison mode.
- the usual method for aligning the states of the execution units is to set all registers in the execution units to zero or to mark their contents invalid.
- the object of this invention is to shorten this transition from the performance mode to the comparison mode.
- the embodiments described herein have the advantage over the prior art that they allow a faster switching from the performance mode to the comparison mode, since the registers of the execution units, depending on the mode in which they involved can be initialized quickly by using the method according to the invention
- a method for determining a start state in a computer system having at least two execution units, wherein a switch between a performance mode and a comparison mode and the performance mode, a first register set is provided, consisting of at least a first register for a first execution unit and at least a second register for a second execution unit, characterized in that when switching from the performance mode in the comparison mode, a start state for the comparison mode in a second register set is present, consisting of at least a third register for the first execution unit and at least a fourth register for the second execution unit, wherein the start state for the comparison mode is obtained by switching between the first and second register sets.
- the start state for the performance mode is obtained by switching between the second and the first register set.
- a device for determining a start state in a computer system having at least two execution units is advantageously included, wherein means are provided which are configured such that they switch between a performance mode and a comparison mode and a first register set is provided for the performance mode at least one first register for a first execution unit and at least one second register for a second execution unit, characterized in that when switching from the performance mode to the compare mode, a start state for the compare mode is generated in a second register set consisting of at least one third register for the first execution unit and at least one fourth register for the second execution unit, wherein the start state for the comparison mode is obtained by switching between the first and second register sets.
- Figure 1 shows the general structure of a processor with two execution units and a comparison unit. - A -
- FIG. 2 shows a possible structure of an execution unit with two different register groups and the processing logic.
- FIG. 3 shows a possible structure of an execution unit with two different register sets and the processing logic.
- the register sets are in turn divided into two different groups.
- FIG. 4 shows two execution units with their internal registers, a buffer and a connection between the execution units for transmitting the internal states.
- FIG. 5 shows two execution units with their internal registers and a buffer for reading out the internal states for the start state of the comparison mode.
- Figure 6 shows the structure of a register with user and control data.
- FIG. 7 shows a multiprocessor with two execution units as well as the internal registers of the execution units.
- FIG. 8 shows a multiprocessor system with two execution units, their internal registers and a special register
- FIG. 1 shows a processor system CLOOO which can switch between a comparison mode and a performance mode, consisting of two execution units ClOOa and ClOOb.
- the execution units are identical. Both execution units ClOOa and ClOOb each have an interface
- the output signals of the execution units ClOOa, ClOOb are compared with each other via the unit C 120.
- this comparison is performed with exact clock or with a fixed clock offset, this means that in each clock, the output signals of the at least two execution units ClOOa, ClOOb are compared by the unit C120. If there is a difference between the compared signals, then an error signal is generated by the unit C 120.
- the input signals of the execution units ClOOa and ClOOb can additionally be compared.
- the comparison unit C 120 is not active and no error signal is generated if there are differences in the output signals of the execution units.
- the deactivation of the comparison unit can be realized in various ways: A comparison by the unit C 120 is not performed. No signals are applied to the unit C 120 for comparison. A comparison is made by the unit C 120, but the result is ignored.
- Output signals would detect the comparator as an error, although the same input signals are present and no error to be detected in the processing has occurred.
- One way to achieve the same state in both execution units at the beginning of the compare mode is to mark all internal registers in the execution units as invalid. However, this possibility of marking does not exist for all internal registers. These must then be set to a defined value, which is identical in both execution units.
- FIG. 2 describes a possible implementation of the embodiment unit C100. It contains at least two different groups of registers ClOl and C 102 and an internal logic C 103.
- the group of registers ClOl can be marked as invalid. This means that the internal logic C 103 of the execution unit recognizes when accessing an invalid marked register of this group that the content for this register must be redetermined; for example by reloading from RAM, ROM, Flash or by recalculation. Registers from the other group C 102 always have valid content.
- the working registers of an execution unit belong, for example, to this group.
- This condition for the register group ClO1, CI 02 does not necessarily have to be valid from the moment of switching from the performance mode to the comparison mode, but not later than the first read access to two identical registers in the execution units ClOO after switching to the compare mode.
- a common procedure is to assign a fixed value to all registers of group C 102 in good time before switching to comparison mode. Irrespective of this, when switching to the comparison mode, registers of the group ClOl are marked as invalid.
- Register used In comparison mode, the registers of group ClOIa and C 102a are used, while in performance mode the registers of group ClOIb and C102b are used. Switching between these register sets in the comparison mode or in the performance mode at the time of switching. Is for the registers 101a and 102a once it has been ensured that the content is identical, for example by means of a corresponding initialization when the processor is switched on, these registers remain the same even during operation on both execution units. Thus, no adjustment of the register contents is necessary when switching from the performance mode to the comparison mode, since in the comparison mode only registers are accessed which are identical between the two execution units C100a and C150b and can only be described in the comparison mode.
- FIG. It consists of copying the internal status C104d resp. C104e from an execution unit ClOOd, ClOOe to the other execution unit ClOOd or ClOOe.
- C104d at ClOOd and C104e at ClOOe which is ready sooner, are initialized before the changeover to the values which are required in the compare mode, then the internal state of a second execution unit succeeding in time can be adjusted when the state is taken over by the first execution unit.
- Execution unit ClOOd formerly ready for a changeover as the execution unit ClOOe, so the status C104d to C104e is copied during the changeover.
- This copying of the internal state can be performed by directly using a connection C300 between the two execution units, via which the internal state is copied.
- the state may be copied from a first, earlier execution unit to a (fast) cache C200, from which a second, successive execution unit takes over the state into the internal registers.
- partial states are marked which do not have to be adjusted between the execution units when switching to the comparison mode. It is not always necessary to align all registers of the execution units when switching from the performance mode to the comparison mode. In order not to erroneously detect an error in comparison mode, only the registers of one execution unit need to be aligned with the registers of a second execution unit that are actually used in the compare mode. Especially in architectures that provide a large number of registers in the execution units, this is the case or can be considered in the software development as a constraint. The number of registers used in a comparison mode can be determined in any case. If not all are used, it is not necessary to adjust all registers but only the ones used. Therefore, it is proposed to provide additional bits in each register.
- this register It may be lodged in these bits whether or not the contents of this register should be matched with the corresponding registers of the other execution units when switching from a performance mode to a comparison mode.
- a special register may exist whose content defines which register of one execution unit must be aligned with the corresponding registers of the other execution units. The approximation itself can be done independently of the markings via the known or presented here method.
- FIG. 7 shows a processor system C300 with a plurality of execution units C310, C320 with free registers C311, C321.
- Each register of C311, C321 consists of n bits (n> 1) with payload data (shown in Figure 6 C2010).
- n bits n bits
- m bits m bits
- control data shown in Figure 6 C2000.
- m-bits is coded whether an adjustment takes place when changing to the comparison mode. For example, if the control bits consist of only one bit in the simplest case, a value of zero means that an approximation does not have to take place and a value of one implies that an alignment must take place. The evaluation of these bits then takes place when switching from the performance to the comparison mode.
- FIG. 8 shows a further embodiment of the invention with a processor system C400 which includes execution units C410, C420 with their registers C411, C422.
- the C400 processor system has a register C430.
- the content of this register C430 d ⁇ - defines which registers of C411, C421 of the execution units C410, C420 must be adjusted when changing to the compare mode.
- register C430 may be implemented such that one bit is provided in C430 for each potential register of C411, C421 to be matched. If the corresponding bit is set, the corresponding register must be adjusted; if the bit is not set, the corresponding register does not have to be adjusted. The evaluation of this register then happens when switching from performance to comparison mode.
- a central register C430 is not provided as shown in Fig. 8, but a register is provided in each execution unit to perform the task of the register C430. This means that in this register is coded which of the registers of the execution unit must be adapted when switching from the performance mode in a comparison mode to the registers of at least one second execution unit. When switching from a performance mode to a comparison mode, however, it must then be ensured that the contents of these special registers are identical in all execution units to be synchronized.
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
Verfahren zur Festlegung eines Startzustandes bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten, wobei zwischen einem Performanzmodus und einem Vergleichsmodus umgeschaltet wird und für den Performanzmodus ein erster Registersatz vorgesehen ist, bestehend aus wenigstens einem ersten Register für eine erste Ausführungseinheit und wenigstens einem zweiten Register für eine zweite Ausführungseinheit, dadurch gekennzeichnet, dass bei Umschaltung aus dem Performanzmodus in den Vergleichsmodus ein Startzustand für den Vergleichsmodus in einem zweiten Registersatz vorhanden ist, bestehend aus wenigstens einem dritten Register für die erste Ausführungseinheit und wenigstens einem vierten Register für die zweite Ausführungseinheit, wobei der Startzustand für den Vergleichsmodus dadurch erhalten wird, dass zwischen dem ersten und zweiten Registersatz umgeschaltet wird.
Description
Verfahren und Vorrichtung zur Festlegung eines Startzustandes bei einem Rechnersystem mit wenigstens zwei Ausfiihrungseinheiten durch Umschalten von Registersätzen
Stand der Technik
Die Erfindung geht aus von einem Verfahren und einer Vorrichtung zur Umschaltung zwischen wenigstens zwei Betriebsmodi eines Mikroprozessors mit wenigstens zwei Ausführungseinheiten zur Abarbeitung von Programmsegmenten gemäß den Oberbegriffen der unabhängigen Ansprüche.
Transiente Fehler, ausgelöst durch Alpha-Teilchen oder kosmische Strahlung, werden zunehmend ein Problem für integrierte Schaltungen. Durch abnehmende Strukturbreiten, sinkende Spannungen und höhere Taktfrequenzen nimmt die Wahrscheinlichkeit zu, dass eine Spannungsspitze, hervorgerufen durch ein Alpha-Teilchen oder kosmische Strahlung, einen logischen Wert in einer integrierten Schaltung verMscht. Ein falsches Berechnungsresultat kann die Folge sein. In sicherheitsrelevanten Systemen müssen daher solche Fehler zuverlässig detektiert werden.
Bei sicherheitsrelevanten Systemen, wie z.B. einem ABS-Regelsystem in einem Kraftfahrzeug, in denen Fehlfunktionen der Elektronik sicher detektiert werden müssen, werden gerade bei den entsprechenden Steuereinrichtungen solcher Systeme üblicherweise Redundanzen zur Fehlererkennung vorgesehen. So ist beispielsweise in bekannten ABS-Systemen jeweils der komplette MikroController dupliziert, wobei die gesamten ABS-Funktionen redundant berechnet und auf Übereinstimmung geprüft werden. Tritt eine Diskrepanz der Ergebnisse auf, so wird das ABS- System abgeschaltet.
Solche Prozessoreinheiten sind auch als Dual-Core oder Multi-Core Architekturen bekannt. Die verschiedenen Cores fuhren redundant und taktsynchron das gleiche Programmsegment aus, die Ergebnisse der beiden Cores werden verglichen. Ein Fehler wird bei dem Vergleich auf Übereinstimmung der beiden Ergebnisse erkannt. Im Folgenden wird diese Konfiguration als Ver- gleichsmodus bezeichnet.
Dual-Core oder Multi-Core Architekturen werden in anderen Anwendungen auch zur Leistungssteigerung, also zu einer Performanz-Steigerung eingesetzt. Beide Cores fuhren unterschiedliche Programmsegmente aus, wodurch sich eine Leistungssteigerung im Vergleich zum Vergleichsmodus oder einem Single Core System erzielen lässt. Diese Konfiguration wird als
Leistungsmodus oder Performanzmodus bezeichnet. Dieses System wird auch in einer speziellen Ausprägung mit gleichen Cores als ein symmetrisches Multiprozessorsystem (SMP) bezeichnet.
Eine Erweiterung dieser Systeme ist eine Umschaltung durch Software zwischen diesen beiden
Modi mittel eines Zugriffs auf eine spezielle Adresse und spezialisierter Hardware- Vorrichtungen. Im Vergleichsmodus werden die Ausgangsignale der Cores miteinander verglichen. Im Performanzmodus arbeiten die beiden Cores als ein symmetrisches Mehrprozessorsystem (SMP) und fuhren unterschiedliche Programme, Programmsegmente oder Befehle aus.
Vorteile der Erfindung
Bei den im Stand der Technik beschriebenen Mikroprozessoren müssen vor dem Umschalten vom Performanzmodus in den Vergleichmodus die internen Zustände (Register, Pipeline, etc.) der Ausführungseinheiten angeglichen werden. Dies kann bei einer Ausführungseinheit mit vielen Registern relativ viel Rechenzeit in Anspruch nehmen und einen Moduswechsel vom Performanzmodus in den Vergleichsmodus verlängern. Das übliche Verfahren für die Angleichung der Zustände der Ausführungseinheiten besteht darin, alle Register in den Ausführungseinheiten auf den Wert Null zu setzen oder deren Inhalt als ungültig zu markieren.
Aufgabe dieser Erfindung ist es, diesen Wechsel vom Performanzmodus in den Vergleichmodus zu verkürzen. Die hier beschriebenen Ausführungsbeispiele haben gegenüber dem Stand der Technik den Vorteil, dass sie eine schnellere Umschaltung vom Performanzmodus in den Vergleichsmodus ermöglichen, da die Register der Ausführungseinheiten je nach Modus an dem sie
beteiligt ist durch Verwendung der erfindungsgemäßen Verfahren schnell initialisiert werden können
Vorteilhaft wird ein Verfahren zur Festlegung eines Startzustandes bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten angegeben, wobei zwischen einem Performanz- modus und einem Vergleichsmodus umgeschaltet wird und für den Performanzmodus ein erster Registersatz vorgesehen ist, bestehend aus wenigstens einem ersten Register für eine erste Ausführungseinheit und wenigstens einem zweiten Register für eine zweite Ausführungseinheit, dadurch gekennzeichnet, dass bei Umschaltung aus dem Performanzmodus in den Ver- gleichsmodus ein Startzustand für den Vergleichsmodus in einem zweiten Registersatz vorhanden ist, bestehend aus wenigstens einem dritten Register für die erste Ausführungseinheit und wenigstens einem vierten Register für die zweite Ausführungseinheit, wobei der Startzustand für den Vergleichsmodus dadurch erhalten wird, dass zwischen dem ersten und zweiten Registersatz umgeschaltet wird. Vorteilhaft wird der Startzustand für den Performanzmodus dadurch erhalten wird, dass zwischen dem zweiten und dem ersten Registersatz umgeschaltet.
Vorteilhaft ist ein Vorrichtung zur Festlegung eines Startzustandes bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten enthalten, wobei Mittel vorgesehen sind, die derart ausgestaltet sind, dass diese zwischen einem Performanzmodus und einem Vergleichsmodus umschalten und für den Performanzmodus ein erster Registersatz vorgesehen ist, beste- hend aus wenigstens einem ersten Register für eine erste Ausführungseinheit und wenigstens einem zweiten Register für eine zweite Ausführungseinheit, dadurch gekennzeichnet, dass bei Umschaltung aus dem Performanzmodus in den Vergleichsmodus ein Startzustand für den Vergleichsmodus in einem zweiten Registersatz erzeugt wird, bestehend aus wenigstens einem dritten Register für die erste Ausführungseinheit und wenigstens einem vierten Register für die zweite Ausführungseinheit, wobei der Startzustand für den Vergleichsmodus dadurch erhalten wird, dass zwischen dem ersten und zweiten Registersatz umgeschaltet wird.
Weitere Vorteile und vorteilhafte Ausgestaltungen ergeben sich aus den Merkmalen der Ansprüche sowie der Beschreibung.
Figuren
Figur 1 zeigt den allgemeinen Aufbau eines Prozessors mit zwei Ausführungseinheiten und einer Vergleichseinheit.
- A -
Figur 2 zeigt einen möglichen Aufbau einer Ausführungseinheit mit zwei unterschiedlichen Registergruppen und der Verarbeitungslogik.
Figur 3 zeigt einen möglichen Aufbau einer Ausführungseinheit mit zwei unterschiedlichen Registersätzen und der Verarbeitungslogik. Die Registersätze sind ihrerseits noch mal in zwei unterschiedliche Gruppen unterteilt.
Figur 4 zeigt zwei Ausführungseinheiten mit ihren internen Registern, einen Zwischenspeicher und einer Verbindung zwischen den Ausführungseinheiten zur Übertragung der internen Zustände.
Figur 5 zeigt zwei Ausführungseinheiten mit ihren internen Registern und einen Zwischenspeicher zum Auslesen der internen Zustände für den Startzustand des Vergleichsmodus.
Figur 6 zeigt den Aufbau eines Registers mit Nutz- und Steuerdaten.
Figur 7 zeigt ein Multiprozessors mit zwei Ausführungseinheiten, sowie den internen Registern der Ausführungseinheiten.
Figur 8 zeigt ein Multiprozessorsystem mit zwei Ausführungseinheiten, deren interne Register sowie einem speziellen Register
Beschreibung der Ausführungsbeispiele
Manche Einheiten in den Figuren besitzt dieselbe Nummer sind aber zusätzlich mit a oder b gekennzeichnet. Wird mit der Nummer ohne den Zusatz a oder b referenziert, so ist eine der vorhandenen Einheiten aber keine spezielle Instanz gemeint. Wird nur eine bestimmte Instanz einer Einheit referenziert wird immer die Kennung a oder b der Nummer nachgestellt.
Als Ausführungseinheit kann im Folgenden dabei sowohl ein Prozessor, ein Core, eine CPU, als auch eine FPU (Floating Point Unit), ein DSP (Digitaler Signalprozessor), ein Coprozessor oder eine ALU (Arithmetic logical Unit) bezeichnet werden.
In Figur 1 ist ein Prozessorsystem ClOOO dargestellt, welches zwischen einem Vergleichsmodus und einem Performanzmodus umschalten kann, bestehend aus zwei Ausfiihrungseinheiten ClOOa und ClOOb. In einem bevorzugten Ausführungsbeispiel sind die Ausfiihrungseinheiten identisch. Beide Ausfiihrungseinheiten ClOOa und ClOOb besitzen jeweils eine Schnittstelle
C 110a bzw. C 11 Ob zum Systembus, über den zum Beispiel der Zugriff auf Speichermedien wie z.B. RAM, ROM, Flash oder auf Peripherieeinheiten erfolgt. Befindet sich das Prozessorsystem ClOOO im Vergleichsmodus werden die Ausgangssignale der Ausführungseinheiten ClOOa, ClOOb über die Einheit C 120 miteinander verglichen. Vorzugsweise erfolgt dieser Vergleich taktgenau oder mit einem festen Taktversatz, dies bedeutet, dass in jedem Takt die Ausgangssignale der wenigstens zwei Ausführungseinheiten ClOOa, ClOOb durch die Einheit C120 verglichen werden. Besteht ein Unterschied zwischen den verglichenen Signalen, dann wird von der Einheit C 120 ein Fehlersignal generiert. Optional können auch zusätzlich die Eingangssg- nale der Ausfiihrungseinheiten ClOOa und ClOOb verglichen werden. Befindet sich das Prozes- sorsystem ClOOO im Performanzmodus ist die Vergleichseinheit C 120 nicht aktiv und es wird bei Unterschieden in den Ausgangssignalen der Ausführungseinheiten kein Fehlersignal generiert. Die Deaktivierung der Vergleichseinheit kann auf verschiedene Weisen realisiert werden: Ein Vergleich durch die Einheit C 120 wird nicht durchgeführt. Es werden keine Signale zum Vergleich an die Einheit C 120 angelegt. Ein Vergleich findet durch die Einheit C 120 statt, das Ergebnis wird aber ignoriert.
Bei dem Wechsel vom Performanzmodus in den Vergleichsmodus muss sichergestellt werden, dass der interne Zustand der beiden Ausführungseinheiten ClOOa und ClOOb mit Beginn des Vergleichsmodus, also der Zeitpunkt zu dem der Vergleicher C 120 aktiviert wird, identisch ist. Wir bezeichnen im Folgenden den Zustand zu Beginn des Vergleichsmodus von dem ausgehend im Vergleichsmodus die Berechnungen beginnen als Startzustand. Das die Zustände in den Ausfiihrungseinheiten identisch sein müssen ist notwendig damit im fehlerfreien Fall zu keinem Zeitpunkt im Vergleichsmodus die durch C 120 verglichenen Signale Unterschiede aufweisen. Unterschiedliche Zustände der Ausführungseinheiten im Vergleichsmodus werden in der Regel dazu führen, dass ein unterschiedliches Ausgangssignal erzeugt wird. Diese unterschiedlichen
Ausgangssignale würde der Vergleicher als Fehler detektieren, obwohl gleiche Eingangssignale vorliegen und kein zu detektierender Fehler bei der Verarbeitung aufgetreten ist.
Ein Weg in beiden Ausfiihrungseinheiten den gleichen Zustand zu Beginn des Vergleichsmodus zu erreichen, ist das Markieren aller internen Register in den Ausfuhrungseinheiten als ungültig. Diese Möglichkeit der Markierung besteht aber nicht bei allen internen Registern. Diese müssen dann auf einen definierten Wert gesetzt werden, der in beiden Ausführungseinheiten identisch ist.
In einer ersten Ausführungsform, dargestellt in Figur 2, wird ein Umschalten zwischen zwei Registersätzen beschrieben. In Figur 2 wird eine mögliche Implementierung der Ausfiihrungs- einheit ClOO beschrieben. Sie enthält mindestens zwei unterschiedliche Gruppen von Registern ClOl und C 102 und eine interne Logik C 103. Die Gruppe von Registern ClOl kann als ungültig markiert werden. Dies bedeutet, dass die interne Logik C 103 der Ausführungseinheit beim Zugriff auf ein als ungültig markiertes Register dieser Gruppe erkennt, dass der Inhalt für dieses Register neu ermittelt werden muss; zum Beispiel durch Nachladen aus dem RAM, ROM, Flash oder durch Neuberechnung. Register aus der anderen Gruppe C 102 haben immer einen gültigen Inhalt. Die Arbeitsregister einer Ausführungseinheit gehören beispielsweise zu dieser Gruppe.
Findet ein Wechsel vom Performanzmodus zum Vergleichsmodus statt, müssen diese Register aus ClOl und C 102 in beiden Ausführungseinheiten ClOO, wie schon erwähnt, identisch sein.
Diese Bedingung für die Registergruppe ClOl, Cl 02 muss nicht unbedingt ab dem Zeitpunkt der Umschaltung vom Performanzmodus in den Vergleichmodus gelten, aber spätestens beim ersten Lesezugriff auf zwei identische Register in den Ausführungseinheiten ClOO nach der Umschaltung in den Vergleichsmodus. Ein übliches Verfahren besteht darin, rechtzeitig voro- der nach der Umschaltung in den Vergleichsmodus allen Registern der Gruppe C 102 einen festen Wert zuzuweisen. Unabhängig davon werden bei einer Umschaltung in den Vergleichsmo- dus Register der Gruppe ClOl als ungültig markiert.
Ist eine Ausführungseinheit ClOO wie in Figur 3 gemäß ClOOc aufgebaut, kann dieser Vorgang durch den Einsatz von zwei Registersätzen ClOIa, C102a und ClOIb, C102b in jeder der Ausführungseinheiten beschleunigt werden. Statt vor, während oder nach einer Umschaltung die Register anzugleichen, werden im Performanzmodus und im Vergleichsmodus unterschiedliche
Register verwendet. Im Vergleichsmodus werden die Register der Gruppe ClOIa und C 102a verwendet, während im Performanzmodus die Register der Gruppe ClOIb und C102b verwendet werden. Zwischen diesen Registersätzen wird zum Zeitpunkt der Umschaltung in den Vergleichsmodus oder in den Performanzmodus umgeschaltet. Ist für die Register 101a und 102a
einmal sichergestellt, dass der Inhalt identisch ist, zum Bespiel durch eine entsprechende Initialisierung bei Einschalten des Prozessors, so bleiben diese Register auch während des Betriebs auf beiden Ausfuhrungseinheiten gleich. Somit ist bei einer Umschaltung vom Performanzmo- dus in den Vergleichsmodus keine Angleichung der Registerinhalte notwendig, da im Ver- gleichsmodus immer nur auf Register zugegriffen wird, die zwischen den beiden Ausführungseinheiten ClOOa und ClOOb identisch sind und nur im Vergleichmodus beschrieben werden können.
In einer zweiten Ausführungsform, dargestellt in Figur 4, wird das kopieren des internen Zu- Stands einer Ausführungseinheit auf die andere Ausführungseinheit beschrieben. Eine weitere
Möglichkeit der Beschleunigung des Umschaltvorgangs vom Performanzmodus in den Vergleichsmodus wird in Figur 4 gezeigt. Sie besteht in dem Kopieren des internen Zustande C104d resp. C104e von einer Ausführungseinheit ClOOd, ClOOe zu der anderen Ausführungseinheit ClOOd bzw. ClOOe. Im Betrieb wird bei einer Umschaltung vom Performanzmodus in den Ver- gleichsmodus üblicherweise eine Ausführungseinheit zeitlich früher für eine Umschaltung bereit sein als die andere Ausführungseinheit. Werden die internen Register einer Ausführungseinheit (C104d bei ClOOd und C104e bei ClOOe), die zeitlich früher bereit ist, vor der Umschd- tung auf die Werte initialisiert, welche im Vergleichsmodus benötigt werden, so kann der interne Zustand einer zweiten, zeitlich nachfolgenden Ausführungseinheit angeglichen werden, fa- dem der Zustand von der ersten Ausführungseinheit übernommen wird. Ist zum Beispiel die
Ausführungseinheit ClOOd früher bereit für eine Umschaltung als die Ausführungseinheit ClOOe so wird bei der Umschaltung der Zustand C104d nach C104e kopiert.
Dieses Kopieren des internen Zustandes kann durchgeführt werden, indem direkt eine Verbh- düng C300 zwischen den beiden Ausführungseinheiten genutzt wird, über die der interne Zustand kopiert wird. Alternativ kann der Zustand von einer ersten, zeitlich früheren Ausführungseinheit in einen (schnell angebundenen) Zwischenspeicher C200 kopiert werden, aus dem eine zweite, zeitlich folgende Ausführungseinheit den Zustand in die internen Register übernimmt.
In einer weiteren Ausführungsform, dargestellt in Figur 5, wird die Initialisierung der internen
Zustände für den Vergleichmodus durch Kopieren der Registerinhalte aus einem Speicherbereich mit einer schnellen Anbindung beschrieben. Es wird dabei vorausgesetzt, dass zu Beginn des Performanzmodus der interne Zustand C104f, C 104g der mindestens zwei Ausführungseinheiten ClOOf, ClOOg immer auf genau einen definierten Wert gesetzt werden. Dieser Wert ist in
einem Speicher C400 gespeichert, der eine möglichst schnelle Anbindung an die Ausführungs- einheiten ClOOf, ClOOg und damit an die Register C104f, C 104g hat. Dieser Speicher ist verzugsweise nichtflüchtig. Es ist aber auch ein flüchtiger Speicher möglich, wenn der im Speicher gespeicherte Initialisierungszustand für den Performanzmodus bei der Initialisierung des Mulύ- prozessorsystems aus einem nichtflüchtigen Speicher kopiert wird, von einer externen Datenquelle empfangen wird oder vom Multiprozessorsystem generiert wird. Zur Umschaltung oder bei der Umschaltung vom Performanzmodus in den Vergleichsmodus wird der im Speicher C400 gespeicherte Initialisierungszustand für den Vergleichsmodus in die Register C104f, C 104g der wenigstens zwei Ausführungseinheiten ClOOf, ClOOg, die im Vergleichsmodus be- trieben werden sollen, geschrieben.
In einer weiteren Ausführungsform werden Teilzustände markiert, die bei einer Umschaltung in den Vergleichsmodus zwischen den Ausführungseinheiten nicht angeglichen werden müssen. Nicht immer ist es notwendig alle Register der Ausführungseinheiten bei einer Umschaltung vom Performanzmodus in den Vergleichsmodus anzugleichen. Damit im Vergleichsmodus nicht irrtümlich auf eine Fehler erkannt wird müssen nur die Register einer Ausführungseinheit mit den Registern einer zweiten Ausführungseinheit angeglichen werden, die im Vergleichsmodus tatsächlich benutzt werden. Vor allem bei Architekturen die ein große Anzahl von Registern in den Ausführungseinheiten vorsehen, ist dies der Fall bzw. kann bei der Softwareentwicklung als Nebenbedingung berücksichtigt werden. Die Anzahl der Register die in einem Vergleichsmodus benutzt werden, kann auf jeden Fall bestimmt werden. Falls nun nicht alle benutzt werden ist es nicht notwendig alle Register anzugleichen sondern nur die verwendeten. Deswegen wird vorgeschlagen in jedem Register zusätzliche Bits vorzusehen. In diesen Bits kann lodiert werden, ob der Inhalt dieses Registers mit den entsprechenden Registers der anderen Ausfüh- rungseinheiten beim Umschalten von einem Performanzmodus in einen Vergleichsmodus angeglichen werden soll oder nicht. Alternativ kann ein spezielles Register existieren, dessen Inhalt definiert, welches Register einer Ausführungseinheit mit den entsprechenden Registern der anderen Ausführungseinheiten angeglichen werden muss. Die Angleichung selbst kann unabhängig von den Markierungen über die bekannten oder hier vorgestellten Verfahren geschehen.
Figur 7 zeigt ein Prozessorsystem C300 mit mehreren Ausführungseinheiten C310, C320 mit fa- ren Registern C311, C321. Jedes Register aus C311, C321 besteht aus n Bits (n > 1) mit Nutzdaten (dargestellt in Figur 6 C2010). Zusätzlich zu jeden dieser n Bits kommen m Bits
(m >= 1) mit Steuerdaten (dargestellt in Figur 6 C2000). In diesen m-Bits ist kodiert, ob beim Wechsel in den Vergleichsmodus eine Angleichung stattfindet. Bestehen die Steuerbits im einfachsten Fall nur aus einen Bit bedeutet zum Beispiel ein Wert von Null, dass eine Angleichung nicht stattfinden muss und ein Wert von Eins, dass eine Angleichung stattfinden muss. Die Auswertung dieser Bits geschieht dann bei der Umschaltung vomPerformanz in den Vergleichsmodus.
Figur 8 zeigt eine weitere Ausfuhrungsform der Erfindung mit einem Prozessorsystem C400, welches Ausführungseinheiten C410, C420 mit ihren Registern C411, C422 beinhaltet. Zusätz- lieh besitzt das Prozessorsystem C400 ein Register C430. Der Inhalt dieses Registers C430 d≥- finiert, welche Register aus C411, C421 der Ausführungseinheiten C410, C420 bei einem Wechsel in den Vergleichsmodus angeglichen werden müssen. Zum Beispiel kann das Register C430 so realisiert werden, dass für jedes potentiell anzugleichende Register aus C411, C421 ein Bit in C430 vorgesehen ist. Ist das entsprechende Bit gesetzt muss das korrespondierende Re- gister angeglichen werden, ist das Bit nicht gesetzt muss das korrespondierende Register nicht angeglichen werden. Die Auswertung dieses Registers geschieht dann bei der Umschaltung vom Performanz in den Vergleichsmodus. In einer weiteren Ausführungsform welche nicht in einer Figur dargestellt ist, wird nicht ein zentrales Register C430, wie in Figur 8 dargestellt, vorgesehen, sondern es wird in jeder Ausführungseinheit ein Register vorgesehen, dass die Aufgabe des Registers C430 wahrnimmt. Dies bedeutet in diesem Register wird kodiert welche der Register der Ausführungseinheit bei einer Umschaltung vom Performanzmodus in einen Vergleichsmodus an die Register wenigstens einer zweiten Ausführungseinheit angepasst werden müssen. Bei einer Umschaltung vom einem Performanzmodus in einen Vergleichsmodus muss dann allerdings sichergestellt werden, dass die Inhalte dieser Spezialregister in allen zu synchronisieren- den Ausführungseinheiten identisch sind.
Claims
1. Verfahren zur Festlegung eines Startzustandes bei einem Rechnersystem mit wenigstens zwei Ausfiihrungseinheiten, wobei zwischen einem Performanzmodus und einem Vergleichsmodus umgeschaltet wird und fiir den Performanzmodus ein erster Registersatz vorgesehen ist, bestehend aus wenigstens einem ersten Register für eine erste Ausführungseinheit und wenigstens einem zweiten Register für eine zweite Ausführungseinheit, dadurch gekennzeichnet, dass bei Umschaltung aus dem Performanzmodus in den Vergleichsmodus ein Startzustand für den Vergleichsmodus in einem zweiten Registersatz vorhanden ist, bestehend aus wenigstens einem dritten Register für die erste Ausführungseinheit und wenigstens einem vierten Register für die zweite Ausführungseinheit, wobei der Startzustand für den Vergleichsmodus dadurch erhalten wird, dass zwischen dem ersten und zweiten Registersatz umgeschaltet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Startzustand für den
Performanzmodus dadurch erhalten wird, dass zwischen dem zweiten und dem ersten Registersatz umgeschaltet wird.
3. Vorrichtung zur Festlegung eines Startzustandes bei einem Rechnersystem mit we- nigstens zwei Ausführungseinheiten, wobei Mittel vorgesehen sind, die derart ausgestaltet sind, dass diese zwischen einem Performanzmodus und einem Vergleichsmodus umschalten und für den Performanzmodus ein erster Registersatz vorgesehen ist, bestehend aus wenigstens einem ersten Register für eine erste Ausführungseinheit und wenigstens einem zweiten Register für eine zweite Ausführungseinheit, dadurch ge- kennzeichnet, dass bei Umschaltung aus dem Performanzmodus in den Vergleichsmodus ein Startzustand für den Vergleichsmodus in einem zweiten Registersatz erzeugt wird, bestehend aus wenigstens einem dritten Register für die erste Ausführungseinheit und wenigstens einem vierten Register für die zweite Ausführungseinheit, wobei der Startzustand für den Vergleichsmodus dadurch erhalten wird, dass zwischen dem ersten und zweiten Registersatz umgeschaltet wird.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008525530A JP2009505187A (ja) | 2005-08-08 | 2006-07-27 | 少なくとも２つの命令実行部を備えたコンピュータシステムにおいてレジスタセットの切り替えにより初期状態を設定する方法および装置 |
| EP06778032A EP1917590A1 (de) | 2005-08-08 | 2006-07-27 | Verfahren und vorrichtung zur festlegung eines startzustandes bei einem rechnersystem mit wenigstens zwei ausführungseinheiten durch umschalten von registersätzen |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005037259.7 | 2005-08-08 | ||
| DE200510037259 DE102005037259A1 (de) | 2005-08-08 | 2005-08-08 | Verfahren und Vorrichtung zur Festlegung eines Startzustandes bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten durch Umschalten von Registersätzen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2007017398A1 true WO2007017398A1 (de) | 2007-02-15 |
Family
ID=37434688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/EP2006/064749 WO2007017398A1 (de) | 2005-08-08 | 2006-07-27 | Verfahren und vorrichtung zur festlegung eines startzustandes bei einem rechnersystem mit wenigstens zwei ausführungseinheiten durch umschalten von registersätzen |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1917590A1 (de) |
| JP (1) | JP2009505187A (de) |
| CN (1) | CN101243409A (de) |
| DE (1) | DE102005037259A1 (de) |
| WO (1) | WO2007017398A1 (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015114952A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社日立製作所 | ネットワークシステム、監視制御装置およびソフトウェア検証方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6615366B1 (en) * | 1999-12-21 | 2003-09-02 | Intel Corporation | Microprocessor with dual execution core operable in high reliability mode |
| US20040019771A1 (en) * | 1999-12-21 | 2004-01-29 | Nhon Quach | Firmwave mechanism for correcting soft errors |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0256029A (ja) * | 1988-08-20 | 1990-02-26 | Fujitsu Ltd | 汎用レジスタ切換方式 |
| JP2004178427A (ja) * | 2002-11-28 | 2004-06-24 | Toshiba Microelectronics Corp | 中央処理装置 |
| DE10349580A1 (de) * | 2003-10-24 | 2005-05-25 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Operandenverarbeitung in einer Prozessoreinheit |
-
2005
- 2005-08-08 DE DE200510037259 patent/DE102005037259A1/de not_active Withdrawn
-
2006
- 2006-07-27 EP EP06778032A patent/EP1917590A1/de not_active Withdrawn
- 2006-07-27 CN CNA2006800296254A patent/CN101243409A/zh active Pending
- 2006-07-27 WO PCT/EP2006/064749 patent/WO2007017398A1/de active Application Filing
- 2006-07-27 JP JP2008525530A patent/JP2009505187A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6615366B1 (en) * | 1999-12-21 | 2003-09-02 | Intel Corporation | Microprocessor with dual execution core operable in high reliability mode |
| US20040019771A1 (en) * | 1999-12-21 | 2004-01-29 | Nhon Quach | Firmwave mechanism for correcting soft errors |
Non-Patent Citations (1)
| Title |
|---|
| MAEJIMA H ET AL INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS: "A 16-bit microprocessor with multi-register bank architecture", PROCEEDINGS OF THE FALL JOINT COMPUTER CONFERENCE. DALLAS, NOV. 2 - 6, 1986, WASHINGTON, IEEE COMP. SOC. PRESS, US, 2 November 1986 (1986-11-02), pages 1014 - 1019, XP002192173 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005037259A1 (de) | 2007-02-15 |
| EP1917590A1 (de) | 2008-05-07 |
| JP2009505187A (ja) | 2009-02-05 |
| CN101243409A (zh) | 2008-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1952239A1 (de) | Vorrichtung und verfahren zum beheben von fehlern bei einem wenigstens zwei ausführungseinheiten mit registern aufweisenden system | |
| WO2007017386A1 (de) | Verfahren und vorrichtung zur steuerung eines rechnersystems mit wenigstens zwei ausführungseinheiten und einer vergleichseinheit | |
| EP0104635A2 (de) | Verfahren und Anordnung zum Prüfen eines digitalen Rechners | |
| DE102004034766A1 (de) | Fehlererfassungsverfahren und System für Prozessoren, das verriegelungsschrittweise betriebene gleichzeitige Teilprozesse verwendet | |
| EP1915686B1 (de) | Verfahren und vorrichtung zur festlegung eines startzustandes bei einem rechnersystem mit wenigstens zwei ausführungseinheiten durch markieren von registern | |
| EP1817662B1 (de) | Verfahren und vorrichtung zur umschaltung zwischen betriebsmodi eines multiprozessorsystems durch wenigstens ein externes signal | |
| DE3814875C2 (de) | ||
| DE102011011333B4 (de) | Lesen in Peripheriegeräte und schreiben aus Peripheriegeräten mit zeitlich getrennter, redundanter Prozessorausführung | |
| DE102008024193A1 (de) | System mit konfigurierbaren Funktionseinheiten und Verfahren | |
| DE3786853T2 (de) | Gerät zur Erkennung und Klassifizierung von Steuerwortfehlern. | |
| WO2007017398A1 (de) | Verfahren und vorrichtung zur festlegung eines startzustandes bei einem rechnersystem mit wenigstens zwei ausführungseinheiten durch umschalten von registersätzen | |
| DE69626282T2 (de) | Programmierbare vorrichtung und verfahren zum befehlsauffang | |
| WO2007017394A2 (de) | Verfahren und vorrichtung zur festlegung eines startzustandes bei einem rechnersystem mit wenigstens zwei ausführungseinheiten durch übernehmen des startzustandes | |
| WO2007017389A1 (de) | Verfahren xmd vorrichtung zur überwachung einer speichereinheit in einem mehrprozessorsystem | |
| WO2007017390A1 (de) | Verfahren und vorrichtung zur steuerung eines speicherzugriffs bei einem rechnersystem mit wenigstens zwei ausführungseinheiten | |
| DE102005037245A1 (de) | Verfahren und Vorrichtung zur Steuerung eines Rechnersystems mit wenigstens zwei Ausführungseinheiten | |
| EP1917596A1 (de) | Verfahren und vorrichtung zur analyse von abläufen in einem rechnersystem mit mehreren ausführungseinheiten | |
| DE60109644T2 (de) | Vorrichtung und verfahren zur erkennung und korrektur von speicherfehlern in einer elektronischen vorrichtung | |
| WO2007017376A1 (de) | Verfahren und vorrichtung zur speicherung von daten und/oder befehlen in einem rechnersystem mit wenigstens zwei verarbeitungseinheiten und wenigstens einem ersten speicher oder speicherbereich für daten und/oder befehle | |
| WO2007017365A1 (de) | Verfahren und vorrichtung zur steuerung eines speicherzugriffs bei einem rechnersystem mit wenigstens zwei ausführungseinheiten | |
| WO2007017363A1 (de) | Verfahren und vorrichtung zur umschaltung bei einem rechnersystem mit wenigstens zwei ausführungseinheiten mittels bitinformationen in einem register | |
| DE3750608T2 (de) | Datenverarbeitungssystem mit einer Bedienungsrechnerhierarchie. | |
| DE3733035C2 (de) | ||
| DE10317651A1 (de) | Verfahren und Vorrichtung zum Vergleichen von binären Datenworten | |
| DE102005059592A1 (de) | Datenverarbeitungseinrichtung mit mehreren Ausführungseinheiten und Betriebsverfahren dafür |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WWE | Wipo information: entry into national phase |
Ref document number: 2006778032 Country of ref document: EP |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
| WWE | Wipo information: entry into national phase |
Ref document number: 2008525530 Country of ref document: JP |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 667/CHENP/2008 Country of ref document: IN |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 200680029625.4 Country of ref document: CN |
|
| WWP | Wipo information: published in national office |
Ref document number: 2006778032 Country of ref document: EP |