DE3786853T2 - Gerät zur Erkennung und Klassifizierung von Steuerwortfehlern. - Google Patents
Gerät zur Erkennung und Klassifizierung von Steuerwortfehlern.Info
- Publication number
- DE3786853T2 DE3786853T2 DE87307261T DE3786853T DE3786853T2 DE 3786853 T2 DE3786853 T2 DE 3786853T2 DE 87307261 T DE87307261 T DE 87307261T DE 3786853 T DE3786853 T DE 3786853T DE 3786853 T2 DE3786853 T2 DE 3786853T2
- Authority
- DE
- Germany
- Prior art keywords
- error
- control word
- copy
- stage
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title description 10
- 238000000034 method Methods 0.000 description 4
- 230000001010 compromised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3865—Recovery, e.g. branch miss-prediction, exception handling using deferred exception handling, e.g. exception flags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3863—Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Detection And Correction Of Errors (AREA)
Description
- Die vorliegende Erfindung betrifft das Erkennen und Klassifizieren von Fehlern, die in Steuerwörtern auftreten, die in Datenverarbeitungsvorrichtungen erzeugt werden. Insbesondere erfaßt und klassifiziert die vorliegende Erfindung in Datenverarbeitungsvorrichtungen, in denen Mehrfachkopien von Steuerwörtern zur Ausführung verschiedener Teile einer Operation verwendet werden, Fehler, die in den Mehrfachkopien auftreten.
- Hochgeschwindigkeits-Datenverarbeitungsvorrichtungen erzeugen typischerweise Steuerwörter, die einen Operationscode und einen Fehlercode zum Kennzeichnen von Fehlern, die in dem Operationscode auftreten. Der Fehlercode ist typischerweise ein Paritätsbit. Die Steuerwörter werden den zahlreichen Stellen in der Datenverarbeitungsvorrichtung zur Ausführung verschiedener Unterabschnitte der erwünschten Operation zugeführt. Fehler können in jeder beliebigen Kopie des Steuerwortes an irgendeiner der zahlreichen Stellen auftreten.
- Bei Hochgeschwindigkeitsvorrichtungen werden Steuerwortfehler typischerweise zu spät erkannt, um eine Tätigkeit der Vorrichtung an dem fehlerhaften Steuerwort zu verhindern. Deshalb ist es notwendig, das Auftreten eines Fehlers sobald wie möglich zu erkennen und den Fehler gemäß den möglichen, der Vorrichtung zugeführten Schaden zu klassifizieren. Einige Steuerwortfehler sind katastrophal dahingehend, daß die zugeordneten Steuerfunktionen nicht unbeabsichtigt durchgeführt werden dürfen oder erfolgreich abgeschlossen werden müssen, um die Ganzheit der Vorrichtung sicherzustellen.
- Deshalb besteht eine Notwendigkeit, das Auftreten von Fehlern in den Mehrfachkopien des Steuerwortes zu erkennen und jene Fehler zu kennzeichnen, die in die katastrophale Fehlerklasse fallen können. Beim Erkennen von Fehlern, die in diese katastrophale Klasse fallen, kann die Vorrichtung reagieren, die Wirkung abzumildern. Bei Fehlern, die außerhalb der katastrophalen Klasse fallen, kann die Vorrichtung typischerweise fortfahren, die folgenden Steuerwörter zu verarbeiten.
- In dieser Situation von Mehrfachkopien und Steuerwörtern können bisherige Vorrichtungen Fehler falsch klassifizieren, derart, daß irgendein Fehler in einer Steuerwortkopie als katastrophal betrachtet werden muß, was zu unnotwendigen Vorrichtungsunterbrechungen führt.
- Die vorliegende Erfindung schafft eine Vorrichtung zum Erkennen und Klassifizieren von Fehlern, in den Mehrfachkopien von Steuerwörtern für eine Hochgeschwindigkeits-Datenverarbeitungsvorrichtung, die die Wahrscheinlichkeit einer unnötigen Vorrichtungsunterbrechung verringert.
- Demgemäß schließt eine Vorrichtung zum Erfassen einer Fehlerbedingung bei der Ausführung eines Steuerwortes, das in einer Datenverarbeitungsvorrichtung erzeugt wurde, eine Mehrzahl von Registern ein, die verbunden sind, jeweils Steuerwortkopien zur Ausführung in Abschnitten der Datenverarbeitungsvorrichtung zu erhalten. Die Vorrichtung ist gekennzeichnet durch eine erste Einrichtung, die mit der Mehrzahl von Registern verbunden ist und auf die jeweiligen Steuerwortkopien anspricht, um einen Fehler in irgendeiner der jeweiligen Kopien zu erfassen. Ferner ist eine zweite Einrichtung eingeschlossen, die mit einem der Mehrzahl von Registern verbunden ist und auf die eine Kopie des Steuerwortes in dem einen Register anspricht, um die eine Kopie zu analysieren, um eine Klasse möglicher Fehler zu erkennen. Schließlich erzeugt eine Einrichtung, die mit der ersten Einrichtung und der zweiten Einrichtung verbunden ist und auf das Erkennen eines Fehlers in einer beliebigen der jeweiligen Kopien und auf die Klasse der möglichen Fehler anspricht, ein die Fehlerbedingung anzeigendes Signal.
- Gemäß einer Ausführungsform der Erfindung schließt die zweite Einrichtung zum Analysieren der einen Kopie des Steuerwortes eine Einrichtung zum Durchführen einer Fehlervon-Analyse (failed from analysis) und einer Fehler-zu-Analyse (failed to analysis) ein. Die Fehler-von-Analyse schließt die Identifizierung aller möglichen Steuerwörter ein, von denen sich ein Fehler in der einen Kopie ergeben könnte. Die Fehler-zu-Analyse schließt das Identifizieren aller möglicher Steuerwörter ein, die die eine Kopie fehlerhafter Weise haben könnte. Auf der Grundlage der einen Kopie und der möglichen Fehler-zu-Analyse-Steuerwörter und der möglichen Fehler-von-Analyse-Steuerwörter wird eine Klasse möglicher Fehler von der einen Kopie identifiziert. Wenn die Klasse möglicher Fehler einen katastrophalen Fehler einschließt und die erste Einrichtung das Auftreten eines Fehlers in irgendeiner der Kopien erkennt, dann wird ein Fehlersignal erzeugt, das die Fehlerbedingung anzeigt.
- Die Fehler-zu- und Fehler-von-Analyse kann unabhängig auf der Grundlage davon durchgeführt werden, ob ein Fehler in der einen Kopie des Steuerwortes erkannt wird oder nicht, bei dem die Analyse durchgeführt wird.
- Andere Zielsetzungen, Merkmale und Vorteile der vorliegenden Erfindung werden bei der Betrachtung der folgenden, ins einzelne gehenden Beschreibung und der beigefügten Zeichnungen offensichtlich.
- Fig. 1 zeigt eine Ausführungsform der vorliegenden Erfindung in einer Hochgeschwindigkeits-Pipeline-Datenverarbeitungsvorrichtung.
- Fig. 2 zeigt eine zweite Ausführungsform der vorliegenden Erfindung in einer Hochgeschwindigkeits-Pipeline- Datenverarbeitungsvorrichtung.
- Unter Bezugnahme auf die Figuren wird eine ins einzelne gehende Beschreibung bevorzugter Ausführungsformen der vorliegenden Erfindung gegeben.
- Fig. 1 zeigt einen Abschnitt einer Hochgeschwindigkeits- Datenverarbeitungsvorrichtung 10, die eine Mehrzahl von Registern einschließt, die in einer Pipeline-Konfiguration verbunden sind. Die Pipeline schließt die Stufe-Null 11, die Stufe-Eins 12 und die Stufe-N 13 ein, wobei N gleich 2 ist. Jede der Stufen Null-N enthält wenigstens ein Register, das eine Kopie eines Steuerwortes 14 empfängt. Die Stufe-Null 11 enthält ein einzelnes Register 15, das das Steuerwort auf der Leitung 16 erhält, das von einem nicht gezeigten Teil der Datenverarbeitungsvorrichtung zugeführt wird. Die in dem Register 15 gespeicherte Kopie des Steuerwortes wird über die Leitung 17 einem ersten Register 16 in der Stufe-Eins 12 zugeführt und eine zweite Kopie des Steuerwortes von der Leitung 17 wird einem zweiten Register 17 zugeführt, das eine "Stichabzweigung" der Stufe-Eins 12 ist. Das erste Register 16 in der Stufe-Eins 12 liefert eine Kopie des Steuerwortes über eine Leitung 18 zu einem ersten Register 19 in der Stufe-Zwei 13. Ein zweites Register 20 und ein drittes Register 21 empfangen ebenso Kopien des Steuerwortes von der Leitung 18. Das zweite Register 20 und das dritte Register 21 sind "Stichabzweigungen" der Stufe-Zwei 13 der Pipeline. Wie man sehen kann, weist die Stufe-Null ein Register auf, das eine Kopie des Steuerwortes empfängt. Die Stufe-Eins 12 enthält zwei Register 16, 17, von denen jedes eine entsprechende Kopie des Steuerwortes empfängt. Die Stufe-Zwei 13 enthält drei Register 19, 20, 21, von denen jedes eine entsprechende Kopie des Steuerwortes erhält. Natürlich kann die Pipeline mit irgendeiner Anzahl von Stichabzweigungen bei jeder der Stufen angeordnet werden.
- Die Kopie des in dem ersten Register 15 der Stufe-Null 11 gespeicherten Steuerwortes wird einem Dekodierer 22 zur Ausführung eines Teils der erwünschten, auszuführenden Operation zugeführt. In der Stufe-Eins 12 wird die Kopie des in dem Register 16 gespeicherten Steuerwortes dem Dekodierer 23 zur Ausführung eines Teils der Operation zugeführt, während die Kopie des Steuerwortes in dem Register 17 dem Dekodierer 24 zur Ausführung eines Teils der Operation zugeführt wird. In der Stufe-Zwei 13 wird die Kopie des Steuerwortes im Register 19 dem Dekodierer 25 zur Ausführung eines Teils der Operation zugeführt. Die Kopie des Steuerwortes im Register 20 wird dem Dekodierer 26 zur Ausführung eines Teils der Operation zugeführt. Die Kopie des Steuerwortes im Register 21 wird dem Dekodierer 27 zur Ausführung eines Teils der Operation zugeführt. Zusammengenommen erzeugt die in Fig. 1 gezeigte Datenverarbeitungsvorrichtung ein Steuerwort 14, das durch eine Mehrzahl von Pipeline-Stufen Null-N durchgestuft wird, die eine erste Stufe, die Stufe-Null 11 und eine Pipeline-Ende-Stufe, die Stufe-N 13 enthalten, wobei N = 2 ist. Jede der Stufen enthält wenigstens ein Register, das verbunden ist, eine Kopie des Steuerwortes zur Ausführung eines Teils der Operation in Abschnitten der nichtgezeigten Datenverarbeitungsvorrichtung zu empfangen.
- Das Steuerwort 14 schließt typischerweise einen Operationscode plus ein Paritätsbit zum Erkennen von Fehlern in dem Operationscode ein. Die Erfindung schließt eine allgemein bei 30 gezeigte Einrichtung ein, die mit der Mehrzahl von Registern verbunden ist, und auf die entsprechenden Kopien des in der Mehrzahl von Registern gespeicherten Steuerwortes zum Erfassen eines Fehlers in irgendeiner der jeweiligen Kopien anspricht. Die Einrichtung 30 bei der in Fig. 1 gezeigten Ausführungsform enthält eine Paritäts-Prüfeinrichtung für jedes der Mehrzahl von Registern.
- Demgemäß enthält das Register 15 in der Stufe-Null 11 eine Paritäts-Prüfeinrichtung 31, die verbunden ist, die Kopie des in dem Register 15 gespeicherten Steuerwortes zum Erkennen eines Paritätsfehlers zu empfangen. Beim Erkennen eines Fehlers wird ein Fehlersignal auf der Leitung 32 einer Einrichtung 33 zum Speichern des Fehlersignals zugeführt. Die Einrichtung 33 zum Speichern des Fehlersignals schließt ein ODER-Tor 34 und ein Fehlerregister 35 für die Stufe-Null ein, das ein Stufe-Null-Fehlersignal speichert.
- Das erste Register 16 der Stufe-Eins 12 schließt eine Paritäts-Prüfeinrichtung 36 ein, die verbunden ist, die Kopie des in dem Register 16 gespeicherten Steuerwortes zur Paritätsprüfung zu empfangen. Beim Erkennen eines Paritätsfehlers wird ein Fehlersignal auf der Leitung 37 der Einrichtung 38 zum Speichern des Fehlersignals zugeführt. Ferner ist eine Paritäts-Prüfeinrichtung 39 verbunden, die Kopie des in dem Register 17 gespeicherten Steuerwortes zur Paritätsprüfung zu empfangen. Beim Erkennen eines Paritätsfehlers, wird ein Fehlersignal auf der Leitung 40 der Einrichtung 38 zum Speichern des Fehlersignals zugeführt. Der Ausgang der Einrichtung 33 zum Speichern des Fehlersignals von der Stufe-Null 11 wird über eine Leitung 42 der Einrichtung 38 zum Speichern des Fehlersignals zugeführt. Die Einrichtung 38 schließt ein ODER-Tor 43 ein, das als Eingänge die Fehlersignale von den Leitungen 37, 40 und 42 erhält. Der Ausgang des ODER-Tors 43 wird dem Register 44 zum Speichern eines Stufe-Eins-Fehlersignals zugeführt, das das Auftreten eines Fehlers in einem beliebigen der Mehrzahl von Registern in der Stufe-Eins 12 oder Stufe-Null 11 anzeigt. Das Muster wird für die folgenden Stufen bis zur Pipeline-Endstufe-N 13 fortgesetzt, wobei N = 2 in Fig. 1 ist.
- In der Pipeline-Ende-Stufe-Zwei 13 ist eine Paritätsprüfeinrichtung 45 verbunden, um die Kopie des in dem Register 19 gespeicherten Steuerwortes zu empfangen, eine Paritäts-Prüfeinrichtung 46 ist verbunden, die Kopie des in dem Register 20 gespeicherten Steuerwortes zu empfangen, und eine Paritäts-Prüfeinrichtung 46 ist verbunden, die in dem Register 21 gespeicherte Kopie des Steuerwortes zu empfangen. Beim Erkennen eines Fehlers in irgendeiner der jeweiligen Kopien werden Fehlersignale über die Leitungen 48, 49 bzw. 50 dem ODER-Tor 51 zugeführt. Ein vierter Eingang zu dem ODER-Tor 51 wird über eine Leitung 52 von dem Register 44 in der Einrichtung 38 zum Speichern eines Fehlersignals von vorhergehenden Stufen zugeführt. Im Falle des Erkennens eines Fehlers in irgendeiner der Mehrzahl von Stufen in der Datenverarbeitungsvorrichtung 10 wird ein Fehlersignal über eine Leitung 53 geliefert.
- Demgemäß schließt die Einrichtung 30 zum Zuführen eines Fehlersignals beim Erkennen eines Fehlers in irgendeiner der Mehrzahl von Kopien des Steuerwortes eine Fehlersignal-Pipeline 54 ein, um Fehlersignale von vorhergehenden Stufen in der Pipeline zu dem Ende der Pipeline hindurchzuschicken.
- Der Dekodierer 25, der verbunden ist, eine Kopie des in dem ersten Register 19 der Pipeline-Ende-Stufe 13 gespeicherten Steuerwortes zu empfangen, enthält eine Einrichtung zum Identifizieren einer möglichen Klasse von Fehlern auf der Leitung 55 auf der Grundlage einer Dekodierung der einen Kopie des Steuerwortes, die an dem Ende der Pipeline ankommt. Beim Identifizieren einer Klasse von möglichen Fehlern auf der Leitung 55 und dem Erkennen eines Fehlers über der Leitung 53 in irgendeiner der Mehrzahl von Registern in der Vorrichtung erzeugt die vorliegende Erfindung ein Signal auf der Leitung 56, das eine nicht wieder herstellbare Fehlerbedingung anzeigt. Das Signal wird auf der Leitung 56 an dem Ausgang des UND-Tors 57 zugeführt. Das UND-Tor 57 erhält als Eingänge ein Signal auf der Leitung 55, das eine Klasse von möglichen Fehlern anzeigt, und ein Signal auf der Leitung 53, das das Auftreten eines Fehlers in irgendeinem der Mehrzahl von Registern anzeigt.
- Der Dekodierer 25 führt eine Analyse des Operationscode in dem Steuerwort durch, das bei der Stufe-N 13 in dem Register 19 am Ende der Pipeline ankommt. Der Operationscode am Ende der Pipeline vom Register 19 kann einen Fehler aufweisen oder nicht. Da jedoch die Datenverarbeitungsvorrichtung 10 Abzweigungen bei einigen Stufen enthält, kann ein Fehler auftreten, der nicht in der einen Kopie des Operationscodes vom Register 19 erscheint. Daher gibt es zwei Fälle für die Analyse.
- Im ersten Fall zeigt der Operationscode vom Register 19 am Pipelineende einen Fehler. In diesem Fall ist es bekannt, wohin der Operationscode mißlang (failed to). Die Analyse nimmt an, daß dies der einzige Fehler in dem System ist. Der fehlerhafte Operationscode wird auf zwei Arten analysiert:
- 1. Da es bekannt ist, wohin der Operationscode mißlang, erkannt man, welche Steuerpunkte fehlerhafterweise wegen des unbeabsichtigt durchgeführten Operationscodes aktiviert worden sind.
- 2. Es ist nicht unmittelbar bekannt, von wo der Operationscode verfehlte (failed from); jedoch kann durch Analysieren aller Operationscode bestimmt werden, welche einen Hamming-Abstand von 1 von dem fehlerhaften Operationscode haben, das heißt alle Operationscode die einen Einzel-Bit-Fehler in der einen Kopie des Operationscodes vom Register 19 erzeugen würde. Für einen Operationscode mit 8 Bit wird ein Satz von 8 möglichen "verfehlt-von"-Operationscoden zugeführt. Einer der 8 "verfehlt-von"-Operationscode war beabsichtigt und seine Funktionen wurden fehlerhafterweise nicht durchgeführt.
- Im zweiten Fall zeigt der Pipeline-Ende-Operationscode vom Register 19 keinen Fehler. In diesem Fall wird angenommen, daß der Fehler bei einer Stichabzweigung der Pipeline auftrat und daß der Pipeline-Ende-Operationscode vom Register 19 richtig ist. Dieser richtige Pipeline-Ende-Operationscode wird analysiert, wie folgt:
- 1. Da es bekannt ist, von wo der Operationscode verfehlte, kann bestimmt werden, daß einige durch diesen Operationscode spezifizierte Funktionen fehlerhafterweise nicht wegen des Fehlers bei der Stichabzweigung durchgeführt worden sind.
- 2. Es ist bekannt, wohin der Operationscode mißlang; jedoch können alle Operationscode, die einen Hamming- Abstand von 1 von dem richtigen Pipeline-Ende-Operationscode aufweisen, bestimmt werden. Dies gibt uns für einen Operationscode mit 8 Bit einen Satz von 8 möglichen "verfehlt-zu"-Operationscoden, wobei die Funktionen von einem unbeabsichtigt durchgeführt wurden.
- Diese Analyse wird verwendet, um teilweise wiederherstellbare Operationscodefehler von vollständig nicht wiederherstellbaren zu trennen. Ein nicht wiederherstellbarer Fehler tritt nur auf, wenn die Systemdatenganzheit gefährdet ist. Von den System-Operationscoden werden zwei besondere Gruppen von Operationscoden zusammengestellt. Zuerst wird eine "muß nicht unbeabsichtigt durchführen"-Gruppe MNPU identifiziert, die aus jenen Operationscoden besteht, deren zugeordnete Funktionen so empfindlich sind, daß, wenn sie unbeabsichtigt durchgeführt werden, die Datenganzheit gefährdet ist. Zweitens wird eine "muß erfolgreich abschließen"-Gruppe MCS identifiziert, die aus jenen Operationscoden besteht, deren zugeordnete Funktionen genau abgeschlossen werden müssen. Wenn irgendwelche Funktionen eines "muß erfolgreich abschließen"-Operationscode nicht abgeschlossen werden, dann wird angenommen, daß die Datenganzheit gefährdet ist.
- Bei der in Fig. 1 gezeigten Ausführungsform kombiniert das System diese beiden Gruppen zu einer einzelnen Gruppe und erzeugt ein Fehlersignal, das eine Fehlerbedingung angibt, wenn der Pipeline-Ende-Operationscode vom Register 19 in der "muß nicht unbeabsichtigt durchführen"-Gruppe, in der "muß erfolgreich abschließen"-Gruppe oder mit einem Hamming-Abstand von eins von irgendeinem Operationscode in irgendeiner dieser Gruppen entfernt ist und wenn ein Fehler in irgendeinem der Register aufgetreten ist.
- Deshalb wird in Antwort auf eine Klasse von möglichen Fehlern, die auf der Grundlage der einen Kopie des Operationscodes auftreten könnte und beim Erkennen eines Fehlers in irgendeiner der Kopien das Signal auf der Leitung 56 erzeugt, das anzeigt, daß eine Fehlerbedingung vorliegt.
- Die bevorzugte Ausführungsform ist ferner gekennzeichnet durch Abteilen der Operationscode, die in die "muß nicht unbeabsichtigt durchführen"-Gruppe oder die "muß erfolgreich abschließen"-Gruppe fallen, von weniger empfindlichen Operationscoden, die von dem System verwendet werden. Durch das Abteilen aller Bit-Kombinationen, die durch einen einzelnen Bit-Fehler in einem Operationscode in der "muß nicht unbeabsichtigt durchführen"- oder der "muß erfolgreich abschließen"-Gruppe erzeugt werden könnten, werden aufgehoben oder nur für selten ausgeführte Operationscode verwendet. Auf diese Weise kann ein weniger empfindlicher Operationscode nicht zu einem Operationscode in der empfindlicheren Gruppe aufgrund eines einzelnen Bit-Fehlers mißlingen.
- Demgemäß sind alle Operationscode in den empfindlichen Gruppen so kodiert, daß sie wenigstens einen Hamming-Abstand von 2 von den Operationscoden in den weniger empfindlichen Gruppen entfernt sind.
- Tabelle 1 stellt einen Satz von 8-Bit-Operationscoden dar, der in eine empfindlichere Gruppe und eine weniger empfindlichere Gruppe unterteilt ist, wobei die empfindlichere Gruppe einen Hamming-Abstand von 2 von allen Operationscoden in der weniger empfindlichen Gruppe entfernt aufweist. Irgendwelche Operationscode die in einen Hamming-Abstand von 1 von der empfindlicheren Gruppe fallen und die nicht als Operationscode in der empfindlicheren Gruppe verwendet werden, sind Operationscode, die nicht zugeordnet werden sollen oder, wenn sie zugeordnet sind, nur selten verwendet werden. Tabelle 1 Unterteilungsbeispiel von Operationscoden A. "empfindlichere Gruppe" Code Parität B. "weniger empfindliche Gruppe" Code Parität
- Um ein System mit mehr als zwei Operationscode-Gruppen auszulegen, ist es erforderlich, die Gruppen zu unterteilen, daß sie einen Hamming-Abstand von 3 aufweisen; das heißt jeder Operationscode in einer Gruppe weist einen Hamming- Abstand von drei von irgendeinem Operationscode in einer unterschiedlichen Gruppe auf und alle Operationsgruppen dazwischen sind ungültig. Dies ermöglicht eine beliebige Anzahl von Gruppen zu definieren.
- Mit diesem Abstand-Drei-Schema kann die Pipeline-Ende-Logik genau sagen, von welche Gruppe der Operationscode kam. Wenn der Pipeline-Ende-Operationscode keinen Fehler zeigt, ist die Quellengruppe bekannt (trivial). Wenn der Pipeline-Ende- Operationscode einen Fehler zeigt, dann ist es leicht gut bekannte Fehlerkorrekturtechniken zu verwenden, um die Quellengruppen zu bestimmen. Man beachte, daß wir weiter die Parität für den gesamten Operationscode verwenden könnten, um irgendwo in dem Code einen Fehler zu erfassen. Man beachte auch, daß dieses Schema auch nur bei einzelnen Fehlern arbeitet.
- Dieses Abstand-Drei-Verfahren kann auch im Zwei-Gruppen-Fall angewendet werden; es hat eine etwas bessere Überdeckung und etwas höhere Kosten als das Abstand-Zwei-Verfahren.
- Das folgende ist ein Kodierbeispiel mit vier bestimmten Gruppen (die x stellen Bits dar, um das besondere Wort in der Gruppe zu kodieren):
- Gruppe 1 : 00000xxxxxxxx
- Gruppe 2 : 01011xxxxxxxx
- Gruppe 3 : 10101xxxxxxxx
- Gruppe 4 : 11110xxxxxxxx
- Fig. 2 stelle eine alternative Ausführungsform der Erfindung dar, bei der die Operationscode in der "muß nicht unbeabsichtigt durchführen"-Gruppe MNPU und die Operationscode in der "muß erfolgreich abschließen"-Gruppe MCS nicht derselbe Satz von Operationscoden ist, wie es in dem Fall der Ausführungsform der Fig. 1 war. Um die Beschreibung dieser zweiten Ausführungsform zu vereinfachen, zeigt Fig. 2 eine Datenverarbeitungsvorrichtung, die dieselben Bezugzeichen für die gleichen Teile verwendet, die in Fig. 1 verwendet worden sind. Eine ins einzelne gehende Beschreibung der Datenverarbeitungsvorrichtung 10 wird nicht erneut gegeben, denn wie man aus den Figuren ersehen kann, sind die Funktionen mit Ausnahme der unten erörterten dieselben. Die Vorrichtung in Fig. 2 enthält auch die Einrichtung 30 zum Erzeugen eines Fehlersignals auf der Leitung 53, das einen Fehler in irgendeiner der jeweiligen Kopien des Steuerwortes anzeigt. Die Einrichtung 30 schließt die Fehler-Pipeline 54 ebenfalls ein.
- Der Unterschied zwischen der Ausführungsform der Erfindung, die in Fig. 2 gezeigt ist, und der in Fig. 1 gezeigten, kann in der Pipeline-Ende-Stufe 13 gesehen werden. Der Dekodierer 25 enthält eine Einrichtung zum Analysieren der einen Kopie des Operationscodes vom Register 19, um zu bestimmen, ob er in einer der zwei Unterklassen ist. Die erste Unterklasse schließt alle Operationscode in der "muß erfolgreich abschließen"-Gruppe oder mit einem Hamming-Abstand von 1 von der "muß nicht unbeabsichtigt durchführen"-Gruppe (MCS + MNPUH1). Beim Erkennen eines Operationscodes, der in die erste Unterklasse fällt, wird auf der Leitung 80 ein Signal zugeführt. Die zweite Unterklasse schließt alle Operationscode ein, die in die "muß nicht unbeabsichtigt durchführen"- Gruppe fallen oder die einen Hamming-Abstand von 1 von der "muß vollständig abschließen"-Gruppe (MNPU+MCSH1) haben. Beim Erkennen eines Operationscodes in der zweiten Unterklasse wird auf der Leitung 81 ein Signal erzeugt.
- Zusätzlich ist eine Paritäts-Prüfeinrichtung 82 verbunden, die eine Kopie des Pipeline-Ende-Operationscodes vom Register 19 zu erhalten. Beim Erkennen eines Fehlers wird ein wahr-Signal auf der Leitung 83 zugeführt und ein falsch- Signal wird auf der Leitung 84 zugeführt. Wenn kein Fehler vorliegt, wird ein wahr-Signal auf der Leitung 84 zugeführt, während ein falsch-Signal auf der Leitung 83 zugeführt wird. Die Einrichtung 90 zum Erzeugen eines Signals, das eine Fehlerbedingung auf der Leitung 91 anzeigt, enthält ein erstes UND-Tor 92 und ein zweites UND-Tor 93. Die Eingänge zu dem ersten UND-Tor schließen die Leitung 80 ein, die ein Signal zuführt, das anzeigt, daß der Operationscode im Register 19 in die erste Unterklasse fällt, die die "muß erfolgreich abschließen"-Gruppe und Operationscode mit einem Hamming-Abstand von 1 von der "muß nicht unbeabsichtigt durchführen"-Gruppe enthält. Der zweite Eingang schließt die Leitung 84 ein, die einen komplementären Ausgang der Paritäts-Prüfeinrichtung 82 liefert, der wahr wird, wenn kein Fehler in der Kopie des Operationscodes im Register 19 vorliegt. Der dritte Eingang ist das Fehlersignal von der Leitung 53, das das Auftreten eines Fehlers in irgendeiner der Mehrzahl von Kopien des Operationscodes anzeigt. Demgemäß geht der Ausgang 94 des UND-Tor 92 nach wahr, wenn kein Fehler in der Kopie des Operationscodes vom Register 19 vorliegt, ein Fehler irgendwo in der Mehrzahl von Kopien auftrat und der Operationscode vom Register 19 in die erste Unterklasse fällt.
- Die Eingänge zum UND-Tor 93 schließen die Leitung 81 ein, die anzeigt, daß der Operationscode im Register 19 in die zweite Unterklasse fällt, die die "muß nicht unbeabsichtigt durchführen"-Gruppe und Operationscode mit einem Hamming- Abstand von 1 von der "muß erfolgreich abschließen"-Gruppe enthält. Der zweite Eingang ist die Leitung 83 von der Paritäts-Prüfeinrichtung 82, die beim Erkennen eines Fehlers in der Kopie des Operationscodes vom Register 19 hoch geht. Der dritte Eingang zum UND-Tor 93 ist die Leitung 53, die das Auftreten eines Fehlers in irgendeiner der Mehrzahl von Kopien des Operationscodes zeigt. Demgemäß geht der Ausgang 95 des UND-Tors 93 nach wahr, wenn ein Fehler in dem Operationscode vom Register 19 vorliegt, der Operationscode vom Register 19 in der zweiten Unterklasse ist und ein Fehler irgendwo in der Mehrzahl von Registern aufgetreten ist. Die Signale auf den Leitungen 94 und 95 werden als Eingänge dem ODER-Tor 96 zugeführt, das an seinem Ausgang auf Leitung 91 das Fehlersignal zuführt, das die Fehlerbedingung anzeigt.
- Der Dekodierer 25 in beiden Ausführungsformen der Fig. 1 und Fig. 2 kann als ein Tabelle-Nachsehmechanismus ausgeführt werden, der in einer Tabelle, wie in einer Nurlese-Speichereinrichtung, eine Liste aller Operationscode speichert, die sich in der Klasse möglicher Fehler ergeben könnten, die dekodiert werden sollen. Die Kopie des Operationscodes vom Register 19 wird dann gegen alle Operationscode in der Tabelle verglichen, um zu bestimmen, ob eine Übereinstimmung auftritt. Beim Erfassen einer Übereinstimmung wird das Signal erzeugt, um anzuzeigen, daß die Klasse möglicher Fehler, die auf der Grundlage des Operationscodes vom Register 19 auftreten könnte, eine schwerwiegende ist. Natürlich könnte es andere Ausführungen des Dekoders 25 geben, wie es auf dem Gebiet der Technik bekannt ist.
- Die obenbeschriebene Erfindung arbeitet, nicht korrigierbare Operationscode in Datenverarbeitungsvorrichtungen zu klassifizieren und deren Wirkungen abzumildern. Die Erfindung schließt das Unterteilen des Operationscoderaumes so ein, daß sich die empfindlichsten Operationscode mit einem Hamming-Abstand von mehr als 1 von den weniger empfindlichen Operationscoden befinden. Diese Trennung ist für den Dekodierer für die Schadensklassifizierung von Bedeutung. Ferner minimiert diese Unterteilung die Größe des wahrscheinlich auftretenden Schadens, weil weniger empfindliche Operationscode, die der Hauptanteil möglicher Operationscode sind, aufgrund von einzelnen Bit-Fehlern nicht zu einem empfindlicheren Operationscode mißlingen können.
- Die Erfindung ist besonders für Pipeline-Vorrichtungen geeignet, indem eine Operationscode-Fehlerpipeline 54 eingeschlossen wird, die Stufe für Stufe der Datenverarbeitungs- Pipeline entspricht. Alle Operationscode-Fehler, die in irgendeiner Stufe der Pipeline erkannt werden, werden synchron in die Operationscode-Fehlerpipeline zur Lieferung am Pipeline-Ende hineingeführt.
- Schließlich wird eine Pipeline-Ende-Fehleranalyse durchgeführt, wie es im einzelnen oben beschrieben wurde.
- Man beachte, daß die oben beschriebenen Ausgestaltungen konservativ beim Klassifizieren von Schaden sind. Beispielsweise wird, wenn die Pipeline-Ende-Kopie des Operationscodes keinen Fehler zeigt und in einem Hamming-Abstand von 1 von irgendeinem Operationscode ist, der in der "muß nicht unbeabsichtigt durchführen"-Gruppe ist, dann wird ein nicht wieder herstellbarer Schaden angenommen. Dies bewirkt die Erzeugung von einigen Signalen für einen nicht wiederherstellbaren Schaden selbst dann, wenn kein nicht wiederherstellbarer Schaden aufgetreten war. Jedoch kann in einem unstrukturierten Operationscoderaum nahezu jeder Operationscode einen Hamming-Abstand von 1 von wenigstens einem "muß nicht unbeabsichtigt durchführen"-Operationscode sein. Indem der Operationscoderaum so strukturiert wird, daß die empfindlichen Operationscode (typischerweise eine geringe Anzahl) wenigstens einen Hamming-Abstand von 2 von den weniger empfindlichen aufweisen, dann sind tatsächlich die meisten Operationscode, die ein Bit von irgendeinem "muß nicht unbeabsichtigt durchführen"-Operationscode oder einem "muß zufriedenstellend abschließen"-Operationscode entfernt sind, selbst in diesen empfindlichen Gruppen.
- Bei den erörterten Ausführungsformen wird die Fehlererkennung unter Verwendung der Parität durchgeführt und nur Einzelbit-Fehler werden erfaßt. Ferner kann die Vorrichtung nur sicherstellen, richtig zu arbeiten, wenn es nur einen Fehler bei allen den Kopien des Operationscode gegeben hat. Jedoch kann die Erfindung, wie es auf dem Gebiet der Technik bekannt ist, an andere umfassendere oder unterschiedliche Fehlererkennungsschemata angepaßt werden.
- Gemäß der Erfindung wird eine beträchtliche Leistungsverstärkung bei relativ geringen Hardware-Kosten erreicht. Die geschaffene Leistungsverstärkung ist bei Systemen größer, bei denen die Häufigkeit der Verwendung und die Anzahl der Operationscode, die in die empfindlichere Gruppe oder Gruppen fällt, verglichen mit den Parametern für die weniger empfindliche Gruppe oder Gruppen klein ist.
Claims (11)
1. Eine Vorrichtung zum Erkennen einer Fehlerbedingung bei
der Ausführung eines Steuerwortes, das in einer
Datenverarbeitungsvorrichtung erzeugt wird, die eine
Mehrzahl von Registern (15-17, 19-21) einschließt, die
verbunden sind, entsprechende Kopien des Steuerwortes
zur Ausführung in Abschnitten der
Datenverarbeitungsvorrichtung zu erhalten, gekennzeichnet durch:
eine erste Einrichtung (31, 36, 39, 45, 46, 47),
die mit der Mehrzahl von Registern verbunden ist und
auf die entsprechenden Kopien des Steuerwortes zum
Erfassen eines Fehlers in irgendeiner der entsprechenden
Kopien anspricht;
eine zweite Einrichtung (25), die mit einem der
Mehrzahl von Registern gekoppelt ist und auf die eine
Kopie des Steuerwortes in dem einen Register zum
Analysieren der einen Kopie anspricht, um eine Klasse
möglicher Fehler zu identifizieren; und
eine Einrichtung (57), die mit der ersten und der
zweiten Einrichtung gekoppelt ist und auf das Erkennen
eines Fehlers in irgendeiner der entsprechenden Kopien
und die Klasse der möglichen Fehler zum Erzeugen eines
die Fehlerbedingung anzeigenden Signals anspricht.
2. Die Vorrichtung des Anspruches 1, in der das Steuerwort
ein Operationscode und ein Paritätsbit für den
Operationscode einschließt; und
die erste Einrichtung zum Erkennen eines Fehlers
eine Einrichtung zum Erkennen von Paritätsfehlern in
dem Operationscode einschließt.
3. Eine Vorrichtung zum Erkennen einer Fehlerbedingung am
Ende einer Pipeline-Stufe in einer
Datenverarbeitungsvorrichtung
mit einer Pipeline, die ein Steuerwort
erzeugt, das durch eine Mehrzahl von Pipeline-Stufen
(11, 12, 13) durchgestuft wird, die eine erste Stufe
(11) und eine Pipeline-Ende-Stufe (13) enthalten, wobei
die erste Stufe wenigstens ein Register (15) enthält,
das eine Kopie des Steuerwortes erhält, wobei jede
andere Stufe (12, 13) wenigstens ein Register (16, 17,
19, 20, 21) enthält, das verbunden ist, um eine
entsprechende Kopie des Steuerwortes von einem Register in
einer vorhergehenden Stufe zu erhalten, gekennzeichnet
durch:
eine Fehlersignal-Pipeline enthaltend
eine Einrichtung (31), die mit der ersten Stufe
zum Erzeugen eines Erste-Stufe-Fehlersignals (32)
verbunden ist, das einen Fehler in irgendeiner der Kopien
des Steuerwortes in Registern (15) der ersten Stufe
anzeigt, und eine Einrichtung (35) zum Speichern des
Erste-Stufe-Fehlersignals;
eine Einrichtung (36, 39), die mit entsprechenden
anderen Pipeline-Stufen (12) als der ersten (11) und
der Pipeline-Ende-Stufe (13) verbunden ist und ein
vorausgehendes Stufenfehlersignal (42) erhält, um ein
entsprechendes Stufenfehlersignal zu erzeugen, das
einen Fehler in irgendeiner der Kopien des Steuerwortes
in den Registern (16, 17) der jeweiligen Pipeline-Stufe
oder in irgendeiner vorhergehenden Stufe anzeigt, und
eine Einrichtung (38) zum Speichern des entsprechenden
Stufenfehlersignals; und
eine Einrichtung (51), die mit der Pipeline-Ende-
Stufe verbunden ist und ein vorhergehendes
Stufenfehlersignal (52) zum Erzeugen eines
Pipeline-Ende-Stufenfehlersignals erhält, das einen Fehler in irgendeiner
der Kopien des Steuerwortes in irgendeinem der Register
in irgendeiner der Stufen der Pipeline anzeigt;
eine Steuerwort-Analysiereinrichtung (25) die mit
einem (19) der Mehrzahl von Registern in der Pipeline-
Ende-Stufe verbunden ist und auf die eine Kopie des
Steuerwortes in dem einen Register anspricht, um die
eine Kopie zu analysieren, um eine Klasse möglicher
Fehler zu identifizieren; und
eine Einrichtung (57) zum Erzeugen eines die
Fehlerbedingung anzeigenden Signals, die mit einer
Fehlersignal-Pipeline (51) und der
Steuerwortanalysiereinrichtung (25) gekoppelt ist und auf das Pipeline-Ende-
Stufenfehlersignal (53) und die Klasse der möglichen
Fehler (55) anspricht.
4. Die Vorrichtung des Anspruches 3, in der das Steuerwort
einen Operationscode und ein Paritätsbit für den
Operationscode einschließt; und
die entsprechende Einrichtung zum Erzeugen von
Stufenfehlersignalen einer Einrichtung zum Erkennen von
Paritätsfehlern in dem Operationscode einschließt.
5. Die Vorrichtung des Anspruches 1 oder 3, in der es eine
Mehrzahl möglicher Steuerwörter gibt, wobei die
Mehrzahl eine empfindliche Gruppe von Steuerwörtern, die
beim Auftreten eines Fehlers zu der Fehlerbedingung
führen könnte, und eine weniger empfindliche Gruppe von
Steuerwörtern einschließt, die beim Auftreten eines
Fehlers nicht zu der Fehlerbedingung führen würden; und
die Einrichtung (25) zum Analysieren der einen
Kopie des Steuerwortes eine Einrichtung zum Erkennen
einschließt, ob die eine Kopie in der empfindlichen
Gruppe eingeschlossen war.
6. Die Vorrichtung des Anspruches 5, in der die
Steuerwörter in der weniger empfindlichen Gruppe logisch von
den Steuerwörtern in der empfindlichen Gruppe so
abgeteilt sind, daß ein einzelner Fehler, der ein
Steuerwort in der weniger empfindlichen Gruppe ändert, kein
Steuerwort in der empfindlichen Gruppe ergeben kann.
7. Die Vorrichtung des Anspruches 1 oder 3, in der die
Einrichtung zum Analysieren der einen Kopie des
Steuerwortes eine Einrichtung zum Erkennen einschließt, ob
ein Fehler in der einen Kopie aufgetreten ist oder
nicht; und
die Einrichtung zum Erzeugen eines Signals, das
die Fehlerbedingung anzeigt, auf das Erkennen
anspricht, ob ein Fehler in der einen Kopie aufgetreten
ist oder nicht.
8. Die Vorrichtung des Anspruches 1 oder 3, in der es eine
Mehrzahl von möglichen Steuerwörtern gibt, wobei die
Mehrzahl eine empfindliche Gruppe von Steuerwörtern,
die beim Auftreten eines Fehlers zu der Fehlerbedingung
führen könnten, und eine weniger empfindliche Gruppe
von Steuerwörtern einschließt, die beim Auftreten eines
Fehlers nicht zu der Fehlerbedingung führen würden; und
die empfindliche Gruppe von Steuerwörtern eine
erste Unterklasse, die in der Vorrichtung nicht
unbeabsichtigt durchgeführt werden soll, und eine zweite
Unterklasse einschließt, die erfolgreich abgeschlossen
werden muß, sobald sie von der
Datenverarbeitungsvorrichtung erzeugt wird; und wobei die Einrichtung zum
Analysieren der einen Kopie des Steuerworts enthält;
und
eine Einrichtung zum Erkennen, ob ein Fehler in
der einen Kopie aufgetreten ist oder nicht;
eine Einrichtung zum Erkennen, ob die eine Kopie
in einer ersten Gruppe enthalten ist oder nicht, die
die erste Unterklasse und alle Steuerwörter mit einem
Hamming-Abstand von 1 von der zweiten Unterklasse
einschließt; und
eine Einrichtung zum Erkennen, ob die eine Kopie
in einer zweiten Gruppe eingeschlossen ist oder nicht,
die die zweite Unterklasse und alle Steuerwörter mit
einem Hamming-Abstand von 1 von der ersten Unterklasse
einschließt; und
wobei die Einrichtung zum Erzeugen eines Signals,
das die Fehlerbedingung anzeigt, eine Einrichtung zum
Ermöglichen des Signals einschließt, wenn die eine
Kopie in die erste Gruppe fällt und ein Fehler in der
einen Kopie vorhanden ist und wenn die eine Kopie in
die zweite Gruppe fällt und ein Fehler in der einen
Kopie nicht vorhanden ist.
9. Die Vorrichtung des Anspruches 8, in der die
Steuerwörter in der weniger empfindlichen Gruppe logisch mit
einem Hamming-Abstand von wenigstens zwei von den
Steuerwörtern in der empfindlichen Gruppe abgeteilt
sind.
10. Die Vorrichtung des Anspruches 1 oder 3, in der es eine
Mehrzahl von Gruppen von Steuerwörtern gibt, wobei die
Gruppen logisch so abgeteilt sind, daß ein einzelner
Fehler in irgendeinem Steuerwort in einer Gruppe nicht
zu einer unbeabsichtigten Ausführung eines Steuerworts
in einer anderen Gruppe führt; und
die Analysiereinrichtung auf die Gruppe anspricht,
von (failed from) das Steuerwort fehlerhaft war oder zu
der das Steuerwort mißlang (failed to).
11. Die Vorrichtung des Anspruches 1 oder 3, bei der es
eine Mehrzahl von Gruppen von Steuerwörtern gibt, wobei
die Gruppen logisch durch einen Hamming-Abstand von
wenigstens drei so abgeteilt sind, daß ein Einzelfehler
in irgendeinem Steuerwort in einer Gruppe nicht zu
einer unbeabsichtigten Ausführung eines Steuerwortes in
einer anderen Gruppe führt; und
die Analysiereinrichtung auf die Gruppe anspricht,
von der das Steuerwort mißlang (failed from).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/897,922 US4745605A (en) | 1986-08-19 | 1986-08-19 | Control word error detection and classification |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3786853D1 DE3786853D1 (de) | 1993-09-09 |
DE3786853T2 true DE3786853T2 (de) | 1994-01-20 |
Family
ID=25408665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE87307261T Expired - Fee Related DE3786853T2 (de) | 1986-08-19 | 1987-08-17 | Gerät zur Erkennung und Klassifizierung von Steuerwortfehlern. |
Country Status (3)
Country | Link |
---|---|
US (1) | US4745605A (de) |
EP (1) | EP0257952B1 (de) |
DE (1) | DE3786853T2 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3076044B2 (ja) * | 1988-07-27 | 2000-08-14 | 日本電気株式会社 | パイプラインのエラー情報記憶方式 |
JPH0719211B2 (ja) * | 1988-10-08 | 1995-03-06 | 日本電気株式会社 | クロック制御方式 |
KR930001056B1 (ko) * | 1988-11-10 | 1993-02-13 | 미쯔비시덴끼 가부시끼가이샤 | 하드웨어 소터유니트 및 그의 에러수집방법 |
JP2890857B2 (ja) * | 1991-01-21 | 1999-05-17 | 日本電気株式会社 | オンライン情報処理システム |
US5893049A (en) * | 1996-08-06 | 1999-04-06 | Pacesetter, Inc. | Rapid response voltage threshold determination circuit for electrophysiology diagnostic device |
US6463521B1 (en) * | 1999-06-23 | 2002-10-08 | Sun Microsystems, Inc. | Opcode numbering for meta-data encoding |
US6779101B1 (en) * | 2000-03-07 | 2004-08-17 | University Of Washington | Method and apparatus for processing compressed VLIW subinstruction opcodes |
US8589770B2 (en) * | 2007-02-26 | 2013-11-19 | Ati Technologies Ulc | Robust control/delineation in serial streams |
US7477169B2 (en) * | 2007-02-26 | 2009-01-13 | Ati Technologies Ulc | Robust control/delineation in serial streams |
FR3012235B1 (fr) | 2013-10-17 | 2017-06-16 | St Microelectronics Sa | Procede de securisation d'un jeu d'instructions executables et/ou d'un schema d'adressage d'un systeme informatique et systeme correspondant |
KR20190037534A (ko) * | 2017-09-29 | 2019-04-08 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1115490B (de) * | 1960-04-11 | 1961-10-19 | Olympia Werke Ag | Verfahren und Anordnung zur Gueltigkeitspruefung von in einem binaeren Exzessschluessel dargestellten Informationen |
IT1046598B (it) * | 1974-05-16 | 1980-07-31 | Honeywell Inf Systems | Interfaccia di connessione di apparecchiature periferiche a un calcolatore provvista di meccanismi di segnalazione e di distinzione tradiversi tipi di errore |
GB1506972A (en) * | 1976-02-06 | 1978-04-12 | Int Computers Ltd | Data processing systems |
US4346435A (en) * | 1979-03-23 | 1982-08-24 | Burroughs Corporation | Pipelined interpretive digital data processor comprised of a multi-level hierarchy of processors |
US4253147A (en) * | 1979-04-09 | 1981-02-24 | Rockwell International Corporation | Memory unit with pipelined cycle of operations |
US4414669A (en) * | 1981-07-23 | 1983-11-08 | General Electric Company | Self-testing pipeline processors |
US4498136A (en) * | 1982-12-15 | 1985-02-05 | Ibm Corporation | Interrupt processor |
-
1986
- 1986-08-19 US US06/897,922 patent/US4745605A/en not_active Expired - Fee Related
-
1987
- 1987-08-17 DE DE87307261T patent/DE3786853T2/de not_active Expired - Fee Related
- 1987-08-17 EP EP87307261A patent/EP0257952B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0257952A2 (de) | 1988-03-02 |
US4745605A (en) | 1988-05-17 |
DE3786853D1 (de) | 1993-09-09 |
EP0257952B1 (de) | 1993-08-04 |
EP0257952A3 (en) | 1990-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112011100371B4 (de) | Verfahren, Vorrichtung und Computerprogrammprodukt zum Decodieren eines Codeworts | |
DE3850192T2 (de) | Verfahren und Vorrichtung zur Fehlerkorrektur bei gespeicherten Daten. | |
DE69220818T2 (de) | Verfahren und Einrichtung zur Fehlererkennung in Recherspeichern versehen mit Mehrfach-bit-Ausgängen | |
DE2942998C2 (de) | Fehler-Korrektur- und Erkennungs-Anordnung | |
DE2030760C2 (de) | Paritätsprüfschaltung für eine Speicherschaltung | |
DE2430464A1 (de) | Einrichtung zur fehlergesicherten datenuebertragung | |
DE69126057T2 (de) | Ein Informationsverarbeitungsgerät mit einer Fehlerprüf- und Korrekturschaltung | |
DE2060643B2 (de) | Schaltungsanordnung zur Korrektur von Einzelfehlern | |
DE3786853T2 (de) | Gerät zur Erkennung und Klassifizierung von Steuerwortfehlern. | |
DE102006005817B4 (de) | Fehlererkennungsvorrichtung für einen Adressdecoder und Vorrichtung zur Fehlererkennung für einen Adressdecoder | |
DE69904618T2 (de) | Detektionstechnik von speicherabschnittfehlern und einzel-, doppel und triplebitfehlern | |
DE2157829C2 (de) | Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern | |
DE68918840T2 (de) | Fehlererkennung für teilschreiboperationen für speicher. | |
DE69029164T2 (de) | Vorrichtung und Verfahren zum Ersetzen der Parität | |
DE1959231A1 (de) | Verfahren und Vorrichtung zur Korrektur von bis zu drei Fehlern eines aus 23 Bits bestehenden Codewortes | |
WO2004064075A1 (de) | Verfahren zur erkennung und/oder korrektur von speicherzugriffsfehlern und elektronische schaltungsanordnung zur durchführung des verfahrens | |
DE112007003639B4 (de) | Verfahren und System zum Erfassen einer Störung in einer Fehlerkorrektureinheit | |
DE3750756T2 (de) | Ausführung von Fehlererkennung unter Verwendung eines ungebrauchten Modulo-m-Kodes. | |
DE2655653C2 (de) | Anordnung zur Feststellung der richtigen Zuordnung von Adresse und Speicherwort in einem wortorganisierten Datenspeicher | |
DE2222350B2 (de) | Fehlerdiagnoseeinrichtung fuer eine zeichenerkennungsmaschine und verfahren zu deren betrieb | |
DE1937259C3 (de) | Selbstprüf ende Fehlererkennungsschaltung | |
DE2908373C2 (de) | ||
DE69637427T2 (de) | Verfahren und Gerät zur Erkennung doppelter Eintragungen in einer Nachschlagtabelle | |
DE3855174T2 (de) | Selbstprüfung der Paritätsregenerierung | |
DE2915113A1 (de) | Busvorrichtung fuer ein datenverarbeitendes system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |