WO2005036566A1

WO2005036566A1 - 積層コイル部品およびその製造方法

Info

Publication number: WO2005036566A1
Application number: PCT/JP2004/012987
Authority: WO
Inventors: Eiichi Maeda; Hiroshi Tanaka; Takahiro Yamamoto
Original assignee: Murata Manufacturing Co., Ltd.
Priority date: 2003-10-10
Filing date: 2004-09-07
Publication date: 2005-04-21
Also published as: US20060049905A1; JP4492540B2; CN100356489C; JPWO2005036566A1; CN1701398A; KR100664999B1; KR20050084853A; US7176772B2

Abstract

　小型化および薄型化を実現しながらも高いＬ取得効率を確保し、かつ、バイアホール間における絶縁抵抗の低下を防止した積層コイル部品と、その製造方法とを提供する。　積層コイル部品１は、複数の帯状電極２と、帯状電極２の端部同士を接続するバイアホール３とからなるコイル導体４が、略直方体形状を有するセラミック積層体５の内部に設けられたものであって、コイル導体４の軸心方向は、セラミック積層体５の積層方向（厚み方向）Ｘおよび長さ方向Ｙのいずれとも直交する方向であるセラミック積層体５の幅方向Ｚと一致している。製造方法は、帯状電極２または／およびバイアホール３が形成されたセラミックグリーンシート７と、外部電極６の下地となる導体パターンが印刷されたセラミックグリーンシート７とを積層した後、圧着して焼成する工程を含んでいる。

Description

明細書

積層コイル部品およびその製造方法

技術分野

[0001] 本発明は積層コイル部品およびその製造方法に係り、特には、セラミック積層体の内部におけるコイル導体の配置状態に関する。

背景技術

[0002] 積層コイル部品の一例としては、特許文献 1で開示された縦積層横卷型のチップィンダクタがある。図 11で示すように、チップインダクタ 31は、略直方体形状とされたセラミック積層体 32の内部に、積層方向（厚み方向） Xと直交する一方向を軸芯方向とするコイル導体 33が設けられたものである。つまり、セラミック積層体 32の長さ方向 Y と一致した方向を軸芯方向とするコイル導体 33がセラミック積層体 32の内部に設けられている。また、セラミック積層体 32内の上側位置および下側位置に帯状電極 34 が形成されている。そして、帯状電極 34とコイル導体 33は、セラミック積層体 32内のそれぞれの端部同士が、セラミック積層体 32をその厚み方向 Xに貫通して形成されたバイァホール 35を介して接続された構造とされている。

[0003] ノィァホール 35は、セラミック積層体 32を構成するためのセラミックグリーンシートそれぞれの所定位置ごとに貫通孔を形成し、これら貫通孔の内部に Agペースト等のような導体 (導電ペースト）を充填して形成されたものである。セラミックグリーンシートとしては、例えば、フェライトシート等があげられる。また、セラミック積層体 32の上側の端部位置に形成された帯状電極 34の各々は、セラミック積層体 32の長さ方向 Yにおける端面まで引き出されており、セラミック積層体 32の端面を被覆して形成された外部電極 37と各別に接続されている。

[0004] 一方、このチップインダクタ 31が備えるセラミック積層体 32を作製する際には、図示してヽな、が、バイァホール 35のみが形成されたセラミックグリーンシートの多数枚が積層方向 Xの中央位置に配置される。そして、その上側位置および下側位置に対して帯状電極 34およびバイァホール 35が形成されたセラミックグリーンシートの複数枚が配置される。そして、その上側位置および下側位置に対しては、帯状電極 34およびバイァホール 35の!、ずれもが形成されて!ヽな、複数枚のセラミックグリーンシート力 Sさらに配置される。

[0005] その後、セラミックグリーンシートが積層されてなるシート積層体を積層方向 Xに沿つて一体的に圧着し、かつ、引き続いて焼成すると、セラミック積層体 32が得られる。さら〖こ、このセラミック積層体 32の端面上に外部電極 37を導電ペーストをディップ処理して焼き付けると、 V、わゆる端面ディップ品としてのチップインダクタ 31が完成する特許文献 1：特開 2002-252117号公報

発明の開示

発明が解決しょうとする課題

[0006] ここで、積層コイル部品におけるコイルの L (インダクタンス）取得効率について、検討する。例えば、前記した従来のチップインダクタ 31におけるコイル導体 33の L取得効率が良好になるのは、コイル導体 33の内側面積と外側面積とが同等であるときである。つまり、これらの面積比率が 1 : 1に近くなるよう設計している場合に最も良好となる。

[0007] また、チップインダクタ 31の設計時においては、いくつかの考慮すべき制約事項がある。すなわち、セラミック積層体 32の内部に配置されるコイル導体 33の厚み方向 X における上側位置および下側位置に配置されて外装部分となるセラミックグリーンシートは、 Ag拡散を防止するため、ある程度以上の外装厚みのあることが必要とされる。また、積層ずれや切断 (カット)ずれが発生した場合でも、帯状電極 34やバイァホール 35が外部にまで露出してしまうのを防止する必要上、セラミック積層体 32の幅方向 Zにおける必要最小限のサイドギャップを確保しておかなければならない。

[0008] そして、チップインダクタ 31の外形サイズが小さ、場合ほど、これらの制約事項は大きく作用する。その結果、コイル導体 33の内側面積と外側面積とが同等であるように設計することは力なり困難となる。

[0009] また、チップインダクタ 31が備えるセラミック積層体 32は、多数枚のセラミックダリーンシートを積層して圧着し、さらに、カットしたものを焼成することによって作製される。ところが、その圧着時においては、一般的にバイァホール 35となる貫通孔に充填された導体の方が、セラミックグリーンシートよりも潰れ難いのである。そのため、これらの導体が、わば圧着時の押圧力に抗する柱体のように作用し、バイァホール 35が押圧力を支えるような状態となってしまう。

[0010] 従って、バイァホール 35同士が近接しあって配置された周辺部に位置するセラミツク部分には、バイァホール 35から離間した位置にあるセラミック部分に比し、より小さな押圧力しか作用し得ないこととなる。そして、押圧力が不足する結果、バイァホール 35近傍のセラミック部分では、焼成時における焼成不足ゃデラミネーシヨン等が発生し易くなつてしまう。また、バイァホール 35となる導体の Agがセラミック部分に拡散し易くなり、バイァホール 35同士間の絶縁抵抗が低下することも起こる。

[0011] 本発明はこれらの問題点に鑑みて創案されたものであって、小型化および薄型化を実現しながらもコイル導体の内側面積と外側面積とを同等として高い L取得効率を確保することを可能とし、かつ、バイァホール同士間における絶縁抵抗の低下を有効に防止することができる積層コイル部品と、その製造方法とを提供することを目的としている。

課題を解決するための手段

[0012] 請求項 1記載の本発明に係る積層コイル部品は、複数の帯状電極と、これら帯状電極の所定の端部同士を接続するバイァホールとからなるコイル導体力略直方体形状を有するセラミック積層体の内部に設けられてなるものであって、前記コイル導体の軸心方向は、前記セラミック積層体の積層方向（厚み方向）および長さ方向のいずれとも直交する方向である前記セラミック積層体の幅方向と一致していることを特徴とする。すなわち、この際におけるコイル導体の軸心方向は、前記セラミック積層体の積層方向（厚み方向）と垂直であり、かつ、前記セラミック積層体の長さ方向とも垂直になつている。

[0013] 請求項 2に記載の本発明に係る積層コイル部品は請求項 1に記載したものであつて、前記コイル導体の端部と接続される外部電極を、前記セラミック積層体の積層方向における主表面の長さ方向の端部位置に形成していることを特徴とする。

[0014] 請求項 3に記載の本発明に係る積層コイル部品は請求項 2に記載したものであつて、前記外部電極は、前記バイァホールが形成された領域を被覆した状態で形成されていることを特徴とする。

[0015] 請求項 4に記載の本発明に係る積層コイル部品の製造方法は請求項 3に記載の積層コイル部品を製造する方法であって、前記帯状電極または zおよびバイァホールが形成されたセラミックグリーンシートと、前記外部電極の下地となる導体パターンが印刷されたセラミックグリーンシートとを積層した後、圧着して焼成する工程を含んでいることを特徴とする。

発明の効果

[0016] コイル導体を内蔵してなる積層コイル部品の小型化および薄型化、特に、その低背化を実現するため、積層コイル部品の厚み寸法をその長さ寸法や幅寸法に比して小さくしたとき、コイル導体の軸心方向がセラミック積層体の長さ方向と一致していると、コイル導体の内側面積がその外側面積よりも極端に小さくなる。

[0017] 本発明の積層コイル部品では、積層コイル部品の一般的特性を利用して小型化および薄型化を実現した。そして、本発明に係る積層コイル部品は、その外装厚みとサイドギャップとを必要最小限まで小さくした場合でも高い L取得効率を確保することができ、これに伴って重畳特性を改善することができ、さらに、バイァホールの個数が従来よりも少なくて済むため、加工コストを安価にできる。

[0018] 請求項 1に記載した積層コイル部品にあっては、コイル導体の軸心方向をセラミック積層体の積層方向（厚み方向）および長さ方向のいずれとも直交する方向であるセラミック積層体の幅方向と一致させている。そのため、コイル導体の内側面積がその外側面積よりも極端に小さくなることを防止し、これらの面積を同等としてコイル導体の L 取得効率を高くすることができる。これに伴って重畳特性を改善することができ、バイァホールの個数が従来よりも少なくて済むため、加工コストが安価になるという効果も得られる。

[0019] 請求項 2に記載した積層コイル部品では、コイル導体の端部と接続される外部電極をセラミック積層体の積層方向における主表面の長さ方向の端部位置に形成している。すなわち、この積層コイル部品においては、外部電極をセラミック積層体の長さ方向における端面ではなぐその厚み方向の主表面に形成することが行われている。

[0020] 従来の積層コイル部品における外部電極は、セラミック積層体の端面をディップ処理して形成されるのが通常であり、セラミック積層体の主表面に外部電極を形成することは実行されていな力つた。しかし、本発明に係る積層コイル部品では、セラミック積層体の主表面に外部電極を形成して！/ヽるので、積層コイル部品を基板等に実装する場合、つまり、積層コイル部品の外部電極と基板等の配線パターンとを接続する場合における接続作業が容易になると、う効果が得られる。

[0021] すなわち、例えば、積層コイル部品の外部電極と基板等の配線パターンとをワイヤボンディングで接続したり、積層コイル部品の外部電極を基板等の配線パターン〖こバンプを介して対向させたうえで接合したりする等の作業が極めて容易に行える。なお、この際における外部電極は、バレル工程で削られたり剥がれたりするのを防止するため、セラミック積層体の主表面の端縁よりも内側の位置に形成されていることが好ましい。また、このような構造であれば、従来の端面ディップ品に比して浮遊容量が少なくなるとヽぅ利点も確保される。

[0022] 請求項 3に記載の本発明に係る積層コイル部品では、バイァホールが形成された領域を外部電極でもって被覆しているので、セラミック積層体の圧着時には、バイァホールのみならず、その周辺部のセラミック部分にまでも、外部電極を介して圧着時の押圧力が作用する。そのため、これらバイァホールの周辺部に位置するセラミック部分も、バイァホール力も離間した位置にあるセラミック部分と同様の押圧力によって押圧される。

[0023] 従って、バイァホール近傍のセラミック部分においても、焼成時における焼成不足ゃデラミネーシヨン等の発生を防止し易くなる。その結果、セラミック部分に対する Ag 拡散やバイァホール同士間の絶縁抵抗が低下するのを有効に防止できる。

[0024] また、圧着時にプレス金型で圧着すると、セラミック積層体の主表面に形成された外部電極の表面が平坦となる。そのため、例えば、外部電極にボンディングワイヤを接合する場合等においては、従来のディップ処理によって形成した外部電極に比し、接合強度が向上するという利点も確保される。

[0025] 請求項 4に記載の本発明に係る積層コイル部品の製造方法では、帯状電極または

Zおよびバイァホールが形成されたセラミックグリーンシートと、外部電極の下地となる導体パターンが印刷されたセラミックグリーンシートとを積層した後、圧着して焼成することが行われる。このようにすれば、請求項 3に記載した積層コイル部品を容易に作製することができる。

[0026] また、このような製造方法であれば、バイァホールを介して外部電極とコイル導体とを接続したうえでセラミック積層体と同時に焼成することが可能となる。そして、同時焼成すれば、外部電極となる導電ペーストをわざわざ別に塗布して焼き付ける工程が不要となるので、加工コストを低減できるとヽぅ効果も得られる。

発明を実施するための最良の形態

[0027] 積層コイル部品の小型化および薄型化を実現しながらコイル導体の内側面積と外側面積とを同等とし、高い L取得効率を確保するとともに、バイァホール同士間における絶縁抵抗の低下を有効に防止するという目的を、極めて簡単な構造および製造方法でもって実現した。

実施例 1

[0028] 図 1は実施例 1に係る積層コイル部品の一例であるチップインダクタの外観構造を示す斜視図、図 2はその分解構造を示す斜視図であり、図 3は電流印加時の L特性を示す説明図である。そして、図 4は電流印加時の L変化率を示す説明図であり、図 5はコイル導体の面積比率と重畳特性との関係を示す説明図である。また、図 6—図 8はチップインダクタの実装構造を示す側面図であり、図 6は第 1の実装構造、図 7は第 2の実装構造、図 8は第 3の実装構造をそれぞれ示している。

[0029] チップインダクタ 1は、図 1で外観構造を示し、かつ、図 2で分解構造を示すように、複数の帯状電極 2と、各帯状電極 2の所定の端部同士を機械的および電気的に接続する多数個のバイァホール 3とからなるコイル導体 4力略直方体形状を有するセラミック積層体 5の内部に設けられたものである。すなわち、このチップインダクタ 1では、セラミック積層体 5の積層方向（厚み方向） Xにおける上部側および下部側の所定位置ごとに形成された帯状電極 2の端部同士を、セラミック積層体 5の厚み方向 X に貫通して形成されたバイァホール 3でもって互いに接続することにより周回した形状のコイル導体 4が構成されて、る。

[0030] このとき、コイル導体 4の軸心方向は、セラミック積層体 5の積層方向（厚み方向） X と直交し、かつ、セラミック積層体 5の長さ方向 Yとも直交する方向であるセラミック積層体 5の幅方向 Zと一致している。つまり、このコイル導体 4の軸心方向は、セラミック積層体 5の積層方向 Xと垂直であり、セラミック積層体 5の長さ方向とも垂直であるとされている。そして、セラミック積層体 5の上部側に配置され、かつ、その幅方向 Zに沿う最も外側に配置された帯状電極 2それぞれの一方側の端部は、セラミック積層体 5 をその厚み方向 Xに貫通して形成されたバイァホール 3を介してセラミック積層体 5の厚み方向 Xにおける上側の主表面にまで引き出されている。

[0031] また、このセラミック積層体 5の厚み方向 Xにおける上側の主表面の長さ方向 Yの端部位置には、外部電極 6がそれぞれ露出した状態で形成されている。バイァホール 3 は、セラミック積層体 5の上側の主表面にまで引き出され、外部電極 6と各別に接続させられて導通している。チップインダクタ 1の外部電極 6のそれぞれは、セラミック積層体 5の積層方向 Xから見たとき、バイァホール 3が形成された領域を被覆した状態をなしている。

[0032] なお、帯状電極 2および外部電極 6は、 Agペースト等のような導体 (導電ペースト）を用いて、セラミック積層体 5を構成するセラミックグリーンシート 7の表面上に形成される。図 2では帯状電極 2が 3層にわたって形成されているが、 1層のみ形成されたものであってもよい。また、バイァホール 3の各々は、セラミックグリーンシート 7それぞれの所定位置ごとに対するレーザ光照射等によって貫通孔を形成し、かつ、この貫通孔の内部に Agペースト等の導体を充填して形成されたものである。

[0033] さらに、本実施例では、外部電極 6のそれぞれをセラミック積層体 5の主表面の端縁よりも内側の位置に形成している力このような形成状態であれば、バレル工程で外部電極 6が削られたり剥がれたりするのを防止することが可能になる。但し、このような形成状態に限定されることはなぐ図示省略しているが、セラミック積層体 5の主表面の端縁にまで至るようにして外部電極 6のそれぞれを形成してもよヽことは勿論である。

[0034] チップインダクタ 1においては、コイル導体 4の軸心方向をセラミック積層体 5の積層方向（厚み方向） Xおよび長さ方向 Yのいずれとも直交するセラミック積層体 5の幅方向 Zと一致させている。そして、このチップインダクタ 1の焼成後の寸法は、厚み寸法が 0. 35mmで幅寸法が 3. 2mmであり、かつ、外装厚みが 0. 04mmでサイドギヤップが 0. 1mmである。チップインダクタ 1がこのような場合には、コイル導体 4の内側面積および外側面積が同等である。つまり、これら同士の面積比率が 1 : 1. 4であるため、コイル導体 4の L取得効率が 1.： L Hとなることが本発明の発明者らにより確認されている。

[0035] 一方、従来例に係るチップインダクタ 31では、例えば、焼成後の厚み寸法が 0. 35 mmで幅寸法が 1. 6mmであり、外装厚みが 0. 04mmでサイドギャップが 0. 1mmのチップインダクタ 31である場合、コイル導体 33における内側面積と外側面積との面積比率が 1 : 1. 8となる。そのため、コイル導体 33の L取得効率は 1. であるに過ぎず、本実施例に係るチップインダクタ 1の L取得効率が従来例に係るチップインダクタ 31よりも高くなることも併せて確認されている。

[0036] ところで、本発明の発明者らが、電流印加時の L特性と、電流印加時の L変化率とを測定したところ、図 3および図 4で示すような測定結果が得られた。すなわち、これらの図中における実線は本実施例に係るチップインダクタ 1の場合を、また、破線は従来例に係るチップインダクタ 31の場合を示している。これらの図から、 L特性および L変化率ともに本実施例に係る構造の方が従来例に係る構造より良好であることが分かる。

[0037] また、インダクタンスが 30%低下するときの電流値を調査してみたところ、コイル導体 4の面積比率と重畳特性との間には、図 5で示すような関係のあることが見いだされている。すなわち、調査結果によると、コイル導体 4の内側面積と外側面積との面積比率が 1： 1に近ければ、これらの面積比率が 1： 1から遠い場合に比して大きな電流値を許容可能であり、多くの電流が重畳しても高ヽインダクタンスを維持できることが分かる。そのため、本実施例に係る構造のチップインダクタ 1であれば、外装厚みとサイドギャップとを必要最小限にまで小さくしても、高、L取得効率を確保しながら重畳特性を改善することが可能となる。

[0038] さらに、チップインダクタ 1では、セラミック積層体 5の主表面に外部電極 6を形成しており、かつ、セラミック積層体 5におけるバイァホール 3が形成された領域は外部電極 6によって被覆されている。そこで、セラミック積層体 5の圧着時には、ノィァホール 3のみならず、その周辺部のセラミック部分にまでも、外部電極を介して圧着時の押圧力が作用する。その結果、ノィァホール 3同士間に配置されたセラミック部分も十分に圧着されることとなり、セラミック積層体 5の焼成時における焼成不足ゃデラミネーシヨンの発生を防止することが可能となる。

[0039] すなわち、本発明の発明者らが、セラミック積層体 5の主表面に形成された外部電極 6の厚みとデラミネーシヨンの発生率との関係を調査したところ、つぎのような調査結果が得られた。まず、セラミック積層体 5の主表面に外部電極 6を形成していない場合は、デラミネーシヨンの発生率が 15%であった。

[0040] これに対し、印刷時の厚みが 5 μ mで圧着後の厚みが 3 μ mとなる外部電極 6を形成した場合におけるデラミネーシヨンの発生率は 10%、また、印刷時の厚みが 15 mで圧着後の厚みが 10 μ mとなる外部電極 6を形成したときのデラミネーシヨンの発生率は 0%となり、外部電極 6を形成している場合には、デラミネーシヨンの発生率が大きく改善されることが確認された。特に、外部電極 6の印刷時厚みは、 15 m以上であることが好ましい。

[0041] そして、セラミック積層体 5の焼成時における焼成不足ゃデラミネーシヨンの発生を防止することが可能であれば、バイァホール 3同士間に配置されたセラミック部分に対する Ag拡散やバイァホール同士間の絶縁抵抗が低下することを有効に防止できる。また、図示省略しているが、セラミック積層体 5の圧着時にプレス金型で圧着することを行うと、外部電極 6の表面が平坦となるため、例えば、外部電極 6にボンディングワイヤを接合する場合等における接合強度が向上するという利点も得られた。

[0042] 本発明の発明者らは、チップインダクタ 1が備えるセラミック積層体 5の主表面の外部電極 6に Ni下地メツキおよび Auメツキを施した構造と、従来例に係るチップインダクタ 31のように、セラミック積層体 32の端面にディップ処理して焼き付けられた外部電極 37に Ni下地メツキおよび Auメツキを施した構造とにおける接合強度を評価してみた。すなわち、これらの両構造に対し、 Auワイヤボンディング評価であるボールシエア試験とワイヤプル試験とを実行した。その結果、いずれの試験においても、チッブインダクタ 1の場合、つまり、セラミック積層体 5の主表面に形成された外部電極 6に Ni下地メツキおよび Auメツキを施してなる構造の方が接合強度は良好であることが確認された。 [0043] さらに、チップインダクタ 1を構成するセラミック積層体 5の厚み方向 Xにおける上側の主表面の長さ方向 Yの端部位置に外部電極 6を形成している場合には、以下のような各種の実装構造を採用することが可能となる。まず、図 6で示す第 1の実装構造のように、チップインダクタ 1の外部電極 6と、このチップインダクタ 1が実装される基板等の配線パターン 8とを Auワイヤ 9等によるワイヤボンディングでもって接合することが容易となる。

[0044] また、図 7で示す第 2の実装構造のように、半田ボールまたは Auボール 10を用いて接合してもよい。すなわち、この場合には、まず最初に、チップインダクタ 1の外部電極 6上に半田ボールまたは Auボール 10を搭載しておき、リフロー処理するか超音波処理する力して外部電極 6に半田ボールまたは Auボール 10を接合する。その後、チップインダクタ 1を上下反転させ、半田ボールまたは Auボール 10を基板等の配線パターン 8にリフロー処理等でもって接合することが行われる。

[0045] さらに、図 8で示す第 3の実装構造のように、 Auメツキされたチップインダクタ 1の外部電極 6と基板等の配線パターン 8とを直接的に接触させたうえでの超音波処理により接合してもよい。さらにまた、図示を省略している力チップインダクタ 1の外部電極 6と、このチップインダクタ 1が実装される基板等の配線パターン 8とを導電性接着剤や異方性導電テープで接合することも可能となる。そして、このような実装構造である場合には、チップインダクタ 1に半田接合時のような高熱が加わることがないため、チップインダクタ 1自体の特性変動を抑制できるという利点が得られた。

[0046] つぎに、図 2を参照しながらチップインダクタ 1の製造方法を説明する。まず最初に、磁性体材料である NiCuZn系フェライトに水系バインダ (酢酸ビュルや水溶性アタリル等)または有機系バインダ (ポリビュルプチラール等）を加える。さらに、分散剤や消泡剤等を添加したうえ、ドクターブレード法やリバースロールコータを用いた方法によりセラミックグリーンシート 7を成形する。そして、セラミックグリーンシート 7のうちの所要枚数に対してはレーザ光を照射し、バイァホール 3となる貫通孔を各セラミックダリーンシート 7の所定位置ごとに形成する。

[0047] 引き続き、 Agペーストのスクリーン印刷によってセラミックグリーンシート 7に形成済みの貫通孔それぞれに Agペーストを充填し、バイァホール 3を形成する。また、 Ag ペーストのスクリーン印刷により、各セラミックグリーンシート 7の表面上における所定位置に対し、コイル導体 4の一部分となる帯状電極 2を形成する。また、他のセラミツクグリーンシート 7の表面上における所定位置に対し、外部電極 6の下地となる導体パターンを形成する。

[0048] その後、バイァホール 3のみが形成された所定枚数のセラミックグリーンシート 7を積層方向 Xの中央位置に配置する。そして、これらの上下位置それぞれに対し、帯状電極 2およびバイァホール 3が形成された所定枚数のセラミックグリーンシート 7を配置する。さらに、これらの上側位置に対し、外部電極 6の下地となる導体パターンが形成されたセラミックグリーンシート 7を重ねて配置する。一方、その下側位置に対し、帯状電極 2およびバイァホール 3、外部電極 6の下地となる導体パターンのいずれもが形成されて、な、セラミックグリーンシート 7を重ねて配置する。

[0049] さらに、このようにして積層されたシート積層体 11を積層方向 Xに沿って圧着し、所定の寸法でカットした後、脱脂および焼成すると、セラミック積層体 5が得られる。引き続き、外部電極 6の下地となる導体パターンに対し、 Ni下地メツキおよび Auメツキを施すことによって外部電極 6を形成すると、チップインダクタ 1が完成する。なお、 Ni 下地メツキおよび Auメツキに限られず、 Ni下地メツキおよび Snメツキであってもよ!/、。また、シート積層体 11の圧着時における印加圧力は、 98— 120MPa (l . 0- 1. 2t /cm )とされる。

[0050] このような製造方法であれば、ノィァホール 3を介して外部電極 6になる導体パターンとコイル導体 4とを接続したうえで、セラミック積層体 5と同時に焼成することが可能となる。そのため、これらを同時焼成するようにすれば、外部電極 6となる導電ペーストをわざわざ別に塗布して焼き付ける工程が不要となる。

[0051] 本実施例では、セラミック積層体 5の内部に 1つのコイル導体 4を設けてなるチップインダクタ 1が積層コイル部品であるとしている力本発明の適用対象となる積層コィル部品が上記したチップインダクタ 1のみに限定されることはない。すなわち、セラミツク積層体 5の内部に 2つ以上のコイル導体 4を並列状で設けてなる構造であってもよぐこのような構造のチップインダクタはトランスやコモンチョークコイルとして利用される。また、積層型インピーダゃ積層型 LCフィルタ等のような他の積層コイル部品に対しても、本発明の適用が可能であることは勿論である。

実施例 2

[0052] 図 9は本発明の実施例 2に係るチップインダクタの外観構造を示す斜視図であり、図 10はその分解構造を示す斜視図であり、これらの図における符号 21はチップインダクタを示している。なお、本実施例に係るチップインダクタ 21の構造は、その外部電極に関わる構造を除くと、実施例 1に係るチップインダクタ 1と基本的に異ならない

[0053] 従って、図 9および図 10において、図 1および図 2と互いに同一となる部分には同一符号を付し、ここでの詳しい説明は省略している。また、実施例 2に係るチップインダクタ 21の製造方法および機能も実施例 1に係るチップインダクタ 1の場合と基本的に異ならな、ので、ここでの詳、説明は省略する。

[0054] チップインダクタ 21は、チップインダクタ 1と同様に構成されている。すなわち、図 9 で外観構造を示し、かつ、図 10で分解構造を示すように、複数の帯状電極 2と、各帯状電極 2の所定の端部同士を機械的および電気的に接続する多数個のバイァホール 3とからなるコイル導体 4が、略直方体形状を有するセラミック積層体 22の内部に設けられたものである。そして、この際におけるコイル導体 4の軸心方向も、セラミック積層体 22の積層方向（厚み方向） Xと直交し、かつ、セラミック積層体 22の長さ方向 Yとも直交する方向であるセラミック積層体 22の幅方向 Zと一致している。

[0055] また、セラミック積層体 22の上部側に配置され、かつ、その幅方向 Zに沿う最も外側に配置された帯状電極 2の一方側の端部は、セラミック積層体 22をその厚み方向 X に貫通して形成されたバイァホール 3を介してセラミック積層体 22の厚み方向 Xにおける上側の主表面にまで引き出されている。さらに、セラミック積層体 22の厚み方向 Xにおける上側の主表面の長さ方向 Yの端部位置には、外部電極 23がそれぞれ設けられている。

[0056] このとき、外部電極 23のそれぞれは、セラミック積層体 22の最上層に露出し、互!ヽに分離して形成された一対の上側電極 24と、その直下層に一体として形成された下側電極 25とから構成されており、上側電極 24と下側電極 25とはバイァホール 3を介して接続されている。そして、これらの外部電極 23は、セラミック積層体 22の積層方向 Xから見たとき、バイァホール 3が形成された領域を被覆した状態となって、る。

[0057] つぎに、図 10を参照しながらチップインダクタ 21の製造方法を説明する。まず最初に、セラミックグリーンシート 7を成形したうえ、所要枚数のセラミックグリーンシート 7における所定位置ごとに対し、バイァホール 3となる貫通孔を形成する。引き続き、スクリーン印刷によって Agペーストを充填してノィァホール 3を形成するとともに、 Agぺーストのスクリーン印刷により、各セラミックグリーンシート 7の表面上における所定位置に対し、コイル導体 4の一部分となる帯状電極 2を形成する。

[0058] また、他のセラミックグリーンシート 7の表面上における所定位置に対し、外部電極 2 3の上側電極 24および下側電極 25の下地となる導体パターンをそれぞれ形成する。その後、バイァホール 3のみが形成された所定枚数のセラミックグリーンシート 7を積層方向 Xの中央位置に配置し、これらの上下位置それぞれに対し、帯状電極 2およびバイァホール 3が形成された所定枚数のセラミックグリーンシート 7を配置する。

[0059] さらに、これらの上側位置に対し、外部電極 23の下側電極 25の下地となる導体パターンが形成されたセラミックグリーンシート 7を配置する。さらに、その上側位置に対して外部電極 23の上側電極 24の下地となる導体パターンが形成されたセラミックダリーンシート 7を重ねて配置する。一方、前述の下側位置に対しては、帯状電極 2およびバイァホール 3、外部電極 6の上側電極 24および下側電極 25の下地となる導体パターンの、ヽずれもが形成されてヽな、セラミックグリーンシート 7を配置する。

[0060] このようにして積層されたシート積層体 27を積層方向 Xに沿って圧着し、所定の寸法でカットした後、脱脂および焼成すると、セラミック積層体 22が得られる。そこで、引き続き、外部電極 23の上側電極 24の下地となる導体パターンに対し、 Ni下地メツキおよび Auメツキを施すことによって外部電極 23を形成すると、図 9で外観構造を示したチップインダクタ 21が完成する。このような構造とされたチップインダクタ 21であれば、実施例 1に係るチップインダクタ 1よりも Auメツキの面積が少なくて済むので、製造コストの低減が可能となる。

産業上の利用可能性

[0061] 積層コイル部品として、チップインダクタに限定されることなぐセラミック積層体の内部に 2つ以上のコイル導体を並列状等に設けてなる構造のトランスやコモンチョークコイルとして利用される。また、積層型インピーダゃ積層型 LCフィルタ等のような他の積層コイル部品に対しても、本発明の適用が可能であることは勿論である。

図面の簡単な説明

[図 1]本発明の実施例 1に係る積層コイル部品の一例であるチップインダクタの外観構造を示す斜視図である。

[図 2]その分解構造を示す斜視図である。

[図 3]電流印加時の L特性を示す説明図である。

[図 4]電流印加時の L変化率を示す説明図である。

[図 5]コイル導体の面積比率と重畳特性との関係を示す説明図である。

[図 6]チップインダクタの第 1の実装構造を示す側面図である。

[図 7]チップインダクタの第 2の実装構造を示す側面図である。

[図 8]チップインダクタの第 3の実装構造を示す側面図である。

[図 9]本発明の実施例 2に係る積層コイル部品の一例であるチップインダクタの外観構造を示す斜視図である。

[図 10]その分解構造を示す斜視図である。

[図 11]従来例に係る積層コイル部品の一例であるチップインダクタの外観構造を示す斜視図である。

符号の説明

1 チップインダクタ (積層コイル部 ¾)

2 帯状電極

3 バイァホール

4 コイル導体

5 セラミック積層体

6 外部電極

7 セラミックグリーンシート

21 チップインダクタ (積層コイル部 _n

22 セラミック積層体

23 外部電極 X セラミック積層体の積層方向（厚み方向) Y セラミック積層体の長さ方向

z セラミック積層体の幅方向

Claims

請求の範囲

[1] 複数の帯状電極と、これら帯状電極の所定の端部同士を接続するバイァホールとからなるコイル導体が、略直方体形状を有するセラミック積層体の内部に設けられてなる積層コイル部品であって、

前記コイル導体の軸心方向は、前記セラミック積層体の積層方向（厚み方向）および長さ方向のいずれとも直交する前記セラミック積層体の幅方向と一致していることを特徴とする積層コイル部品。

[2] 前記コイル導体の端部と接続される外部電極を、前記セラミック積層体の積層方向における主表面の長さ方向の端部位置に形成していることを特徴とする請求項 1に記載の積層コイル部品。

[3] 前記外部電極は、前記バイァホールが形成された領域を被覆した状態で形成されていることを特徴とする請求項 2に記載の積層コイル部品。

[4] 請求項 3に記載の積層コイル部品を製造する方法であって、

前記帯状電極または Zおよびバイァホールが形成されたセラミックグリーンシートと

、前記外部電極の下地となる導体パターンが印刷されたセラミックグリーンシートとを積層した後、圧着して焼成する工程を含むことを特徴とする積層コイル部品の製造方法。