WO2004090967A1 - 半導体ウェーハ用熱処理治具 - Google Patents

半導体ウェーハ用熱処理治具 Download PDF

Info

Publication number
WO2004090967A1
WO2004090967A1 PCT/JP2004/003442 JP2004003442W WO2004090967A1 WO 2004090967 A1 WO2004090967 A1 WO 2004090967A1 JP 2004003442 W JP2004003442 W JP 2004003442W WO 2004090967 A1 WO2004090967 A1 WO 2004090967A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat treatment
semiconductor wafer
treatment jig
diameter
jig
Prior art date
Application number
PCT/JP2004/003442
Other languages
English (en)
French (fr)
Inventor
Naoshi Adachi
Original Assignee
Sumco Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corporation filed Critical Sumco Corporation
Priority to CNB2004800093087A priority Critical patent/CN100517612C/zh
Priority to JP2005505180A priority patent/JPWO2004090967A1/ja
Priority to EP04720720.4A priority patent/EP1615261B8/en
Priority to KR1020057018427A priority patent/KR100758965B1/ko
Publication of WO2004090967A1 publication Critical patent/WO2004090967A1/ja
Priority to US11/239,096 priority patent/US7331780B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67306—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Definitions

  • the present invention relates to a heat treatment jig used for a heat treatment boat of a vertical heat treatment furnace, and more particularly, can reduce slip generated as a crystal defect when a large diameter semiconductor wafer is heat treated at a high temperature.
  • Heat treatment jig for semiconductor wafers can reduce slip generated as a crystal defect when a large diameter semiconductor wafer is heat treated at a high temperature.
  • Semiconductor wafers processed in the LSI device manufacturing process are manufactured by repeating high-temperature heat treatment in steps such as oxidation, diffusion, and film formation. If a non-uniform temperature distribution occurs in the plane of the semiconductor wafer during the heat treatment, thermal stress is generated in the semiconductor wafer.
  • self-weight stress stress generated due to the weight of the wafer (hereinafter simply referred to as “self-weight stress”) is generated.
  • self-weight stress stress generated due to the weight of the wafer
  • heat treatment of a semiconductor wafer having a diameter of 30 Om m is significantly affected by its own weight stress, making it difficult to use.
  • the vertical heat treatment furnace can be installed in a small space and is suitable for heat treatment of large diameter semiconductor wafers in large quantities. Therefore, it has been adopted as a device used for various heat treatments of semiconductor wafers.
  • FIG. 1 is a diagram showing a configuration example of a heat treatment boat for a semiconductor wafer used in a vertical heat treatment furnace.
  • the heat treatment port 1 is composed of three or more columns 3, an upper top plate 5 for fixing the columns 3 in the vertical position, and a lower top plate 6, and an opening 2 is provided.
  • a wafer support portion 4 is arranged in a row on the column 3, and after the semiconductor wafer is placed on the wafer support portion 4 from the opening 2 side, it is inserted into a vertical heat treatment furnace to perform a predetermined heat treatment.
  • the heat treatment boat 1 is composed of a pair of upper and lower top plates 5 and 6 which are spaced apart from each other, and a plurality of columns 3 connecting the top plates 5 and 6. It is necessary to provide an opening 2 for placing or taking out the product.
  • the two columns 3 provided on the opening 2 side are separated from each other by a distance corresponding to the diameter of the semiconductor wafer in order to facilitate mounting or taking out of the semiconductor wafer.
  • the generated self-weight stress has increased significantly, and the heat treatment port 1 shown in FIG. 1 has been used.
  • the non-uniform distribution of the self-weight stress is promoted in accordance with the increase of the self-weight stress at the supporting position, and the occurrence of slip becomes remarkable.
  • a jig supporting the inside of the back surface of the semiconductor wafer at a plurality of points, or a line contact with the semiconductor in a ring shape, or A jig structure that supports by surface contact has been proposed.
  • a ring-shaped (horse-shoe-shaped) support jig is provided with a recess capable of communicating with the outer or inner periphery, or a plurality of through holes are formed. Yuha's support jig has been proposed.
  • this support jig when moving the wafer, the gas existing on the outer peripheral portion of the support jig is sucked, and the wafer and the support jig come into contact with each other through a plurality of recesses or through holes. Gas is circulated through the site, and the eha does not stick to the supporting jig.
  • Japanese Patent Application Laid-Open No. H10-321543 discloses a method for preventing surface adhesion between a silicon wafer and a disk-shaped or horseshoe-shaped wafer support (heat treatment jig). A wafer support with a defined height has been proposed.
  • the cause of the new slip is due to the processing accuracy of the heat treatment jig itself.In particular, the flatness and surface roughness of the surface in the area where the back surface of the semiconductor wafer and the support jig come into contact with each other are large. Depends.
  • Japanese Patent Application Laid-Open Publication No. 2003-1979722 discloses that a plurality of through-holes are provided which define surface roughness and flatness, and whose shape is concentrically formed on the wafer holding surface.
  • a ring-shaped (including a horseshoe-shaped) heat treatment jig having a total area of the through holes on the wafer holding surface is disclosed. According to the same publication, it is desirable that the surface roughness Ra be 0.1 to 0.7 ⁇ m and the flatness be 50 ⁇ m or less.
  • the jig developed to support the inside of the wafer back surface which was developed with the increase in the diameter of the semiconductor wafer, causes a new slip factor, and these are the areas where the slip occurs. Greatly depends on flatness and surface roughness.
  • the surface of the heat treatment jig is not necessarily flat, and the surface is subject to undulation and surface roughness. It becomes clear that there are irregularities, and slip occurs due to the own weight stress applied to some of the convexities.
  • the present invention has been made on the premise of such a study result and has been made in order to solve the problems involved in the conventional heat treatment jig.
  • the flatness and the flatness in the region where the heat treatment jig contacts the back surface of the semiconductor wafer are considered. Improves surface roughness, further restricts bumps due to surface waviness and surface roughness, It is an object of the present invention to provide a heat treatment jig that can reduce the occurrence of loops.
  • the present inventor used a heat treatment port of a vertical heat treatment furnace to perform various heat treatments, and to obtain a flatness, a surface roughness, and a local surface of a jig surface in a heat treatment jig.
  • the following findings (a) to (d) were obtained.
  • the self-weight stress and the thermal stress can be reduced by adding a plurality of convex regions to the region where the heat treatment jig contacts and holds the semiconductor wafer.
  • the present invention has been completed based on the above findings, and has the following (1)
  • the gist is (5) the heat treatment jig for semiconductors and wafers.
  • the diameter of the disk shape is the diameter of the semiconductor wafer to be mounted.
  • first heat treatment jig The heat treatment for semiconductor wafers, wherein the flatness is not more than 0.1 mm in concentric flatness and not more than 0.2 mm in diametral direction.
  • the diameter of the disk is 60% or more of the diameter of the mounted semiconductor wafer and its thickness is
  • the surface roughness (Ra value) of the surface in contact with the semiconductor wafer is 0.1 xm or more and lOO / zm or less; ⁇ Divide the surface that comes into contact with the wafer into a number of regions, measure the maximum height for each region, and the difference between the maximum height of each region and the virtual average surface determined from the measured values is 50 ⁇ m or less.
  • This is a heat treatment jig for semiconductor wafers (hereinafter, referred to as “second heat treatment jig”).
  • the diameter of the surface in contact with the semiconductor wafer be 60% or more of the diameter of the semiconductor wafer. Further, it is desirable that the surface in contact with the semiconductor wafer is formed in a ring shape, and the outer diameter thereof is set to 60% or more of the diameter of the semiconductor wafer.
  • the contact area between the semiconductor wafer and the heat treatment jig can be reduced, and the slip caused by the adhesion between the jig and the wafer can be achieved. This is because a drop can be prevented.
  • a plurality of convex regions are provided on the surface in contact with the semiconductor wafer, and the convex regions can be arranged point-symmetrically with respect to the center.
  • the planar shape of the plurality of convex regions is circular and the diameter is 5.0 mm or more and 30.0 mm or less.
  • the base material is silicon, impregnated silicon carbide, silicon carbide, or porous silicon carbide. It can be composed of any of the following: iron, quartz, silicon, graphite, and glassy carbon.
  • the above-mentioned base material may be coated with silicon carbide (SiC) having a film thickness of 10 m or more and 150 / z m or less.
  • SiC silicon carbide
  • FIG. 1 is a diagram showing a configuration example of a heat treatment port for a semiconductor wafer used in a vertical heat treatment furnace.
  • FIGS. 2A and 2B are diagrams illustrating a configuration example of a heat treatment jig according to the present invention.
  • FIG. 2A is a plan view
  • FIG. 2B is a front sectional view
  • FIGS. A front cross-sectional view in which a spherical and counterbore are provided
  • (e) is a front cross-sectional view in which a ring shape is provided in the heat treatment jig.
  • FIG. 3 is a cross-sectional view illustrating another configuration example of the heat treatment jig of the present invention.
  • FIG. 4 is a diagram illustrating flatness in a concentric direction and flatness in a diametric direction defined by the present invention.
  • FIGS. 5A and 5B are diagrams illustrating a configuration of a heat treatment jig of the present invention in which a surface in contact with a semiconductor wafer has a ring shape.
  • FIG. 5A is a plan view
  • FIG. 5B is a front sectional view. Is shown.
  • FIG. 6A and 6B are views for explaining the configuration of a heat treatment jig having a plurality of convex portions according to the present invention.
  • FIG. 6A is a plan view of the heat treatment jig
  • FIG. Shows a front sectional view from the X field of view.
  • Fig. 7 is a diagram illustrating the procedure for providing a convex area on the surface of the heat treatment jig.
  • FIG. 8 shows the multipoint flatness measurement defined by the second heat treatment jig of the present invention.
  • FIG. 7 is a diagram for explaining a method of managing a difference between a maximum height of each region and a virtual average value surface obtained from measured values.
  • first heat treatment jig for a semiconductor wafer mounted on the vertical heat treatment furnace of the present invention
  • second heat treatment jig using the drawings. This will be described specifically.
  • the configuration of the present invention is not limited to the specific examples described below.
  • the diameter of the disc shape is at least 60% of the diameter of the semiconductor wafer to be mounted, and the thickness thereof is at least 1.0 mm and at most 10 mm.
  • the surface roughness (R a value) of the surface in contact with the semiconductor wafer is not less than 0.1 ⁇ and not more than 100 im, and the flatness is 0.1 mm or less in concentric flatness, and The flatness in the diameter direction is 0.2 mm or less.
  • FIG. 2A and 2B are diagrams illustrating a configuration example of a heat treatment jig according to the present invention.
  • FIG. 2A is a plan view
  • FIG. 2B is a front sectional view
  • FIGS. A front cross-sectional view in which a spherical and counterbore are provided
  • (e) is a front cross-sectional view in which a ring shape is provided in the heat treatment jig.
  • the heat treatment jig 11 for mounting the wafer 10 has an outer diameter
  • It has a disk shape composed of D and thickness t, and the outer diameter D is configured to be larger than the diameter of the wafer 10.
  • FIGS. 2 (c) to 2 (e) show other examples of the heat treatment jig 11 in the form of a conical counterbore at the center of the heat treatment jig 11.
  • 11 shows a case in which the central portion of 11 is spherically spotted, and a case in which the heat treatment jig 11 is provided with a ring shape.
  • FIG. 3 is a diagram illustrating another configuration example of the heat treatment jig of the present invention.
  • the heat treatment jig 11 on which the wafer 10 is mounted has a disk shape having an outer diameter D and a thickness t, and the diameter D a of the contact surface with the wafer 10 is D. a is smaller than the diameter of the wafer 10.
  • the contact area between the semiconductor wafer 10 and the heat treatment jig 11 can be reduced, and the bonding between the heat treatment jig and the wafer can be reduced. This is because slip due to the above can be prevented.
  • the thickness t is specified to be 1.0 mm or more and 10 mm or less.
  • the flatness of the heat treatment jig can be improved by securing its thickness. For this reason, by setting it to 1. Omm or more, the flatness can be improved by eliminating the warpage of the heat treatment jig and the distortion during surface processing.
  • the surface roughness of the surface in contact with the semiconductor wafer is 0.1 l Atm or more and 100 ⁇ m or less.
  • Surface roughness specified in the present invention is 0.1 l Atm or more and 100 ⁇ m or less.
  • the upper limit of the surface roughness (Ra value) can be up to 1/3 of the thickness of the jig, but taking into account the load on the processing equipment and the decrease in productivity.
  • the upper limit is 100 ⁇ m.
  • the upper limit of the surface roughness (Ra value) is desirably 50 ⁇ m, and more desirably in the range of l / xm to 5 m.
  • the flatness in the concentric direction is set to 0.1 mm or less, and the flatness in the diametric direction is set to 0.2 mm or less.
  • the flatness specified in JISB0621 is used.
  • FIG. 4 is a diagram illustrating flatness in a concentric direction and flatness in a diametric direction defined by the present invention.
  • the flatness in the concentric direction can be obtained by multipoint measurement in the concentric direction (arrow 13) with respect to the center 11a of the heat treatment jig 11.
  • the flatness in the diameter direction can be obtained by multipoint measurement in the radial direction (arrow 14) starting from the center 11a.
  • the flatness in the concentric direction should be 0.1 mm or less, and preferably 0.05 mm or less.
  • the holding of the wafer is in a form of contact and holding near the center thereof, and a slip is easily generated from the contact position.
  • the ring-shaped outer shape or the concave bore has a counterbore inner diameter of 60% to 0.85% of the diameter of the wafer.
  • the e-ha is 60% of its diameter
  • the flatness in the diameter direction of the heat treatment jig shall be 0.2 mm or less. If the flatness in the radial direction exceeds 0.2 mm, line contact may occur near specific concentric circles, and slip is likely to occur. In the present invention, the flatness in the diameter direction is preferably set to 0.1 mm or less.
  • the shape of the heat treatment jig is other than the shape of the heat treatment jig described above and no convex area is formed, it is not necessary to provide a ring shape or a concave shape in an area of 60% or less of the wafer diameter. A jig is sufficient.
  • the heat treatment jig of the present invention has a shape in which the maximum height region does not exist in a region of 60% or less of the wafer diameter, and the flatness in a region of 60% or more of the wafer diameter is as follows.
  • the concentric flatness is 0.1 mm or less, preferably 0.05 mm or less, and the diametric flatness is 0.2 mm or less, preferably 0.1 mm or less. It is characterized by Thereby, the slip can be reduced efficiently.
  • the lower limit of the flatness is preferably as close to 0 (zero) as possible, but there is a limit due to the accuracy of machining and the manufacturing cost, and any flatness is 0.0. It is desirable to set the lower limit to 3 mm.
  • the flatness in the concentric and diametric directions shown in FIG. 4 can be obtained by multipoint measurement.
  • this multipoint measurement for example, when measuring in the concentric direction, the measurement is performed by equally dividing the circumference having a radius of 5 mm into a pitch of about 5 mm.
  • the flatness of the first heat treatment jig for example, when a jig is manufactured by disk processing using a silicon carbide material equivalent to a diameter of 3 OO mm, multipoint measurement using a flatness measurement device is performed (for example, , 5mm pitch equal spacing measurement). Based on the information, the flatness of the final heat treatment jig is adjusted by further performing a cutting or polishing or a local blasting process.
  • the surface in contact with the semiconductor wafer has a ring shape, and its outer diameter is desirably smaller than the diameter of the semiconductor wafer. As a result, the contact area with the semiconductor wafer can be reduced, and the central area can be further cut to further reduce the contact area.
  • FIG. 5 is a view surface in contact with the semiconductor Ueha of the present invention will be described the construction of a heat treatment jig is ring-shaped, (a) shows the plan view, (b) shows a front sectional view I have.
  • the heat treatment jig 11 on which the wafer 10 is mounted has a disk shape having an outer diameter D and a thickness t, and the contact surface 11 b with the wafer 10 has an outer diameter D o and an inner diameter D i. It has a ring shape and its outer diameter D o is smaller than the diameter of the wafer 10.
  • the step d1 on the outer peripheral side of the ring and the step d2 on the inner peripheral side of the ring are not particularly limited. However, it is preferable to secure them so that they do not touch the wafer 10.
  • a plurality of convex regions are provided on the surface in contact with the semiconductor wafer and can be arranged point-symmetrically with respect to the center.
  • the contact area can be reduced with good lance, and slip due to close contact can be prevented.
  • the planar shape of the plurality of convex regions is circular, and the diameter thereof is It is desirable to set the value to be not less than 5. Omm and not more than 30.0 mm. This is because the contact area can be reduced more evenly.
  • FIG. 6A and 6B are views for explaining the configuration of a heat treatment jig having a plurality of convex portions according to the present invention.
  • FIG. 6A is a plan view of the heat treatment jig
  • the central area 15 provided at the center
  • six convex areas 16 provided on the circumference of radius r1, and 12
  • a convex area 17 is provided.
  • the arrangement of the convex regions 15, 16, and 17 is point-symmetric with respect to the center 11 a of the heat treatment jig 11. Furthermore, it is desirable that the distance D s between the outermost circumferences of the convex region 17 be smaller than the diameter of the wafer.
  • the arrangement of the convex regions is not limited to the arrangement shown in FIG. 6, and other arrangements are also allowed.
  • the diameter of the convex area may be sequentially increased from the center of the jig, or a small-diameter convex area may be provided in a gap between the large-diameter convex areas.
  • the shape of the convex region is not limited to the dimple structure shown in FIG. 6 (a), but may be a convex region formed of a mesh structure such as a lattice (not shown).
  • a protective seal may be attached and blasting may be performed as shown in FIG. 7 below, or grooving may be performed with the cutting edge.
  • FIG. 7 is a diagram for explaining a procedure for providing a convex area on the surface of the heat treatment jig, and (a) to (d) show the procedure.
  • a protective seal 18 having the shape of the convex area is attached to the surface of the heat treatment jig 11 for forming the convex area.
  • the surface on which the protective seal 18 is not applied is scraped off by the plastic treatment B, and as shown in (d), the convex areas 15, 16, 1 Heat treatment jig with 7 1
  • silicon-impregnated silicon was used as the base material. Any of carbide, silicon carbide, porous silicon carbide, quartz, silicon, graphite and glass can be employed.
  • silicon, graphite, and glassy carbon have the same or softer hardness as silicon in the contact area with silicon wafer, so that the slip can be further reduced.
  • SiC silicon carbide
  • Coating with high-purity SiC can reduce contamination of the wafer.
  • SiC coating can be applied to heat treatment in an oxidizing atmosphere. It is also effective to deposit a polycrystalline Si film, Si 3 N 4 film or Si 2 film instead of the SiC coat in a thickness of about 0.2 ⁇ m to 50 ⁇ m. 1-2.
  • the heat treatment was carried out in a 1% oxygen-containing gas atmosphere from room temperature to 130 ° C., then kept at 130 ° C. for 2 hours, and then cooled to room temperature.
  • the silicon wafer after the heat treatment was observed with an X-ray apparatus to confirm the occurrence of slip.
  • Example 1 a heat treatment jig having a plurality of convex regions shown in FIG. 6 was manufactured. Therefore, as shown in FIG. 7, silicon was used as the substrate material of the heat treatment jig, the diameter was 304 mm and the thickness was 2.5 mm, and the concentric flatness was 0.04 mm and the diameter was 0.04 mm.
  • a mask is formed on the obtained disk with a circular protective seal 18 of 8. Omm in diameter at a pitch of 1. Omm width (process (b)), and a plast treatment B is applied to the disk surface. After cutting 50 m (step (c)), the circular protective seal 18 was removed to form convex areas 15, 16, 16 and 17 (step (d)).
  • a heat treatment jig having a surface roughness (Ra value) of 1.5 ⁇ m was produced by subjecting the entire surface of the obtained disc jig 11 to a weak plast treatment.
  • Example 2 the SiC coating was performed.
  • the base material is silicon, with a diameter of 304 mm and a thickness of 2.0 mm, and a disc shape with concentric flatness of 0.02 mm and diametric flatness of 0.06 mm. processed.
  • a SiC coat was deposited at a rate of 20 / m in terms of conversion.
  • the surface was lightly polished and further blasted to produce a heat treatment jig with a surface roughness (Ra value) of 1.9 ⁇ .
  • Example 3 silicon carbide was used as the base material, the diameter was 304 mm and the thickness was 2.0 mm, and the flatness in the concentric direction was 0.08 mm and the flatness in the diameter direction was 0.19 mm.
  • a heat treatment jig with a surface roughness (Ra value) of 1.0 m was produced by blasting.
  • Example 4 a heat treatment jig having a varied surface roughness (Ra value) was used.
  • the base material is made of gyricon and has the structure shown in Fig. 5, with an outer diameter D of 304 mm, an outer diameter of Do force S 230 mm, an inner diameter of Di force S 200 mm, and a flat surface concentric with the lib surface.
  • the surface roughness (Ra value) of the prepared disk consists of four levels: 0.0 (as mirror polished), and 0.1 l ⁇ m, 1. and 4.7 / zm (blasting after mirror polished) A heat treatment jig was prepared.
  • a thin heat treatment jig was used.
  • the base material is silicon carbide, with a diameter of 304 mm and a thickness of 0.75 mm, a flatness of 0.08 mm in the concentric direction and a flatness of 0.19 mm in the diameter direction.
  • a heat treatment jig having a surface roughness (Ra value) of 1.0 Xm was manufactured. Observation of the silicon wafer after the above heat treatment was performed using the prepared heat treatment jig. As a result, the thickness of the jig was small. Slippage occurred frequently due to deformation due to the weight of c.
  • the disc-shaped diameter is at least 60% of the diameter of the semiconductor wafer to be mounted, and the thickness thereof is at least 1.0 mm and at most 10 mm,
  • the surface roughness (Ra value) of the surface in contact with the semiconductor wafer is not less than 0.05 ⁇ and not more than 100 m, and the surface in contact with the semiconductor wafer is divided into a large number of regions.
  • the difference between the maximum height of each region and the virtual average plane determined from the measured values is 50 ⁇ or less.
  • the wafer to be mounted is intended for a large diameter of 300 mm, and the disk or ring-shaped outer shape that contacts and holds the wafer is 60% of the diameter of the semiconductor wafer.
  • the thickness is not less than 1.0 mm and not more than 10 mm as in the first heat treatment jig.
  • the roughness (R a value) is specified to be greater than or equal to 0.05 ⁇ and less than or equal to 100 m, and the concept of the virtual average surface is specified instead of the flatness characteristic.
  • the surface of the heat treatment jig that comes into contact with the semiconductor wafer has local undulations, and the wafer is held at the maximum height of the undulation. Therefore, in the second heat treatment jig, the maximum height in each region is measured while keeping the flatness at a predetermined accuracy.
  • the second heat treatment jig for example, processing is performed so that the flatness becomes a predetermined level, the surface is divided into 5 mm square regions, and each region is processed. Are brought into successive contact with each other to measure the flatness at multiple points. Then, the maximum height in each area is measured, and a virtual average plane is obtained from the obtained flatness measurement values.
  • the area exceeding 50/1 m is cut off, for example, by plasting, so that the difference between the maximum height of the undulation in each area and the virtual average surface is 50 ⁇ m or less.
  • the flatness that is, the difference between the maximum height of each region in the multipoint flatness measurement and the virtual average value surface obtained from the measured values is reduced.
  • the number of contact points in the region holding the wafer can be increased, so that the load caused by the self-weight stress of the wafer can be dispersed.
  • FIG. 8 shows a method for managing the difference between the maximum height of each region and the virtual average surface determined from the measured values in the multi-point flatness measurement defined by the second heat treatment jig of the present invention.
  • a surface waviness 19 is formed on the entire surface of the heat treatment jig 11, and when a part of the surface is microscopically observed, a surface waveform 20 indicating the surface roughness is observed.
  • the apparent flatness of the second heat treatment jig is, for example, processed so that the heat treatment jig 11 has a flatness of about 0.2 mm (200 ⁇ m), and the surface thereof is 5 mm. Divide into N areas at intervals such as the pitch angle and measure the flatness at multiple points.
  • the probe 21 is brought into contact with each of the divided areas (S1 to S5 in Fig. 8), the maximum height in each area is measured, and the obtained flatness measurement value is used. Obtain the virtual mean surface 22.
  • the area (corresponding to areas S3 and S4 in Fig. 8) is blasted and managed so that the maximum height is 50 ⁇ m or less.
  • the number of contact points in the area holding the wafer can be increased.
  • the load associated with its own weight stress can be dispersed.
  • the difference between the maximum height and the virtual average surface is controlled because the area lower than the virtual average surface is originally hard to contact Is not required.
  • the area to be removed by the plasting process or the like is limited to the area where the difference between the maximum height and the virtual average surface exceeds the reference value, it is possible to perform machining with high accuracy.
  • the maximum height H max in all areas (area S 3 in FIG. 8). Is managed as apparent flatness.
  • the reference value is 50 ⁇ m.
  • the surface in contact with the semiconductor wafer has a ring shape, and its outer diameter is desirably smaller than the diameter of the semiconductor wafer. This is because the contact area between the semiconductor and the wafer can be reduced, and by further reducing the contact area by cutting the central portion, the flatness can be easily managed.
  • the base material is silicon impregnated silicon carbide, silicon carbide, or porous silicon carbide. Quartz, silicon, graphite or glassy carbon Can be adopted.
  • the SiC coating having a thickness of ⁇ or more and 150 ⁇ m or less may be used or may be used instead of the SiC coating.
  • a second heat treatment jig with various changes in jig shape, thickness t, surface roughness (Ra value), apparent flatness, etc. was manufactured. And equipped with a silicon wafer with a diameter of 30 Omm.
  • the heat treatment was carried out in a 1% oxygen-containing gas atmosphere from room temperature to 130 ° C., then kept at 1300 ° C. for 2 hours, and then cooled to room temperature.
  • the silicon wafer after the heat treatment was observed with an X-ray apparatus to confirm the occurrence of slip.
  • Example 5 the heat treatment jig shown in FIG. 3 was manufactured. Therefore, an outer diameter D 3 1 9 mm, the thickness t force S 2. 0 mm s Ueha the contact surface of the diameter D a is 2 8 5 mm, heat treatment the substrate material consists of sintered silicon card by de A jig was made.
  • the surface is divided into 5 mm square areas, the maximum height in each area is measured by multipoint flatness measurement, and the area where the difference from the obtained virtual average plane exceeds 5 ⁇
  • the flatness was reduced to 50 ⁇ m or less.
  • the surface was treated with a plastic to set the surface roughness (Ra value) to 1.4 ⁇ m.
  • Example 6 a heat treatment jig shown in FIG. 3 in which the base material was silicon was manufactured. Outer diameter D is 3 19 mm, thickness t force S 2. Omm, ⁇ A heat treatment jig having a contact surface diameter Da of 285 mm and a base material made of silicon was manufactured.
  • Example 5 Under the same conditions as in Example 5, the maximum height in each region was measured by measuring the flatness at multiple points, and finally the apparent flatness was reduced to 50 ⁇ or less. Further, a plastic treatment was performed to adjust the surface roughness (Ra value) to 1.4 ⁇ m. Using the obtained heat treatment jig and observing the silicon wafer after the above heat treatment was performed, no slip occurred.
  • Example 7 the SiC coating was applied to the heat treatment jig shown in FIG. 3 in which the base material was silicon.
  • Example 5 the maximum height in each area was measured by measuring the flatness at multiple points, and processing was performed so that the difference from the obtained virtual average value plane was 50 / im or less.
  • the apparent flatness was set to 50 ⁇ or less.
  • a blast treatment was performed to set the surface roughness (Ra value) to 1.4 ⁇ .
  • the SiC coat was deposited at a rate of 20 / m in terms of conversion.After that, the surface irregular projections were polished, and the SiC coat film was removed by about 10 ⁇ m by double-sided blasting. The surface roughness was set to 1.
  • Example 8 the heat treatment jig shown in FIG.
  • Example 5 the maximum height in each region was measured by multipoint flatness measurement, and the region with a difference from the obtained virtual average value plane exceeding 50 ⁇ was subjected to blast processing. After shaving, the apparent flatness was set to 50 ⁇ m or less. Further, the surface subjected to the plast treatment was polished to a surface roughness (Ra value) of 1.5 ⁇ m.
  • the shape of the disk to be mounted is 60% or more of the diameter of the semiconductor wafer, and the thickness thereof is 1.0 mm to 10 Omm.
  • the surface roughness (Ra value) of the contacting surface is set to 0.1 ⁇ to 100 ⁇ , and the flatness is defined in the concentric direction and the diametric direction. Change to flatness The maximum height in each area is measured by multipoint flatness measurement, and the difference from the obtained virtual average value plane is set to 50 // m or less. It is possible to reduce the slip that occurs when the air is in close contact with the heat treatment jig.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本発明の熱処理治具によれば、搭載する円板形状を半導体ウェーハの直径の６０％以上からなり、その厚さは１.０ｍｍ以上、１０ｍｍ以下で、前記ウェーハと接触する面の表面粗さ（Ｒａ値）は０．１μｍ以上、１００μｍ以下とし、その平坦度を同心円方向および直径方向で規定することにより、または、前記の平坦度に替えて、多点の平面度測定により各領域での最大高さを測定し、求めた仮想平均値面との差が５０μｍ以下にすることにより、半導体ウェーハが熱処理治具と密着することによって発生するスリップを低減することができる。これにより、自重応力の大きい半導体ウェーハを熱処理する場合でも、スリップの発生を有効に防止でき、安定した半導体基板用の熱処理治具として広く適用できる。

Description

半導体ゥ ーハ用熱処理治具 技術分野
本発明は、 縦型熱処理炉の熱処理ボートに用いられる熱処理治具に関 し、 さらに詳細には、 大径の半導体ゥ ーハを高温で熱処理する際に、 結晶欠陥として発生するスリップを低減できる半導体ゥエーハ用熱処理 治具に関する。 背景技術
L S Iデバイス製造プロセスで処理される半導体ゥエーハは、 酸化、 拡散および成膜等の工程において、 高温の熱処理を繰り返して製造され る。 その熱処理の際に、 半導体ゥ-ーハの面内に不均一な温度分布が生 じると、 それにともなって半導体ゥエーハに熱応力が発生する。
一方、 半導体ゥエーハの支持方法によっては、 ゥエーハ重量に起因し て発生する応力 （以下、 単に 「自重応力」 という） が発生する。 従来の 熱処理用ボートでは、 シリコンゥエーハの外周部のみを支持する方式で ある場合、 直径 3 0 O m mの半導体ゥエーハを熱処理すると自重応力の 影響が著しく、 使用することが困難になる。
上記の熱応力や自重応力は、 熱処理において半導体ゥエーハ中にスリ ップと呼ばれる結晶欠陥を引き起こすことが分かっている。 スリップは L S Iデバイスのリーク電流の増加や半導体ゥ ーハ平坦性の劣化の原 因となる。 半導体ゥエーハの品質特性を確保するには、 スリ ップの発生 を低減するため、 これらの熱応力や自重応力を小さくすることが重要で ある。
半導体ゥエーハの熱処理に際し、 縦型熱処理炉は設置スペースを小さ くでき、 大口径の半導体ゥエーハを多量に熱処理するのに適しているこ とから、 半導体ゥエーハの各種熱処理に用いられる装置として採用され ている。
図 1は、 縦型熱処理炉に用いられる半導体ゥエーハ用の熱処理ボート の構成例を示す図である。 熱処理ポート 1は、 3本以上の支柱 3とこの 支柱 3を上下位置で固定する上部天板 5、 および下部天板 6から構成さ れており、 開口部 2が設けられている。 前記支柱 3にはゥヱーハ支持部 4が列設され、 開口部 2側から半導体ゥエーハをゥエーハ支持部 4に載 置した後、 縦型熱処理炉に挿入されて所定の熱処理が行われる。
図 1 に示すように、 熱処理ボート 1は、 離間配置された上下一対の天 板 5 、 6と、 これらを連結する複数本の支柱 3とで構成されるため、 半 導体ゥエーハをゥエーハ支持部 4に載置し、 または取り出しするための 開口部 2を設けることが必要である。
したがって、 通常、 開口部 2側に設けられる 2本の支柱 3は、 半導体 ゥヱーハの載置または取り出しを容易にするため、 半導体ゥ ーハの直 径相当程度に離間して配設される。
小口径の半導体ゥエーハの熱処理に際しては、 前記図 1 に示す熱処理 ポート 1を用いて、 ゥエーハ裏面の外周部を 3点または 4点程度の複数 点で支持する方式が広く使用されてきた。
しかしながら、 近年の半導体ゥエーハの大口径化にともない、 発生す る自重応力が大幅に増大するようになると、 前記図 1 に示す熱処理ポー ト 1を用いゥエーハ裏面の外周部を 3点または 4点程度で支持する方式 では、 支持位置での自重応力の増大に合わせ、 自重応力の不均一分布が 促進され、 スリ ップの発生が顕著になる。
このため、 最近では、 半導体ゥエーハの大口径化にともなうスリ ップ の発生を低減するため、 半導体ゥ ーハの裏面内部を複数点で支持する 治具、 または半導体とリング状に線接触、 若しくは面接触で支持する治 具構造が提案されている。 例えば、 特開平 1 0— 2 7 0 3 6 9号公報では、 リング形状 （馬蹄 形） の支持治具の表面に外周または内周と連通可能な凹部を設けたり、 複数個の貫通孔を形成したゥユーハの支持治具が提案されている。 この 支持治具によれば、 ゥ ーハを移動する際に、 支持治具の外周部に存在 する気体が吸引され、 複数個の凹部または貫通孔を介してゥエーハと支 持治具との接触部位に気体が流通し、 ゥエーハが支持治具に張りつくこ とがないとしている。
また、 特開平 1 1— 3 8 6 5号公報では、 2本で対をなす梁を 1組ま たは複数組、 支柱の長手方向に所要の間隔を存して多数、 水平保持させ たゥエーハ積載用ボートが提案されている。 そして、 この 2本の梁の間 隔を調整することによって、 ゥヱーハの撓みを極力抑制し、 スリ ップを 防止するものである。
さらに、 特開平 1 0— 3 2 1 5 4 3号公報には、 シリコンゥエーハと 円板形状や馬蹄形状のゥ ーハ支持体 （熱処理治具） との密着を防止す るため、 表面粗さを規定したゥエーハ支持体が提案されている。
ところが、 提案の支持治具のように、 ゥエーハとの接触方式を変更さ せた熱処理治具を使用することによって、 新たな問題が発生することに なる。 すなわち、 半導体ゥ ーハの裏面と支持治具が接触することによ り、 それぞれの変形が拘束され、 熱応力または自重応力を上回るような、 大きな応力が新たに半導体ゥエーハに付加され、 これが原因となってス リップが発生する。
新たなスリップ発生の要因は、 熱処理治具自体の加工精度によるもの であり、 特に、 半導体ゥ ーハの裏面と支持治具とが接触する領域にお ける表面の平坦度と表面粗さに大きく依存している。
しかしながら、 上記特開平 1 0— 2 7 0 3 6 9号公報、 特開平 1 1一
3 8 6 5号公報および特開平 1 0— 3 2 1 5 4 3号公報で提案された支 持治具等では、 一部に表面粗さについての記載はあるが、 スリップ低減 との関係についての説明がない上、 支持治具等の平坦度に関する記載が ない。
—方、 特開 2 0 0 3— 1 9 7 7 2 2号公報には、 表面粗さおよぴ平面 度を規定し、 その形状がゥエーハ保持面に同心円状に形成された複数の 貫通孔を有し、 ゥエーハ保持面での貫通孔の総面積を規定したリング形 状 （馬蹄形状を含む） の熱処理用治具が開示されている。 そして、 同公 報では、 表面粗さ R aを 0 . 1 〜 0 . 7 μ mとし、 平面度を 5 0 μ m以 下とするのが望ましいとしている。
ところが、 直径 3 0 0 m mの半導体ゥエーハを対象とする熱処理用治 具を想定する場合に、 そのゥエーハを保持する領域を全て平面度を 5 0 /x m以下で確保しょうとすると、 高精度の加工が必要となり、 製造コス トを増大させるだけでなく、 加工精度の面において現実的な製造条件と することができない。 発明の開示
前述の通り、 半導体ゥ ーハの大径化にともなって開発された、 ゥ ーハ裏面内部を支持する構造の治具では、 新たなスリ ップ発生の要因が 生じ、 これらは、 接触する領域における平坦度と表面粗さに大きく依存 する。
さらに、 本発明者の検討によれば、 平坦度や表面粗さを所定の条件で 管理する場合であっても、 熱処理治具の表面は必ずしも平坦ではなく、 表面にはうねりや表面粗さによる凹凸が存在し、 そのうち一部の凸部に 加わる自重応力に起因してスリップが発生することが明らかになる。
本発明は、 このような検討結果を前提とし、 従来の熱処理治具が包含 する問題点を解消するためになされたものであり、 熱処理治具が半導体 ゥエーハの裏面と接触する領域における平坦度および表面粗さを改善し、 さらに表面うねりや表面粗さに起因する凸部を制限し、 効果的にスリッ プの発生を低減させることができる熱処理治具を提供することを目的と している。
本発明者は、 上記の問題点を解決するため、 縦型熱処理炉の熱処理ポ ートに用いて.各種の熱処理を行い、 熱処理治具における平坦度、 表面粗 さ、 および治具表面の局部的な凹凸について種々検討した結果、 下記の (a) 〜 （d) の知見を得ることができた。
(a ) 熱処理治具の厚さを規定することで、 熱処理治具の反りに起因す る平坦度を改善するとともに、 自重応力による熱処理治具の撓み、 さら に表面加工にともなう歪みを防止できる。
ただし、 熱処理治具が厚くなると、 治具の熱容量が大きくなり熱処理 炉内での昇 ·降温特性が劣化し、 また半導体ゥ ーハ投入枚数の減少に より生産性が低下することに留意する必要がある。
(b) 熱処理治具における平坦度を規定し、 表面粗さを適度に調整する ことにより、 半導体ゥエーハと熱処理治具との接触状況を改善すること により、 両者の密着を防止できる。
(c ) 熱処理治具が半導体ゥ ーハを接触保持する領域に、 複数の凸部 域を付加させることによって、 自重応力や熱応力を緩和することができ る。
(d) 熱処理治具の表面に S i Cコートすることにより、 熱処理に酸素 雰囲気を用いて半導体ゥ ーハの表面に酸化皮膜が成長する場合でも、 成長した酸化皮膜と熱処理治具の表面との接着を防止できる。
本発明は、 上記の知見に基づいて完成されたものであり、 次の （ 1)
〜 （5) の半導体ゥユーハ用熱処理治具を要旨としている。
( 1) 半導体ゥエーハをその上面に搭載して熱処理する円板形状の熱処 理治具において、 円板形状の直径は搭載される半導体ゥエーハの直径の
6 0 %以上であり、 その厚さは 1. 0 mm以上、 1 0 mm以下であり、 前記半導体ゥエーハと接触する面の表面粗さ （R a値） は 0. l /z m以 上、 1 0 0 x m以下であり、 その平坦度は、 同心円方向の平坦度で 0. lmm以下であり、 かつ直径方向の平坦度で 0. 2mm以下であること を特徴とする半導体ゥエーハ用熱処理治具である （以下、 「第 1の熱処 理治具」 という） 。
(2) 半導体ゥエーハをその上面に搭載して熱処理する円板形状の熱処 理治具において、 円板形状の直径は搭載される半導体ゥ ーハの直径の 6 0 %以上であり、 その厚さは 1. 0 mm以上、 1 0mm以下であり、 前記半導体ゥ ーハと接触する面の表面粗さ （R a値） は 0. 1 x m以 上、 l O O /z m以下であり、 前記半導体ゥエーハと接触する表面を多数 領域に分割し、 領域ごとに最大高さを測定し、 各領域の最大高さと前記 測定値から求められた仮想平均値面との差が 5 0 μ m以下であることを 特徴とする半導体ゥ ーハ用熱処理治具である （以下、 「第 2の熱処理 治具」 という） 。
(3) 上記の 「第 1、 2の熱処理治具」 では、 半導体ゥ ーハと接触す る面の直径をその半導体ゥエーハの直径の 6 0 %以上にするのが望まし い。 さらに、 半導体ゥエーハと接触する面をリング形状とし、 その外径 を半導体ゥエーハの直径の 6 0 %以上にするのが望ましい。
いずれの構成であっても、 大口径の半導体ゥユ ーハを保持する場 合に、 半導体ゥエーハと熱処理治具との接触面積を低減させることが でき、 治具とゥエーハの接着起因によるス リ ップを防止できるからであ る。
(4) 上記の 「第 1の熱処理治具」 では、 半導体ゥ ーハと接触する面 に複数の凸部域を設け、 中心に対して点対称に配置することができる。 この場合に、 複数の凸部域の平面形状を円形とし、 その直径を 5. 0 mm以上、 3 0. 0 mm以下にするのが望ましい。
(5) 上記の 「第 1、 2の熱処理治具」 では、 その基材材料をシリ コン、 含浸シリ コンカーバイ ド、 シリ コンカーバイ ド、 多孔質シリ コンカーバ イ ド、 石英、 シリコン、 グラフアイ ト、 およぴグラシ一カーボンのいず れかから構成することができる。
この場合において、 上記の基材材料に膜厚が 1 0 m以上、 1 5 0 /z m 以下のシリコンカーバイ ド （S i C) のコートを行ってもよい。
また、 S i Cコートをしない場合には、 多結晶 S i膜若しくは S i 3 N4膜、 または S i O 2膜を気相成長法などにより、 0. 2 // πιから 5 0 μ m程度堆積させてもよい。 図面の簡単な説明
図 1は、 縦型熱処理炉に用いられる半導体ゥエーハ用の熱処理ポート の構成例を示す図である。
図 2は、 本発明の熱処理治具の構成例を説明する図であり、 （a) は 平面図を示し、 （b) は正面断面図、 （c) および （d) は熱処理治具 に円錐状および球状の座ぐりを設けた正面断面図、 並びに （e) は熱処 理治具にリング形状を設けた正面断面図を示している。
図 3は、 本発明の熱処理治具の他の構成例を説明する断面図である。 図 4は、 本発明で規定する同心円方向での平坦度おょぴ直径方向の平 坦度を説明する図である。
図 5は、 本発明の半導体ゥ ーハと接触する面がリング形状である熱 処理治具の構成を説明する図であり、 （a ) は平面図を示し、 （b ) は 正面断面図を示している。
図 6は、 本発明の複数の凸部域を有する熱処理治具の構成を説明する 図であり、 （a) は熱処理治具の平面図を示し、 （b) は半導体ゥエー ハを搭載した X—X視野による正面断面図を示している。
図 7は、 熱処理治具の表面に凸部域を設ける手順の説明する図であり .
( a ) 〜 （d) にその手順を示している。
図 8は、 本発明の第 2の熱処理治具で規定する多点の平面度測定にお ける各領域の最大高さと測定値から求められた仮想平均値面との差を管 理する方法を説明する図である。 発明を実施するための最良の形態
本発明の縦型熱処理炉に載置される半導体ゥ ーハ用熱処理治具の実 施の形態を、 図面を用いて 「第 1の熱処理治具」 および 「第 2の熱処理 治具」 に区分して具体的に説明する。 本発明の構成は、 以下に説明する 具体例に限定されるものではない。
1. 第 1の熱処理治具
1— 1. 第 1の熱処理治具の構成
本発明の第 1の熱処理治具では、 円板形状の直径は搭載される半導体 ゥエーハの直径の 6 0 %以上であり、 その厚さは 1. 0 mm以上、 1 0 mm以下であり、 前記半導体ゥエーハと接触する面の表面粗さ （R a 値） は 0. Ι μιη以上、 1 0 0 i m以下であり、 その平坦度は、 同心円 方向の平坦度で 0. 1 mm以下であり、 かつ直径方向の平坦度で 0. 2 mm以下であることを特徴としている。
図 2は、 本発明の熱処理治具の構成例を説明する図であり、 （a ) は 平面図を示し、 （b) は正面断面図、 （c) および （d) は熱処理治具 に円錐状および球状の座ぐりを設けた正面断面図、 並びに （e) は熱処 理治具にリング形状を設けた正面断面図を示している。
図 2に示す構成では、 ゥ ーハ 1 0を搭載する熱処理治具 1 1は外径
Dと厚さ tからなる円板形状であり、 外径 Dはゥユーハ 1 0の直径より 大きく構成されている。
さらに、 図 2 (c ) 〜 （ e ) には、 熱処理治具 1 1のその他の構成断 面例として、 熱処理治具 1 1の中央部を円錐状に座ぐりを施したもの、 熱処理治具 1 1の中央部を球状に座ぐりを施したもの、 および熱処理治 具 1 1にリング形状を設けたものを示している。 図 3は、 本発明の熱処理治具の他の構成例を説明する図である。 図 3 に示す構成では、 ゥエーハ 1 0を搭載する熱処理治具 1 1は外径 Dと厚 さ tからなる円板形状からなり、 ゥエーハ 1 0との接触面の直径 D aと し、 直径 D aはゥエーハ 1 0の直径より小さく構成されている。
これは、 前述の通り、 大径の半導体ゥエ ーハを保持する場合に、 半導体ゥエーハ 1 0と熱処理治具 1 1 との接触面積を低減させることが でき、 熱処理治具とゥエーハ間の接着によるスリ ップを防止できるから である。
第 1の熱処理治具では、 その厚さ tを 1. 0 mm以上、 1 0 mm以下 と規定している。 通常、 熱処理治具ではその厚さを確保することにより、 平坦度を向上させることができる。 このため、 1. Omm以上にするこ とで熱処理治具の反りや表面加工時に歪みをなく し、 平坦度を改善する ことができる。
一方、 その厚さが 1 0mmを超えると、 熱処理治具の熱容量が増大し、 熱処理炉内での昇温 ·降温特性が劣化したり、 投入枚数の減少し生産性 が低下するので、 上限は 1 0mmとする。 実操業では、 熱処理炉内には 数十枚の熱処理治具を搭載するため、 その厚さは 1. 5mm以上、 5.
0 mm以下にするのが望ましい。
第 1の熱処理治具では、 半導体ゥ ーハと接触する面の表面粗さを 0. l At m以上、 1 0 0 μ m以下とする。 本発明で規定する表面粗さは、
J I S B 0 6 0 1に規定する中心線平均粗さ （R a値） で表示する。 表面粗さが 0. 1 m未満である場合には、 シリカ粒やシリコンカー パイ ド粒を用いたブラス ト処理する方法、 またはマシニング装置や旋盤 機などを利用したツールマークを導入する方法により、 表面をある程度 粗く し、 最終的に表面粗さ （R a値） を規定値以上にする必要がある。 プラス ト処理を行う場合は、 表面粗さ （R a値） を大きくすると熱処 理治具を破損する恐れがあり、 表面粗さ （R a値） の上限を 1 0 0 /x m にする。
一方、 ツールマークを導入する場合は、 表面粗さ （R a値） の上限値 は治具厚さの 1/3まで可能であるが、 加工装置への負荷や生産性の低 下を考慮し、 その上限を 1 0 0 μ mとする。 本発明においては、 表面粗 さ （R a値） の上限を 5 0 μ mとするのが望ましく、 さらに望ましくは l /xm以上、 5 m以下の範囲である。
さらに、 第 1の熱処理治具では、 同心円方向の平坦度を 0. 1 mm以 下とし、 かつ直径方向の平坦度を 0. 2 mm以下に規定している。 本発 明では、 J I S B 0 6 2 1に規定する平坦度を用いる。
図 4は、 本発明で規定する同心円方向の平坦度および直径方向の平坦 度を説明する図である。 図 4に示すように、 同心円方向での平坦度は、 熱処理治具 1 1の中心 1 1 aに対する同心円方向 （矢印 1 3) での多点 測定により得ることができる。 また、 直径方向の平坦度は、 中心 1 1 a を起点とする放射状方向 （矢印 1 4) での多点測定により得られる。
同心円方向の平坦度が 0. 1 mmを超えると、 同心円内でゥエーハ保 持が 3点になる可能性が大きく、 その保持点でのゥエーハ自重負荷によ りスリップが発生し易くなる。 したがって、 同心円内でゥエーハの多点 保持を確保しょうとすると、 同心円方向の平坦度を 0. 1 mm以下とし 望ましくは 0. 0 5mm以下とする。
熱処理治具に凸部域が設けられた構造になる場合には、 ゥユーハの保 持はその中央付近で接触保持される形態となり、 その接触位置からスリ ップが発生し易くなる。 この場合には、 前記の問題を解消するため、 熱 処理治具にリング形状を設けたり、 またはその表面の中央付近に凹型形 状を設けるのが望ましい。
熱処理治具にリング形状または凹型形状を設ける場合には、 リング形 状の外形または凹型形状の座ぐり内径は、 ゥエーハの直径の 6 0 %以上. 8 5 %以下にするのが望ましい。 このように構成することによって、 ゥエーハは、 その直径の 6 0 %〜
8 5 °/0の範囲で保持されることになり、 同時に同心円方向の平坦度を 0.
1 mm以下であるから、 同心円内での多点保持が可能になり、 スリ ップ の発生を低減できる。
一方、 熱処理治具の直径方向の平坦度は、 0. 2mm以下とする。 直 径方向の平坦度が 0. 2 mmを超えると、 特定の同心円付近で線接触に なるおそれがあり、 スリップが発生し易くなる。 本発明では、 直径方向 の平坦度を 0. 1 mm以下にするのが望ましい。
上述した熱処理治具の形状以外であり、 凸部域が構成されていない場 合には、 ゥエーハ直径の 6 0%以下の領域に、 リング形状や凹型形状を 設ける必要がなく、 平面形状の熱処理治具であればよい。
換言すれば、 本発明の熱処理治具では、 ゥ ーハ直径の 6 0 %以下の 領域に最大高さ領域が存在しない形状であり、 ゥエーハ直径の 6 0 %以 上の領域における平坦度として、 同心円方向の平坦度は 0. 1 mm以下 であり、 望ましくは 0. 0 5 mm以下であると同時に、 直径方向の平坦 度が 0. 2mm以下であり、 望ましくは 0. 1 mm以下であることを特 徴としている。 これにより、 効率よくスリ ップを低減できる。
本発明の熱処理治具においては、 平坦度の下限値は 0 (ゼロ） に近い 程良いが、 機械加工の精度や製造コストを考慮すれば、 自ずから限界が あり、 いずれの平坦度も 0. 0 3 mmを下限とするのが望ましい。
前述の通り、 図 4に示す同心円方向および直径方向の平坦度は、 多点 測定によって求めることができる。 この多点測定では、 同心円方向の測 定に際し、 例えば、 半径が 5mmピッチとする円周上を 5mmピッチ程 度となるよう均等に分割して測定する。
一方、 直径方向の測定に際し、 例えば、 熱処理治具の外周を 5 mmピ ツチ程度で均等に分割した角度 （3 0 O mmゥユーハを対象とする場合、
1 8 0分割して角度 2° とする） で、 直径方向に 5 mmピッチの等間隔 で測定する。
第 1の熱処理治具の平坦度に関し、 例えば、 直径 3 O O mm相当のシ リコンカーバイド材料を用いて円板加工で治具を製作する場合に、 平面 度測定装置による多点測定を行う （例えば、 5 m mピッチ等間隔測定） 。 その情報に基づき、 さらに切削若しくは研磨、 または局所プラスト処理 工程などを施すことにより、 最終的な熱処理治具の平坦度が調整される。 第 1の熱処理治具では、 半導体ゥ ーハと接触する面がリング形状で あり、 その外径が半導体ゥエーハの直径よりも小さくするのが望ましい。 これにより、 半導体ゥエーハとの接触面積を低減させることができ、 さ らに中心部分をカットし、 接触面積を一層低減させることができる。
図 5は、 本発明の半導体ゥエーハと接触する面がリング形状である熱 処理治具の構成を説明する図であり、 （a ) は平面図を示し、 （b ) は 正面断面図を示している。 ゥエーハ 1 0を搭載する熱処理治具 1 1は、 外径 Dおよび厚さ tからなる円板形状で構成され、 ゥエーハ 1 0との接 触面 1 1 bは外径 D oおよび内径 D iのリング形状になっており、 その 外径 D oはゥエーハ 1 0の直径より小さレヽ。
リング形状を形成するため、 リング外周側での段差 d 1およびリング 内周側での段差 d 2は、 それぞれ特に限定しないが、 ゥエーハ 1 0に接 触しない程度に確保するのがよい。
図 5に示すように、 リング形状で構成することによって、 ゥエーハ 1
0と接触する面 1 1 bの面積を、 前記図 3で示す構成例よりさらに小さ くすることができるので、 半導体ゥエーハと熱処理治具との接着による スリップを防止できる。
第 1の熱処理治具では、 半導体ゥユーハと接触する面に複数の凸部域 を設け、 中心に対して点対称に配置することができる。 これにより、 ランスよく接触面積を低減させて、 密着によるスリップを防止すること ができる。 この場合に、 複数の凸部域の平面形状を円形とし、 その直径 を 5. Omm以上、 3 0. 0 mm以下にするのが望ましい。 一層、 バラ ンスよく接触面積を低減できるからである。
図 6は、 本発明の複数の凸部域を有する熱処理治具の構成を説明する 図であり、 （a) は熱処理治具の平面図を示し、 （b) は半導体ゥエー ハを搭載した X— X視野による正面断面図を示している。 図 6に示す構 成では、 中心に設けた ΰ部域 1 5、 半径 r 1の円周上に設けた 6個の凸 部域 1 6、 および半径 r 2の円周上に 1 2個の凸部域 1 7を設けている。 凸部域 1 5、 1 6、 1 7の配置は、 熱処理治具 1 1の中心 1 1 aに対 して点対称にする。 さらに、 凸部域 1 7の最外周間の距離 D sは、 ゥ ーハの直径より小さくするのが望ましい。
凸部域の配置は、 図 6に示す配置に限定されるものではなく、 その他 の配置も許容される。 例えば、 治具の中心から凸部域の直径を順次大き く したり、 大直径の凸部域の隙間に小直径の凸部域を設ける配置にして もよい。
凸部域の形状は、 図 6 (a ) に示すディンプル構造に限定するもので なく、 図示しないが格子状などのメッシュ構造からなる凸部域の形状で あってもよい。 熱処理治具に凸部域を形成する場合は、 下記の図 7に示 すように、 保護シールを貼りプラスト処理を行ってもよく、 また刃先で 溝切りを行うようにしてもよい。
図 7は、 熱処理治具の表面に凸部域を設ける手順の説明する図であり、 ( a) 〜 （d) にその手順を示している。 同 （a；) 、 (b) では、 凸部 域を形成する熱処理治具 1 1の表面に、 凸部域の形状とする保護シール 1 8を貼り付ける。 その後、 同 （c) に示すように、 プラス ト処理 Bに より保護シール 1 8を貼り付けていない表面を削り取ることによって、 同 （d) に示すように、 凸部域 1 5、 1 6、 1 7を設けた熱処理治具 1
1を作製することができる。
第 1の熱処理治具では、 その基材材料として、 シリ コン含浸シリ コン カーバイ ド、 シリ コンカーバイ ド、 多孔質シリ コンカーバイ ド、 石英、 シリ コン、 グラフアイ トおよぴグラシ一力一ボンのいずれかを採用する ことができる。
特に、 シリコン、 グラフアイ トおょぴグラシ一カーボンは、 シリコン ゥエーハとの接触領域において、 その硬度はシリコンと同等または軟ら かいため、 一層、 スリ ップの低減を図ることができる。
さらに、 基材材料の上に膜厚が 1 0 μ m以上、 1 5 0 μ πι以下のシリ コンカーバイ ド （S i C) をコートするのが望ましい。 高純度の S i C をコートすることにより、 ゥエーハへの汚染を減少することができる。 また、 グラフアイ トゃグラシ一カーボン製治具を使用する場合に、 S i Cコートすることは、 酸化雰囲気の熱処理にも適用することができる。 また、 S i Cコー トの代わりに、 多結晶 S i膜や S i 3N4膜または S i〇2膜を、 0. 2 μ mから 50 μ m程度堆積しても効果がある。 1 - 2. 実施例
治具形状、 厚さ t、 表面粗さ （R a値） および平坦度等を種々変更し た第 1の熱処理治具を作製し、 縦型熱処理炉の 4点外周支持のゥェーハ 支持部に挿入し、 直径 3 0 Ommのシリコンゥエーハを搭載した。
熱処理条件は、 1 %酸素含有のガス雰囲気で、 室温から 1 3 00°Cま で昇温し、 その後 1 3 0 0°Cにて 2時間保持させ、 その後室温まで降温 させた。 熱処理後のシリ コンゥエーハをエックス線装置で観察し、 スリ ップの発生有無を確認した。
(実施例 1)
実施例 1では、 前記図 6に示す複数の凸部域を有する熱処理治具を作 製した。 そのため、 前記図 7に示すように、 熱処理治具の基板材料とし てシリ コンを用い、 直径 3 04mmおよび厚さ 2. 5 mmで、 同心円方 向の平坦度が 0. 0 4 mmおよび直径方向の平坦度が 0. 0 4mmから なる円板形状に加工した （工程 （a ) ) 。 得られた円板上に、 ピッチ 1. Omm幅の間隔で直径 8. Ommの円 形保護シール 1 8でマスクを行い （工程 （b) ) 、 プラスト処理 Bを施 して、 円板表面を 5 0 m削り込みを行った （工程 （c ) ) 後、 円形保 護シール 1 8を取り除いて、 凸部域 1 5、 1 6、 1 7を形成した （工程 (d) ) 。
さらに、 得られた円板治具 1 1の表面全面に弱いプラスト処理を施す ことによって、 表面粗さ （R a値） を 1. 5 μ mとした熱処理治具を作 製した。
作製された熱処理治具を用いて、 上記の熱処理を実施した後のシリコ ンゥエーハを観察した結果、 スリップは発生していなかった。
(実施例 2)
実施例 2では S i Cコートを行った。 基体材料はシリ コンを用い、 直 径 3 04 mmおよび厚み 2. 0 mmで、 同心円方向の平坦度が 0. 0 2 mmおよび直径方向の平坦度が 0. 0 6 mmである円板形状に加工した。 次に、 プラスト処理で表面粗さ （R a値） を 2. 5 μ πιとしたのち、 S i Cコートを換算で 20 / m堆積させ、 引き続き、 異常 S i C成長領域 を除去するため、 軽く表面研磨を行い、 さらにブラス ト処理を施し、 表 面粗さ （R a値） を 1. 9 μιηとした熱処理治具を作製した。
作製された熱処理治具を用いて、 上記の熱処理を実施した後のシリコ ンゥエーハを観察した結果、 スリップは発生していなかった。
(実施例 3)
実施例 3では、 基体材料はシリ コンカーバイ トを用い、 直径 3 04m mおよび厚さ 2. O mmで、 同心円方向の平坦度が 0. 0 8 mmおよび 直径方向の平坦度が 0. 1 9mmからなる円板形状に加工したのち、 ブ ラスト処理で、 表面粗さ （R a値） を 1. 0 mとした熱処理治具を作 製した。
作製された熱処理治具を用いて、 上記の熱処理を実施した後のシリコ ンゥエーハを観察した結果、 20〜 3 0 mm程度のスリ ップが数本発生 していた。
(実施例 4)
実施例 4では、 表面粗さ （R a値） を変動させた熱処理治具を用いた。 基体材料はジリコンを用い、 図 5に示す構造で、 外径 Dが 3 04mm、 外径 D o力 S 2 3 0mm、 内径 D i力 S 2 0 0mm、 l i bの面に関して同 心円方向の平坦度が 0. 0 5 mmおよび直径方向の平坦度が 0. 0 6m mからなる円板形状に加工したのち、 鏡面研磨し、 さらに鏡面研磨後に プラスト処理を施した。
準備した円板の表面粗さ （R a値） が 0. 0 (鏡面研磨まま） 、 並びに 0. l ^ m、 1. および 4. 7 /z m (鏡面研磨後ブラスト 処理） の 4水準からなる熱処理治具を作製した。
作製された熱処理治具を用いて、 上記の熱処理を実施した後のシリコ ンゥエーハを観察した。 表面粗さ （R a値） が 0. 0 2 μ πιの熱処理治 具を用いた場合は、 熱処理治具とシリ コンゥエーハとの接着を起因とす るスリップが多発した。
一方、 表面粗さ （R a値） が 0. 1 μ mの熱処理治具を用いた場合は、 熱処理治具とシリコンゥエーハと微細な接着痕が要因で、 弱いスリップ が数本発生し、 表面粗さ （R a値） が 1. 3 i mおよび 4. 7 μ πιの熱 処理治具を用いた場合は、 スリップの発生は観察されなかった。
(比較例 1 )
比較例 1では、 薄肉の熱処理治具を用いた。 基体材料はシリ コンカー バイ トを用い、 直径 3 04 mmおよび厚さ 0. 7 5 mmで、 同心円方向 の平坦度が 0. 0 8 mmおよび直径方向の平坦度が 0. 1 9 mmで、 さ らに、 表面粗さ （R a値） を 1. 0 X mである熱処理治具を作製した。 作製された熱処理治具を用いて、 上記の熱処理を実施した後のシリコ ンゥエーハを観察した結果、 治具の肉厚が薄いために、 シリ コンゥエー ハの自重応力による変形が原因となり、 スリップが多発した。
2. 第 2の熱処理治具
2— 1. 第 2の熱処理治具の構成
本発明の第 2の熱処理治具は、 円板形状の直径は搭載される半導体ゥ エーハの直径の 6 0 %以上であり、 その厚さは 1. 0 mm以上、 1 0 m m以下であり、 前記半導体ゥエーハと接触する面の表面粗さ （R a値） は 0. 0 5 μ πι以上、 1 0 0 m以下であり、 前記半導体ゥエーハと接 触する表面を多数領域に分割し、 領域ごとに最大高さを測定し、 各領域 の最大高さと前記測定値から求められた仮想平均値面との差が 5 0 μ ηι 以下であることを特徴としている。
第 2の熱処理治具では、 搭載するゥ ーハは直径が 3 0 0 mmの大径 を対象としており、 ゥエーハを接触保持する円板、 またはリング形状の 外形が半導体ゥエーハの直径の 6 0 %以上であり、 その厚さが 1. 0 m m以上、 1 0 mm以下であることは、 前記第 1の熱処理治具と同様であ るが、 後述する見掛け上の平坦度を良くするため、 表面粗さ （R a値） を 0. 0 5 μ πι以上、 1 0 0 m以下と規定し、 さらに、 平坦度の特性 に替えて、 仮想平均値面の概念を規定している。
前述の第 1の熱処理治具では、 直径が 3 0 O mmの大径ゥ ーハを搭 載するために、 その表面の平坦度を規定している。 しかし、 規定された 平坦度を確保するには、 超高精度の機械加工を必要とするので、 製造コ ストが高騰するとの問題がある。
通常、 半導体ゥ ーハと接触する熱処理治具の表面には局所的に凹凸 のうねりが存在し、 そのうねりの最大高さ位置でゥエーハを保持するこ とになる。 そのため、 第 2の熱処理治具では、 平坦度を所定の精度に留 め、 各領域での最大高さを測定することにしている。
すなわち、 第 2の熱処理治具では、 例えば、 平坦度が所定のレベルに なるように加工し、 その表面を 5 mm角の領域に分割し、 各領域にプロ ープを順次接触させ多点の平面度測定を行う。 そして、 各領域での最大 高さを測定し、 得られた平面度測定値から仮想平均値面を求める。
次いで、 各領域でのうねりの最大高さと仮想平均値面との差が 5 0 μ m以下となるように、 5 0 /1 mを超える領域を、 例えばプラスト処理で 削り取ることによって、 見かけ上の平坦度、 すなわち、 多点の平面度測 定における各領域の最大高さと測定値から求められた仮想平均値面との 差を小さくする。
このように、 見掛け上の平坦度を小さくすることによって、 ゥェーハ を保持する領域中での接触点を増加させることができるので、 ゥエーハ の自重応力にともなう負荷を分散することができる。
図 8は、 本発明の第 2の熱処理治具で規定する多点の平面度測定にお ける各領域の最大高さと測定値から求められた仮想平均値面との差を管 理する方法を説明する図である。 同図で示すように、 熱処理治具 1 1の 全面には表面うねり 1 9が形成されており、 その表面の一部を微視的に 観察すると、 表面粗さを示す表面波形 2 0が見られる。
第 2の熱処理治具における見掛け上の平坦度は、 例えば、 熱処理治具 1 1の平坦度が 0 . 2 m m ( 2 0 0 μ m ) 程度となるように加工し、 そ の表面を 5 m mピッチ角等の間隔で N個の領域に分割して、 多点の平面 度測定を行う。
具体的には、 分割した領域の各領域 （図 8では S 1 〜 S 5を示す） に プローブ 2 1を接触させ、 各領域での最大高さを測定し、 得られた平面 度測定値から仮想平均値面 2 2を求める。
そして、 各領域での最大高さと仮想平均値面 2 2との差 （図 8では H
1 〜H 5を示す） が基準値 H aである 5 0 mとなる基準面 2 3以下に なるように管理する。 これにより、 見掛け上の平坦度は、 初期加工の平 坦度 2 0 0 μ mより大幅に改善することができる。
最大高さと仮想平均値面との差が 5 0 i m (基準値 H a ) を超える領 域 （図 8では領域 S 3と S 4が該当する） は、 ブラス ト処理して最大高 さが 5 0 μ m以下となるように管理する。
上述のように、 半導体ゥ ーハと接触する面の最大高さと仮想平均値 面との差を管理することによって、 ゥヱーハを保持する領域中での接触 点を増加させることができるので、 ゥエーハの自重応力にともなう負荷 を分散することができる。
さらに、 第 2の熱処理治具において、 最大高さと仮想平均値面との差 を管理することにしているのは、 仮想平均値面より低い領域は、 もとも とゥエーハと接触しにくいため、 管理を必要としないためである。
しかも、 プラスト処理等で削り取る領域は、 最大高さと仮想平均値面 との差が基準値を超える領域のみとしているため、 精度良く加工仕上げ することが可能になる。
上述の通り、 第 2の熱処理治具では、 各領域での最大高さと仮想平均 値面との差のうち、 全領域で最大高さ H m a X (図 8では領域 S 3が該 当する） を見掛け上の平坦度として管理する。 そして、 その基準値は 5 0 μ mとする。
第 2の熱処理治具では、 前記図 5に示すように、 半導体ゥエーハと接 触する面がリング形状であり、 その外径が半導体ゥエー八の直径よりも 小さくするのが望ましい。 これにより、 半導体ゥエーハとの接触面積を 低減させることができるためであり、 さらに中心部分をカッ トして接触 面積を低減させることで平坦度管理が行い易くなる。
さらに、 第 2の熱処理治具では、 その基材材料として、 シリ コン含浸 シリコンカーバイ ド、 シリ コンカーバイ ド、 多孔質シリ コンカーバイ ド. 石英、 シリコン、 グラフアイ トおょぴグラシ一カーボンのいずれかを採 用することができる。
また、 前記第 1の熱処理治具の基材材料で説明したように、 Ι Ο μ πι 以上、 1 5 0 μ m以下の S i Cコートさせることや S i Cコートの代わ りに多結晶 S i膜や S ί 3N4膜または S i 02膜を、 0. 2 μπ！〜 5 0 m程度堆積させても効果がある。
2 - 2. 実施例
治具形状、 厚さ t、 表面粗さ （R a値） および見掛け上の平坦度等を 種々変更した第 2の熱処理治具を作製し、 縦型熱処理炉の 4点外周支持 のゥエーハ支持部に揷入し、 直径 3 0 Ommのシリコンゥエーハを搭載 した。
熱処理条件は、 1 %酸素含有のガス雰囲気で、 室温から 1 3 0 0°Cま で昇温し、 その後 1 3 00°Cにて 2時間保持させ、 その後室温まで降温 させた。 熱処理後のシリ コンゥエーハをエックス線装置で観察し、 スリ ップの発生有無を確認した。
(実施例 5)
実施例 5では、 前記図 3に示す熱処理治具を作製した。 そのため、 外 径 Dが 3 1 9 mm、 厚さ t力 S 2. 0 mms ゥエーハとの接触面の直径 D aが 2 8 5 mmで、 基材材料が焼結シリコンカーバイ ドからなる熱処理 治具を作製した。
次いで、 表面を 5 mm角の領域に分割し、 多点の平面度測定により各 領域での最大高さを測定し、 求めた仮想平均値面との差が 5 Ο μπιを超 える領域をブラス ト処理で削り取り、 見掛け上の平坦度を 5 0 μ m以下 とした。 さらに、 プラス ト処理を施して、 表面粗さ （R a値） を 1. 4 μ mとし 7こ。
得られた熱処理治具を用いて、 上記の熱処理を実施した後のシリコン ゥエーハを観察した結果、 ゥエーハとの接触面の外周部に僅かなスリッ プが発生していたが、 他にスリップの発生はなかった。
(実施例 6 )
実施例 6では、 基材材料がシリコンからなる図 3に示す熱処理治具を 作製した。 外径 Dが 3 1 9mm、 厚さ t力 S 2. Omm、 ゥエーハとの接 触面の直径 D aが 2 8 5 mmで、 基材材料がシリコンからなる熱処理治 具を作製した。
次いで、 実施例 5と同じ条件で、 多点の平面度測定により各領域での 最大高さを測定し、 最終的に、 見掛け上の平坦度を 5 0 μ ιη以下とした。 さらに、 プラス ト処理を施し、 表面粗さ （R a値） を 1. 4 μ mとした。 得られた熱処理治具を用いて、 上記の熱処理を実施した後のシリコン ゥエーハを観察した結果、 スリ ップは発生しなかった。
(実施例 7 )
実施例 7では、 基材材料がシリコンからなる図 3に示す熱処理治具に S i Cコートを施した。 外径 Dが 3 1 9 mm、 厚さ t力 S 2. 0 mm、 ゥ エーハとの接触面の直径 D aが 2 8 5 mmで、 基材材料がシリ コンから なる熱処理治具を作製した。
次いで、 実施例 5と同じ条件で、 多点の平面度測定により各領域での 最大高さを測定し、 求めた仮想平均値面との差が 5 0 /i m以下となるよ うに加工を施し、 見掛け上の平坦度を 5 0 μιη以下とした。 さらに、 ブ ラス ト処理を施し、 表面粗さ （R a値） を 1. 4 μπιとした。
引き続き、 S i Cコートを換算で 2 0 / m堆積させ、 その後、 表面異 常突起物を研磨加工し、 さらに両面ブラス ト処理で約 1 0 μ mほど S i Cコート膜を除去した後、 表面粗さを 1. とした。
得られた熱処理治具を用いて、 上記の熱処理を実施した後のシリ コン ゥエーハを観察した結果、 微小なスリ ップが 1本発生していた。
(実施例 8)
実施例 8では、 基材材料がシリコンからなる図 5に示す熱処理治具に
S i Cコートを施した。 外径 Dが 3 1 9 mm、 厚さ tが 4. 0 mm、 ゥ エーハとの接触面の外径 D oが 2 3 0 mm、 内径 D iが 1 8 0 mmの基 材材料がグラシ一カーボンからなる熱処理治具を作製した。
次いで、 実施例 5と同じ条件で、 多点の平面度測定により各領域での 最大高さを測定し、 求めた仮想平均値面との差が 5 0 i mを超える領域 をブラス ト処理で削り取り、 見掛け上の平坦度を 5 0 μ m以下とした。 さらに、 ブラスト処理した表面を研磨して、 表面粗さ （R a値） を 1 . 2 μ mとし 7こ。
引き続き、 S i Cコート 5 0 μ m堆積させ、 その後プラスト処理にて 1 0 μ πι程度コート領域を研磨し、 表面粗さ （R a値） を 0. と した。
得られた熱処理治具を用いて、 上記の熱処理を実施した後のシリコン ゥエーハを観察した結果、 スリップは発生しなかった。
(比較例 2 )
比較例 2では、 薄肉で構成された、 前記図 2に示す熱処理治具を用い た。 このため、 外径 Dが 3 1 9 mm, 厚さ tが 0. 8 5 mmで、 基材材 料がシリコンカーバイ ドからなる熱処理治具を作製した。
次いで、 実施例 5と同じ条件で、 多点の平面度測定により各領域での 最大高さを測定し、 求めた仮想平均値面との差が 5 0 μ πιを超える領域 をブラス ト処理で削り取り、 見掛け上の平坦度を 5 0 μ m以下とした。 さらに、 プラスト処理した表面を研磨して、 表面粗さ （R a値） を 1. 5 μ mとした。
得られた熱処理治具を用いて、 上記の熱処理を実施した後のシリコン ゥエーハを観察した結果、 ゥエーハの外周面からスリップが多発した。 産業上の利用の可能性
本発明の熱処理治具によれば、 搭載する円板形状を半導体ゥ エーハの直径の 6 0 %以上からなり 、 その厚さを 1 . 0 m m〜 1 O m mと し、 前記ゥエ ーハと接触する面の表面粗さ （ R a値） を 0 . 1 μ πι ~ 1 0 0 μ ιηと し、 その平坦度を同心円方向およ び直径方向で規定する こ とによ り 、 または、 前記平坦度に替え て、 多点の平面度測定によ り各領域での最大高さを測定し、 求 めた仮想平均値面との差が 5 0 // m以下にするこ とによ り 、 半 導体ゥエ ー八が熱処理治具と密着することによって発生する ス リ ップを低減するこ とができ る。 これによ り 、 自重応力の大き い半導体ゥエ ーハを熱処理する場合でも、 ス リ ップの発生を有 効に防止でき、 安定した半導体基板用の熱処理治具と して広く 適用できる。

Claims

請 求 の 範 囲
1. 半導体ゥエーハをその上面に搭載して熱処理する円板形状の熱処理 治具において、
円板形状の直径は搭載される半導体ゥエーハの直径の 6 0 %以上から なり、
その厚さは 1. 0 mm以上、 1 0mm以下であり、
前記半導体ゥエーハと接触する面の表面粗さ （R a値） は 0. Ι μπι 以上、 1 0 0 μ m以下であり、
その平坦度は、 同心円方向の平坦度で 0. 1 mm以下であり、 かつ直 径方向の平坦度で 0. 2mm以下であることを特徴とする半導体ゥエー ハ用熱処理治具。
2. 前記半導体ゥエーハと接触する面の直径はその半導体ゥエーハの直 径の 60 %以上であることを特徴とする請求項 1記載の半導体ゥエーハ 用熱処理治具。
3. 前記半導体ゥユーハと接触する面はリング形状であり、 その外径は 前記半導体ゥエーハの直径の 6 0 %以上であることを特徴とする請求項 1記載の半導体ゥエーハ用熱処理治具。
4. 前記半導体ゥエーハと接触する面に複数の凸部域を設け、 中心に対 して点対称に配置したことを特徴とする請求項 1〜 3記載の半導体ゥェ ーハ用熱処理治具。
5. 前記複数の凸部域の平面形状は、 直径が 5. Omm以上、 3 0. 0 mm以下の円形であることを特徴とする請求項 4記載の半導体ゥエーハ 用熱処理治具。
6. 基材材料がシリ コン含浸シリ コンカーバイ ド、 シリ コンカーバイ ド、 多孔質シリコンカーバイ ド、 石英、 シリ コン、 グラフアイ ト、 およびグ ラシ一カーボンのいずれかからなることを特徴とする請求項 1〜4記載 の半導体ゥユーハ用熱処理治具。
7. さらに、 前記基材材料に膜厚が 1 0 μ m以上、 1 5 0 μ ΐη以下のシ リコンカーバイ ド （S i C) をコートすることを特徴とする請求項 6記 載の半導体ゥユーハ用熱処理治具。
8. 半導体ゥヱーハをその上面に搭載して熱処理する円板形状の熱処理 治具において、
円板形状の直径は搭載される半導体ゥユーハの直径の 6 0 %以上であ り、
その厚さは 1. 0 mm以上、 1 0mm以下であり、
前記半導体ゥ ーハと接触する面の表面粗さ （R a値） は 0. 0 5 μ m以上、 1 0 0 / m以下であり、
前記半導体ゥ ーハと接触する表面を多数領域に分割し、 領域ごとに 最大高さを測定し、 各領域の最大高さと前記測定値から求められた仮想 平均値面との差が 5 0 μ m以下であることを特徴とする半導体ゥエーハ 用熱処理治具。
9. 前記半導体ゥエーハと接触する面の直径はその半導体ゥ ーハの直 径の 6 0 %以上であることを特徴とする請求項 8記載の半導体ゥエーハ 用熱処理治具。
1 0. 前記半導体ゥエーハと接触する面はリング形状であり、 その外径 は前記半導体ゥエーハの直径の 6 0 %以上であることを特徴とする請求 項 8記載の半導体ゥエーハ用熱処理治具。
1 1. 基材材料はシリ コン含浸シリ コンカーバイ ド、 シリ コンカーバイ ド、 多孔質シリコンカーバイ ド、 石英、 シリ コン、 グラフアイ ト、 およ びグラシ一カーボンのいずれかからなることを特徴とする請求項 8〜 1 0記載の半導体ゥ ーハ用熱処理治具。
1 2. さらに、 前記基材材料に膜厚が 1 0 μ m以上、 1 5 0 μ m以下の シリコンカーバイ ド （S i C) をコートすることを特徴とする請求項 1
1記載の半導体ゥニーハ用熱処理治具。
PCT/JP2004/003442 2003-04-02 2004-03-15 半導体ウェーハ用熱処理治具 WO2004090967A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CNB2004800093087A CN100517612C (zh) 2003-04-02 2004-03-15 半导体晶片用热处理夹具
JP2005505180A JPWO2004090967A1 (ja) 2003-04-02 2004-03-15 半導体ウェーハ用熱処理治具
EP04720720.4A EP1615261B8 (en) 2003-04-02 2004-03-15 Semiconductor wafer heat treatment jig
KR1020057018427A KR100758965B1 (ko) 2003-04-02 2004-03-15 반도체 웨이퍼용 열처리 치구
US11/239,096 US7331780B2 (en) 2003-04-02 2005-09-30 Heat treatment jig for semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-099709 2003-02-04
JP2003099709 2003-04-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/239,096 Continuation-In-Part US7331780B2 (en) 2003-04-02 2005-09-30 Heat treatment jig for semiconductor wafer

Publications (1)

Publication Number Publication Date
WO2004090967A1 true WO2004090967A1 (ja) 2004-10-21

Family

ID=33156706

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/003442 WO2004090967A1 (ja) 2003-04-02 2004-03-15 半導体ウェーハ用熱処理治具

Country Status (7)

Country Link
US (1) US7331780B2 (ja)
EP (1) EP1615261B8 (ja)
JP (1) JPWO2004090967A1 (ja)
KR (1) KR100758965B1 (ja)
CN (1) CN100517612C (ja)
TW (1) TWI242831B (ja)
WO (1) WO2004090967A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005274A (ja) * 2004-06-21 2006-01-05 Sumco Corp 半導体シリコン基板用熱処理治具
DE102005013831A1 (de) * 2005-03-24 2006-09-28 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
WO2007027740A2 (en) * 2005-08-30 2007-03-08 Cree, Inc. Heat sink assembly and related methods for semiconductor vacuum processing systems
JP2007134688A (ja) * 2005-10-07 2007-05-31 Rohm & Haas Electronic Materials Llc 半導体処理
JP2007281030A (ja) * 2006-04-03 2007-10-25 Sumco Corp シリコンウェーハの保持方法
JP2008108926A (ja) * 2006-10-26 2008-05-08 Bridgestone Corp ウェハ熱処理用治具
JP2010027893A (ja) * 2008-07-22 2010-02-04 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの支持具
JP2014209620A (ja) * 2013-03-28 2014-11-06 三菱マテリアル株式会社 シリコン部材及びシリコン部材の製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4820755B2 (ja) * 2004-08-06 2011-11-24 株式会社日立国際電気 熱処理装置及び基板の製造方法
US7625205B2 (en) * 2004-09-30 2009-12-01 Hitachi Kokusai Electric Inc. Heat treatment apparatus and method of manufacturing substrates
CN101645394A (zh) * 2004-10-19 2010-02-10 佳能安内华股份有限公司 基板支撑、运送用托盘
US20060144337A1 (en) * 2005-01-06 2006-07-06 Hsien-Che Teng Heater for heating a wafer and method for preventing contamination of the heater
JP5050363B2 (ja) * 2005-08-12 2012-10-17 株式会社Ｓｕｍｃｏ 半導体シリコン基板用熱処理治具およびその製作方法
JP2007201417A (ja) * 2005-12-28 2007-08-09 Tokyo Electron Ltd 熱処理用ボート及び縦型熱処理装置
JP2008021888A (ja) * 2006-07-14 2008-01-31 Nec Electronics Corp 治具装置
JP4864757B2 (ja) * 2007-02-14 2012-02-01 東京エレクトロン株式会社 基板載置台及びその表面処理方法
KR101588566B1 (ko) * 2008-03-20 2016-01-26 어플라이드 머티어리얼스, 인코포레이티드 롤-성형 표면을 갖는 서셉터 및 이를 제조하기 위한 방법
US8042697B2 (en) * 2008-06-30 2011-10-25 Memc Electronic Materials, Inc. Low thermal mass semiconductor wafer support
CN102144280B (zh) * 2008-08-29 2016-05-04 威科仪器有限公司 具有变化热阻的晶片载体
JP5498678B2 (ja) * 2008-09-25 2014-05-21 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US8486726B2 (en) * 2009-12-02 2013-07-16 Veeco Instruments Inc. Method for improving performance of a substrate carrier
US8420554B2 (en) 2010-05-03 2013-04-16 Memc Electronic Materials, Inc. Wafer support ring
US9227295B2 (en) 2011-05-27 2016-01-05 Corning Incorporated Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer
US9464362B2 (en) 2012-07-18 2016-10-11 Deca Technologies Inc. Magnetically sealed wafer plating jig system and method
US10316412B2 (en) 2012-04-18 2019-06-11 Veeco Instruments Inc. Wafter carrier for chemical vapor deposition systems
US10167571B2 (en) 2013-03-15 2019-01-01 Veeco Instruments Inc. Wafer carrier having provisions for improving heating uniformity in chemical vapor deposition systems
JP5991284B2 (ja) * 2013-08-23 2016-09-14 信越半導体株式会社 シリコンウェーハの熱処理方法
CN107507799B (zh) * 2013-11-06 2021-01-26 应用材料公司 溶胶凝胶涂布的支撑环
CN103743239B (zh) 2013-12-27 2015-05-20 深圳市华星光电技术有限公司 石英卡夹装置及其制作方法与带该石英卡夹装置的oled高温炉
JP6335587B2 (ja) * 2014-03-31 2018-05-30 株式会社荏原製作所 基板保持機構、基板搬送装置、半導体製造装置
WO2016190303A1 (ja) 2015-05-28 2016-12-01 旭硝子株式会社 ガラス基板、および積層基板
JP2017126717A (ja) * 2016-01-15 2017-07-20 東京エレクトロン株式会社 載置台の表面処理方法、載置台及びプラズマ処理装置
JP7030604B2 (ja) * 2018-04-19 2022-03-07 三菱電機株式会社 ウエハボートおよびその製造方法
CN111942882B (zh) * 2020-08-13 2022-06-10 长春中科长光时空光电技术有限公司 一种晶圆卸取设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270369A (ja) * 1997-03-25 1998-10-09 Sumitomo Metal Ind Ltd ウェハ支持体及び縦型ボート
JPH10321543A (ja) * 1997-05-20 1998-12-04 Sumitomo Metal Ind Ltd ウェハ支持体及び縦型ボート

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242501A (en) * 1982-09-10 1993-09-07 Lam Research Corporation Susceptor in chemical vapor deposition reactors
DE8321679U1 (de) * 1983-07-27 1983-12-01 Norton Co., 01606 Worcester, Mass. Platte aus feuerfestem material
NL9300389A (nl) * 1993-03-04 1994-10-03 Xycarb Bv Substraatdrager.
US5514439A (en) * 1994-10-14 1996-05-07 Sibley; Thomas Wafer support fixtures for rapid thermal processing
US5761023A (en) * 1996-04-25 1998-06-02 Applied Materials, Inc. Substrate support with pressure zones having reduced contact area and temperature feedback
US6001183A (en) * 1996-06-10 1999-12-14 Emcore Corporation Wafer carriers for epitaxial growth processes
JPH113865A (ja) 1997-04-15 1999-01-06 Sumitomo Metal Ind Ltd ウエハー積載用ボート及びその製造方法
US6264467B1 (en) * 1999-04-14 2001-07-24 Applied Materials, Inc. Micro grooved support surface for reducing substrate wear and slip formation
CN100386847C (zh) * 1999-09-03 2008-05-07 三菱住友硅晶株式会社 晶片保持架
JP2001284275A (ja) * 2000-03-29 2001-10-12 Toshiba Ceramics Co Ltd ＣＶＤ−ＳｉＣ膜被覆半導体熱処理用部材
US6634882B2 (en) * 2000-12-22 2003-10-21 Asm America, Inc. Susceptor pocket profile to improve process performance
US6896738B2 (en) * 2001-10-30 2005-05-24 Cree, Inc. Induction heating devices and methods for controllably heating an article
JP2003197722A (ja) 2001-12-26 2003-07-11 Toshiba Ceramics Co Ltd 半導体ウェーハ熱処理用治具及びこれを用いた熱処理用装置並びに半導体ウェーハ熱処理用治具の製造方法
US7256375B2 (en) * 2002-08-30 2007-08-14 Asm International N.V. Susceptor plate for high temperature heat treatment
US6709267B1 (en) * 2002-12-27 2004-03-23 Asm America, Inc. Substrate holder with deep annular groove to prevent edge heat loss
JP4534619B2 (ja) * 2004-06-21 2010-09-01 株式会社Ｓｕｍｃｏ 半導体シリコン基板用熱処理治具

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270369A (ja) * 1997-03-25 1998-10-09 Sumitomo Metal Ind Ltd ウェハ支持体及び縦型ボート
JPH10321543A (ja) * 1997-05-20 1998-12-04 Sumitomo Metal Ind Ltd ウェハ支持体及び縦型ボート

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534619B2 (ja) * 2004-06-21 2010-09-01 株式会社Ｓｕｍｃｏ 半導体シリコン基板用熱処理治具
JP2006005274A (ja) * 2004-06-21 2006-01-05 Sumco Corp 半導体シリコン基板用熱処理治具
US7828893B2 (en) 2005-03-24 2010-11-09 Siltronic Ag Silicon wafer and process for the heat treatment of a silicon wafer
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP4653681B2 (ja) * 2005-03-24 2011-03-16 ジルトロニック アクチエンゲゼルシャフト シリコンウェーハおよびシリコンウェーハを熱処理する方法
DE102005013831A1 (de) * 2005-03-24 2006-09-28 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP2006265096A (ja) * 2005-03-24 2006-10-05 Siltronic Ag シリコンウェーハおよびシリコンウェーハを熱処理する方法
US7622803B2 (en) 2005-08-30 2009-11-24 Cree, Inc. Heat sink assembly and related methods for semiconductor vacuum processing systems
WO2007027740A2 (en) * 2005-08-30 2007-03-08 Cree, Inc. Heat sink assembly and related methods for semiconductor vacuum processing systems
WO2007027740A3 (en) * 2005-08-30 2007-06-28 Cree Inc Heat sink assembly and related methods for semiconductor vacuum processing systems
JP2007134688A (ja) * 2005-10-07 2007-05-31 Rohm & Haas Electronic Materials Llc 半導体処理
JP2007281030A (ja) * 2006-04-03 2007-10-25 Sumco Corp シリコンウェーハの保持方法
JP2008108926A (ja) * 2006-10-26 2008-05-08 Bridgestone Corp ウェハ熱処理用治具
JP2010027893A (ja) * 2008-07-22 2010-02-04 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの支持具
JP2014209620A (ja) * 2013-03-28 2014-11-06 三菱マテリアル株式会社 シリコン部材及びシリコン部材の製造方法
US10770285B2 (en) 2013-03-28 2020-09-08 Mitsubishi Materials Corporation Silicon member and method of producing the same

Also Published As

Publication number Publication date
KR100758965B1 (ko) 2007-09-14
TW200426969A (en) 2004-12-01
EP1615261A1 (en) 2006-01-11
EP1615261A4 (en) 2010-05-19
KR20050115939A (ko) 2005-12-08
US7331780B2 (en) 2008-02-19
EP1615261B8 (en) 2019-09-18
EP1615261B1 (en) 2019-05-08
CN1771588A (zh) 2006-05-10
CN100517612C (zh) 2009-07-22
JPWO2004090967A1 (ja) 2006-07-06
US20060078839A1 (en) 2006-04-13
TWI242831B (en) 2005-11-01

Similar Documents

Publication Publication Date Title
WO2004090967A1 (ja) 半導体ウェーハ用熱処理治具
JP4534619B2 (ja) 半導体シリコン基板用熱処理治具
KR100816180B1 (ko) 반도체 기판용 열처리 치구 및 반도체 기판의 열처리 방법
US20060130767A1 (en) Purged vacuum chuck with proximity pins
US7163393B2 (en) Heat treatment jig for semiconductor silicon substrate
KR101347696B1 (ko) 종형 열처리용 보트 및 이것을 이용한 반도체 웨이퍼의 열처리 방법
KR20100014966A (ko) 종형 열처리용 보트와, 반도체 웨이퍼의 열처리 방법
JP2000269150A (ja) 半導体ウエハ加熱処理用治具及びこれを用いた半導体ウエハ加熱処理用装置
KR100841196B1 (ko) 반도체 실리콘 기판용 열처리 지그
US20190321932A1 (en) Quartz glass member with increased exposed area, method for manufacturing same, and blade with multiple peripheral cutting edges
JP3909720B2 (ja) 半導体熱処理用ガラス状カーボン製ダミーウエハ
JPH0758035A (ja) 半導体基板用熱処理治具

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005505180

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020057018427

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11239096

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20048093087

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004720720

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057018427

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004720720

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11239096

Country of ref document: US