KR20050115939A - 반도체 웨이퍼용 열처리 치구 - Google Patents

반도체 웨이퍼용 열처리 치구 Download PDF

Info

Publication number
KR20050115939A
KR20050115939A KR1020057018427A KR20057018427A KR20050115939A KR 20050115939 A KR20050115939 A KR 20050115939A KR 1020057018427 A KR1020057018427 A KR 1020057018427A KR 20057018427 A KR20057018427 A KR 20057018427A KR 20050115939 A KR20050115939 A KR 20050115939A
Authority
KR
South Korea
Prior art keywords
heat treatment
semiconductor wafer
diameter
jig
treatment jig
Prior art date
Application number
KR1020057018427A
Other languages
English (en)
Other versions
KR100758965B1 (ko
Inventor
나오시 아다치
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20050115939A publication Critical patent/KR20050115939A/ko
Application granted granted Critical
Publication of KR100758965B1 publication Critical patent/KR100758965B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67306—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 열처리 치구에 의하면, 탑재하는 원판형상을 반도체 웨이퍼의 직경의 60％ 이상으로 이루어지고, 그 두께를 1.0mm∼10mm로 하고, 상기 웨이퍼와 접촉하는 면의 표면조도(Ra값)를 0.1㎛∼100㎛로 하고, 그 평탄도를 동심원 방향 및 직경 방향으로 규정함으로써, 또는 상기 평탄도에 대체하여, 다점의 평면도 측정에 의해 각 영역에서의 최대 높이를 측정하고, 구해진 가상 평균값 면과의 차이가 50㎛ 이하로 함으로써, 반도체 웨이퍼가 열처리 치구와 밀착함으로 인해 발생하는 슬립을 줄일 수 있다. 이에 의해, 자중 응력이 큰 반도체 웨이퍼를 열처리하는 경우라도, 슬립의 발생을 유효하게 방지할 수 있어, 안정한 반도체 기판용의 열처리 치구로서 널리 적용할 수 있다.

Description

반도체 웨이퍼용 열처리 치구{SEMICONDUCTOR WAFER HEAT TREATING JIG}
본 발명은, 세로형 열처리로(熱處理爐)의 열처리 보트(boat)에 사용되는 열처리 치구(治具)에 관한 것이고, 더 상세하게는, 큰 직경의 반도체 웨이퍼를 고온에서 열처리할 때에, 결정 결함으로서 발생하는 슬립(slip)을 줄일 수 있는 반도체 웨이퍼용 열처리 치구에 관한 것이다.
LSI 디바이스 제조 프로세스로 처리되는 반도체 웨이퍼는, 산화, 확산 및 성막(成膜) 등의 공정에 있어서, 고온의 열처리를 반복하여 제조된다. 그 열처리시에, 반도체 웨이퍼의 면(面)내에 불균일한 온도분포가 생기면, 그에 따라 반도체 웨이퍼에 열 응력이 발생한다.
한편, 반도체 웨이퍼의 지지방법에 의해서는, 웨이퍼 중량에 기인하여 발생하는 응력(이하, 간단히 「자중 응력(自重應力)」이라고 함)이 발생한다. 종래의 열처리용 보트에서는, 실리콘 웨이퍼의 외주부(外周部)만을 지지하는 방식인 경우, 직경 300mm의 반도체 웨이퍼를 열처리하면 자중 응력의 영향이 현저하게 나타나서, 사용하는 것이 곤란해진다.
상기한 열 응력이나 자중 응력은, 열처리에 있어서 반도체 웨이퍼 중에 슬립이라고 불리는 결정 결함을 일으키는 것이 알려져 있다. 슬립은 LSI 디바이스의 리크(leak) 전류의 증가나 반도체 웨이퍼 평탄성의 열화(劣化)의 원인이 된다. 반도체 웨이퍼의 품질특성을 확보하기 위하여는, 슬립의 발생을 줄이기 위하여, 이들의 열 응력이나 자중 응력을 작게 하는 것이 중요하다.
반도체 웨이퍼의 열처리에 있어서, 세로형 열처리로는 설치공간을 작게 할 수 있고, 대구경(大口徑)의 반도체 웨이퍼를 다량으로 열처리하는 데에 적합한 것으로, 반도체 웨이퍼의 각종 열처리에 사용되는 장치로서 채용되고 있다.
도 1은, 세로형 열처리로에 사용되는 반도체 웨이퍼용 열처리 보트의 구성예를 나타내는 도면이다. 열처리 보트(1)는, 3개 이상의 지주(支柱, 3)와 이 지주(3)를 상하 위치에서 고정하는 상부판(5), 및 하부판(6)으로 구성되어 있고, 개구부(2)가 설치되어 있다. 상기 지주(3)에는 웨이퍼 지지부(4)가 나란히 설치되고, 개구부(2) 측으로부터 반도체 웨이퍼를 웨이퍼 지지부(4)에 재치(載置)한 후, 세로형 열처리로에 삽입하여 소정의 열처리를 행한다.
도 1에 도시하는 바와 같이, 열처리 보트(1)는, 이격 배치된 상하 한 쌍의 판(5, 6)과, 이들을 연결하는 복수개의 지주(3)로 구성되어 있기 때문에, 반도체 웨이퍼를 웨이퍼 지지부(4)에 재치하고, 또는 꺼내기 위한 개구부(2)를 설치하는 것이 필요하다.
따라서, 통상, 개구부(2) 측에 설치되는 2개의 지주(3)는, 반도체 웨이퍼의 재치 또는 꺼냄을 용이하게 하기 위하여, 반도체 웨이퍼의 직경에 상당하는 정도로 떨어지게 배치된다.
소구경(小口徑)의 반도체 웨이퍼의 열처리에 있어서는, 상기 도 1에 도시하는 열처리 보트(1)를 이용하여, 웨이퍼 이면(裏面)의 외주부를 3점 또는 4점 정도의 복수점에서 지지하는 방식이 널리 사용되어 왔다.
그러나, 최근의 반도체 웨이퍼의 대구경화에 수반하여, 발생하는 자중 응력이 대폭 증대하게 되면, 상기 도 1에 도시하는 열처리 보트(1)를 사용하여 웨이퍼 이면의 외주부를 3점 또는 4점 정도로 지지하는 방식에서는, 지지 위치에서의 자중 응력의 증대에 따라, 자중 응력의 불균일 분포가 촉진되어, 슬립의 발생이 현저하게 된다.
이 때문에, 최근에는, 반도체 웨이퍼(1)의 대구경화에 수반하는 슬립의 발생을 줄이기 위하여, 반도체 웨이퍼의 이면 내부를 복수점에서 지지하는 치구(治具),또는 반도체와 링(ring)형상으로 선 접촉, 또는 면 접촉으로 지지하는 치구 구조가 제안되어 있다.
예컨대, 일본국 특개평10-270369호 공보에서는, 링 형상(말굽형)의 지지 치구의 표면에 외주 또는 내주와 연통가능한 요부(凹部)를 설치하거나, 복수개의 관통공을 형성한 웨이퍼의 지지 치구가 제안되어 있다. 이 지지 치구에 의하면, 웨이퍼를 이동할 때에, 지지 치구의 외주부에 존재하는 기체가 흡인되어, 복수개의 요부 또는 관통공을 통하여 웨이퍼와 지지 치구의 접촉부위로 기체가 흘러서, 웨이퍼가 지지 치구에 달라붙는 일이 없어진다.
또한, 일본국 특개평11-3865호 공보에서는, 2개로 쌍을 이루는 보(beam)를 1조 또는 복수조, 지주의 길이방향으로 소정의 간격을 두고 다수, 수평 지지시킨 웨이퍼 적재용 보트가 제안되어 있다. 그리고, 이 2개의 보의 간격을 조정함으로써, 웨이퍼의 변형을 적극적으로 억제하여, 슬립을 방지하는 것이다.
또한, 일본국 특개평10-321543호 공보에는, 실리콘 웨이퍼와 원판형상이나 말굽형상의 웨이퍼 지지체(열처리 치구)의 밀착을 방지하기 위하여, 표면조도를 규정한 웨이퍼 지지체가 제안되어 있다.
그런데, 제안한 지지 치구처럼, 웨이퍼와의 접촉방식을 변경시킨 열처리 치구를 사용함으로써, 새로운 문제가 발생하는 것으로 된다. 즉, 반도체 웨이퍼의 이면과 지지 치구가 접촉함으로써, 각각의 변형이 구속되고, 열 응력 또는 자중 응력을 상회(上回)하는 것 같은, 큰 응력이 새롭게 반도체 웨이퍼에 부가되고, 이것이 원인이 되어 슬립이 발생한다.
새로운 슬립 발생의 요인은, 열처리 치구 자체의 가공 정밀도에 의한 것이고, 특히, 반도체 웨이퍼의 이면과 지지 치구가 접촉하는 영역에서의 표면의 평탄도와 표면조도에 크게 의존하고 있다.
그러나, 상기 일본국 특개평10-270369호 공보, 특개평11-3865호 공보 및 특개평10-321543호 공보에서 제안된 지지 치구 등에서는, 일부에 표면조도에 관한 기재는 있지만, 슬립을 줄이는 것과의 관계에 대한 설명이 없을 뿐만 아니라, 지지 치구 등의 평탄도(平坦度)에 관한 기재가 없다.
한편, 일본국 특개2003-197722호 공보에는, 표면조도 및 평면도(平面度)를 규정하고, 그 형상이 웨이퍼 지지면에 동심원 형상으로 형성된 복수의 관통공을 갖고, 웨이퍼 지지면에서의 관통공의 총 면적을 규정한 링 형상(말굽형상을 포함함)의 열처리용 치구가 개시되어 있다. 그리고, 그 공보에서는, 표면조도 Ra를 0.1∼0.7㎛로 하고, 평면도를 50㎛ 이하로 하는 것이 바람직하다고 하고 있다.
그런데, 직경 300mm의 반도체 웨이퍼를 대상으로 하는 열처리용 치구를 상정(想定)할 경우에, 그 웨이퍼를 지지하는 영역을 모두 평면도를 50㎛ 이하로 확보하려고 하면, 고정밀도의 가공이 필요하게 되어, 제조비용을 증대시킬 뿐만 아니라, 가공 정밀도의 면에 있어서 현실적인 제조조건으로 할 수 없다.
도 1은 세로형 열처리로에 사용되는 반도체 웨이퍼용의 열처리 보트의 구성예를 나타내는 도면이다.
도 2는 본 발명의 열처리 치구의 구성예를 설명하는 도면으로서, (a)는 평면도를 나타내고, (b)는 정면 단면도, (c) 및 (d)는 열처리 치구에 원추형상 및 구(球)형상의 자리파기를 설치한 정면 단면도, 및 (e)는 열처리 치구에 링 형상을 설치한 정면 단면도를 나타내고 있다.
도 3은 본 발명의 열처리 치구의 다른 구성예를 설명하는 단면도이다.
도 4는 본 발명에서 규정하는 동심원 방향으로의 평탄도 및 직경 방향의 평탄도를 설명하는 도면이다.
도 5는 본 발명의 반도체 웨이퍼와 접촉하는 면이 링 형상인 열처리 치구의 구성을 설명하는 도면으로서, (a)는 평면도를 나타내고, (b)는 정면 단면도를 나타내고 있다.
도 6은 본 발명의 복수의 돌출부 영역을 갖는 열처리 치구의 구성을 설명한 도면으로서, (a)는 열처리 치구의 평면도를 나타내고, (b)는 반도체 웨이퍼를 탑재한 X-X을 따라 자른 정면 단면도를 나타내고 있다.
도 7은 열처리 치구의 표면에 돌출부 영역을 설치하는 순서를 설명하는 도면으로서, (a)∼(d)에 그 순서를 나타내고 있다.
도 8은, 본 발명의 제2 열처리 치구에서 규정하는 다점(多点)의 평면도 측정에서의 각 영역의 최대 높이와 측정값으로부터 구해진 가상 평균값 면과의 차이를 관리하는 방법을 설명하는 도면이다.
전술한 바와 같이, 반도체 웨이퍼의 대경화에 수반하여 개발된, 웨이퍼 이면 내부를 지지하는 구조의 치구에서는, 새로운 슬립 발생의 요인이 생기고, 이들은, 접촉하는 영역에 있어서의 평탄도와 표면조도에 크게 의존한다.
더욱이, 본 발명자의 검토에 따르면, 평탄도나 표면조도를 소정의 조건으로 관리하는 경우라도, 열처리 치구의 표면은 반드시 평탄하지는 않고, 표면에는 물결형상이나 표면조도에 의한 요철이 존재하고, 그 중 일부의 돌출부(凸部)에 가해지는 자중 응력에 기인하여 슬립이 발생한다는 것이 밝혀졌다.
본 발명은, 이러한 검토 결과를 전제로 하여 종래의 열처리 치구가 포함하는 문제점을 해소하기 위하여 이루어진 것이며, 열처리 치구가 반도체 웨이퍼의 이면과 접촉하는 영역에 있어서의 평탄도 및 표면조도를 개선하고, 더욱이 표면 물결형상이나 표면조도에 기인하는 돌출부를 제한하여, 효과적으로 슬립의 발생을 줄일 수 있는 열처리 치구를 제공하는 것을 목적으로 하고 있다.
본 발명자는, 상기한 문제점을 해결하기 위하여, 세로형 열처리로의 열처리보트에 사용하여, 각종의 열처리를 행하고, 열처리 치구에 있어서의 평탄도, 표면조도, 및 치구 표면의 국부적인 요철에 대하여 여러가지 검토한 결과, 하기의 (a)∼(d)의 발견을 얻을 수 있었다.
(a)열처리 치구의 두께를 규정하는 것으로, 열처리 치구의 휨에 기인하는 평탄도를 개선함과 아울러, 자중 응력에 의한 열처리 치구의 변형, 더욱이 표면가공에 따르는 비틀림을 방지할 수 있다.
다만, 열처리 치구가 두껍게 되면, 치구의 열용량이 커지게 되어 열처리로내에서의 승온(昇溫)·강온(降溫) 특성이 나빠지고, 또한 반도체 웨이퍼 투입 매수의 감소에 의해 생산성이 저하하는 것에 유의할 필요가 있다.
(b)열처리 치구에 있어서의 평탄도를 규정하고, 표면조도를 적당하게 조정하는 것에 의해, 반도체 웨이퍼와 열처리 치구의 접촉상황을 개선함으로써, 양쪽의 밀착을 방지할 수 있다.
(c)열처리 치구가 반도체 웨이퍼를 접촉 지지하는 영역에, 복수의 돌출부 영역을 부가시킴으로써, 자중 응력이나 열 응력을 완화할 수 있다.
(d)열처리 치구의 표면에 SiC를 코팅함으로써, 열처리에 산소 분위기를 사용하여 반도체 웨이퍼의 표면에 산화 피막이 성장하는 경우라도, 성장한 산화 피막과 열처리 치구의 표면의 접착을 방지할 수 있다.
본 발명은, 상기한 발견에 근거하여 완성된 것이며, 다음의 (1)∼(5)의 반도체 웨이퍼용 열처리 치구를 요지로 하고 있다.
(1)반도체 웨이퍼를 그 표면에 탑재하여 열처리하는 원판형상의 열처리 치구에 있어서, 원판형상의 직경은 탑재되는 반도체 웨이퍼의 직경의 60％ 이상이고, 그 두께는 1.Omm 이상, 10mm 이하이고, 상기 반도체 웨이퍼와 접촉하는 면의 표면조도(Ra값)는 0.1㎛ 이상, 100㎛ 이하이고, 그 평탄도는, 동심원 방향의 평탄도로서 0.1mm 이하이며, 더욱이 직경 방향의 평탄도로서 0.2mm 이하인 것을 특징으로 하는 반도체 웨이퍼용 열처리 치구이다(이하, 「제1 열처리 치구」라고 함).
(2)반도체 웨이퍼를 그 표면에 탑재하여 열처리하는 원판형상의 열처리 치구에 있어서, 원판형상의 직경은 탑재되는 반도체 웨이퍼의 직경의 60 ％ 이상이며, 그 두께는 1.0mm 이상, 10mm 이하이고, 상기 반도체 웨이퍼와 접촉하는 면의 표면조도(Ra값)은 0.1㎛ 이상, 100㎛ 이하이고, 상기 반도체 웨이퍼와 접촉하는 표면을 다수영역으로 분할하고, 영역마다 최대 높이를 측정하며, 각 영역의 최대 높이와 상기 측정값으로부터 구해진 가상(假想) 평균값 면과의 차이가 50㎛ 이하인 것을 특징으로 하는 반도체 웨이퍼용 열처리 치구이다(이하, 「제2 열처리 치구」라고 함).
(3)상기 「제1, 2 열처리 치구」에서는, 반도체 웨이퍼와 접촉하는 면의 직경을 그 반도체 웨이퍼의 직경의 60％ 이상으로 하는 것이 바람직하다. 더욱이, 반도체 웨이퍼와 접촉하는 면을 링 형상으로 하고, 그 외경을 반도체 웨이퍼의 직경의 60％ 이상으로 하는 것이 바람직하다.
어느 쪽의 구성이라도, 대구경의 반도체 웨이퍼를 지지하는 경우에, 반도체 웨이퍼와 열처리 치구의 접촉면적을 줄일 수 있고, 치구와 웨이퍼의 접착 기인에 의한 슬립을 방지할 수 있기 때문이다.
(4)상기「제1 열처리 치구」에서는, 반도체 웨이퍼와 접촉하는 면에 복수의 돌출부 영역을 설치하고, 중심에 대하여 점대칭으로 배치할 수 있다.
이 경우에, 복수의 돌출부 영역의 평면형상을 원형으로 하고, 그 직경을 5.Omm 이상, 30.Omm 이하로 하는 것이 바람직하다.
(5)상기「제1, 2의 열처리 치구」에서는, 그 기재재료(基材材料)를 실리콘, 함침(含浸) 실리콘 카바이드(silicon carbide), 실리콘 카바이드, 다공질 실리콘 카바이드, 석영, 실리콘, 그래파이트(graphite), 및 글래시 카본(glassy carbon) 중 어느 하나로 구성할 수 있다.
이 경우에 있어서, 상기한 기재재료에 막 두께가 10㎛ 이상, 150㎛ 이하의 실리콘 카바이드(SiC)의 코팅을 행하여도 좋다.
또한, SiC 코팅을 하지 않을 경우에는, 다결정 Si막 또는 Si3N4 막,또는 SiO2막을 기상성장법(氣相成長法) 등에 의해, 0.2㎛에서 50㎛ 정도 퇴적시켜도 좋다.
본 발명의 세로형 열처리로에 재치되는 반도체 웨이퍼용 열처리 치구의 실시의 형태를, 도면을 이용하여 「제1 열처리 치구」및「제2 열처리 치구」로 구분하여 구체적으로 설명한다. 본 발명의 구성은, 이하에 설명하는 구체예에 한정되는 것은 아니다.
1. 제1 열처리 치구
1-1. 제1 열처리 치구의 구성
본 발명의 제1 열처리 치구에서는, 원판형상의 직경은 탑재되는 반도체 웨이퍼의 직경의 60％ 이상이고, 그 두께는 1.Omm 이상, 10mm 이하이며, 상기 반도체 웨이퍼와 접촉하는 면의 표면조도(Ra값)는 0.1㎛ 이상, 100㎛ 이하이고, 그 평탄도는 동심원 방향의 평탄도로서 0.1mm 이하이고, 더욱이 직경 방향의 평탄도로서 0.2mm 이하인 것을 특징으로 하고 있다.
도 2는 본 발명의 열처리 치구의 구성예를 설명하는 도면으로서, (a)는 평면도를 나타내고, (b)는 정면 단면도, (c) 및 (d)는 열처리 치구에 원추형상 및 구형상의 자리파기를 설치한 정면 단면도이며, (e)는 열처리 치구에 링 형상을 설치한 정면 단면도를 나타내고 있다.
도 2에 도시하는 구성에서는, 웨이퍼(10)를 탑재하는 열처리 치구(11)는 외경 D와 두께 t로 이루어지는 원판형상이며, 외경 D는 웨이퍼(10)의 직경 보다 크게 구성되어 있다.
더욱이, 도 2(c)∼ (e)에는, 열처리 치구(11)의 그 밖의 구성 단면예로서, 열처리 치구(11)의 중앙부를 원추형상으로 자리파기를 한 것, 열처리 치구(11)의 중앙부를 구형상으로 자리파기를 한 것, 및 열처리 치구(11)에 링 형상을 설치한 것을 나타내고 있다.
도 3은, 본 발명의 열처리 치구의 다른 구성예를 설명하는 도면이다. 도 3에 도시하는 구성에서는, 웨이퍼(10)를 탑재하는 열처리 치구(11)는 외경 D와 두께 t로 이루어지는 원판형상으로 이루어지고, 웨이퍼(10)와의 접촉면의 직경 Da로 하되, 직경 Da는 웨이퍼(10)의 직경보다 작게 구성되어 있다.
이는, 전술한 바와 같이, 대경의 반도체 웨이퍼를 지지하는 경우에, 반도체 웨이퍼(10)와 열처리 치구(11)의 접촉면적을 줄일 수 있고, 열처리 치구와 웨이퍼 사이의 접착에 의한 슬립을 방지할 수 있기 때문이다.
제1 열처리 치구에서는, 그 두께 t를 1.Omm 이상, 10mm 이하로 규정하고 있다. 통상, 열처리 치구에서는 그 두께를 확보함으로써, 평탄도를 향상시킬 수 있다. 이 때문에, 1.0mm 이상으로 하는 것으로 열처리 치구의 휨이나 표면가공시에 비틀림을 없애서, 평탄도를 개선할 수 있다.
한편, 그 두께가 10mm을 초과하면, 열처리 치구의 열용량이 증대하고, 열처리로내에서의 승온·강온특성이 나빠지거거나, 투입 매수가 감소하여 생산성이 낮아지므로, 상한은 10mm로 한다. 실제 조업(操業)에서는, 열처리로내에는 수십매의 열처리 치구를 탑재하기 때문에, 그 두께는 1.5mm 이상, 5.Omm 이하로 하는 것이 바람직하다.
제1 열처리 치구에서는, 반도체 웨이퍼와 접촉하는 면의 표면조도를 0.1㎛ 이상, 100㎛ 이하로 한다. 본 발명에서 규정하는 표면조도는, JIS B O601에 규정하는 중심선 평균조도(Ra값)로 표시한다.
표면조도가 0.1㎛ 미만일 경우에는, 실리카 입자나 실리콘 카바이드 입자를 이용한 블라스트(blast) 처리하는 방법, 또는 머시닝 장치나 선반기 등을 이용한 툴 마크(tool mark)를 도입하는 방법에 의해, 표면을 어느 정도 거칠게 하여, 최종적으로 표면조도(Ra값)를 규정값 이상으로 할 필요가 있다.
블라스트 처리를 행할 경우는, 표면조도(Ra값)를 크게 하면, 열처리 치구를 파손할 염려가 있어, 표면조도(Ra값)의 상한을 100㎛로 한다.
한편, 툴 마크를 도입할 경우는, 표면조도(Ra값)의 상한값은 치구 두께의 1/3까지 가능하지만, 가공장치에 대한 부하나 생산성의 저하를 고려하고, 그 상한을 100㎛로 한다. 본 발명에 있어서는, 표면조도(Ra값)의 상한을 50㎛로 하는 것이 바람직하고, 더욱 바람직하게는 1 ㎛ 이상, 5㎛ 이하의 범위이다.
또한, 제1 열처리 치구에서는, 동심원 방향의 평탄도를 0.1mm 이하로 하고, 더구나 직경 방향의 평탄도를 0.2mm 이하로 규정하고 있다. 본 발명에서는, JIS B O621에 규정하는 평탄도를 이용한다.
도 4는 본 발명에서 규정하는 동심원 방향의 평탄도 및 직경 방향의 평탄도를 설명하는 도면이다. 도 4에 도시하는 바와 같이, 동심원 방향에서의 평탄도는, 열처리 치구(11)의 중심(11a)에 대한 동심원 방향(화살표 13)으로의 다점 측정에 의해 얻을 수 있다. 또한, 직경 방향의 평탄도는, 중심(11a)을 기점으로 하는 방사상 방향(화살표 14)으로의 다점 측정에 의해 얻을 수 있다.
동심원 방향의 평탄도가 0.1mm를 초과하면, 동심원내에서 웨이퍼 지지가 3점으로 될 가능성이 크고, 그 지지점에서의 웨이퍼 자중 부하에 의해 슬립이 발생하하기 쉽게 된다. 따라서, 동심원내에서 웨이퍼의 다점 지지를 확보하려고 하면, 동심원 방향의 평탄도를 0.1mm 이하로 하고, 바람직하게는 0.05mm 이하로 한다.
열처리 치구에 돌출부 영역이 설치된 구조로 되는 경우에는, 웨이퍼의 지지는 그 중앙부근에서 접촉 지지되는 형태로 되어, 그 접촉위치부터 슬립이 발생하기 쉽게 된다. 이 경우에는, 상기한 문제를 해소하기 위하여, 열처리 치구에 링 형상을 설치하거나, 또는 그 표면의 중앙부근에 오목형(凹型) 형상을 설치하는 것이 바람직하다.
열처리 치구에 링 형상 또는 오목형 형상을 설치하는 경우에는, 링 형상의 외형 또는 오목형 형상의 자리파기 내경은, 웨이퍼의 직경의 60％ 이상, 85％ 이하로 하는 것이 바람직하다.
이렇게 구성함으로써, 웨이퍼는, 그 직경의 60％∼85％의 범위에서 지지되게 되고, 동시에 동심원 방향의 평탄도가 0.1mm 이하이므로, 동심원내에서의 다점 지지가 가능하게 되어, 슬립의 발생을 줄일 수 있다.
한편, 열처리 치구의 직경 방향의 평탄도는, 0.2mm 이하로 한다. 직경 방향의 평탄도가 0.2mm를 초과하면, 특정한 동심원부근에서 선접촉으로 될 우려가 있어, 슬립이 발생하기 쉽게 된다. 본 발명에서는, 직경 방향의 평탄도를 0.1mm 이하로 하는 것이 바람직하다.
상술한 열처리 치구의 형상 이외에, 돌출부 영역이 구성되지 않는 경우에는, 웨이퍼 직경의 60％ 이하의 영역에, 링 형상이나 오목형 형상을 설치할 필요가 없이, 평면형상의 열처리 치구이면 좋다.
바꾸어 말하면, 본 발명의 열처리 치구에서는, 웨이퍼 직경의 60％ 이하의 영역에 최대 높이 영역이 존재하지 않는 형상이며, 웨이퍼 직경의 60％ 이상의 영역에서의 평탄도로서, 동심원 방향의 평탄도는 0.1mm 이하이고, 바람직하게는 0.05mm 이하임과 동시에, 직경 방향의 평탄도가 0.2mm 이하이며, 바람직하게는 0.1mm 이하인 것을 특징으로 하고 있다. 이에 의해, 효율적으로 슬립을 줄일 수 있다.
본 발명의 열처리 치구에 있어서는, 평탄도의 하한값은 0(영)에 가까운 정도가 좋지만, 기계가공의 정밀도나 제조비용을 고려하면, 스스로 한계가 있어, 어느쪽의 평탄도도 0.03mm를 하한으로 하는 것이 바람직하다.
전술한 바와 같이, 도 4에 도시하는 동심원 방향 및 직경 방향의 평탄도는, 다점 측정에 의해 구할 수 있다. 이 다점 측정에서는, 동심원 방향의 측정에 있어서, 예컨대, 반경이 5mm 피치(pitch)로 하는 원주상을 5mm 피치 정도로 되도록 균등하게 분할하여 측정한다.
한편, 직경 방향의 측정에 있어서, 예컨대, 열처리 치구의 외주를 5mm 피치 정도로 균등하게 분할한 각도(300mm 웨이퍼를 대상으로 하는 경우, 180 분할하여 각도 2°로 함)에서, 직경 방향으로 5mm 피치의 등간격으로 측정한다.
제1 열처리 치구의 평탄도에 관하여, 예컨대, 직경 300mm 상당의 실리콘 카바이드재료를 이용하여 원판가공으로 치구를 제작하는 경우에, 평면도 측정장치에 의한 다점 측정을 행한다(예컨대, 5mm 피치 등간격 측정). 그 정보에 근거하여, 더욱 절삭 또는 연마, 또는 국소 블라스트 처리 공정 등을 실시함으로써, 최종적인 열처리 치구의 평탄도가 조정된다.
제1 열처리 치구에서는, 반도체 웨이퍼와 접촉하는 면이 링 형상이고, 그 외경을 반도체 웨이퍼의 직경보다 작게 하는 것이 바람직하다. 이에 의해, 반도체 웨이퍼와의 접촉면적을 줄일 수 있고, 더욱이 중심부분을 잘라서, 접촉면적을 더욱 줄일 수 있다.
도 5는 본 발명의 반도체 웨이퍼와 접촉하는 면이 링 형상인 열처리 치구의 구성을 설명하는 도면으로서, (a)는 평면도를 나타내고, (b)는 정면 단면도를 나타내고 있다. 웨이퍼(10)를 탑재하는 열처리 치구(11)는, 외경 D 및 두께 t로 이루어지는 원판형상으로 구성되고, 웨이퍼(10)와의 접촉면(11b)은 외경 Do 및 내경 Di의 링 형상으로 되어 있고, 그 외경 Do는 웨이퍼(10)의 직경보다 작다.
링 형상을 형성하기 위하여, 링 외주측에서의 단차 d1 및 링 내주측에서의 단차 d2는, 각각 특별히 한정하지 않지만, 웨이퍼(10)에 접촉하지 않을 정도로 확보하는 것이 좋다.
도 5에 도시하는 바와 같이, 링 형상으로 구성함으로써, 웨이퍼(10)와 접촉하는 면(11b)의 면적을, 상기 도 3에 도시하는 구성예보다 더 작게 할 수 있으므로, 반도체 웨이퍼와 열처리 치구의 접착에 의한 슬립을 방지할 수 있다.
제1 열처리 치구에서는, 반도체 웨이퍼와 접촉하는 면에 복수의 돌출부 영역를 설치하고, 중심에 대하여 점대칭으로 배치할 수 있다. 이에 의해, 밸런스 좋게 접촉면적을 줄여서, 밀착에 의한 슬립을 방지할 수 있다. 이 경우에, 복수의 돌출부 영역의 평면형상을 원형으로 하여, 그 직경을 5.Omm 이상, 30.Omm 이하로 하는 것이 바람직하다. 더욱 밸런스(balance) 좋게 접촉면적을 줄일 수 있기 때문이다.
도 6은 본 발명의 복수의 돌출부 영역을 갖는 열처리 치구의 구성을 설명하는 도면으로서, (a)는 열처리 치구의 평면도를 나타내고, (b)는 반도체 웨이퍼를 탑재한 X-X을 따라 자른 정면 단면도를 나타내고 있다. 도 6에 도시하는 구성에서는, 중심에 설치한 돌출부 영역(15), 반경 r1의 원주상에 설치한 6개의 돌출부 영역(16), 및 반경 r2의 원주상에 12개의 돌출부 영역(17)을 설치하고 있다.
돌출부 영역(15, 16, 17)의 배치는, 열처리 치구(11)의 중심(11a)에 대하여 점대칭으로 한다. 더욱이, 돌출부 영역(17)의 최외주간의 거리 Ds는, 웨이퍼의 직경 보다 작게 하는 것이 바람직하다.
돌출부 영역의 배치는, 도 6에 도시하는 배치에 한정되는 것은 아니고, 그 밖의 배치도 허용된다. 예컨대, 치구의 중심으로부터 돌출부 영역의 직경을 순차적으로 크게 하거나, 큰 직경의 돌출부 영역의 틈에 작은 직경의 돌출부 영역을 설치하는 배치로 하여도 좋다.
돌출부 영역의 형상은, 도 6(a)에 도시하는 딤플(dimple) 구조에 한정하는 것이 아니고, 도시하지 않았지만 격자 형상 등의 메쉬(mesh) 구조로 이루어지는 돌출부 영역의 형상이라도 좋다. 열처리 치구에 돌출부 영역을 형성하는 경우는, 아래의 도 7에 도시한 바와 같이, 보호 씰(seal)을 부착하여 블라스트 처리를 행하여도 좋고, 또한 칼 끝으로 홈파기를 행하도록 하여도 좋다.
도 7은 열처리 치구의 표면에 돌출부 영역을 설치하는 순서를 설명하는 도면이며, (a)∼ (d)에 그 순서를 나타내고 있다. 도7(a), (b)에서는, 돌출부 영역을 형성하는 열처리 치구(11)의 표면에, 돌출부 영역의 형상으로 하는 보호 씰(18)을 부착하고 있다. 그 후, 도 7(c)에 도시하는 바와 같이, 블라스트 처리 B에 의해 보호 씰(18)을 부착하지 않은 표면을 잘라냄으로써, 도 7(d)에 도시하는 바와 같이, 돌출부 영역(15, 16, 17)을 설치한 열처리 치구(11)를 제작할 수 있다.
제1 열처리 치구에서는, 그 기재재료로서, 실리콘 함침 실리콘 카바이드, 실리콘 카바이드, 다공질 실리콘 카바이드, 석영, 실리콘, 그래파이트 및 글래시 카본 중 어느 하나를 채용할 수 있다.
특히, 실리콘, 그래파이트 및 글래시 카본은, 실리콘 웨이퍼와의 접촉 영역에 있어서, 그 경도는 실리콘과 동등하거나 또는 무르기 때문에, 한층 슬립의 저감을 도모할 수 있다.
더욱이, 기재재료 위에 막 두께가 10㎛ 이상, 150㎛ 이하의 실리콘 카바이드(SiC)를 코팅하는 것이 바람직하다. 고순도의 SiC를 코팅함으로써, 웨이퍼에의 오염을 감소할 수 있다. 또한, 그래파이트나 글래시 카본제 치구를 사용하는 경우에, SiC를 코팅하는 것은, 산화 분위기의 열처리에도 적용할 수 있다.
또한, SiC 코팅 대신에, 다결정 Si막이나 Si3N4막 또는 SiO2 막을, 0.2㎛에서 50㎛ 정도 퇴적하여도 효과가 있다.
1-2.실시예
치구 형상, 두께 t, 표면조도(Ra값) 및 평탄도 등을 여러가지 변경한 제1 열처리 치구를 제작하고, 세로형 열처리로의 4점 외주지지의 웨이퍼 지지부에 삽입하여, 직경 300mm의 실리콘 웨이퍼를 탑재하였다.
열처리 조건은, 1％ 산소함유의 가스 분위기에서, 실온에서 1300℃까지 온도를 높이고, 그 후 1300℃에서 2시간 지지시키고, 그 후 실온까지 온도를 낮추었다. 열처리후의 실리콘 웨이퍼를 X선 장치로 관찰하여, 슬립의 발생 유무를 확인하였다.
(실시예1)
실시예1에서는, 상기 도 6에 도시하는 복수의 돌출부 영역을 갖는 열처리 치구를 제작하였다. 그 때문에, 상기 도 7에 도시하는 바와 같이, 열처리 치구의 기판재료로서 실리콘을 사용하고, 직경 304mm 및 두께 2.5mm이고, 동심원 방향의 평탄도가 0.04mm 및 직경 방향의 평탄도가 0.04mm로 되는 원판형상으로 가공하였다(공정(a)).
얻어진 원판상에, 피치 1.0m폭의 간격으로 직경 8.0nm의 원형 보호 씰(18)로 마스크를 행하고(공정(b)), 블라스트 처리 B를 실시하여, 원판표면을 50㎛ 깎기를 행한((공정(c))후, 원형 보호 씰(18)을 제거하여, 돌출부 영역(15, 16, 17)을 형성하였다(공정(d)).
더욱이, 얻어진 원판 치구(11)의 표면 전면에 약한 블라스트 처리를 실시함으로써, 표면조도(Ra값)를 1.5㎛로 한 열처리 치구를 제작하였다.
제작된 열처리 치구를 이용하여, 상기한 열처리를 실시한 후의 실리콘 웨이퍼를 관찰한 결과, 슬립은 발생하지 않았다.
(실시예2)
실시예2에서는 SiC 코팅을 행하였다. 기재재료는 실리콘을 사용하고, 직경 304mm 및 두께 2.Omm이고, 동심원 방향의 평탄도가 0.02mm 및 직경 방향의 평탄도가 0.06mm인 원판형상으로 가공하였다. 그 다음에, 블라스트 처리로 표면조도(Ra값)를 2.5㎛로 한 후, SiC 코팅을 환산하여 20㎛ 퇴적시키고, 계속하여, 이상(異常) SiC 성장 영역을 제거하기 위하여, 가볍게 표면연마를 행하고, 더욱 블라스트 처리를 실시하여, 표면조도(Ra값)를 1.9㎛로 한 열처리 치구를 제작하였다.
제작된 열처리 치구를 이용하여, 상기한 열처리를 실시한 후의 실리콘 웨이퍼를 관찰한 결과, 슬립은 발생하지 않았다.
(실시예3)
실시예3에서는, 기재재료는 실리콘 카바이드를 사용하고, 직경 304mm 및 두께 2.Omm이고, 동심원 방향의 평탄도가 0.08mm 및 직경 방향의 평탄도가 0.19mm로 되는 원판형상으로 가공한 후, 블라스트 처리로, 표면조도(Ra값)를 1.0㎛로 한 열처리 치구를 제작하였다.
제작된 열처리 치구를 사용하여, 상기한 열처리를 실시한 후의 실리콘 웨이퍼를 관찰한 결과, 20∼30mm정도의 슬립이 몇개 발생하고 있었다.
(실시예4)
실시예4에서는, 표면조도(Ra값)를 변동시킨 열처리 치구를 이용하였다. 기재재료는 실리콘을 사용하고, 도 5에 도시하는 구조에서, 외경 D가 304mm, 외경 Do가 230mm, 내경 Di가 200mm, 11b의 면에 관하여 동심원 방향의 평탄도가 0.05mm 및 직경 방향의 평탄도가 0.06mm로 이루어지는 원판형상으로 가공한 후, 경면(鏡面)연마하고, 더욱이 경면연마 후에 블라스트 처리를 실시하였다.
준비한 원판의 표면조도(Ra값)가 0.02㎛(경면 연마대로) 및 0.1㎛, 1.3㎛ 및 4.7㎛(경면연마 후 블라스트 처리)의 4수준으로 이루어지는 열처리 치구를 제작하였다.
제작된 열처리 치구를 사용하여, 상기한 열처리를 실시한 후의 실리콘 웨이퍼를 관찰하였다. 표면조도(Ra값)가 0.02㎛인 열처리 치구를 사용하였을 경우는, 열처리 치구와 실리콘 웨이퍼의 접착에 기인으로 하는 슬립이 많이 발생하였다.
한편, 표면조도(Ra값)가 0.1㎛인 열처리 치구를 사용하였을 경우는, 열처리 치구와 실리콘 웨이퍼와 미세한 접착 흔적이 요인으로, 약한 슬립이 몇개 발생하고, 표면조도(Ra값)가 1.3㎛ 및 4.7㎛인 열처리 치구를 사용하였을 경우는, 슬립의 발생은 관찰되지 않았다.
(비교예1)
비교예1에서는, 얇은 두께의 열처리 치구를 사용하였다. 기재재료는 실리콘 카바이드를 사용하고, 직경 304mm 및 두께 0.75mm이고, 동심원 방향의 평탄도가 0.08mm 및 직경 방향의 평탄도가 0.19mm이고, 더욱이, 표면조도(Ra값)가 1.0㎛인 열처리 치구를 제작하였다.
제작된 열처리 치구를 사용하고, 상기한 열처리를 실시한 후의 실리콘 웨이퍼를 관찰한 결과, 치구의 두께가 얇기 때문에, 실리콘 웨이퍼의 자중 응력에 의한 변형이 원인으로 되어, 슬립이 많이 발생하였다.
2. 제2 열처리 치구
2-1. 제2 열처리 치구의 구성
본 발명의 제2 열처리 치구는, 원판형상의 직경은 탑재되는 반도체 웨이퍼의 직경의 60％ 이상이고, 그 두께는 1.Omm 이상, 10mm 이하이고, 상기 반도체 웨이퍼와 접촉하는 면의 표면조도(Ra값)는 0.05㎛ 이상, 100㎛ 이하이며, 상기 반도체 웨이퍼와 접촉하는 표면을 다수 영역으로 분할하고, 영역마다 최대 높이를 측정하고, 각 영역의 최대 높이와 상기 측정값으로부터 구해진 가상 평균값 면과의 차이가 50㎛ 이하인 것을 특징으로 하고 있다.
제2 열처리 치구에서는, 탑재하는 웨이퍼는 직경이 300mm인 대경(大徑)을 대상으로 하고 있고, 웨이퍼를 접촉 지지하는 원판, 또는 링 형상의 외형이 반도체 웨이퍼의 직경의 60％ 이상이고, 그 두께가 1.0mm 이상, 10mm 이하인 것은, 상기 제1 열처리 치구와 마찬가지이지만, 후술하는 겉보기상의 평탄도를 좋게 하기 위하여, 표면조도(Ra값)를 0.05㎛ 이상, 100㎛ 이하로 규정하고, 더욱이, 평탄도의 특성에 대체하여, 가상 평균값 면(面)의 개념을 규정하고 있다.
전술한 제1 열처리 치구에서는, 직경이 300mm인 대경 웨이퍼를 탑재하기 위하여, 그 표면의 평탄도를 규정하고 있다. 그러나, 규정된 평탄도를 확보하기 위하여는, 초고정밀도의 기계가공을 필요로 하므로, 제조비용이 높아진다는 문제가 있다.
통상, 반도체 웨이퍼와 접촉하는 열처리 치구의 표면에는 국소적으로 요철의 물결이 존재하고, 그 물결의 최대 높이 위치에서 웨이퍼를 지지하는 것으로 된다. 그 때문에, 제2 열처리 치구에서는, 평탄도를 소정의 정밀도로 고정하여, 각 영역에서의 최대 높이를 측정하는 것으로 하고 있다.
즉, 제2 열처리 치구에서는, 예컨대, 평탄도가 소정의 레벨(level)로 되도록 가공하고, 그 표면을 5mm 각(角)의 영역으로 분할하고, 각 영역에 프로브(probe)를 순차적으로 접촉시켜 다점의 평면도 측정을 행한다. 그리고, 각 영역에서의 최대 높이를 측정하고, 얻어진 평면도 측정값으로부터 가상 평균값 면을 구한다.
그 다음에, 각 영역에서의 물결의 최대 높이와 가상 평균값 면과의 차이가 50㎛ 이하로 되도록, 50㎛를 초과하는 영역을, 예컨대 블라스트 처리로 깎아냄으로써, 겉보기상의 평탄도, 즉, 다점의 평면도 측정에 있어서의 각 영역의 최대 높이와 측정값으로부터 구해진 가상 평균값 면과의 차이를 작게 한다.
이와 같이, 겉보기상의 평탄도를 작게 함으로써, 웨이퍼를 지지하는 영역중에서의 접촉점을 증가시킬 수 있으므로, 웨이퍼의 자중 응력에 따르는 부하를 분산할 수 있다.
도 8은 본 발명의 제2 열처리 치구에서 규정하는 다점의 평면도 측정에 있어서 각 영역의 최대 높이와 측정값으로부터 구해진 가상 평균값 면과의 차이를 관리하는 방법을 설명하는 도면이다. 이 도면에 도시하는 바와 같이, 열처리 치구(11)의 전면에는 표면 물결(19)이 형성되어 있고, 그 표면의 일부를 미시적으로 관찰하면, 표면조도를 나타내는 표면 파형(20)이 보여진다.
제2 열처리 치구에 있어서의 겉보기상의 평탄도는, 예컨대, 열처리 치구(11)의 평탄도가 0.2mm(200㎛ )정도로 되도록 가공하고, 그 표면을 5mm 피치각 등의 간격으로 N개의 영역으로 분할하여, 다점의 평면도측정을 행한다.
구체적으로는, 분할한 영역의 각 영역(도 8에서는 S1∼S5을 나타냄)에 프로브(21)를 접촉시키고, 각 영역에서의 최대 높이를 측정하여, 얻어진 평면도 측정값으로부터 가상 평균값 면(22)을 구한다.
그리고, 각 영역에서의 최대 높이와 가상 평균값 면(22)과의 차이(도 8에서는 H1∼H5를 표시함)가 기준값 Ha인 50㎛로 되는 기준면(23) 이하로 되도록 관리한다.이에 의해, 겉보기상의 평탄도는, 초기 가공의 평탄도 200㎛ 보다 대폭 개선할 수 있다.
최대 높이와 가상 평균값 면과의 차이가 50㎛(기준값 Ha)를 초과하는 영역(도 8에서는 영역 S3과 S4가 해당함)은, 블라스트 처리하여 최대 높이가 50㎛ 이하로 되도록 관리한다.
상술한 바와 같이, 반도체 웨이퍼와 접촉하는 면의 최대 높이와 가상 평균값 면과의 차이를 관리함으로써, 웨이퍼를 지지하는 영역중에서의 접촉점을 증가시킬 수 있으므로, 웨이퍼의 자중 응력에 따르는 부하를 분산할 수 있다.
더욱이, 제2 열처리 치구에 있어서, 최대 높이와 가상 평균값 면과의 차이를 관리하는 것으로 하고 있는 것은, 가상 평균값 면보다 낮은 영역은, 원래 웨이퍼와 접촉하기 어렵기 때문에, 관리를 필요로 하지 않기 때문이다.
더욱이, 블라스트 처리 등으로 깎아내는 영역은, 최대 높이와 가상 평균값 면과의 차이가 기준값을 초과하는 영역만으로 하고 있기 때문에, 정밀도 좋게 가공 마무리하는 것이 가능하게 된다.
상술한 바와 같이, 제2 열처리 치구에서는, 각 영역에서의 최대 높이와 가상 평균값 면과의 차이 중, 전체 영역에서 최대 높이 Hmax(도 8에서는 영역 S3이 해당함)를 겉보기상의 평탄도로서 관리한다. 그리고, 그 기준값은 50㎛로 한다.
제2 열처리 치구에서는, 상기 도 5에 도시하는 바와 같이, 반도체 웨이퍼와 접촉 하는 면이 링 형상이고, 그 외경을 반도체 웨이퍼의 직경보다 작게 하는 것이 바람직하다. 이에 의해, 반도체 웨이퍼와의 접촉면적을 줄일 수 있고, 더욱이 중심부분을 잘라서 접촉면적을 줄이는 것으로 평탄도 관리가 행하기 쉽게 된다.
더욱이, 제2 열처리 치구에서는, 그 기재재료로서, 실리콘 함침 실리콘 카바이드, 실리콘 카바이드, 다공질 실리콘 카바이드, 석영, 실리콘, 그래파이트 및 글래시 카본의 어느 하나를 사용할 수 있다.
또한, 상기 제1 열처리 치구의 기재재료에서 설명한 바와 같이, 10㎛ 이상, 150㎛ 이하의 SiC를 코팅시키는 것이나 SiC 코팅 대신에 다결정 Si막이나 Si3N4막 또는 SiO2막을, 0.2㎛∼50㎛ 정도 퇴적시켜도 효과가 있다.
2-2. 실시예
치구 형상, 두께 t, 표면조도(Ra값) 및 겉보기상의 평탄도 등을 여러가지 변경한 제2 열처리 치구를 제작하고, 세로형 열처리로의 4점 외주지지의 웨이퍼 지지부에 삽입하여, 직경 300mm인 실리콘 웨이퍼를 탑재하였다.
열처리 조건은, 1％ 산소함유의 가스 분위기에서, 실온에서 1300℃까지 온도를 높인 다음, 1300℃에서 2시간 지지시키고, 그 후 실온까지 온도를 낮추었다. 열처리후의 실리콘 웨이퍼를 X선 장치로 관찰하여, 슬립의 발생 유무를 확인하였다.
(실시예5)
실시예5에서는, 상기 도 3에 도시하는 열처리 치구를 제작하였다. 그를 위하여, 외경 D가 319mm, 두께 t가 2.Omm, 웨이퍼와의 접촉면의 직경 Da가 285mm이고, 기재재료가 소결 실리콘 카바이드로 이루어지는 열처리 치구를 제작하였다.
그 다음에, 표면을 5mm 각의 영역으로 분할하고, 다점의 평면도 측정에 의해 각 영역에서의 최대 높이를 측정하고, 구해진 가상 평균값 면과의 차이가 50㎛를 초과하는 영역을 블라스트 처리로 깍아내서, 겉보기상의 평탄도를 50㎛ 이하로 하였다. 더욱이, 블라스트 처리를 실시하여, 표면조도(Ra값)를 1.4㎛로 하였다.
얻어진 열처리 치구를 사용하여, 상기한 열처리를 실시한 후의 실리콘 웨이퍼를 관찰한 결과, 웨이퍼와의 접촉면의 외주부에 약간의 슬립이 발생하고 있었지만, 그 밖에 슬립이 발생하지 않았다.
(실시예6)
실시예6에서는, 기재재료가 실리콘으로 되는 도 3에 도시하는 열처리 치구를 제작하였다. 외경 D가 319mm, 두께 t가 2.0nm, 웨이퍼와의 접촉면의 직경 Da가 285mm이고, 기재재료가 실리콘으로 된 열처리 치구를 제작하였다.
그 다음에, 실시예5와 같은 조건으로, 다점의 평면도 측정에 의해 각 영역에서의 최대 높이를 측정하고, 최종적으로, 겉보기상의 평탄도를 50㎛ 이하로 하였다.
더욱이, 블라스트 처리를 실시하고, 표면조도(Ra값)를 1.4㎛로 하였다.
얻어진 열처리 치구를 사용하여, 상기한 열처리를 실시한 후의 실리콘 웨이퍼를 관찰한 결과, 슬립은 발생하지 않았다.
(실시예7)
실시예7에서는, 기재재료가 실리콘으로 이루어지는 도 3에 도시하는 열처리 치구에 SiC 코팅을 실시하였다. 외경 D가 319mm, 두께 t가 2.Omm, 웨이퍼의 접촉면의 직경 Da가 285mm이고, 기재재료가 실리콘으로 되는 열처리 치구를 제작하였다.
그 다음에, 실시예5와 같은 조건으로, 다점의 평면도 측정에 의해 각 영역에서의 최대 높이를 측정하고, 구해진 가상 평균값 면과의 차이가 50㎛ 이하로 되도록 가공을 실시하여, 겉보기상의 평탄도를 50㎛ 이하로 하였다. 더욱이, 블라스트 처리를 실시하고, 표면조도(Ra값)를 1.4㎛ 로 하였다.
계속하여, SiC 코팅을 환산하여 20㎛ 퇴적시키고, 그 후, 표면 이상 돌기물을 연마 가공하고, 더욱이 양면 블라스트 처리로 약 10㎛ 정도 SiC 코팅 막을 제거한 후, 표면조도를 1.5㎛로 하였다.
얻어진 열처리 치구를 사용하여, 상기 열처리를 실시한 후의 실리콘 웨이퍼를 관찰한 결과, 미소한 슬립이 1개 발생하였다.
(실시예8)
실시예8에서는, 기재재료가 실리콘으로 이루어지는 도 5에 도시하는 열처리 치구에 SiC 코팅을 실시하였다. 외경 D가 319mm, 두께 t가 4.Omm, 웨이퍼와의 접촉면의 외경 Do가 230mm, 내경 Di가 180mm의 기재재료가 글래시 카본으로 되는 열처리 치구를 제작하였다.
그 다음에, 실시예5와 같은 조건으로, 다점의 평면도 측정에 의해 각 영역에서의 최대 높이를 측정하고, 구해진 가상 평균값 면과의 차이가 50㎛를 초과하는 영역을 블라스트 처리로 깎아내서, 겉보기상의 평탄도를 50㎛ 이하로 하였다. 더욱이, 블라스트 처리한 표면을 연마하여, 표면조도(Ra값)를 1.2㎛로 하였다.
계속하여, Si 코팅을 50㎛ 퇴적시키고, 그 후 블라스트 처리로 10㎛ 정도 코팅영역을 연마하고, 표면조도(Ra값)를 O.9㎛로 하였다.
얻어진 열처리 치구를 사용하여, 상기한 열처리를 실시한 후의 실리콘 웨이퍼를 관찰한 결과, 슬립은 발생하지 않았다.
(비교예2)
비교예2에서는, 얇은 두께로 구성된, 상기 도 2에 도시하는 열처리 치구를 사용하였다. 이를 위하여, 외경 D가 319mm, 두께 t가 0.85mm이고, 기재재료가 실리콘 카바이드로 이루어지는 열처리 치구를 제작하였다.
그 다음에, 실시예5와 같은 조건으로, 다점의 평면도 측정에 의해 각 영역에서의 최대 높이를 측정하고, 구해진 가상 평균값 면과의 차이가 50㎛를 초과하는 영역을 블라스트 처리로 깎아내고, 겉보기상의 평탄도를 50㎛ 이하로 하였다.
더욱이, 블라스트 처리한 표면을 연마하여, 표면조도(Ra값)를 1.5 ㎛로 하였다.
얻어진 열처리 치구를 사용하여, 상기한 열처리를 실시한 후의 실리콘 웨이퍼를 관찰한 결과, 웨이퍼의 외주면에서 슬립이 많이 발생하였다.
본 발명의 열처리 치구에 의하면, 탑재하는 원판형상을 반도체 웨이퍼의 직경의 60％ 이상으로 이루어지고, 그 두께를 1.0mm∼10mm로 하고, 상기 웨이퍼와 접촉하는 면의 표면조도(Ra값)를 0.1㎛∼100㎛로 하고, 그 평탄도를 동심원 방향 및 직경 방향으로 규정함으로써, 또는 상기 평탄도에 대체하여, 다점의 평면도 측정에 의해 각 영역에서의 최대 높이를 측정하고, 구해진 가상 평균값 면과의 차이가 50㎛ 이하로 함으로써, 반도체 웨이퍼가 열처리 치구와 밀착함으로 인해 발생하는 슬립을 줄일 수 있다. 이에 의해, 자중 응력이 큰 반도체 웨이퍼를 열처리하는 경우라도, 슬립의 발생을 유효하게 방지할 수 있어, 안정한 반도체 기판용의 열처리 치구로서 널리 적용할 수 있다.

Claims (12)

  1. 반도체 웨이퍼를 그 상면에 탑재하여 열처리하는 원판형상의 열처리 치구(治具)에 있어서,
    원판형상의 직경은 탑재되는 반도체 웨이퍼의 직경의 60％ 이상으로 되고,
    그 두께는 1.0mm 이상, 10mm 이하이고,
    상기 반도체 웨이퍼와 접촉하는 면의 표면조도(Ra값)는 0.1㎛ 이상, 100㎛ 이하이며,
    그 평탄도는, 동심원 방향의 평탄도로서 0.1mm 이하이고, 또한 직경 방향의 평탄도로서 0.2mm 이하인 것을 특징으로 하는 반도체 웨이퍼용 열처리 치구.
  2. 제1항에 있어서,
    상기 반도체 웨이퍼와 접촉하는 면의 직경은 그 반도체 웨이퍼의 직경의 60％ 이상인 것을 특징으로 하는 반도체 웨이퍼용 열처리 치구.
  3. 제1항에 있어서,
    상기 반도체 웨이퍼와 접촉하는 면은 링(ring) 형상이며, 그 외경은 상기 반도체 웨이퍼의 직경의 60％ 이상인 것을 특징으로 하는 반도체 웨이퍼용 열처리 치구.
  4. 제1항 내지 제3항에 있어서,
    상기 반도체 웨이퍼와 접촉하는 면에 복수의 돌출부 영역을 설치하고, 중심에 대하여 점대칭으로 배치한 것을 특징으로 하는 반도체 웨이퍼용 열처리 치구.
  5. 제4항에 있어서,
    상기 복수의 돌출부 영역의 평면형상은, 직경이 5.Omm 이상, 30.Omm 이하의 원형인 것을 특징으로 하는 반도체 웨이퍼용 열처리 치구.
  6. 제1항 내지 제4항에 있어서,
    기재재료(基材材料)가 실리콘 함침 실리콘 카바이드, 실리콘 카바이드, 다공질 실리콘 카바이드, 석영, 실리콘, 그래파이트 및 글래시 카본 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 웨이퍼용 열처리 치구.
  7. 제6항에 있어서,
    상기 기재재료에 막 두께가 10㎛ 이상, 150㎛ 이하의 실리콘 카바이드(SiC)를 더 코팅하는 것을 특징으로 하는 것을 특징으로 하는 반도체 웨이퍼용 열처리 치구.
  8. 반도체 웨이퍼를 그 상면에 탑재하여 열처리하는 원판형상의 열처리 치구에 있어서,
    원판형상의 직경은 탑재되는 반도체 웨이퍼의 직경의 60％ 이상이고,
    그 두께는 1.Omm 이상, 10mm 이하이고,
    상기 반도체 웨이퍼와 접촉하는 면의 표면조도(Ra값)는 0.05㎛ 이상, 100㎛ 이하이며,
    상기 반도체 웨이퍼와 접촉하는 표면을 다수영역으로 분할하고, 영역마다 최대 높이를 측정하고, 각 영역의 최대 높이와 상기 측정값으로부터 구해진 가상평균값 면과의 차이가 50㎛ 이하인 것을 특징으로 하는 반도체 웨이퍼용 열처리 치구.
  9. 제8항에 있어서,
    상기 반도체 웨이퍼와 접촉하는 면의 직경은 그 반도체 웨이퍼의 직경의 60％ 이상인 것을 특징으로 하는 반도체 웨이퍼용 열처리 치구.
  10. 제8항에 있어서,
    상기 반도체 웨이퍼와 접촉하는 면은 링 형상이며, 그 외경은 상기 반도체 웨이퍼의 직경의 60％ 이상인 것을 특징으로 하는 반도체 웨이퍼용 열처리 치구.
  11. 제8항 내지 제10항에 있어서,
    기재재료는 실리콘 함침 실리콘 카바이드, 실리콘 카바이드, 다공질 실리콘 카바이드, 석영, 실리콘, 그래파이트 및 글래시 카본 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 웨이퍼용 열처리 치구.
  12. 제11항에 있어서,
    상기 기재재료에 막 두께가 10㎛ 이상, 150㎛ 이하의 실리콘 카바이드(SiC)를 더 코팅하는 것을 특징으로 하는 반도체 웨이퍼용 열처리 치구.
KR1020057018427A 2003-04-02 2004-03-15 반도체 웨이퍼용 열처리 치구 KR100758965B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003099709 2003-04-02
JPJP-P-2003-00099709 2003-04-02
PCT/JP2004/003442 WO2004090967A1 (ja) 2003-04-02 2004-03-15 半導体ウェーハ用熱処理治具

Publications (2)

Publication Number Publication Date
KR20050115939A true KR20050115939A (ko) 2005-12-08
KR100758965B1 KR100758965B1 (ko) 2007-09-14

Family

ID=33156706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057018427A KR100758965B1 (ko) 2003-04-02 2004-03-15 반도체 웨이퍼용 열처리 치구

Country Status (7)

Country Link
US (1) US7331780B2 (ko)
EP (1) EP1615261B8 (ko)
JP (1) JPWO2004090967A1 (ko)
KR (1) KR100758965B1 (ko)
CN (1) CN100517612C (ko)
TW (1) TWI242831B (ko)
WO (1) WO2004090967A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829279B1 (ko) * 2005-08-12 2008-05-13 가부시키가이샤 섬코 반도체 실리콘 기판용 열처리 지그 및 그 제작 방법
KR20140118905A (ko) * 2013-03-28 2014-10-08 미쓰비시 마테리알 가부시키가이샤 실리콘 부재 및 실리콘 부재의 제조 방법
KR20170085960A (ko) * 2016-01-15 2017-07-25 도쿄엘렉트론가부시키가이샤 적재대의 표면 처리 방법, 적재대 및 플라즈마 처리 장치

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534619B2 (ja) * 2004-06-21 2010-09-01 株式会社Ｓｕｍｃｏ 半導体シリコン基板用熱処理治具
KR100852975B1 (ko) * 2004-08-06 2008-08-19 가부시키가이샤 히다치 고쿠사이 덴키 열처리 장치 및 기판의 제조 방법
KR100875464B1 (ko) * 2004-09-30 2008-12-22 가부시키가이샤 히다치 고쿠사이 덴키 열처리 장치 및 기판의 제조방법
CN101061578A (zh) * 2004-10-19 2007-10-24 佳能安内华股份有限公司 基板支撑·运送用托盘
US20060144337A1 (en) * 2005-01-06 2006-07-06 Hsien-Che Teng Heater for heating a wafer and method for preventing contamination of the heater
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
US7622803B2 (en) * 2005-08-30 2009-11-24 Cree, Inc. Heat sink assembly and related methods for semiconductor vacuum processing systems
EP1772901B1 (en) * 2005-10-07 2012-07-25 Rohm and Haas Electronic Materials, L.L.C. Wafer holding article and method for semiconductor processing
JP2007201417A (ja) * 2005-12-28 2007-08-09 Tokyo Electron Ltd 熱処理用ボート及び縦型熱処理装置
JP2007281030A (ja) * 2006-04-03 2007-10-25 Sumco Corp シリコンウェーハの保持方法
JP2008021888A (ja) * 2006-07-14 2008-01-31 Nec Electronics Corp 治具装置
JP2008108926A (ja) * 2006-10-26 2008-05-08 Bridgestone Corp ウェハ熱処理用治具
JP4864757B2 (ja) * 2007-02-14 2012-02-01 東京エレクトロン株式会社 基板載置台及びその表面処理方法
JP5745394B2 (ja) * 2008-03-20 2015-07-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板支持体、プラズマ反応装置、および、サセプターを形成する方法
US8042697B2 (en) * 2008-06-30 2011-10-25 Memc Electronic Materials, Inc. Low thermal mass semiconductor wafer support
JP5000597B2 (ja) * 2008-07-22 2012-08-15 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの支持具
US20100055318A1 (en) * 2008-08-29 2010-03-04 Veeco Instruments Inc. Wafer carrier with varying thermal resistance
JP5498678B2 (ja) * 2008-09-25 2014-05-21 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US8486726B2 (en) 2009-12-02 2013-07-16 Veeco Instruments Inc. Method for improving performance of a substrate carrier
US8420554B2 (en) 2010-05-03 2013-04-16 Memc Electronic Materials, Inc. Wafer support ring
US9227295B2 (en) 2011-05-27 2016-01-05 Corning Incorporated Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer
US9464362B2 (en) 2012-07-18 2016-10-11 Deca Technologies Inc. Magnetically sealed wafer plating jig system and method
US10316412B2 (en) 2012-04-18 2019-06-11 Veeco Instruments Inc. Wafter carrier for chemical vapor deposition systems
US10167571B2 (en) 2013-03-15 2019-01-01 Veeco Instruments Inc. Wafer carrier having provisions for improving heating uniformity in chemical vapor deposition systems
JP5991284B2 (ja) * 2013-08-23 2016-09-14 信越半導体株式会社 シリコンウェーハの熱処理方法
CN105684133B (zh) * 2013-11-06 2020-05-15 应用材料公司 溶胶凝胶涂布的支撑环
CN103743239B (zh) * 2013-12-27 2015-05-20 深圳市华星光电技术有限公司 石英卡夹装置及其制作方法与带该石英卡夹装置的oled高温炉
JP6335587B2 (ja) * 2014-03-31 2018-05-30 株式会社荏原製作所 基板保持機構、基板搬送装置、半導体製造装置
KR102651767B1 (ko) * 2015-05-28 2024-03-28 에이지씨 가부시키가이샤 유리 기판 및 적층 기판
JP7030604B2 (ja) * 2018-04-19 2022-03-07 三菱電機株式会社 ウエハボートおよびその製造方法
CN111942882B (zh) * 2020-08-13 2022-06-10 长春中科长光时空光电技术有限公司 一种晶圆卸取设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242501A (en) * 1982-09-10 1993-09-07 Lam Research Corporation Susceptor in chemical vapor deposition reactors
DE8321679U1 (de) * 1983-07-27 1983-12-01 Norton Co., 01606 Worcester, Mass. Platte aus feuerfestem material
NL9300389A (nl) * 1993-03-04 1994-10-03 Xycarb Bv Substraatdrager.
US5514439A (en) * 1994-10-14 1996-05-07 Sibley; Thomas Wafer support fixtures for rapid thermal processing
US5761023A (en) * 1996-04-25 1998-06-02 Applied Materials, Inc. Substrate support with pressure zones having reduced contact area and temperature feedback
US6001183A (en) * 1996-06-10 1999-12-14 Emcore Corporation Wafer carriers for epitaxial growth processes
JP3692697B2 (ja) * 1997-03-25 2005-09-07 三菱住友シリコン株式会社 ウェハ支持体及び縦型ボート
JPH113865A (ja) 1997-04-15 1999-01-06 Sumitomo Metal Ind Ltd ウエハー積載用ボート及びその製造方法
JPH10321543A (ja) * 1997-05-20 1998-12-04 Sumitomo Metal Ind Ltd ウェハ支持体及び縦型ボート
US6264467B1 (en) * 1999-04-14 2001-07-24 Applied Materials, Inc. Micro grooved support surface for reducing substrate wear and slip formation
WO2001018856A1 (fr) * 1999-09-03 2001-03-15 Mitsubishi Materials Silicon Corporation Support de tranche
JP2001284275A (ja) * 2000-03-29 2001-10-12 Toshiba Ceramics Co Ltd ＣＶＤ−ＳｉＣ膜被覆半導体熱処理用部材
US6634882B2 (en) * 2000-12-22 2003-10-21 Asm America, Inc. Susceptor pocket profile to improve process performance
US6896738B2 (en) * 2001-10-30 2005-05-24 Cree, Inc. Induction heating devices and methods for controllably heating an article
JP2003197722A (ja) 2001-12-26 2003-07-11 Toshiba Ceramics Co Ltd 半導体ウェーハ熱処理用治具及びこれを用いた熱処理用装置並びに半導体ウェーハ熱処理用治具の製造方法
US7256375B2 (en) * 2002-08-30 2007-08-14 Asm International N.V. Susceptor plate for high temperature heat treatment
US6709267B1 (en) * 2002-12-27 2004-03-23 Asm America, Inc. Substrate holder with deep annular groove to prevent edge heat loss
JP4534619B2 (ja) * 2004-06-21 2010-09-01 株式会社Ｓｕｍｃｏ 半導体シリコン基板用熱処理治具

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829279B1 (ko) * 2005-08-12 2008-05-13 가부시키가이샤 섬코 반도체 실리콘 기판용 열처리 지그 및 그 제작 방법
KR20140118905A (ko) * 2013-03-28 2014-10-08 미쓰비시 마테리알 가부시키가이샤 실리콘 부재 및 실리콘 부재의 제조 방법
KR20170085960A (ko) * 2016-01-15 2017-07-25 도쿄엘렉트론가부시키가이샤 적재대의 표면 처리 방법, 적재대 및 플라즈마 처리 장치

Also Published As

Publication number Publication date
JPWO2004090967A1 (ja) 2006-07-06
EP1615261B8 (en) 2019-09-18
EP1615261B1 (en) 2019-05-08
EP1615261A1 (en) 2006-01-11
CN100517612C (zh) 2009-07-22
EP1615261A4 (en) 2010-05-19
KR100758965B1 (ko) 2007-09-14
US7331780B2 (en) 2008-02-19
US20060078839A1 (en) 2006-04-13
TWI242831B (en) 2005-11-01
TW200426969A (en) 2004-12-01
WO2004090967A1 (ja) 2004-10-21
CN1771588A (zh) 2006-05-10

Similar Documents

Publication Publication Date Title
KR100758965B1 (ko) 반도체 웨이퍼용 열처리 치구
JP4534619B2 (ja) 半導体シリコン基板用熱処理治具
KR100816180B1 (ko) 반도체 기판용 열처리 치구 및 반도체 기판의 열처리 방법
US7163393B2 (en) Heat treatment jig for semiconductor silicon substrate
US7256375B2 (en) Susceptor plate for high temperature heat treatment
KR101347696B1 (ko) 종형 열처리용 보트 및 이것을 이용한 반도체 웨이퍼의 열처리 방법
TWI471970B (zh) A wafer-supporting jig and a method for manufacturing a crystal tube for a vertical type heat treatment and a wafer support
US8003918B2 (en) Vertical heat treatment boat and heat treatment method for semiconductor wafer
KR100607890B1 (ko) 막두께 측정용 모니터 웨이퍼
KR20010062144A (ko) 열처리용 기판 보유 지지구, 기판 열처리 장치 및 기판의열처리 방법
KR100841196B1 (ko) 반도체 실리콘 기판용 열처리 지그
JP3909720B2 (ja) 半導体熱処理用ガラス状カーボン製ダミーウエハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 11