WO2004066697A1 - 多層配線板およびその製造方法 - Google Patents

多層配線板およびその製造方法 Download PDF

Info

Publication number
WO2004066697A1
WO2004066697A1 PCT/JP2003/016377 JP0316377W WO2004066697A1 WO 2004066697 A1 WO2004066697 A1 WO 2004066697A1 JP 0316377 W JP0316377 W JP 0316377W WO 2004066697 A1 WO2004066697 A1 WO 2004066697A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
wiring board
layer
circuit
board
Prior art date
Application number
PCT/JP2003/016377
Other languages
English (en)
French (fr)
Inventor
Shoji Ito
Ryoichi Kishihara
Osamu Nakao
Hiroki Hashiba
Masahiro Okamoto
Original Assignee
Fujikura Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003011635A external-priority patent/JP4195619B2/ja
Priority claimed from JP2003294994A external-priority patent/JP2005064357A/ja
Priority claimed from JP2003309254A external-priority patent/JP2005079402A/ja
Priority claimed from JP2003342907A external-priority patent/JP2005109299A/ja
Application filed by Fujikura Ltd. filed Critical Fujikura Ltd.
Priority to US10/542,649 priority Critical patent/US20060180344A1/en
Priority to CN200380109013.2A priority patent/CN1739323B/zh
Publication of WO2004066697A1 publication Critical patent/WO2004066697A1/ja
Priority to FI20050767A priority patent/FI122414B/fi
Priority to US12/463,708 priority patent/US7886438B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/1627Disposition stacked type assemblies, e.g. stacked multi-cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916Simultaneous circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Definitions

  • the present invention relates to a multilayer wiring board and a method for manufacturing the same.
  • FIGS. 1A to 1D are process diagrams showing a manufacturing process of a rigid flex printed wiring board.
  • FIG. 2A is a perspective view of the substrate and the like shown in FIGS. 1A and 1B
  • FIG. 2B is a perspective view of the rigid flex wiring board shown in FIG. 1D.
  • wiring circuits 104 are formed by a subtractive method on both sides of a flex board 101 made of a polyimide film or the like, on both sides of an inner rigid board 102 and one side of an outer rigid board 103 made of a pre-predator or the like. Is done.
  • a flex portion exposure hole 109 is provided in the adhesive sheet 105, the inner rigid substrate 102, and the outer rigid substrate 103 by press punching or the like.
  • the cover layer 106 for the flex board, the inner rigid board 102, the adhesive sheet 105, and the outer rigid board 103 are arranged on the front and back of the flex board 101, and the laminated body 100 shown in FIG. Is formed. At this time, as shown in FIG.
  • the periphery of the part to be a wiring board (for example, 103a) is punched out at the completion of the process, so that the part to be the wiring board (for example, 103a) is framed by a micro joint (for example, 103c). Bonded to the material (eg 103b).
  • the laminate 100 is subjected to drilling, plating, etching, and the like to form a through-hole 107, an outer wiring circuit 108, and the like.
  • the rigid joint B and the flex part A are connected to the frame material (for example, 103b) and the micro-joint (for example, 103c) is simultaneously pulled out with a mold so that the rigid-flex printed wiring board shown in Fig. 1D and Fig. 2B can be obtained.
  • substrate 10 The frame material of 1, 102, and 103 (for example, 103b) and the parts punched out to form the flex hole exposure holes are discarded.
  • the conventional rigid flex printed wiring board requires the rigid portion to be laminated at a predetermined position on the flex board, so that the rigid portion is positioned at a predetermined position on the flex substrate when laminated.
  • the imposition of the rigid portions of the inner and outer rigid boards is restricted by the outer shape position of the flex board. That is, even if it is desired to laminate only a part of the flex substrate, an imposition member having a size similar to that of the flex substrate is required.
  • the present invention has been made to solve the above-mentioned problems, and a first object is to provide a multi-layer wiring board which can achieve higher wiring flexibility, achieve a reduction in material cost, and a reduction in substrate capacity. It is an object of the present invention to provide a manufacturing method thereof.
  • a multilayer wiring board comprises a motherboard printed wiring board having at least one board with a wiring circuit, which has been formed into a predetermined shape in advance.
  • the gist is that the materials are bonded and they are electrically connected in at least one place by an inner via hole.
  • a second object of the present invention is to provide a multilayer wiring board having a higher flexural strength (peeling resistance) than in the past and a method for manufacturing the same.
  • the multilayer wiring board according to the second aspect of the present invention includes: Two or more substrates with single-sided wiring circuits, which have been processed into a predetermined shape in advance, are laminated and bonded to the motherboard printed wiring board, and at least one location between those layers is electrically connected by inner via.
  • the two or more base materials with a single-sided wiring circuit connected and laminated are bonded on the first base material inside the outer shape of the first base material on the mother board printed wiring board side.
  • the gist is that positioning is performed so that the outer shape of the base material is positioned.
  • a third object of the present invention is to provide a single-sided circuit board as a core board (main circuit board), in other words, a single-sided circuit board so that electronic components can be mounted on both front and back sides. It is to realize a circuit board.
  • a multilayer wiring board includes a multi-layer wiring board comprising: a main single-sided circuit board having a conductive pattern on one surface of an insulating base; Is partially removed, the back surface of the conductive pattern is exposed at the removed portion of the insulating base material, and the electronic component is removed from the other side of the insulating base material of the main single-sided circuit board.
  • the conductive pattern is mounted in a form of being electrically connected to the exposed back surface of the conductive pattern, or the single-sided circuit board for a multilayer wiring board having an interlayer conductive part and a conductive pattern on one surface of an insulating base material is formed of the conductive material.
  • the gist of the present invention is that the pattern is laminated in a form of being electrically connected to the exposed back surface of the pattern.
  • double-sided printed wiring boards use double-sided copper-clad laminates (double-sided CCL) as starting materials for relay boards.
  • double-sided CCL double-sided copper-clad laminates
  • the use of plated through holes requires troublesome metal plating, and the thickness of the copper foil on both sides of the CCL increases. There was a problem that it became difficult.
  • a fourth object of the present invention is to provide a double-sided mountable multi-layer wiring board that uses a base material with a single-sided wiring circuit as a starting material for a relay board, and that can mount electronic components on both front and back surfaces. It is to provide a manufacturing method.
  • a multilayer wiring board includes a single-sided wiring circuit having a conductive layer on one side of an insulating base material also serving as an interlayer adhesive layer.
  • the relay substrate has an insulating resin layer formed on a conductive layer surface side and is formed on the insulating substrate. It has an interlayer conductive portion made of a conductive material filled in the via hole and an interlayer conductive portion made of the conductive material filled in the via hole formed in the insulating resin layer, and is opposed to the conductive layer surface of the insulating base material.
  • the gist is that the partial multi-layer substrate is laminated in a conductive relationship with the relay substrate in a specific region on each of the side surface and the surface of the insulating resin layer.
  • FIGS. 1A to 1D are process diagrams showing a manufacturing process of a conventional rigid flex printed wiring board.
  • FIG. 2A is a perspective view of FIGS. 1A and 1B.
  • FIG. 2B is a perspective view of the rigid flex wiring board shown in FIG. 1D.
  • FIG. 3 is a cross-sectional view showing a first embodiment of the multilayer wiring board according to the present invention.
  • FIG. 4 is a plan view showing a first embodiment of the multilayer wiring board according to the present invention.
  • FIG. 5 is a sectional view showing a modification of the first embodiment of the multilayer wiring board according to the present invention.
  • FIG. 6 is a cross-sectional view showing a modification of the first embodiment of the multilayer wiring board according to the present invention.
  • FIG. 7 is a cross-sectional view showing a modification of the first embodiment of the multilayer wiring board according to the present invention.
  • FIG. 8 is a sectional view showing a modification of the first embodiment of the multilayer wiring board according to the present invention.
  • FIG. 9 is a cross-sectional view showing a modification of the first embodiment of the multilayer wiring board according to the present invention.
  • FIG. 10 is a cross-sectional view showing a modification of the first embodiment of the multilayer wiring board according to the present invention.
  • FIGS. 11A to 11F are process diagrams showing a method for manufacturing a resin base material with a single-sided wiring circuit used in the multilayer wiring board according to the first embodiment of the present invention.
  • 12A to 12G are process diagrams showing a method for manufacturing a multilayer wiring board according to the first embodiment of the present invention.
  • FIGS. 13A and 13B are process diagrams showing a method for manufacturing a multilayer wiring board according to a modification of the first embodiment.
  • FIG. 14A to 14E are process diagrams showing a method for manufacturing a multilayer wiring board according to another modification of the first embodiment.
  • FIG. 15 is a sectional view showing a multilayer wiring board according to the second embodiment of the present invention.
  • FIG. 16 is a plan view of the multilayer wiring board according to the second embodiment of the present invention.
  • FIG. 17 is an explanatory view schematically showing a state in which the multilayer wiring board according to the second embodiment of the present invention is bent.
  • FIGS. 18A to 18F are process diagrams showing a method for manufacturing a resin base material with a single-sided wiring circuit used in the multilayer wiring board according to the second embodiment of the present invention.
  • FIGS. 19A to 19C are process diagrams illustrating a method for manufacturing a multilayer wiring board according to the second embodiment of the present invention.
  • FIG. 20 is a sectional view showing a multilayer wiring board according to the third embodiment of the present invention.
  • FIG. 21 is a plan view of the multilayer wiring board according to the third embodiment of the present invention.
  • 22A to 22E are process diagrams showing a manufacturing process of a motherboard substrate used for the multilayer wiring board according to the third embodiment of the present invention.
  • FIG. 23 is a schematic plan view of a motherboard used in the multilayer wiring board according to the third embodiment of the present invention.
  • 24A to 24F are process diagrams showing a process for manufacturing a single-sided circuit board for a multilayer wiring board used in a multilayer wiring board according to the third embodiment of the present invention.
  • 25A to 25C are process diagrams showing a lamination process of the single-sided circuit board for a multilayer wiring board according to the third embodiment of the present invention.
  • FIG. 26 is a cross-sectional view showing a modification of the multilayer wiring board according to the third embodiment of the present invention.
  • FIG. 27 is a sectional view showing a multilayer wiring board according to the fourth embodiment of the present invention.
  • FIG. 28 is a schematic plan view of the multilayer wiring board according to the fourth embodiment of the present invention.
  • 29A to 29E are process diagrams showing a process of manufacturing a relay board used for a multilayer wiring board according to the fourth embodiment of the present invention.
  • FIG. 30 is a cross-sectional view of a substrate for partial multilayering used for a multilayer wiring board according to the fourth embodiment of the present invention.
  • FIGS. 31A to 31C are process diagrams showing a multilayer wiring board laminating process according to the fourth embodiment of the present invention.
  • FIG. 32 is a sectional view showing an embodiment of a circuit-forming transfer tape used for a multilayer wiring board according to a fourth embodiment of the present invention.
  • FIG. 33A to 33C are process diagrams showing a step of laminating a multilayer wiring board using a transfer tape for circuit formation used for a multilayer wiring board according to the fourth embodiment of the present invention.
  • FIG. 34 is a cross-sectional view showing a substrate for partial multilayering for an outer layer used in the fourth embodiment of the present invention.
  • 35A to 35G are step diagrams showing a step of laminating a multilayer wiring board using a substrate for partial multilayering for an outer layer according to the fourth embodiment of the present invention.
  • FIG. 36 is a sectional view showing a modification of the multilayer wiring board according to the fourth embodiment of the present invention.
  • 37A to 37E are process diagrams showing a process for manufacturing a relay board used in a modified example of the multilayer wiring board according to the fourth embodiment of the present invention.
  • FIG. 38 is a sectional view of a substrate for partial multilayering used in a modification of the multilayer wiring board according to the fourth embodiment of the present invention.
  • FIGS. 39A to 39C are process diagrams showing a laminating process of a modified example of the multilayer wiring board according to the fourth embodiment of the present invention.
  • the multilayer wiring board according to the present embodiment includes a partial wiring board (multilayered portion) to be described later, which has been formed into a predetermined shape in advance at a plurality of locations on the front and back of a mother board printed wiring board (base board) 10. 20 are laminated in an island shape.
  • the island shape means that the outer edge of the partial wiring board 20 does not match the outer edge of the motherboard printed wiring board 10 and the partial wiring board 20 is defined by the outer edge of the motherboard printed wiring board 10. It is defined as being placed inside the area where The predetermined shape is determined according to the mother board design requirements.
  • the partial wiring board 20 is formed by bonding a plurality of resin substrates 21 each having a single-sided wiring circuit, which have been processed into a predetermined shape smaller than the outer shape of the mother board printed wiring board 10, in advance. After positioning on the front and back of, they are stacked together. Note that the partial wiring board 20 can be formed into a multilayer including a resin base material with a double-sided wiring circuit.
  • the motherboard printed wiring board 10 has an insulating base 11 and conductor layers (wiring circuits) 12 formed on both front and back surfaces of the insulating base 11.
  • the insulating base material 11 of the motherboard printed wiring board 10 is made of a flexible resin such as polyimide.
  • the flexible resins include liquid crystal polymer (LCP), polyetherimide (PEI), polyetheretherketone (PEEK), polyethylene naphthalate (PEN), polyethylene terephthalate (PET), and polyethersulfur. Phone (PES).
  • LCP liquid crystal polymer
  • PEI polyetherimide
  • PEEK polyetheretherketone
  • PEN polyethylene naphthalate
  • PET polyethylene terephthalate
  • PES polyethersulfur. Phone
  • the conductor layers 23 of the multilayered resin substrate 21 with a single-sided wiring circuit, the conductor layers 23 of the resin substrate 21 with a single-sided wiring circuit, and the conductor layers 12 of the motherboard printed wiring board 10 are Each of them is electrically connected by a conductor 25 made of a conductive paste or the like of an inner via hole (via hole) 24 formed in a resin substrate 21 with a single-sided wiring circuit.
  • This multilayer wiring board is manufactured by laminating a resin substrate 21 with a single-sided wiring circuit, which is processed into an external shape into a predetermined shape, on a part of the front surface or Z and the back surface of the mother board printed wiring board 10.
  • a build-up method in which the resin base material 21 with a single-sided wiring circuit is bonded one by one may be used, but a wiring circuit is formed on a part of the front or rear surface of the mother board printed wiring board 10.
  • the batch laminating method which consists of laminating a plurality of resin substrates 21 with single-sided wiring circuits that have been formed into via holes and processed into an external shape into a predetermined shape, and then applying heat and pressure at the same time, realizes simpler and lower cost Possible and preferred.
  • the adhesion between the resin base material 21 with the single-sided wiring circuit and the bonding between the resin base material 21 with the single-sided wiring circuit and the motherboard printed wiring board 10 are based on the conductor of the insulating base material 22 of the resin base material 21 with the single-sided wiring circuit.
  • An adhesive layer (not shown) is formed on the surface opposite to the layer 23, and this can be performed by this adhesive layer.
  • the insulating substrate 22 of the resin substrate 21 with a single-sided wiring circuit 21 is a thermoplastic polyimide, a thermoplastic polyimide provided with a thermosetting function, or a liquid crystal polymer or the like, which itself has an adhesive property, The above-mentioned adhesive layer can be omitted.
  • a multilayer part (partial wiring board 20) for mounting electronic parts can be freely arranged at a free position on the surface of the motherboard printed wiring board 10, and an extra multilayer part is provided. And material costs can be greatly reduced.
  • the electronic component mounting portion is made of an expensive material such as polyimide due to requirements such as dielectric characteristics and lightness, this effect can be said to be extremely large.
  • the insulating layer (insulating base material 22) of the partial wiring board 20 which is an electronic component mounting portion and the insulating layer (insulating base material) of the flex portion (mother board printed wiring board 10) are provided. High thermal and mechanical reliability can be obtained by using the same material for 11) and matching the thermal and mechanical properties of both.
  • the mother board printed wiring board 10 is generally provided with a cover layer such as a cover layer solder resist for the purpose of protecting the conductive layer.
  • Motherpo The cover layer of the printed wiring board 10 is provided with an opening in advance in a portion to be multilayered by the resin substrate 21 with a single-sided wiring circuit, and the resin substrate 21 with a single-sided wiring circuit is provided in the opening. May be bonded together.
  • a gap g is formed between the multilayered portion (the portion where the partial wiring board 20 is disposed) and the cover layer 13 at the opening 13A. In the gap g, the conductive layer 12 is exposed (exposed outside).
  • the exposed portion is covered with a noble metal 15 such as gold as shown in FIG. 6 to prevent oxidation, or as shown in FIG. It is preferable to cover with a cover layer 16 of a solder resist or the like.
  • the cover layer 16 is formed so as to cover a part of the multi-layered portion with the motherboard printed wiring board 10 after bonding the multi-layered portion. This can prevent a problem such as peeling at the interface between the multilayered portion and the bent portion, for example, at the time of bending when the mother-port wiring board 10 is a flex.
  • the motherboard printed wiring board 10 and the motherboard printed wiring board 10 are brought into contact with and directly attached to the motherboard printed wiring board 10 as shown in FIG.
  • the problem is solved by adopting a structure in which the combined insulating layer of the resin substrate 21 with the single-sided wiring circuit is formed as a body. More specifically, the insulating layer of the resin base material 21 with the single-sided wiring circuit and the cover layer of the motherboard printed wiring board 20 are formed from the same insulating layer 17, and this is formed on the motherboard printed wiring board. Paste to 10
  • the inner via holes 24 having these structures are used as conductive paste inner holes, and the conductive layer 23 portion of the resin substrate 21 with the single-sided wiring circuit is larger than the diameter of the resin substrate portion.
  • the small air vent small holes 27 therethrough, it is possible to prevent voids from remaining when the conductive paste is filled.
  • the conductive paste is also filled in the small holes 27 so that the small holes 27 do not become hollow.
  • reference numeral 26 indicates an interlayer adhesive layer.
  • the resin substrate with one-sided wiring circuit according to the present embodiment is different from the conventional one-sided wiring circuit of the same shape or a different shape, which is not restricted by the outer shape of the mother-board printed wiring board (positioning position of the partial multilayer board). It is possible to maximally attach the resin substrate with the base material.
  • the polyimide base material 51 has a copper foil 52 on one side thereof.
  • a circuit-formed substrate 53 as shown in FIG. 11B is formed. This can of course be obtained by an additive method or a semi-additive method using a polyimide base material without copper foil as a starting material.
  • an interlayer adhesive layer 54 is formed on the surface of the circuit-formed substrate 53 opposite to the copper foil 52.
  • a material obtained by adding a thermosetting function to a thermoplastic polyimide was used as the interlayer adhesive layer 54.
  • a thermosetting resin represented by epoxy or a thermoplastic resin such as a thermoplastic polyimide. Resin may be used.
  • the three-layer structure of the copper foil 52, the polyimide base material 51, and the interlayer adhesive layer 54 is asymmetrical on both sides, and warpage that may cause a problem in a later process with the adhesive layer formed occurs.
  • the interlayer adhesive layer 54 preferably has a glass transition temperature of 110 ° C. or less and a room temperature elastic modulus of 1300 MPa or less.
  • a hole is formed by a UV-YAG laser so as to penetrate the interlayer adhesive layer 54 and the polyimide substrate 51 (via hole addition), and then plasma irradiation is performed. Desmearing is performed by performing soft etching, and IVH is formed by filling holes 55 with silver paste 56 for filling holes.
  • various metal pastes such as a copper paste, a carbon paste, and a nickel paste can be used in addition to the silver paste.
  • the outer shape is formed into a predetermined shape by pressing with a die along a dotted line L.
  • the outer shape is formed into a predetermined shape, and the resin substrate 57 with a single-sided wiring circuit shown in FIG. 11F is formed.
  • the conductive paste 56 is preferably hardened by pencil hardness of 2 B or more.
  • FIGS. 12A to 12C various methods for manufacturing a multilayer wiring board using the resin substrate 57 with a single-sided wiring circuit and the motherboard produced in the above manufacturing process will be described with reference to FIGS. 12A to 12C.
  • a motherboard in which the wiring circuit 61 has been formed and a cover layer 62 having an opening (opening 62A) formed in a portion to be laminated is formed on the surface.
  • the conductive paste 56 formed on the single-sided circuit board resin substrate 57 previously processed into a predetermined shape on one board FPC 60 is applied to the conductive layer of the mother board printed circuit board or the single-sided circuit board resin substrate 57. After two layers are aligned at a position where they can be electrically connected to the conductor layer, they are superposed.
  • the substrate is heated and pressed under a vacuum of I kPa or less by a vacuum heat press machine to form a substrate 63 including a multilayered portion 64 as shown in FIG. 12B.
  • the resin substrate 57 with a single-sided wiring circuit which has been processed into a predetermined shape, may be laminated one by one on a mother board printed wiring board. It may be carried out after laminating a plurality of members 57 and laminating them on a motherboard printed wiring board.
  • a pin alignment method or an image recognition method can be adopted. Since the pin alignment method requires a space for drilling holes for pins, positioning by image recognition is desirable.
  • a multi-layer wiring board 66 is formed by applying and curing a solder resist 65 by a printing method so as to cover a part of the wiring board.
  • FIGS. 13A and 13B portions corresponding to those in FIG. 12 are denoted by the same reference numerals as those in FIG. 12, and description thereof will be omitted.
  • the wiring circuit 61 was formed on the mother board FP C60 on which the wiring substrate 61 had been formed, and on the resin substrates 57 and 70 with single-sided wiring circuit manufactured in the same manner as in FIG. Two layers are aligned at a position where the conductive paste 56 can be electrically connected to the conductor layer of the motherboard printed wiring board or the conductor layer of the resin substrate 57 with a single-sided wiring circuit, and then superposed. .
  • the resin substrate 70 with a single-sided wiring circuit that comes into contact with the circuit surface of the motherboard FP C60 is the part to be covered by the cover layer, such as the copper foil part of the motherboard FPC60 by its insulating layer (polyimide substrate 51). And the insulating layer of the resin substrate 70 also functions as a cover layer.
  • the alignment by image recognition is also preferable.
  • FIGS. 14 parts corresponding to those in FIG. 12 are denoted by the same reference numerals as those in FIG. 12, and the description thereof will be omitted.
  • a motherboard in which a wiring circuit 61 has been formed and a cover layer 62 having openings (openings 62A and 62B) formed in portions to be laminated is formed on the surface.
  • Two layers of resin substrate 57 with single-sided wiring circuit, externally processed into the prescribed shape manufactured in Fig. 9, are superimposed on FPC60, and then superposed.Then, they are superimposed by a vacuum hot press machine to a degree of vacuum of 1 kPa or less. Heating and pressing under the pressure, a first multilayered portion 64 is formed as shown in FIG. 14B.
  • FIG.14C three layers of a resin base material 57 with a single-sided wiring circuit, which has been processed into a predetermined shape, are applied to the other opening 62B of the motherboard FPC 60 in three layers. After that, they are superimposed and heated and pressed by a vacuum heat press machine at a degree of vacuum of 1 kPa or less to form a second multilayered part 67 as shown in FIG. 14D.
  • a multi-layer wiring board 68 is formed by applying a solder resist 65 by a printing method so as to cover the part and curing the resist.
  • the resin substrate with a single-sided wiring circuit generally has a conductor layer thickness of about 8 to 18 / m and an insulating substrate thickness of 25 to 100 m.
  • FIGS. 15 and 16 show a second embodiment of the multilayer wiring board according to the present invention.
  • a partial wiring board (multilayered part) 220 that has been processed into a predetermined shape in advance is provided at a plurality of locations on the front and back of a mother board printed wiring board (base substrate) 210. They are attached in an island shape.
  • the island shape means that the outer edge of the partial wiring board 220 and the outer edge of the motherboard printed wiring board 210 do not match, and the partial wiring board 220 is the outer edge of the motherboard printed wiring board 210. Is defined as being located inside the area to be partitioned.
  • the predetermined shape is determined by the requirements of the motherboard design.
  • the partial wiring board 220 includes a plurality of resin bases 221 A, 221 B, and 221 C each having a single-sided wiring circuit that has been processed into a predetermined shape smaller than the outer shape of the motherboard printed wiring board 210. It is a lamination of the I song on the front and back of the board-printed tori-ki board 210.
  • the laminated resin base materials 221 A, 221 B, and 221 C are externally processed into a predetermined shape so that the area of each of the resin base materials 221 A, 221 B, and 221 C is reduced.
  • the cross section becomes roughly a pyramid shape.
  • the relationship (area of resin base material 221A)> (area of resin base material 221B)> (area of resin base material 221C) is established. More specifically, as shown in FIG. 16, when viewed from the normal direction of the plane of the motherboard printed circuit board 220, the outer shape of the resin base material 221A or the outer shape of the resin base material 221B Alternatively, the outer contour or the outer contour of the resin base material 21C is located inside the outer contour or the outer contour of the resin base material 221B. That is, when the center of gravity of each of the resin substrates 222A, 221B, and 221C is overlapped, the outer sides 229 do not overlap with each other. Similarly, as shown in FIG.
  • the outer periphery 229 of the resin base material 221 A is outside the mother-port printed wiring board 10. It is formed in a shape that does not match side 219.
  • the motherboard printed wiring board 210 has conductor layers (wiring circuits) 212 on both front and back surfaces of an insulating base material 211.
  • the insulating base 211 of the motherboard printed wiring board 210 can be made of a flexible resin such as polyimide.
  • the flexible resins include liquid crystal polymer (LCP), polyether imide (PEI), polyether ether ketone (PEEK), polyethylene naphthalate (PEN), polyethylene terephthalate (PET), and polyether sulfone (PES).
  • LCP liquid crystal polymer
  • PEI polyether imide
  • PEEK polyether ether ketone
  • PEN polyethylene naphthalate
  • PET polyethylene terephthalate
  • PES polyether sulfone
  • Each of the base materials 221 A, 221 B, and 221 C with a single-sided wiring circuit has a conductor layer (Rotary wire circuit) 223 on one surface of an insulating base material 222.
  • the insulating base 222 of the resin base 221 with the single-sided wiring circuit can also be made of a flexible resin such as polyimide.
  • the insulating base material 211 of the motherboard printed wiring board 210 and the resin base material 221 A, 221 B, and 221 C having a single-sided wiring circuit are made of polyimide or the like from the viewpoint of thermal and mechanical effects. It is preferable that they are made of the same material.
  • the conductor layers 223 of the multilayered resin base materials 221A, 221B, and 221C, the conductor layer 223 of the resin base material 221 with a single-sided wiring circuit, and the conductor layer 212 of the motherboard printed wiring board 210 are each one side.
  • a conductive paste 225 filled in an inner via hole (via hole) 224 formed in a resin base material 221 with a wiring circuit And are electrically connected.
  • the multilayer wiring board according to the second embodiment includes a resin base material 221A, 221B with a single-sided wiring circuit, which has been processed into a predetermined shape on a part of the surface and / or the back surface of the motherboard printed wiring board 210. It is manufactured by bonding 221C. Specifically, it is manufactured by a build-up method or a batch laminating method in which a resin substrate 221 with a single-sided wiring circuit is bonded one by one.
  • the resin bases 221 A, 221 B, and 221 C each having a single-sided wiring circuit formed on a front surface or a part of the back surface of the motherboard printed wiring board 210 are formed with wiring circuits, formed vias, and processed into a predetermined shape.
  • a batch lamination method in which the substrates are laminated and then heated and pressurized together is preferable because it can be manufactured at low cost.
  • the batch lamination may be performed after laminating the resin substrates with single-sided wiring circuits one by one on the motherboard printed wiring board, or may be performed by laminating a plurality of resin substrates with single-sided wiring in advance. It may be performed after lamination on the one-board printed wiring board.
  • Adhesion between the resin substrates 221 A, 221 B, and 221 C with a single-sided wiring circuit and adhesion between the resin substrates 221 A, 221 B, 221 C with a single-sided wiring circuit and the motherboard printed wiring board 210 are performed on one side.
  • An adhesive layer (not shown) is formed on the surface opposite to the conductor layer 223 of the insulating substrate 222 of the lunar base material 221 A, 221 B, and 221 C with the Itoizumi circuit. Can be.
  • Insulating base material 222 has adhesiveness itself, such as thermoplastic polyimide or thermoplastic polyimide with thermosetting function or liquid crystal polymer If this is the case, the above-mentioned adhesive layer can be omitted.
  • the multilayer part for mounting electronic parts (partial wiring board 220) can be freely arranged at a free position on the surface of the mother-board printed wiring board 210, further reducing unnecessary multilayer parts. And material costs can be greatly reduced.
  • the electronic component mounting portion is made of an expensive material such as polyimide due to requirements such as dielectric characteristics and lightness, this effect can be said to be extremely large.
  • the insulating layer (insulating base material 222) of the partial wiring board 220 which is an electronic component mounting portion
  • the insulating layer (insulating base material) of the flex portion (mother board printed wiring board 210) High thermal and mechanical reliability can be obtained by using the same material for 211) and matching both thermal and mechanical characteristics.
  • the resin substrates 221 A, 221 B, and 221 C with a single-sided wiring circuit laminated on the motherboard printed wiring board 10 are laminated in a vilamite shape, they are schematically shown in FIG. So that the mother board printed wiring board 210 is bent When attaching, the mother one-port printed wiring board 2 10 and the resin substrate 22 1 A with a single-sided wiring circuit, between the laminated resin substrates 22 1 A, 22 1 B, and 221 C with a single-sided wiring circuit Such stress sites S are dispersed.
  • the resin substrate with a one-sided wiring circuit according to the present embodiment is different from the conventional one-sided wiring having the same shape or a different shape without being restricted by the outer shape of the mother-port printed wiring board (positioning position of the partial multilayer board).
  • the resin base with circuit can be imposed on the base material as much as possible.
  • a polyimide substrate 250 with a single-sided copper foil having a copper foil 252 on one side of a polyimide substrate 251 as a starting material is used as a starting material.
  • a circuit-formed substrate 260 having a circuit portion 253 as shown in FIG. 18B is formed.
  • it can also be obtained by an additive method or a semi-additive method using a polyimide base material without copper foil as a starting material.
  • an interlayer adhesive layer 254 is formed on the surface of the circuit-formed substrate 260 opposite to the circuit portion 253.
  • a thermoplastic polyimide having a thermosetting function a thermosetting resin represented by epoxy, or a thermoplastic resin such as a thermoplastic polyimide can be used.
  • the three-layer structure of the circuit part (copper foil) 253, the polyimide base material 251, and the interlayer adhesive layer 254 is asymmetrical on the front and back sides, so that the adhesive layer is formed in a later step so that it will not be satisfactory. Preferably, no warpage occurs.
  • the interlayer adhesive layer 254 preferably has a glass transition temperature of 110 ° C. or lower and a room temperature elastic modulus of 1300 MPa or lower.
  • a hole is formed by a UV-YAG laser so as to penetrate the interlayer adhesive layer 254 and the polyimide substrate 251 (via hole processing). Desmearing is performed by etching, and IVH is formed by filling the holes (via holes) 55 with silver paste 56 for filling holes.
  • a carbon dioxide gas laser or an excimer laser I can do it.
  • a wet desmear using permanganate is also very common.
  • various metal pastes such as copper paste, carbon paste, and nickel paste can be used as well as silver paste.
  • the conductive paste 256 is temporarily cured at 60 ° C. to 140 ° C. for 0.5 to 2 hours. Thereby, the conductive paste 256 is hardened to a hardness of 2B or more in pencil hardness, and it is possible to prevent the base from falling off or deforming in a die cutting step or a mounting step described later.
  • each resin base material 261 A, 261 B, 261 C is provided on the inner side of the outer shape of the first base material 261 A (or 261 B) on the motherboard printed wiring board side.
  • the outer shape of the second base material 261B (or 261C) bonded thereon can be located.
  • a wiring layer 272 has been formed on both sides of the flexible insulating base material 271 and a cover layer 273 having an opening (opening 273A) formed in a portion to be laminated is formed on the surface.
  • the resin bases 261 A, 261 B, and 261 C each having a single-sided wiring circuit and processed into a predetermined shape are sequentially positioned on the formed mother board FPC 270, and are superposed in a pinmit shape.
  • the mother board FPC270 and the resin base materials 261A, 261B, and 261C are pressed together under a vacuum of 1 kPa or less by a vacuum heat press machine, and the multilayered portion as shown in Figure 19B is pressed.
  • a substrate including 280 is formed.
  • the mother paste FPC70 and the resin base materials 261 A, 261 B, and 261 C are heated at 150 ° C. to 190 ° C. for about 1 hour to completely harden the conductive paste. This makes it possible to improve work efficiency and prevent the lower layer from deteriorating due to repeated heating.
  • a multi-layer wiring board 290 is formed by applying a solder resist 274 by a printing method so as to cover the W
  • the multilayer wiring board according to the second embodiment has at least the following features.
  • a mother board printed wiring board 210 having a first surface, a first base plate 221 A having a single-sided wiring circuit, which is bonded to the first surface and has an external shape processed into a predetermined shape, A second base plate 221B having a single-sided wiring circuit, which is externally processed into a predetermined shape, which is bonded to a surface of the first base plate, and wherein the first base plate has a mother board.
  • the second base plate has a second inner via 225 for electrically connecting the wiring on the first base plate and the wiring on the second base plate, and
  • the first base plate 221 When viewed from the normal direction of the mother board printed wiring board, the first base plate 221 is bonded to the first surface of the first base plate inside the outer shape 229 of the first base plate 221 A bonded to the first surface of the wiring board.
  • the outer shape 229 of the combined second base plate 221B is located.
  • a first base plate peripheral line 229 that defines the periphery of the back surface of the first base plate bonded to the first surface of the mother board printed wiring board defines the periphery of the mother board printed wiring board. It is located inside Maza-Pod Blind Line 229 without touching it.
  • FIG. 20 and FIG. 21 show a multilayer wiring board according to the third embodiment.
  • This multilayer wiring board is composed of a mother board substrate 310, and island-like partial multilayer wiring boards (multilayered portions) 320A, 320B which are respectively laminated at a plurality of positions on the front and back of the mother board substrate 310. , 320C and 320D.
  • the island shape means that the outer edges of the partial wiring boards 320A to 320D do not match the outer edges of the motherboard printed wiring board 310, and the partial wiring boards 320A to 320D are It is defined as a state in which the outer edge of 10 is located inside the area defined by it. Further, the predetermined shape is determined according to the design requirements of the motherboard.
  • the partial multilayer wiring boards 320A, 320B, 320C, and 320D have a single-sided circuit board 330 for a multilayer wiring board that has been processed in advance into a predetermined shape smaller than the external shape of the motherboard board 310. It is a single board substrate 310 that is laminated on the front and back of the board.
  • the partial multilayer wiring boards 320A, 320B, 320 All of C and 320D have two layers.
  • the single-sided circuit board 330 for the multilayer wiring board is bonded to the insulating substrate 331, the conductive pattern 332 formed on one surface of the insulating substrate 331, and the other surface of the insulating substrate 331. And an interlayer conductive portion 334 formed of an inner via hole formed through the insulating base material 331 and the adhesive layer 333.
  • the single-sided circuit board 330 for the multilayer wiring board can be formed of either a rigid printed wiring board based on a phenol resin or an epoxy resin, or a flexible wiring board based on a polyester resin or a polyimide resin. If the insulating substrate 331 of the single-sided circuit board 330 for a multilayer wiring board has interlayer adhesiveness, the adhesive layer 333 can be omitted.
  • the surface of the insulating substrate 331 of the outermost single-sided circuit board 330 for the multilayer wiring board of the partial multilayer wiring board 320A, 320B, 320C, 320D is formed by the solder resist 335. Coated.
  • the electronic component 350 is mounted on the outermost single-sided circuit board 330 for the multilayer wiring board of each of the partial multilayer wiring boards 320A, 320B, 320C, and 320D by the bump 351.
  • the mother board 310 is a main single-sided circuit board having a conductive pattern 312 on one surface of an insulating base 311.
  • the mother board substrate 310 has at least one portion (two portions in this embodiment) of the insulating substrate 311 partially removed, and has a conductive portion at the removed portion 319 of the insulating substrate 311. The back of the characteristic pattern 3 1 2 is exposed.
  • the single-sided circuit boards 330 for the multilayer wiring boards of the multilayer wiring boards 320 C and 320 D are exposed to the back surface exposed portions 3 1 2 of the conductive pattern 3 12.
  • the layers are stacked in a state of being conductively connected to B to form partial multilayer wiring boards 320C and 320D.
  • the single-sided circuit boards 330 for the multilayer wiring boards of the partial multilayer wiring boards 320A and 320B are provided on one surface (surface) of the insulating base material 3 1 1 with the exposed surface 3 1 of the conductive pattern 3 1 2.
  • the partial multilayer wiring boards 320A and 320B are formed in a state where they are electrically connected to 2A and stacked.
  • the mother board 310 can also be formed of a rigid printed wiring board made of a phenol resin or epoxy resin, or a flexible printed wiring board made of a polyester resin or a polyimide resin.
  • the surface of the motherboard substrate 310 is covered with a cover layer 318. Further, a gap between the cover layer 318 and the partial multilayer wiring boards 320A and 320B is coated with a solder resist 317 by application.
  • a general-purpose single-sided copper-clad polyimide substrate (single-sided conductor-clad laminate) 360 is used as a starting material.
  • the single-sided copper-clad polyimide substrate 360 is a single-sided copper-clad laminate (CCL) having a copper foil 316 as a conductive layer on only one surface of an insulating substrate 311 made of a polyimide film.
  • polyimide is selected as the insulating substrate in consideration of the heat resistance and dielectric properties of the substrate.
  • a steel-clad phenolic substrate made of a substrate such as glass cloth, glass mat, and synthetic fiber and a thermosetting resin
  • a copper-clad paper epoxy substrate, a steel-clad paper polyester substrate, a copper-clad glass epoxy substrate, a copper-stretched lath polyimide substrate, or the like may be used.
  • a copper-clad polyester substrate, a copper-clad polyetherimide substrate, a copper-clad liquid crystal polymer substrate, or the like may be used as a form in which no base material is combined.
  • An etching resist is laminated on 316, and the wiring pattern is exposed and developed. Then, the exposed copper is etched by a cupric chloride bath, and the conductive pattern is etched.
  • the portion where the single-sided circuit board 330 for a multilayer wiring board is laminated (the front-side multilayer board).
  • Cover layer 318 in which 314 is previously opened As the cover layer 318, a solder resist or the like may be used.
  • an etching resist 362 is laminated on both sides of the single-sided circuit board 361 as shown in FIG. 22D, and the copper foil side (surface side) is entirely exposed, and polyimide is removed.
  • the opening pattern is exposed and developed on the front side (back side).
  • the insulating base material 311 made of polyimide is etched using oxygen plasma or a strong aqueous solution.
  • the etching resist 362 is removed.
  • the insulating base material 311 of the single-sided circuit board 361 is partially removed by a predetermined area, and the removed portion of the insulating base material 311 (backside-side multilayered portion) 319 is removed.
  • a mother board substrate 310 with the back surface 312B of the conductive pattern 312 exposed is formed.
  • FIG. 23 is a schematic plan view of the motherboard substrate 310
  • FIG. 22E is a cross-sectional view taken along the line XX ⁇ -XX ⁇ of FIG.
  • a general-purpose single-sided copper-clad polyimide base material (single-sided conductor-clad laminate) 370 is considered as a starting material.
  • the single-sided copper-clad polyimide substrate 370 is the same as the single-sided copper-clad polyimide substrate 360 for the mother board 310, and has a conductive layer on only one surface of the insulating substrate 33 1 made of polyimide film. Is a single-sided copper-clad laminate (CCL) having a copper foil 336 as an example.
  • CCL copper-clad laminate
  • the insulating base material 311 of the motherboard substrate 310 and the edge base material 331 of the single-sided circuit board 330 for a multilayer wiring board are made of the same material from a thermal and mechanical viewpoint. Is desirable.
  • the copper foil 336 of the single-sided copper-clad polyimide base material 370 is etched in the same manner as in the preparation of the mother-board board to form the conductive pattern 332.
  • thermoplastic polyimide is bonded to the surface of the insulating base material 331 on the side opposite to the conductive pattern 332 by a hot press machine, so that an adhesive layer 333 is formed.
  • an adhesive layer 333 a phenol resin, a phenoxy resin, a polyimide resin, a xylene resin, a mixed resin of two or more of these, a polyetherimide resin, a liquid crystal polymer, a polyamide resin, or the like can be used.
  • a laser is irradiated from the side of the adhesive layer 333 to an arbitrary position to be connected between layers, and penetrates the insulating base material 331 and the adhesive layer 333 to form a copper foil (conductive layer).
  • a hole (via hole) 337 in contact with the pattern 332) is formed.
  • the hole 337 is filled with a thermosetting silver paste by a printing method or the like to complete the interlayer conductive portion 334.
  • the conductive paste that fills the hole 37 is a mixture of gold, copper, nickel, carbon powder, or an alloy powder or mixture of these powders and a binder component such as phenol resin, polyester resin, epoxy resin, or polyimide resin.
  • a conductive composition adjusted in advance may be used.
  • a printing method using a metal mask, a printing method using a masking film, and a filling method using a dispenser can be applied.
  • the laminated base material 371 on which the silver paste is printed is heated in an oven, and the silver paste is dried.
  • the laminated base material 371 is pressed with a die to form an outer shape smaller than the outer shape of the motherboard substrate 310, as shown in FIG. 24F.
  • a single-sided circuit board 330 for a multilayer wiring board having a desired size is formed.
  • This external processing is performed so that the single-sided circuit board 30 for the multilayer wiring board can enter the surface-side multilayered portion (opening) 314 of the cover layer 318 and the removed portion 319 of the insulating base material (opening) 311 so as to be able to enter.
  • the size is set to be approximately the same as or slightly smaller than these openings.
  • a step of laminating the motherboard substrate 310 and the single-sided circuit board 330 for a multilayer wiring board, which are created through the above manufacturing steps, will be described with reference to FIGS. 25A to 25G.
  • a plurality of single-sided circuit boards 330 for a multilayer wiring board manufactured in the above process are prepared, and as shown in FIG. 25A, the front side of the conductive pattern 312 side (front side) of the mother board 310 is prepared.
  • a predetermined number of single-sided circuit boards 330 for multilayer wiring boards are respectively aligned with the multilayered portion 314 and the removed portion 319 on the back surface side of the insulating base material 311. After the alignment is completed, the respective members are superimposed, and heated and pressed by a vacuum press machine to form a double-sided circuit board 380 as shown in FIG. 25B.
  • the alignment is preferably performed by image recognition rather than the pin alignment method that requires a space for the guide hole.
  • the solder resist 317 is printed by a printing method so as to cover the gap between the cover layer 318 and the multilayered portion of the motherboard substrate 310 and a part of the surface of the multilayered portion. 335 was applied and cured.
  • the exposed conductive pattern 332 for mounting the electronic component is covered with a noble metal 338 such as gold to form a multilayer wiring board that can be mounted on both sides.
  • a noble metal 338 such as gold
  • a single-sided wiring board is used as a mother-board board, the double-sided multi-layering and double-sided mounting cannot be solved, and the single-sided wiring board is used as the mother-board board 310, that is, the main single-sided circuit board Therefore, unlike the case of using a double-sided circuit board, almost no removal of the conductive layer on one side occurs in the formation of the conductive pattern, and waste of materials and resources can be reduced. In addition, complicated manufacturing processes such as formation of through holes are not required.
  • the single-sided wiring board is used as the motherboard board 310, when the motherboard board 310 is a flexible board, the flexibility of the non-multilayered portion is improved, and the high-density double-sided partial multilayer wiring having excellent flexibility is provided. You can get a board.
  • the partial multi-layer wiring board that is, the single-sided circuit board 330 for the multi-layer wiring board, which has been processed to the size of the partial multi-layer wiring part, is used.
  • the part of the board is also the same size as the motherboard board 310, and when punching out the same outer shape as the motherboard board 310 when processing the motherboard board 310 Compared with this, the amount of material of the single-sided circuit board 330 for a multilayer wiring board can be reduced, and material waste can be reduced.
  • the circuit board according to the present invention is not limited to the double-sided circuit board as described above.
  • the conductive pattern 312 of the mother board 310 and the insulating board The electronic component 350 may be directly mounted on the removed portion 319 of the material 311 in a flip-chip manner.
  • the mounting of the electronic component 350 on the removed portion 319 of the insulating base material 311 is performed in a form in which the electronic component 350 is conductively connected to the back surface exposed portion 312B of the conductive pattern 312.
  • FIGS. 27 and 28 show a fourth embodiment of the multilayer wiring board according to the present invention.
  • This multi-layer wiring board was formed by laminating a relay board 410 such as a mother board wiring board, and a partial multilayer board 430 at specific locations on each of the front and back surfaces of the relay board 410. It has partial multilayer portions 420A and 420B.
  • the relay substrate 410 is made of a single-sided substrate with a wiring circuit having a conductive layer (including a conductive land portion) 41 2 forming a wiring pattern on one surface (upper surface 41 OA) of the insulating substrate 41 1 also serving as an interlayer adhesive layer. It is configured.
  • Examples of the material of the insulating base material 411 also serving as an interlayer adhesive layer include thermosetting polyimide, thermoplastic polyimide, thermoplastic polyimide having a thermosetting function, liquid crystal polymer, and epoxy resin.
  • An insulating resin layer 413 that also functions as an interlayer adhesive layer is formed on a conductive layer surface (upper surface 41 OA) forming a wiring pattern of the insulating base material 411.
  • the insulating resin layer 413 may be made of a material equivalent to the material of the insulating base material 411.
  • the interlayer conductive portions 415 and 417 by the via holes 414 and 416 are formed on the insulating base material 411 and the insulating resin layer 413, respectively.
  • the interlayer conductive portions 415 and 417 can be formed by filling via holes 414 and 416 with conductive paste.
  • Partial multi-layers that have been formed into a predetermined shape in advance on the surface opposite to the conductive layer surface of the insulating base material 41 1, that is, the back surface 410 B and the front surface (upper surface 413 A) of the insulating resin layer 413.
  • Substrate 430 is laminated in a conductive relationship with the conductive layer 412 forming the wiring pattern of the relay substrate 410 by the interlayer conductive portion 415 or 417. Similar to the relay board 410, the partial multilayering board 430 also has a single-sided wiring circuit having a conductive layer (including a conductive land portion) 432 forming a wiring pattern on one side of an insulating base material 431 also serving as an interlayer adhesive layer. It is composed of a base material.
  • an interlayer conductive portion 434 is formed by a via hole 433 in an insulating base material 431.
  • the interlayer conductive portion 434 can also be formed by filling the via hole 433 with a conductive paste.
  • the partial multilayer substrate 430 is stacked on the upper surface 41 OA side of the relay substrate 410, that is, on the partial multilayer portion 420 A, with the conductive layer 432 forming the wiring pattern facing downward, and the back surface 4 On the 10B side, that is, on the partial multilayer portion 420B, a plurality of layers are laminated with the conductive layer 432 forming a wiring pattern facing upward, and an insulating base material 411 or an insulating substrate also serving as an interlayer adhesive layer between the respective layers.
  • the resin layer 413 and the insulating base material 431 are bonded together. That is, the partial multilayering substrate 430 is stacked on each of the upper side and the lower side of the relay substrate 410 so that the conductive layer 432 forming the wiring pattern faces the relay substrate 410 side.
  • a conductive layer 435 forming a wiring pattern and a conductor land portion 436 for component mounting are formed on the surface 430A of the insulating base material 431 of the partial multilayer substrate 430, which is the outermost layer of each of the partial multilayer portions 420A and 420B. ing.
  • any part of the front and back surfaces of the relay board 410 is partially removed. It can be multi-layered and can be mounted on both sides.
  • the partial multilayering substrate 430 that has been processed into a predetermined shape in advance an unnecessary multilayered portion is not provided, and the number of steps and material cost can be reduced.
  • FIG. 29A a method of manufacturing a substrate with a circuit used for the multilayer wiring board according to the present embodiment will be described with reference to FIGS. 29A to 31.
  • FIG. 29A a method of manufacturing a substrate with a circuit used for the multilayer wiring board according to the present embodiment will be described with reference to FIGS. 29A to 31.
  • 29A to 29E show a manufacturing process of the relay board 410.
  • a general-purpose single-sided copper-clad polyimide substrate (single-sided conductor-clad laminate) 450 is used as a starting material.
  • the single-sided copper-clad polyimide substrate 450 is a single-sided copper-clad laminate (CCL) having a copper foil 45 1 as a conductive layer on only one side of an insulating substrate 41 1 made of a polyimide film that exhibits adhesiveness when heated. .
  • CTL copper-clad laminate
  • a laminate having a conductive layer formed by an additive method or a semi-additive method using a polyimide substrate without copper foil as a starting material can also be used.
  • an etching resist is laminated on a copper foil 451 of a single-sided copper-clad polyimide substrate 450, and a wiring pattern is exposed and developed. Thereafter, the exposed copper is etched by a cupric chloride bath to form a conductive layer (conductive pattern) 412. Next, the etching resist is removed, and a substrate 452 with a single-sided wiring circuit as shown in FIG. 29B is formed.
  • an insulating resin layer 413 also serving as an interlayer adhesive layer is formed on the conductive layer surface (upper surface 410A) forming the wiring pattern of the insulating base material 411.
  • the insulating resin layer 413 may be made of a polyimide film equivalent to the material of the insulating base material 4 11, and by using a film-like material, pressure bonding, lamination, By vacuum lamination, the upper surface 41 OA of the insulating substrate 411 can be bonded.
  • the insulating resin layer 413 can be formed by coating using curtain coating or spin coating.
  • a UV-YAG laser, a carbon dioxide laser or the like is irradiated from the insulating base material 41 1 side to an arbitrary position where interlayer connection is to be performed, and the insulating base material 11 penetrates. Then, a via hole 414 is formed in contact with the back surface of the copper foil (conductive layer 412 forming a wiring pattern).
  • An arbitrary position where interlayer connection is to be performed is irradiated with a UV-YAG laser, a carbon dioxide laser, or the like from the insulating resin layer 413 side to penetrate the insulating resin layer 413 and form a copper foil (a conductive layer forming a wiring pattern).
  • a via hole 416 in contact with the upper surface of 412) is formed.
  • This drilling is performed by forming an etching resist patterned on the insulating base material 41 1 and the insulating resin layer 41 3 and etching the insulating base material 41 1 and the insulating resin layer 413 in addition to laser processing.
  • via holes 414 and 416 may be formed.
  • the via holes 414, 416 are filled with a thermosetting silver paste 418, 419 as a conductive base by printing or the like to fill the via holes.
  • Conducting portions 415 and 417 are formed.
  • the relay board 410 is formed.
  • the conductive paste used to fill the via holes 414 and 416 may be a copper paste, a conductive paste including a conductive filler having a copper powder surface coated with silver, or the like, in addition to the silver paste.
  • the relay board 410 Since the relay board 410 has the conductive layer 412 forming the wiring pattern other than the interlayer conductive portions 415 and 417 covered with the insulating resin layer 413, the cover protecting the conductive layer 412 forming the wiring pattern is provided.
  • the step of providing a layer can be omitted.
  • FIG. 30 shows a substrate 430 for partial multilayering.
  • the substrate for partial multilayering 430 is formed using a general-purpose single-sided copper-clad polyimide base material equivalent to the starting material of the relay substrate 410, forming a conductive layer 432 forming a wiring pattern by etching, a via hole by laser processing, or the like. It is manufactured by forming the 433 and forming the interlayer conductive portion 434 by filling and filling the via hole 433 with the silver paste 437.
  • the substrate 430 for partial multilayering is processed into an external shape (press punching) into a predetermined shape corresponding to the planar shape of the partial multilayer portions 420A and 420B before lamination on the relay substrate 410. ) Has been.
  • FIG. 31 shows a step of laminating the substrate 430 for partial multilayering manufactured in the above steps.
  • the upper surface 41 3A of the insulating resin layer 4 13 of the relay board 410 and the rear surface 41 1 OB of the insulating base material 41 1 each have a predetermined number of predetermined shapes in each specific region.
  • the substrates are superimposed, and a copper foil 437 for the outermost layer on the front and back sides is further removed. It is arranged on the front surface 430A of each of the upper (front side) and lower (back side) insulating substrates 431.
  • the substrate for partial multilayering 430 is laminated with the conductive layer 432 forming a wiring pattern facing the relay substrate 410 on each of the upper and lower sides of the relay substrate 410.
  • the conductive layer 435 forming the outermost wiring pattern and the conductor land portion 436 for component mounting can also be formed using a transfer tape 460 for circuit formation as shown in FIG.
  • the circuit forming transfer tape 460 is formed on one side of a carrier film 461 so that a conductive layer 435 forming a wiring pattern and a conductive land portion 436 for component mounting can be peeled off by etching or the like.
  • the transfer tape 460 for circuit formation is replaced with a copper foil 437, and a wiring pattern is formed on the surface 430A of each of the upper (front side) and lower (back side) insulating substrates 431.
  • the conductive layer 435 and the conductive land portion 436 for component mounting are positioned and arranged with the surface 430A of the insulating base material 431 being positioned.
  • the carrier film 461 is removed as shown in FIG. 33G.
  • the insulating layer 43 of the partial multi-layer substrate 430 is formed by curing, as shown in FIG. Since it is pushed into 1, there is an advantage that the surface layer of the partial multilayer portions 420A and 420B becomes smooth.
  • FIG. 34 and FIG. 35 show another multi-layering process according to the present embodiment.
  • a conductive layer forming an outermost wiring pattern and a conductor land portion 472 for component mounting are etched on one surface of an insulating base material 471, as an outermost layer member on the front and back sides.
  • a substrate 470 for partial multilayering for the outermost layer formed by the above method is used.
  • the substrate for partial multilayering 470 for the outermost layer is the substrate 430 for multilayering.
  • the outer shape is processed into a predetermined shape, but there is no interlayer conductive portion.
  • a wiring board 470 for the outer layer is provided on the surface 430A of each of the upper (front side) and lower (back side) insulating base materials 431 by wiring.
  • the conductive layer forming the pattern and the conductor land portion 472 for component mounting are positioned and arranged with the insulating substrate 431 facing the surface 430A, and are collectively laminated as shown in FIG. 35B.
  • the formation of the contact hole 473 can be performed by etching with an etchant that protects portions other than the desired contact hole opening with a chemical-resistant resist and melts only the insulating base material 471. Further, the contact hole 473 can be formed by laser processing using a UV-YAG laser, a carbon dioxide laser, or the like.
  • the conductive layer forming the surface wiring pattern of the partial multilayer portions 420A and 420B is covered with the insulating base material 471, the conductive layer forming the surface wiring pattern of the partial multilayer portions 420A and 42OB is formed. There is an advantage that it is not necessary to separately provide a cover layer for protecting the layer. Also, as shown in FIG. 33C, the conductor land portion 472 for component mounting is pressed into the insulating base material 431 of the partial multilayer substrate 430, so that the surface layers of the partial multilayer portions 420A and 420B are smoothed. Some advantages are also obtained. Modification of the fourth embodiment
  • FIG. 36 shows another embodiment of the multilayer wiring board according to the present invention.
  • This multilayer wiring board is formed by laminating a relay board 4110 such as a motherboard wiring board, and a partial multilayer board 4130 at specific positions on each of the front and back surfaces of the relay board 4110. Partial multilayer portions 4120A and 4120B.
  • the relay substrate 41 10 is a base with a single-sided wiring circuit having a conductive layer (including a conductive land portion) 41 12 forming a wiring pattern on one surface (upper surface 41 1 OA) of an insulating base material 41 11 made of polyimide or the like. It is composed of materials.
  • An interlayer adhesive layer 4141 is formed on the other surface of the insulating base 411, and the insulating layer has a two-layer structure including the insulating base 4111 and the interlayer adhesive layer 4141.
  • Examples of the material of the interlayer adhesive layer 41 include thermosetting polyimide, thermoplastic polyimide, thermoplastic polyimide having a thermosetting function, liquid crystal polymer, and epoxy resin.
  • An insulating resin layer 41 13 also serving as an inter-layer adhesive layer is formed on the conductive layer surface (upper surface 4 11 OA) forming the wiring pattern of the insulating base material 4111.
  • Insulating resin layer 41 1 3 May be made of a material equivalent to the material of the interlayer adhesive layer 4141.
  • the interlayer conductive portions 4115 and 4117 formed by the via holes 4114 and 4116 are formed in the insulating base material 4111 and the interlayer adhesive layer 4141 and the insulating layer 4113, respectively.
  • the interlayer conductive portions 4115 and 4117 can be formed by filling via holes 4114 and 4116 with a conductive paste.
  • the surface of the interlayer adhesive layer 4141 on the side opposite to the insulating substrate 4111, that is, the back surface 4110B and the surface (upper surface 4113A) of the insulating resin layer 4113, respectively, are partially multi-layered substrates that have been externally processed in a predetermined shape in advance.
  • 4130 is laminated in a conductive relationship with the conductive layer 4112 forming the wiring pattern of the relay board 4110 by the interlayer conductive portion 4115 or 4117.
  • the partial multilayering substrate 4130 is also formed of a substrate with a single-sided wiring circuit having a conductive layer (including a conductive land portion) 4132 forming a wiring pattern on one surface of an insulating substrate 413 1.
  • a conductive layer including a conductive land portion
  • an interlayer adhesive layer 4142 is formed on the other surface of the insulating base material 4131.
  • an interlayer conductive portion 4134 formed by a via hole 4133 is formed in the insulating base material 4131 and the interlayer adhesive layer 4142.
  • the interlayer conductive portion 4134 can also be formed by filling the via hole 4133 with a conductive paste.
  • the partial multilayering substrate 4130 is stacked on the upper surface 4113A side of the relay substrate 4110, that is, in the partial multilayer portion 4120A, with the conductive layer 4132 forming a wiring pattern facing downward, and the rear surface 4110B side of the relay substrate 4110, In the partial multilayer portion 4120B, a plurality of conductive layers 4132 forming a wiring pattern are stacked upward, and are bonded by interlayer adhesive layers 4141 and 4142 or an insulating resin layer 4113, respectively. That is, the substrate for partial multilayering 4130 is stacked on each of the upper and lower sides of the relay substrate 4110 with the conductive layer 4132 forming the wiring pattern facing the relay substrate 4110 side.
  • a conductive layer 41 35 forming a wiring pattern and a conductor land 4136 for component mounting are formed on the surface 4130A of the interlayer adhesive layer 4142 of the partial multilayer substrate 4130 forming the outermost layer of each of the partial multilayers 4120A and 4120B. ing.
  • FIGS. 37A to 37E show a manufacturing process of the relay board 4110.
  • a general-purpose single-sided copper-clad polyimide base material (single-sided conductor-clad laminate) 4150 is prepared as a starting material.
  • the single-sided copper-clad polyimide substrate 4150 is a single-sided copper-clad laminate (CCL) having a copper foil 4151 as a conductive layer only on one side of an insulating substrate 4111 made of a polyimide film.
  • an etching resist is laminated on the copper foil 4151 of the single-sided copper-clad polyimide base material 4150, and the wiring pattern is exposed and developed. Thereafter, the exposed copper is etched by a cupric chloride bath to form a conductive layer (conductive pattern) 4112. Next, the etching resist is removed to obtain a base material 4152 with a single-sided wiring circuit as shown in FIG. 37B.
  • an interlayer adhesive layer 4141 is formed on the surface opposite to the conductive layer surface (upper surface 411 OA) forming the wiring pattern of the edge base material 4111, and the wiring pattern of the insulating base material 4111 is formed.
  • An insulating resin layer 4113 also serving as an interlayer adhesive layer is formed on the conductive layer surface (upper surface 411 OA).
  • the insulating resin layer 4113 may be formed of a thermoplastic polyimide film or the like.
  • the upper surface of the insulating base material 4111 can be formed by pressing with a heating press or vacuum heating press, laminating, or vacuum laminating. OA can be attached.
  • the insulating resin layer 4113 can be formed by coating using curtain coating or spin coating.
  • an arbitrary position to be connected between layers is irradiated with a UV-YAG laser, a carbon dioxide laser, or the like from the side of the interlayer bonding layer 4141 to penetrate the interlayer bonding layer 4141 and the insulating base material 4111.
  • a via hole 4114 is formed in contact with the back surface of the copper foil (conductive layer 4112 forming a wiring pattern).
  • a UV-YAG laser, a carbon dioxide gas laser, or the like is irradiated from the insulating resin layer 4113 side to an arbitrary position where the interlayer connection is desired, and penetrates the insulating resin layer 4113 to form an upper surface of the copper foil (conductive layer 4112 forming a wiring pattern).
  • Via hole 4116 is formed in contact with.
  • the via holes 4114 and 4116 are filled with thermosetting silver paste 4118 and 4119 by a printing method or the like to complete the interlayer conductive portions 4115 and 4117. Thereby, the relay board 4110 is completed.
  • the relay substrate 4110 has the conductive layer 4112 forming the wiring pattern other than the interlayer conductive portions 4115 and 4117 covered with the insulating resin layer 4113, so that the cover layer protecting the conductive layer 4112 forming the wiring pattern is provided.
  • the step of providing the information can be omitted.
  • FIG. 38 shows a substrate 4130 for partial multilayering.
  • the substrate for partial multilayering 4130 starts from a general-purpose single-sided copper-clad polyimide base material equivalent to the starting material of the relay substrate 4110 As a material, an interlayer adhesive layer 41 42 is formed, a conductive layer 41 32 forming a wiring pattern is formed by etching, a via hole 41 33 is formed by laser processing, etc., and an interlayer conduction is performed by filling the via hole 41 33 with a silver paste 41 37. Manufactured by formation of parts 41 34.
  • the board 4130 for partial multilayering is formed into a predetermined shape according to the planar shape of the partial multilayer sections 4120A and 4120B before lamination on the relay board 4110. Processed (press punched).
  • FIG. 39 shows a step of laminating the substrate 4130 for partial multilayering described above.
  • a plurality of substrates for partial multilayering 4130 each having a predetermined number of external shapes processed into a predetermined shape are aligned using alignment marks, reference holes, circuit patterns, and the like (not shown) and then superposed.
  • copper foil 4137 for the outermost layer on the front and back sides is disposed on the surface 4130A of the interlayer adhesive layer 4142 on the upper side (front side) and the lower side (back side).
  • the partial multilayering substrate 4130 is laminated so that the conductive layer 4132 forming the wiring pattern faces the relay substrate 4110 on each of the upper and lower sides of the relay substrate 4110. . Then, as shown in FIG. 39B, heat and pressure are applied at a high temperature and a high pressure using a vacuum cure press machine or a cure press machine to form a multilayer at once.
  • the conductive layer 4135 forming the outermost wiring pattern and the conductive land portion 4136 for component mounting have the same circuit forming transfer tape 460 as the circuit forming transfer tape 460 shown in FIGS. It can also be formed using a transfer tape for use.
  • a substrate for external layer partial multilayering equivalent to the external layer partial multilayer substrate 470 as shown in FIGS. 34 and 35 is used, and a contact hole for component mounting is provided on the external layer partial multilayer substrate. It is also possible to adopt a structure that is open. Industrial applicability
  • At least one substrate with a wiring circuit which has been subjected to an outer shape in a predetermined shape in advance, is bonded to a motherboard printed wiring board, and these are electrically connected at least at one position by an inner via hole. It is connected.
  • the outer shape of the substrate with the wiring circuit is smaller than the outer shape of the motherboard printed wiring board, and the substrate with the wiring circuit has an island shape on the motherboard printed wiring board.
  • At least one base material with a single-sided wiring circuit which has been formed into a predetermined shape in advance, is bonded to the motherboard printed wiring board, and the base material is electrically connected to the motherboard printed wiring board at at least one position by an inner via hole.
  • the outer shape of the substrate with single-sided wiring circuit is smaller than the outer shape of the mother-board printed wiring board.Since the substrate with single-sided wiring circuit has an island shape on the mother-board printed wiring board, higher flexibility in wiring is achieved. As a result, material costs and substrate capacity can be reduced.
  • the substrate with a single-sided wiring circuit laminated on the motherboard printed wiring board is attached to the inside of the outer shape of the first substrate on the motherboard printed wiring board side, and is bonded onto the first substrate. Is positioned so that the outer shape of the second base material is located and is laminated in a viramid shape, so that when the mother-board printed wiring board is bent, the mother-board printed wiring board and the single-sided wiring board are connected. It is capable of dispersing and relaxing the stress applied between the layers and between the layers of the laminated substrates with single-sided wiring circuits, provides high flexural strength (peeling resistance), and is a feature of multilayer flexible printed wiring boards (FPC). Good flexibility is utilized.
  • the insulating base material of the main single-sided circuit board is partially removed, and in the removed portion, the back surface of the conductive pattern is exposed, and the insulating base material of the main single-sided circuit board is removed.
  • the electronic component is mounted on the exposed back surface of the conductive pattern from the other side of the conductive pattern, or a multilayer having a conductive pattern on one side of the interlayer conductive part and the insulating base material.
  • the single-sided circuit board for a wiring board can be laminated in a form in which it is electrically connected to the exposed back surface of the conductive pattern. Then, also on one side of the insulating base material of the main single-sided circuit board, electronic components are mounted, or a single-sided circuit board for a multilayer wiring board is laminated, whereby a double-sided circuit board can be obtained.
  • an insulating resin layer also serving as an interlayer adhesive layer is formed on the conductive layer surface side of the relay substrate, and an interlayer conductive portion made of a conductive material filled in a via hole formed in the insulating base material is provided. It has an interlayer conduction part made of a conductive substance filled in the via hole formed in the layer, so that even if a laminated material having a conductive layer such as copper foil on only one side of the insulating base material is used as a starting material, Arbitrary parts on both sides can be partially multilayered, and both sides can be mounted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

マザーボードプリント配線板(10)に、予め外形加工がなされた少なくとも1枚の配線回路付き基材(21)が貼り合わせされている。マザーボードプリント配線板(10)と配線回路付き基材(21)とが、少なくとも1箇所でインナビアホール(24)によって電気的に接続されている。配線回路付き基材(21)の外形はマザーボードプリント配線板(10)の外形より小さく、配線回路付き基材(21)がマザーボードプリント配線板(10)上で島状をなしている。

Description

明細書
多層配線板およびその製造方法 技術分野
この発明は、多層配線板およびその製造方法に関する。
背景技術
近年の電子機器は、高周波信号、ディジタル化等に加え、小型、軽量化が 進み、それに伴い、電子機器に搭載されるプリント配線板においても、小型、 高密度実装化等が要求される。これらの要求に応えるプリント配線板として、 リジッド部とフレックス部とを含むリジッドフレックスプリント配線板がある(たと えば、特開 2002-158445号公報)。
従来のリジッドフレックスプリント配線板の製造工程を、図 1A〜1D及び図 2 A、 2Bを参照して説明する。図 1A~1Dはリジッドフレックスプリント配線板の 製造プロセスを示す工程図である。図 2Aは、図 1A、 1 Bに示す基板等の斜 視図であり、図 2 Bは図 1 Dに示すリジッドフレックス配線板の斜視図である。 図 1 Aに示されているように、ポリイミドフィルム等によるフレックス基板 101 の両面と、プリプレダ等による内層リジッド基板 102の両面および外層リジッ ト基板 103の片面にそれぞれ配線回路 104がサブトラクティブ法によって形 成される。
ついで、図 1 A及び図 2Aに示すように、接着シート 105および内層リジット 基板 102、外層リジット基板 103にプレス打ち抜き等によってフレックス部露 出穴 109が設けられる。ついで、フレックス基板用カバーレイヤ 106、内層リ ジッド基板 102、接着シート 105、外層リジット基板 103が、フレックス基板 1 01の表裏に重ねて配置され、積層加工によって図 2Bに示されている積層体 100が形成される。その際、図 2Aに示すように、工程完了時に配線板となる 部分(例えば 103a)の周囲は打ち抜かれる為、当該配線板となる部分(例 えば 103a)は、ミクロジョイント(例えば 103c)により枠材(例えば 103b)に 結合される。
ついで、図 1Cに示すように、積層体 100に、ドリル孔あけ加工、めっき処理、 エッチング等が施され、スルーホール 107、外層配線回路 108等が形成され る。
最後に、リジッド部分 B、フレックス部分 Aを枠材(例えば 103b)に結合して いたミクロジョイント(例えば 103c)を金型で同時に抜くことにより、図 1 D及び 図 2Bに示すリジッドフレックスプリント配線板 110を得る。この場合、基板 10 1 , 1 02 , 1 03の枠材(例えば 1 03 b)及びフレックス部露出穴を形成する為 に打ち抜かれた部分は廃棄される。
また、リジッ卜フレックスプリント配線板の表層にビルドアップ層を設け、 IVH (Interstitial Via Ho le)や SVH (S urface Via Ho le)によって層間接続 をするものも発表されている。 発明の開示
しかしながら、従来のリジッドフレックスプリント配線板及びその製造方法に よれば、リジッド部の積層後に、リジッド部とフレックス部の外形を同時に抜く 必要がある。従って、各基板の位置合わせを行う為の十分な余白部分を有 する基板を使用しなければならない。またこれらの余白部分は、リジッド部-フ レックス部切り離し加工の後、枠材として廃棄されることが多い。換言すれば、 従来のリジッドフレックスプリント配線板はフレックス基板の所定の位置にリジ ッド部の積層する必要がある為、積層したときにリジッド部がフレックス基板の 所定の位置に位置するように予め内層及び外層リジッド基板のリジッド部の 面付けは、フレックス基板の外形形状位置等に制約されてしまう。つまり、フ レックス基板の一部分のみに積層をしたい場合であっても、フレックス基板と 同程度の大きさの面付け用部材が必要となる。
このため、リジッド部に余分な多層化領域が存在することが生じ、材料コス 卜に無駄が生じる。また、多層領域を設けることが可能な位置に制限があり、 配線の自由度が小さい。
本発明は、上述の問題点を解消するためになされたもので、第 1の目的は より高い配線自由度をえることができ、材料コストの削減、基板容量の縮小 を達成する多層配線板およびその製造方法を提供することである。
上述の目的を達成するために、本発明の第 1の側面に係る多層配線板は、 マザ一ボードプリント配線板に、予め所定形状に外形加工がなされた少なくと も 1枚の配線回路付き基材が貼り合わせされており、それらが少なくとも 1箇 所でインナビアホールによって電気的に接続されていることを要旨とする。
また、従来、複数の片面配線回路付き基板を含む基板を屈曲させると、マ ザ一ボードプリント基板と片面配線付き基板との層間あるいは、積層した片 面配線回路付き基板同士の層間に発生する応力により、基板間の剥離が 生ずる恐れがあった。
そこで本発明の第 2の目的は、従来よりも耐屈曲強度(耐剥離強度)が高 い多層配線板およびその製造方法を提供することである。
当該目的を達成するために、本発明の第 2の側面にかかる多層配線板は、 マザ一ボードプリント配線板に、予め所定形状に外形加工がなされた片面配 線回路付き基材が 2枚以上積層して貼り合わせされており、それらの層間の 少なくとも 1箇所がインナビアによって電気的に接続され、積層された前記 2 枚以上の片面配線回路付き基材は、マザ一ボードプリント配線板側の第 1基 材の外形の内側に、該第 1基材上に貼り合わせられている第 2基材の外形 が位置するように位置決めされていることを要旨とする。
また従来の製造方法によって両面実装可能な回路基板を作成する場合は、 コア基板として両面回路基板が必須であった。し力、しな力ら、上述したように、 導電性パターンの形成において片面の導電層はほとんど除去することにより、 材料、資源の無駄が多い。また、スルーホール形成など、製造工程が複雑で あるという問題もあった。
そこで本発明の第 3の目的は、コア基板(主回路基板)として、言い換えると、 マザ一ボード基板として、片面回路基板を使用して表裏両面に電子部品を 実装することができる両面実装可能な回路基板を実現することである。
当該目的を達成するために、本発明の第 3の側面に係る多層配線板は、 絶縁性基材の一方の面に導電性パターンを有する主片面回路基板の前記 絶縁性基材の少なくとも 1箇所が部分的に除去され、前記絶縁性基材の除 去部分において前記導電性パターンの裏面が露出し、前記主片面回路基 板の前記絶縁性基材の他方の面の側から、電子部品が前記導電性パター ンの裏面露出部に導通接続された形態で実装、あるいは および、層間導 通部と絶縁性基材の片面に導電性パターンを有する多層配線板用片面回 路基板が前記導電性パターンの裏面露出部に導通接続された形態で積層 されていることを要旨とする。
またさらに、従来の両面実装のプリント配線板は、中継基板の出発材として、 両面銅張積層板(両面 CCL)を使用している。し力、し、この工法では、めっき スルーホールを使用するため、厄介な金属めつき処理が必要で、しかも、両 面 CCLの銅箔厚さが増してしまい、ケミカルエッチングでは、ファインパターン 形成が難しくなるという問題があった。加えて、スルーホールの直上には、そ れの上層との導通用ビアなどを配置することが容易でなく、事実上、回路設 計が制限されてしまうという問題があった。
そこで、本発明の第 4の目的は、中継基板の出発材として片面配線回路 付き基材を使用して、しかも表裏両面に電子部品を実装することのできる両 面実装可能な多層配線板およびその製造方法を提供することである。
当該目的を達成するために、本発明の第 4の側面にかかる多層配線基板 は、層間接着層を兼ねた絶縁性基材の片面に導電層を有する片面配線回 路付き基材による中継基板の特定領域に部分多層化用基板が積層されて いる多層配線板において、前記中継基板は、導電層面側に絶縁樹脂層を 形成され、前記絶縁性基材に形成したビアホールに充填された導電性物質 による層間導通部と、前記絶縁樹脂層に形成したビアホールに充填された 導電性物質による層間導通部とを有し、前記絶縁性基材の導電層面とは反 対側の面と前記絶縁樹脂層の表面の各々の特定領域に前記部分多層化 用基板が前記中継基板と導通関係で積層されていることを要旨とする。 図面の簡単な説明
図 1 A乃至 1 Dは、従来のリジッドフレックスプリント配線板の製造プロセスを 示す工程図である。
図 2Aは、図 1 A、 1 Bの斜視図である。
図 2Bは、図 1 Dに示すリジッドフレックス配線板の斜視図である。
図 3は、本発明に係る多層配線板の第 1実施形態を示す断面図である。 図 4は、本発明に係る多層配線板の第 1実施形態を示す平面図である。 図 5は、本発明に係る多層配線板の第 1実施形態の変形例を示す断面図で ぬる。
図 6は、本発明に係る多層配線板の第 1実施形態の変形例を示す断面図で ある。
図 7は、本発明に係る多層配線板の第 1実施形態の変形例を示す断面図で ある。
図 8は、本発明に係る多層配線板の第 1実施形態の変形例を示す断面図で ある。
図 9は、本発明に係る多層配線板の第 1実施形態の変形例を示す断面図で ある。
図 1 0は、本発明に係る多層配線板の第 1実施形態の変形例を示す断面図 である。
図 1 1 A乃至 1 1 Fは、本発明の第 1実施形態に係る多層配線板で使用する 片面配線回路付き樹脂基材の製造方法を示す工程図である。
図 1 2A乃至 1 2Gは、本発明の第 1実施形態に係わる多層配線板の製造方 法を示す工程図である。
図 1 3A、 1 3 Bは、第 1実施形態の変形例に係る多層配線板の製造方法を 示す工程図である。
図 1 4A乃至 1 4Eは、第 1実施形態の他の変形例に係る多層配線板の製造 方法を示す工程図である。 図 1 5は、本発明の第 2実施形態に係る多層配線板を示す断面図である。 図 1 6は、本発明の第 2実施形態に係る多層配線板の平面図である。
図 1 7は、本発明の第 2実施形態に係る多層配線板を曲げ状態を模式的に 示す説明図である。
図 1 8A乃至 1 8 Fは、本発明の第 2実施形態に係る多層配線板で使用する 片面配線回路付き樹脂基材の製造方法を示す工程図である。
図 1 9A乃至 1 9 Cは、本発明の第 2実施形態に係る多層配線板の製造方法 を示す工程図である。
図 20は、本発明の第 3実施形態に係る多層配線板を示す断面図である。 図 2 1は、本発明の第 3実施形態に係る多層配線板の平面図である。
図 22A乃至 22 Eは、本発明の第 3実施形態に係る多層配線板で用いるマ ザ一ボード基板の製造工程を示す工程図である。
図 23は、本発明の第 3実施形態に係る多層配線板で用いるマザ一ボード基 板の模式的な平面図である。
図 24A乃至 24 Fは、本発明の第 3実施形態に係る多層配線板で用いる多 層配線板用片面回路基板の製造工程を示す工程図である。
図 25A乃至 25Cは、本発明の第 3実施形態に係る多層配線板用片面回路 基板の積層工程を示す工程図である。
図 26は、本発明の第 3実施形態に係る多層配線板の変形例を示す断面図 である。
図 27は、本発明の第 4実施形態に係る多層配線板を示す断面図である。 図 28は、本発明の第 4実施形態に係る多層配線板の模式的な平面図であ る。
図 29A乃至 29 Eは、本発明の第 4実施形態に係る多層配線板に用いる中 継基板の製造工程を示す工程図である。
図 30は、本発明の第 4実施形態に係る多層配線板に用いる部分多層化用 基板の断面図である。
図 3 1 A乃至 3 1 Cは、本発明の第 4実施形態に係る多層配線板の積層工程 を示す工程図である。
図 32は、本発明の第 4実施形態に係る多層配線板に用いる回路形成用転 写テープの一実施形態を示す断面図である。
図 33A乃至 33 Cは、本発明の第 4実施形態に係る多層配線板に用いる回 路形成用転写テープを用いた多層配線板の積層工程を示す工程図である。 図 34は、本発明の第 4実施形態に用いる外層用部分多層化用基板を示す 断面図である。 図 35A乃至 35Gは、本発明の第 4実施形態に係る外層用部分多層化用基 板を用いた多層配線板の積層工程を示す工程図である。
図 36は、本発明の第 4実施形態に係る多層配線板の変形例を示す断面図 である。
図 37A乃至 37 Eは、本発明の第 4実施形態に係る多層配線板の変形例に 用いる中継基板の製造工程を示す工程図である。
図 38は、本発明の第 4実施形態に係る多層配線板の変形例に用いる部分 多層化用基板の断面図である。
図 39A乃至 39 Cは、本発明の第 4実施形態に係る多層配線板の変形例の 積層工程を示す工程図である。 発明を実施するための最良の形態
以下、図面を参照しながら、本発明の各実施形態を説明する。
第 1実施形態
図 3、図 4は、本発明の第 1実施形態に係る多層配線板の基本的な実施 形態を示している。本実施形態の多層配線板は、マザ一ボードプリント配線 板(ベース基板) 1 0の表裏の複数箇所に、各々、予め所定形状に外形加工 をなされた後述する部分的配線基板(多層化部分) 20が島状に貼り合わせ されて形成されている。島状とは、部分的配線基板 20の外辺とマザ一ボード プリント配線板 1 0の外辺とがー致せず、部分的配線基板 20がマザ一ボード プリント配線板 1 0の外辺が区画する領域の内側に配置されている状態と定 義する。また所定形状は、マザ一ボードの設計上の要請によって決定され る。
部分的配線基板 20は、予め、マザ一ボードプリント配線板 1 0の外形より も小さい所定形状に外形加工された複数枚の片面配線回路付き樹脂基材 2 1をマザ一ボードプリント配線板 1 0の表裏に位置決めした後一括積層した ものである。なお、部分的配線基板 20は、両面配線回路付き樹脂基材を含 んで多層化することもできる。
マザ一ボードプリント配線板 1 0は、絶縁基材 1 1と、絶縁基材 1 1の表裏両 面に形成された導体層(配線回路) 1 2を有する。マザ一ボードプリント配線板 1 0の絶縁基材 1 1はポリイミド等の可撓性樹脂により構成されている。なお 可撓制樹脂としては、液晶ポリマ(LC P )、ポリエーテルイミド(P EI)、ポリエー テルエーテルケトン(P EEK)、ポリエチレンナフタレート(PEN )、ポリエチレン テレフタラ一卜(PET)、ポリエーテルサルホン(P ES )などでもよい。片面配線 回路付き樹脂基材 2 1は、絶縁基材 22と、この絶縁基材 22の片面に形成さ れた導体層(配線回路) 23を有する。片面配線回路付き樹脂基材 21の絶 縁基材 22も、リジッドなプリプレダ以外に、ポリイミド等の可撓性樹脂により 構成することができる。
多層化された片面配線回路付き樹脂基材 21の導体層 23同士と、片面配 線回路付き樹脂基材 21の導体層 23とマザ一ボードプリント配線板 1 0の導 体層 1 2とが、各々片面配線回路付き樹脂基材 21に形成されたインナビア ホール(バイァホール) 24の導電性ペースト等による導体 25によって電気的 に接続されている。
この多層配線板は、マザ一ボードプリント配線板 1 0の表面あるいは Zおよ び裏面の一部に、所定形状に外形加工された片面配線回路付き樹脂基材 21を貼り合わせて製造される。詳細には、片面配線回路付き樹脂基材 21を 一枚づっ貼り合わせていくビルドアップ法でも構わないが、マザ一ボードプリン ト配線板 1 0の表面あるいは および裏面の一部に、配線回路形成、バイァ ホール形成および所定形状に外形加工された片面配線回路付き樹脂基材 21を、複数枚重ね、一括で加熱加圧することで貼り合わせる工程から成る 一括積層法がより簡単で、低コストで実現可能であり、好ましい。
片面配線回路付き樹脂基材 21同士の接着と、片面配線回路付き樹脂基 材 21とマザ一ボードプリント配線板 1 0との接着は、片面配線回路付き樹脂 基材 21の絶縁基材 22の導体層 23とは反対側の面に接着層(図示省略) を形成し、この接着層によって行うことができる。片面配線回路付き樹脂基 材 21の絶縁基材 22が、熱可塑性ポリイミド、あるいは熱可塑性ポリイミドに 熱硬化機能を付与したもの、あるいは液晶ポリマ等、それ自身、接着性を有 するものであれば、上述の接着層を省略することができる。
これらによれば、マザ一ボードプリント配線板 1 0の表面の自由な位置に電 子部品実装用の多層化部(部分的配線基板 20 )を自由に配置でき、しかも、 余計な多層化部を削減でき、材料費を大きく削減できる。
特に、誘電特性、軽薄、といった要求により、電子部品実装部分がポリイ ミドのような高価な材料で構成される場合には、この効果は極めて大きいとい える。
また、このような基板構成の場合、電子部品実装部である部分的配線基板 20の絶縁層(絶縁基材 22)とフレックス部(マザ一ボードプリント配線板 1 0) の絶縁層(絶縁基材 1 1 )を同じ材料とし、両者の熱的、機械的特性を合わ せることで、高い熱的、機械的信頼性を得ることができる。
マザ一ボードプリント配線板 1 0には、導電層の保護を目的としてカバーレイ ャゃソルダーレジスト等のカバー層が設けられるのが一般的である。マザーポ ードプリント配線板 1 0のカバー層は、片面配線回路付き樹脂基材 2 1によつ て多層化される部分を予め開口部を設けておき、この開口部に片面配線回 路付き樹脂基材 21を貼り合わせてもよい。この場合には、図 5に示されてい るように、開口部 1 3Aにおいて、多層化されている部分(部分的配線基板 20 の配置部)とカバー層 1 3との間に隙間 gができ、隙間 g部分では導電層 1 2が むき出し(外部露呈)になってしまう。
従って、この場合には、むき出しになっている部分を、図 6に示されているよ うに、金など貴金属 1 5によって被覆し、酸化を防止するか、あるいは図 7に 示されているように、ソルダーレジス卜等によるカバー層 1 6によって被覆する ことが好ましい。
また、カバー層 1 6は、図 8に示されているように、多層化部分の貼り合わせ 後に、マザ一ボードプリント配線板 1 0と多層化された部分の一部を被覆する ように形成することにより、たとえばマザ一ポ一ド配線板 1 0がフレックスである 場合の屈曲時に、多層化部分と屈曲部の界面での剥がれといった問題を防 ぐことができる。
また、工程の簡略化を図りたい場合には、図 9に示すごとく、マザーポ一ドプ リント配線板 1 0のカバ一レイヤと、マザ一ボードプリン卜配線板 1 0に接触して 直上に貼り合わせられた片面配線回路付き樹脂基材 21の絶縁層とがー体 成形されている構造とすることで解決される。より具体的には、片面配線回 路付き樹脂基材 21の絶縁層とマザ一ボードプリント配線板 20のカバーレイ ャとを同一の絶縁層 1 7から形成し、これをマザ一ボードプリント配線板 1 0に 貼り合わせる。
また、図 1 0に示されているように、これらの構造のインナビアホール 24を、 導電性ペーストインナーホールとし、片面配線回路付き樹脂基材 21の導電 層 23部分に樹脂基板部分の口径よりも小さい空気抜き用の小孔 27を貫通 形成することで、導電性ペースト充填時のポイド残りを防止することができる。 導電性ペーストは、小孔 27が空洞とならないよう、小孔 27にも充填されてい る。なお、図 1 0において、符号 26は層間接着層を示している。
つぎに、図 1 1 A〜1 1 Fを参照しながら、上述した多層配線版を構成する、 片面配線回路付き樹脂基材の製造方法を詳細に説明する。当該実施形態 に係る片側配線回路付き樹脂基材は、従来と異なり、マザ一ボードプリント 配線基板の外形(部分多層基板の配置位置)に制約されることな 同一形 状あるいは異形状の片面配線回路付き樹脂基材を元材に対して最大限面 付けすることができる。
図 1 1 Aに示されているような、ポリイミド基材 5 1の片面に銅箔 52を有する 片面銅箔付きポリイミド基材 50を出発材料とし、サブトラクティブ法によって、 銅箔 52をエッチングすることで、図 1 1 Bに示されているような回路形成済み 基材 53が形成される。これは、もちろん、銅箔のないポリイミド基材を出発材 料として、アディティブ法、セミアディティブ法によっても得ることができる。 ついで、図 1 1 Cに示されているように、回路形成済み基材 53の銅箔 52と は反対側の面に層間接着層 54が形成される。層間接着層 54としては、熱 可塑性ポリイミドに熱硬化機能を付与したものを使用したが、これは、もちろ ん、エポキシ等に代表される熱硬化性の樹脂や、熱可塑性ポリイミド等の熱 可塑性樹脂でも構わない。
ただし、銅箔 52とポリイミド基材 5 1と層間接着層 54の 3層構成は、表裏非 対称なものであり、接着層を形成した状態で後の工程で、不具合となるような 反りが発生しないことが好ましい。また層間接着層 54は、ガラス転移温度が 1 1 0°C以下、常温弾性率が 1 300 M Pa以下であることが好ましい。
ついで、図 1 1 Dに示されているように、層間接着層 54およびポリイミド基材 5 1を貫通するよう、 UV-YAGレーザによって穴開け加工(バイァホール加 ェ)を施した後、プラズマ照射によるソフトエッチを施すことでデスミアを行い、 この穴 55に穴埋用銀ペース卜 56を充填することで IVHが形成される。
なお、炭酸ガスレーザやエキシマレーザ等を使用すると、より高速で加工が できる。また、デスミアの方法として、過マンガン酸塩を使用した湿式デスミア も、ごく一般的である。
IVH充填の導電性ペーストとしては、銀ペーストのほかにも、銅ペースト、力 一ボンペースト、ニッケルペースト等、種々の金属ペーストを使用することが可 能である。
ついで、図 1 1 Eに示されているように、点線 Lに沿って、金型でプレス加工す ることで所定形状に外形加工が行われる。プレス加工することで、所定形状 に外形加工が施され、図 1 1 Fに示されている片面配線回路付き樹脂基材 5 7が形成される。この際、導電性ペースト 56による IVHが破壊されることを防 ぐために、接触しても破壊が起きない程度に導電性ペースト 56を仮硬化させ ておく必要がある。具体的には、導電性ペースト 56を鉛筆硬度で 2 B以上硬 化しておくことが好ましい。このような片面配線回路付き樹脂基材 57は、マ ザ一ボードのプリント配線板 20の外形に制約されることなく加工することがで きるので、廃棄部材を少なくすることができる。
以下、上記製造工程で作成された、片面配線回路付き樹脂基材 57及び マザ一ボードを使用して、種々の多層配線板の製造方法を、図 1 2A〜1 2C を参照して説明する。 図 1 2Aに示されているように、配線回路 6 1が形成済みで、かつ、積層予 定部分に開口(開口部 62A)が形成されたカバ一レイヤ 62が表面に形成さ れているマザ一ボード FPC60に、予め所定形状に外形加工された片面配線 回路付き樹脂基材 57に形成された導電性ペースト 56が、マザ一ボードプリ ント配線基板の導体層あるいは片面配線回路付き樹脂基材 57の導体層に 電気的に導通可能な位置に、 2層、位置合わせを施した後に重ね合わせを 行う。この後、真空熱プレス機により、真空度 I kPa以下の下で加熱'加圧し、 図 1 2Bに示されているような多層化部分 64を含む基板 63が形成される。な お一括積層に際しては、予め所定形状に外形加工された片面配線回路付き 樹脂基材 57を一枚ずつマザ一ボードプリント配線板上に積層後行っても良 いし、予め片面配線回路付き樹脂基材 57を複数枚積層し、それをマザーポ ードプリント配線板上に積層後行ってもよい。
位置合わせには、ピンァライメント方式、または画像認識方法が採用可能 である。し力、し、ピンァライメント方式ではピン用の穴を開けるスペースが必要 になるため、画像認識による位置合わせが望ましい。
ついで、図 1 2 Cに示されているように、基板 63上、マザ一ボード FPC60の カバーレイヤ 62と多層化部分 64の隙間、および多層化部分 64の表面の一 部およびカバーレイヤ 62の表面の一部を被覆するよう、印刷法によってソル ダーレジスト 65を塗布し、硬化させることで、多層配線板 66が形成される。 第 1実施形態-第 1変形例
つぎに、第 1実施形態の第 1変形例に係る多層配線板の製造方法を図 1 3 A、 1 3 Bを参照して説明する。なお、図 1 3において、図 1 2に対応する部分は、 図 1 2に付した符号と同一の符号を付けて、その説明を省略する。
図 1 3Aに示されているように、配線回路 6 1が形成済みのマザ一ボード FP C60に、図 1 1と同様の方法で製造した片面配線回路付き樹脂基材 57、 70 に形成された導電性ペースト 56が、マザ一ボードプリント配線基板の導体層 あるいは片面配線回路付き樹脂基材 57の導体層に電気的に導通可能な 位置に、 2層、位置合わせを施した後に重ね合わせを行う。マザ一ボード FP C60の回路面に接触する片面配線回路付き樹脂基材 70は、その絶縁層 (ポリイミド基材 5 1 )によってマザ一ボード FPC60の銅箔部分等、カバーレイ ャによって被覆すべき部分を被覆する外径形状になっており、樹脂基材 70 の絶縁層がカバーレイヤとしても機能する。
当該変形例における位置合わせも、画像認識による位置合わせが好まし い。
位置合わせ後に、真空熱プレス機により、真空度 1 kPa以下の下で加熱- W
11 加圧し、図 13Bに示されている基板 71が形成される。この方法によると、熱 プレス時に、片面配線回路付き樹脂基材 57と 70とで段差ができるから、こ の段差を埋め合わせるクッション構成とすることが好ましい。
第 1実施形態-第 2変形例
つぎに、第 1実施形態の第 2変形例について係る多層配線板の製造方法 を、図 14A〜14Eを参照して説明する。なお、図 14においても、図 12に対応 する部分は、図 12に付した符号と同一の符号を付けて、その説明を省略す る。
図 14Aに示されているように、配線回路 61が形成済みで、かつ、積層予定 部分に開口(開口部 62Aと 62B)が形成されたカバーレイヤ 62が表面に形 成されているマザ一ボード FPC60に、図 9において製造された所定形状に外 形加工された片面配線回路付き樹脂基材 57を、 2層、位置合わせを施した 後に重ね合わせ、真空熱プレス機により、真空度 1 kPa以下の下で加熱'加 圧し、図 14Bに示されているような第 1多層化部分 64が形成される。
ついで、図 14Cに示されているように、マザ一ボード FPC60のもう一方の開 口部 62Bに、所定形状に外形加工された片面配線回路付き樹脂基材 57を、 3層、位置合わせを施した後に重ね合わせ、真空熱プレス機により、真空度 1kPa以下の下で加熱'加圧し、図 14Dに示されているような第 2多層化部 分 67が形成される。
ついで、図 14Eに示されているように、マザ一ボード FPC60のカバーレイヤ 62と多層化部分 64、 67の隙間、および多層化部分 64、 67の表面の一部 およびカバーレイヤ 62の表面の一部を被覆するよう、印刷法によってソルダ 一レジスト 65を塗布し、硬化させることで、多層配線板 68が形成される。
このようにして、第 1実施形態に係る多層基板の製造方法によれば、所望 の場所に、所望の厚さの多層部を有する回路を作成することができる。なお、 片面配線回路付き樹脂基材は、導体層の厚さ 8〜18 / m程度、絶縁基材 の厚さ 25〜 100〃 mが一般的に使用される。
第 2実施形態
以下、添付の図を参照して、本発明の第 2実施形態について説明する。 図 15、図 16は、本発明に係る多層配線板の第 2実施形態を示している。 本実施形態の多層配線板は、マザ一ボードプリント配線板(ベース基板) 2 10の表裏の複数箇所に、各々、予め所定形状に外形加工をなされた部分 的配線基板(多層化部分) 220が島状に貼り合わせされている。島状とは、 部分的配線基板 220の外辺とマザ一ボードプリント配線板 210の外辺とが —致せず、部分的配線基板 220がマザ一ボードプリント配線板 210の外辺 が区画する領域の内側に配置されている状態と定義する。また所定形状は、 マザ一ボードの設計上の要請によって決定される。
部分的配線基板 220は、予め、マザ一ボードプリント配線板 210の外形よ リも小さい所定形状に外形加工された複数枚の片面配線回路付き樹脂基 材 221 A、 221 B、 221 Cをマザ一ボードプリン卜酉己線板 210の表裏に I唄に一 括積層したものである。
図 15に示すように、積層された樹脂基材 221 A、 221 B、 221 Cは、順じ面 積が小さくなるように、所定形状に外形加工されており、樹脂基材 221 A、 2 21 B、 221 Cを重ねあわせると、断面が概略ピラミッド形状になる。
換言すれば、(樹脂基材 221Aの面積)〉(樹脂基材 221Bの面積)〉(樹 脂基材 221Cの面積)という関係が成立している。より詳細には、図 16に示 すように、マザ一ボードプリント基板 220の平面の法線方向から見て、樹脂 基材 221 Aの外形或いは外側輪郭の内側に、樹脂基材 221 Bの外形或い は外側輪郭が位置し、樹脂基材 221 Bの外形或いは外側輪郭の内側に、 樹脂基材 21 Cの外形或いは外側輪郭が位置する。すなわち、各樹脂基材 2 21A、 221 B、 221Cの重心を重ねあわせた際、それぞれの外辺 229同士 が重ならない。また同様に、図 16に示すように、各樹脂基材 221 A、 221 B、 221 Cの重心を重ねあわせた際、樹脂基材 221 Aの外辺 229はマザ一ポー ドブリント配線板 10の外辺 219と一致しない形状に形成されている。
マザ一ボードプリント配線板 210は、絶縁基材 211の表裏両面に導体層 (配線回路) 212を有する。マザ一ボードプリント配線板 210の絶縁基材 21 1はポリイミド等の可撓性樹脂により構成することができる。なお可撓制樹脂 としては、液晶ポリマ(LCP)、ポリエーテルイミド(PEI)、ポリエーテルエーテ ルケトン(PEEK)、ポリエチレンナフタレート(PEN)、ポリエチレンテレフタラー ト(PET)、ポリエーテルサルホン(PES)などでもよい。片面配線回路付き樹 月旨基材 221 A、 221 B、 221 Cは、各々、絶縁基材 222の片面に導体層(酉己 線回路) 223を有する。片面配線回路付き樹脂基材 221の絶縁基材 222 もポリイミド等の可撓性樹脂により構成することができる。マザ一ボードプリン 卜配線板 210の絶縁基材 211と片面配線回路付き樹脂基材 221 A、 221 B、 221Cの絶縁基材 223とは、熱的、機械的影響の観点等から、ポリイミド等、 同じ材料によって構成されていることが好ましい。
多層化された樹脂基材 221A、 221B、 221 Cの導体層 223同士と、片面 配線回路付き樹脂基材 221の導体層 223とマザ一ボードプリント配線板 21 0の導体層 212とは、各々片面配線回路付き樹脂基材 221に形成されたィ ンナビアホール(バイァホール) 224に充填された導電性ペース卜 225によつ て電気的に接続されている。
第 2実施形態に係る多層配線板は、マザ一ボードプリント配線板 210の表 面あるいは/および裏面の一部に、所定形状に外形加工済みである片面配 線回路付き樹脂基材 221A、 221B、221Cを貼り合わせることで製造され る。詳細には、片面配線回路付き樹脂基材 221を一枚づっ貼り合わせてい くビルドアップ法や一括積層法で製造される。なお、マザ一ボードプリント配線 板 210の表面あるいは および裏面の一部に、配線回路形成、バイァ形成 および所定形状に外形加工された片面配線回路付き樹脂基材 221 A、 22 1B、 221 Cを重ね合わせ、一括で加熱加圧することで貼り合わせる一括積 層法が、低コストで製造できるので好ましい。なお一括積層に際しては、片面 配線回路付き樹脂基材を 1枚ずつマザ一ボードプリント配線基板上に積層 後行ってもよいし、予め複数枚の片面配線付き樹脂基材を積層し、これをマ ザ一ボードプリント配線基板上に積層した後行ってもよい。
片面配線回路付き樹脂基材 221 A、 221 B、 221C同士の接着と、片面 配線回路付き樹脂基材 221 A、 221 B、 221 Cとマザ一ボードプリント配線板 210との接着は、片面酉己糸泉回路付き樹月旨基材 221 A、 221 B、 221 Cの絶 縁基材 222の導体層 223とは反対側の面に接着層(図示省略)を形成し、 この接着層によって行うことができる。
片面配線回路付き樹脂基材 221A、 221B、 221 Cの絶縁基材 222が、 熱可塑性ポリイミド、あるいは熱可塑性ポリイミドに熱硬化機能を付与したも の、あるいは液晶ポリマ等、それ自身、接着性を有するものであれば、上述 の接着層を省略することができる。
これらによれば、マザ一ポードブリント配線板 210の表面の自由な位置に電 子部品実装用の多層化部(部分的配線基板 220)を自由に配置でき、しか も、余計な多層化部を削減でき、材料費を大きく削減できる。
特に、誘電特性、軽薄、といった要求により、電子部品実装部分がポリイ ミドのような高価な材料で構成される場合には、この効果は極めて大きいとい える。
また、このような基板構成の場合、電子部品実装部である部分的配線基 板 220の絶縁層(絶縁基材 222)とフレックス部(マザ一ボードプリント配線 板 210)の絶縁層(絶縁基材 211)を同じ材料とし、両者の熱的、機械的特 性を合わせることで、高い熱的、機械的信頼性を得ることができる。
しかも、マザ一ボードプリント配線板 10上に積層された片面配線回路付き 樹脂基材 221 A、 221 B、 221Cは、ビラミット状に積層されているから、図 1 7に模式的に示されているように、マザ一ボードプリント配線板 210を屈曲さ せる際に、マザ一ポープリント配線板 2 1 0と片面配線回路付き樹脂基板 22 1 Aとの層間、積層された片面配線回路付き樹脂基板 22 1 A、 22 1 B、 221 C同士の層間にかかる応力部位 Sが分散する。
これにより、応力集中が緩和され、耐剥離強度(ピール強度)がよくなリ、耐 屈曲強度が高い多層配線板が得られる。特に、多層フレキシブルプリント配 線板(FPC)の特徴である良屈曲性が活かされるようになり、多層フレキシブ ルプリント配線板の特徴を最大限に発揮できるようになる。
つぎに、上記説明した第 2実施形態に係る多層配線板を構成する片面配 線回路付き樹脂基材の製造方法を図 1 8A〜1 8 Fを参照して説明する。当 該実施形態に係る片側配線回路付き樹脂基材は、従来と異なり、マザ一ポ ードプリント配線基板の外形(部分多層基板の配置位置)に制約されること なく、同一形状あるいは異形状の片面配線回路付き樹脂基材を元材に対し て最大限面付けすることができる。
図 1 8Aに示されているような、ポリイミド基材 251の片面に銅箔 252を有す る片面銅箔付きポリイミド基材 250を出発材料とし、サブトラク亍イブ法によつ て、銅箔 252をエッチングすることで、図 1 8 Bに示されているような回路部 25 3を有する回路形成済み基材 260が形成される。なお、銅箔のないポリイミド 基材を出発材料として、アディティブ法、セミアディティブ法によっても得ること ができる。
ついで、図 1 8 Cに示されているように、回路形成済み基材 260の回路部 2 53とは反対側の面に層間接着層 254を形成する。層間接着層 254として は、熱可塑性ポリイミドに熱硬化機能を付与したものや、エポキシ等に代表さ れる熱硬化性の樹 や、熱可塑性ポリイミド等の熱可塑性樹脂が使用可能 である。
ただし、回路部(銅箔) 253とポリイミド基材 25 1と層間接着層 254の 3層 構成は、表裏非対称なものであり、接着層を形成した状態で後の工程で、不 具合となるような反りが発生しないことが好ましい。また、層間接着層 254は、 ガラス転移温度が 1 1 0 °C以下、常温弾性率が 1 300 M P a以下であることが 好ましい。
ついで、図 1 8 Dに示されているように、層間接着層 254およびポリイミド基 材 25 1を貫通するよう、 UV-YAGレーザによって穴明け加工(バイァホール 加工)を施した後、プラズマ照射によるソフトエッチを施すことでデスミアを行い、 この穴(バイァホール) 55に穴埋用銀ペースト 56を充填することで IVHが形 成される。
なお、炭酸ガスレーザやエキシマレーザ等を使用することで、より高速で加 ェができる。また、デスミアの方法として、過マンガン酸塩を使用した湿式デス ミアも、ごく一般的である。 IVH充填の導電性ペーストとしては、銀ペーストの ほ力、にも、銅ペースト、カーボンペースト、ニッケルペースト等、種々の金属ぺ 一ストを使用することが可能である。
導電性ペースト充填後、 60°C~140°Cで、 0. 5〜2時間、導電性ペース卜 256を仮硬化させる。これにより、導電性ペースト 256は、鉛筆硬度で 2B以 上の硬度に硬化され、後述する型抜き工程或いは実装工程において、ベー ストの抜け落ち或いは変型を防止することが出来る。
ついで、図 18Eに示されているように、点線 Lに沿って金型プレスすることで、 所定形状に外形加工が施され、図 18Fに示されているように、大きさ(面積) が各々段階的に異なる 3個の片面配線回路付き樹脂基材 261 A、 261 B、 261 C力形成される。より詳細には、各樹脂基材 261 A、 261 B、 261 Cは、 マザ一ボードプリント配線板側の第 1基材 261 A (或いは 261 B )の外形の内 側に、該第 1基材上に貼り合わせられている第 2基材 261 B (或いは 261 C) の外形が位置し得るものである。
つぎに、上記で形成された基材を使用して、第 2実施形態に係る多層配線 板の製造方法(積層方法)を、図 19A~19Gを参照して説明する。
図 19Aに示されているように、フレキシブル絶縁基材 271の両面に配線回 路 272が形成済みで、かつ、積層予定部分に開口(開口部 273A)が形成さ れたカバーレイヤ 273が表面に形成されているマザ一ボード FPC270に、所 定形状に外形加工された片面配線回路付き樹脂基材 261 A、 261 B、 261 Cを順に位置合わせしてピミット状に重ね合わせる。
次に、真空熱プレス機により、マザ一ボード FPC270、樹脂基材 261 A、 2 61 B、 261Cを、真空度 1 kPa以下の下で一括プレスし図 19Bに示されてい るような多層化部分 280を含む基板が形成される。また、一括プレスと共に、 マザ一ポ一ド FPC70、樹脂基材 261 A、 261 B、 261 Cを、 150°C~190°C で、約 1時間加熱し導電性ペーストを本硬化させる。これにより、作業の効率 化及び、繰り返し加熱による下層部の樹脂劣化を防止することが出来る。
なお、各樹脂基材 261 A、 261 B、 261 Cを位置合わせする際は、ピン用 の穴を開けるスペースが必要になるピンァライメント方式よりも、画像認識に よる位置合わせが望ましい。
ついで、図 19Gに示されているように、マザ一ボード FPC270のカバ一レイ ャ 273と多層化部分 280との隙間、および多層化部分 280の表面の一部 およびカバーレイヤ 273の表面の一部を被覆するよう、印刷法によってソル ダーレジスト 274を塗布し、硬化させることで、多層配線板 290が形成され W
16 る。
図 1 9A乃至図 1 9Gに示す工程を繰り返すことで、図 1 5に示す先述の多層 配線板が作成される。
第 2実施形態に係る多層配線基板は、少なくとも以下の特徴を有する。
( 1 )第 1面を有するマザ一ボードプリント配線板 21 0と、前記第 1面に貼り合 わされた、所定形状に外形加工された片面配線回路付き第 1基材板 221 A と、前記第 1基材板の表面に貼り合わされた、所定形状に外形加工された 片面配線回路付き第 2基材板 221 Bと、を有する多層配線板であって、 前記第 1基材板は、マザ一ボードプリン卜配線板上の配線と、第 1基材板上 の配線とを電気的に接続する第 1インナビア 225を有し、
前記第 2基材板は、第 1基材板上の配線と、第 2基材板上の配線とを電気 的に接続する第 2インナビア 225を有し、且つ、
前記マザ一ボードプリント配線板の法線方向から見て、該配線板の第 1面 に貼り合わされた第 1基材板 221 Aの外形 229の内側に、前記第 1基材板 の表面に貼り合わされた第 2基材板 221 Bの外形 229が位置する。
(2)前記マザ一ボードプリント配線板の法線方向から見て、該第 2基材板 22 1 Bの外形 229の内側に、前記第 2基材板の表面に貼り合わされた第 3基 材板 221 Cの外形 229が位置する。
(3 )前記マザ一ボードプリント配線板の第 1面に貼り合わされた第 1基材板 の裏面の周縁を定める第 1基材板周縁線 229は、前記マザ一ボードプリント 配線板の周縁を定めるマザ一ポードブリント周縁線 229に接すること無くそ の内側に存在する。
第 3実施形態
図 20、図 21は、第 3実施形態に係る多層配線板を示している。この多層 配線板は、マザ一ボード基板 3 1 0と、マザ一ボード基板 3 1 0の表裏の複数 箇所に、各々積層された島状の部分的多層配線基板(多層化部分) 320A、 320 B、 320C、 320 Dとを有することを特徴とする。島状とは、部分的配線 基板 320A乃至 320 Dの外辺とマザ一ボードプリント配線板 3 1 0の外辺とが 一致せず、部分的配線基板 320A乃至 320Dがマザ一ボードプリント配線板 3 1 0の外辺が区画する領域の内側に配置されている状態と定義する。また 所定形状は、マザ一ボードの設計上の要請によって決定される。
部分的多層配線基板 320A、 320B、 320C、 320Dは、予め、マザ一ボー ド基板 3 1 0の外形よりも小さい所定形状に外形加工された複数枚の多層配 線板用片面回路基板 330をマザ一ボード基板 3 1 0の表裏に一括積層した ものである。この実施形態では、部分的多層配線基板 320A、 320B、 320 C、 320Dのすべてが 2層になっている。
多層配線板用片面回路基板 330は、絶縁性基材 33 1と、絶縁性基材 33 1の一方の面に形成された導電性パターン 332と、絶縁性基材 331の他方 の面に貼り合わせられた接着層 333と、絶縁性基材 33 1と接着層 333とを 貫通して形成されたインナビアホールによる層間導通部 334とを有する。
多層配線板用片面回路基板 330は、フエノール樹脂系やエポキシ樹脂系 によるリジットプリント配線板、あるいはポリエステル樹脂系やポリイミド樹脂 系によるフレキシブル配線板の何れでも構成することができる。多層配線板 用片面回路基板 330の絶縁性基材 33 1自身が層間接着性を有するならば、 接着層 333を省略できる。
部分的多層配線基板 320A、 320B、 320C、 320Dの多層配線板用片 面回路基板 330のうち、最外層の多層配線板用片面回路基板 330の絶縁 性基材 331の表面は、ソルダーレジスト 335によって被覆されている。
部分的多層配線基板 320A、 320B、 320C、 320Dの各々の最外層の 多層配線板用片面回路基板 330に、バンプ 351によって電子部品 350が 実装されている。これにより、両面多層'両面実装の回路基板が得られる。 マザ一ボード基板 3 1 0は、絶縁性基材 3 1 1の一方の面に導電性パターン 3 1 2を有する主片面回路基板である。マザ一ボード基板 3 1 0は、絶縁性基 材 3 1 1の少なくとも 1箇所(この実施形態では 2箇所)を部分的に除去され、 絶縁性基材 3 1 1の除去部分 3 1 9において導電性パターン 3 1 2の裏面が露 出している。そして、絶縁性基材 31 1の他方の面の側(裏面側)から、部分 的多層配線基板 320C、320Dの多層配線板用片面回路基板 330が導電 性パターン 31 2の裏面露出部 3 1 2 Bに導通接続された形態で積層され、部 分的多層配線基板 320C、 320Dが構成されている。
なお、部分的多層配線基板 320A、 320Bの多層配線板用片面回路基板 330は、絶縁性基材 3 1 1の一方の面(表面)に、導電性パターン 3 1 2の表 面露出部 3 1 2Aに導通接続された形態で積層され、部分的多層配線基板 3 20A、 320 Bが構成されている。
マザ一ボード基板 3 1 0も、フエノール樹脂系やエポキシ樹脂系によるリジット プリント配線板、あるいはポリエステル樹脂系やポリイミド樹脂系によるフレキ シブル配線板の何れでも構成することができる。
マザ一ボード基板 3 1 0の表面はカバーレイヤ 3 1 8によって被覆されている。 また、カバーレイヤ 3 1 8と部分的多層配線基板 320A、 320Bとの隙間部に はソルダーレジスト 3 1 7が塗布充填されている。
以下、上記説明した本実施形態に係る多層配線基板を構成する回路基板 の製造方法の一つを、図 22〜図 25を参照して説明する。
図 22A~22Eは、マザ一ボード基板 310の製造工程を示している。図 22A に示されているように、出発材として、汎用の片面銅張ポリイミド基材(片面 導電体張積層板) 360が使用される。片面銅張ポリイミド基材 360は、ポリ イミドフイルムによる絶縁性基材 311の一方の面にのみ導電層としての銅箔 316を有する片面銅張積層板(CCL)である。
ここでは、基板の耐熱性、誘電特性を考慮し、絶縁基材としてポリイミドを 選んだもので、もちろん、ガラスクロス、ガラスマット、合成繊維などの基材と 熱硬化性樹脂からなる鋼張フエノール基板、銅張紙エポキシ基板、鋼張紙ポ リエステル基板、銅張ガラスエポキシ基板、銅張力ラスポリイミド基板などを使 用してもよい。また、基材を組み合わせない形として、銅張ポリエステル基板、 銅張ポリエーテルイミド基板、銅張液晶ポリマ基板などを使用してもよい。
まず、導電性パターン形成工程として、片面銅張ポリイミド基材 360の銅箔
316にエッチングレジストをラミネートし、配線パターンを露光、現像する。そ の後、塩化第 2銅浴によって露出している銅をエッチングし、導電性パターン
312が形成される。次いで、エッチングレジストを除去し、図 22Bに示されて いるような片面回路基板 361が形成される。
図 22Gに示されているように、片面回路基板 361の表面(上面)には、導 電性パターン 312を保護するために、多層配線板用片面回路基板 330を積 層する部分(表面側多層化部分) 314を予め開口させたカバーレイヤ 318が 設けられる。カバ一レイヤ 318としては、ソルダ一レジスト等を使用してもよ い。
つぎに、絶縁性基材除去工程として、図 22Dに示されているように、片面回 路基板 361の両面にエッチングレジスト 362がラミネートされ、銅箔面側(表 面側)を全面露光、ポリイミド面側(裏面側)に開口パターンが露光、現像さ れる。
その後、ポリイミドによる絶縁性基材 311が酸素プラズマあるいは強アル力 リ水溶液などを用いてエッチングされる。エッチング完了後に、エッチングレジ スト 362が除去される。これにより、図 22Eに示されているように、片面回路 基板 361の絶縁性基材 311が部分的に所定面積除去され、絶縁性基材 3 11の除去部分(裏面側多層化部分) 319に導電性パターン 312の裏面 31 2Bが露出したマザ一ボード基板 310が形成される。
なお、絶縁性基材 311に除去部分 319を設ける絶縁性基材除去工程は、 絶縁性基材 311の裏面側からレーザビームするレーザ加ェによって行うこと もできる。 図 23は、マザ一ポ一ド基板 3 1 0の模式的な平面図であり、図 22 Eは、図 2 3の X X Π - X X Πに沿った断面図である。
次に、図 24A〜24 Fを参照しながら、本実施形態に係る多層配線板用片 面回路基板 330の製造工程を説明する。図 24Aに示されているように、出 発材として、汎用の片面銅張ポリイミド基材(片面導電体張積層板) 370を 用思する。
片面銅張ポリイミド基材 370は、マザ一ボード基板 3 1 0用の片面銅張ポリ イミド基材 360と同様のものであり、ポリイミドフイルムによる絶縁性基材 33 1 の一方の面にのみ導電層としての銅箔 336を有する片面銅張積層板(CC L)である。
なお、マザ一ボード基板 3 1 0の絶縁性基材 3 1 1と多層配線板用片面回路 基板 330の縁性基材 33 1は、熱的、機械的観点から、同じ材料によって構 成されていることが望ましい。
まず、図 24Bに示されているように、片面銅張ポリイミド基材 370の銅箔 33 6を、マザ一ボード基板作成と同様にエッチングし、導電性パターン 332を形 成する。
ついで、図 24Cに示されているように、絶縁性基材 33 1の導電性パターン 3 32とは反対側の面に熱可塑性ポリイミドを熱プレス機によって貼り合わせ、 接着層 333が形成される。接着層 333としては、他に、フエノール樹脂、フエ ノキシ樹脂、ポリイミド樹脂、キシレン樹脂もしくはこれらの 2種類以上の混合 樹脂、ポリエーテルイミド樹脂、液晶ポリマ、ポリアミド樹脂なども使用すること ができる。
次に、図 24Dに示されているように、層間接続したい任意の位置に、接着 層 333側からレーザを照射し、絶縁性基材 33 1と接着層 333を貫通して銅 箔(導電性パターン 332 )に接する穴(バイァホール) 337が形成される。 次に、図 24Eに示されているように、穴 337に熱硬化性の銀ペーストを印 刷法等によって穴埋め充填し、層間導通部 334を完成させる。穴 37に穴埋 め充填する導電性ペーストは、金、銅、ニッケル、炭素粉末、もしくはこれらの 合金粉末、混合粉末とフヱノール樹脂、ポリエステル樹脂、エポキシ樹脂、ポ リイミド樹脂などのバインダ成分とを混合して調整された導電性組成物でもよ い。
尚、導電性ペース卜の印刷'充填には、メタルマスクを用いた印刷法や、マ スキングフイルムを用いた印刷法ゃデイスペンザによる充填法が適用できる。 次に、銀ペーストを印刷した積層基材 37 1をオーブンにて加熱し、銀ペース トを乾燥させる。 次に、積層基材 371を、点線 Cで示されている如く、マザ一ボード基板 310 の外形より小さい外形に外形加工するために金型でプレスすることで、図 24 Fに示されているように、所望の大きさの多層配線板用片面回路基板 330が 形成される。この外形加工は、多層配線板用片面回路基板 30がカバーレイ ャ 318の表面側多層化部分(開口部) 314や絶縁性基材(開口部) 311の 除去部分 319に入り込めるよう、これらの開口と概略同一の寸法か、これら 開口より少し小さい寸法に設定される。
次に、上記製造工程を経て作成された、マザ一ボード基板 310及び多層配 線板用片面回路基板 330の積層工程を、図 25A〜25Gを参照しな力ら説 明する。上記工程で製造された多層配線板用片面回路基板 330を複数枚 用意し、図 25Aに示されているように、マザ一ボード基板 310の導電性バタ ーン 312側(表面側)の表面側多層化部分 314と、絶縁性基材 311の裏面 側の除去部分 319の各々に、各々所定枚数の多層配線板用片面回路基 板 330を位置合わせする。位置合わせが終了した後に、各部材を重ね合わ せ、真空プレス機により加熱加圧し、図 25Bに示されているような両面積層 の回路基板 380が形成される。
なお位置合わせには、ガイド穴のスペースを設ける必要があるピンァライメ ント方式よりも、画像認識による位置合わせが望ましい。
次に、図 25Cに示されているように、マザ一ボード基板 310のカバ一レイヤ 318と多層化部分の隙間および多層化部分の表面の一部を被覆するように 印刷法によってソルダーレジス卜 317、335を塗布し、硬化させた。
最後に、電子部品を実装するために露出した導電性パターン 332に金等 の貴金属 338により被覆し、両面実装可能な多層配線基板が形成される。 上述した回路基板は、以下の特徴、効果を有する。
(1)片面配線板をマザ一ボード基板として使用した場合、両面の多層化ゃ両 面実装ができないという問題も解決して片面配線板をマザ一ボード基板 310、 すなわち、主片面回路基板として使用するから、両面回路基板を用いた場合 と異なり、導電性パターンの形成において片面の導電層はほとんど除去する ようなことが生じず、材料、資源の無駄が削減できる。また、スルーホール形 成など、複雑な製造工程を必要としない。
(2)片面配線板をマザ一ボード基板 310として使用するため、マザ一ボード 基板 310がフレキシブル基板の場合、多層化しない部分の屈曲性が向上し、 屈曲性の優れた高密度両面部分多層配線板を得ることができる。
(3)部分多層配線板、すなわち、多層配線板用片面回路基板 330は、部分 多層配線部分の大きさに外形加工されたものを用いるから、部分多層配線 部分の基板も、マザ一ボード基板 3 1 0と同じ大きさのものを用いてマザーボ ード基板 3 1 0の外形加工時にマザ一ボード基板 3 1 0の外形と同じ外形に打 ち抜く場合に比して多層配線板用片面回路基板 330の材料量が少なくてす み、材料の無駄を削減できる。
この発明による回路基板は、上述したような両面積層のものに限られること はな 図 26に示されているように、マザ一ボード基板 3 1 0の導電性パターン 3 1 2や、絶縁性基材 3 1 1の除去部分 31 9に、電子部品 350がフリップチッ プ式に直接実装されていてもよい。絶縁性基材 3 1 1の除去部分 31 9に対す る電子部品 350の実装は、導電性パターン 3 1 2の裏面露出部 3 1 2 Bに導 通接続された形態で行われる。
第 4実施形態
次に、本発明の第 4実施形態を、図面を参照して説明する。
図 27、図 28は、本発明に係る多層配線板の第 4実施形態を示す。この多 層配線板は、マザ一ボード配線板のような中継基板 41 0と、中継基板 41 0 の表裏両面の各々の特定箇所に、部分多層化基板 430を積層することによ リ形成された部分多層部 420A、 420 Bとを有する。
中継基板 41 0は、層間接着層を兼ねた絶縁性基材 41 1の片面(上面 41 OA)に配線パターンをなす導電層(導体ランド部を含む) 41 2を有する片面 配線回路付き基材により構成されている。層間接着層を兼ねた絶縁性基材 41 1の材料としては、熱硬化性ポリイミド、熱可塑性ポリイミド、熱硬化機能 を付与された熱可塑性ポリイミド、液晶ポリマ、エポキシ樹脂等がある。
絶縁性基材 41 1の配線パターンをなす導電層面(上面 41 OA)には、層間 接着層としても機能する絶縁樹脂層 41 3が形成されている。絶縁樹脂層 41 3は、絶縁性基材 41 1の材料と同等の材料により構成されていてよい。 中継基板 41 0には、絶縁性基材 41 1と絶縁樹脂層 41 3の各々に、ビアホ ール 41 4、 41 6による層間導通部 41 5、 41 7が形成されている。層間導通 部 41 5、 41 7は、ビアホール 41 4、 41 6に導電性ペーストを穴埋め充填した もので構成することができる。
絶縁性基材 41 1の導電層面とは反対側の面、すなわち裏面 41 0Bと、絶 縁樹脂層 41 3の表面(上面 41 3A)の各々に、予め所定形状に外形加工さ れた部分多層化用基板 430が層間導通部 41 5あるいは 41 7によって中継 基板 41 0の配線パターンをなす導電層 41 2と導通関係で積層されている。 部分多層化用基板 430も、中継基板 41 0と同様に、層間接着層を兼ねた 絶縁性基材 431の片面に配線パターンをなす導電層(導体ランド部を含む) 432を有する片面配線回路付き基材により構成されている。部分多層化用 基板 430には、絶縁性基材 43 1にビアホール 433による層間導通部 434 が形成されている。層間導通部 434も、ビアホール 433に導電性ペーストを 穴埋め充填したもので構成することができる。
部分多層化用基板 430は、中継基板 41 0の上面 41 OA側、すなわち、部 分多層部 420Aでは、配線パターンをなす導電層 432を下向きにして複数 枚積層され、中継基板 41 0の裏面 4 1 0 B側、すなわち、部分多層部 420 B では、配線パターンをなす導電層 432を上向きにして複数枚積層され、それ ぞれ層間の層間接着層を兼ねた絶縁性基材 4 1 1あるいは絶縁樹脂層 41 3、 絶縁性基材 43 1によって接着されている。すなわち、部分多層化用基板 43 0は、中継基板 41 0の上側と下側の各々において、配線パターンをなす導電 層 432の側を中継基板 4 1 0側に対向させて積層されている。
部分多層部 420A、 420Bの各々の最外層をなす部分多層化用基板 430 の絶縁性基材 43 1の表面 430Aに、配線パターンをなす導電層 435と部品 実装用の導体ランド部 436が形成されている。
上述の構造により、絶縁性基材 41 1の片面にのみ銅箔等の導電層を有す る積層材料を出発材として用いても、中継基板 41 0の表裏両面の任意の部 位を部分的に多層化でき、両面実装が可能になる。また、予め所定形状に 外形加工された部分多層化用基板 430を用いることにより、余計な多層化 部分を設けることがなくなり、工程数、材料費を削減できる。
つぎに、本実施形態に係る多層配線板に使用されるの回路付き基板の製 造方法を、図 29A〜図 3 1を參照しながら説明する。
図 29A乃至 29 Eは中継基板 41 0の製造工程を示す。図 29Aに示すように、 出発材料として、汎用の片面銅張ポリイミド基材(片面導電体張積層板) 45 0が使用される。片面銅張ポリイミド基材 450は、加熱により接着性を示すポ リイミドフィルムによる絶縁性基材 41 1の片面にのみ導電層としての銅箔 45 1を有する片面銅張積層板(CCL)である。なお、銅箔のないポリイミド基材を 出発材料としてアディティブ法、セミアディティブ法によって導電層を形成され た積層板も用いることもできる。
まず、片面銅張ポリイミド基材 450の銅箔 45 1にエッチングレジストをラミネ —卜され、配線パターンを露光、現像される。その後、塩化第 2銅浴によって 露出している銅をエッチングし、導電層(導体パターン) 41 2が形成される。次 いで、エッチングレジストが除去され、図 29 Bに示すような片面配線回路付き 基材 452が形成される。
つぎに、図 29Gに示すように、絶縁性基材 41 1の配線パターンをなす導電 層面(上面 41 0A)に、層間接着層を兼ねた絶縁樹脂層 41 3が形成される。 絶縁樹脂層 41 3は、絶縁性基材 4 1 1の材料と同等のポリイミドフイルムによ リ構成されてよく、フィルム状のものを用いることにより、加熱プレスや真空加 熱プレスによる圧着、ラミネート、真空ラミネートにより、絶縁性基材 41 1の上 面 41 OAの貼り合わせることができる。また、樹脂材料の前駆体ワニスを用 いることにより、カーテンコートやスピンコートによるコーティングによって絶縁 樹脂層 4 1 3を形成することもできる。
つぎに、図 29 Dに示すように、層間接続を行いたい任意の位置に、絶縁性 基材 41 1側から UV-YAGレーザや炭酸ガスレーザ等を照射し、絶縁性基材 1 1を貫通して銅箔(配線パターンをなす導電層 41 2)の裏面に接するビアホ ール 41 4を形成する。また、層間接続を行いたい任意の位置に、絶縁樹脂 層 41 3側から UV-YAGレーザや炭酸ガスレーザ等を照射し、絶縁樹脂層 4 1 3を貫通して銅箔(配線パターンをなす導電層 41 2 )の上面に接するビアホ ール 41 6が形成される。
この穴あけは、レーザ加工以外に、絶縁性基材 41 1、絶縁樹脂層 41 3に パターンニングされたエッチングレジストを形成し、絶縁性基材 41 1、絶縁樹 脂層 41 3をエッチングすることにより、ビアホール 41 4、 41 6を形成してもよ い。
つぎに、図 29 Eに示されているように、ビアホール 41 4、 41 6に、導電性べ 一ストとして、熱硬化性の銀ペースト 41 8、 41 9を印刷法等によって穴埋め 充填し、層間導通部 41 5、 41 7が形成される。これにより、中継基板 4 1 0が 形成される。なお、ビアホール 41 4、 41 6に穴埋め充填する導電性ペースト は、銀ペースト以外に、銅ペースト、銅粉表面を銀で被覆した導電性フイラを 含む導電性ペースト等でもよい。
中継基板 41 0は、層間導通部 41 5、 41 7以外の配線パターンをなす導電 層 41 2を絶縁樹脂層 41 3によって被覆されているから、配線パターンをなす 導電層 4 1 2を保護するカバーレイヤを設ける工程を省略できる。
図 30は部分多層化用基板 430を示す。部分多層化用基板 430は、中継 基板 41 0の出発材料と同等の汎用の片面銅張ポリイミド基材を出発材料と し、エッチングによる配線パターンをなす導電層 432の形成、レーザ加工等に よるビアホール 433の形成、ビアホール 433に対する銀ペースト 437の穴埋 め充填による層間導通部 434の形成により、製造される。
部分多層化用基板 430は、図 30に示されているように、中継基板 41 0に 対する積層前に、部分多層部 420A、 420 Bの平面形状に合わせた所定形 状に外形加工(プレス打ち抜き)されている。
図 3 1は、上記工程で製造された部分多層化用基板 430の積層工程を示 す。図 3 1 Aに示すように、中継基板 41 0の絶縁樹脂層 4 1 3の上面 41 3Aと、 絶縁性基材 41 1の裏面 4 1 O Bの各々の特定領域に、各々所定枚数の所定 形状に外形加工された部分多層化用基板 430を、図示しないァライメントマ ーク、基準穴、回路パターン等を用いて位置合わせした後に、重ね合わせ、さ らに、表裏の最外層用の銅箔 437を上側(表面側)と下側(裏面側)の各々 の絶縁性基材 43 1の表面 430Aに配置する。なお、部分多層化用基板 43 0は、中継基板 4 1 0の上側と下側の各々において、配線パターンをなす導電 層 432の側を中継基板 41 0側に対向させて積層する。
そして、図 3 1 Bに示すように、真空キュアプレス機やキュアプレス機を用いて 高温高圧で加熱圧着し、一括で多層化する。
最後に、図 3 1 Cに示すように、表裏の最外層用の銅箔 437の各々をエッチ ングすることによって配線パターンをなす導電層 435と部品実装用の導体ラ ンド部 436が形成される。これにより、部分多層部 420A、 420 Bを有する多 層配線板が完成する。
最外層の配線パターンをなす導電層 435、部品実装用の導体ランド部 43 6は、図 32に示すような回路形成用転写テープ 460を用いて形成することも できる。回路形成用転写テープ 460は、キャリアフィルム 46 1の片面に、配 線パターンをなす導電層 435や部品実装用の導体ランド部 436をエッチング 等によって剥離可能に形成されているものである。
回路形成用転写テープ 460は、図 33Aに示すように、銅箔 437に代えて、 上側(表面側)と下側(裏面側)の各々の絶縁性基材 43 1の表面 430Aに、 配線パターンをなす導電層 435、部品実装用の導体ランド部 436を、絶縁 性基材 43 1の表面 430Aの側にして位置決め配置される。そして、図 33 Bに 示されているキュア後に、図 33Gに示されているように、キャリアフィルム 46 1 を除去する。
これにより、前述の実施形態と同等の多層配線板が完成する。この実施形 態では、キュアにより、最外層の配線パターンをなす導電層 435、部品実装 用の導体ランド部 436が図 33 Cに示すように、部分多層化用基板 430の絶 縁性基材 43 1に押し込まれるから、部分多層部 420A、420 Bの表層が平 滑になる利点がある。
図 34、図 35は、本実施形態に係るその他の多層化工程を示す。
この実施形態では、表裏の最外層部材として、図 34に示すように、絶縁性 基材 47 1の片面に最外層の配線パターンをなす導電層や部品実装用の導 体ランド部 47 2をエッチング等によって形成された最外層用部分多層化用基 板 470を用いる。最外層用部分多層化用基板 470は、多層化用基板 430 と同じように、所定形状に外形加工されているが、層間導通部を一切有さな い。
外層用部分多層化用基板 470は、図 35Aに示すように、銅箔 437に代え て、上側(表面側)と下側(裏面側)の各々の絶縁性基材 431の表面 430A に、配線パターンをなす導電層や部品実装用の導体ランド部 47 2を絶縁性 基材 43 1の表面 430Aの側にして位置決め配置され、図 35Bに示すように、 一括積層される。
この後に、図 35Cに示すように、表裏の各々の外層用部分多層化用基板 470の所定位置に、絶縁性基材 47 1を貫通して導体ランド部 472に連通開 口する部品実装用のコンタクトホール 473を形成する。これにより、部分多層 部 420A、 420 Bを有する多層配線板が完成する。
コンタクトホール 473の形成は、所望のコンタクトホール開口部以外を耐薬 品性のレジストで保護し、絶縁性基材 47 1だけを溶融させるエツチャントによ るエッチングにより行うこことができる。また、 UV-YAGレーザや炭酸ガスレー ザ等よるレーザ加工によってコンタクトホール 473を形成することもできる。
この実施形態では、部分多層部 420A、 420 Bの表層の配線パターンをな す導電層が絶縁性基材 47 1により被覆されるから、部分多層部 420A、 42 O Bの表層の配線パターンをなす導電層を保護するカバーレイヤを別途設け る必要がないという利点がある。また、部品実装用の導体ランド部 472が図 33 Cに示すように、部分多層化用基板 430の絶縁性基材 43 1に押し込まれ るから、部分多層部 420A、420 Bの表層が平滑になる利点も得られる。 第 4実施形態一変形例
図 36は、この発明による多層配線板のもう一つの実施形態を示している。 この多層配線板は、マザ一ボード配線板のような中継基板 41 1 0と、中継基 板 41 1 0の表裏両面の各々の特定箇所に、部分多層化基板 41 30を積層 することにより形成された部分多層部 41 20A、 4 1 20 Bとを有する。
中継基板 41 1 0は、ポリイミド等による絶縁性基材 41 1 1の片面(上面 41 1 OA)に配線パターンをなす導電層(導体ランド部を含む) 41 1 2を有する片 面配線回路付き基材により構成されている。絶縁性基材 41 1 1の他方の面 には層間接着層 41 4 1が形成され、絶縁層が絶縁性基材 41 1 1と層間接着 層 41 41とによる 2層構造になっている。層間接着層 41 41の材料としては、 熱硬化性ポリイミド、熱可塑性ポリイミド、熱硬化機能を付与された熱可塑性 ポリイミド、液晶ポリマ、エポキシ樹脂等がある。
絶縁性基材 41 1 1の配線パターンをなす導電層面(上面 4 1 1 OA)には、層 間接着層を兼ねた絶縁樹脂層 41 1 3が形成されている。絶縁樹脂層 41 1 3 は、層間接着層 4141の材料と同等の材料により構成されていてよい。
中継基板 4110には、絶縁性基材 4111および層間接着層 4141と、絶縁 樹月旨層 4113の各々に、ビアホール 4114、 4116による層間導通部 4115、 4117力形成されてし、る。層間導通部 4115、 4117は、ビアホール 4114、 4116に導電性ペーストを穴埋め充填したもので構成することができる。
層間接着層 4141の絶縁性基材 4111とは反対側の表面、すなわち裏面 4110Bと、絶縁樹脂層 4113の表面(上面 4113A)の各々に、予め所定形 状に外形加工された部分多層化用基板 4130が層間導通部 4115あるい は 4117によって中継基板 4110の配線パターンをなす導電層 4112と導通 関係で積層されている。
部分多層化用基板 4130も、中継基板 4110と同様に、絶縁性基材 413 1の片面に配線パターンをなす導電層(導体ランド部を含む) 4132を有する 片面配線回路付き基材により構成されている。絶縁性基材 4131の他方の 面には層間接着層 4142が形成されている。部分多層化用基板 4130には、 絶縁性基材 4131および層間接着層 4142にビアホール 4133による層間 導通部 4134が形成されている。層間導通部 4134も、ビアホール 4133に 導電性ペーストを穴埋め充填したもので構成することができる。
部分多層化用基板 4130は、中継基板 4110の上面 4113A側、すなわち、 部分多層部 4120Aでは、配線パターンをなす導電層 4132を下向きにして 複数枚積層され、中継基板 4110の裏面 4110B側、すなわち、部分多層部 4120Bでは、配線パターンをなす導電層 4132を上向きにして複数枚積層 され、それぞれ層間の層間接着層 4141、4142あるいは絶縁樹脂層 4113 によって接着されている。すなわち、部分多層化用基板 4130は、中継基板 4110の上側と下側の各々において、配線パターンをなす導電層 4132の側 を中継基板 4110側に対向させて積層されている。
部分多層部 4120A、 4120Bの各々の最外層をなす部分多層化用基板 4 130の層間接着層 4142の表面 4130Aに、配線パターンをなす導電層 41 35と部品実装用の導体ランド部 4136が形成されている。
上述の構造により、絶縁性基材 4111の片面にのみ銅箔等の導電層を有 する積層材料を出発材として用いても、中継基板 4110の表裏両面の任意 の部位を部分的に多層化でき、両面実装が可能になる。また、予め所定形 状に外形加工された部分多層化用基板 4130を用いることにより、余計な多 層化部分を設けることがなくなり、工程数、材料費を削減できる。
つぎに、上記説明した本発明の変形例に使用する多層配線板の製造方法 を、図 37〜39を参照して説明する。 図 37A乃至 37Eは、中継基板 4110の製造工程を示す。図 37Aに示すよ うに、出発材料として、汎用の片面銅張ポリイミド基材(片面導電体張積層 板) 4150を用意する。片面銅張ポリイミド基材 4150は、ポリイミドフィルム による絶縁性基材 4111の片面にのみ導電層としての銅箔 4151を有する 片面銅張積層板(CCL)である。
まず、片面銅張ポリイミド基材 4150の銅箔 4151にエッチングレジストをラ ミネートし、配線パターンを露光、現像する。その後、塩化第 2銅浴によって露 出している銅をエッチングし、導電層(導体パターン) 4112を形成する。次い で、エッチングレジス卜を除去し、図 37Bに示すような片面配線回路付き基材 4152を得る。
つぎに、図 37Gに示すように、縁性基材 4111の配線パターンをなす導電 層面(上面 411 OA)とは反対の面に層間接着層 4141を、絶縁性基材 411 1の配線パターンをなす導電層面(上面 411 OA)に層間接着層を兼ねた絶 縁樹脂層 4113を各々形成する。絶縁樹脂層 4113は、熱可塑性ポリイミド フィルム等により構成されてよく、フィルム状のものを用いることにより、加熱プ レスや真空加熱プレスによる圧着、ラミネート、真空ラミネートにより、絶縁性 基材 4111の上面 411 OAの貼り合わせることができる。また、樹脂材料の前 駆体ワニスを用いることにより、カーテンコートやスピンコートによるコーティン グによって絶縁樹脂層 4113を形成することもできる。
つぎに、図 37Dに示すように、層間接続したい任意の位置に、層間接着層 4141側から UV-YAGレーザや炭酸ガスレーザ等を照射し、層間接着層 41 41と絶縁性基材 4111を貫通して銅箔(配線パターンをなす導電層 4112) の裏面に接するビアホール 4114を形成する。また、層間接続したい任意の 位置に、絶縁樹脂層 4113側から UV-YAGレーザや炭酸ガスレーザ等を照 射し、絶縁樹脂層 4113を貫通して銅箔(配線パターンをなす導電層 4112) の上面に接するビアホール 4116が形成される。
つぎに、図 37Eに示すように、ビアホール 4114、 4116に熱硬化性の銀ぺ 一スト 4118, 4119を印刷法等によって穴埋め充填し、層間導通部 4115、 4117を完成させる。これにより、中継基板 4110が完成する。
この変形例でも、中継基板 4110は、層間導通部 4115、 4117以外の配 線パターンをなす導電層 4112を絶縁樹脂層 4113によって被覆されている から、配線パターンをなす導電層 4112を保護するカバーレイヤを設けるェ 程を省略できる。
図 38は部分多層化用基板 4130を示す。部分多層化用基板 4130は、 中継基板 4110の出発材料と同等の汎用の片面銅張ポリイミド基材を出発 材料とし、層間接着層 41 42の形成、エッチングによる配線パターンをなす導 電層 41 32の形成、レーザ加工等によるビアホール 41 33の形成、ビアホー ル 41 33に対する銀ペースト 41 37の穴埋め充填による層間導通部 41 34の 形成により、製造される。
部分多層化用基板 41 30は、図 38に示すように、中継基板 4 1 1 0に対す る積層前に、部分多層部 41 20A、 4 1 20 Bの平面形状に合わせた所定形 状に外形加工(プレス打ち抜き)されている。
図 39は、上記説明した部分多層化用基板 41 30の積層工程を示す。図 3 9Aに示すように、中継基板 4 1 1 0の絶縁楦 t fl旨層 4 1 1 3の上面 41 1 3Aと、絶 縁性基材 41 1 1の裏面 41 1 O Bの各々の特定領域に、各々所定枚数の所 定形状に外形加工された部分多層化用基板 4 1 30を、図示しないァライメン トマーク、基準穴、回路パターン等を用いて位置合わせした後に、重ね合わ せる。さらに、表裏の最外層用の銅箔 41 37を上側(表面側)と下側(裏面 側)の各々の層間接着層 41 42の表面 41 30Aに配置する。なお、部分多層 化用基板 41 30は、中継基板 41 1 0の上側と下側の各々において、配線パ ターンをなす導電層 4 1 32の側を中継基板 41 1 0側に対向させて積層する。 そして、図 39 Bに示すように、真空キュアプレス機やキュアプレス機を用いて 高温高圧で加熱圧着し、一括で多層化する。
最後に、表裏の最外層用の銅箔 41 37の各々をエッチングすることによって 配線パターンをなす導電層 41 35と部品実装用の導体ランド部 41 36が形 成される。これにより、部分多層部 41 20A、 41 20 Bを有する多層配線板が 完成する。
この変形例でも、最外層の配線パターンをなす導電層 41 35、部品実装用 の導体ランド部 41 36は、図 32、図 33に示されている回路形成用転写テー プ 460と同等の回路形成用転写テープを用いて形成することもできる。また、 図 34、図 35に示すような外層用部分多層化用基板 470と同等の外層用部 分多層化用基板を用い、その外層用部分多層化用基板に部品実装用のコ ンタク卜ホールがあけられている構造にすることもできる。 産業上の利用可能性
本発明によれば、マザ一ボードプリント配線板に、予め所定形状に外形加 ェがなされた少なくとも 1枚の配線回路付き基材が貼り合わせされ、それらが 少なくとも 1箇所でインナビアホールによって電気的に接続されている。配線 回路付き基材の外形はマザ一ボードプリント配線板の外形より小さく、配線 回路付き基材がマザ一ボードプリン卜配線板上で島状をなしているから、より 高い配線自由度をえることができ、材料コストの削減、基板容量の縮小を達 成することができる。
また本発明によれば、マザ一ボードプリント配線板に、予め所定形状に外 形加工がなされた少なくとも 1枚の片面配線回路付き基材が貼り合わせされ、 それらが少なくとも 1箇所でインナビアホールによって電気的に接続されてい る。片面配線回路付き基材の外形はマザ一ボードプリント配線板の外形より 小さぐ片面配線回路付き基材がマザ一ボードプリント配線板上で島状をな しているから、より高い配線自由度をえることができ、材料コストの削減、基板 容量の縮小を達成することができる。
しかも、マザ一ボードプリント配線板上に積層された片面配線回路付き基 材は、マザ一ボードプリント配線板側の第 1基材の外形の内側に、該第 1基 材上に貼り合わせられている第 2基材の外形が位置するように位置決めされ、 ビラミット状に積層されているから、マザ一ボードプリント配線板を屈曲させる 際に、マザ一ポープリン卜配線板と片面配線回路付き基板との層間、積層さ れた片面配線回路付き基板同士の層間にかかる応力を分散緩和させること ができ、高い耐屈曲強度(耐剥離強度)が得られ、多層フレキシブルプリント 配線板(FPC)の特徴である良屈曲性が活かされる。
また本発明によれば、主片面回路基板の絶縁性基材の少なくとも 1箇所 が部分的に除去され、その除去部分においては導電性パターンの裏面が露 出し、主片面回路基板の絶縁性基材の他方の面の側から、電子部品を導 電性パターンの裏面露出部に導通接続された形態で実装、あるいは およ ぴ、層間導通部と絶縁性基材の片面に導電性パターンを有する多層配線板 用片面回路基板を導電性パターンの裏面露出部に導通接続された形態で 積層することができる。そして、主片面回路基板の絶縁性基材の一方の面に も、電子部品を実装、あるいは および、多層配線板用片面回路基板を積 層することで、両面実装の回路基板が得られる。
また本発明によれば、中継基板の導電層面側に層間接着層を兼ねた絶縁 樹脂層が形成され、絶縁性基材に形成したビアホールに充填された導電性 物質による層間導通部と、絶縁樹脂層に形成したビアホールに充填された 導電性物質による層間導通部とを有するから、絶縁性基材の片面にのみ銅 箔等の導電層を有する積層材料を出発材として用いても、中継基板の表裏 両面の任意の部位を部分的に多層化でき、両面実装が可能になる。

Claims

請求の範囲
1 . 多層配線板であって、
マザ一ボードプリント配線板と、
前記マザ一ボード配線板に貼りあわされる予め所定形状に外形加工がなさ れた少なくとも 1枚の配線回路付き基材と、を具備し、
前記マザ一ボード配線板と前記配線回路付き基材とが少なくとも 1箇所で インナビアホールによって電気的に接続されていることを特徴とするもの。
2. 請求項 1記載の多層配線板であって、前記配線回路付き基材の外形が 前記マザ一ボードプリン卜配線板の外形より小さく形成されるとともに、前記 配線回路付き基材が前記マザ一ボードプリント配線板上で島状に配置され ることを特徴とするもの。
'
3.請求項 1または 2記載の多層配線板であって、前記外形加工済みの複数 枚の配線回路付き基材が積層されていることを特徴とするもの。
4.請求項 1〜3の何れか 1項記載の多層配線板であって、前記配線回路付 き基材は、絶縁層と、前記絶縁層の片面に形成された配線回路を具備する 片面配線回路付き基材であることを特徴とするもの。
5. 請求項 1〜4の何れか 1項記載の多層配線板であって、前記マザ一ポー ドブリン卜配線板の前記絶縁層が可撓性樹脂により構成されていることを特 徵とするもの。
6.請求項 1〜5の何れか 1項記載の多層配線板であって、前記配線回路付 き基材の前記絶縁層が可撓性樹脂により構成されていることを特徴とするも の。
7 .請求項 1〜6の何れか 1項記載の多層配線板であって、前記マザ一ポー ドブリント配線板の前記絶縁層と前記配線回路付き基材の絶縁層とが同じ 材料によって構成されていることを特徴とするもの。
8.請求項 1〜7の何れか 1項記載の多層配線板であって、前記マザ一ボー ドブリント配線板及び前記配線回路付き基材を被覆するカバー層が形成さ れていることを特徴とするもの。
9.請求項 1〜7の何れか 1項記載の多層配線板であって、前記マザ一ポー ドブリント配線板に、前記配線回路付き基材が配置される箇所に開口部を 有するカバー層が形成されていることを特徴とするもの。
1 0. 請求項 9記載の多層配線板であって、前記カバー層の前記開口部にお いて前記カバー層と前記配線回路付き基材との隙間に露出する前記マザ一 ボードプリント配線板の前記配線回路が当該配線回路より貴なる金属によつ て被覆されていることを特徴とするもの。
1 1 . 請求項 9記載の多層配線板であって、前記カバー層の開口部において 前記カバー層と前記配線回路付き基材との隙間に露出する前記マザ一ポー ドブリント配線板の表面を被覆する第 2のカバー層が形成されていることを特 徵とするもの。
1 2. 請求項 1〜7の何れか 1項記載の多層配線板であって、前記配線回路 付き基材のうち、前記マザ一ボードプリント配線板と接触する配線回路付き 基材の前記絶縁層が前記マザ一ポ一ドプリント配線板を被覆するカバー層と しても機能することを特徴とするもの。
1 3. 請求項 1〜1 2記載の多層配線板であって、前記配線回路付き基材の 前記インナビアホールには層間導通のための導電性ペーストが充填されてい ることを特徴とするもの。
1 4. 請求項 1 3記載の多層配線板であって、前記配線回路付き基材の前記 導電層に前記インナビアホールと連通する小孔が設けられていることを特徴 とするもの。
1 5. 多層配線板の製造方法であって、
マザ一ボードプリント配線板の表面あるいは および裏面に、所定形状に外 形加工された配線回路付き基材を貼り合わせる工程、
を備えていることを特徴とするもの。
1 6. 多層配線板の製造方法であってさらに、
マザ一ボードプリント配線板の表面あるいは および裏面に、配線回路形成 する工程と、
バイァホールを形成する工程と、
所定形状に外形加工された配線回路付き基材を貼り合わせる工程、 を備えていることを特徴とする方法。
1 7 . 請求項 1 5または 1 6記載の多層配線板の製造方法であって、前記配 線回路付き基材は前記マザ一ボードプリント配線板の外形より小さい外形に 外形加工されていることを特徴とするもの。
1 8.請求項 1 5 ~ 1 7の何れか 1項記載の多層配線板の製造方法であって、 前記配線回路付き基材をマザ一ボードプリン卜配線板に貼り合わせる工程の 前に、マザ一ボードプリント配線板に、前記配線回路付き基材の貼り合わせ 部位を開口させたカバー層を形成する工程をさらに含むことを特徴とする方 法。
1 9 . 請求項 1 5 ~ 1 8の何れか 1項記載の多層配線板の製造方法であって、 前記配線回路付き基材をマザ一ボードプリント配線板に貼り合わせる工程の 後に、前記マザ一ボードプリント配線板および前記配線回路付き基材を被覆 するカバー層を形成する工程を更に含むことを特徴とする方法。
20. 多層配線板であって、
マザ一ボードブリント配線板と、
前記マザ一ボードプリント配線板に 2枚以上積層して貼りあわせられる片面 配線回路付き基材と、を具備し、
前記マザ一ポー卜プリント配線板と前記片面配線回路付き基材との少なく とも 1箇所がインナビアによって互いに電気的に接続され、
積層された前記 2枚以上の片面配線回路付き基材は、前記マザ一ボード プリン卜配線板側の第 1基材の外形の内側に、該第 1基材上に貼り合わせら れている第 2基材の外形が位置するように位置決めされることを特徴とするも の。
21 . 請求項 20記載の多層配線板であって、
前記片面配線回路付き基材の外形が前記マザ一ボードプリント配線板の 外形より小さく構成され、かつ前記片面配線回路付き基材の外辺が基材積 層方向で見て前記マザ一ボードプリント配線板の外辺と一致する部位を含ま ず、前記片面配線回路付き基材が前記マザ一ボードプリント配線板上で島 状をなすように配置されていることを特徴とするもの。
22. 請求項 20または 2 1記載の多層配線板であって、
前記マザ一ボードプリント配線板の絶縁層が可撓性樹脂により構成されて いることを特徴とするもの。
23. 請求項 20〜22の何れか 1項記載の多層配線板であって、
前記片面配線回路付き基材の絶縁層が可撓性樹脂により構成されている ことを特徴とするもの。
24.請求項 20〜23の何れか 1項記載の多層配線板であって、
前記マザ一ボードプリント配線板の絶縁層と前記片面配線回路付き基材 の絶縁層とが同じ材料によって構成されていることを特徴とするもの。
25. 請求項 20 ~ 24の何れか 1項記載の多層配線板であって、前記マザ一 ボードプリント配線板を被覆するカバー層が形成されていることを特徴とする もの。
26. 請求項 20〜25の何れか 1項記載の多層配線板であって、前記片面配 線回路付き基材の前記インナビアはインナビアホールには、導電性ペースト が充填され、当該導電性ペーストによって層間が導通状態になることを特徴 とするもの。
27 . 多層配線板の製造方法であって、
マザ一ボードプリント配線板の表面あるいは Zおよび裏面に、外形加工済 みの片面配線回路付き基材を貼り合わせる工程を含むことを特徴とする方 法。
28. 多層配線板の製造方法であって、
片面配線回路付き基材用の樹脂板を準備する工程と、
前記樹脂板の一面に回路部を形成する工程と、
前記樹脂板を前記一面から他面へ貫通し、前記他面から前記一面上に形 成された回路部の少なくとも一部に至るバイァホールを形成する工程と、 前記バイァホールへ導電性ペーストを充填する工程と、
前記導電性ペース卜を仮硬化する工程と、
前記各工程により製造された片面配線回路付き基材を、複数の片面配線 回路付き基材へ分割する工程と、
前記複数の片面配線回路付き基材を、マザ一ボードプリント配線板に位置 決めし、配置する工程と、
前記片面配線回路付き基材及びマザ一ボードプリント配線板を、一括プレ スにより積層すると共に、加熱し、前記導電性べ一ストを本硬化する工程と、 を備えていることを特徴とする方法。
29. 絶縁性基材の一方の面に導電性パターンを有する主片面回路基板の 前記絶縁性基材の少なくとも 1箇所が部分的に除去され、前記絶縁性基材 の除去部分において前記導電性パターンの裏面が露出し、
前記主片面回路基板の前記絶縁性基材の他方の面の側から、電子部品 が前記導電性パターンの裏面露出部に導通接続された形態で実装、あるい はノおよび、層間導通部と絶縁性基材の片面に導電性パターンを有する多 層配線板用片面回路基板が前記導電性パターンの裏面露出部に導通接 続された形態で積層されていることを特徴とする多層配線板。
30.請求項 29記載の多層配線板であって、
前記主片面回路基板の前記一方の面に、電子部品が当該主片面回路基 板の前記導電性パターンに導通接続された形態で実装され、層間導通部と 絶縁性基材の片面に導電性パターンを有する多層配線板用片面回路基板 が当該主片面回路基板の前記導電性パターンに導通接続された形態で積 層されていることを特徴とするもの。
3 1 .請求項 29または 30記載の回路基板であって、
前記主片面回路基板がフレキシブル配線板である。
32. 請求項 29〜3 1の何れか 1項記載の多層配線板であって、
前記主片面回路基板がマザ一ボード基板をなし、前記多層配線板用片面 回路基板は予め前記マザ一ボード基板の外形より小さい外形に加工されて 前記マザ一ボード基板に島状に配置されていることを特徴とするもの。
33. 多層配線板の製造方法であって、
絶縁性基材の一方の面にのみ導電層を有する片面導電体張積層板を主 片面回路基板の出発材とし、前記導電層によって導電性パターンを形成す る導電性パターン形成工程と、
主片面回路基板の前記絶縁性基材の少なくとも 1箇所を部分的に除去し、 当該絶縁性基材の除去部分に前記導電性パターンの裏面を露出させる絶 縁性基材除去工程と、
主片面回路基板の前記絶縁性基材の他方の面の側から、電子部品を前 記導電性パターンの裏面露出部に導通接続された形態で実装する裏面側 実装工程、あるいは Zおよび、層間導通部と絶縁性基材の片面に導電性パ ターンを有する多層配線板用片面回路基板を前記導電性パターンの裏面 露出部に導通接続された形態で積層する裏面側積層工程と、
主片面回路基板の前記一方の面に、電子部品を前記導電性パターンの 裏面露出部に導通接続された形態で実装する表面側実装工程、あるいは および、層間導通部と絶縁性基材の片面に導電性パターンを有する多層配 線板用片面回路基板を前記導電性パターンの裏面露出部に導通接続され た形態で積層する表面側積層工程と、
を備えていることを特徴とする方法。
34. 請求項 33記載の多層配線板の製造方法であって、
前記絶縁性基材除去工程は、エッチング加工あるいはレーザ加工により行う ことを特徴とする方法。
35. 請求項 33または 34記載の多層配線板の製造方法であって、
前記裏面側積層工程と前記表面側積層工程における複数枚の多層配 線板用片面回路基板の積層を一括積層により 1工程で行うことを特徴とする 方法。
36. 層間接着層としても機能する絶縁性基材の片面に導電層を有する片 面配線回路付き基材による中継基板の所望の領域に部分多層化用基板が 積層されている多層配線板であって、
前記中継基板は、導電層面側に形成する絶縁樹脂層と、
前記絶縁性基材に形成されたビアホールに充填された導電性物質による 層間導通部と、
前記絶縁樹脂層に形成されたビアホールに充填された導電性物質による 層間導通部とを具備し、
前記絶縁性基材の導電層面とは反対側の面と前記絶縁樹脂層の表面の 各々の所望の領域に前記部分多層化用基板が前記中継基板と導通関係 で積層されていることを特徴とするもの。
37 .絶縁性基材の片面に導電層を有し、他方の面に層間接着層を有する 片面配線回路付き基材による中継基板の特定領域に部分多層化用基板が 積層されている多層配線板であって、
前記中継基板は、導電層面側に形成された絶縁樹脂層と、
前記絶縁性基材と前記層間接着層に形成されたビアホールに充填された 導電性物質による層間導通部と、
前記絶縁樹脂層に形成したビアホールに充填された導電性物質による層 間導通部とを具備し、
前記層間接着層の表面と前記絶縁樹脂層の表面の各々の所望の領域に 前記部分多層化用基板が前記中継基板と導通関係で積層されていることを 特徴とするもの。
38.請求項 36または 37記載の多層配線板であって、
前記絶縁樹脂層は層間接着層としても機能することを特徴とするもの。
39.請求項 36〜38のいずれか 1項記載の多層配線板であって、
前記部分多層化用基板は、層間接着層を兼ねた絶縁性基材の片面に導 電層を有する片面配線回路付き基材により構成され、導電層面を前記中継 基板側にして積層され、前記中継基板の両側にある部分多層部の各々の 最外層をなす部分多層化用基板の絶縁性基材の表面に部品実装用の導 体ランド部が形成されていることを特徴とするもの。
40.請求項 36〜38のいずれか 1項記載の多層配線板であって、
前記部分多層化用基板は、絶縁性基材の片面に導電層を有し、他方の 面に層間接着層を有する片面配線回路付き基材により構成され、導電層面 を前記中継基板側にして積層され、前記中継基板の両側にある部分多層 部の各々の最外層をなす部分多層化用基板の層間接着層の表面に部品 実装用の導体ランド部が形成されていることを特徴とするもの。
4 1 .請求項 36〜38のいずれか 1項記載の多層配線板であって、 前記部分多層化用基板は、層間接着層を兼ねた絶縁性基材の片面に導 電層を有する片面配線回路付き'基材により構成され、導電層面を前記中継 基板側にして積層され、前記中継基板の両側にある部分多層部の各々の 最外層をなす部分多層化用基板の絶縁性基材に、当該最外層の部分多層 化用基板の導電層に形成されている部品実装用の導体ランド部に連通開 口する部品実装用のコンタクトホールが設けられていることを特徴とするも の。
42. 請求項 36〜38のいずれか 1項記載の多層配線板であって、
前記部分多層化用基板は、前記絶縁性基材の片面に導電層を有し、他 方の面に層間接着層を有する片面配線回路付き基材により構成され、 前記導電層面を前記中継基板側に対向するように積層され、前記中継 基板の両側にある部分多層部の各々の最外層をなす部分多層化用基板の 絶縁性基材層および層間接着層に、当該最外層の部分多層化用基板の導 電層に形成されている部品実装用の導体ランド部に連通開口する部品実装 用のコンタクトホールが設けられていることを特徴とするもの。
43. 層間接着層としても機能する絶縁性基材の片面に導電層を有する片 面配線回路付き基材による中継基板の特定領域に部分多層化用基板が稹 層されている多層配線板の製造方法であって、
絶縁性基材の片面にのみ導電層を有する積層材料を中継基板の出発材 とし、前記導電層に回路を形成する工程と、
前記中継基板の導電層面側に絶縁樹脂層を形成する工程と、
前記中継基板の前記絶縁性基材と前記絶縁樹脂層とにビアホールをあけ、 ビアホールに充填する導電性物質による層間導通部を前記絶縁樹脂層と前 記層間導通部とに形成する工程と、
少なくとも前記中継基板の前記絶縁性基材の導電層面とは反対側の面の 特定領域または前記絶縁樹脂層の表面の特定領域に予め所定形状に外 形加工されている部分多層化用基板を前記中継基板と導通関係で積層す る工程と、
を備えていることを特徴とする方法。
44.絶縁性基材の片面に導電層を有し、他方の面に層間接着層を有する 片面配線回路付き基材による中継基板の特定領域に部分多層化用基板が 積層されている多層配線板の製造方法であって、 絶縁性基材の片面にのみ導電層を有する積層材料を前記中継基板の出 発材とし、前記導 m層に回路を形成する工程と、
前記中継基板の前記絶縁性基材の他方の面に層間接着層を形成するェ 程と、
前記中継基板の導電層面側に絶縁樹脂層を形成する工程と、
前記中継基板の前記絶縁性基材および前記層間接着層と前記絶縁樹脂 層とにビアホールをあけ、ビアホールに充填する導電性物質による層間導通 部を前記絶縁樹脂層および前記層間接着層と前記層間導通部とに形成す る工程と、
少なくとも前記中継基板の層間接着層の表面の特定領域または前記絶縁 樹脂層の表面の特定領域に予め所定形状に外形加工されている部分多層 化用基板を前記中継基板と導通関係で積層する工程と、
を備えていることを特徴とする方法。
45.請求項 1記載の多層配線板で使用される前記配線回路付き基材が、 複数形成された形成用部材。
PCT/JP2003/016377 2003-01-20 2003-12-19 多層配線板およびその製造方法 WO2004066697A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/542,649 US20060180344A1 (en) 2003-01-20 2003-12-19 Multilayer printed wiring board and process for producing the same
CN200380109013.2A CN1739323B (zh) 2003-01-20 2003-12-19 多层布线板及其制造方法
FI20050767A FI122414B (fi) 2003-01-20 2005-07-19 Monikerrospiirilevy ja menetelmä sen valmistamiseksi
US12/463,708 US7886438B2 (en) 2003-01-20 2009-05-11 Process for producing multilayer printed wiring board

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2003011635A JP4195619B2 (ja) 2003-01-20 2003-01-20 多層配線板およびその製造方法
JP2003-11635 2003-01-20
JP2003-294994 2003-08-19
JP2003294994A JP2005064357A (ja) 2003-08-19 2003-08-19 多層配線板およびその製造方法
JP2003309254A JP2005079402A (ja) 2003-09-01 2003-09-01 回路基板およびその製造方法
JP2003-309254 2003-09-01
JP2003-342907 2003-10-01
JP2003342907A JP2005109299A (ja) 2003-10-01 2003-10-01 多層配線板およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10542649 A-371-Of-International 2003-12-19
US12/463,708 Division US7886438B2 (en) 2003-01-20 2009-05-11 Process for producing multilayer printed wiring board

Publications (1)

Publication Number Publication Date
WO2004066697A1 true WO2004066697A1 (ja) 2004-08-05

Family

ID=32777145

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/016377 WO2004066697A1 (ja) 2003-01-20 2003-12-19 多層配線板およびその製造方法

Country Status (3)

Country Link
US (2) US20060180344A1 (ja)
FI (1) FI122414B (ja)
WO (1) WO2004066697A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
US7246434B1 (en) * 2004-10-11 2007-07-24 Pericom Semiconductor Corp. Method of making a surface mountable PCB module
TWI277381B (en) * 2005-04-12 2007-03-21 Au Optronics Corp Double-sided flexible printed circuit board
JP2007059184A (ja) * 2005-08-24 2007-03-08 Citizen Electronics Co Ltd キーシートモジュール
JP2007067244A (ja) * 2005-08-31 2007-03-15 Sony Corp 回路基板
MY148019A (en) * 2005-09-30 2013-02-28 Sumitomo Bakelite Co Manufacturing process for a prepreg with a carrier, prepreg with a carrier, manufacturing process for a thin double-sided plate, thin double-sided plate and manufacturing process for a multilayer-printed circuit board
US20090046441A1 (en) * 2006-01-06 2009-02-19 Nec Corporation Wiring board for mounting semiconductor device, manufacturing method of the same, and wiring board assembly
JP5168838B2 (ja) * 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
US8035983B2 (en) * 2007-07-17 2011-10-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8178789B2 (en) 2007-07-17 2012-05-15 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
TWI358981B (en) * 2007-08-08 2012-02-21 Unimicron Technology Corp Method for fabricating circuit board
DE102007044602A1 (de) * 2007-09-19 2009-04-23 Continental Automotive Gmbh Multilayer-Leiterplatte und Verwendung einer Multilayer-Leiterplatte
JP5145896B2 (ja) * 2007-11-21 2013-02-20 富士通株式会社 電子装置および電子装置製造方法
JP5306634B2 (ja) * 2007-11-22 2013-10-02 新光電気工業株式会社 配線基板及び半導体装置及び配線基板の製造方法
CN102037797B (zh) * 2008-05-23 2013-11-06 揖斐电株式会社 印刷电路板及其制造方法
WO2010007704A1 (ja) * 2008-07-16 2010-01-21 イビデン株式会社 フレックスリジッド配線板及び電子デバイス
JP4730426B2 (ja) * 2008-11-19 2011-07-20 ソニー株式会社 実装基板及び半導体モジュール
DE102009006757B3 (de) * 2009-01-30 2010-08-19 Continental Automotive Gmbh Lötstopplack-Beschichtung für starrbiegsame Leiterplatten
CN102405692A (zh) * 2009-04-02 2012-04-04 松下电器产业株式会社 电路基板的控制方法及电路基板
KR101051491B1 (ko) 2009-10-28 2011-07-22 삼성전기주식회사 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
JP2011119616A (ja) * 2009-12-07 2011-06-16 Fujitsu Ltd プリント配線基板の製造方法、プリント配線基板、および電子装置
US8493747B2 (en) * 2010-02-05 2013-07-23 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
US10433414B2 (en) * 2010-12-24 2019-10-01 Rayben Technologies (HK) Limited Manufacturing method of printing circuit board with micro-radiators
JP2012142226A (ja) * 2011-01-05 2012-07-26 Fujitsu Component Ltd 伝送コネクタ用の中継基板
KR101803100B1 (ko) * 2011-01-21 2017-11-30 삼성전자주식회사 전자 기기의 다층 연성회로기판
CN103857209A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
JP5408754B1 (ja) * 2012-12-10 2014-02-05 株式会社フジクラ 多層配線基板及びその製造方法
JP5900664B2 (ja) * 2013-07-30 2016-04-06 株式会社村田製作所 多層基板および多層基板の製造方法
JP6263167B2 (ja) * 2013-09-06 2018-01-17 株式会社村田製作所 多層基板および多層基板の製造方法
KR20150125424A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 강연성 인쇄회로기판 및 강연성 인쇄회로기판의 제조 방법
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
KR102425753B1 (ko) * 2015-06-01 2022-07-28 삼성전기주식회사 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
US11483923B2 (en) 2016-03-30 2022-10-25 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Laminated component carrier with a thermoplastic structure
JP6536751B2 (ja) * 2016-08-18 2019-07-03 株式会社村田製作所 積層コイルおよびその製造方法
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
JP6637479B2 (ja) * 2017-11-16 2020-01-29 矢崎総業株式会社 電子回路基板
CN110278659B (zh) 2018-03-16 2021-09-28 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制造方法
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
JP7066528B2 (ja) * 2018-05-31 2022-05-13 日東電工株式会社 配線回路基板、その製造方法および配線回路シート
KR102173615B1 (ko) 2018-07-19 2020-11-03 스템코 주식회사 다층 회로 기판 및 그 제조 방법
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
CN110337177A (zh) * 2019-06-21 2019-10-15 广州金鹏源康精密电路股份有限公司 一种具有可承受高推力的焊盘的电路板及其制作方法
CN113365412B (zh) * 2020-03-05 2022-06-24 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制作方法
CN113692118B (zh) * 2021-08-30 2023-06-06 大连亚太电子有限公司 一种多层印刷电路板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55160452A (en) * 1979-06-01 1980-12-13 Nec Corp Hybrid integrated circuit
JPH0435092A (ja) * 1990-05-31 1992-02-05 Toshiba Corp 多層配線基板およびその製造方法
JPH0494186A (ja) * 1990-08-10 1992-03-26 Furukawa Electric Co Ltd:The 多層回路基板の製造方法
JPH07106728A (ja) * 1993-10-04 1995-04-21 Mitsui Toatsu Chem Inc リジッドフレックスプリント配線板およびその製造方法
JPH07135375A (ja) * 1993-11-10 1995-05-23 Mitsui Toatsu Chem Inc リジッドフレックス配線板およびその製造方法
JPH08139454A (ja) * 1994-11-11 1996-05-31 Toshiba Corp プリント配線板の製造方法
JPH10135595A (ja) * 1996-10-31 1998-05-22 Kyocera Corp 回路基板及びその製造方法
JP2000156564A (ja) * 1998-11-20 2000-06-06 Nec Corp プリント配線板及びその製造方法
JP2000183526A (ja) * 1998-12-11 2000-06-30 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2001024292A (ja) * 1999-07-05 2001-01-26 Nippon Mektron Ltd 可撓性回路基板の支持構造
EP1079677A2 (en) * 1999-08-26 2001-02-28 Sony Chemicals Corporation Ultrasonic manufacturing apparatus, multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards
JP2003229665A (ja) * 2002-01-31 2003-08-15 Sumitomo Bakelite Co Ltd 多層フレキシブル配線板及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2034127B (en) * 1978-10-13 1983-05-18 Matsushita Electric Ind Co Ltd Printed circuits and methods their manufacture
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
JPH06283836A (ja) 1993-03-29 1994-10-07 Canon Inc プリント基板の接続構造および接続方法
JP3445678B2 (ja) 1995-02-27 2003-09-08 シャープ株式会社 多層フレキシブルプリント配線板及びその製造方法
JPH1041635A (ja) 1996-07-23 1998-02-13 Ibiden Co Ltd 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
JP2000208667A (ja) 1999-01-14 2000-07-28 Toshiba Corp 積層基板製造方法、積層基板製造装置及び半導体装置の製造方法
JP4486196B2 (ja) 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
JP3744383B2 (ja) 2000-06-09 2006-02-08 松下電器産業株式会社 複合配線基板及びその製造方法
JP3653452B2 (ja) 2000-07-31 2005-05-25 株式会社ノース 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP2002158445A (ja) 2000-11-22 2002-05-31 Cmk Corp リジッドフレックスプリント配線板及びその製造方法
JP2002171063A (ja) 2000-12-01 2002-06-14 Sony Chem Corp 多層フレキシブル配線板
JP2001298274A (ja) 2001-03-13 2001-10-26 Matsushita Electric Ind Co Ltd 電子回路構成体
JP2003092473A (ja) 2001-07-10 2003-03-28 Fujikura Ltd 多層配線板、多層配線用基材及びその製造方法
JP2003294994A (ja) 2002-04-03 2003-10-15 Hitachi Hybrid Network Co Ltd 双方向通信光モジュール
JP4195619B2 (ja) 2003-01-20 2008-12-10 株式会社フジクラ 多層配線板およびその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55160452A (en) * 1979-06-01 1980-12-13 Nec Corp Hybrid integrated circuit
JPH0435092A (ja) * 1990-05-31 1992-02-05 Toshiba Corp 多層配線基板およびその製造方法
JPH0494186A (ja) * 1990-08-10 1992-03-26 Furukawa Electric Co Ltd:The 多層回路基板の製造方法
JPH07106728A (ja) * 1993-10-04 1995-04-21 Mitsui Toatsu Chem Inc リジッドフレックスプリント配線板およびその製造方法
JPH07135375A (ja) * 1993-11-10 1995-05-23 Mitsui Toatsu Chem Inc リジッドフレックス配線板およびその製造方法
JPH08139454A (ja) * 1994-11-11 1996-05-31 Toshiba Corp プリント配線板の製造方法
JPH10135595A (ja) * 1996-10-31 1998-05-22 Kyocera Corp 回路基板及びその製造方法
JP2000156564A (ja) * 1998-11-20 2000-06-06 Nec Corp プリント配線板及びその製造方法
JP2000183526A (ja) * 1998-12-11 2000-06-30 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2001024292A (ja) * 1999-07-05 2001-01-26 Nippon Mektron Ltd 可撓性回路基板の支持構造
EP1079677A2 (en) * 1999-08-26 2001-02-28 Sony Chemicals Corporation Ultrasonic manufacturing apparatus, multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards
JP2003229665A (ja) * 2002-01-31 2003-08-15 Sumitomo Bakelite Co Ltd 多層フレキシブル配線板及びその製造方法

Also Published As

Publication number Publication date
FI122414B (fi) 2012-01-13
US20060180344A1 (en) 2006-08-17
US7886438B2 (en) 2011-02-15
US20090217522A1 (en) 2009-09-03
FI20050767A (fi) 2005-09-16

Similar Documents

Publication Publication Date Title
WO2004066697A1 (ja) 多層配線板およびその製造方法
JP4538486B2 (ja) 多層基板およびその製造方法
JP3906225B2 (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
US20020134584A1 (en) Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JPH0575269A (ja) 多層印刷配線板の製造方法
WO1998056220A1 (fr) Plaquette de circuit simple face et procede de fabrication de ladite plaquette
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
JP2007266196A (ja) 多層プリント配線板及びその製造方法
JP2006196785A (ja) 電子部品内蔵プリント配線板及びその製造方法
JP4043115B2 (ja) 多数個取り多層プリント配線板
JPH1154934A (ja) 多層プリント配線板およびその製造方法
JP4195619B2 (ja) 多層配線板およびその製造方法
JP2005079402A (ja) 回路基板およびその製造方法
JPH08139450A (ja) 印刷配線板の製造方法
WO2004017689A1 (ja) 多層プリント配線板及びその製造方法
JP4538513B2 (ja) 多層配線板の製造方法
JPH1154926A (ja) 片面回路基板およびその製造方法
JP2001015919A (ja) 多層プリント配線板用回路基板とその製造方法および多層プリント配線板
JP2002353619A (ja) 多層配線板、多層配線用基材及びその製造方法
JP3549063B2 (ja) 印刷配線板の製造方法
JP2003229665A (ja) 多層フレキシブル配線板及びその製造方法
JP2005064357A (ja) 多層配線板およびその製造方法
JP2005109299A (ja) 多層配線板およびその製造方法
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
JPH0786749A (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN FI US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2006180344

Country of ref document: US

Ref document number: 10542649

Country of ref document: US

Ref document number: 20050767

Country of ref document: FI

WWE Wipo information: entry into national phase

Ref document number: 20038A90132

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 10542649

Country of ref document: US