CN103857209A - 多层电路板及其制作方法 - Google Patents

多层电路板及其制作方法 Download PDF

Info

Publication number
CN103857209A
CN103857209A CN201210493977.2A CN201210493977A CN103857209A CN 103857209 A CN103857209 A CN 103857209A CN 201210493977 A CN201210493977 A CN 201210493977A CN 103857209 A CN103857209 A CN 103857209A
Authority
CN
China
Prior art keywords
electric contact
layer
density
conducting wire
contact mat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210493977.2A
Other languages
English (en)
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Acer Qinhuangdao Ding Technology Co. Ltd.
Zhending Technology Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Zhending Technology Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201210493977.2A priority Critical patent/CN103857209A/zh
Priority to TW101145400A priority patent/TWI531290B/zh
Priority to JP2013233798A priority patent/JP2014107552A/ja
Priority to US14/084,502 priority patent/US20140144675A1/en
Publication of CN103857209A publication Critical patent/CN103857209A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09445—Pads for connections not located at the edge of the PCB, e.g. for flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1064—Partial cutting [e.g., grooving or incising]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一种多层电路板，包括多层基板及高密度线路基板。该多层基板包括基底层、设置于基底层一侧的第一导电线路层及依次设置于第一导电线路层上并交替排列的多层绝缘材料层及第三导电线路层，在该多层绝缘材料层和第三导电线路层内具有第一收容槽，部分该第一导电线路层露出于该第一收容槽，构成多个第一电性接触垫。高密度线路基板包括交替设置的多层高密度线路层及第三绝缘材料层，该高密度线路基板的一侧最外层的高密度线路层包括与该多个第一电性接触垫相对应的多个第三电性接触垫，该第一高密度线路基板设置于该第一收容槽内，且该多个第三电性接触垫分别与对应的第一电性接触垫电性连接。本发明进一步涉及该多层电路板的制作方法。

Description

多层电路板及其制作方法
技术领域
本发明涉及电路板技术，特别涉及包括高密度区和低密度区的多层电路板及其制作方法。
背景技术
印刷电路板因具有装配密度高等优点而得到了广泛的应用。关于电路板的应用请参见文献Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 1418-1425。
现有的高密度多层电路板中，导电线路的细线路高密度区往往集中于电路板的局部区域，有的甚至仅集中于电路板的较小的区域范围。传统的高密度多层电路板的制作方法多为对整片电路板进行加工制作，高密度区的导电线路的制作良率相对于低密度区较低，当高密度区的导电线路不良时，会导致整片电路板的不良，如此则导致电路板的制作良率较低；另外，利用高密度线路制作技术来制作低密度线路区域也会造成制造成本的增加。
发明内容
有鉴于此，有必要提供一种制作良率高且成本较低的多层电路板及其制作方法。
一种多层电路板的制作方法，包括步骤：提供多层基板，该多层基板包括基底层、设置于该基底层一侧的第一导电线路层及依次设置于该第一导电线路层上并交替排列的多层第一绝缘材料层及第三导电线路层；在该多层第一绝缘材料层和第三导电线路层内形成第一收容槽，使部分该第一导电线路层露出于该第一收容槽，构成多个第一电性接触垫；提供第一高密度线路基板，该第一高密度线路基板包括交替设置的多层第一高密度线路层及第三绝缘材料层，该第一高密度线路基板的一侧最外层的第一高密度线路层包括与该多个第一电性接触垫相对应的多个第三电性接触垫，该第一高密度线路层的线路密度大于该第一导电线路层的线路密度；及将该第一高密度线路基板设置于该多层基板的第一收容槽内，并使该多个第三电性接触垫分别与对应的第一电性接触垫电性连接，从而形成多层电路板。
一种多层电路板，包括多层基板及第一高密度线路基板。该多层基板包括基底层、设置于该基底层一侧的第一导电线路层及依次设置于该第一导电线路层上并交替排列的多层第一绝缘材料层及第三导电线路层，在该多层第一绝缘材料层和第三导电线路层内具有第一收容槽，部分该第一导电线路层露出于该第一收容槽，构成多个第一电性接触垫。该第一高密度线路基板包括交替设置的多层第一高密度线路层及第三绝缘材料层，该第一高密度线路层的线路密度大于该第一导电线路层的线路密度，该第一高密度线路基板的一侧最外层的第一高密度线路层包括与该多个第一电性接触垫相对应的多个第三电性接触垫，该第一高密度线路基板设置于该第一收容槽内，且该多个第三电性接触垫分别与对应的第一电性接触垫电性连接。
相对于现有技术，本实施例的多层电路板的制作方法中，由于将电路板的高密度线路区域制作成独立于多层基板外的高密度线路基板，然后再组装于该多层基板，当高密度线路基板线路不良时，只需丢弃不良的高密度线路基板，而无需将整个多层电路板丢弃，从而使多层电路板的制作良率增加，制作成本减少。
附图说明
图1是本发明实施例所提供的线路板的剖面示意图。
图2是在图1的线路板的相对两侧分别形成多层导电线路层和多层绝缘材料层后形成的多层基板的剖面示意图。
图3是在图2的多层基板相对两侧分别形成收容槽后剖面示意图。
图4是本发明实施例所提供的第一高密度线路基板的剖面示意图。
图5是将多个图4所示的第一高密度线路基板组装于一卷带后的平面示意图。
图6是本发明实施例所提供的第二高密度线路基板的剖面示意图。
图7是将多个图6所示的第二高密度线路基板组装于一卷带后的平面示意图。
图8是在图3的多层基板的两个收容槽内分别设置导电粘合剂后的剖面示意图。
图9是将图4和图6的第一和第二高密度线路基板分别设置于图8中的多层基板的两个收容槽内后的剖面示意图。
图10是在图3的多层基板的两个收容槽内分别设置各向异性导电膜后的剖面示意图。
图11是在图3的多层基板的两个收容槽内分别设置导电焊接剂后的剖面示意图。
主要元件符号说明
电路基板 10
基底层 11
第一导电线路层 12
第二导电线路层 13
第一表面 111
第二表面 112
第三导电线路层 14
第一绝缘材料层 15
第四导电线路层 16
第二绝缘材料层 17
导电通孔 18
导电盲孔 19
多层基板 20
第一高密度线路区 21
第一低密度线路区 22
第二高密度线路区 23
第二低密度线路区 24
第一收容槽 201
第一电性接触垫 25
第二收容槽 202
第二电性接触垫 26
第一高密度线路基板 27
第一高密度线路层 28
第三绝缘材料层 29
第一导电孔 30
第三电性接触垫 282
第一卷带 31
第一防焊层 292
第四电性接触垫 284
第二高密度线路基板 32
第二高密度线路层 33
第四绝缘材料层 34
第二卷带 35
第二防焊层 342
第六电性接触垫 334
导电粘合层 36
防焊结构 363
多层电路板 40
第二导电孔 37
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1至图11，本发明实施例提供一种多层电路板的制作方法，该多层电路板的制作方法包括以下步骤。
第一步，请参阅图1，提供一电路基板10，包括基底层11及形成于该基底层11的相对两表面的第一导电线路层12和第二导电线路层13。
该基底层11包括相对的第一表面111和第二表面112，该第一导电线路层12和第二导电线路层13分别形成于该第一表面111和第二表面112，该第一导电线路层12和第二导电线路层13可采用影像转移制程及蚀刻制程来形成。
第二步，请参阅图2，在该电路基板10的第一导电线路层12一侧采用层压制程形成多层第一绝缘材料层15和第三导电线路层14，该第一绝缘材料层15与该第三导电线路层14交替设置，该第一导电线路层12与其相邻的第三导电线路层14之间及相邻的第三导电线路层14之间分别通过该第一绝缘材料层15相间隔；在该电路基板10的该第二导电线路层13一侧采用层压制程形成多层第二绝缘材料层17和第四导电线路层16，该第二绝缘材料层17与该第四导电线路层16交替设置，该第二导电线路层13与其相邻的第四导电线路层16之间及相邻的第四导电线路层16之间分别通过该第二绝缘材料层17相间隔，该第一导电线路层12、第二导电线路层13、第三导电线路层14及第四导电线路层16通过导电通孔18和导电盲孔19实现层间电连接，从而形成多层基板20。
该多层基板20的基底层11的相对两侧均包括高密度线路区和低密度线路区，其中，与该基底层11的第一表面111相邻的一侧包括第一高密度线路区21及第一低密度线路区22，与该基底层11的第二表面112相邻的一侧包括第二高密度线路区23及第二低密度线路区24。本实施例中，该第一高密度线路区21及第二高密度线路区23未设置导电线路。可以理解的是，该多层第三导电线路层14和第一绝缘材料层15、及多层第四导电线路层16和第二绝缘材料层17也可以通过其它制程制作形成，并不限于本实施例的层压制程。
第三步，请参阅图3，去除该多层基板20的第一高密度线路区21的多层第一绝缘材料层15，形成第一收容槽201，部分该第一导电线路层12从该第一收容槽201露出以构成多个第一电性接触垫25；去除该第二高密度线路区23的多层第二绝缘材料层17，形成第二收容槽202，部分该第二导电线路层13从该第二收容槽202露出以构成多个第二电性接触垫26。
去除该多层第一绝缘材料层15和第二绝缘材料层17可采用激光切割或机械切割的方式。可以理解，当该第一高密度线路区21和第二高密度线路区23设置有导电线路时，应将对应的导电线路一并去除。
第四步，请参阅图4和图5，提供第一高密度线路基板27，该第一高密度线路基板27包括交替设置的多层第一高密度线路层28及第三绝缘材料层29，该多层第一高密度线路层28通过设置于多层第三绝缘材料层29内的多个第一导电孔30电连接。该第一高密度线路基板27其中一最外层的第一高密度线路层28部分暴露以构成多个第三电性接触垫282，该第三电性接触垫282与该第一电性接触垫25的数量及位置相对应。
该多层第一高密度线路层28的布线密度远远大于该第一导电线路层12和第二导电线路层13的布线密度。如图5所示，该第一高密度线路基板27制作完成后组装于第一卷带31上，多个该第一高密度线路基板27组装于一第一卷带31上，以方便后续通过高速贴片机将第一卷带31上的第一高密度线路基板27贴装于该多层基板20内。该第一高密度线路基板27可通过但并不限于层压制程形成。本实施例中，该第一导电孔30为导电盲孔。本实施例中，该第一高密度线路基板27的远离该第三电性接触垫282的最外层第三绝缘材料层29为第一防焊层292，该第一防焊层292部分覆盖与其相邻的第一高密度线路层28，部分从该第一防焊层292露出的最外层第一高密度线路层28构成第四电性接触垫284，该第四电性接触垫284用于焊接电子元件，如电阻、电容、芯片等。
第五步，请参阅图6和图7，提供第二高密度线路基板32，该第二高密度线路基板32包括交替设置的多层第二高密度线路层33及第四绝缘材料层34，该多层第二高密度线路层33通过设置于多层第四绝缘材料层34内的第二导电孔37电连接。该第二高密度线路基板32其中一最外层的第二高密度线路层33部分暴露以构成多个第五电性接触垫332，该第五电性接触垫332与该第二电性接触垫26的数量及位置相对应。
该多层第二高密度线路层33的布线密度远远大于该第一导电线路层12和第二导电线路层13的布线密度。如图7所示，该第二高密度线路基板32制作完成后组装于第二卷带35上，多个该第二高密度线路基板32组装于一第二卷带35上，以方便后续通过高速贴片机将第二卷带35上的第二高密度线路基板32贴装于该多层基板20内。该第二高密度线路基板32可通过但并不限于层压制程形成。本实施例中，该第二导电孔37为导电盲孔。本实施例中，该第二高密度线路基板32的远离该第五电性接触垫332的最外层第四绝缘材料层34为第二防焊层342，该第二防焊层342部分覆盖与其相邻的第二高密度线路层33，部分从该第二防焊层342露出的最外层第二高密度线路层33构成第六电性接触垫334，该第六电性接触垫334用于焊接电子元件，如电阻、电容、芯片等。
第六步，请参阅图8，在多层基板20的第一收容槽201内的第一电性接触垫25和第二收容槽202内的第二电性接触垫26的端面分别形成导电粘合层36。本实施例中，该导电粘合层36通过印刷导电银胶或导电铜胶形成。
可以理解，如图10所示，该导电粘合层36也可以为各向异性导电膜361。同样可以理解，如图11所示，该导电粘合层36还可以为导电焊接剂层362如锡膏，在本实施方式中，在形成该导电焊接剂352之前，可先在第一电性接触垫25和第二电性接触垫26的***形成防焊结构363，然后再通过印刷工艺将导电焊接剂层362形成于该第一电性接触垫25和第二电性接触垫26的端面。
第七步，请参阅图9，将该第一高密度线路基板27连接固定于该第一收容槽201内，且该多个第三电性接触垫282分别与对应的第一电性接触垫25通过对应的导电粘合层36电性连接，及将该第二高密度线路基板32连接固定于该第二收容槽202内，且该多个第五电性接触垫332分别与对应的第二电性接触垫26通过对应的导电粘合层36电性连接，从而形成多层电路板40。
由于在第四步和第五步中，该第一高密度线路基板27和第二高密度线路基板32分别组装于第一卷带31和第二卷带35上，该第一卷带和第二卷带35装设于高速贴片机（图未示），因此，在本步骤中，该第一高密度线路基板27可通过高速贴片机将第一高密度线路基板27和第二高密度线路基板32分别贴附于该第一收容槽201内的第一电性接触垫25和该第二收容槽202内的第二电性接触垫26。高速贴片机的数量一般为两个，当第一高密度线路基板27贴装完毕后，贴装了第一高密度线路基板27的多层基板20退出第一个高速贴片机并翻转，然后进入第二个高速贴片机，进行贴装第二高密度线路基板32。
在该第一高密度线路基板27和第二高密度线路基板32组装完毕后，第一高密度线路基板27和第二高密度线路基板32的最外侧表面可凸出于或齐平于该多层基板20的对应相邻的最外层表面，也可相对于该多层基板20对应相邻的最外层表面向内凹进。该第一收容槽201和第二收容槽202的内壁分别与该第一高密度线路基板27和第二高密度线路基板32之间的空隙可以填充树脂也可不填充。
实际生产中，第一至三步及第六至七步的制程中，电路基板10常包括多个连接在一起的线路板单元，在第七步制作形成多个多层电路板40后，再进行切割制程，形成多个分离的多层电路板40。本实施例中为便于描述，电路基板10及多层基板40分别仅绘出其中一个。
可以理解，该多层电路板40也可以不设置第四导电线路层16、第二绝缘材料层17及第二高密度线路基板32，即仅在一侧设置高密度线路基板，并不以本实施例为限。
如图9所示，本实施例的多层电路板40包括电路基板10、多层第三导电线路层14、多层第一绝缘材料层15、多层第四导电线路层16、多层第二绝缘材料层17、第一高密度线路基板27及第二高密度线路基板32。
该电路基板10包括基底层11及形成于该基底层11相对两表面的第一导电线路层12和第二导电线路层13，多层第一绝缘材料层15和该多层第三导电线路层14依次间隔层叠设置于该电路基板10的第一导电线路层12一侧，该多层第二绝缘材料层17和多层第四导电线路层16依次间隔层叠设置于该电路基板10的第二导电线路层13一侧。该多层第一绝缘材料层15开设有第一收容槽201，部分该第一导电线路层12露出于该第一收容槽201，构成多个第一电性接触垫25；该多层第二绝缘材料层17开设有第二收容槽202，部分该第二导电线路层13露出于该第二收容槽202，构成多个第二电性接触垫26。
该第一高密度线路基板27包括交替设置的多层第一高密度线路层28及第三绝缘材料层29，该多层第一高密度线路层28通过设置于多层第三绝缘材料层29内的多个第一导电孔30电连接。该第一高密度线路基板27其中一最外层的第一高密度线路层28部分暴露，构成多个第三电性接触垫282，该第三电性接触垫282与该第一电性接触垫25的数量及位置相对应；该第一高密度线路基板27的远离该第三电性接触垫282的最外层第三绝缘材料层29为第一防焊层292，该第一防焊层292部分覆盖与其相邻的第一高密度线路层28，部分从该第一防焊层292露出的最外层第一高密度线路层28构成第四电性接触垫284，该第四电性接触垫284用于焊接电子元件，如电阻、电容、芯片等。
该第二高密度线路基板32包括交替设置的多层第二高密度线路层33及第四绝缘材料层34，该多层第二高密度线路层33通过设置于多层第四绝缘材料层34内的第二导电孔37电连接。该第二高密度线路基板32其中一最外层的第二高密度线路层33部分暴露构多个第五电性接触垫332，该第五电性接触垫332与该第二电性接触垫26的数量及位置相对应。该第二高密度线路基板32的远离该第五电性接触垫332的最外层第四绝缘材料层34为第二防焊层342，该第二防焊层342部分覆盖与其相邻的第二高密度线路层33，部分从该第二防焊层342露出的最外层第二高密度线路层33构成第六电性接触垫334，该第六电性接触垫334用于焊接电子元件，如电阻、电容、芯片等。
该多层第一高密度线路层28和该多层第二高密度线路层33的线路密度远远大于该第一导电线路层12和第二导电线路层13的线路密度。该第一高密度线路基板27和第二高密度线路基板32分别设置于该第一收容槽201和第二收容槽202内，且该第一高密度线路基板27的多个第三电性接触垫282通过导电粘合层36分别与该多个第一电性接触垫25电连接，该第二高密度线路基板32的多个第五电性接触垫332通过导电粘合层36分别与该多个第二电性接触垫26电连接。该导电粘合层36可以为但不限于导电铜胶、导电银胶、各向异性导电膜、导电焊接剂如锡膏等。该第一高密度线路基板27与该第一收容槽201的内壁之间的空隙以及该第二高密度线路基板32与该第二收容槽202之间的空隙可以填充树脂。
相对于现有技术，本实施例的多层电路板40的制作方法中，由于将电路板的高密度线路区域制作成独立于多层基板20外的第一高密度线路基板27和第二高密度线路基板32，然后再组装于该多层基板20，当第一高密度线路基板27和第二高密度线路基板32线路不良时，只需丢弃不良的第一高密度线路基板27和第二高密度线路基板32，而无需将整个多层电路板40丢弃，从而使多层电路板40的制作良率增加，制作成本减少。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (11)

1.一种多层电路板的制作方法，包括步骤：
提供多层基板，该多层基板包括基底层、设置于该基底层一侧的第一导电线路层及依次设置于该第一导电线路层上并交替排列的多层第一绝缘材料层及第三导电线路层；
在该多层第一绝缘材料层和第三导电线路层内形成第一收容槽，使部分该第一导电线路层露出于该第一收容槽，构成多个第一电性接触垫；
提供第一高密度线路基板，该第一高密度线路基板包括交替设置的多层第一高密度线路层及第三绝缘材料层，该第一高密度线路基板的一侧最外层的第一高密度线路层包括与该多个第一电性接触垫相对应的多个第三电性接触垫，该第一高密度线路层的线路密度大于该第一导电线路层的线路密度；及
将该第一高密度线路基板设置于该多层基板的第一收容槽内，并使该多个第三电性接触垫分别与对应的第一电性接触垫电性连接，从而形成多层电路板。
2.如权利要求1所述的多层电路板的制作方法，其特征在于，该多层基板进一步包括设置于该基底层远离该第一导电线路层一侧的第二导电线路层及依次设置于该第二导电线路层上并交替排列的多层第二绝缘材料层及第四导电线路层。
3.如权利要求2所述的多层电路板的制作方法，其特征在于，进一步包括步骤：在该多层第二绝缘材料层和第四导电线路层内形成第二收容槽，使部分该第二导电线路层露出于该第二收容槽，构成多个第二电性接触垫；
提供第二高密度线路基板，该第二高密度线路基板包括交替设置的多层第二高密度线路层及第四绝缘材料层，该第二高密度线路基板的一侧最外层的第二高密度线路层包括与该多个第二电性接触垫相对应的多个第五电性接触垫；及
将该第二高密度线路基板设置于该多层基板的第二收容槽内，并使该多个第五电性接触垫分别与对应的第二电性接触垫电性连接，从而形成多层电路板。
4.如权利要求3所述的多层电路板的制作方法，其特征在于，该第三电性接触垫与该第一电性接触垫及第五电性接触垫与该第二电性接触垫均通过导电粘合层相互固定及电连接。
5.如权利要求4所述的多层电路板的制作方法，其特征在于，该导电粘合层为导电银胶、导电铜胶、各向异性导电膜或导电焊接剂。
6.如权利要求3所述的多层电路板的制作方法，其特征在于，该第一高密度线路基板组装于第一卷带，该第二高密度线路基板组装于第二卷带，该第一卷带和第二卷带装设于高速贴片机，该第一高密度线路基板和第二高密度线路基板通过该高速贴片机分别安装于该第一收容槽和第二收容槽内。
7.如权利要求3所述的多层电路板的制作方法，其特征在于，该第一高密度线路基板相对于该第三电性接触垫的另一侧最外层第一高密度线路层包括多个第四电性接触垫，该第二高密度线路基板相对于该第五电性接触垫的另一侧最外层第二高密度线路层包括多个第六电性接触垫，该第四电性接触垫分别用于焊接电子元件。
8.一种多层电路板，包括：
多层基板，该多层基板包括基底层、设置于该基底层一侧的第一导电线路层及依次设置于该第一导电线路层上并交替排列的多层第一绝缘材料层及第三导电线路层，在该多层第一绝缘材料层和第三导电线路层内具有第一收容槽，部分该第一导电线路层露出于该第一收容槽，构成多个第一电性接触垫；及
第一高密度线路基板，该第一高密度线路基板包括交替设置的多层第一高密度线路层及第三绝缘材料层，该第一高密度线路层的线路密度大于该第一导电线路层的线路密度，该第一高密度线路基板的一侧最外层的第一高密度线路层包括与该多个第一电性接触垫相对应的多个第三电性接触垫，该第一高密度线路基板设置于该第一收容槽内，且该多个第三电性接触垫分别与对应的第一电性接触垫电性连接。
9.如权利要求8所述的多层电路板，其特征在于，该多层基板进一步包括设置于该基底层远离该第一导电线路层一侧的第二导电线路层及依次设置于该第二导电线路层上并交替排列的多层第二绝缘材料层及第四导电线路层，该多层第二绝缘材料层和第四导电线路层内具有第二收容槽，部分该第二导电线路层露出于该第二收容槽，构成多个第二电性接触垫；该多层电路板进一步包括第二高密度线路基板，该第二高密度线路基板包括交替设置的多层第二高密度线路层及第四绝缘材料层，该第二高密度线路基板的一侧最外层的第二高密度线路层包括与该多个第二电性接触垫相对应的多个第五电性接触垫，该第二高密度线路设置于该第二收容槽内，且该多个第五电性接触垫分别与对应的第二电性接触垫电性连接。
10.如权利要求9所述的多层电路板，其特征在于，该第三电性接触垫与该第一电性接触垫及第五电性接触垫与该第二电性接触垫均通过导电粘合层相互固定及电连接，该导电粘合层为导电银胶、导电铜胶、各向异性导电膜或导电焊接剂。
11.如权利要求9所述的多层电路板，其特征在于，该第一高密度线路基板相对于该第三电性接触垫的另一侧最外层第一高密度线路层包括多个第四电性接触垫，该第二高密度线路基板相对于该第五电性接触垫的另一侧最外层第二高密度线路层包括多个第六电性接触垫，该第四电性接触垫分别用于焊接电子元件。
CN201210493977.2A 2012-11-28 2012-11-28 多层电路板及其制作方法 Pending CN103857209A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201210493977.2A CN103857209A (zh) 2012-11-28 2012-11-28 多层电路板及其制作方法
TW101145400A TWI531290B (zh) 2012-11-28 2012-12-04 多層電路板及其製作方法
JP2013233798A JP2014107552A (ja) 2012-11-28 2013-11-12 多層回路基板及びその製作方法
US14/084,502 US20140144675A1 (en) 2012-11-28 2013-11-19 Multi-layer printed circuit board and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210493977.2A CN103857209A (zh) 2012-11-28 2012-11-28 多层电路板及其制作方法

Publications (1)

Publication Number Publication Date
CN103857209A true CN103857209A (zh) 2014-06-11

Family

ID=50772271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210493977.2A Pending CN103857209A (zh) 2012-11-28 2012-11-28 多层电路板及其制作方法

Country Status (4)

Country Link
US (1) US20140144675A1 (zh)
JP (1) JP2014107552A (zh)
CN (1) CN103857209A (zh)
TW (1) TWI531290B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469705A (zh) * 2015-08-14 2017-03-01 恒劲科技股份有限公司 封装模块及其基板结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053728A1 (en) * 2010-10-20 2012-04-26 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
US10056323B2 (en) * 2014-04-24 2018-08-21 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
US10905016B2 (en) 2015-10-22 2021-01-26 AT & Austria Technologie & Systemtechnik Aktiengesellschaft Using a partially uncured component carrier body for manufacturing component carrier
CN106658967B (zh) 2015-10-30 2019-12-20 奥特斯(中国)有限公司 具有不同电荷密度的交替垂直堆叠层结构的元件载体
WO2018004686A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
CN107241857B (zh) * 2017-06-27 2019-08-13 华为技术有限公司 一种印刷电路板和通信设备
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
CN113692112B (zh) * 2021-08-30 2023-03-24 维沃移动通信有限公司 电路板和电路板的制作方法
TWI808716B (zh) * 2022-04-08 2023-07-11 欣興電子股份有限公司 具有對接結構的電路板、電路板模組及電路板製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JP2001358247A (ja) * 2000-06-14 2001-12-26 Murata Mfg Co Ltd 多層配線基板の製造方法
US20060003495A1 (en) * 2004-06-30 2006-01-05 Masahiro Sunohara Method for fabricating an electronic component embedded substrate
CN1739323A (zh) * 2003-01-20 2006-02-22 株式会社藤仓 多层布线板及其制造方法
US20060051952A1 (en) * 2004-09-09 2006-03-09 Phoenix Precision Technology Corporation Method for fabricating conductive bump of circuit board
KR20090026631A (ko) * 2007-09-10 2009-03-13 삼성전기주식회사 패키지용 기판 제조방법
KR100890217B1 (ko) * 2007-12-20 2009-03-25 삼성전기주식회사 기판 제조방법
JP2009158770A (ja) * 2007-12-27 2009-07-16 Kyocer Slc Technologies Corp 配線基板の製造方法
CN102037797A (zh) * 2008-05-23 2011-04-27 揖斐电株式会社 印刷电路板及其制造方法
KR20110131049A (ko) * 2010-05-28 2011-12-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060180344A1 (en) * 2003-01-20 2006-08-17 Shoji Ito Multilayer printed wiring board and process for producing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JP2001358247A (ja) * 2000-06-14 2001-12-26 Murata Mfg Co Ltd 多層配線基板の製造方法
CN1739323A (zh) * 2003-01-20 2006-02-22 株式会社藤仓 多层布线板及其制造方法
US20060003495A1 (en) * 2004-06-30 2006-01-05 Masahiro Sunohara Method for fabricating an electronic component embedded substrate
US20060051952A1 (en) * 2004-09-09 2006-03-09 Phoenix Precision Technology Corporation Method for fabricating conductive bump of circuit board
KR20090026631A (ko) * 2007-09-10 2009-03-13 삼성전기주식회사 패키지용 기판 제조방법
KR100890217B1 (ko) * 2007-12-20 2009-03-25 삼성전기주식회사 기판 제조방법
JP2009158770A (ja) * 2007-12-27 2009-07-16 Kyocer Slc Technologies Corp 配線基板の製造方法
CN102037797A (zh) * 2008-05-23 2011-04-27 揖斐电株式会社 印刷电路板及其制造方法
KR20110131049A (ko) * 2010-05-28 2011-12-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469705A (zh) * 2015-08-14 2017-03-01 恒劲科技股份有限公司 封装模块及其基板结构
CN106469705B (zh) * 2015-08-14 2019-02-05 恒劲科技股份有限公司 封装模块及其基板结构

Also Published As

Publication number Publication date
JP2014107552A (ja) 2014-06-09
TWI531290B (zh) 2016-04-21
US20140144675A1 (en) 2014-05-29
TW201422087A (zh) 2014-06-01

Similar Documents

Publication Publication Date Title
CN103857209A (zh) 多层电路板及其制作方法
CN103167727B (zh) 电路板及其制造方法
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
TWI466607B (zh) 具有內埋元件的電路板及其製作方法
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
US7338892B2 (en) Circuit carrier and manufacturing process thereof
US9179553B2 (en) Method of manufacturing multilayer wiring board
CN103458628A (zh) 多层电路板及其制作方法
CN103517582B (zh) 多层电路板及其制作方法
CN103906371A (zh) 具有内埋元件的电路板及其制作方法
JP2015035497A (ja) 電子部品内蔵配線板
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
US11297722B2 (en) Multi-layered circuit board
CN103313530A (zh) 软硬结合电路板的制作方法
CN104254213A (zh) 多层电路板及其制作方法
CN103327738A (zh) 软硬结合电路板及其制作方法
US20140182899A1 (en) Rigid-flexible printed circuit board and method for manufacturing same
CN103582325A (zh) 电路板及其制作方法
CN103052281A (zh) 嵌入式多层电路板及其制作方法
CN104349592A (zh) 多层电路板及其制作方法
CN103889165A (zh) 具有内埋元件的电路板及其制作方法
CN101546740B (zh) 嵌入式印刷电路板及其制造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
CN106341945B (zh) 一种柔性线路板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161205

Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China

Applicant after: Acer Qinhuangdao Ding Technology Co. Ltd.

Applicant after: Zhending Technology Co., Ltd.

Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18

Applicant before: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd.

Applicant before: Zhending Technology Co., Ltd.

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140611

WD01 Invention patent application deemed withdrawn after publication