CN102405692A - 电路基板的控制方法及电路基板 - Google Patents

电路基板的控制方法及电路基板 Download PDF

Info

Publication number
CN102405692A
CN102405692A CN2010800139669A CN201080013966A CN102405692A CN 102405692 A CN102405692 A CN 102405692A CN 2010800139669 A CN2010800139669 A CN 2010800139669A CN 201080013966 A CN201080013966 A CN 201080013966A CN 102405692 A CN102405692 A CN 102405692A
Authority
CN
China
Prior art keywords
substrate
brace
upside
circuit
peristome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800139669A
Other languages
English (en)
Inventor
北贵之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102405692A publication Critical patent/CN102405692A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种电路基板的制造方法及电路基板。本发明的电路基板的制造方法包括：制作具有开口部且在表层形成有电路和绝缘覆膜层的上侧基板的步骤；制作在表层形成有电路和绝缘覆膜层的下侧基板的步骤；制作具备贯通孔和填充在贯通孔中的导电性膏剂的基板间连接片的步骤；和将下侧基板、基板间连接片和上侧基板层叠并进行加热加压的步骤。在形成下侧基板的步骤中，下侧基板的绝缘覆膜层被形成为：在层叠了下侧基板、基板间连接片和上侧基板的情况下，绝缘覆膜层的形成端与上侧基板的开口部的端部或者基板间连接片的开口部的端部之间具有间隙。加热加压的步骤，包括使缓冲材料进入基板间连接片和上侧基板的开口部以及间隙的步骤。

Description

电路基板的控制方法及电路基板
技术领域
本发明涉及具有为了安装半导体等元件而设置的空腔构造的多层电路基板的制造方法及电路基板。
背景技术
近年来，伴随着电子设备的小型薄型化及高性能化的发展，对构成电子设备的电子电路的电路基板也要求高的布线收容性。特别是，以提高安装密度为目的，还增加了在被称为母板的多层印刷布线板上进一步安装已经安装有半导体等元件的电路基板的方式。
另外，在便携电话或数码静态相机等小型电子设备或者RF等各种模块、LED所关联的电子元件的安装中，能降低安装电子元件后的安装电路板高度的通称为LTCC(Low Temperature Co-fired Ceramics)的低温烧成层叠陶瓷基板、基于树脂成形的立体电路基板等具有空腔构造或元件内置构造的多层电路基板也备受关注。
图8A示出现有的陶瓷制的电路基板的剖视图。现有的LTCC等陶瓷基板是如图8A所示的多层电路基板。陶瓷基板通过将在陶瓷基材上形成有布线导体、被冲压的孔或成为空腔部的开口55的生料薄板(green sheet)50层叠多个并进行烧成而形成。通常，在低温烧成陶瓷的情况下在900℃以下进行烧成，在玻璃陶瓷基板的情况下在1000℃以下进行烧成。
另外，图8B示出现有的树脂制的电路基板的剖视图。在基于现有的树脂成形的立体型多层电路基板中，树脂成形是指在下侧的基板52上形成模制树脂层51并用模具等使树脂热熔融，在其表面上以镀覆等方式形成布线电路。
可是，上述陶瓷制的基板即便在低温烧成陶瓷的情况下也需要在900℃左右的高温下烧结，由此引起的生料薄板的收缩导致难以确保尺寸精度及电路精度。另外，包括空腔构造的形成，使得制造准备时间变长，制造成本也变得比较高。
此外，在通过树脂成形的方式形成空腔构造的多层电路基板的情况下，如果在成形前形成导通孔，则由于成形时树脂流动导致的导通孔变形，可能会在电路之间产生绝缘劣化、短路的问题。因此，在对所有层采用内过孔(IVH)构造的层间连接的技术中，存在工序上或构造上的课题。为了解决该课题，执行如下方法：在树脂成形后设置非贯通孔或贯通孔，通过导电性镀层或导电物质形成导通孔。可是，存在难以对应于小径孔、难以实现近年来要求的微细规格的问题。
此外，上述的陶瓷基板、基于树脂成形的电路基板的膨胀系数，与对基板进行安装搭载的母板(多层印刷布线板等)的膨胀系数的值之间相差较大，在将这些基板安装于母板的情况下大多数情况都受到种种制约。
因此，在现有技术中还开发了下述多层电路基板，即，将采用了与作为母板的多层印刷布线板实质相同的材料的多个电路基板经由半固化薄片等粘结层进行层叠，并具备空腔构造的多层电路基板。另外，作为本申请发明相关联的现有技术文献信息，例如公知专利文献1、专利文献2。
可是，在采用了上述现有的半固化薄片的多层电路基板中，虽然能够确保电路基板之间的粘结强度，但是在对这些电路基板进行加热加压时，可能会发生从作为粘结层的半固化薄片向空腔内部流出树脂的情况，导致在将元件安装于空腔时发生不良情况。由此，与上述树脂成形的电路基板同样地，由于产生了树脂流动，因此对所有层进行IVH连接在构造上及制造工序上极其困难。
特别是，具有空腔构造的基板，在其性质上要求小型薄型化以及布线设计的细线化，尤其是强烈希望缩短空腔上部的空腔壁面与该壁面附近的连接盘之间的距离以达到小型化。
图9A、图9B示出了表示现有的电路基板和电路基板的制造方法中存在的课题的剖视图。上侧基板61的挠曲量P受到上侧基板61的层构成、设计图案的残铜率等的影响，在实际的产品设计规格及现行的工序中难以自如地控制挠曲量。
对此，虽然也考虑了使粘结层的开口面积小于上侧基板的开口面积的情况，但是加上粘结层的树脂向空腔底渗出的幅度，使得空腔底的面积变小，设计上的制约的影响变大，并且由于与上述期望情况相反，因此难以作为现实的解决策略。
针对这样的要求，如图9A、图9B所示，在进行加热加压时，会发生树脂从粘结层63流出的情况，并且会发生上侧基板61产生挠曲的情况。
(现有技术文献)
专利文献1：JP特开平9-199824号公报
专利文献2：JP特开2007-59844号公报
发明内容
本发明的电路基板的制造方法包括：制作具有开口部且在表层形成有电路和绝缘覆膜层的上侧基板的步骤；制作在表层形成有电路和绝缘覆膜层的下侧基板的步骤；制作具备贯通孔和填充在贯通孔中的导电性膏剂的基板间连接片的步骤；和将下侧基板、基板间连接片和上侧基板层叠并进行加热加压的步骤。在形成下侧基板的步骤中，下侧基板的绝缘覆膜层被形成为：在层叠了下侧基板、基板间连接片和上侧基板的情况下，绝缘覆膜层的形成端与上侧基板的开口部的端部或者基板间连接片的开口部的端部之间具有间隙。加热加压的步骤，包括使缓冲材料进入基板间连接片和上侧基板的开口部以及间隙的步骤。由此，不会在上侧基板上产生挠曲，能防止从基板间连接片端面流出树脂，且能防止导通孔的孔塌陷等变形，能够有效地形成凹状空腔部以及能有效地制造具有层间连接可靠性高的所有层IVH构造的电路基板。
另外，本发明的电路基板，上侧基板与下侧基板隔着基板间连接片被层叠，所述上侧基板具有开口部且在表层具备电路和绝缘覆膜层，所述下侧基板在表层具备电路和绝缘覆膜层，所述基板间连接片具有开口部且具备层间连接用的导通孔，由上侧基板的开口部和基板间连接片的所述开口部构成空腔，基板间连接片的开口部的面积以在上侧基板的开口部的面积以上的大小形成，下侧基板的绝缘覆膜层的端部和基板间连接片的开口部的端部之间设有间隙。
由此，在空腔的底部能够确保半导体安装中的模制用树脂的流动路径的空间，能够防止从外界吸湿。由此，能够维持或提高高温高湿下的电绝缘性，能提高半导体安装的可靠性。
如上所述，本发明通过在下侧基板的绝缘覆膜层的形成端与空腔壁面之间设置空隙，从而能够防止上侧基板的挠曲，能够提高平坦度(cavitycoplanarity)，能够缓和导通孔(via)或连接盘的配置等在设计上的制约。由此，能够得到提高半导体等元件安装的效率的效果以及能够提高元件安装步骤的生产率的效果。
附图说明
图1A是表示本发明的实施方式中的电路基板的制造方法的剖视图。
图1B是表示本发明的实施方式中的电路基板的制造方法的剖视图。
图1C是表示本发明的实施方式中的电路基板的制造方法的剖视图。
图1D是表示本发明的实施方式中的电路基板的制造方法的剖视图。
图1E是表示本发明的实施方式中的电路基板的制造方法的剖视图。
图2A是表示本发明的实施方式中的电路基板的制造方法的剖视图。
图2B是表示本发明的实施方式中的电路基板的制造方法的剖视图。
图3A是表示本发明的实施方式中的电路基板和要部概略的剖视图。
图3B是表示本发明的实施方式中的电路基板的制造方法的要部概略的剖视图。
图4A是表示本发明的实施方式中的上侧基板的制造方法的剖视图。
图4B是表示本发明的实施方式中的上侧基板的制造方法的剖视图。
图4C是表示本发明的实施方式中的上侧基板的制造方法的剖视图。
图4D是表示本发明的实施方式中的上侧基板的制造方法的剖视图。
图4E是表示本发明的实施方式中的上侧基板的制造方法的剖视图。
图4F是表示本发明的实施方式中的上侧基板的制造方法的剖视图。
图5A是表示本发明的实施方式中的上侧基板的制造方法的剖视图。
图5B是表示本发明的实施方式中的上侧基板的制造方法的剖视图。
图5C是表示本发明的实施方式中的上侧基板的制造方法的剖视图。
图6A是表示本发明的实施方式中的下侧基板的制造方法的剖视图。
图6B是表示本发明的实施方式中的下侧基板的制造方法的剖视图。
图6C是表示本发明的实施方式中的下侧基板的制造方法的剖视图。
图6D是表示本发明的实施方式中的下侧基板的制造方法的剖视图。
图7A是表示本发明的实施方式中的连接薄片的制造方法的剖视图。
图7B是表示本发明的实施方式中的连接薄片的制造方法的剖视图。
图7C是表示本发明的实施方式中的连接薄片的制造方法的剖视图。
图7D是表示本发明的实施方式中的连接薄片的制造方法的剖视图。
图7E是表示本发明的实施方式中的连接薄片的制造方法的剖视图。
图7F是表示本发明的实施方式中的连接薄片的制造方法的剖视图。
图7G是表示本发明的实施方式中的连接薄片的制造方法的剖视图。
图7H是表示本发明的实施方式中的连接薄片的制造方法的剖视图。
图8A是表示现有的电路基板的剖视图。
图8B是表示现有的电路基板的剖视图。
图9A是表示现有的电路基板和电路基板的制造方法中存在的课题的剖视图。
图9B是表示现有的电路基板和电路基板的制造方法中存在的课题的剖视图。
具体实施方式
(实施方式1)
在本实施方式中，首先说明本实施方式中的电路基板的基本构造，然后说明构成本实施方式中的电路基板的要素及其他事项。
图1E是本实施方式的电路基板的剖视图。在作为层叠基板的下侧基板2上，重叠了作为具有空腔11的层叠基板的上侧基板1。
首先，利用图1A～E、图2A、图2B说明基本的制造工序。图1A～E是表示本实施方式中的电路基板的制造方法的电路基板的剖视图。
如图1A所示，制作在表层形成有电路的上侧基板1和下侧基板2。上侧基板1和下侧基板2都具备在贯通孔23中填充了导电性膏剂24的导通孔，经由导通孔对两面表层的电路进行层间连接。
然后，如图1B所示，制作在贯通孔中填充了导电性膏剂24的基板间连接片3。此时，基板间连接片3的绝缘树脂处于半固化状态(下面记为B阶段状态)。
上侧基板1及基板间连接片3分别是在包含各自中央部的区域中具有一定面积的开口部5及开口部6的构造。具备粘结层4的基板间连接片3用不同于上侧基板1及下侧基板2的材料构成。另外，基板间连接片3，具备在B阶段状态的基板材料中形成的贯通孔内填充了导电性膏剂的导通孔，具有粘结基板和层间的电连接的功能。
另外，关于上侧基板1、下侧基板2、基板间连接片3的构成及准备这些部件用的制造方法的详细内容见后述。
接着，如图1C所示，按照下侧基板2、基板间连接片3、上侧基板1的顺序进行层叠，并进行加热加压(真空热压)而成形固化。由此，经由基板间连接片3粘结下侧基板2和上侧基板1，从而如图1D所示形成多层电路基板10。上侧基板1的开口部5及基板间连接片3的开口部6在相同位置的上下方向上以大致相同的大小构成，成为电路基板10的空腔11部分。
然后，如图1E所示，在除了上侧基板1的表面的连接电极等的一部分电路图案之外的区域，选择性形成作为绝缘覆膜层的阻焊层(solderresist)7，然后对露出的导体实施镀镍及镀金。即，在除了上侧基板1和下侧基板2的表面一部分之外的区域选择性形成绝缘覆膜层的步骤之后，进行在露出的表面形成镀金层的步骤。
另外，在本例中，虽然由图1E所示的步骤进行了上侧基板1的阻焊层7的形成，但是也可由图1A的准备步骤形成，其详细内容见后述。
此外，关于由图1C的热压进行的加热加压步骤，由于存在开口部5、6，优选特别是上侧隔着图2A所示的缓冲材料(cushioning material)8由图2B所示的SUS板8b进行夹持，来进行上述加热加压步骤。
另外，优选缓冲材料8的流动性低于B阶段状态的基板间连接片3的树脂的流动性，作为缓冲材料8应用在表层具备脱模层8a的硅橡胶或丁基橡胶等。
上述缓冲材料8在图1C的步骤中的真空热压装置升温的过程中流动，如图2B所示被加压注入到开口部5、6的空洞部(空腔11)，对被层叠物的整个面均匀加压。另外，也可使用在脱模层8a和硅橡胶或丁基橡胶等之间具备流动性材料的缓冲材料。此外，也可利用具备与开口部5、6容积大致相同的体积的凸部的模具进行加热加压。
本实施方式的电路基板，如图3A的表示电路基板和电路基板的制造方法的要部概略的剖视图所示，作为下侧基板2的绝缘覆膜层的阻焊层7被形成为：其形成端7a在与上侧基板1的开口部5的端部5a或者基板间连接片3的开口部6的端部6a之间具有间隙R。即，在阻焊层7的形成端7a与空腔壁面之间具备空隙(间隙R)。
另外，本实施方式的电路基板的制造方法，如图3B的要部详细概要图所示，在进行加热加压的步骤中，使缓冲材料进入到间隙R中来进行。
此外，在图3B中，缓冲材料8施加给上侧基板1、下侧基板2、基板间连接片3以及阻焊层7的压力如箭头所示。
如图3B所示，在阻焊层7的形成设计中在空腔11的底部设有空间，从而能够产生缓冲薄片进入空腔11底部壁面的情况。其结果，通过抑制基板间连接片3的树脂流出从而能够控制形状，能够产生与上侧基板1的挠曲或变形相反方向的反作用力分量(箭头)，从而能够抑制空腔11的挠曲。
另外，优选将构成空腔11壁面的基板间连接片3的开口部的面积设置得比上侧基板1的开口部的面积大。通过调整基于基板间连接片3的开口部的面积及阻焊层7的形成区域的间隙R的设计值，能够调整缓冲薄片的进入量，也能够控制空腔的高度。
此外，上述间隙R也可选择性设置。即，在上侧基板1及基板间连接片3的端部6a正下方的下侧基板2布设了电路图案的情况下，需要用于覆盖这些部件的阻焊层7。这种情况下，通过只在电路图案部分及其附近形成阻焊层7，在不存在电路图案的部分形成因间隙R引起的空隙，同样能够得到上述效果。
通过这些设计上的调整，能够使挠曲量为0，从而能够消除挠曲或变形。
(i)对上侧基板1的说明
下面说明在图1的步骤中用到的上侧基板1的构成与工序。图4、图5是表示本实施方式中的上侧基板的制造方法的电路基板的剖视图。
首先，在图4A中，使用半固化薄片21(以下称为半固化片21)作为基板材料。半固化片21是作为300×250mm、厚度约100μm的B阶段状态的基板材料的半固化薄片(以下称为半固化片)。半固化片21例如采用使玻璃织物的基材浸渍热固化性环氧树脂后的复合材料等，也能被用于被称为母板的印刷布线板。在半固化片21的两面设有脱模膜22a、22b。脱模膜22a、22b是在单面上涂覆了Si系脱模剂的厚度约12μm的塑料板，例如使用聚对苯二甲酸乙二醇酯(Poly Ethylene Terephthalate)。
然后，如图4B所示，在两面粘结有脱模膜22a、22b的半固化片21的规定位置处，利用激光加工法等形成贯通孔23。
接着，如图4C所示，对贯通孔23填充导电性膏剂24。作为填充方法，利用印刷机(未图示)将导电性膏剂24直接印刷到脱模膜22a、22b上，由此进行填充。此时，脱模膜22a、22b发挥印刷掩模的作用和防止污染半固化片21表面的作用。
接着，如图4D所示，从半固化片21的两面剥离脱模膜22a、22b。
接着，如图4E所示，以用金属箔25a、25b夹持半固化片21的方式进行层叠。
接着，如图4F所示，以热压的方式对整个面进行加热加压，使半固化片21固化。此时，导电性膏剂24被压缩，使得两面的金属箔25a和金属箔25b电连接。
然后，如图5A所示，通过选择性蚀刻铜箔等金属箔25a和金属箔25b，从而得到了形成有电路图案26的两层的电路基板20。
之后，如图5B所示，在包括中央部的区域形成一定面积(10mm×10mm)的开口部5。开口部5的形成方法有：在图5A的步骤中选择性蚀刻中央部的金属箔25a、25b之后以激光加工的方式进行切断去除的方法、通过模具进行冲压加工的方法、或者通过立铣刀的切削加工进行的方法等。
此外，也可将图5B所示的形成有开口部5的电路基板20作为图1A的步骤中用到的上侧基板1。可是，作为更优选的方式，最好将如图5C所示那样形成了作为绝缘覆膜层的阻焊层7的电路基板作为上侧基板1。这样，上侧基板1为平面状态的阶段，能够通过形成阻焊层确保制造步骤上的容易性和提高生产率。
(ii)对下侧基板2的说明
下面，说明在图1A的步骤中用到的下侧基板2的构成与步骤。图6A～图6D是用于表示制造方法的下侧基板的剖视图。
首先，如图6A所示，准备利用图4A～图4F、图5A～图5C的步骤形成的两层的电路基板20。
然后，准备2片图4D所示状态的半固化片31和2片金属箔35。其中，图4D状态的半固化片31如上述，经由图4A～图4D的步骤制造而成。如图6D所示，在定位台(未图示)上载置金属箔35和半固化片31，在其上将电路基板20作为内层用的核心基板进行层叠，然后进一步层叠半固化片31、金属箔35。将他们临时粘结起来制作成层叠构成物。
然后，如图6C所示，通过热压的方式对整个面进行加热加压，使上述层叠构成物成形固化，以粘结半固化片31、金属箔35和电路基板20来形成多层结构。此时，导电性膏剂34被压缩，使得表面和背面的金属箔35通过导电性膏剂34而与内层的电路基板20的电路图案电连接。
接着，如图6D所示，通过以蚀刻等方式选择性去除金属箔35，来形成电路图案36。
接着，在相当于上侧基板1的开口部及空腔的底部的下侧基板2上，选择性形成作为绝缘覆膜层的阻焊层7。用图3A、图3B的要部概略图进行说明。
本实施方式的阻焊层7，在前述的图1C的以热压方式进行的加热加压步骤中，如图3A所示形成为：接近开口部的端部一侧的阻焊层7的形成端7a，在与上侧基板1的开口部5的端部5a或基板间连接片3的开口部6的端部6a之间具有间隙R。即，作为下侧基板2的绝缘覆膜层的阻焊层7形成为：在层叠了下侧基板2、基板间连接片3和上侧基板1的情况下，其形成端7a在与上侧基板1的开口部5的端部5a或者基板间练级薄片3的开口部6的端部6a之间具有间隙。
即，下侧基板2上的阻焊层7的形成优选基于上侧基板1的开口部5的端部5a进行。
另外，在以基板间连接片3的开口部6的端部6a为基准的情况下，在图1C的热压进行的加热加压步骤之后，因树脂从基板间连接片3的端部6a中流出，因此使得间隙R的值变小。
这种情况下，通过将基板间连接片3的开口部的面积制作得比上侧基板1的开口部的面积大，从而可确保期望的间隙R的值。
另外，基于通过将基板间连接片3的开口部的面积制作得比上侧基板1的开口部的面积大而产生的空间和间隙R的空间，在半导体等元件安装步骤中，能够在空腔底部确保作为模制用树脂的流动路径的空间，并且能够防止从外界的吸湿。由此，能够维持或者提高高温高湿下的电绝缘性，且能够提高半导体安装的可靠性。
此外，在多层化为4层以上的情况下，将4层以上的多层电路基板作为内层用核心基板反复进行上述步骤即可。
另外，也可隔着具备在贯通孔中填充了导电性膏剂的层间连接用的导通孔的半固化片，将在表层具有电路的两面或者多层的布线基板(包括本发明的电路基板)进行层叠，以作为多层电路基板。
此外，在表层具有电路的布线基板，也可由通过导电性镀覆而形成的导通孔与作为核心基板的内层的电路基板20进行层间连接，从而构成多层布线基板。作为核心基板的内层基板也可以是由通过导电性镀覆而形成的导通孔进行了表面与背面连接或者层间连接的基板。特别是，通过采用具备贯通孔、镀覆通孔的基板，能够提高散热性。
(iii)对基板间连接片3的说明
下面，说明基板间连接片3的构成与制造工序。即，下面说明在图1B的步骤中用到的基板间连接片3的构成与制造工序。图7A～图7H是表示基板间连接片3的制造方法的基板间连接片3的剖视图。
如图7A所示，准备在承载膜42上形成有厚度约100μm的有机系的粘结层41的300×250mm尺寸的薄片材料。其中，粘结层41的厚度能够从30～300μm的范围中选定任意值。粘结层41的厚度根据元件安装后的元件高度进行选定为好。在本实施方式中，对将粘结层41的厚度设为约100μm的情况进行说明。
作为薄片材料的构成，对承载膜42使用聚对苯二甲酸乙二醇酯(PET)，对粘结层41使用以高含有率填充了填料的热固化性树脂。粘结层41具体而言是将作为填料的二氧化硅或氧化铝等无机物的粉状体与55～90wt％的环氧树脂进行混合之后的粘结层，未使用作为芯材的玻璃织物等的基材。
因此，本实施方式的薄片材料的纵横厚度方向的热膨胀系数较之通常的玻璃环氧层叠板的热膨胀系数低。特别是，在比玻璃化温度低的状态下厚度方向的膨胀系数α1为12ppm/℃，作为上侧基板1、下侧基板2的材料的玻璃布环氧树脂的半固化薄片，其厚度方向的膨胀系数α1为65ppm/℃。另外，薄片材料因为以高的比例填充了填料，因此流动性低，并且为了进一步确保低流动性，也可根据需要混合橡胶系的材料。
然后，如图7B所示，在薄片材料的包括中央部的区域形成一定面积的开口部6。在考虑制造步骤中的处理的前提下优选在存在承载膜42时进行开口部6的形成。
开口部6的形成可以使用了模具的冲压加工方式进行，但优选以激光加工方式切断去除。特别是，在本实施方式中的粘结层41以环氧树脂为主剂、并且作为填料成分以重量比55％以上包含二氧化硅或氧化铝等的构成的情况下，优选使用波长为9.4～10.6μm的二氧化碳激光器进行切割去除。这样，能够抑制切断端面的树脂的流动。如下述说明其机理。激光器的加工能量被粘结层41的填料吸收而转换成热。环氧树脂因该热而改性，由作为核的填料和改性的环氧树脂构成的改性层沿着切断端面形成。基于该改性层能够抑制树脂自切断端面的流动。
由此，在图1D的步骤中的加热加压时，能够防止树脂从基板间连接片3的端面流出，且能够防止导通孔的孔塌陷等变形。另外，能够防止从外界吸湿。由此，能够维持或提高高温高湿下的电绝缘性。进而，能够防止填料或树脂成分从开口部6的端面脱落等而产生的垃圾。
另外，优选开口部6的面积设定得比在图5B的步骤中形成的上侧基板1的开口部5的面积大。如果开口部5是一边为A(mm)的正方形，则优选开口部6是一边为(A+a)(mm)的正方形，a值设定为A的0.5～1.0％。例如，在开口部5是一边为10mm的正方形的情况下，开口部6的每一边在50～100μm的范围内设定得比开口部5宽。由此，具有如下效果：能够确保针对基板间连接片3的树脂流出的间隙，并且嵌合到前述的上侧基板1的开口部5的端部5a上形成的阻焊层7，防止基板间连接片3的树脂流出。
然后，如图7C所示，在薄片材料的承载膜42的相反侧将脱模膜42a压成薄片。另外，脱模膜42a也可在薄片材料的包括承载膜42上的两面压成薄片。脱模膜42a是在单片上涂覆了Si系的脱模剂的厚度约12μm的塑料薄片，例如使用聚对苯二甲酸乙二醇酯。
然后，如图7D所示，剥离承载膜42。然后，如图7E所示，使用真空层压装置在剥离了承载膜42的面上以真空状态将脱模膜42b压成薄片。由此，如图所示，在开口部6上形成接触了脱模膜42a、42b的接触部45。
其中，真空层压装置具备层压辊(未图示)，由此可将脱模膜42a、42b在加热加压的同时层压成薄片材料。此时，在本实施方式中，由于以真空状态进行层压，因此脱模膜的接触部45向开口部6内凹，该部分不会被层压辊加热加压，能够仅通过真空压而保持接触的状态。因而，在后述的图7H所示的步骤中，能够容易进行脱模膜42a、42b的剥离。
进而，通过在开口部6处设置接触部45，从而能够提高粘结层41的刚性，能够容易进行后续步骤的激光孔加工或膏剂填充等步骤中的薄片材料的处理。
另外，示出了使用具备层压辊的真空层压装置的例子，但是也可采用真空压制成形装置将脱模层压成薄片材料。这种情况下，如果在真空状态下进行层压作业，则能够在开口部6设置接触部45。
另外，在上述图7D中暂时剥离承载膜42，之后在图7E步骤中将脱模膜42b压成薄片的步骤的意图是为了形成接触部45。除了提高上述的处理性之外，为了在后续步骤的激光孔加工中获得最适合激光加工的条件，采用了在两面将相同材质的材料的脱模膜42a、42b压成薄片的结构。
接着，如图7F所示，利用激光加工法等在除了开口部6外的区域中形成贯通孔43。然后，如图7G所示，对贯通孔43填充导电性膏剂44。作为填充方法，与图4C所示的步骤同样地进行。接着，如图7H所示，从薄片材料上下剥离脱模膜42a、42b，完成了基板间连接片3。
另外，在以上的说明中，图1示出了隔着所完成的基板间连接片3层叠上侧基板1、下侧基板2的情况，但也能采用略有不同的方法。
即，仅剥离连接薄片的背面的脱模膜42b，准备脱模膜42a被层压在表面的状态的基板间连接片3，将具备脱模膜42a的面的相反面作为接触面，将基板间连接片3对位于下侧基板2上进行层叠并临时压接多个点。然后，也可采用在真空状态下通过层压对整个面进行临时压接的制造方法。
采用该制造方法的意图在于，本实施方式中的基板间连接片3为低流动性且刚性高，因此在多点的临时压接情况下在热压步骤时有可能出现位置偏离的情况，因此为了防止位置偏离而采用该制造方法。因为存在脱模膜42a，能够维持被填充的导电性膏剂的状态，且能够将包括开口部6的基板间连接片3的整个面均匀地临时压接在下侧基板2上。然后，剥离脱模膜42a，在基板间连接片3上层叠上侧基板1，并经由与图1D以后示出的步骤相同的步骤完成电路基板。
根据在以上实施方式中说明的制造方法得到的电路基板，采用如下构造：所有层为IVH(Inner Via Hole)构造且具备能够安装电子元件的空腔11，进而能够按照到多层印刷布线板等母板。特别是，构成本实施方式的电路基板的上侧基板1和下侧基板2能够选择与母板相同的基板材料。
另外，连接上侧基板1和下侧基板2的基板间连接片3，由于由其厚度方向的热膨胀系数比这些基板低的材料构成，因此能够抑制挠曲量，且能够提高与母板安装的可靠性。
此外，由于基板间连接片3由低流动性的材料构成，因此能够防止树脂向空腔11内部流出以及树脂流动引起的导通孔变形，能够实现具有高的层间连接可靠性的所有层IVH构造。
进而，本实施方式的电路基板的制造方法不用经过烧成步骤、锪孔加工步骤或树脂成形步骤，能有效且容易地形成凹成凹状的空腔11部，在不变更模具等的情况下，能够提供与安装于空腔11内的电子元件的高度相应的电路基板。
另外，在本实施方式中，将两层的电路基板20作为上侧基板1、将4层的电路基板3作为下侧基板2进行了说明，但是上侧基板1及下侧基板2的层数并不限定于此。
此外，以上侧基板1及下侧基板2是玻璃织物基材浸渍环氧树脂的材料固化后的基板为例进行了说明，但是并不限定于玻璃织物，也可使用芳族聚酰胺等无纺布的基材。浸渍的树脂也并不限于环氧树脂，只要在与基板间连接片所使用的材料的厚度方向的热膨胀系数的比较中，含有本发明希望的结构，则根据电路基板的规格可选择各种树脂。
另外，在上侧基板和下侧基板的面上选择性形成的绝缘覆膜层，虽然采用了照片显影型的阻焊层，但是也可采用路线图等元件配置图用的绝缘覆膜材料形成。该方式并不限于照片显影型，也可采用感光性胶片。另外，如果墨液通过孔的断面采用梯形形状的金属板或网线板等，也可根据印刷法形成凸状的绝缘覆膜层。
另外，在本实施方式中说明的对基板、金属箔、薄片等材料进行层叠的步骤适当包括如下步骤：在定位台上放置的材料、基板上，用CCD等识别装置对定位用标志(或孔)进行识别定位并层叠之后，用热冲压器(heater punch)进行加热加压，以进行临时粘结固定。为了简略说明，在此进行省略。
此外，优选具备开口部5的状态的上侧基板1和下侧基板2的面方向的线性热膨胀系数大致相同。因为大致相同，因此能够进一步抑制在基板间连接片3形成的导通孔的变形(孔塌陷)。具体而言，可通过根据开口部5的面积设定上侧基板1或下侧基板2的残铜率、层数、厚度等来实现。
另外，作为粘结层4，也可使用热塑性树脂(聚苯硫醚(PPS)，聚醚醚酮(PEEK)，聚醚砜(PES))或热塑性聚酰亚胺等。作为条件，具备与本实施方式示例出的基板间连接片的粘结层4同样或更优异的低膨胀率、激光加工性、层间粘结性即可。
(产业上的可利用性)
本发明对应于近年来对电路基板的多层化及高密度化的要求。由本发明提供的电路基板作为现有LTCC(低温烧成层叠陶瓷基板)的替代技术，在生产率、可靠性及制造成本上有效。适用于以玻璃环氧树脂层叠构成的多层印刷布线板为母板的安装方式，本发明在产业上的可利用性高。
符号说明
1、61           上侧基板
2               下侧基板
3               基板间连接片
4、41、63          粘结层
5、6、9            开口部
5a、6a             端部
7                  阻焊层
7a                 形成端
8                  缓冲材料
8a                 脱模层
8b                 SUS板
10、20、30         电路基板
11                 空腔
21、31             半固化薄片
22a、22b、42a、42b 脱模膜
23、43             贯通孔
24、34、44         导电性膏剂
25a、25b、35       金属箔
26、36             电路图案
42                 承载膜
45                 接触部
50                 生料薄板
51                 模制树脂层
52                 基板
55                 开口
权利要求书(按照条约第19条的修改)
1.(修改后)一种电路基板的制造方法，其特征在于，包括：
制作具有开口部且在表层形成有电路和绝缘覆膜层的上侧基板的步骤；
制作在表层形成有电路和绝缘覆膜层的下侧基板的步骤；
制作具备贯通孔和填充在所述贯通孔中的导电性膏剂的基板间连接片的步骤；和
将所述下侧基板、所述基板间连接片和所述上侧基板层叠并进行加热加压的步骤；
在形成所述下侧基板的步骤中，所述下侧基板的所述绝缘覆膜层被形成为：在层叠了所述下侧基板、所述基板间连接片和所述上侧基板的情况下，所述绝缘覆膜层的形成端与所述上侧基板的开口部的端部或者所述基板间连接片的开口部的端部之间具有间隙，
所述间隙的值以所述上侧基板的开口部的端部为基准进行设置，
所述加热加压的步骤包括使缓冲材料进入所述基板间连接片和所述上侧基板的开口部以及所述间隙的步骤，确保了所述间隙的空间。
2.根据权利要求1所述的电路基板的制造方法，其特征在于，
使所述基板间连接片的开口部的面积比所述上侧基板的所述开口部的面积大。
3.根据权利要求1所述的电路基板的制造方法，其特征在于，
所述上侧基板及所述下侧基板采用浸渍到基材的树脂固化而得到的基板，
所述基板间连接片在承载膜上形成有粘结层，该粘结层包含无机物的填料和热固化性树脂且不含芯材。
4.根据权利要求1所述的电路基板的制造方法，其特征在于，
所述基板间连接片的材料的厚度方向的热膨胀系数，采用比构成所述上侧基板及所述下侧基板的材料的厚度方向的热膨胀系数低的热膨胀系数。
5.根据权利要求1所述的电路基板的制造方法，其特征在于，
在制作所述上侧基板的步骤中，在所述上侧基板上制作在贯通孔中填充了导电性膏剂的导通孔，
在制作所述下侧基板的步骤中，在所述下侧基板上制作在贯通孔中填充了导电性膏剂的导通孔，
经由所述导通孔对两面表层的电路进行层间连接。
6.根据权利要求1所述的电路基板的制造方法，其特征在于，
在制作所述基板间连接片的步骤中，所述基板间连接片为B阶段状态，
所述缓冲材料的流动性比所述基板间连接片的流动性低。
7.根据权利要求6所述的电路基板的制造方法，其特征在于，
所述缓冲材料是在表层具备脱模层的硅橡胶或丁基橡胶。
8.(修改后)一种电路基板，其特征在于，
上侧基板与下侧基板隔着基板间连接片被层叠，所述上侧基板具有开口部且在表层具备电路和绝缘覆膜层，所述下侧基板在表层具备电路和绝缘覆膜层，所述基板间连接片具有开口部且具备层间连接用的导通孔，
由所述上侧基板的所述开口部和所述基板间连接片的所述开口部构成空腔，
所述基板间连接片的开口部的面积以在所述上侧基板的开口部的面积以上的大小形成，
在所述下侧基板的绝缘覆膜层的端部和所述基板间连接片的开口部的端部之间设有间隙，通过所述间隙确保了作为模制用树脂的流动路径的空间。
9.根据权利要求8所述的电路基板，其特征在于，
所述上侧基板及所述下侧基板是浸渍到基材的树脂固化而得到的基板，
所述基板间连接片是包含无机物的填料和热固化性树脂且不含芯材的粘结层的所述热固化性树脂固化而得到的基板间连接片。
10.根据权利要求8所述的电路基板，其特征在于，
所述基板间连接片的材料的厚度方向的热膨胀系数，比构成上侧基板及所述下侧基板的材料的厚度方向的热膨胀系数低。

Claims (10)

1.一种电路基板的制造方法，其特征在于，包括：
制作具有开口部且在表层形成有电路和绝缘覆膜层的上侧基板的步骤；
制作在表层形成有电路和绝缘覆膜层的下侧基板的步骤；
制作具备贯通孔和填充在所述贯通孔中的导电性膏剂的基板间连接片的步骤；和
将所述下侧基板、所述基板间连接片和所述上侧基板层叠并进行加热加压的步骤；
在形成所述下侧基板的步骤中，所述下侧基板的所述绝缘覆膜层被形成为：在层叠了所述下侧基板、所述基板间连接片和所述上侧基板的情况下，所述绝缘覆膜层的形成端与所述上侧基板的开口部的端部或者所述基板间连接片的开口部的端部之间具有间隙，
所述加热加压的步骤包括使缓冲材料进入所述基板间连接片和所述上侧基板的开口部以及所述间隙的步骤。
2.根据权利要求1所述的电路基板的制造方法，其特征在于，
使所述基板间连接片的开口部的面积比所述上侧基板的所述开口部的面积大。
3.根据权利要求1所述的电路基板的制造方法，其特征在于，
所述上侧基板及所述下侧基板采用浸渍到基材的树脂固化而得到的基板，
所述基板间连接片在承载膜上形成有粘结层，该粘结层包含无机物的填料和热固化性树脂且不含芯材。
4.根据权利要求1所述的电路基板的制造方法，其特征在于，
所述基板间连接片的材料的厚度方向的热膨胀系数，采用比构成所述上侧基板及所述下侧基板的材料的厚度方向的热膨胀系数低的热膨胀系数。
5.根据权利要求1所述的电路基板的制造方法，其特征在于，
在制作所述上侧基板的步骤中，在所述上侧基板上制作在贯通孔中填充了导电性膏剂的导通孔，
在制作所述下侧基板的步骤中，在所述下侧基板上制作在贯通孔中填充了导电性膏剂的导通孔，
经由所述导通孔对两面表层的电路进行层间连接。
6.根据权利要求1所述的电路基板的制造方法，其特征在于，
在制作所述基板间连接片的步骤中，所述基板间连接片为B阶段状态，
所述缓冲材料的流动性比所述基板间连接片的流动性低。
7.根据权利要求6所述的电路基板的制造方法，其特征在于，
所述缓冲材料是在表层具备脱模层的硅橡胶或丁基橡胶。
8.一种电路基板，其特征在于，
上侧基板与下侧基板隔着基板间连接片被层叠，所述上侧基板具有开口部且在表层具备电路和绝缘覆膜层，所述下侧基板在表层具备电路和绝缘覆膜层，所述基板间连接片具有开口部且具备层间连接用的导通孔，
由所述上侧基板的所述开口部和所述基板间连接片的所述开口部构成空腔，
所述基板间连接片的开口部的面积以在所述上侧基板的开口部的面积以上的大小形成，
在所述下侧基板的绝缘覆膜层的端部和所述基板间连接片的开口部的端部之间设有间隙。
9.根据权利要求8所述的电路基板，其特征在于，
所述上侧基板及所述下侧基板是浸渍到基材的树脂固化而得到的基板，
所述基板间连接片是包含无机物的填料和热固化性树脂且不含芯材的粘结层的所述热固化性树脂固化而得到的基板间连接片。
10.根据权利要求8所述的电路基板，其特征在于，
所述基板间连接片的材料的厚度方向的热膨胀系数，比构成上侧基板及所述下侧基板的材料的厚度方向的热膨胀系数低。
CN2010800139669A 2009-04-02 2010-03-26 电路基板的控制方法及电路基板 Pending CN102405692A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-089907 2009-04-02
JP2009089907 2009-04-02
PCT/JP2010/002183 WO2010113448A1 (ja) 2009-04-02 2010-03-26 回路基板の製造方法および回路基板

Publications (1)

Publication Number Publication Date
CN102405692A true CN102405692A (zh) 2012-04-04

Family

ID=42827759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800139669A Pending CN102405692A (zh) 2009-04-02 2010-03-26 电路基板的控制方法及电路基板

Country Status (6)

Country Link
US (1) US20120012371A1 (zh)
EP (1) EP2405727A1 (zh)
JP (1) JPWO2010113448A1 (zh)
CN (1) CN102405692A (zh)
TW (1) TW201044941A (zh)
WO (1) WO2010113448A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104427765A (zh) * 2013-08-20 2015-03-18 深圳崇达多层线路板有限公司 Ptfe覆铜板的加工方法
CN113710013A (zh) * 2020-05-22 2021-11-26 宏启胜精密电子(秦皇岛)有限公司 电路板中间体的制造方法、电路板及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9258897B2 (en) * 2011-07-22 2016-02-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN103052281A (zh) * 2011-10-14 2013-04-17 富葵精密组件(深圳)有限公司 嵌入式多层电路板及其制作方法
KR20140008923A (ko) * 2012-07-13 2014-01-22 삼성전기주식회사 코어리스 인쇄회로기판 및 그 제조 방법
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
CN103857210A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 承载电路板、承载电路板的制作方法及封装结构
KR20150000676A (ko) * 2013-06-25 2015-01-05 삼성전자주식회사 반도체 발광소자 패키지 제조방법
JP2015106610A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 電子部品内蔵基板、電子部品内蔵基板の製造方法
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
JP6495368B2 (ja) * 2017-04-19 2019-04-03 立山科学工業株式会社 電子モジュール
CN110769598B (zh) * 2018-07-27 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
KR20200051215A (ko) 2018-11-05 2020-05-13 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 구조물
TWI673784B (zh) * 2018-11-28 2019-10-01 同泰電子科技股份有限公司 在發光二極體載板形成開窗的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944308B2 (ja) * 1991-11-08 1999-09-06 三菱電機株式会社 多層プリント基板の製法
JP2007266196A (ja) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd 多層プリント配線板及びその製造方法
JP2008186987A (ja) * 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
WO2008146487A1 (ja) * 2007-05-29 2008-12-04 Panasonic Corporation 回路基板およびその製造方法
WO2008149511A1 (ja) * 2007-05-29 2008-12-11 Panasonic Corporation 立体プリント配線板とその製造方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1094717C (zh) * 1995-11-16 2002-11-20 松下电器产业株式会社 印刷电路板的安装体
JPH09199824A (ja) 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
WO1998056219A1 (fr) * 1997-06-06 1998-12-10 Ibiden Co., Ltd. Tableau de connexions imprime a couches multiples et procede de fabrication dudit tableau
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JP3344363B2 (ja) * 1999-05-18 2002-11-11 松下電器産業株式会社 マスクフィルムとその製造方法およびそれを用いた回路基板の製造方法
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP3292194B2 (ja) * 2000-02-01 2002-06-17 松下電器産業株式会社 印刷用版およびそれを用いた印刷方法
JP4348815B2 (ja) * 2000-03-13 2009-10-21 パナソニック株式会社 プリント配線基板の製造方法
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
EP1194020A3 (en) * 2000-09-27 2004-03-31 Matsushita Electric Industrial Co., Ltd. Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board
TW532050B (en) * 2000-11-09 2003-05-11 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
KR100488412B1 (ko) * 2001-06-13 2005-05-11 가부시키가이샤 덴소 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JP3729092B2 (ja) * 2001-06-19 2005-12-21 ソニー株式会社 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP2003017862A (ja) * 2001-07-02 2003-01-17 Nitto Denko Corp 多層配線基板の製造方法
JP2003031948A (ja) * 2001-07-12 2003-01-31 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
US6946205B2 (en) * 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP2004186235A (ja) * 2002-11-29 2004-07-02 Ibiden Co Ltd 配線板および配線板の製造方法
WO2004066697A1 (ja) * 2003-01-20 2004-08-05 Fujikura Ltd. 多層配線板およびその製造方法
KR100865060B1 (ko) * 2003-04-18 2008-10-23 이비덴 가부시키가이샤 플렉스 리지드 배선판
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and method for manufacturing the same
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
EP1659840A4 (en) * 2004-06-11 2010-03-03 Ibiden Co Ltd STARR BENDED PCB AND MANUFACTURING METHOD THEREFOR
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
JP2006093438A (ja) * 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP2006165320A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
JP4504798B2 (ja) * 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
JP4433298B2 (ja) * 2004-12-16 2010-03-17 パナソニック株式会社 多段構成半導体モジュール
JP4304163B2 (ja) * 2005-03-09 2009-07-29 パナソニック株式会社 撮像モジュールおよびその製造方法
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
US7334323B2 (en) * 2005-07-11 2008-02-26 Endicott Interconnect Technologies, Inc. Method of making mutilayered circuitized substrate assembly having sintered paste connections
US7442879B2 (en) * 2005-07-11 2008-10-28 Endicott Interconect Technologies, Inc. Circuitized substrate with solder-coated microparticle paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same and method of making said substrate
US7342183B2 (en) * 2005-07-11 2008-03-11 Endicott Interconnect Technologies, Inc. Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same
JP4222351B2 (ja) 2005-08-26 2009-02-12 パナソニック電工株式会社 凹凸多層回路板モジュールの製造方法
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
JP5098646B2 (ja) * 2005-12-12 2012-12-12 パナソニック株式会社 回路基板の製造方法
JPWO2007126090A1 (ja) * 2006-04-27 2009-09-17 日本電気株式会社 回路基板、電子デバイス装置及び回路基板の製造方法
US8502086B2 (en) * 2007-05-17 2013-08-06 Fujikura Ltd. Laminated wiring board and method for manufacturing the same
US7712210B2 (en) * 2007-06-07 2010-05-11 Endicott Interconnect Technologies, Inc. Method of providing a printed circuit board with an edge connection portion
JP2009059814A (ja) * 2007-08-30 2009-03-19 Denso Corp 多層プリント基板の製造方法
US8253033B2 (en) * 2007-09-03 2012-08-28 Panasonic Corporation Circuit board with connection layer with fillet
US8278565B2 (en) * 2008-01-18 2012-10-02 Panasonic Corporation Three-dimensional wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944308B2 (ja) * 1991-11-08 1999-09-06 三菱電機株式会社 多層プリント基板の製法
JP2007266196A (ja) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd 多層プリント配線板及びその製造方法
JP2008186987A (ja) * 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
WO2008146487A1 (ja) * 2007-05-29 2008-12-04 Panasonic Corporation 回路基板およびその製造方法
WO2008149511A1 (ja) * 2007-05-29 2008-12-11 Panasonic Corporation 立体プリント配線板とその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104427765A (zh) * 2013-08-20 2015-03-18 深圳崇达多层线路板有限公司 Ptfe覆铜板的加工方法
CN104427765B (zh) * 2013-08-20 2017-06-27 深圳崇达多层线路板有限公司 Ptfe覆铜板的加工方法
CN113710013A (zh) * 2020-05-22 2021-11-26 宏启胜精密电子(秦皇岛)有限公司 电路板中间体的制造方法、电路板及其制造方法
CN113710013B (zh) * 2020-05-22 2022-09-16 宏启胜精密电子(秦皇岛)有限公司 电路板中间体的制造方法、电路板及其制造方法

Also Published As

Publication number Publication date
WO2010113448A1 (ja) 2010-10-07
JPWO2010113448A1 (ja) 2012-10-04
US20120012371A1 (en) 2012-01-19
TW201044941A (en) 2010-12-16
EP2405727A1 (en) 2012-01-11

Similar Documents

Publication Publication Date Title
CN101543149B (zh) 电路基板及其制造方法
CN102405692A (zh) 电路基板的控制方法及电路基板
EP1304742B1 (en) Method for producing a component built-in module
JP4291279B2 (ja) 可撓性多層回路基板
CN102119588B (zh) 元器件内置模块的制造方法及元器件内置模块
JP2010114434A (ja) 部品内蔵配線基板及びその製造方法
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
EP2056655B1 (en) Wiring board
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP2011233915A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
US20110303454A1 (en) Laminated circuit board and board producing method
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2011040648A (ja) 回路基板の製造方法および回路基板
JP2005285945A (ja) 導電路形成方法
KR20220061099A (ko) 회로 기판, 회로 기판의 제조 방법, 및 전자 기기
JP4637389B2 (ja) 多層配線基板の製造方法
JPH07106768A (ja) 立体型プリント配線板の製造方法
KR200415210Y1 (ko) 리지드 플렉시블 인쇄회로기판
JP4003556B2 (ja) プリント基板の製造方法
CN116939950A (zh) 在内部铜焊盘上设有阻焊层的电路板
JP2005243791A (ja) 配線基板およびその製造方法
JP2003007367A (ja) 複合セラミック部品の実装面用樹脂シート、および、複合セラミック部品とその製造方法
CN117279232A (zh) 线路板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20120404

C20 Patent right or utility model deemed to be abandoned or is abandoned