JPH1154934A - 多層プリント配線板およびその製造方法 - Google Patents

多層プリント配線板およびその製造方法

Info

Publication number
JPH1154934A
JPH1154934A JP17219198A JP17219198A JPH1154934A JP H1154934 A JPH1154934 A JP H1154934A JP 17219198 A JP17219198 A JP 17219198A JP 17219198 A JP17219198 A JP 17219198A JP H1154934 A JPH1154934 A JP H1154934A
Authority
JP
Japan
Prior art keywords
conductor
printed wiring
wiring board
adhesive layer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17219198A
Other languages
English (en)
Inventor
Akira Enomoto
亮 榎本
Yasuji Hiramatsu
靖二 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP17219198A priority Critical patent/JPH1154934A/ja
Publication of JPH1154934A publication Critical patent/JPH1154934A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 高い歩留りで効率良く製造できるIVH構造
の多層プリント配線板およびその製造方法を提供する。 【解決手段】 金属層42が形成された絶縁基材40に
孔40aをレーザ光にて形成する。該穴40aに金属4
6を充填してバイアホール36aを形成する。そして、
金属層42をエッチングして導体回路32aを形成す
る。バイアホール36aの表面に突起状導体38aを形
成して片面回路基板30Aとする。該片面回路基板30
Aの突起状導体38aと他の片面回路基板30Bの導体
回路32bを接着剤層50である未硬化樹脂を介して積
層し、加熱加圧する。突起状導体38aは、未硬化樹脂
の中に嵌入し樹脂を押し退け、導体回路32bと電気的
に接続する。ここで、片面回路基板30A、30B、3
0C、30Dを積層する前に、導体回路等の不良個所の
有無を検査することができるので、積層段階では、不良
のない片面回路基板のみを用いることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、多層プリント配
線板とその製造方法に関し、特には、インターステシャ
ルバイアホール(IVH)構造を有する多層プリント配
線板とその製造方法に関する。
【0002】
【従来の技術】従来の多層プリント配線板は、銅張積層
板とプリプレグを交互に積み重ねて一体化してなる積層
体にて構成されている。この積層体は、その表面に表面
配線パターンを有し、層間絶縁層間には内層配線パター
ンを有する。これらの配線パターンは、積層体の厚さ方
向に穿孔形成したスルーホールを介して、内層配線パタ
ーン相互間あるいは内層配線パターンと表面配線パター
ンとの間で電気的に接続されている。
【0003】ところが、上述したようなスルーホール構
造の多層プリント配線板は、スルーホールを形成するた
めの領域を確保する必要があるために、部品実装の高密
度化が困難であり、携帯用電子機器の超小型化や狭ピッ
チパッケージおよびMCMの実用化の要請に十分に対処
できないという欠点があった。そのため、最近では、上
述のようなスルーホール構造の多層プリント配線板に代
えて、高密度化に対応し易い全層インターステシャルバ
イアホール(IVH)構造を有する多層プリント配線板
が注目されている。
【0004】この全層IVH構造を有する多層プリント
配線板は、積層体を構成する各層間絶縁層に、導体層間
を電気的に接続するバイアホールが設けられている構造
のプリント配線板である。即ち、この配線板は、内層配
線パターン相互間あるいは内層配線パターンと表面配線
パターン間が、配線基板を貫通しないバイアホール(べ
リードバイアホールあるいはブラインドバイアホール)
によって電気的に接続されている。それ故に、IVH構
造の多層プリント配線板は、スルーホールを形成するた
めの領域を特別に設ける必要がなく、任意の層間を微細
なバイアホールで自由に接続できるため、電子機器の小
型化、高密度化、信号の高速伝搬を容易に実現すること
ができる。
【0005】こうしたIVH構造の多層プリント配線板
は、例えば、図6に示すような工程によって製造されて
いる。まず、プリプレグ112としてアラミド不繊布に
エポキシ樹脂を含浸させた材料を用い、このプリプレグ
112に炭酸ガスレーザによる穴開け加工を施し、次い
で、このようにして得られた穴部分112aに導電性ペ
ースト114を充填する(図6(A)参照)。
【0006】次に、上記プリプレグ112の両面に銅箔
116を重ね、熱プレスする。これにより、プリプレグ
112のエポキシ樹脂および導電性ペーストが硬化され
両面の鋼箔116、116相互の電気的接続が行われる
(図6(B)参照)。
【0007】そして、上記銅箔116をエッチング法に
よりパターニングすることで、バイアホールを有する硬
質の両面基板が得られる(図6(C)参照)。このよう
にして得られた両面基板をコア層として多層化する。具
体的には、上記コア層の両面に、上述の導電性ペースト
を充填したプリプレグと銅箔とを位置合わせしながら順
次に積層し、再度熱プレスしたのち、最上層の銅箔11
6をエッチングすることで4層基板を得る(図6
(D)、(E)参照)。さらに多層化する場合は、上記
の工程を繰り返し行い、6層、8層基板とする。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術は、熱プレスによる積層工程とエッチングに
よる銅箔のパターンニング工程とを何度も繰り返さなけ
ればならず、製造工程が複雑になり、製造に長時間を要
することである。しかも、このような製造方法によって
得られるIVH構造の多層プリント配線板は、製造過程
で1個所でも(一工程でも)前記パターンニング不良が
発生すると、最終製品である配線板全体が不良品となる
ために、歩留りが大幅に低下する。
【0009】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、極めて
簡易な工程で、高い歩留りにて製造できるIVH構造の
高密度多層プリント配線板およびその製造方法を提供す
ることにある。
【0010】
【課題を解決するための手段】本発明は、上記目的を達
成するため以下のように構成できる。本発明は、 一方の面に金属層が形成された有機系絶縁性基材等の
絶縁性基材に、該金属層に至る非貫通孔をレーザ加工に
て形成する工程、 で形成された孔に導電性材料を充填してバイアホー
ルを形成する工程、 金属層をエッチングして導体回路を形成する工程、 バイアホール表面に突起状導体を形成して片面回路基
板とする工程、 この〜の工程で得られた片面回路基板と他の片面
回路基板、または片面回路基板と他の基板を、前記片面
回路基板の突起状導体と他の片面回路基板もしくは他の
基板の導体回路が有機系接着剤層である未硬化樹脂を介
して対向するように積層した後、加熱加圧(熱プレス)
する工程、からなる多層プリント配線板の製造方法。 また、もう一つの発明は、 一方の面に金属層が形成された有機系絶縁性基材等の
絶縁性基材に、該金属層に至る非貫通孔をレーザ加工に
て形成する工程、 で形成された非貫通孔に導電性材料を充填してバイ
アホールを形成した後、バイアホール表面に突起状導体
を形成する工程、 金属層をエッチングして導体回路を形成する工程、 この〜の工程で得られた片面回路基板と他の片面
回路基板、または片面回路基板と他の基板を、前記片面
回路基板の突起状導体と他の片面回路基板もしくは他の
基板の導体回路が有機系接着剤層である未硬化樹脂を介
して対向するように積層した後、加熱加圧(熱プレス)
する工程、からなる多層プリント配線板の製造方法。 これらの発明において、突起状導体は、未硬化樹脂の中
に嵌入し、樹脂を押し退ける。即ち、該突起状導体は有
機系接着剤層を貫通して他の基板の導体回路と電気的に
接続する。さらにもう一つの発明は、これらの製造工程
により得られる多層プリント配線板である。即ち、有機
系絶縁性基材等の絶縁性基材の一方の面に導体回路を形
成してなり、かつ前記有機系絶縁性基材には導電性材料
を充填して形成したバイアホールを有する片面回路基板
を、導体回路を有する基板と有機系接着剤層を介して接
続した多層プリント配線板において、前記有機系絶縁性
基材の導体回路が形成された面の反対側のバイアホール
表面には、突起状導体が形成されてなり、この突起状導
体が有機系接着剤層に嵌入貫通して導体回路に接続して
なることを特徴とする多層プリント配線板、である。
【0011】本発明の多層プリント配線板およびその製
造方法によれば、所定の配線パターンを形成した導体回
路を有する片面回路基板が、予め個々に製造される。こ
のため、該片面回路基板を積層する前に、導体回路等の
不良個所の有無を検査することができるので、積層段階
では、不良のない片面回路基板のみを用いることが可能
となる。即ち、本発明の製造方法においては、製造段階
での不良発生が少なくなり、IVH構造の多層プリント
配線板を高い歩留まりで製造できる。
【0012】また、本発明の多層プリント配線板の製造
方法は、従来技術のようにプリプレグを積み重ねながら
熱プレスを繰り返す必要がない。即ち、本発明では、複
数枚の片面回路基板を、該片面回路基板に配設された接
着剤を介して重ね、1度に熱プレスすることができる。
このため、本発明の製造方法では、複雑な熱プレスによ
る積層工程とパターンニング工程を繰り返す必要がな
く、IVH構造の多層プリント配線板を短時間で効率良
く製造することができる。本願発明では、有機系絶縁性
基板の非貫通孔の形成は、レーザ加工により行うのであ
るが、本願発明の構成では、有機系接着剤層にレーザ加
工で孔明けする必要がなく、有機系絶縁性基板と接着剤
層を同時にレーザ加工で孔明けしなくともよい。つま
り、有機系絶縁性基板をレーザ加工で孔明けした後、片
面回路基板もしくは導体回路を有する基板に有機系接着
剤層を形成できるのである。
【0013】換言するならば、本発明では、熱プレス時
に有機系接着剤層に嵌入貫通した突起状導体により導体
回路が接続されるため、有機系接着剤層にあらかじめ導
通のための孔明けをする必要がなく、有機系接着剤層は
最終的な熱プレス工程時に配設されていればよい。この
ため、片面回路基板の製造工程における孔明け後のデス
ミア処理は有機系接着剤層の形成前に実施することがで
きることになり、デスミア処理により有機系接着剤層が
浸食されることがない。また、非貫通孔を電解めっきに
より充填する場合においても、有機系絶縁性基板にレー
ザ加工にて非貫通孔を形成し、電解めっきで充填した後
の、片面回路基板もしくは導体回路を有する基板に有機
系接着剤層を形成できるため、電解めっき液とこの有機
系接着剤層が接触することはない。従って、めっき液に
より有機系接着剤層が浸食されたり、汚染されることが
ない。有機系接着剤層は、最終工程の熱プレスに至るま
では未硬化であるため、デスミア処理やめっき液で劣化
しやすいが、本発明では、このような問題の発生を防止
し、信頼性の高い基板を容易に形成できるという特徴が
ある。また、接着剤層に予め導通のための孔を形成して
おく必要はなく、接着剤層の孔と有機系絶縁基板に設け
た突起状導体との位置ずれによる導通不良を起こすこと
がない。さらに、本発明では、導電ペーストあるいは電
解めっきで充填されたバイアホール上に突起状導体を形
成するため、上下導体層間の電気的な接続は、比較的薄
い有機系接着剤層のみを貫通させて行えば足りる。それ
故、突起状導体の高さを低く、またその径を小さくでき
るため、突起状導体のピッチ間隔を小さくできるのでバ
イアホールのピッチ間隔も小さくなり、高密度化に対応
できる。また、バイアホールを電解めっきで充填する場
合は、上下導体層間の抵抗値を低くできる。なお、樹脂
絶縁層を貫通させて上下導体を接続する技術は、特開平
7−14628号公報、特開平7−106756号公
報、特開平7−231167号公報、特開平8−172
270号公報、特開平8−288649号公報などに開
示が見られるが、これらの技術は、充填バイアホール上
に形成された突起状導体で有機系接着剤層のみを貫通さ
せて上下導体層間を接続する技術ではなく、本発明のよ
うな効果を奏することはない。
【0014】
【発明の実施の形態】以下、本発明の実施態様に係る多
層プリント配線板およびその製造方法について図を参照
して説明する。図1は、本発明の1実施態様に係る全層
IVH構造を有する多層プリント配線板の縦断面を示し
ている。多層プリント配線板10は、中央に配設された
コア基板20と、該コア基板20の上面及び下面に2層
ずつ配設された片面回路基板30A、30B、30C、
30Dとから成るバイアホールを有する多層プリント配
線板である。
【0015】該片面回路基板30A、30B、30C、
30Dの一方の面には、所定のパターンの導体回路32
a、32b、32c、32dが形成されており、他方の
面には、接着剤層34が配設されている。該接着剤層3
4を介して、コア基板20と片面回路基板30A、30
B、30C、30Dとが接着されている。各片面回路基
板30A、30B、30C、30Dには、電解銅めっき
により充填形成されたバイアホール36a、36b、3
6c、36dが形成されており、該バイアホールの上部
(該導体回路が形成された面の反対側のバイアホール表
面)には、ハンダやインジウム合金などの低融点金属あ
るいは、導電性ペーストから成る突起状導体(以下バン
プという)38a、38b、38c、38dが形成され
ている。
【0016】即ち、多層プリント配線板10において
は、最下層の片面回路基板30Aの導体回路32aは、
バイアホール36aを介してバンプ38aに接続されて
いる。該バンプ38aは、片面回路基板30Bの導体回
路32bと当接し、両者の接続を取る。該導体回路32
bとバイアホール36bを介して接続されたバンプ38
bは、コア基板20のバイアホール24と接触し、導通
が取られている。該コア基板20のバイアホール24
は、上面側の片面回路基板30Cのバンプ38cと接続
されている。該バンプ38cとバイアホール36cを介
して接続された導体回路32cは、最上面の片面回路基
板30Dのバンプ38dと接続されている。該バンプ3
8dは、バイアホール36dを介して導体回路32dと
接続されている。該最上面の片面回路基板30Dの片面
又は両面には、ベアチップ等の電子部品を搭載できる。
このように、多層プリント配線板の最下層の片面回路基
板30Aの導体回路32aと、最上層の片面回路基板3
0Dの導体回路32上のチップ部品(図示せず)とが、
バイアホール36a、36b、36c、36dを介して
接続されている。これらのバイアホールは、インタース
テシャルバイアホールを構成する。
【0017】引き続き、該多層プリント配線板10の製
造方法について説明する。ここでは、先ず、コア基板2
0の製造方法について図2を参照して述べる。コア基板
としては、ガラス布基材エポキシ樹脂基板、ガラス布基
材BT(ビスマレイミドートリアジン)樹脂基板などの
リジット基板であれば、公知のものを使用することかで
きる。具体的には、図2の工程(A)に示すようにガラ
ス布基材BT(ビスマレイドミドートリアジン)樹脂製
の基板22の両面に銅箔21を貼付た銅張積層板を出発
材とする。工程(B)に示すように、該基板22にスル
ーホール用の穴22aを穿設した後、無電解めっき処理
を施し、該穴22a内に銅めっきを施すことによりスル
ーホール24を形成する。工程(C)に示すように、予
め図示しないエッチングレジストを塗布した後、エッチ
ング処理を施し、銅箔21の不要部分を除去すること
で、所定の導体回路25を形成する。工程(D)に示す
よう、該導体回路25及びスルーホール24の表面に黒
化−還元処理を施して粗化する。工程(E)に示すよう
に、充填樹脂26をロールコータにより均一に塗布し、
該充填樹脂を硬化させた後、該充填樹脂をベルトサンダ
ー等で導体回路25が表面に露出するまで研磨し、両面
が平坦なコア基板20を製造する。
【0018】該コア基板20は、スルーホール24の内
部、及び、導体回路25の側面25aが粗化され、導体
回路25と充填樹脂26との接着性が改善されている。
このため、該導体回路25と充填樹脂26との界面を起
点として図1を参照して上述した接着剤層34で、クラ
ックの発生するのを防止できる。
【0019】引き続き、図3、図4を参照して片面回路
基板30の製造方法について説明する。 図3の工程
(A)に示すように、片面に金属層42の形成された絶
縁基材40を出発材とする。ここで、使用する絶縁基材
40としては、有機系絶縁性基材であれば使用でき具体
的には、アラミド不織布−エポキシ樹脂基材、ガラス布
エポキシ樹脂基材、アラミド不織布−ポリイミド基材、
ビスマレイミドトリアジン樹脂基材から選ばれるリジッ
ド(硬質)の積層基材、あるいは、ポリフェニレンエー
テル(PPE)フィルム、ポリイミド(PI)などのフ
ィルムからなるフレキシブル基材から選ばれる1種であ
ることが望ましい。前記絶縁基材40としてはリジッド
な積層基材であることが望ましく、特に片面銅張積層板
であることが好適である。金属層42がエッチングされ
た後の取扱中に配線パターンやバイアホールの位置がず
れることがなく、位置精度に優れるからである。
【0020】また、絶縁基材40に形成された金属層4
2は、銅箔を使用できる。銅箔は密着性改善のため、マ
ット処理されていてもよい。ここでは、片面銅張積層板
を使用する。片面銅張積層板は、エポキシ樹脂、フェノ
ール樹脂、ビスマレイミド−トリアジン樹脂などの熱硬
化性樹脂をガラスクロスに含浸させてBステージとした
プリプレグと銅箔を積層して熱プレスすることにより得
られる基板である。片面銅張積層板は、リジッドな基板
であり、扱いやすくコスト的にも最も有利である。ま
た、絶縁基材40の表面に、金属を蒸着した後、電解め
っきを用い、金属層を形成することもできる。絶縁基材
40の厚さは10〜200μm、好ましくは15〜10
0μmであり、20〜80μmが最適である。絶縁性を
確保するためである。これらの範囲より薄くなると強度
が低下して取扱が難しくなり、逆に厚すぎると微細なバ
イアホールの形成および導電性材料による充填が難しく
なるからである。一方、金属層42の厚さは、5〜35
μm、好ましくは8〜30μmであり、12〜25μm
が好適である。これは、後述するようにレーザ加工にて
孔明けした際に、薄すぎると貫通してしまうからであ
り、逆に厚すぎるとエッチングにより、ファインパター
ンを形成し難いからである。
【0021】ついで、レーザ加工により、絶縁基材40
に非貫通孔40aを開ける(工程(B))。レーザ加工
機としては、炭酸ガスレーザ加工機、UVレーザ加工
機、エキシマレーザ加工機などを使用できる。また、孔
径は20〜150μmがよい。炭酸ガスレーザ加工機
は、加工速度が速く、安価に加工できるため工業的に用
いるには最も適しており、本発明に最も望ましいレーザ
加工機である。ここで、炭酸ガスレーザ加工機を用いた
場合には、該穴40a内であって、金属層42の表面に
わずかながら溶融した樹脂が残りやすいため、デスミア
処理することが、接続信頼性を確保するため望ましい。
【0022】引き続き、レーザ加工で開けた非貫通孔4
0aに導電性材料46を充填してバイアホール36aと
する(工程(E))。ここで、導電性材料46の充填
は、電解めっき、あるいは無電解めっきにより行うこと
ができる。また、導電性ペーストを充填するか、あるい
は電解めっき又は無電解めっきを一部充填し残存部分に
導電ペーストを充填して行うこともできる。導電性ペー
ストは、銀、銅、金、ニッケル、半田から選ばれる少な
くとも1種以上の金属粒子からなる導電性ペーストを使
用できる。また、前記金属粒子としては、金属粒子の表
面に異種金属をコーティングしたものも使用できる。具
体的には銅粒子の表面に金、銀から選ばれる貴金属を被
覆した金属粒子を使用することができる。なお、導電性
ペーストとしては、金属粒子に、エポキシ樹脂、フェノ
ール樹脂などの熱硬化性樹脂、ポリフェニレンスルフィ
ド(PPS)などの熱可塑性樹脂を加えた有機系導電性
ペーストが望ましい。一方、本実施態様では、レーザ加
工にて孔径20〜150μmの微細径を穿設したが、導
電ペーストを確実に充填することは、非貫通孔であるた
めに気泡が残りやすく、困難であるため、電解めっきの
方が実用的である。電解めっきとしては、例えば、銅、
金、ニッケル、ハンダめっきを使用できるが、特に、電
解銅めっきが実用的で最適である。
【0023】電解めっきにより充填する場合は、有機系
絶縁基材40に形成された金属層42をめっきリードと
して電解めっきを行う。前記金属層42は、有機系絶縁
基材40上の全面に形成されているため、電界密度が均
一となり、非貫通孔を電解めっきにて均一な高さで充填
することができる。ここで、電解めっき前に、非貫通孔
40a内の金属層42の表面を酸などで活性化処理して
おくとよい。めっきを行う際には、絶縁基材40に形成
された金属層42の表面側に電解めっきが析出しないよ
うに、工程(C)に示すよう金属層42側にマスク48
をかけておくか、或いは、工程(D)に示すように同じ
絶縁基材40を2枚、金属層42同士を積層密着させて
めっき液に触れないようにして、電解めっきを行ことが
好ましい。
【0024】電解めっきした後、図4の工程(F)に示
すように孔40aから盛り上がった電解めっき(金属4
6)を研磨などで除去して、平坦化することもできる。
研磨は、ベルトサンダーやバフ研磨等を使用できる。
【0025】工程(G)に示すように、金属層42をエ
ッチングして導体回路を形成するための前処理として、
ファインパターンを形成しやすくするため、あらかじ
め、非貫通孔をレーザ加工にて形成した後に金属層42
の表面側の全面をエッチングして厚さを1〜10μm、
より好ましくは2〜8μm程度まで薄くすることができ
る。工程(H)に示すように、所定パターンのマスクを
被覆した後、金属層42をエッチングして導体回路32
aを形成する。ここでは、先ず、感光性ドライフィルム
を貼付するか、液状感光性レジストを塗布した後、所定
の回路パターンに沿って露光、現像処理してエッチング
レジストを形成した後、エッチングレジスト非形成部分
の金属層をエッチングして導体パターンを形成する。エ
ッチングは、硫酸−過酸化水素、過硫酸塩、塩化第二
銅、塩化第二鉄の水溶液から選ばれる少なくとも1種が
よい。なお、最外層のパターンについては、熱プレス後
に金属層をエッチングして形成することもできる。熱プ
レス後に金属層をエッチングする場合は、プレス面が平
坦なため、均一な圧力で熱プレスできるという利点があ
る。
【0026】なお、導体回路32aの表面は、粗化処理
しておくことが望ましい。図1を参照して上述した接着
剤層34との密着性を改善し、剥離(デラミネーショ
ン)の発生を防止するためである。粗化処理は、例えば
ソフトエッチング処理や、黒化(酸化)−還元処理、銅
−ニッケル−リンからなる針状合金めっき(荏原ユージ
ライト製 商品名インタープレート)の形成、メック社
製の商品名「メック エッチボンド」なるエッチング液
による表面粗化がある。
【0027】次に、工程(I)にて、導体回路32aを
形成した面とは反対側の、バイアホール36a表面にバ
ンプ38aを形成する。バンプ38aは、例えば、導電
性ペーストを所定位置に開口の設けられたメタルマスク
を用いてスクリーン印刷する方法、低融点金属である半
田ペーストを印刷する方法、半田めっきを行う方法、あ
るいは半田溶融液に浸漬する方法により形成することが
できる。前記低融点金属としては、Pb−Sn系半田、
Ag−Sn系半田、インジウム半田等を使用することが
できる。前記バンプの高さとしては、3〜60μmが望
ましい。この理由は、3μm未満では、バンプの変形に
より、バンプの高さのばらつきを許容することができ
ず、また、60μmを越えると抵抗値が高くなる上、バ
ンプを変形した際に横方向に拡がってショートの原因と
なる。
【0028】導電性ペーストを非貫通孔40に充填する
場合は、充填と同時にバンプの形成を行うこともでき
る。この状態で、もしくは、バンプを形成する前に、導
体回路32a、バイアホール36aの検査が可能であ
る。上述したように従来技術の多層プリント配線板で
は、積層して完成後でなければ、導体回路の検査を行え
なかったのに対して、本実施態様では、片面回路基板3
0Aを、積層する前に不良個所の有無を検査することが
でき、後述する積層段階では、不良のない片面回路基板
30Aのみを用いることができるので、多層プリント配
線板としての高い歩留りが得られる。
【0029】最後に、工程(J)に示すように、該絶縁
基材40のバンプ38a側の表面全面、または、導体回
路25、32b、32c側の表面全面に、樹脂を塗布し
て、乾燥し、未硬化樹脂からなる接着剤層34を形成す
る。接着剤層34は、片面回路基板の導体回路形成面も
しくは、その反対側面、または、導体回路を有する基板
20の導体回路32bの形成面のいずれか全面に塗布し
て形成することができ、接着剤層に導通のための孔明け
の必要がない。接着剤層34は、有機系接着剤からなる
ことが望ましく、有機系接着剤としては、エポキシ樹
脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル
(PPE:Polyphenylen ether)、エポキシ樹脂と熱可
塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂
との複合樹脂、BTレジンから選ばれる少なくとも1種
の樹脂であることが望ましい。
【0030】有機系接着剤である未硬化樹脂の塗布方法
は、カーテンコータ、スピンコータ、ロールコータ、ス
プレーコート、スクリーン印刷などを使用できる。ま
た、接着剤層の形成は、接着剤シートをラミネートする
ことによってもできる。接着剤層の厚さは、5〜50μ
m が望ましい。接着剤層は、取扱が容易になるため、予
備硬化(プレキュア)しておくことが好ましい。
【0031】引き続き、図2を参照して上述したコア基
板20と、図3及び図4を参照して上述した片面回路基
板30との積層工程について図5を参照して説明する。
工程(K)に示すように、該片面回路基板30Aと、上
述したと同様な工程で形成された片面回路基板30B、
30C、30Dと、コア基板20とを積み重ねる。ここ
で、全ての片面回路基板30A、30B、30C、30
D、及びコア基板20は、不良個所の検査が済んだもの
を用いる。先ず、片面回路基板30Aの有機系接着剤層
34の上に片面回路基板30Bを、又、該片面回路基板
30Bの有機系接着剤層34の上にコア基板20を載置
する。ここで、該コア基板の上には、片面回路基板30
C、30Dを反転、即ち、片面回路基板30Cの有機系
接着剤層34が該コア基板20側へ向き、又、片面回路
基板30Dの有機系接着剤層34が該片面回路基板30
C側に向くように重ね合わせる。この重ね合わせは、片
面回路基板30及びコア基板20の周囲に設けられたガ
イドホール(図示せず)をガイドピン(図示せず)に挿
通することで位置合わせしながら行う。ここで、積層さ
れた基板の図中サイクルCの部分を拡大して(M)とし
て示す。また、位置合わせは、画像処理にて行ってもよ
い。最後に、工程(L)に示すように、重ね合わせた基
板を、熱プレスを用いて150〜200℃で加熱し、5
〜100kgf/cm2 、望ましくは20〜50kgf
/cm2 で加圧プレスすることにより、各片面回路基板
30A、30B、30C、30Dおよびコア基板20
を、1度のプレス成形により多層状に一体化する。積層
された基板の図中サイクルCの部分を拡大して(N)と
して示す。ここでは、先ず、加圧されることで、該片面
回路基板30Aのバンプ38aが、該バンプ38aと片
面回路基板30B側の導体回路32bとの間に介在して
いる未硬化の接着剤(絶縁性樹脂)を周囲に押し出し、
該バンプ38aが導体回路32bと当接し両者の接続を
取る。同様に他の片面回路基板30B、30C、30D
のバンプ38b、38c、38dと導体回路との接続が
取られる。更に、加圧と同時に加熱されることで、片面
回路基板30Aの接着剤層34が硬化し、片面回路基板
30Bとの間で強固な接着が行われる。なお、熱プレス
としては、真空熱プレスを用いることが好適である。こ
れにより図1を参照して上述した多層プリント配線板1
0が完成する。
【0032】ついで、別の実施態様について図7〜図9
に沿って説明する。また、図7の工程(A)において用
意された片面銅張積層板40に、工程(B)に示すよう
に、主として導電性ペーストの印刷用のマスクとして使
用される保護フィルム100を貼付し、工程(C)にて
この片面銅張積層板40にレーザ加工を施して非貫通孔
40aを設ける。この保護フィルム100としては、マ
イラーフィルム又は剥離シートを使用することができ、
例えば表面に粘着層を設けたポリエチレンテレフタレー
トフィルム(PET)を使用できる。ついで金属層42
にめっきが析出しないように、工程(D)のように保護
フィルム48を貼付するか、工程(E)のように金属層
42同士を密着させて、電解めっき液に接触しないよう
にし、工程(F)において、この非貫通孔の一部を電解
めっき46で充填する。さらに工程(G)において、残
りの空間に導電性ペースト460を充填する。このよう
な実施形態では、電解めっきの高さのばらつきを導電性
ペーストにより是正してバンプの高さをそろえることが
できるからである。前記電解めっきの非貫通孔の充填率
(電解めっきの高さt×100/非貫通孔の深さT:図
8の(I)中のC部を拡大した(L)参照)は、平均で
その深さの50%以上、100%未満、より好ましく
は、55%〜95%である。前記保護フィルム100の
開口部に充填された導電性ペーストは、バンプとなる。
さらに、工程(H)にて導電性ペーストを保護するフィ
ルム101を貼付する。その後、金属層42をエッチン
グして導体回路32aを設け、フィルム100、101
を除去して、バンプを露出させ、片面回路基板30Eを
得る(工程(I)参照)。前記導電性ペーストからなる
バンプは、半硬化状態であることが望ましい。導電性ペ
ーストは、半硬化状態でも硬く、熱プレス時に軟化した
有機接着剤層を貫通させることができる。また、熱プレ
ス時に変形して接触面積が増大し、導通抵抗を低くする
ことができるだけでなく、バンプの高さのばらつきを是
正することができる。なお、バイアホールおよびバンプ
部分の構造の拡大写真を図9に記載する。さらに工程
(A)〜(I)にて得られた片面回路基板30Eに有機
接着剤80を塗布した後、工程(J)にて、中心に接着
剤層を介して3層づつ対向する向きに積層する。この重
ね合わせは、片面回路基板30及びコア基板20の周囲
に設けられたガイドホール(図示せず)をガイドピン
(図示せず)に挿通することで位置合わせしながら行
う。また、位置合わせは、画像処理にて行ってもよい。
さらに熱プレスして工程(K)に示すような多層プリン
ト配線板10を製造するのである。
【0033】上述した実施態様では、4層および6層の
片面回路基板30が重ね合わされた多層プリント配線板
について説明したが、3層あるいは5層以上の多層プリ
ント配線板にも本発明の構成を適用できる。更に、従来
技術の方法で作成された片面プリント基板、両面プリン
ト基板、両面スルーホールプリント基板、多層プリント
基板等に本発明の片面回路基板を積層して多層プリント
配線板を製造することもできる。
【0034】また、上述した実施態様では、バイアホー
ルを形成するための穴をレーザ加工を用いて形成した
が、ドリル加工、パンチング加工等の機械的方法で穴開
けすることも可能である。
【0035】また、本発明の多層プリント配線板は、プ
リント配線板に一般的に行われている種々の加工処理、
例えば、表面へのソルダーレジストの形成、表面の導体
回路へのニッケル/金めっきやハンダ処理、穴開け加
工、キャビティー加工、スルーホールめっき処理等を施
すことができる。
【0036】
【発明の効果】以上のように、本発明によれば、所定の
配線パターンを形成した導体回路を有する片面回路基板
が、予め個々に製造される。このため、該片面回路基板
を積層する前に、導体回路等の不良個所の有無を検査す
ることで、積層段階では、不良のない片面回路基板のみ
を用いることが可能となる。即ち、本発明の製造方法に
おいては、製造段階での不良発生が少なくなり、IVH
構造の多層プリント配線板を高い歩留まりで製造でき
る。
【0037】また、本発明の多層プリント配線板の製造
方法は、従来技術のようにプリプレグを積み重ねながら
熱プレスを繰り返す必要がない。即ち、本発明では、片
面回路基板を複数枚重ねて、該片面回路基板に配設され
た接着剤層を介して、1度に熱プレスすることができ
る。このため、本発明の製造方法では、複雑な熱プレス
工程を繰り返す必要がなく、IVH構造の多層プリント
配線板を短時間で効率良く製造することができる。さら
に、1回のプレスにより物理的な力で一体化しているた
め、接続信頼性にも優れている。
【0038】さらに、本発明では、絶縁性基板の非貫通
孔の形成は、レーザ加工により行うのであるが、本発明
の構成では、接着剤層にレーザ加工で孔明けする必要が
なく、絶縁性基材と接着剤層を同時にレーザ加工で孔明
けしなくともよい。つまり、絶縁性基板をレーザ加工で
孔明けした後、片面回路基板もしくは導体回路を有する
基板に接着剤層を形成できるのである。このため、孔明
け後のデスミア処理を接着剤層の形成前に実施すること
かできることになり、デスミア処理により接着剤層が浸
食されることがない。
【0039】また、非貫通孔を電解めっきにより充填す
る場合は、絶縁性基板にレーザ加工にて非貫通孔を形
成、電解めっき充填後に、片面回路基板もしくは導体回
路を有する基板に接着剤層を形成できるため、電解めっ
き液と接着剤層が接触することはない。従って、めっき
液により接着剤層が浸食されることがない。接着剤層
は、最終工程の熱プレスに至るまでは未硬化であるた
め、デスミア処理やめっき液で劣化しやすいが、本発明
では、このような問題の発生を防止し、信頼性の高い基
板を容易に形成できるという特徴を持つ。さらに、本発
明では、接着剤層に予め導通のための孔を形成しておく
必要はないため、接着剤層の孔と有機系絶縁基板に設け
た突起状導体との位置ずれにより導通不良を起こすこと
がない。
【0040】また、本発明では、導電性ペーストあるい
は電解めっきで充填されたバイアホール上に突起状導体
を形成するため、上下導体層間の電気的な接続は、比較
的薄い有機系接着剤層のみを貫通させて行えば足りる。
それ故、突起状導体の高さを低く、またその径を小さく
できるため、突起状導体のピッチ間隔を小さくできるの
で、バイアホールのピッチ間隔も小さくなり、高密度化
に対応できる。また、バイアホールを電解めっきで充填
する場合は、上下導体層の層間の抵抗値を小さくでき
る。
【図面の簡単な説明】
【図1】発明の一実施態様に係る多層プリント配線板の
縦断面図である。
【図2】発明の一実施態様に係る多層プリント配線板を
構成するコア基板の製造工程図である。
【図3】発明の一実施態様に係る多層プリント配線板を
構成する片面回路基板の製造工程図である。
【図4】発明の一実施態様に係る多層プリント配線板を
構成する片面回路基板の製造工程図である。
【図5】発明の一実施態様に係る多層プリント配線板の
製造工程図である。
【図6】従来技術に係る多層プリント配線板の製造工程
図である。
【図7】発明の一実施態様に係る多層プリント配線板を
構成するコア基板の製造工程図である。
【図8】発明の一実施態様に係る多層プリント配線板を
構成するコア基板の製造工程図である。
【図9】発明の一実施態様に係る多層プリント配線板の
バイアホール断面の金属構造を示す拡大写真である。
【符号の説明】
10 多層プリント配線板 20 コア基板 24 スルーホール 25 導体回路 30A、30B、30C、30D、30E 片面回路基
板 32a、32b、32c、32d 導体回路 34 接着剤層 36a、36b、36c、36d バイアホール 38a、38b、38c、38d バンプ(突起状導
体) 40 絶縁基材 40a 穴 42 金属層 46 460 導電性材料 100 保護フィルム

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基材の一方の面に導体回路を形成
    してなり、かつ前記絶縁性基材には導電性材料を充填し
    て形成したバイアホールを有する片面回路基板を、導体
    回路を有する他の基板と接着剤層を介して接続した多層
    プリント配線板において、 前記絶縁性基材の導体回路が形成された面の反対側のバ
    イアホール表面には、突起状導体が形成されてなり、こ
    の突起状導体が接着剤層に嵌入貫通して他の基板の導体
    回路に接続してなることを特徴とする多層プリント配線
    板。
  2. 【請求項2】 有機系絶縁性基材の一方の面に導体回路
    を形成してなり、かつ前記有機系絶縁性基材には導電性
    材料を充填して形成したバイアホールを有する片面回路
    基板を、導体回路を有する他の基板と有機系接着剤層を
    介して接続した多層プリント配線板において、 前記有機系絶縁性基材の導体回路が形成された面の反対
    側のバイアホール表面には、突起状導体が形成されてな
    り、この突起状導体が有機系接着剤層に嵌入貫通して他
    の基板の導体回路に接続してなることを特徴とする多層
    プリント配線板。
  3. 【請求項3】 前記導電性材料は、電解銅めっきである
    請求項1または2に記載の多層プリント配線板。
  4. 【請求項4】 前記突起状導体は、導電牲ペーストある
    いは低融点金属からなる請求項1〜3のいずれか1つに
    記載の多層プリント配線板。
  5. 【請求項5】前記接着剤層は、片面回路基板の導体回路
    形成面、片面回路基板の導体回路形成面の反対側の面、
    あるいは導体回路を有する他の基板の導体回路形成面の
    いずれか全面に塗布するか、またはラミネートして形成
    されてなる請求項1〜4のいずれか1つに記載の多層プ
    リント配線板。
  6. 【請求項6】 以下の〜の工程を少なくとも含む多
    層プリント配線板の製造方法、 一方の面に金属層が形成された絶縁性基材に、該金属
    層に至る非貫通孔をレーザ加工にて形成する工程、 で形成された非貫通孔に導電性材料を充填してバイ
    アホールを形成する工程、 金属層をエッチングして導体回路を形成する工程、 導体回路が形成された面の反対側のバイアホール表面
    に突起状導体を形成して片面回路基板とする工程、 片面回路基板と他の基板を、前記片面回路基板の突起
    状導体と他の基板の導体回路が接着剤層を介して対向す
    るように積層し、加熱加圧して、前記突起状導体を接着
    剤層に嵌入貫通せしめ、他の基板の導体回路に接続させ
    て一体化する工程。
  7. 【請求項7】 以下の〜の工程を少なくとも含む多
    層プリント配線板の製造方法、 一方の面に金属層が形成された絶縁性基材に、該金属
    層に至る非貫通孔をレーザ加工にて形成する工程、 で形成された非貫通孔に導電性材料を充填してバイ
    アホールを形成した後、バイアホール表面に突起状導体
    を形成して片面回路基板とする工程、 金属層をエッチングして導体回路を形成する工程、 片面回路基板と他の基板を、前記片面回路基板の突起
    状導体と他の基板の導体回路が接着剤層を介して対向す
    るように積層し、加熱加圧して、前記突起状導体を接着
    剤層に嵌入貫通せしめ、導体回路に接続させて一体化す
    る工程。
  8. 【請求項8】 以下の〜の工程を少なくとも含む多
    層プリント配線板の製造方法、 一方の面に金属層が形成された有機系絶縁性基材に、
    該金属層に至る非貫通孔をレーザ加工にて形成する工
    程、 で形成された非貫通孔に導電性材料を充填してバイ
    アホールを形成する工程、 金属層をエッチングして導体回路を形成する工程、 導体回路が形成された面の反対側のバイアホール表面
    に突起状導体を形成して片面回路基板とする工程、 片面回路基板と他の基板を、前記片面回路基板の突起
    状導体と他の基板の導体回路が有機系接着剤層を介して
    対向するように積層し、加熱加圧して、前記突起状導体
    を有機系接着剤層に嵌入貫通せしめ、他の基板の導体回
    路に接続させて一体化する工程。
  9. 【請求項9】 以下の〜の工程を少なくとも含む多
    層プリント配線板の製造方法、 一方の面に金属層が形成された有機系絶縁性基材に、
    該金属層に至る非貫通孔をレーザ加工にて形成する工
    程、 で形成された非貫通孔に導電性材料を充填してバイ
    アホールを形成した後、突起状導体を形成する工程、 金属層をエッチングして導体回路を形成して片面回路
    基板とする工程、 片面回路基板と他の基板を、前記片面回路基板の突起
    状導体と他の基板の導体回路が有機系接着剤層を介して
    対向するように積層し、加熱加圧して、前記突起状導体
    を有機系接着剤層に嵌入貫通せしめ、他の基板の導体回
    路に接続させて一体化する工程。
  10. 【請求項10】 前記導電性材料は、電解銅めっきであ
    る請求項6〜9のいずれか1に記載の多層プリント配線
    板の製造方法。
  11. 【請求項11】 前記突起状導体は、導電性ペーストあ
    るいは低融点金属からなる請求項6〜10のいずれか1
    つに記載の多層プリント配線板の製造方法。
  12. 【請求項12】 前記接着剤層を、片面回路基板の導体
    回路形成面、片面回路基板の導体回路形成面の反対側
    面、あるいは導体回路を有する他の基板の導体回路形成
    面のいずれか全面に塗布するか、またはラミネートして
    形成する請求項6〜11のいずれか1つに記載の多層プ
    リント配線板の製造方法。
JP17219198A 1997-06-06 1998-06-04 多層プリント配線板およびその製造方法 Pending JPH1154934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17219198A JPH1154934A (ja) 1997-06-06 1998-06-04 多層プリント配線板およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-165291 1997-06-06
JP16529197 1997-06-06
JP17219198A JPH1154934A (ja) 1997-06-06 1998-06-04 多層プリント配線板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH1154934A true JPH1154934A (ja) 1999-02-26

Family

ID=26490082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17219198A Pending JPH1154934A (ja) 1997-06-06 1998-06-04 多層プリント配線板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH1154934A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001039267A1 (fr) 1999-11-26 2001-05-31 Ibiden Co., Ltd. Carte de circuit imprime multicouches et dispositif semi-conducteur
JP2001217544A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板
JP2001217356A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板および半導体装置
JP2001217543A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板
JP2001217550A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板および半導体装置
JP2001217549A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板
US6351031B1 (en) 1999-10-12 2002-02-26 Fujitsu Limited Semiconductor device and method for manufacturing substrate of the same
JP2002111201A (ja) * 2000-10-03 2002-04-12 Ibiden Co Ltd プリント基板の製造方法
JP2002246500A (ja) * 2000-12-12 2002-08-30 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2002252460A (ja) * 2000-12-19 2002-09-06 Sumitomo Bakelite Co Ltd アライメント方法
JP2002305378A (ja) * 2000-07-06 2002-10-18 Sumitomo Bakelite Co Ltd 多層配線板およびその製造方法ならびに半導体装置
JP2003051676A (ja) * 2001-08-06 2003-02-21 Sumitomo Bakelite Co Ltd 多層配線板製造用配線基板および多層配線板、並びにそれらの製造方法
WO2004049772A1 (ja) * 2002-11-27 2004-06-10 Sumitomo Bakelite Company Limited 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
WO2007052584A1 (ja) 2005-11-04 2007-05-10 Sumitomo Bakelite Co., Ltd. 積層回路基板の製造方法、回路板およびその製造方法
WO2008032386A1 (fr) 2006-09-14 2008-03-20 Sumitomo Bakelite Co., Ltd. Structure de jonction, procédé de jonction, plaquette de câblage et son procédé de production
WO2008044330A1 (fr) 2006-10-03 2008-04-17 Sumitomo Bakelite Co., Ltd. Ruban adhésif
WO2010050193A1 (ja) 2008-10-30 2010-05-06 住友ベークライト株式会社 多層配線基板およびその製造方法
US8042263B2 (en) 2006-02-13 2011-10-25 Sumitomo Bakelite Co., Ltd. Process for manufacturing circuit board
US8080350B2 (en) 2005-11-30 2011-12-20 Sumitomo Bakelite Company, Ltd. Positive photosensitive resin composition, and semiconductor device and display therewith
KR101104021B1 (ko) 2005-04-15 2012-01-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP2013131687A (ja) * 2011-12-22 2013-07-04 Fujikura Ltd プリント配線板及びその製造方法
US11266016B2 (en) 2018-12-13 2022-03-01 Murata Manufacturing Co., Ltd. Resin multilayer substrate and electronic apparatus

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351031B1 (en) 1999-10-12 2002-02-26 Fujitsu Limited Semiconductor device and method for manufacturing substrate of the same
US6693029B2 (en) 1999-10-12 2004-02-17 Fujitsu Limited Method of forming an insulative substrate having conductive filled vias
JP2001217550A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板および半導体装置
JP4592929B2 (ja) * 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板
KR100763692B1 (ko) * 1999-11-26 2007-10-04 이비덴 가부시키가이샤 다층 회로기판 및 반도체 장치
JP2001217549A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板
JP2001217356A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板および半導体装置
JP4592889B2 (ja) * 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板
JP4592890B2 (ja) * 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板
JP2001217543A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板
WO2001039267A1 (fr) 1999-11-26 2001-05-31 Ibiden Co., Ltd. Carte de circuit imprime multicouches et dispositif semi-conducteur
JP4592891B2 (ja) * 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板および半導体装置
JP2001217544A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板
EP1760778A3 (en) * 1999-11-26 2008-05-28 Ibiden Co., Ltd. Multilayer circuit board
EP1156525A4 (en) * 1999-11-26 2005-12-14 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND SEMICONDUCTOR COMPONENT
EP1760778A2 (en) 1999-11-26 2007-03-07 Ibiden Co., Ltd. Multilayer circuit board
JP2002305378A (ja) * 2000-07-06 2002-10-18 Sumitomo Bakelite Co Ltd 多層配線板およびその製造方法ならびに半導体装置
JP2002111201A (ja) * 2000-10-03 2002-04-12 Ibiden Co Ltd プリント基板の製造方法
JP4601158B2 (ja) * 2000-12-12 2010-12-22 イビデン株式会社 多層プリント配線板およびその製造方法
JP2002246500A (ja) * 2000-12-12 2002-08-30 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2002252460A (ja) * 2000-12-19 2002-09-06 Sumitomo Bakelite Co Ltd アライメント方法
JP4691850B2 (ja) * 2001-08-06 2011-06-01 住友ベークライト株式会社 多層配線板製造用配線基板および多層配線板、並びにそれらの製造方法
JP2003051676A (ja) * 2001-08-06 2003-02-21 Sumitomo Bakelite Co Ltd 多層配線板製造用配線基板および多層配線板、並びにそれらの製造方法
KR101012239B1 (ko) * 2002-11-27 2011-02-08 스미토모 베이클리트 컴퍼니 리미티드 회로 기판, 다층 배선판, 회로 기판의 제조 방법 및 다층배선판의 제조 방법
WO2004049772A1 (ja) * 2002-11-27 2004-06-10 Sumitomo Bakelite Company Limited 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
US7576288B2 (en) 2002-11-27 2009-08-18 Sumitomo Bakelite Company Limited Circuit board, multi-layer wiring boards, method of producing circuit boards and method of producing multilayer wiring boards
KR101104021B1 (ko) 2005-04-15 2012-01-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP5109662B2 (ja) * 2005-11-04 2012-12-26 住友ベークライト株式会社 積層回路基板の製造方法および回路板の製造方法
US8153901B2 (en) 2005-11-04 2012-04-10 Sumitomo Bakelite Co., Ltd. Method for fabricating multilayer circuit board, circuit plate, and method for fabricating the circuit plate
WO2007052584A1 (ja) 2005-11-04 2007-05-10 Sumitomo Bakelite Co., Ltd. 積層回路基板の製造方法、回路板およびその製造方法
US8080350B2 (en) 2005-11-30 2011-12-20 Sumitomo Bakelite Company, Ltd. Positive photosensitive resin composition, and semiconductor device and display therewith
US8042263B2 (en) 2006-02-13 2011-10-25 Sumitomo Bakelite Co., Ltd. Process for manufacturing circuit board
WO2008032386A1 (fr) 2006-09-14 2008-03-20 Sumitomo Bakelite Co., Ltd. Structure de jonction, procédé de jonction, plaquette de câblage et son procédé de production
US8241760B2 (en) 2006-09-14 2012-08-14 Sumitomo Bakelite Company, Ltd. Joint structure, joining method, wiring board and method for producing the same
WO2008044330A1 (fr) 2006-10-03 2008-04-17 Sumitomo Bakelite Co., Ltd. Ruban adhésif
US8597785B2 (en) 2006-10-03 2013-12-03 Sumitomo Bakelite Co., Ltd. Adhesive film
WO2010050193A1 (ja) 2008-10-30 2010-05-06 住友ベークライト株式会社 多層配線基板およびその製造方法
US8787030B2 (en) 2008-10-30 2014-07-22 Sumitomo Electric Industries, Ltd. Multilayer circuit board with resin bases and separators
JP2013131687A (ja) * 2011-12-22 2013-07-04 Fujikura Ltd プリント配線板及びその製造方法
US11266016B2 (en) 2018-12-13 2022-03-01 Murata Manufacturing Co., Ltd. Resin multilayer substrate and electronic apparatus

Similar Documents

Publication Publication Date Title
EP1009205B1 (en) Single-sided circuit board and method for manufacturing the same
US7151228B2 (en) Laminating double-side circuit board, manufacturing method thereof, and multilayer printed circuit board using same
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
JPH1154934A (ja) 多層プリント配線板およびその製造方法
JP4043115B2 (ja) 多数個取り多層プリント配線板
JP2001168481A (ja) 銅張積層板およびプリント配線板用回路基板とその製造方法
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
JP4592891B2 (ja) 多層回路基板および半導体装置
JPH1013028A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP4436946B2 (ja) 片面回路基板の製造方法、および多層プリント配線板の製造方法
JPH1154926A (ja) 片面回路基板およびその製造方法
KR20060095814A (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
JP2000269647A (ja) 片面回路基板、多層プリント配線板およびその製造方法
JP2001015919A (ja) 多層プリント配線板用回路基板とその製造方法および多層プリント配線板
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP2000183528A (ja) 多層プリント配線板の製造方法
JP2001015932A (ja) 多層プリント配線板
JP2000101253A (ja) 多層プリント配線板の製造方法
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
JP3492667B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP3540809B2 (ja) 高密度多層プリント配線板用片面回路基板および高密度多層プリント配線板
JP2004111758A (ja) 多層フレキシブル配線板及びその製造方法
JP2000232268A (ja) 片面回路基板およびその製造方法
JPH10335830A (ja) 多層プリント配線板およびその製造方法
KR200412591Y1 (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050525

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A131 Notification of reasons for refusal

Effective date: 20080422

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20080609

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20080924

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20090310

Free format text: JAPANESE INTERMEDIATE CODE: A02