TWI705570B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI705570B
TWI705570B TW107129789A TW107129789A TWI705570B TW I705570 B TWI705570 B TW I705570B TW 107129789 A TW107129789 A TW 107129789A TW 107129789 A TW107129789 A TW 107129789A TW I705570 B TWI705570 B TW I705570B
Authority
TW
Taiwan
Prior art keywords
electrode
source electrode
contact area
semiconductor substrate
drain electrode
Prior art date
Application number
TW107129789A
Other languages
English (en)
Other versions
TW201935694A (zh
Inventor
津波大介
Original Assignee
日商三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱電機股份有限公司 filed Critical 日商三菱電機股份有限公司
Publication of TW201935694A publication Critical patent/TW201935694A/zh
Application granted granted Critical
Publication of TWI705570B publication Critical patent/TWI705570B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

由於包括源極電極13，在半導體基板11的表面上形成，以歐姆接觸的區域中的第一接觸區域的源極電極13a與非歐姆接觸等的接觸區域中的第二接觸區域的源極電極13b兩方與半導體基板11接合；背面電極16，在半導體基板11的背面形成；以及貫通穴17，設置連接源極電極13的第二接觸區域的源極電極13b與背面電極16的配線；不只可以提高耐蝕性，還可以降低漏電流，得到適於高頻動作的高可靠性半導體裝置。

Description

半導體裝置及其製造方法
此發明，係關於半導體基板上具有貫穿孔(via hole)等的構造之半導體裝置及其製造方法。
使用氮化物半導體等化合物半導體的高電子移動度電晶體(HEMT：High Electron Mobility Transistor)之電力放大器中，因為要求以超過1GHz(十億赫茲)的高頻使電晶體動作，多數提議用以實現高頻動作的電晶體構造。例如，專利文件1中，揭示源極電極下形成介層(via)，藉由與背面同電位，降低源極電感，提高高頻特性的電晶體。
使用氮化物半導體的電力放大器中，藉由將半導體從GaAs(砷化鎵)改變成氮化物半導體，使電晶體可以高電壓動作，實現起電力放大器的高輸出化，但隨著輸出增加變得不能忽視來自電晶體的發熱，這成為電力放大器的更高輸出化中的課題。因此，專利文件2中，提議藉由在半導體基板的背面形成鑽石，提高電晶體散熱性的構造。
[先行技術文件] [專利文件]
[專利文件1]日本專利公開平成3年第181138號公報(第2頁左上欄第2行~第20行，第5圖)
[專利文件2]日本專利公開第2016-528744號公報(段落0016~0022，第1圖)
但是，如同專利文件1記載的源極電極構造，雖然使源極電極具有歐姆性是一般的，但歐姆性的源極電極的耐蝕性不足，製造時、製造後源極電極的一部分溶解，具有歐姆接觸不良、電極浮動等問題發生的課題。
又，因為專利文件2的電晶體構造在基板的背面形成鑽石，散熱性優異，但由於半導體基板的表面側的源極電極與背面電極沒經由貫穿孔連接，因為源極電極的電感高，以高頻動作是困難的。
因為此發明係為了解決上述的課題而形成，以提供高耐蝕性且適於高頻動作的高可靠性的半導體裝置及其製造方法為目的。
根據本發明的半導體裝置，其特徵在於包括：源極電極或汲極電極，在半導體基板的表面上形成，以作為歐姆接觸區域的第一接觸區域以及作為非歐姆接觸區域或比上述歐姆接觸區域電阻值較高的接觸區域的第二接觸區域與上述半導體基板接合；背面電極，在半導體基板的背面形成；以及貫通穴，設置連接上述源極電極或上述汲極電極的上述第二接觸區域與上述背面電極的配線；構成上述第二接觸區域的金屬比構成上述第一接觸區域的金屬離子化傾向較低。
又，其特徵在於包括：源極電極或汲極電極，在半導體基板的表面上形成，在作為歐姆接觸區域的第一接觸區域以及作為非歐姆接觸區域或比上述歐姆接觸區域電阻值較高的接觸區域的第二接觸區域與上述半導體基板接合；背面電極，在上述半導體基板的背面形成；以及貫通穴，設置連接上述源極電極或上述汲極電極的上述第二接觸區域與上述背面電極的配線；上述半導體基板，在 對應上述源極電極或上述汲極電極的位置的背面位置上設置凹部，在上述凹部的底部及側部上述半導體基板與上述背面電極之間形成絕緣性的鑽石層。
又，其特徵在於包括：源極電極或汲極電極，在半導體基板的表面上形成，在作為歐姆接觸區域的第一接觸區域以及作為非歐姆接觸區域或比上述歐姆接觸區域電阻值較高的接觸區域的第二接觸區域與上述半導體基板接合；背面電極，在上述半導體基板的背面形成；以及貫通穴，設置連接上述源極電極或上述汲極電極的上述第二接觸區域與上述背面電極的配線；具有上述源極電極或上述汲極電極的上述第1接觸區域的部分與具有上述第二接觸區域的部分之間，形成保護膜，上述保護膜，比構成上述第一接觸區域的金屬，係離子化傾向較低的膜。
又，其特徵在於包括：源極電極或汲極電極，在半導體基板的表面上形成，在作為歐姆接觸區域的第一接觸區域以及作為非歐姆接觸區域或比上述歐姆接觸區域電阻值較高的接觸區域的第二接觸區域與上述半導體基板接合；背面電極，在上述半導體基板的背面形成；以及貫通穴，設置連接上述源極電極或上述汲極電極的上述第二接觸區域與上述背面電極的配線；具有上述源極電極或上述汲極電極的上述第1接觸區域的部分與具有上述第二接觸區域的部分之間，形成保護膜，上述保護膜，由鎢、白金、金或鈀的金屬膜構成。
根據本發明的半導體裝置的製造方法，其特徵在於包括：在半導體基板的表面上形成第一接觸區域的源極電極或汲極電極的圖案後，加熱或藉由注入離子使上述半導體基板與上述第一接觸區域的源極電極或汲極電極的圖案接合，形成第一接觸區域的源極電極或汲極電極的步驟；連接上述第一接觸區域的源極電極或汲極電極形成第二接觸區域的源極電極或汲極電極的圖案，形成第二接觸區域的源極電極或汲極電極的步驟；上述半導體基板的背面側，形成金屬光罩的步驟；上述半導體基板的上述第二接觸區域的源極電極或汲極 電極的正下方形成貫通上述半導體基板的貫通穴的步驟；利用乾蝕刻或濕蝕刻，除去上述金屬光罩的步驟；以及上述半導體基板的背面形成背面電極後，經由上述貫通穴連接上述第二接觸區域的源極電極或汲極電極與上述背面電極的步驟。
又，其特徵在於包括：在對應半導體基板的第二接觸區域的源極電極或汲極電極的位置的背面位置上形成凹部的步驟；上述半導體基板的表面上形成第一接觸區域的源極電極或汲極電極的圖案後，加熱或藉由注入離子使上述半導體基板與上述第一接觸區域的源極電極或汲極電極的圖案接合，形成第一接觸區域的源極電極或汲極電極的步驟；上述第一接觸區域的源極電極或汲極電極與成為上述第二接觸區域的源極電極或汲極電極之間形成保護膜的步驟；形成與上述第一接觸區域的源極電極或汲極電極夾住上述保護膜的第二接觸區域的源極電極或汲極電極的圖案，形成第二接觸區域的源極電極或汲極電極的步驟；上述半導體基板背面的上述凹部的底部及側部，形成絕緣性的鑽石層的步驟；上述半導體基板的上述第二接觸區域的源極電極或汲極電極的正下方形成貫通上述半導體基板的貫通穴的步驟；在上述半導體基板中形成的上述鑽石層表面上形成背面電極後，上述第二接觸區域的源極電極或汲極電極與上述背面電極經由上述貫通穴連接的步驟。
根據此發明，藉由以源極電極或汲極電極是歐姆接觸的第一接觸區域與非歐姆接觸等的第二接觸區域兩方與半導體基板接合，可以提高耐蝕性，而可以得到適於高頻動作的可靠性高的半導體裝置。
11‧‧‧半導體基板
12‧‧‧半導體層
13‧‧‧源極電極
13a‧‧‧第一接觸區域的源極電極
13b‧‧‧第二接觸區域的源極電極
14‧‧‧汲極電極
15‧‧‧閘極電極
16‧‧‧背面電極
17‧‧‧貫通穴
18‧‧‧變性層
19‧‧‧絕緣基板
20‧‧‧保護膜
22‧‧‧絕緣性鑽石層
23‧‧‧貫通穴
24‧‧‧凹部
25‧‧‧金屬光罩
26‧‧‧埋入光罩
27‧‧‧蝕刻停止層
28‧‧‧導電性鑽石層
100‧‧‧半導體裝置
101‧‧‧半導體裝置
102‧‧‧半導體裝置
[第1圖]係顯示根據此發明的第一實施形態的半導體裝置構成的剖面圖；[第2圖]係顯示根據此發明的第一實施形態的半導體裝置的源極電極構成的放大剖面圖；[第3圖]係顯示根據此發明的第一實施形態的半導體裝置的源極電極構成的平面圖；[第4圖]係顯示根據此發明的第一實施形態的半導體裝置的其他構成的剖面圖；[第5圖]係顯示根據此發明的第一實施形態的半導體裝置的製造步驟的剖面圖；[第6圖]係顯示根據此發明的第一實施形態的半導體裝置的其他構成的剖面圖；[第7圖]係顯示根據此發明的第一實施形態的半導體裝置的源極電極其他構成的平面圖；[第8圖]係顯示根據此發明的第一實施形態的半導體裝置的電晶體其他構成的平面圖；[第9圖]係顯示根據此發明的第二實施形態的半導體裝置的源極電極構成的平面圖；[第10圖]係顯示根據此發明的第二實施形態的半導體裝置的源極電極其他構成的平面圖；[第11圖]係顯示根據此發明的第三實施形態的半導體裝置構成的剖面圖；[第12圖]係顯示根據此發明的第三實施形態的半導體裝置的製造步驟的剖面圖；[第13圖]係顯示根據此發明的第三實施形態的半導體裝置的其他構成的剖面圖；以及[第14圖]係顯示根據此發明的第三實施形態的半導體裝置的其他構成的剖面圖。
第一實施形態
第1圖係顯示根據此發明的第一實施形態的半導體裝置100的構成的剖面圖。如第1圖所示，半導體裝置100，在半導體基板11的表面側包括源極電極13(第一接觸區域的源極電極13a、第二接觸區域的源極電極13b)、汲極電極14、閘極電極15，在半導體基板11的背面側包括背面電極16，經由貫通穴17，電氣連接源極電極13(第二接觸區域的源極電極13b)與背面電極16。又，所謂表面及背面的用詞，只是方便使用，不帶來特殊的限制。
半導體基板11，使用SiC、GaN、Al2O3、Si、GaAs、InP、鑽石等的材料構成的基板。半導體基板11的厚度，高頻動作時最好在10μm(微米)以上、200μm以下的範圍內，超過此範圍也可以。但是，超過200μm時，因為寄生電感增加的高頻特性確保變得困難，超過200μm時，在半導體基板中設置凹部，最好在凹部內200μm以下。未滿10μm的話，化合物構成的半導體基板11中可能發生裂痕或引起絕緣性下降。為了確保絕緣性，半導體基板11的電阻率最好在1×105[Ωcm]以上。
源極電極13、汲極電極14、閘極電極15、背面電極16以Cu、Ti、Al、Au、Ni、Nb、Pd、Pt、Cr、W、Ta、Mo等的金屬等形成。又，包含背面電極的各電極以複數的層構造形成也可以。
對於半導體基板11，一般是使源極電極13(第一接觸區域的源極電極13a)、汲極電極14歐姆接合，閘極電極15蕭特基(Schottky)接合。金屬/半導體界面的歐姆接觸(接合)，以蒸鍍多元元素(包含金屬元素以外)等在半導體基板上形成，藉由進行回火等的熱處理可以形成。回火處理後，金屬/半導體界面上形成複數的元素存在的變性層。又，作為用以形成歐姆接觸的另外的方法，使用半導體基板11內添加不純物磊晶成長的方法或利用離子注入、熱擴散使不純物擴散的方法還有複數組合上述方法的方法。
其次，說明根據此發明的第一實施形態的半導體裝置100中的源 極電極13的構成。第2圖係第1圖的源極電極13部分的區域A中的放大剖面圖。第3圖，係源極電極13的平面圖。如第2及3圖所示，源極電極13在半導體基板11上形成，配置2列的第一接觸區域的源極電極13a之間設置第二接觸區域的源極電極13b。第二接觸區域的源極電極13b的背面，經由貫通穴17電氣連接背面電極16。第3圖中以點線記載之處，係從半導體基板11的背面形成的貫通穴17。關於貫通穴17的表面與背面電極16，最好是非歐姆接觸。又，貫通穴17，如第1圖的垂直狀的貫通穴也可以，第4圖所示的錐狀的貫通孔也可以。
第一接觸區域的源極電極13a，根據回火處理，在電極/半導體界面上形成變性層18。藉此，形成第一接觸區域的歐姆接觸區域。歐姆接觸是電阻性接觸。本發明中，接觸電阻率，最好在1.0E-8Ωcm2以上、1.0E-3Ωcm2以下。接觸電阻率未滿1.0E-8Ωcm2時，由於半導體層的過度金屬化，半導體層的耐蝕性下降。超過1.0E-3Ωcm2時，高頻特性(電力增益切斷頻率fmax等)下降。
第二接觸區域的源極電極13b，在形成第一接觸區域的源極電極13a後設置，電極/半導體界面上形成無變性層的第二接觸區域。在此，所謂第二接觸區域，係包含金屬/半導體面的蕭特基接觸或金屬/絕緣體/半導體界面的MIS型蕭特基接觸等的非歐姆接觸的區域以及接觸電阻率超過1.0E-3Ωcm2、1.0E+3Ωcm2以下的高接觸區域。接觸電阻率在1.0E-3Ωcm2以下時，金屬或金屬/半導體界面的耐蝕性下降。超過1.0E+3Ωcm2時，因為增加源極電阻，高頻特性以及輸出特性有下降的可能性。
由於使第二接觸區域的金屬(複數層時最下層)成為比第一接觸區域的金屬(複數層中離子化傾向最低的金屬)離子化傾向較低的金屬，可以提高源極電極的侵蝕性。例如，考慮第一接觸區域的金屬為Ti/Al/Au，第二接觸區域的金屬為Ti/Au的情況時，第一接觸區域的金屬中離子化傾向最低的金屬是Al，但第二接觸區域的金屬的最下層使用比Al離子化傾向更低的Ti。此時，如第2圖 所示，離子化傾向低的第二接觸區域的金屬覆蓋離子化傾向高的第一接觸區域的金屬側面，可以提高侵蝕性。
其次，關於此發明的第一實施形態的半導體裝置100的製造方法，根據第5圖說明。第5圖，係顯示根據此發明的第一實施形態的半導體裝置100的製造步驟的剖面圖。
首先，如第5圖(a)所示，半導體基板11上，形成第一接觸區域的源極電極13a與汲極電極14後，進行熱處理，形成歐姆接觸的變性層18。歐姆電極的熱處理溫度最好在500℃以上、1200℃以下。未滿500℃時，不能形成歐姆接觸，或歐姆電阻過高，產生高頻特性及輸出特性下降等問題。另一方面，超過1200℃時，電極耐不住高溫，由於爆沸發生電極構造破壞。
電極圖案，使用抗蝕圖案的話，以剝落法或乾/濕蝕刻可以形成。分別形成第一接觸區域的源極電極13a與汲極電極14也可以，一起形成也可以。
接著，如第5圖(b)所示，形成第二接觸區域的源極電極13b。非歐姆電極的容許熱處理溫度，最好在室溫以上、500℃以下。但是，包含金屬/半導體界面中防止擴散用的保護膜(SiN、SiO等的絕緣膜、W等的高融點金屬)時，超過上述溫度也可以。
作為用以分開製作第一接觸區域中的低歐姆接觸與第二接觸區域中的高歐姆接觸或非歐姆接觸的製造方法，藉由各個區域中使用不同的金屬(金屬層是複數時，包含不同層構成)可以實現。例如，GaN系、SiC系時，舉出在第一接觸區域設置Al系的金屬(作為層構造，Ti/Al/Au等)，在第二接觸區域設置Nb系的金屬(作為層構造，Ti/Nb/Au等)。這些半導體中，因為Al比Nb反應性高，每一區域可以分開製作接觸電阻率。又，半導體中使用GaAs系、InP系時，第一接觸區域中使用與這些反應性佳的AuGe、AuGa、Cr等，第二接觸區域中使用與這些反應性差的Ti、Pt、Au等的金屬也可以。
作為另外的製造方法，舉出第一接觸區域的半導體層內利用離子注入使不純物元素擴散，第二接觸區域的半導體內，由於不進行離子注入等，在不純物元素的摻雜量上加以區別。不純物濃度最好5.0E+20cm-3以上、2.0E+17cm-3。半導體中使用SiC系時，離子注入的不純物元素，最好是N、P、As、B、Al、Ga、Be、S、V、O、C、Si內任1種類或複數種類的元素。半導體中使用GaN系時，離子注入的不純物元素，最好是O、S、Se、Te、Be、Mg、Ca、C、Si、Ge、Sn內任1種類或複數種類的元素。半導體中使用鑽石時，注入離子的不純物元素，最好是N、P、As、Sb、B、Al、Ga、In、Be、S、O內任1種類或複數種類的元素。
作為又另外的製造方法，藉由對第一接觸區域的金屬施加高溫的熱處理，對第二接觸區域的金屬施加較低溫的熱處理或者不熱處理，可以每一區域分開製作接觸電阻率。
藉由適當組合上述，可以每一區域分開製作接觸電阻率。又，也可以分開製作歐姆接觸與非歐姆接觸(蕭特基接觸)。又，電極常使用多層構造，使上述記載的金屬或不純物原子以熱處理或離子注入、結晶生長等在金屬/半導體界面中存在很重要。例如，Ti/Al/Au的電極構造時，由於以熱處理Al擴散至半導體層，金屬/半導體界面將會有歐姆性。
又，第二接觸區域中的非歐姆接觸的製造方法中，抑制離子注入或熱處理，藉由降低半導體層表面附近的金屬原子、不純物的濃度，容易實現。作為使用的金屬，藉由使用化學反應性低的高融點金屬(W、WN、Ta、TaN)或如同閘極電極中使用的工作函數高的金屬(Ni、Pt、Au、Cu、Rh、Ru等)，容易實現非歐姆接觸。又，藉由金屬/半導體界面中夾住比金屬氧化膜、絕緣膜等的半導體能隙較大的材料的MIS構造也可以實現。
其次，如第5圖(c)所示，半導體基板11的表面側形成閘極電極 15。根據需要形成絕緣膜或電鍍配線也可以。又，半導體基板11的背面側形成金屬光罩(metal mask)25。為了薄化半導體基板11的基板厚，研削基板厚之後，形成金屬光罩25也可以。
接著，如第5圖(d)所示，金屬光罩25不存在之處以乾蝕刻加工形成貫通穴17。濕蝕刻也可以，但如同SiC基板對於化學反應性低的基板，乾蝕刻較佳。金屬光罩25，最好是Cr、Al、Ni、Cu等，濺鍍良率低且與蝕刻氣體的反應性生物的揮發性低。
其次，如第5圖(e)所示，除去金屬光罩25。除去方法是乾蝕刻也可以，但使用難以乾蝕刻的材料時，濕蝕刻也可以。此時，可以使用酸或鹼。
又，歐姆電極正下形成貫通穴時，以蝕刻時的侵蝕性氣體或侵蝕性液體溶解歐姆電極的一部分，關聯接觸不良或膜剝離等問題，但如同本發明第二接觸區域的源極電極13b的正下方形成貫通穴17的話，可以防止上述問題。
最後，如第5圖(f)所示，以濺鍍或蒸鍍等的方法，形成背面電極16。背面電極16上再形成電鍍膜等也可以。
又，上述第一實施形態中，顯示源極電極13以第一接觸區域的源極電極13a與第二接觸區域的源極電極13b構成的情況，但不限於此。汲極電極14以第一接觸區域的汲極電極與第二接觸區域的汲極電極構成，第二接觸區域的汲極電極與背面電極經由貫通穴連接也可以。又，關於貫通穴，當然將背面電極與具有第二接觸區域的閘極電極15連接也可以。
又，上述第一實施形態中，使用半導體基板11，但不限於此。例如，第6圖，係顯示半導體裝置100的其他構成的剖面圖，如第6圖所示，在絕緣基板19上形成半導體層12作為半導體基板也可以。半導體層12中，舉出GaN、AlGaN、InAlN、AlN、鑽石等之外，單層或積層GaAs、InP等的材料。
又，上述第一實施形態中，配置2列的第一接觸區域的源極電極 13a之間，設置第二接觸區域的源極電極13b，但不限於此。例如，第7圖係顯示源極電極13的其他構成的平面圖，如第7圖所示，第二接觸區域的源極電極13b的外圍形成第一接觸區域的源極電極13a也可以，形成如圈餅形狀包含曲線的形狀也可以。源極電極13，只要是以歐姆接觸的區域中的第一接觸區域的源極電極13a以及非歐姆接觸或高電阻的接觸的區域中的第二接觸區域的源極電極13b兩方與半導體基板11接合的構成即可。
又，上述第一實施形態中，如第1圖所示，說明2條源極電極13、1條汲極電極14、2條閘極電極15的電晶體構成，但不限於此。例如，第8圖顯示電晶體的三端子的其他構成的平面圖，如第8圖所示，3條源極電極13與汲極電極14夾住之處存在閘極電極15。此時，將會存在4條閘極指。一般像這樣以閘極指使用電晶體，此圖中，例示閘極指是4條的情況，但根據設計決定閘極指的數量或長度即可。
如上述，根據第一實施形態的半導體裝置100，因為包括源極電極13，在半導體基板11的表面上形成，以歐姆接觸區域中的第一接觸區域的源極電極13a與非歐姆接觸或高電阻接觸區域中的第二接觸區域的源極電極13b兩方與半導體基板11接合；背面電極16，在半導體基板11的背面上形成；以及貫通穴17，設置連接源極電極13的第二接觸區域的源極電極13b與背面電極16的配線；具有貫通穴的源極電極中，反應性高的第一接觸區域的源極電極由於以第二接觸區域的源極電極保護，不只可以提高耐蝕性，由於設置第二接觸區域之處還可以降低漏電流，可以得到適於高頻動作的可靠性高的半導體裝置。又，因為可以電氣連接半導體基板表面側與背面側，可以改善高頻特性。
又，藉由以第二接觸區域的源極電極13b保護貫通穴17，可以防止來自反應性高的歐姆電極的原子擴散。又，可以抑制電晶體切斷時的漏電流。這在半導體基板中使用六方晶系材料(GaN、SiC等)時特別有效果。
第二實施形態
第一實施形態中，顯示關於源極電極13以第一接觸區域的源極電極13a與第二接觸區域的源極電極13b兩方與半導體基板11接合之情況，但第二實施形態中，更顯示關於第一接觸區域的源極電極13a與第二接觸區域的源極電極13b之間形成保護膜的情況。
第9圖係顯示根據此發明的第二實施形態的半導體裝置101中的源極電極13的構成的放大剖面圖。如第9圖所示，源極電極13，為了保護第一接觸區域的源極電極13a端部，在第一接觸區域的源極電極13a與第二接觸區域的源極電極13b之間形成保護膜20。保護膜20，係比構成第一接觸區域的金屬離子化傾向較低的金屬膜。第二實施形態中的半導體裝置101的構成，除了保護膜20以外，與第一實施形態中的半導體裝置100的構成相同，引用第一實施形態中使用的圖，省略同樣部分的說明。又，第二實施例中的半導體裝置101的製造方法，在形成第一接觸區域的源極電極13a後，追加形成保護膜20的步驟。除此以外，與第一實施形態中的半導體裝置100的製造方法相同，引用第一實施例中使用的圖，省略同樣部分的說明。
半導體裝置101中，第一接觸區域的源極電極13a與第二接觸區域的源極電極13b之間，藉由形成保護膜20，更提高第一接觸區域的源極電極13a的耐蝕性。又，由於保護膜20中使用SiN、SiO等的絕緣體，可以減少源極電極13的實效面積，因為電晶體的汲極-源極間可以降低電容Cds，可以使電晶體寬調頻區化。使用金屬作為保護膜20時，使用比源極電極耐蝕性更優異的金屬。例如，使用離子化傾向性低的Pt、Au、Pd等金屬或熱擴散防止優異的W、Ta等的高融點金屬。又，如第10圖所示，保護膜20，不只在第一接觸區域的源極電極13a的內側，可以也在外側形成。
如上述，根據本第二實施形態的半導體裝置101，因為在第一接 觸區域的源極電極13a與第二接觸區域的源極電極13b之間形成保護膜20，可以達到更提高耐蝕性。又，由於貫通穴近旁形成保護膜，可以降低電晶體的寄生電容成分。
第三實施形態
第一實施形態中，顯示關於在半導體基板11的背面形成背面電極16的情況，第三實施形態中，顯示關於在半導體基板的背面與背面電極之間形成鑽石層的情況。
第11圖係顯示根據此發明的第三實施形態的半導體裝置102的構成的剖面圖。如第11圖所示，在半導體基板11的背面設置凹部24。凹部24，係加工源極電極13、汲極電極14、閘極電極15正下方的半導體基板11而形成。凹部24的底面及凹部24的側面形成絕緣性鑽石層22。貫通穴23，係加工第二接觸區域的源極電極13b的背面的半導體基板11與絕緣性鑽石層22，擔任電氣連接源極電極13與背面電極16的角色。第三實施形態中的半導體裝置102的其他構成，與第一實施形態中的半導體裝置100的構成相同，省略同樣部分的說明。
其次，關於此發明的第三實施形態的半導體裝置102的製造方法，根據第12圖說明。第12圖，係顯示根據此發明的第三實施形態的半導體裝置102的製造步驟的剖面圖。
首先，如第12圖(a)所示，準備半導體基板11，如第12圖(b)所示，在半導體基板11的背面側形成凹部24。凹部24以蝕刻半導體基板11形成。
接著，如第12圖(c)所示，在半導體基板11的背面側形成絕緣性鑽石層22。鑽石層，可以用熱燈絲型CVD(化學氣相沈積)或電漿CVD等形成。在此之際，藉由添加硼等不純物氣體，可以調整膜中的不純物濃度。又，即使鑽石層形成後，以離子注入等在層中注入不純物，也可以調整不純物濃度。絕緣性鑽石層22的成膜溫度是高溫(例如1000℃)時，因為從源極電極等的電極材料往 半導體基板11產生原子擴散，半導體基板11的表面側形成源極電極13等的構造物前，最好形成絕緣性鑽石層22的膜。
其次，如第12圖(d)所示，半導體基板11的背面側形成埋入光罩26。埋入光罩26，抗蝕材料或聚亞醯胺(polyimide)等的有機膜也好，Cu等的金屬膜也好都可以。使用有機膜時，使用旋轉塗佈機等，在半導體基板11的背面側塗佈溶劑，可以形成。埋入光罩26中使用金屬膜時，使用介層填充電鍍技術，可以使金屬在凹部24內選擇性生長。
接著，如第12圖(e)所示，蝕刻埋入光罩26。蝕刻方法是濕蝕刻也好乾蝕刻也好都可以。既定量回蝕埋入光罩26後，如第12圖(f)所示，半導體基板11的背面側中，以乾蝕刻等蝕刻沒用埋入光罩26保護的絕緣性鑽石層22。藉由預先調整凹部24內的埋入光罩26的厚度，可以調整凹部24側面的絕緣性鑽石層22的殘餘厚度。由於使此殘餘厚度比背面研削後的半導體基板11的厚度更薄，可以防止背面研削時的問題(往凹部內的鑽石附著，研削裝置部品的破損、基板研削面的變形等)。之後，如第12圖(g)所示，除去埋入光罩26。
其次，如第12圖(h)所示，半導體基板11的背面側形成蝕刻停止層27，蝕刻停止層的材料，舉出SiO、SiN等的絕緣膜、酚醛清漆(novolac)系抗蝕劑、聚亞醯胺(polyimide)等的有機膜、Cr、Al、Ni、Cu等的金屬。
接著，如第12圖(i)所示，半導體基板11的表面側形成貫通穴23。藉由蝕刻半導體基板11與絕緣性鑽石層22，可以形成貫通穴23。蝕刻是乾蝕刻也好濕蝕刻也好都可以。藉由使用蝕刻停止層27，可以選擇性蝕刻這些層。形成貫通穴23後，如第12圖(j)所示，半導體基板11上形成源極電極13等。第二接觸區域的源極電極13b埋入貫通穴23形成。之後，如第12圖(k)所示，除去蝕刻停止層27。
最後，如第12圖(l)所示，從半導體基板11的背面側開始研削後， 如第12圖(m)所示，在半導體基板11的背面側形成背面電極16。背面研削後的半導體基板11的厚度最好是10~200μm左右。背面電極16，是共形膜也可以，但以金屬埋入凹部24內形成也可以。又，以複數的金屬構成的多層構造也可以。
又，以第二接觸區域的源極電極13b埋入貫通穴23內，但不限於此。例如，第13圖係顯示半導體裝置102的其他構成的剖面圖，如第13圖所示，使第二接觸區域的源極電極13b平坦化，形成經由貫通穴23用背面電極16連接的構造也可以。
又，上述第三實施形態中，以第二接觸區域的源極電極13b完全埋入貫通穴23，但不限於此。例如第14圖，係顯示係半導體裝置102的其他構成的剖面圖，如第14圖所示，對應絕緣性鑽石層的貫通穴23的部分作為導電性鑽石層28也可以。藉此，可以更提高電晶體的散熱性。
又，鑽石的導電性，依存於添加的不純物濃度，一般添加硼等的不純物多時成為導電性的鑽石，不純物少時，成為絕緣性的鑽石。因為不純物濃度低的鑽石散熱性較高，導電性鑽石層28最好只在半導體基板11的表面側與背面側的電氣連接處形成。
鑽石層，可以用熱燈絲型CVD(化學氣相沈積)或電漿CVD等形成。在此之際，藉由添加硼等不純物氣體，可以調整膜中的不純物濃度。又，即使鑽石層形成後，以離子注入等在膜中注入不純物，也可以調整不純物濃度。
如上述，根據本第三實施例的半導體裝置102，半導體基板11，因為在對應源極電極13的位置的背面位置上設置凹部24，凹部24的底部及側部在半導體基板11與背面電極16之間形成絕緣性鑽石層22，電晶體動作部分(源極、汲極、閘極周圍)的正下方設置凹部，形成鑽石，藉此可以提高散熱性。
又，以第二接觸區域的源極電極13b埋入貫通穴23，可以防止來自反應性高的歐姆電極的原子擴散。又，可以抑制電晶體切斷時的漏電流。這 在半導體基板中使用六方晶系材料(GaN、SiC等)時特別有效果。
又，此發明，在發明範圍內，可以自由組合各實施形態，適當變形、省略各實施形態。
11‧‧‧半導體基板
13‧‧‧源極電極
13a‧‧‧第一接觸區域的源極電極
13b‧‧‧第二接觸區域的源極電極
14‧‧‧汲極電極
15‧‧‧閘極電極
16‧‧‧背面電極
17‧‧‧貫通穴
100‧‧‧半導體裝置
A‧‧‧區域

Claims (13)

  1. 一種半導體裝置，其特徵在於包括：源極電極或汲極電極，在半導體基板的表面上形成，以作為歐姆接觸區域的第一接觸區域以及作為非歐姆接觸區域或比上述歐姆接觸區域電阻值較高的接觸區域的第二接觸區域與上述半導體基板接合；背面電極，在上述半導體基板的背面形成；以及貫通穴，設置連接上述源極電極或上述汲極電極的上述第二接觸區域與上述背面電極的配線；上述半導體基板，在對應上述源極電極或上述汲極電極的位置的背面位置上設置凹部，在上述凹部的底部及側部上述半導體基板與上述背面電極之間形成絕緣性的鑽石層。
  2. 如申請專利範圍第1項所述的半導體裝置，其中，具有上述源極電極或上述汲極電極的上述第一接觸區域的部分與具有上述第二接觸區域的部分之間，形成保護膜。
  3. 如申請專利範圍第1項所述的半導體裝置，其中，上述貫通穴，用上述第二接觸區域的源極電極或汲極電極埋入。
  4. 如申請專利範圍第1或3項所述的半導體裝置，其中，上述絕緣性的鑽石層的上述貫通穴對應的區域中，形成導電性的鑽石層。
  5. 如申請專利範圍第2項所述的半導體裝置，其中，上述保護膜，比構成上述第一接觸區域的金屬，係離子傾向較低的膜。
  6. 如申請專利範圍第2項所述的半導體裝置，其中，上述保護膜，以氮化矽、氧化矽或氧化鋁的絕緣膜構成。
  7. 如申請專利範圍第1項所述的半導體裝置，其中，上述第一接觸區域的接觸電阻值在1.0E-8Ωcm2以上、1.0E-3Ωcm2以下。
  8. 如申請專利範圍第1項所述的半導體裝置，其中，上述半導體基板，在絕緣基板的表面上設置半導體層。
  9. 一種半導體裝置的製造方法，其特徵在於包括：在半導體基板的表面上形成第一接觸區域的源極電極或汲極電極的圖案後，加熱或藉由注入離子使上述半導體基板與上述第一接觸區域的源極電極或汲極電極的圖案接合，形成第一接觸區域的源極電極或汲極電極的步驟；連接上述第一接觸區域的源極電極或汲極電極形成第二接觸區域的源極電極或汲極電極的圖案，形成第二接觸區域的源極電極或汲極電極的步驟；上述半導體基板的背面側，形成金屬光罩的步驟；上述半導體基板的上述第二接觸區域的源極電極或汲極電極的正下方形成貫通上述半導體基板的貫通穴的步驟；利用乾蝕刻或濕蝕刻，除去上述金屬光罩的步驟；以及上述半導體基板的背面形成背面電極後，經由上述貫通穴連接上述第二接觸區域的源極電極或汲極電極與上述背面電極的步驟。
  10. 如申請專利範圍第9項所述的半導體裝置的製造方法，其中，包括：形成上述第一接觸區域的源極電極或汲極電極後，連接上述第一接觸區域的源極電極或汲極電極形成上述第二接觸區域的源極電極或汲極電極的圖案前，上述第一接觸區域的源極電極或汲極電極與上述第二接觸區域的源極電極或汲極電極之間形成保護膜的步驟。
  11. 如申請專利範圍第10項所述的半導體裝置的製造方法，其中，包括：在對應上述半導體基板的上述第二接觸區域的源極電極或汲極電極的位置的背面位置上形成凹部的步驟；以及上述凹部的底部及側部，在上述半導體基板與上述背面電極之間形成絕緣性鑽石層的步驟。
  12. 一種半導體裝置的製造方法，其特徵在於包括：在對應半導體基板的第二接觸區域的源極電極或汲極電極的位置的背面位置上形成凹部的步驟；上述半導體基板的表面上形成第一接觸區域的源極電極或汲極電極的圖案後，加熱或藉由注入離子使上述半導體基板與上述第一接觸區域的源極電極或汲極電極的圖案接合，形成第一接觸區域的源極電極或汲極電極的步驟；上述第一接觸區域的源極電極或汲極電極與成為上述第二接觸區域的源極電極或汲極電極之間形成保護膜的步驟；形成與上述第一接觸區域的源極電極或汲極電極夾住上述保護膜的第二接觸區域的源極電極或汲極電極的圖案，形成第二接觸區域的源極電極或汲極電極的步驟；上述半導體基板背面的上述凹部的底部及側部，形成絕緣性的鑽石層的步驟；上述半導體基板的上述第二接觸區域的源極電極或汲極電極的正下方形成貫通上述半導體基板的貫通穴的步驟；以及在上述半導體基板中形成的上述鑽石層表面上形成背面電極後，上述第二 接觸區域的源極電極或汲極電極與上述背面電極經由上述貫通穴連接的步驟。
  13. 如申請專利範圍第11或12項所述的半導體裝置的製造方法，其中，包括：上述絕緣性的鑽石層的上述貫通孔對應的區域中，形成導電性的鑽石層的步驟。
TW107129789A 2018-02-01 2018-08-27 半導體裝置及其製造方法 TWI705570B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??PCT/JP2018/003419 2018-02-01
PCT/JP2018/003419 WO2019150526A1 (ja) 2018-02-01 2018-02-01 半導体装置およびその製造方法
WOPCT/JP2018/003419 2018-02-01

Publications (2)

Publication Number Publication Date
TW201935694A TW201935694A (zh) 2019-09-01
TWI705570B true TWI705570B (zh) 2020-09-21

Family

ID=64960327

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129789A TWI705570B (zh) 2018-02-01 2018-08-27 半導體裝置及其製造方法

Country Status (7)

Country Link
US (1) US11205704B2 (zh)
JP (1) JP6448865B1 (zh)
KR (1) KR102327745B1 (zh)
CN (1) CN111656498B (zh)
DE (1) DE112018007009T5 (zh)
TW (1) TWI705570B (zh)
WO (1) WO2019150526A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7063186B2 (ja) * 2018-08-16 2022-05-09 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP7215800B2 (ja) * 2019-02-19 2023-01-31 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
US20220223726A1 (en) * 2019-04-12 2022-07-14 Guangdong Zhineng Technologies, Co. Ltd. High electron mobility transistor (hemt) and method of manufacturing the same
CN113939918A (zh) * 2019-06-18 2022-01-14 三菱电机株式会社 半导体装置及其制造方法
KR20230101901A (ko) 2020-12-22 2023-07-06 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
KR102669198B1 (ko) * 2021-04-13 2024-05-27 한국전자통신연구원 전력반도체 소자
CN117043955A (zh) * 2021-04-15 2023-11-10 苏州晶湛半导体有限公司 半导体结构及其制备方法
DE102021205315A1 (de) 2021-05-26 2022-12-01 Robert Bosch Gesellschaft mit beschränkter Haftung Membran-halbleiterbauelement und verfahren zum herstellen desselben
WO2024084621A1 (ja) * 2022-10-19 2024-04-25 三菱電機株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033097A (ja) * 2007-06-29 2009-02-12 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03181138A (ja) * 1989-12-11 1991-08-07 Mitsubishi Electric Corp 化合物半導体装置
US5236854A (en) 1989-12-11 1993-08-17 Yukio Higaki Compound semiconductor device and method for fabrication thereof
JP3714803B2 (ja) * 1998-10-09 2005-11-09 株式会社神戸製鋼所 ダイヤモンド電界効果トランジスタの製造方法
JP4224737B2 (ja) * 1999-03-04 2009-02-18 ソニー株式会社 半導体素子
JP2005210105A (ja) * 2003-12-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006295073A (ja) * 2005-04-14 2006-10-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007157829A (ja) 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
JP2007242853A (ja) 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
JP2008078486A (ja) * 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
US8003525B2 (en) 2007-06-29 2011-08-23 Fujitsu Limited Semiconductor device and method of manufacturing the same
JP2009164158A (ja) 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP5487749B2 (ja) 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
JP5604855B2 (ja) * 2009-11-17 2014-10-15 富士通株式会社 半導体装置及びその製造方法
JP2012043964A (ja) * 2010-08-19 2012-03-01 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ及びその製造方法
JP5760394B2 (ja) 2010-11-05 2015-08-12 三菱電機株式会社 ビアホールの製造方法およびビアホールを有する半導体素子の製造方法
US8575657B2 (en) 2012-03-20 2013-11-05 Northrop Grumman Systems Corporation Direct growth of diamond in backside vias for GaN HEMT devices
JP5970736B2 (ja) * 2012-04-27 2016-08-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
JP2014110311A (ja) * 2012-11-30 2014-06-12 Furukawa Electric Co Ltd:The 半導体装置
US9196703B2 (en) 2013-08-22 2015-11-24 Northrop Grumman Systems Corporation Selective deposition of diamond in thermal vias
JP6156015B2 (ja) 2013-09-24 2017-07-05 三菱電機株式会社 半導体装置及びその製造方法
JP6090474B2 (ja) * 2013-11-27 2017-03-08 株式会社村田製作所 半導体装置および半導体装置の製造方法
JP6712735B2 (ja) * 2015-02-25 2020-06-24 学校法人早稲田大学 電力素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033097A (ja) * 2007-06-29 2009-02-12 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW201935694A (zh) 2019-09-01
KR20200095572A (ko) 2020-08-10
CN111656498A (zh) 2020-09-11
WO2019150526A1 (ja) 2019-08-08
JP6448865B1 (ja) 2019-01-09
JPWO2019150526A1 (ja) 2020-02-06
CN111656498B (zh) 2024-01-16
DE112018007009T5 (de) 2020-11-05
US11205704B2 (en) 2021-12-21
KR102327745B1 (ko) 2021-11-17
US20210175337A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
TWI705570B (zh) 半導體裝置及其製造方法
US10446542B1 (en) GaN structures
US10896969B2 (en) Manufacturing method of an HEMT transistor of the normally off type with reduced resistance in the on state and HEMT transistor
US20210050434A1 (en) Integrated Circuit and Bipolar Transistor
US20240222444A1 (en) Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices
JP4593115B2 (ja) ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法
JP4327114B2 (ja) 窒化物半導体装置
US9130063B2 (en) Semiconductor device and method of manufacturing the same
US12009415B2 (en) High electron mobility transistor and method for fabricating the same
US20150097290A1 (en) COMPOSITE METAL TRANSMISSION LINE BRIDGE STRUCTURE FOR MONOLITHIC MICROWAVE INTEGRATED CIRCUITS (MMICs)
CN113597680B (zh) 具有包括掩埋晶粒停止层的顶侧金属化结构的功率半导体装置
JP5113375B2 (ja) 窒化物半導体装置
TWI692039B (zh) 半導體裝置的製作方法
WO2023130336A1 (en) Nitride-based semiconductor circuit and method for manufacturing the same
WO2023130337A1 (en) Nitride-based semiconductor circuit and method for manufacturing thereof
US11222956B2 (en) Distributed current low-resistance diamond ohmic contacts
WO2024024822A1 (ja) 半導体装置および半導体装置の製造方法
US20240234559A1 (en) High electron mobility transistor and method for fabricating the same
KR20230061224A (ko) 트랜지스터 및 이의 제조 방법
KR20200059744A (ko) 탄화 규소 반도체의 제조 방법
JPS62156878A (ja) 半導体装置