CN113939918A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN113939918A
CN113939918A CN201980097305.XA CN201980097305A CN113939918A CN 113939918 A CN113939918 A CN 113939918A CN 201980097305 A CN201980097305 A CN 201980097305A CN 113939918 A CN113939918 A CN 113939918A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
diamond
semiconductor layer
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980097305.XA
Other languages
English (en)
Inventor
吉嗣晃治
仲村惠右
柳生荣治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN113939918A publication Critical patent/CN113939918A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的目的在于提供具有高的散热性能的半导体装置。半导体装置(1001)具备：金刚石基板(23)，在上表面(109)形成有凹部(17)；氮化物半导体层(2、3)，形成于金刚石基板(23)的上表面(109)的凹部(17)的内部；以及电极(101、102、106)，形成于氮化物半导体层(2、3)上，氮化物半导体层(2、3)和电极(101、102、106)构成场效应晶体管，在金刚石基板(23)形成在厚度方向上贯通金刚石基板(23)而使源极电极(101)露出的源极通道孔(501)，该半导体装置还具备覆盖源极通道孔(501)的内壁和金刚石基板(23)的下表面的通道金属(502)。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
以往，作为在高输出并且高频区域动作的半导体装置，使用从氮化物系半导体制作的场效应型晶体管等。但是，由于在高输出动作中半导体装置内部的温度上升，装置的特性或者可靠性降低的现象成为问题。为了抑制该半导体装置内部的温度上升，在发热部附近设置散热性高的材料或者散热性高的构造是重要的。具有在固体物质中最高的热导率的金刚石最适于作为散热用材料。在以往的使用金刚石基板的半导体装置中，在设置于半导体装置的基板的一部分的通道内填充金刚石。由此，能够在厚度方向上释放在半导体装置内产生的热(参照例如专利文献1)。另一方面，在估计更高的散热效果的半导体装置中，将半导体装置的基板整体设为金刚石，从而能够扩散状地高效地释放在半导体装置内产生的热(参照例如非专利文献1)。
现有技术文献
专利文献
专利文献1：日本专利第6174113号公报
非专利文献
非专利文献1：G.H.Jessen et al.，“AlGaN/GaN HEMT on Diamond TechnologyDemonstration”，in Proceedings of CSICS，IEEE，TX，pp.271-274(2006)
发明内容
为了使散热效果最大化，要求在发热源附近配置热导率高的散热用材料，高效地释放热。但是，在以往技术中，作为散热用材料的金刚石仅应用于基板的一部分的通道内部或者基板，并且主要的散热方向被限制于膜厚方向。在散热被限制于膜厚方向的情况下，存在无法充分抑制在半导体装置的活性区域产生的温度上升的可能性。本发明是为了解决如以上记载的问题而完成的，其目的在于提供具有高的散热性能的半导体装置。
本发明的半导体装置具备：金刚石基板，在上表面形成有凹部；氮化物半导体层，形成于金刚石基板的上表面的凹部的内部；以及电极，形成于氮化物半导体层上，氮化物半导体层和电极构成场效应晶体管，电极包括源极电极，在金刚石基板形成在厚度方向上贯通金刚石基板而使源极电极露出的源极通道孔，该半导体装置还具备覆盖源极通道孔的内壁和金刚石基板的下表面的通道金属。
根据本发明的半导体装置，在金刚石基板的凹部的内部形成作为场效应晶体管的活性层动作的氮化物半导体层。金刚石基板与氮化物半导体层的侧方和下方邻接，所以能够将在氮化物半导体层产生的热向侧方和下方的金刚石基板散热，具有高的散热性能。本发明的目的、特征、方式以及优点通过以下的详细的说明和附图将变得更加明确。
附图说明
图1是实施方式1的半导体装置的剖面图。
图2是实施方式1的半导体装置的顶视图。
图3是沿着图2的A-A′线的半导体装置的剖面图。
图4是沿着图2的B-B′线的半导体装置的剖面图。
图5是沿着图2的C-C′线的半导体装置的剖面图。
图6是实施方式2的半导体装置的剖面图。
图7是实施方式3的半导体装置的剖面图。
图8是实施方式4的半导体装置的顶视图。
图9是沿着图8的A-A′线的半导体装置的顶视图。
图10是沿着图8的B-B′线的半导体装置的顶视图。
图11是沿着图8的C-C′线的半导体装置的顶视图。
图12是实施方式5的半导体装置的剖面图。
图13是示出半导体装置的第1制造方法的流程图。
图14是示出半导体装置的第1制造方法的剖面图。
图15是示出半导体装置的第1制造方法的剖面图。
图16是示出半导体装置的第1制造方法的剖面图。
图17是示出半导体装置的第1制造方法的剖面图。
图18是示出半导体装置的第1制造方法的剖面图。
图19是示出半导体装置的第1制造方法的剖面图。
图20是示出半导体装置的第1制造方法的剖面图。
图21是示出半导体装置的第1制造方法的剖面图。
图22是示出半导体装置的第1制造方法的剖面图。
图23是示出半导体装置的第1制造方法的剖面图。
图24是示出半导体装置的第1制造方法的剖面图。
图25是示出半导体装置的第1制造方法的剖面图。
图26是示出半导体装置的第1制造方法的剖面图。
图27是示出半导体装置的第1制造方法的剖面图。
图28是示出半导体装置的第1制造方法的剖面图。
图29是示出半导体装置的第1制造方法的剖面图。
图30是示出半导体装置的第1制造方法的剖面图。
图31是示出半导体装置的第1制造方法的剖面图。
图32是示出半导体装置的第1制造方法的剖面图。
图33是示出半导体装置的第1制造方法的剖面图。
图34是示出半导体装置的第2制造方法的流程图。
图35是示出半导体装置的第2制造方法的剖面图。
图36是示出半导体装置的第2制造方法的剖面图。
图37是示出半导体装置的第2制造方法的剖面图。
图38是示出半导体装置的第2制造方法的剖面图。
图39是示出半导体装置的第2制造方法的剖面图。
图40是示出半导体装置的第2制造方法的剖面图。
图41是示出半导体装置的第2制造方法的剖面图。
图42是示出半导体装置的第2制造方法的剖面图。
图43是示出半导体装置的第2制造方法的剖面图。
图44是示出半导体装置的第2制造方法的剖面图。
图45是示出半导体装置的第2制造方法的剖面图。
图46是示出半导体装置的第2制造方法的剖面图。
图47是示出半导体装置的第2制造方法的剖面图。
图48是示出半导体装置的第2制造方法的剖面图。
图49是示出半导体装置的第2制造方法的剖面图。
图50是示出半导体装置的第2制造方法的剖面图。
图51是示出半导体装置的第2制造方法的剖面图。
图52是示出半导体装置的第2制造方法的剖面图。
图53是示出半导体装置的第2制造方法的剖面图。
图54是示出半导体装置的第2制造方法的剖面图。
图55是示出半导体装置的第2制造方法的剖面图。
(符号说明)
1：Si基板；2、3：外延半导体层；9：支撑基板；12：硬掩模；16：凸部；17：凹部；19：夹层；23、28：金刚石基板；24：通道金属；29：槽；33、101：源极电极；34、102：漏极电极；35、105：表面保护膜；39、106：栅极电极；40、107：源极焊盘；41：空气桥；42：通道填充金属；44：贯通槽；108：漏极焊盘；201：元件区域；202：元件间分离区域；501：源极通道孔；502：源极通道金属；504：源极通道填充材料；601：栅极焊盘；602：源极空气桥；1001-1006：半导体装置；1071：第1源极焊盘电极；1072：第2源极焊盘电极。
具体实施方式
以下，参照附图，说明实施方式。
此外，附图是概略地示出的图，为便于说明，适当地进行结构的省略或者简化。另外，在不同的附图中分别示出的结构等的大小以及位置的相互关系未必正确而可适当地变更。另外，在并非剖面图的俯视图等附图中，也为了帮助理解实施方式的内容，有时附加阴影。
另外，在以下所示的说明中，对同样的构成要素附加相同的符号而图示。即，附加相同的符号的2个构成要素的名称和功能相同。因此，为了避免重复，有时省略关于它们的详细的说明。
另外，在以下记载的说明中，有时使用“上”、“下”、“左”、“右”、“侧”、“底”、“表”或者“背”等意味着特定的位置和方向的用语。但是，这些用语是为了使实施方式的内容易于理解而适当地使用的用语，与实际上实施时的方向无关。
另外，在以下说明的多个实施方式之间，对同样的构成要素附加相同的符号而图示，适当地省略重复的构成要素的详细的说明。
<A.实施方式1>
<A-1.结构>
以下，说明本实施方式的半导体装置。图1是实施方式1的半导体装置1001的剖面图。图2是半导体装置1001的顶视图。图3是沿着图2的A-A′线的半导体装置1001的剖面图。图4是沿着图2的B-B′线的半导体装置1001的剖面图。图5是沿着图2的C-C′线的半导体装置1001的剖面图。在图1中，半导体装置1001的各部分的尺寸与图4不同地描绘，但图1与图4同样地，是通过半导体装置1001的源极电极101和漏极电极102的剖面图。
半导体装置1001具备金刚石基板23、外延半导体层2、3、源极电极101、漏极电极102、栅极电极106、表面保护膜105、源极焊盘107、漏极焊盘108、源极通道孔501以及源极通道金属502。
金刚石基板23包括金刚石，具有上表面109和下表面503。金刚石基板23在上表面109侧具有凸部16。在图1中，被表示为金刚石基板23和外延半导体层2的接合界面27的部分是形成于2个凸部16之间的凹部17的底面。而且，从凹部17的底面向上表面109的方向突出的部分是凸部16。
在金刚石基板23的俯视时，凹部17和凸部16邻接。在金刚石基板23的俯视时，优选凹部17的四方被凸部16包围，但不限于此。例如，上表面109的凹部17既可以是在图1的纸面的表背方向上延伸的条纹构造，也可以是点构造、孔构造或者柱构造。
在金刚石基板23的凹部17的内部依次层叠外延半导体层2、3。在此，叙述2层的外延半导体层，但也可以在凹部17的内部形成单一的外延半导体层，也可以形成3层以上的层，还可以形成如超晶格构造或者界面过渡层那样的几十埃级的微细的外延半导体层的层叠构造。
在外延半导体层2、3中，例如使用GaN或者AlN系的材料(以下设为氮化物系半导体材料)。或者，在外延半导体层2、3中，既可以使用金刚石、石墨烯、Si、Ge、GaAs、SiC、InP、ZoN、ZnSe或者Ga2O3等，也可以使用IGZO等3元以上的化合物半导体。
半导体装置1001具备形成半导体元件的多个元件区域201和在俯视时位于相邻的2个元件区域201之间的元件间分离区域202。金刚石基板23的凸部16位于元件间分离区域202。在元件区域201形成场效应晶体管作为半导体元件。在此，场效应晶体管是指，例如，金属-绝缘体-半导体(metal-insulator-semiconductor：MIS)型场效应晶体管、金属-氧化物-半导体(metal-oxide-semiconductor：MOS)型场效应晶体管、异质结(HeteroJunction)型场效应晶体管、薄膜晶体管(Thin-Film-Transistor：TFT)或者高电子迁移率晶体管(high electron mobility transistor：HEMT)等横型半导体装置。在本实施方式中，将HEMT器件作为场效应晶体管的例子进行说明。
外延半导体层3的上表面401位于与金刚石基板23的凸部16的上表面109相同的平面上。在外延半导体层3的上表面401部分性地形成源极电极101、漏极电极102以及栅极电极106。由这些电极和外延半导体层2、3构成HEMT器件。表面保护膜105不仅覆盖外延半导体层3的上表面401，而且还部分性地覆盖凸部16的上表面109。栅极电极106可以是适合于本实施方式的目的的任意的形状。另外，也可以在栅极电极106的上表面形成场板电极。场板电极可以是源极场板或者栅极场板等任意的构造。
HEMT器件也可以还具备源极焊盘107以及漏极焊盘108。源极焊盘107部分性地覆盖源极电极101的上表面。漏极焊盘108部分性地覆盖漏极电极102的上表面。
在外延半导体层3的上表面401的、未形成源极电极101、漏极电极102以及栅极电极106的区域形成至少1层的表面保护膜105。表面保护膜105承担电场的控制、表面电势的控制、表面能级的非活性化、耐水或者耐湿等的功能。栅极电极106既可以覆盖表面保护膜105的一部分，也可以不覆盖。
在金刚石基板23的形成源极电极101的区域形成从下表面503到上表面109贯通金刚石基板23的源极通道孔501。在图1中，源极通道孔501是从下表面503到上表面109内径变小的锥形形状，但也可以是逆锥形形状，还可以是不具有锥形的形状。
另外，金刚石基板23的下表面503用源极通道金属502覆盖。如图1所示，源极通道金属502覆盖源极通道孔501的内壁，与源极电极101和金刚石基板23接触而形成界面。
<A-2.效果>
半导体装置1001具备金刚石基板23、作为氮化物半导体层的外延半导体层2、3以及作为形成于氮化物半导体层上的电极的源极电极101、漏极电极102及栅极电极106。金刚石基板23在上表面109形成有凹部17，在凹部17的内部形成有氮化物半导体层。在氮化物半导体层上形成有源极电极101、漏极电极102以及栅极电极106，这些电极和氮化物半导体层构成场效应晶体管。在此，氮化物半导体层与外延半导体层2、3中的至少1个对应。
根据这样的结构，具有高的热导率的金刚石除了与氮化物半导体层的下表面接触以外与侧面也接触地形成。因此，在由于在氮化物半导体层的上表面形成元件构造等而包括氮化物半导体层的半导体装置成为发热源的情况下，除了半导体装置的下方以外在侧方也能够发挥高的散热性能。因此，能够大幅抑制半导体装置的温度上升。此外，外延半导体层2和金刚石基板23直接接触而形成接合界面27，所以接合界面27中的热阻小。因此，能够从外延半导体层2向下方的金刚石基板23高效地散热。
另外，在金刚石基板23形成在厚度方向上贯通金刚石基板23而使源极电极101露出的源极通道孔501。而且，半导体装置1001还具备覆盖源极通道孔501的内壁和金刚石基板23的下表面的源极通道金属502。根据这样的结构，用于源极接地的线布线变得不需要，所以无需布线，从而高频信号的放大率不会降低而能够得到高的高频特性。此外，一般而言，通道孔和通道金属是使散热性降低的主要原因，热输送特性与高频特性处于折中的关系。但是，根据半导体装置1001的结构，源极通道孔501隔着源极通道金属502与金刚石基板23邻接。因此，摆脱热输送特性和高频特性的折中，能够同时得到高的高频特性和高的热输送特性。
另外，在半导体装置1001中，优选金刚石基板23的凹部17的整个周围在俯视时被凸部16包围。凸部16是从金刚石基板23的凹部17的底面向凹部17的高度方向突出的部分。通过该结构，在氮化物半导体层产生的热的、凹部17的侧面方向上的散热性能提高。
另外，在半导体装置1001中，优选金刚石基板23的上表面109和构成氮化物半导体层的外延半导体层3的上表面401位于同一平面上。根据这样的结构，能够不遗漏地通过金刚石基板23覆盖氮化物半导体层的侧方，所以在氮化物半导体层产生的热的、凹部17的侧面方向上的散热性能提高。
在HEMT器件的制作中，通常需要元件间分离工序。一般而言，在元件间分离工序中，采用通过干蚀刻工艺使成为载流子的二维电子气物理性地消失的手法或者通过选择离子注入工艺将与元件分离区域相当的区域的外延半导体结晶物理性地破坏的手法等。但是，在半导体装置1001中，在金刚石基板23具有比氮化物半导体层高的电阻率、即具有比氮化物半导体层高的电绝缘性的情况下，金刚石基板23的凸部16发挥元件间分离的功能。因此，能够简化繁杂的元件间分离工序。
<B.实施方式2>
<B-1.结构>
图6是实施方式2的半导体装置1002的剖面图。如图1所示，在半导体装置1001中，外延半导体层2和金刚石基板23直接接触，但在实施方式2的半导体装置1002中，在外延半导体层2与金刚石基板23之间存在夹层19。即，半导体装置1002除了实施方式1的半导体装置1001的结构以外，还具备夹层19，夹层19以外的结构与半导体装置1001相同。夹层19覆盖金刚石基板23的凸部16的上表面109以及凹部17的内壁地形成。
金刚石基板23通过与夹层19直接接触，形成接合界面26。另外，外延半导体层2通过与夹层19直接接触，形成接合界面22。
夹层19的材料例如一般为非晶质Si或者氮化Si等非晶质材料，但也可以是具有有序性且热输送特性优良的结晶系材料。在金刚石基板23的凹部17使外延半导体层2生长的情况下，作为夹层19的材料，也可以使用被称为金刚石种子的金刚石纳米粒子。此外，从散热效率的观点而言，夹层19的厚度优选为例如50nm以下。
<B-2.效果>
实施方式2的半导体装置1002在金刚石基板23与作为氮化物半导体层的外延半导体层2之间具备夹层19。因此，根据半导体装置1002，除了实施方式1的效果以外，能够抑制在金刚石基板23与外延半导体层2之间产生膜剥离或缺损或者混入裂纹等，提高接合的密接性。
更具体而言，夹层19形成于金刚石基板23的凹部17的内壁。外延半导体层2、3隔着夹层19形成于金刚石基板23的凹部17的内部。根据这样的结构，在形成外延半导体层2、3之后形成覆盖它们的金刚石层的情况下，能够提高外延半导体层2、3和金刚石层的密接性，并且抑制在外延半导体层2、3中产生的缺损或者损伤。
<C.实施方式3>
<C-1.结构>
图7是实施方式3的半导体装置1003的剖面图。在半导体装置1003中，源极通道孔501被源极通道填充材料504填充。即，半导体装置1003除了实施方式2的半导体装置1002的结构以外，还具备源极通道填充材料504，源极通道填充材料504以外的结构与半导体装置1002相同。
源极通道填充材料504的材料具有高的热导率，例如优选为金刚石、类金刚石碳、石墨等。另外，源极通道填充材料504的材料只要是具有高的热导率的材料，则不限于无机系材料，也可以是有机系材料，还可以是无机系以及有机系材料的混合材料。
在通过源极通道金属502包覆源极通道孔501的内壁之后，将源极通道填充材料504填充到源极通道孔501。源极通道填充材料504既可以与金刚石基板23的下表面503形成同一平面，也可以与形成于下表面503的源极通道金属502形成同一平面。
<C-2.效果>
在实施方式3的半导体装置1003中，在源极通道孔501的内部形成有源极通道填充材料504。源极通道填充材料504优选为金刚石。根据这样的结构，源极通道金属502除了与金刚石基板23接触以外，与源极通道填充材料504的金刚石也接触。因此，根据半导体装置1003，能够得到高的散热性。
<D.实施方式4>
<D-1.结构>
在微波通信***或者毫米波通信***等中使用的单片微波集成电路(monolithicmicrowave integrated circuit：MMIC)由HEMT器件构成。在MMIC的高输出电力放大器中利用的HEMT器件中，采用将多个单位HEMT并联地电连接的多指型HEMT。在多指型HEMT中，相互并联连接的各单位HEMT的发热是无法忽略的量。特别是，在位于多指型HEMT的中心附近的单位HEMT器件中，受到位于其周围的单位HEMT器件的发热的影响而热集中，所以散热效率变差。其结果，位于多指型HEMT的中心附近的单位HEMT器件易于破坏。因此，为了提高高输出电力放大器中的多指型HEMT的性能，需要采用散热效率高的构造。
图8是实施方式4的半导体装置1004的顶视图。图9是沿着图8的A-A′线的半导体装置1004的剖面图。图10是沿着图8的B-B′线的半导体装置1004的剖面图。图11是沿着图8的C-C′线的半导体装置1004的剖面图。半导体装置1004是在元件区域201形成有将多个场效应晶体管并联地电连接的多指型场效应晶体管的装置。在此，并联连接的单位场效应晶体管例如也可以是MIS型、MOS型或者HEMT器件。在此，将多指型HEMT作为例子示出。
半导体装置1004具备金刚石基板23、外延半导体层2、3、源极电极101、漏极电极102、栅极电极106、表面保护膜105、第1源极焊盘1071、第2源极焊盘1072、漏极焊盘108、源极通道孔501以及源极通道金属502。
在半导体装置1004中，也与实施方式1的半导体装置1001同样地，金刚石基板23在上表面109侧具备凸部16，在凹部17的内部形成外延半导体层2、3。在外延半导体层3的上表面401部分性地形成多个源极电极101、漏极电极102、栅极电极106。由一个源极电极101、漏极电极102以及栅极电极106和外延半导体层2、3构成单位HEMT器件。
单位HEMT器件也可以还具备第1源极焊盘1071以及漏极焊盘108。第1源极焊盘1071部分性地覆盖源极电极101的上表面。漏极焊盘108部分性地覆盖漏极电极102的上表面。
在半导体装置1004的元件区域201形成多个单位HEMT器件，这些多个单位HEMT器件被并联地电连接，构成多指型HEMT器件。具体而言，各第1源极焊盘1071经由源极空气桥602相互连接，并且与第2源极焊盘1072连接。第2源极焊盘1072形成于金刚石基板23的上表面109。而且，在金刚石基板23的形成第2源极焊盘1072的区域形成从下表面503到上表面109贯通金刚石基板23的源极通道孔501。另外，各漏极电极102通过漏极焊盘108连接。另外，各栅极电极106通过栅极焊盘601连接。
源极空气桥602是中空地连接2个源极电极101之间的、桥墩构造的源极布线。但是，也可以与漏极焊盘108或者栅极焊盘601等同样地，源极布线也形成于器件表面上。根据源极空气桥602，层间绝缘物成为空气，所以能够排除寄生电容的影响。源极空气桥602使用镀敷布线工艺实现。
栅极电极106也可以是适合于本实施方式的目的的任意的形状。另外，也可以在栅极电极106的上表面形成场板电极。另外，多指型HEMT中的单位HEMT器件的并联连接数没有限定。
<D-2.变形例>
在图10中，示出金刚石基板23和外延半导体层3直接接触的结构。但是，也可以与实施方式2的半导体装置1002同样地，在半导体装置1004中，也在外延半导体层2与金刚石基板23之间设置夹层19。由此，能够得到与实施方式2同样的效果。
<D-3.效果>
根据这样的半导体装置1004的结构，在俯视时，作为高热导率材料的金刚石基板23与成为多指型场效应晶体管的活性区域的外延半导体层2、3的侧方邻接。因此，能够将从外延半导体层2、3产生的热高效地散热。另外，起到与实施方式1同样的效果。
<E.实施方式5>
<E-1.结构>
实施方式5的半导体装置的顶视图与图8所示的实施方式4的半导体装置1004的顶视图相同。图12是与沿着图8的B-B′线的剖面对应的半导体装置1005的剖面图。
实施方式4的半导体装置1004如图10所示，相对1个多指型HEMT，在元件区域201具有1个凹部17，在元件间分离区域202中具有1个凸部16。相对于此，在半导体装置1005中，设为在元件区域201中具有多个凹部17，在相邻的2个凹部17之间也具有凸部16的结构。另外，元件区域201中的金刚石基板23的凸部16位于源极电极101或者漏极电极102的正下方。
在图12中，在漏极电极102的正下方形成有凸部16。凸部16以外的半导体装置1005的结构与半导体装置1004相同。
<E-2.效果>
根据实施方式5的半导体装置1005，在金刚石基板23的上表面109形成多个凹部17。而且，源极电极101或者漏极电极102位于相邻的2个凹部17之间的凸部16上。通过这样的结构，在俯视时，金刚石基板23的凸部16以近的距离包围成为多指型HEMT的活性层的外延半导体层2、3。因此，能够将在外延半导体层2、3产生的热向金刚石基板23高效地散热。
<F.实施方式6>
<F-1.结构>
图13是例示实施方式6的半导体装置1006的制造方法的流程图。另外，图14至图33是用于说明半导体装置1006的制造方法的剖面图。在图33中示出其剖面图的半导体装置1006在金刚石基板的凹部的内部形成氮化物半导体层、具有源极通道孔和源极通道金属这样的方面，与实施方式1-5的半导体装置1001-1005共同。因此，以下，说明半导体装置1006的制造方法，其与实施方式1-5的半导体装置1001-1005的第1制造方法相当。
首先，如图14所示，作为用于制造加工的起始基板，准备GaN-on-Si基板(步骤S301)。GaN-on-Si基板是在作为半导体基板的Si基板1的上表面依次层叠有GaN层52和AlGaN层53的基板。在此，GaN层52与实施方式1-5的外延半导体层2相当，AlGaN层53与实施方式1-5的外延半导体层3相当。此外，也可以将GaN-on-蓝宝石基板或者GaN-on-SiC基板等在不同的基板材料上使GaN异质外延生长的基板作为起始基板。
之后，如图15所示，在AlGaN层53的表面7粘贴支撑基板9(步骤S302)。表面7是AlGaN层53的与Si基板1相反的一侧的第1主面。在此，在支撑基板9中，例如使用Si基板、蓝宝石基板或者石英基板等。
AlGaN层53的表面7优选以使算术平均粗糙度(Ra)成为30nm以下的方式事先实施平坦化加工。这对于支撑基板9也是同样的。
向AlGaN层53的表面7粘贴支撑基板9的方法例如既可以是亲水化接合法、加压接合法或者等离子体活性化接合法等接合法，也可以是使用无机系粘接剂材料等的粘接法。进而，也可以在支撑基板9和AlGaN层53的贴合面设置任意的层间膜。该层间膜的材料例如优选为氮化Si或者氧化铝膜等一般被用作不污染半导体表面的表面保护膜的材料。但是，在后面的器件制作工序中去除半导体表面的污染的情况下，也可以使用污染半导体表面的材料作为层间膜。这样，制作将支撑基板9和AlGaN层53的表面7接合的复合基板。
之后，如图16所示，在Si基板1的与GaN层52相反的一侧的表面11形成硬掩模12(步骤S303)。硬掩模12优选为有干蚀刻耐性、并且相对Si或者GaN具有蚀刻的选择比的材料。硬掩模12的材料例如也可以是氮化Si、氧化铝膜或者二氧化Si等。硬掩模12的形成手法例如也可以是溅射法或者蒸镀法等物理气相沉积(physical vapor deposition：PVD)法或者减压化学气相生长法、等离子体援用化学气相生长法或者原子层沉积法等化学气相沉积(chemical vapor deposition：CVD)法。另外，硬掩模12也可以根据步骤S304以后的形成贯通槽44的工序中的各自的选择比，不仅形成1层而形成2层以上。
之后，在硬掩模12形成用于形成贯通槽44的抗蚀剂图案(步骤S304)。抗蚀剂图案必须以包围元件区域201的形成区域的俯视时的四方的方式形成。作为形成抗蚀剂图案的手法，例如使用光刻技术。硬掩模12在与抗蚀剂图案的开口对应的区域暴露于外部环境，在其他区域被抗蚀剂图案保护。
接下来，如图17所示，通过抗蚀剂的显影，去除与暴露于外部环境的抗蚀剂图案的开口对应的硬掩模12的区域。作为硬掩模12的去除手法，例如，选择利用药液浸渍的湿蚀刻或者干蚀刻。在此，优选为能够获得蚀刻选择比的手法。将这样形成的硬掩模12的开口作为开口区域14。
Si基板1的表面11从硬掩模12的开口区域14暴露于外部环境。之后，通过从硬掩模12剥离抗蚀剂图案，硬掩模12暴露于外部环境。
之后，如图18所示，去除硬掩模12的开口区域14的正下方的Si基板1、GaN层52以及AlGaN层53(步骤S305)。在本步骤中，首先，暴露于外部环境的开口区域14的正下方的Si基板1被去除。在此被去除的Si基板1的厚度例如是几百μm。在去除Si基板1之后，开口区域14的正下方的GaN层52暴露于外部环境而被去除。在此被去除的GaN层52的厚度例如是几μm以上并且几十μm以下。在去除GaN层52之后，开口区域14的正下方的AlGaN层53暴露于外部环境而被去除。在此被去除的AlGaN层53的厚度例如是几十nm程度的厚度。
GaN层52和AlGaN层53的选择蚀刻既可以在同一工序中处理，也可以分成不同工序而处理。重要的是仅选择性地蚀刻开口区域14的正下方部分。
然后，在去除开口区域14正下方的AlGaN层53之后，支撑基板9的与AlGaN层53的接合面从开口区域14暴露于外部环境。另一方面，在步骤S305之间，不容许完全去除硬掩模12的开口区域14以外的部分。
在步骤S305中，通过去除Si基板1、GaN层52以及AlGaN层53的开口区域14的正下方的部分，形成贯通槽44。贯通槽44在厚度方向上贯通Si基板1、GaN层52以及AlGaN层53。通过贯通槽44，能够得到实施方式1-5的半导体装置1001-1005的特征性的构造、即在金刚石基板的凹部内形成有氮化物半导体层的构造。另外，通过贯通槽44，应力被释放，能够抑制在Si基板1的去除工序中向GaN层52或者AlGaN层53发生裂纹或者破裂。
之后，如图19所示，从Si基板1的表面11去除硬掩模12(步骤S306)。此外，在贯通槽44的侧面，存在AlGaN层53、GaN层52以及Si基板1。因此，为了抑制蚀刻向贯通槽44的侧面方向发展，优选硬掩模12用在蚀刻的发展方向上具有各向异性的干蚀刻去除。通过去除硬掩模12，岛状的Si基板1暴露于外部环境。
接下来，如图20所示，Si基板1被全部去除(步骤S307)。在去除Si基板1之后，GaN层52暴露于外部环境。在此，也可以通过化学机械研磨(chemical mechanical polishing：CMP)、机械磨削或者其他平坦化处理，使GaN层52的表面18平坦化。表面18是指，氮化物半导体层的与第1主面相反的一侧的主面。
之后，如图21所示，在GaN层52的表面18和贯通槽44的内壁形成夹层19(步骤S308)。此外，在制造实施方式1的半导体装置1001等不具有夹层19的半导体装置的情况下，省略本步骤。夹层19以在后面的步骤S314中使金刚石基板生长或者接合时使金刚石基板和GaN层52的密接性提高、保护GaN层52或者AlGaN层53的目的形成。
在夹层19中，一般而言使用非晶质Si或者氮化Si等非晶质材料，但例如也可以使用热传导性优良的金刚石纳米粒子、类金刚石碳、石墨烯或者石墨等。另外，夹层19必须以还包覆贯通槽44的内壁的方式形成。此时，例如，也可以通过CMP或者机械磨削等平坦化处理，使夹层19的表面20平坦化。
接下来，如图22所示，在夹层19的表面20上形成掩模21(步骤S309)。然后，在贯通槽44的一部分和与贯通槽44邻接的GaN层52的区域形成掩模21的开口区域25(步骤S310)。步骤S309和步骤S310是用于部分性地去除夹层19的工序。
这样，预先在整面形成某些层并之后形成掩模而部分性地开口以及去除的技术被称为蚀刻。另一方面，将先形成掩模而以不形成某些层的方式部分性地保护，在与掩模去除相同的定时部分性地去除层的技术，称为剥离。在此说明的夹层19等的全部的部分形成以及部分去除可以选择任意的工序。
接下来，如图23所示，去除掩模21的开口区域25的正下方的夹层19(步骤S311)。夹层19的去除方法强依赖于夹层19的材料。例如，在夹层19是类金刚石碳的情况下，通过活用离子蚀刻技术或者等离子体，能够去除夹层19。
之后，如图24所示，使用掩模21形成通道金属24(步骤S312)。通道金属24的材料优选为相对GaN层52肖特基壁垒小，易于欧姆形成的材料。例如，如果是电子作为沟道行进的HEMT，则Ti/Al系等是通道金属24的代表性材料。通过将通道金属24设为易于形成欧姆接触的材料，能够期待降低源极以及漏极电极的欧姆电阻的效果。通道金属24例如通过蒸镀法、溅射法或者涂敷法形成。
接下来，如图25所示，通过剥离，去除掩模21和形成于掩模21上的通道金属24(步骤S313)。由此，仅在贯通槽44的内部形成通道金属24。如果剥离的残渣多，则也可以追加地实施超声波洗净。在本步骤中未去除而残留的通道金属24与实施方式1-5的源极通道金属502相当。此外，将通道金属24还称为第1金属。
之后，如图26所示，使金刚石在夹层19的正上方选择性地生长，形成金刚石基板28(步骤S314)。通过本步骤，在GaN层52的上表面和构成贯通槽44的底面的支撑基板9的表面上，隔着夹层19形成金刚石基板28。GaN层52的上表面是指，作为氮化物半导体层的与第1主面相反的一侧的主面的第2主面。在此，金刚石既可以是单晶也可以是多晶。但是，越是有长程有序的单晶，金刚石的热输送特性越优良，所以优选金刚石的晶粒大并且具有高的结晶性。金刚石基板28与实施方式1-5的金刚石基板23相当。另外，金刚石基板28在通道金属24的正上方未形成，所以形成槽29。该槽29与实施方式1-5的源极通道孔501相当。
金刚石基板28例如也可以通过高温高压合成法这样的手法形成，但优选使用利用CH4-H2-O2系气体的微波CVD法或者热丝CVD法等气相生长来形成。如果是这些CVD法，则如果不是有表面相容性的夹层19上则金刚石无法生长，所以适合于选择生长。但是，如果是气相生长，则为了独立必须充分厚膜化。另一方面，在使用使独立金刚石基板接合到夹层19的方法的情况下，必须加工与贯通槽44匹配的独立基板。这样，能够得到在金刚石基板28的上表面的凹部形成有GaN层52以及AlGaN层53的构造。
在夹层19上通过CVD法生长的金刚石存在多晶化的倾向，所以需要使生长后的表面平坦化的处理。因此，如图27所示，使金刚石基板28的表面30平坦化(步骤S315)。使金刚石基板28的表面30平坦化的方法既可以是机械性研磨，也可以是化学性研磨。
接下来，如图28所示，使支撑基板9从AlGaN层53的表面7脱离(步骤S316)。作为脱离工序，例如优选为使用药液的湿蚀刻法。但是，应注意脱离部分以外的结构不要被药液损坏。
通过与支撑基板9脱离，AlGaN层53的表面7暴露于环境。对AlGaN层53的表面7实施电极形成等器件工艺，制作场效应晶体管(FET)(步骤S317)。
具体而言，如图29所示，在AlGaN层53的表面7，部分性地制作源极电极33以及漏极电极34。然后，如图30所示，形成覆盖AlGaN层53、夹层19、通道金属24、源极电极33以及漏极电极34的表面保护膜35。接下来，如图31所示，去除源极电极33与漏极电极34之间的表面保护膜35，在去除表面保护膜35后的区域形成栅极电极39。栅极电极39与实施方式1-5的栅极电极106相当。之后，如图32所示，去除通道金属24上和源极电极33上的表面保护膜35，在通道金属24上形成源极焊盘40。然后，形成连接源极焊盘40和源极电极33的空气桥41。由此，源极电极33和通道金属24电接触。
最后，如图33所示，在金刚石基板28的表面30和槽29的内壁，形成作为第2金属的通道填充金属42(步骤S318)。通道填充金属42与实施方式1-5的源极通道金属502相当。这样，形成半导体装置1006。
<F-2.效果>
根据以上说明的半导体装置的第1制造方法，如图18以及图19所示，在从起始基板全面地去除Si基板1之前，形成贯通Si基板1和氮化物半导体层的贯通槽44。因此，在去除Si基板1时，异种材料的晶格不匹配所引起的应力释放分散到贯通槽44，能够抑制裂纹或者破裂侵入到AlGaN层53或者GaN层52的内部。进而，在形成电极或者金刚石基板28之前，预先形成通道金属24，所以能够大幅降低欧姆电阻，器件特性提高。
另外，电绝缘性高的金刚石基板28被填充到贯通槽44的内部。因此，该填充的金刚石承担元件间分离的功能。由此，能够在器件工艺中简化元件间分离工序。具体而言，如果在元件间分离工序中例如采用选择离子注入工艺，则能够省略该工艺。另外，通过省略选择离子注入工艺，例如允许高温热历史等、工艺上的自由度提高。
<G.实施方式7>
<G-1.结构>
图34是例示半导体装置1001-1005的第2制造方法的流程图。以下，沿着图34的流程，说明半导体装置1001-1005的第2制造方法。
首先，如图35所示，准备金刚石独立基板51，作为起始基板(步骤S401)。在此，优选金刚石独立基板51的电绝缘性高。另外，例如如图36所示，也可以通过CMP或者机械磨削等平坦化处理，使金刚石独立基板51的表面平坦化。
之后，如图37所示，在金刚石独立基板51的表面，形成硬掩模63(步骤S402)。硬掩模63优选为有干蚀刻耐性并且相对金刚石具有蚀刻的选择比的材料。硬掩模63的材料例如也可以是氮化Si、氧化铝膜或者二氧硅等。硬掩模63的形成手法例如也可以是PVD法或者CVD法等。另外，硬掩模63也可以并非仅形成1层而形成2层以上。
接下来，如图38所示，在硬掩模63上形成抗蚀剂图案54(步骤S403)。抗蚀剂图案54是用于在金刚石独立基板51形成凹部的图案，必须以包围成为元件区域201的区域的俯视时的四方的方式形成。作为抗蚀剂图案54的形成手法，例如使用光刻技术。硬掩模63在与抗蚀剂图案54的开口对应的区域暴露于外部环境，在其他区域中被抗蚀剂图案54保护。
接下来，如图39所示，通过抗蚀剂的显影，去除暴露于外部环境的与抗蚀剂图案54的开口对应的硬掩模63的区域。作为硬掩模63的去除手法，例如，使用利用药液浸渍的湿蚀刻或者干蚀刻。
金刚石独立基板51的表面从硬掩模63的开口区域暴露于外部环境。
之后，如图40所示，相对膜厚方向部分性地去除位于硬掩模63的开口区域的正下方的金刚石独立基板51，这样在金刚石独立基板51的上表面形成凹部17(步骤S404)。此外，在图40中，使凹部17的侧壁成为锥形形状，但也可以并非锥形形状。去除金刚石独立基板的方法也可以是适合于本实施方式的目的的任意的手法。金刚石独立基板51的去除量必须适当地控制为与制造的半导体装置的尺寸匹配的膜厚。因此，在本步骤中，不设想去除金刚石独立基板51的全膜厚量。
通过步骤S404，作为金刚石独立基板51的蚀刻面的凹部17的底面暴露于外部环境。如图41所示，例如，也可以通过CMP或者机械磨削等平坦化处理，使金刚石独立基板的蚀刻面平坦化。之后，如图42所示，通过从硬掩模63剥离抗蚀剂图案54，硬掩模63暴露于外部环境。
接下来，如图43所示，在金刚石独立基板51的凹部17的内壁形成夹层19(步骤S405)。此外，在制造实施方式1、4、5的半导体装置1001、1004、1005等不具有夹层19的半导体装置的情况下，省略本步骤。
之后，在金刚石独立基板51的凹部17内，隔着夹层19形成氮化物半导体层(步骤S406)。在图44中，示出2层的氮化物半导体层56、57。氮化物半导体层56、57与实施方式1-5的外延半导体层2、3分别相当。氮化物半导体层的形成方法例如也可以是有机金属化学气相沉积(metal organic chemical vapor deposition：MOCVD)法或者分子束外延(molecular beam epitaxy：MBE)法等。另外，也可以使用由J.W.Shon等报告的使氮化物半导体在石墨烯膜上结晶生长的手法等形成氮化物半导体层(J.W.Shon、J.Ohta、K.Ueno、A.Kobayashi、and H.Fujioka、“Structural Properties of GaN films grown onmultilayer graphene films by pulsed sputtering”、Appl.Phys.Express 7、085502(2014).)。另外，也可以通过适合于本实施方式的目的的任意的结晶生长法，形成氮化物半导体层。通过夹层，能够缓和金刚石独立基板与氮化物半导体层之间的晶格不匹配，缓和晶格不匹配而形成结晶缺陷少的氮化物半导体层。
在图44中示出2层的氮化物半导体层，但氮化物半导体层有至少1层即可。例如，在HEMT器件的情况下，在步骤S406中，为了形成2DEG，形成成为电子行进层的第1外延半导体层和成为壁垒层的第2外延半导体层。必须控制生长的氮化物半导体层的厚度，并且需要为与金刚石独立基板51的作为非蚀刻面的表面相同的高度。
氮化物半导体层57的表面从硬掩模63的开口暴露于外部环境。例如，也可以进行CMP或者机械磨削等平坦化处理，使氮化物半导体层57的表面平坦化。
接下来，如图45所示，去除金刚石独立基板51的表面的硬掩模63。硬掩模63的去除手法既可以是使用药液的湿蚀刻，也可以是干蚀刻。在使用针对氮化物半导体层具有药液耐性的药液的情况下，根据湿蚀刻，氮化物半导体层的损伤少并且能够简便地去除硬掩模63。然后，如图46所示，使用机械研磨、深蚀刻、干蚀刻或者CMP等手法，使金刚石独立基板51的表面和氮化物半导体层57的表面的高度对齐。
之后，如图47所示，在氮化物半导体层57的上表面，实施源极电极101、漏极电极102、栅极电极106、源极焊盘107以及表面保护膜105的形成等器件工艺，制作场效应晶体管(步骤S407)。在本步骤中形成的结构与氮化物半导体层一起构成场效应晶体管。
进而，在金刚石独立基板51的非加工的背面形成源极通道孔(步骤S408)。具体而言，如图48所示，在金刚石独立基板51的背面形成硬掩模58。然后，如图49所示，通过光刻，在硬掩模58上，形成抗蚀剂图案59。然后，如图50所示，使与源极通道孔的形成区域对应的硬掩模58的区域开口。接下来，如图51所示，去除抗蚀剂图案59。然后，如图52所示，通过选择蚀刻，去除位于硬掩模58的开口的金刚石独立基板51，形成源极通道孔501。之后，如图53所示，去除硬掩模58，对金刚石独立基板51进行洗净。源极通道孔501在步骤S407的器件工艺中形成的源极焊盘的正下方的金刚石独立基板的区域，在厚度方向上贯通金刚石独立基板。
接下来，如图54所示，在源极通道孔501的内壁和金刚石独立基板51的背面，形成源极通道金属502(步骤S409)。源极通道金属502的形成手法可以是镀敷手法、蒸镀手法或者溅射手法等中的任意手法。这样，图55所示的半导体装置完成。该半导体装置与实施方式2的半导体装置1002相当。
<G-2.效果>
根据以上说明的半导体装置的第2制造方法，(a)准备金刚石独立基板，(b)在金刚石独立基板的上表面形成凹部，(c)在凹部的内部使氮化物半导体层外延生长，(d)在氮化物半导体层的上表面形成场效应晶体管的电极层。根据该制造方法，在商业上实现了金刚石独立基板的情况下，能够简便地进行实施方式1-5的半导体装置1001-1005的商业上的制造。另外，在商业上实现了去除金刚石独立基板的工序的情况下，能够简便地进行实施方式1-5的半导体装置1001-1005的商业上的制造。
另外，在金刚石独立基板的凹部形成氮化物半导体层，所以电绝缘性高的金刚石在俯视时与氮化物半导体层邻接，承担元件间分离的功能。因此，在器件工艺中简化元件间分离工序。
在上述中，说明了通过各实施方式的半导体装置或者其制造方法能够得到的效果。在效果的说明中举出的结构也可以在产生同样的效果的范围内，与在本申请说明书中例示的其他具体的结构置换。另外，该置换也可以跨越多个实施方式进行。即，也可以是组合在不同的实施方式中例示的各个结构，产生同样的效果的情况。另外，在效果的说明中举出的结构以外的在本申请说明书中例示的其他结构可适当地省略。即，只要具备至少这些结构，就能够产生以上记载的效果。但是，即使在将在本申请说明书中例示的其他结构中的至少1个适当地追加到以上记载的结构的情况、即适当地追加在未作为以上记载的结构言及的本申请说明书中例示的其他结构的情况下，也能够产生同样的效果。另外，在无特别的限制的情况下，进行各个处理的顺序能够变更。
在以上记载的实施方式中，有时还记载各个构成要素的材质、材料、尺寸、形状、相对的配置关系或者实施的条件等，但这些在所有方式中是一个例子，不限于本申请说明书中记载的例子。因此，在本申请说明书公开的技术的范围内，设想未例示的无数的变形例以及均等物。例如，包括将至少1个构成要素变形的情况、追加的情况或者省略的情况、进而抽出至少1个实施方式中的至少1个构成要素并与其他实施方式的构成要素组合的情况。另外，只要不产生矛盾，在以上记载的实施方式中记载为具备“1个”的构成要素也可以具备“1个以上”。
进而，以上记载的实施方式中的各个构成要素是概念性单位，在本申请说明书公开的技术的范围内，包括1个构成要素包括多个构造物的情况、1个构成要素与某个构造物的一部分对应的情况、进而将多个构成要素设置于1个构造物的情况。另外，在以上记载的实施方式中的各个构成要素中，只要发挥同一功能，包括具有其他构造或者形状的构造物。
另外，本申请说明书中的说明为了与本技术有关的所有目的而被参照，都不应认为是现有技术。另外，在以上记载的实施方式中不特别指定而记载材料名等的情况下，只要不产生矛盾，则包括在该材料中包含其他添加物的例如合金等。

Claims (13)

1.一种半导体装置，具备：
金刚石基板，在上表面形成有凹部；
氮化物半导体层，形成于所述金刚石基板的上表面的所述凹部的内部；以及
电极，形成于所述氮化物半导体层上，
所述氮化物半导体层和所述电极构成场效应晶体管，
所述电极包括源极电极，
在所述金刚石基板形成在厚度方向上贯通所述金刚石基板而使所述源极电极露出的源极通道孔，
所述半导体装置还具备覆盖所述源极通道孔的内壁和所述金刚石基板的下表面的通道金属。
2.根据权利要求1所述的半导体装置，其中，
所述凹部的整个周围在俯视时被从所述凹部的底面向所述凹部的高度方向突出的所述金刚石基板的凸部包围。
3.根据权利要求2所述的半导体装置，其中，
所述金刚石基板的上表面和所述氮化物半导体层的上表面位于同一平面上。
4.根据权利要求1至3中的任意一项所述的半导体装置，其中，
所述金刚石基板具有比所述氮化物半导体层高的电阻率。
5.根据权利要求1至4中的任意一项所述的半导体装置，其中，
还具备形成于所述金刚石基板与所述氮化物半导体层之间的夹层。
6.根据权利要求1至5中的任意一项所述的半导体装置，其中，
所述源极通道孔的内部用金刚石填充。
7.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述场效应晶体管是多指型场效应晶体管。
8.根据权利要求7所述的半导体装置，其中，
所述凹部在所述金刚石基板的上表面形成多个，
所述电极包括源极电极和漏极电极，
在相邻的2个所述凹部之间有从所述凹部的底面向所述凹部的高度方向突出的所述金刚石基板的部分即凸部，
所述源极电极或者所述漏极电极位于所述凸部上。
9.一种半导体装置的制造方法，
在半导体基板上形成氮化物半导体层，
对所述氮化物半导体层的作为与所述半导体基板相反的一侧的主面的第1主面接合支撑基板，
在接合所述支撑基板后，形成在厚度方向上贯通所述半导体基板和所述氮化物半导体层的贯通槽，
在形成所述贯通槽后，去除所述半导体基板，
在所述贯通槽的内部的一部分形成第1金属，
在所述氮化物半导体层的作为与所述第1主面相反的一侧的主面的第2主面和所述贯通槽的内部的未形成所述第1金属的区域形成金刚石层，
在形成所述金刚石层后，使所述支撑基板从所述氮化物半导体层的第1主面脱离，
在所述支撑基板脱离后，在所述氮化物半导体层的第1主面形成场效应晶体管的电极，使所述场效应晶体管的源极电极与所述第1金属电接触，
形成与所述第1金属和所述金刚石层的表面接触的第2金属。
10.根据权利要求9所述的半导体装置的制造方法，其中，
在所述半导体基板的去除与所述第1金属的形成之间，在所述氮化物半导体层的第2主面形成夹层。
11.一种半导体装置的制造方法，
准备金刚石独立基板，
在所述金刚石独立基板的上表面形成凹部，
使氮化物半导体层在所述凹部的内部外延生长，
在所述氮化物半导体层的上表面形成场效应晶体管的电极层。
12.根据权利要求11所述的半导体装置的制造方法，其中，
在所述场效应晶体管的源极焊盘的正下方的所述金刚石独立基板的区域形成在厚度方向上贯通所述金刚石基板的源极通道孔，
在所述源极通道孔的内壁形成通道金属。
13.根据权利要求11或者12所述的半导体装置的制造方法，其中，
还具备在所述凹部的形成与所述氮化物半导体层的外延生长之间在所述凹部的内壁形成夹层的工序。
CN201980097305.XA 2019-06-18 2019-06-18 半导体装置及其制造方法 Pending CN113939918A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/024117 WO2020255259A1 (ja) 2019-06-18 2019-06-18 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN113939918A true CN113939918A (zh) 2022-01-14

Family

ID=74037052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980097305.XA Pending CN113939918A (zh) 2019-06-18 2019-06-18 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20220148941A1 (zh)
JP (1) JP7217808B2 (zh)
CN (1) CN113939918A (zh)
DE (1) DE112019007477T5 (zh)
WO (1) WO2020255259A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220223696A1 (en) * 2021-01-13 2022-07-14 Electronics And Telecommunications Research Institute Method for manufacturing power semiconductor device
CN112992678B (zh) * 2021-02-05 2022-09-13 中国电子科技集团公司第十三研究所 基于金刚石衬底的GaN场效应晶体管的制备方法
JP2023122726A (ja) * 2022-02-24 2023-09-05 住友電工デバイス・イノベーション株式会社 半導体装置
WO2024084621A1 (ja) * 2022-10-19 2024-04-25 三菱電機株式会社 半導体装置
CN116230536A (zh) * 2023-02-23 2023-06-06 成都功成半导体有限公司 一种使用金刚石衬底的高导热hemt器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04311069A (ja) * 1991-04-08 1992-11-02 Mitsubishi Electric Corp 高周波用半導体装置
US20140110722A1 (en) * 2012-10-24 2014-04-24 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Semiconductor Structure or Device Integrated with Diamond
CN104380445A (zh) * 2012-06-29 2015-02-25 夏普株式会社 氮化物半导体器件的电极构造及其制造方法以及氮化物半导体场效应晶体管
CN107851663A (zh) * 2015-07-17 2018-03-27 三菱电机株式会社 半导体器件和用于制造半导体器件的方法
JP2018206955A (ja) * 2017-06-05 2018-12-27 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP6448865B1 (ja) * 2018-02-01 2019-01-09 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143654B1 (en) * 2008-01-16 2012-03-27 Triquint Semiconductor, Inc. Monolithic microwave integrated circuit with diamond layer
JP2011040597A (ja) * 2009-08-12 2011-02-24 Toshiba Corp 半導体装置およびその製造方法
US8575657B2 (en) 2012-03-20 2013-11-05 Northrop Grumman Systems Corporation Direct growth of diamond in backside vias for GaN HEMT devices
JP6156015B2 (ja) * 2013-09-24 2017-07-05 三菱電機株式会社 半導体装置及びその製造方法
JP6679022B2 (ja) * 2016-02-29 2020-04-15 信越化学工業株式会社 ダイヤモンド基板の製造方法
JP6759885B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04311069A (ja) * 1991-04-08 1992-11-02 Mitsubishi Electric Corp 高周波用半導体装置
CN104380445A (zh) * 2012-06-29 2015-02-25 夏普株式会社 氮化物半导体器件的电极构造及其制造方法以及氮化物半导体场效应晶体管
US20140110722A1 (en) * 2012-10-24 2014-04-24 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Semiconductor Structure or Device Integrated with Diamond
CN107851663A (zh) * 2015-07-17 2018-03-27 三菱电机株式会社 半导体器件和用于制造半导体器件的方法
JP2018206955A (ja) * 2017-06-05 2018-12-27 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP6448865B1 (ja) * 2018-02-01 2019-01-09 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP7217808B2 (ja) 2023-02-03
WO2020255259A1 (ja) 2020-12-24
DE112019007477T5 (de) 2022-03-10
JPWO2020255259A1 (ja) 2021-10-14
US20220148941A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
JP7217808B2 (ja) 半導体装置の製造方法
JP5396784B2 (ja) 半導体装置及びその製造方法
US9064928B2 (en) Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
US11211308B2 (en) Semiconductor device and manufacturing method thereof
JP5520432B2 (ja) 半導体トランジスタの製造方法
KR20190130032A (ko) 고전력 소자의 열관리를 위한 다이아몬드 에어 브리지
JP2023521762A (ja) 窒化物系発熱半導体デバイスの熱管理構造
JP7509746B2 (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
US11189687B2 (en) Semiconductor devices and methods of manufacturing the same
US11211331B2 (en) Semiconductor structure having a via and methods of manufacturing the same
US10903350B2 (en) Semiconductor devices and methods for forming the same
TWI716890B (zh) 半導體裝置及其製造方法
WO2017110267A1 (ja) トランジスタ、半導体装置、電子機器、およびトランジスタの製造方法
US11152364B1 (en) Semiconductor structure and methods for manufacturing the same
TWI692039B (zh) 半導體裝置的製作方法
KR101402147B1 (ko) 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈
CN112117328A (zh) 半导体装置及其制造方法
US11482464B2 (en) Semiconductor device including a diamond substrate and method of manufacturing the semiconductor device
CN116631960B (zh) GaN HEMT器件制备方法及GaN HEMT器件
CN115566053B (zh) 半导体器件及其制备方法
KR101392398B1 (ko) 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈
KR102526716B1 (ko) 갈륨나이트라이드계 접합형 전계 효과 트랜지스터 및 그 제조 방법
CN115663015B (zh) 一种半导体器件结构及其制备方法
US20230420542A1 (en) Method for producing a transistor with a high degree of electron mobility, and produced transistor
US10446677B2 (en) Semiconductor structures and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination