TWI606246B - 基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統及其方法 - Google Patents
基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統及其方法 Download PDFInfo
- Publication number
- TWI606246B TWI606246B TW105141289A TW105141289A TWI606246B TW I606246 B TWI606246 B TW I606246B TW 105141289 A TW105141289 A TW 105141289A TW 105141289 A TW105141289 A TW 105141289A TW I606246 B TWI606246 B TW I606246B
- Authority
- TW
- Taiwan
- Prior art keywords
- pin
- data
- boundary scan
- wafer
- chip
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
[0001 ] 一種測試系統及其方法,尤其是指一種基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統及其方法。
[0002 ] 現有對於邊界掃描晶片彼此之間的測試是透過邊界掃描技術來進行,然而當邊界掃描晶片之間的連線中有非邊界掃描晶片時,邊界掃描晶片與非邊界掃描晶片彼此之間的連線則無法透過邊界掃描技術來進行。 [0003 ] 綜上所述,可知先前技術中長期以來一直存在現有技術無法透過邊界掃描對非邊界掃描晶片進行測試的問題,因此有必要提出改進的技術手段,來解決此一問題。
[0004 ] 有鑒於先前技術存在現有技術無法透過邊界掃描對非邊界掃描晶片進行測試的問題,本發明遂揭露一種基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統及其方法,其中: [0005 ] 本發明所揭露的基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統,其包含:至少一非邊界掃描(Boundary Scan)晶片以及至少一邊界掃描晶片。 [0006 ] 其中,非邊界掃描晶片包含至少一晶片驅動腳位、至少一第一資料輸出腳位以及至少一第一資料輸入腳位。 [0007 ] 邊界掃描晶片更包含至少一控制腳位、至少一第二資料輸出腳位以及至少一第二資料輸入腳位;控制腳位與晶片驅動腳位電性連接,並透過邊界掃描技術設置晶片驅動腳位;第二資料輸出腳位與第一資料輸入腳位電性連接,透過邊界掃描技術設置第一資料輸入腳位的輸入資料;第二資料輸入腳位與第一資料輸出腳位電性連接,用以讀取第一資料輸出腳位的輸出資料。 [0008 ] 其中,控制腳位透過邊界掃描技術設置晶片驅動腳位、第二資料輸出腳位透過邊界掃描技術設置第一資料輸入腳位的輸入資料以及第二資料輸入腳位讀取第一資料輸出腳位的輸出資料以模擬非邊界掃描晶片的工作時序,邊界掃描晶片判斷第一資料輸出腳位的輸出資料是否與預設資料相符: [0009 ] 當第一資料輸出腳位的輸出資料與預設資料相符時,則非邊界掃描晶片通過測試為正常工作狀態且非邊界掃描晶片與邊界掃描晶片腳位之間連線狀態為正常; [0010 ] 當第一資料輸出腳位的輸出資料與預設資料不相符時,則非邊界掃描晶片未通過測試即為非正常工作狀態或是非邊界掃描晶片與邊界掃描晶片腳位之間連線狀態為異常。 [0011 ] 本發明所揭露的基於邊界掃描測試非邊界掃描晶片及其周邊線路的方法,其包含下列步驟: [0012 ] 首先,提供至少一非邊界掃描(Boundary Scan)晶片,非邊界掃描晶片包含至少一晶片驅動腳位、至少一第一資料輸出腳位以及至少一第一資料輸入腳位;接著,提供至少一邊界掃描晶片,包含至少一控制腳位、至少一第二資料輸出腳位以及至少一第二資料輸入腳位;接著,控制腳位與晶片驅動腳位電性連接,並透過邊界掃描技術設置晶片驅動腳位;接著,第二資料輸出腳位與第一資料輸入腳位電性連接,透過邊界掃描技術提設置第一資料輸入腳位的輸入資料;接著,第二資料輸入腳位與第一資料輸出腳位電性連接,用以讀取第一資料輸出腳位的輸出資料;接著,邊界掃描晶片判斷第一資料輸出腳位的輸出資料是否與預設資料相符;接著,當第一資料輸出腳位的輸出資料與預設資料相符時,則非邊界掃描晶片通過測試為正常工作狀態且非邊界掃描晶片與邊界掃描晶片腳位之間連線狀態為正常;最後,當第一資料輸出腳位的輸出資料與預設資料不相符時,則非邊界掃描晶片未通過測試即為非正常工作狀態或是非邊界掃描晶片與邊界掃描晶片腳位之間連線為異常;其中,控制腳位透過邊界掃描技術設置晶片驅動腳位、第二資料輸出腳位透過邊界掃描技術設置第一資料輸入腳位的輸入資料以及第二資料輸入腳位讀取第一資料輸出腳位的輸出資料以模擬所述非邊界掃描晶片的工作時序。 [0013 ] 本發明所揭露的系統及方法如上,與先前技術之間的差異在於透過邊界掃描晶片模擬非邊界掃描晶片的工作時序以驅動非邊界掃描晶片,邊界掃描晶片判斷非邊界掃描晶片的輸出資料與預設資料相符時,非邊界掃描晶片通過測試為正常工作狀態且非邊界掃描晶片與邊界掃描晶片腳位之間連線狀態為正常;邊界掃描晶片判斷非邊界掃描晶片的輸出資料與預設資料不相符時,非邊界掃描晶片通過測試為異常工作狀態且非邊界掃描晶片與邊界掃描晶片腳位之間連線狀態為異常。 [0014 ] 透過上述的技術手段,本發明可以達成基於邊界掃描測試非邊界掃描晶片及其周邊線路的技術功效。
[0016 ] 以下將配合圖式及實施例來詳細說明本發明的實施方式,藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。 [0017 ] 以下首先要說明本發明所揭露的基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統,並請參考「第1圖」所示,「第1圖」繪示為本發明基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統方塊圖。 [0018 ] 本發明所揭露的基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統,其包含:至少一非邊界掃描晶片10以及至少一邊界掃描晶片20。 [0019 ] 非邊界掃描(Boundary Scan)晶片10即為不符合聯合測試工作群組(Joint Test Action Group,JTAG)規範的晶片,亦即不支援邊界掃描技術的晶片,例如:移位暫存器(shift register)、邏輯閘…等,在此僅為舉例說明之,並不以此侷限本發明的應用範疇。 [0020 ] 非邊界掃描晶片10包含至少一晶片驅動腳位11、至少一第一資料輸出腳位12以及至少一第一資料輸入腳位13,非邊界掃描晶片10的晶片驅動腳位11例如是:時脈(clock,CLK)腳位、移位(SHFTLD)腳位…等,在此僅為舉例說明之,並不以此侷限本發明的應用範疇,對應不同的晶片,驅動晶片的晶片驅動腳位11可能相同、可能不相同、或是可能部分相同而部分不相同。 [0021 ] 非邊界掃描晶片10的第一資料輸出腳位12即為一般資料輸入腳位以及第一資料輸入腳位13即為一般資料輸出腳位。 [0022 ] 邊界掃描晶片20即為符合聯合測試工作群組規範的晶片,亦即支援邊界掃描技術的晶片,邊界掃描晶片20的包含至少一控制腳位21、至少一第二資料輸出腳位22以及至少一第二資料輸入腳位23,邊界掃描晶片20的控制腳位21、第二資料輸出腳位22以及第二資料輸入腳位23皆可使用邊界掃描技術。 [0023 ] 邊界掃描晶片20的控制腳位21與非邊界掃描晶片10的晶片驅動腳位11電性連接,邊界掃描晶片20的控制腳位21透過邊界掃描技術設置非邊界掃描晶片10的晶片驅動腳位11。 [0024 ] 邊界掃描晶片20的第二資料輸出腳位22與非邊界掃描晶片10的第一資料輸入腳位13電性連接,邊界掃描晶片20的第二資料輸出腳位22透過邊界掃描技術設置非邊界掃描晶片10的第一資料輸入腳位13的輸入資料。 [0025 ] 邊界掃描晶片20的第二資料輸入腳位23與非邊界掃描晶片10的第一資料輸出腳位12電性連接,邊界掃描晶片20的第二資料輸入腳位23用以讀取非邊界掃描晶片10的第一資料輸出腳位12的輸出資料。 [0026 ] 上述邊界掃描晶片20的控制腳位21透過邊界掃描技術設置非邊界掃描晶片10的晶片驅動腳位11、邊界掃描晶片20的第二資料輸出腳位22透過邊界掃描技術設置非邊界掃描晶片10的第一資料輸入腳位13的輸入資料以及邊界掃描晶片20的第二資料輸入腳位23讀取非邊界掃描晶片10的第一資料輸出腳位12的輸出資料以模擬非邊界掃描晶片10的工作時序。 [0027 ] 接著,邊界掃描晶片20會進一步判斷非邊界掃描晶片10的第一資料輸出腳位12的輸出資料是否與預設資料相符。 [0028 ] 當邊界掃描晶片20判斷出非邊界掃描晶片10的第一資料輸出腳位12的輸出資料與預設資料相符時,則非邊界掃描晶片10通過測試為正常工作狀態且非邊界掃描晶片10與邊界掃描晶片20腳位之間連線狀態為正常。 [0029 ] 當邊界掃描晶片20判斷出非邊界掃描晶片10的第一資料輸出腳位12的輸出資料與預設資料不相符時,則非邊界掃描晶片10未通過測試即為非正常工作狀態或是非邊界掃描晶片10與邊界掃描晶片20腳位之間連線狀態為異常。 [0030 ] 值得注意的是,非邊界掃描晶片10以及邊界掃描晶片20可以設置於相同的電路板上,非邊界掃描晶片10以及邊界掃描晶片20可以設置於不相同的電路板上,或是非邊界掃描晶片10以及邊界掃描晶片20部分可以設置於相同的電路板上,非邊界掃描晶片10以及邊界掃描晶片20部分可以設置於不相同的電路板上,在此僅為舉例說明之,並不以此侷限本發明的應用範疇。 [0031 ] 接著,以下將以第一個實施例來說明本發明第一實施態樣的運作系統與方法,並請同時參考「第1圖」以及「第2圖」所示,「第2圖」繪示為本發明基於邊界掃描測試非邊界掃描晶片及其周邊線路的方法流程圖。 [0032 ] 請參考「第3圖」所示,「第3圖」繪示為本發明基於邊界掃描測試非邊界掃描晶片及其周邊線路第一實施例的測試架構示意圖。 [0033 ] 在「第3圖」中是以非邊界掃描晶片10(8bit移位暫存器)設置於第一電路板、第一邊界掃描晶片201設置於第二電路板以及第二邊界掃描晶片202設置於第三電路板作為舉例說明,本發明並不以此為限制,第一邊界掃描晶片201包含有第一控制腳位N1、第二控制腳位N2以及第二資料輸入腳位N3(步驟102),第二邊界掃描晶片202包含有第二資料輸出腳位M1以及第二資料輸出腳位M2(步驟102),非邊界掃描晶片10包含有第一晶片驅動腳位CLK、第二晶片驅動腳位SHFTLD、第一資料輸出腳位DATA_Q、第一資料輸入腳位G以及第一資料輸入腳位H(步驟101)。 [0034 ] 第一邊界掃描晶片201的第一控制腳位N1與非邊界掃描晶片10的第一晶片驅動腳位CLK腳位電性連接(步驟103),第一邊界掃描晶片201的第二控制腳位N2與非邊界掃描晶片10的第二晶片驅動腳位SHFTLD電性連接(步驟103)。 [0035 ] 第一邊界掃描晶片201的第二資料輸入腳位N3與非邊界掃描晶片10的第一資料輸出腳位DATA_Q電性連接(步驟105),第二邊界掃描晶片202的第二資料輸出腳位M1與非邊界掃描晶片10的第一資料輸入腳位G電性連接(步驟104),第二邊界掃描晶片202的第二資料輸出腳位M2與非邊界掃描晶片10的第一資料輸入腳位H電性連接(步驟104)。 [0036 ] 透過邊界掃描技術控制第一邊界掃描晶片201的第一控制腳位N1以及第二控制腳位N2設置非邊界掃描晶片10的第一晶片驅動腳位CLK以及第二晶片驅動腳位SHFTLD(步驟103);透過邊界掃描技術控制第二邊界掃描晶片202的第二資料輸出腳位M1以及第二資料輸出腳位M2設置非邊界掃描晶片10的第一資料輸入腳位G以及非邊界掃描晶片10的第一資料輸入腳位H的輸入資料(步驟104),並由第一邊界掃描晶片201的第二資料輸入腳位N3讀取非邊界掃描晶片10的第一資料輸出腳位DATA_Q的輸出資料(步驟105),以模擬非邊界掃描晶片10的的工作時序。 [0037 ] 在第一階段的測試中,透過邊界掃描技術控制第一邊界掃描晶片201的第二控制腳位N2的邊界值設為“1”,再透過邊界掃描技術控制第二邊界掃描晶片202的第二資料輸出腳位M1以及第二資料輸出腳位M2的邊界值設為“0”,再透過邊界掃描技術控制第一邊界掃描晶片201的第二控制腳位N2的邊界值設為“0”,即是在非邊界掃描晶片10的第二晶片驅動腳位SHFTLD由“1”設為“0”,此時非邊界掃描晶片10會同時讀取每一個第一資料輸入腳位,再透過邊界掃描技術控制第一邊界掃描晶片201的第二控制腳位N2的邊界值設為“1”,以進行第一資料輸出腳位的輸出資料是否與預設資料相符的判斷(步驟106)。 [0038 ] 透過邊界掃描技術讀取第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值(此時即為讀取第二邊界掃描晶片202的第二資料輸出腳位M2的邊界值),假設第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值為“0”時,則非邊界掃描晶片10通過第一階段測試(步驟107);假設第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值不為“0”時,則非邊界掃描晶片10未通過第一階段測試(步驟108)。 [0039 ] 接著,透過邊界掃描技術控制第一邊界掃描晶片201的的第一控制腳位N1的邊界值先設為“0”再設為“1”,即是在非邊界掃描晶片10的第一晶片驅動腳位CLK先設為“0”再設為“1”。 [0040 ] 透過邊界掃描技術讀取第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值(此時即為讀取第二邊界掃描晶片202的第二資料輸出腳位M1的邊界值),假設第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值為“0”時,則非邊界掃描晶片10通過第一階段測試(步驟107);假設第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值不為“0”時,則非邊界掃描晶片10未能通過第一階段測試(步驟108)。 [0041 ] 在第二階段的測試中,透過邊界掃描技術控制第一邊界掃描晶片201的第二控制腳位N2的邊界值設為“1”,再透過邊界掃描技術控制第二邊界掃描晶片202的第二資料輸出腳位M1以及第二資料輸出腳位M2的邊界值設為“1”,再透過邊界掃描技術控制第一邊界掃描晶片201的第二控制腳位N2的邊界值設為“0”,即是在非邊界掃描晶片10的第二晶片驅動腳位SHFTLD由“1”設為“0”,此時非邊界掃描晶片10會同時讀取每一個第一資料輸入腳位,再透過邊界掃描技術控制第一邊界掃描晶片201的第二控制腳位N2的邊界值設為“1”。 [0042 ] 透過邊界掃描技術讀取第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值(此時即為讀取第二邊界掃描晶片202的第二資料輸出腳位M2的邊界值),假設第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值為“1”時,則非邊界掃描晶片10通過第二階段測試(步驟107);假設第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值不為“1”時,則非邊界掃描晶片10未通過第二階段測試(步驟108)。 [0043 ] 接著,透過邊界掃描技術控制第一邊界掃描晶片201的的第一控制腳位N1的邊界值先設為“0”再設為“1”,即是在非邊界掃描晶片10的第一晶片驅動腳位CLK先設為“0”再設為“1”。 [0044 ] 透過邊界掃描技術讀取第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值(此時即為讀取第二邊界掃描晶片202的第二資料輸出腳位M1的邊界值),假設第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值為“1”時,則非邊界掃描晶片10通過第二階段測試(步驟107);假設第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值不為“1”時,則非邊界掃描晶片10未通過第二階段測試(步驟108)。 [0045 ] 當第一階段以及第二階段的測試都結束後,第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值皆與第二邊界掃描晶片202的第二資料輸出腳位M1的邊界值以及第二邊界掃描晶片202的第二資料輸出腳位M1的邊界值相同時,則非邊界掃描晶片10為正常工作狀態且非邊界掃描晶片10與邊界掃描晶片20腳位之間連線狀態為正常(步驟107);第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值與第二邊界掃描晶片202的第二資料輸出腳位M1的邊界值以及第二邊界掃描晶片202的第二資料輸出腳位M1的邊界值有不相同的情況時,則非邊界掃描晶片10為異常工作狀態或是非邊界掃描晶片10與第一邊界掃描晶片201或是第二邊界掃描晶片202腳位之間連線狀態為異常(步驟108)。 [0046 ] 請參考「第4圖」所示,「第4圖」繪示為本發明基於邊界掃描測試非邊界掃描晶片及其周邊線路第二實施例的測試架構示意圖。 [0047 ] 在「第4圖」中是以第一非邊界掃描晶片101(移位暫存器)、第二非邊界掃描晶片102(邏輯閘AND)、第三非邊界掃描晶片103(邏輯閘OR)設置於第一電路板、第一邊界掃描晶片201設置於第二電路板以及第二邊界掃描晶片202設置於第三電路板作為舉例說明,本發明並不以此為限制,第一非邊界掃描晶片101包含有第一晶片驅動腳位CLK、第二晶片驅動腳位SHFTLD、第一資料輸出腳位DATA_Q、第一資料輸入腳位G以及第一資料輸入腳位H(步驟101),第二非邊界掃描晶片102包含有第一資料輸入腳位W以及第一資料輸入腳位X(步驟101),第三非邊界掃描晶片103包含有第一資料輸入腳位Y以及第一資料輸入腳位Z(步驟101),第一邊界掃描晶片201包含有第一控制腳位N1、第二控制腳位N2以及第二資料輸入腳位N3(步驟102),第二邊界掃描晶片202包含有第二資料輸出腳位M1、第二資料輸出腳位M2、第二資料輸出腳位M3以及第二資料輸出腳位M4(步驟102)。 [0048 ] 第一邊界掃描晶片201的第一控制腳位N1與第一非邊界掃描晶片101的第一晶片驅動腳位CLK腳位電性連接(步驟103),第一邊界掃描晶片201的第二控制腳位N2與第一非邊界掃描晶片101的第二晶片驅動腳位SHFTLD電性連接(步驟103)。 [0049 ] 第一邊界掃描晶片201的第二資料輸入腳位N3與第一非邊界掃描晶片101的第一資料輸出腳位DATA_Q電性連接(步驟105),第二邊界掃描晶片202的第二資料輸出腳位M1與第二非邊界掃描晶片102的第一資料輸入腳位W電性連接(步驟104),第二邊界掃描晶片202的第二資料輸出腳位M2與第二非邊界掃描晶片102的第一資料輸入腳位X電性連接(步驟104),第二邊界掃描晶片202的第二資料輸出腳位M3與第三非邊界掃描晶片103的第一資料輸入腳位Y電性連接(步驟104),第二邊界掃描晶片202的第二資料輸出腳位M4與第三非邊界掃描晶片103的第一資料輸入腳位Z電性連接(步驟104)。 [0050 ] 測試的過程(即步驟103至步驟106)可以參考第一實施例的說明,而第二實施例與第一實施例的差別在於需要進行八個階段的測試: [0051 ] 第一階段以及第二階段的測試是透過邊界掃描技術控制第二邊界掃描晶片202的第二資料輸出腳位M1的邊界值設為“0”、第二資料輸出腳位M2的邊界值設為“0”、第二資料輸出腳位M3的邊界值設為“0”以及第二資料輸出腳位M4的邊界值設為“0”。 [0052 ] 透過邊界掃描技術讀取第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值(第一階段即為讀取第二邊界掃描晶片202的第二資料輸出腳位M3以及第二資料輸出腳位M4邊界值的邏輯運算結果,第二階段即為讀取第二邊界掃描晶片202的第二資料輸出腳位M1以及第二資料輸出腳位M2邊界值的邏輯運算結果)。 [0053 ] 第三階段以及第四階段的測試是透過邊界掃描技術控制第二邊界掃描晶片202的第二資料輸出腳位M1的邊界值設為“0”、第二資料輸出腳位M2的邊界值設為“1”、第二資料輸出腳位M3的邊界值設為“0”以及第二資料輸出腳位M4的邊界值設為“1”。 [0054 ] 透過邊界掃描技術讀取第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值(第三階段即為讀取第二邊界掃描晶片202的第二資料輸出腳位M3以及第二資料輸出腳位M4邊界值的邏輯運算結果,第四階段即為讀取第二邊界掃描晶片202的第二資料輸出腳位M1以及第二資料輸出腳位M2邊界值的邏輯運算結果)。 [0055 ] 第五階段以及第六階段的測試是透過邊界掃描技術控制第二邊界掃描晶片202的第二資料輸出腳位M1的邊界值設為“1”、第二資料輸出腳位M2的邊界值設為“0”、第二資料輸出腳位M3的邊界值設為“1”以及第二資料輸出腳位M4的邊界值設為“0”。 [0056 ] 透過邊界掃描技術讀取第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值(第五階段即為讀取第二邊界掃描晶片202的第二資料輸出腳位M3以及第二資料輸出腳位M4邊界值的邏輯運算結果,第六階段即為讀取第二邊界掃描晶片202的第二資料輸出腳位M1以及第二資料輸出腳位M2邊界值的邏輯運算結果)。 [0057 ] 第七階段以及第八階段的測試是透過邊界掃描技術控制第二邊界掃描晶片202的第二資料輸出腳位M1的邊界值設為“1”、第二資料輸出腳位M2的邊界值設為“1”、第二資料輸出腳位M3的邊界值設為“1”以及第二資料輸出腳位M4的邊界值設為“1”。 [0058 ] 透過邊界掃描技術讀取第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值(第七階段即為讀取第二邊界掃描晶片202的第二資料輸出腳位M3以及第二資料輸出腳位M4邊界值的邏輯運算結果,第八階段即為讀取第二邊界掃描晶片202的第二資料輸出腳位M1以及第二資料輸出腳位M2邊界值的邏輯運算結果)。 [0059 ] 當第一階段至第八階段的測試都結束後,第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值與第二邊界掃描晶片202的第二資料輸出腳位M3以及第二資料輸出腳位M4邊界值的邏輯運算結果以及第二邊界掃描晶片202的第二資料輸出腳位M1以及第二資料輸出腳位M2邊界值的邏輯運算結果相同時,則非邊界掃描晶片10為正常工作狀態且非邊界掃描晶片10與邊界掃描晶片20腳位之間連線狀態為正常(步驟107);第一邊界掃描晶片201的第二資料輸入腳位N3的邊界值與第二邊界掃描晶片202的第二資料輸出腳位M3以及第二資料輸出腳位M4邊界值的邏輯運算結果以及第二邊界掃描晶片202的第二資料輸出腳位M1以及第二資料輸出腳位M2邊界值的邏輯運算結果有不相同的情況時,則非邊界掃描晶片10為異常工作狀態或是非邊界掃描晶片10與邊界掃描晶片20腳位之間連線狀態為異常(步驟108)。 [0060 ] 綜上所述,可知本發明與先前技術之間的差異在於透過邊界掃描晶片模擬非邊界掃描晶片的工作時序以驅動非邊界掃描晶片,邊界掃描晶片判斷非邊界掃描晶片的輸出資料與預設資料相符時,非邊界掃描晶片通過測試為正常工作狀態且非邊界掃描晶片與邊界掃描晶片腳位之間連線狀態為正常;邊界掃描晶片判斷非邊界掃描晶片的輸出資料與預設資料不相符時,非邊界掃描晶片通過測試為異常工作狀態且非邊界掃描晶片與邊界掃描晶片腳位之間連線狀態為異常。 [0061 ] 藉由此一技術手段可以來解決先前技術所存在現有技術無法透過邊界掃描對非邊界掃描晶片進行測試的問題,進而達成基於邊界掃描測試非邊界掃描晶片及其周邊線路的技術功效。 [0062 ] 雖然本發明所揭露的實施方式如上,惟所述的內容並非用以直接限定本發明的專利保護範圍。任何本發明所屬技術領域中具有通常知識者,在不脫離本發明所揭露的精神和範圍的前提下,可以在實施的形式上及細節上作些許的更動。本發明的專利保護範圍,仍須以所附的申請專利範圍所界定者為準。
[0063 ]
10‧‧‧非邊界掃描晶片
101‧‧‧第一非邊界掃描晶片
102‧‧‧第二非邊界掃描晶片
103‧‧‧第三非邊界掃描晶片
11‧‧‧晶片驅動腳位
12‧‧‧第一資料輸出腳位
13‧‧‧第一資料輸入腳位
20‧‧‧邊界掃描晶片
201‧‧‧第一邊界掃描晶片
202‧‧‧第二邊界掃描晶片
21‧‧‧控制腳位
22‧‧‧第二資料輸出腳位
23‧‧‧第二資料輸入腳位
CLK‧‧‧第一晶片驅動腳位
N1‧‧‧第一控制腳位
N2‧‧‧第二控制腳位
N3‧‧‧第二資料輸入腳位
M1‧‧‧第二資料輸出腳位
M2‧‧‧第二資料輸出腳位
M3‧‧‧第二資料輸出腳位
M4‧‧‧第二資料輸出腳位
SHFTLD 第二晶片驅動腳位
DATA_Q 第一資料輸出腳位
G‧‧‧第一資料輸入腳位
H‧‧‧第一資料輸入腳位
W‧‧‧第一資料輸入腳位
X‧‧‧第一資料輸入腳位
Y‧‧‧第一資料輸入腳位
Z‧‧‧第一資料輸入腳位
步驟 101‧‧‧提供至少一非邊界掃描晶片,非邊界掃描晶片包含至少一晶片驅動腳位、至少一第一資料輸出腳位以及至少一第一資料輸入腳位
步驟 102‧‧‧提供至少一邊界掃描晶片,包含至少一控制腳位、至少一第二資料輸出腳位以及至少一第二資料輸入腳位
步驟 103‧‧‧控制腳位與晶片驅動腳位電性連接,並透過邊界掃描技術設置晶片驅動腳位
步驟 104‧‧‧第二資料輸出腳位與第一資料輸入腳位電性連接,透過邊界掃描技術設置第一資料輸入腳位的輸入資料
步驟 105‧‧‧第二資料輸入腳位與第一資料輸出腳位電性連接,用以讀取第一資料輸出腳位的輸出資料
步驟 106‧‧‧邊界掃描晶片判斷第一資料輸出腳位的輸出資料是否與預設資料相符
步驟 107‧‧‧當第一資料輸出腳位的輸出資料與預設資料相符時,則非邊界掃描晶片通過測試為正常工作狀態且非邊界掃描晶片與邊界掃描晶片腳位之間連線狀態為正常
步驟 108‧‧‧當第一資料輸出腳位的輸出資料與預設資料不相符時,則非邊界掃描晶片未通過測試即為非正常工作狀態或是非邊界掃描晶片與邊界掃描晶片腳位之間連線為異常
10‧‧‧非邊界掃描晶片
101‧‧‧第一非邊界掃描晶片
102‧‧‧第二非邊界掃描晶片
103‧‧‧第三非邊界掃描晶片
11‧‧‧晶片驅動腳位
12‧‧‧第一資料輸出腳位
13‧‧‧第一資料輸入腳位
20‧‧‧邊界掃描晶片
201‧‧‧第一邊界掃描晶片
202‧‧‧第二邊界掃描晶片
21‧‧‧控制腳位
22‧‧‧第二資料輸出腳位
23‧‧‧第二資料輸入腳位
CLK‧‧‧第一晶片驅動腳位
N1‧‧‧第一控制腳位
N2‧‧‧第二控制腳位
N3‧‧‧第二資料輸入腳位
M1‧‧‧第二資料輸出腳位
M2‧‧‧第二資料輸出腳位
M3‧‧‧第二資料輸出腳位
M4‧‧‧第二資料輸出腳位
SHFTLD 第二晶片驅動腳位
DATA_Q 第一資料輸出腳位
G‧‧‧第一資料輸入腳位
H‧‧‧第一資料輸入腳位
W‧‧‧第一資料輸入腳位
X‧‧‧第一資料輸入腳位
Y‧‧‧第一資料輸入腳位
Z‧‧‧第一資料輸入腳位
步驟 101‧‧‧提供至少一非邊界掃描晶片,非邊界掃描晶片包含至少一晶片驅動腳位、至少一第一資料輸出腳位以及至少一第一資料輸入腳位
步驟 102‧‧‧提供至少一邊界掃描晶片,包含至少一控制腳位、至少一第二資料輸出腳位以及至少一第二資料輸入腳位
步驟 103‧‧‧控制腳位與晶片驅動腳位電性連接,並透過邊界掃描技術設置晶片驅動腳位
步驟 104‧‧‧第二資料輸出腳位與第一資料輸入腳位電性連接,透過邊界掃描技術設置第一資料輸入腳位的輸入資料
步驟 105‧‧‧第二資料輸入腳位與第一資料輸出腳位電性連接,用以讀取第一資料輸出腳位的輸出資料
步驟 106‧‧‧邊界掃描晶片判斷第一資料輸出腳位的輸出資料是否與預設資料相符
步驟 107‧‧‧當第一資料輸出腳位的輸出資料與預設資料相符時,則非邊界掃描晶片通過測試為正常工作狀態且非邊界掃描晶片與邊界掃描晶片腳位之間連線狀態為正常
步驟 108‧‧‧當第一資料輸出腳位的輸出資料與預設資料不相符時,則非邊界掃描晶片未通過測試即為非正常工作狀態或是非邊界掃描晶片與邊界掃描晶片腳位之間連線為異常
[0015 ] 第1圖繪示為本發明基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統方塊圖。 第2圖繪示為本發明基於邊界掃描測試非邊界掃描晶片及其周邊線路的方法流程圖。 第3圖繪示為本發明基於邊界掃描測試非邊界掃描晶片及其周邊線路第一實施例的測試架構示意圖。 第4圖繪示為本發明基於邊界掃描測試非邊界掃描晶片及其周邊線路第二實施例的測試架構示意圖。
10‧‧‧非邊界掃描晶片
11‧‧‧晶片驅動腳位
12‧‧‧第一資料輸出腳位
13‧‧‧第一資料輸入腳位
20‧‧‧邊界掃描晶片
21‧‧‧控制腳位
22‧‧‧第二資料輸出腳位
23‧‧‧第二資料輸入腳位
Claims (8)
- 一種基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統,其包含:至少一非邊界掃描(Boundary Scan)晶片,包含至少一晶片驅動腳位、至少一第一資料輸出腳位以及至少一第一資料輸入腳位;及至少一邊界掃描晶片,所述邊界掃描晶片更包含:至少一控制腳位,所述控制腳位與所述晶片驅動腳位電性連接,並透過邊界掃描技術設置所述晶片驅動腳位;至少一第二資料輸出腳位,所述第二資料輸出腳位與所述第一資料輸入腳位電性連接,透過邊界掃描技術設置所述第一資料輸入腳位的輸入資料;及至少一第二資料輸入腳位,所述第二資料輸入腳位與所述第一資料輸出腳位電性連接,用以讀取所述第一資料輸出腳位的輸出資料;其中,所述控制腳位透過邊界掃描技術設置所述晶片驅動腳位、所述第二資料輸出腳位透過邊界掃描技術設置所述第一資料輸入腳位的輸入資料以及所述第二資料輸入腳位讀取所述第一資料輸出腳位的輸出資料以模擬所述非邊界掃描晶片的工作時序,所述邊界掃描晶片判斷所述第一資料輸出腳位的輸出資料是否與一預設資料相符: 當所述第一資料輸出腳位的輸出資料與所述預設資料相符時,則所述非邊界掃描晶片通過測試為正常工作狀態且所述非邊界掃描晶片與所述邊界掃描晶片腳位之間連線狀態為正常;及當所述第一資料輸出腳位的輸出資料與所述預設資料不相符時,則所述非邊界掃描晶片未通過測試即為非正常工作狀態或是所述非邊界掃描晶片與所述邊界掃描晶片腳位之間連線狀態為異常。
- 如申請專利範圍第1項所述的基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統,其中所述控制腳位與所述晶片驅動腳位電性連接,所述第二資料輸出腳位與所述第一資料輸入腳位電性連接,所述第二資料輸入腳位與所述第一資料輸出腳位電性連接可分別由不同的所述邊界掃描晶片進行電性連接。
- 如申請專利範圍第1項所述的基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統,其中所述控制腳位與所述晶片驅動腳位電性連接,所述第二資料輸出腳位與所述第一資料輸入腳位電性連接,所述第二資料輸入腳位與所述第一資料輸出腳位電性連接可由相同的所述邊界掃描晶片進行電性連接。
- 如申請專利範圍第1項所述的基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統,其中所述控制腳位與所述晶片驅動腳位電性連接,所述第二資料輸出腳位與所述第一資料輸入腳位電性連接,所述第二資料輸入腳位與所述第一資料輸出腳位電性連接部分可由相同的所述邊界掃描晶片進行電性 連接,非所述控制腳位、非所述第二資料輸出腳位以及非所述第二資料輸入腳位的腳位部分可分別由不相同的所述邊界掃描晶片進行電性連接。
- 一種基於邊界掃描測試非邊界掃描晶片及其周邊線路的方法,其包含下列步驟:提供至少一非邊界掃描(Boundary Scan)晶片,所述非邊界掃描晶片包含至少一晶片驅動腳位、至少一第一資料輸出腳位以及至少一第一資料輸入腳位;提供至少一邊界掃描晶片,所述包含至少一控制腳位、至少一第二資料輸出腳位以及至少一第二資料輸入腳位;所述控制腳位與所述晶片驅動腳位電性連接,並透過邊界掃描技術設置所述晶片驅動腳位;所述第二資料輸出腳位與所述第一資料輸入腳位電性連接,透過邊界掃描技術設置所述第一資料輸入腳位的輸入資料;所述第二資料輸入腳位與所述第一資料輸出腳位電性連接,用以讀取所述第一資料輸出腳位的輸出資料;所述邊界掃描晶片判斷所述第一資料輸出腳位的輸出資料是否與一預設資料相符;當所述第一資料輸出腳位的輸出資料與所述預設資料相符時,則所述非邊界掃描晶片通過測試為正常工作狀態且所述非邊界掃描晶片與所述邊界掃描晶片腳位之間連線狀態為正常;及當所述第一資料輸出腳位的輸出資料與所述預設資料不相符時,則所述非邊界掃描晶片未通過測試即為非正常工作狀態或 是所述非邊界掃描晶片與所述邊界掃描晶片腳位之間連線為異常;其中,所述控制腳位透過邊界掃描技術設置所述晶片驅動腳位、所述第二資料輸出腳位透過邊界掃描技術設置所述第一資料輸入腳位的輸入資料以及所述第二資料輸入腳位讀取所述第一資料輸出腳位的輸出資料以模擬所述非邊界掃描晶片的工作時序。
- 如申請專利範圍第5項所述的基於邊界掃描測試非邊界掃描晶片及其周邊線路的方法,其中所述控制腳位與所述晶片驅動腳位電性連接,所述第二資料輸出腳位與所述第一資料輸入腳位電性連接,所述第二資料輸入腳位與所述第一資料輸出腳位電性連接可分別由不同的所述邊界掃描晶片進行電性連接。
- 如申請專利範圍第5項所述的基於邊界掃描測試非邊界掃描晶片及其周邊線路的方法,其中所述控制腳位與所述晶片驅動腳位電性連接,所述第二資料輸出腳位與所述第一資料輸入腳位電性連接,所述第二資料輸入腳位與所述第一資料輸出腳位電性連接可由相同的所述邊界掃描晶片進行電性連接。
- 如申請專利範圍第5項所述的基於邊界掃描測試非邊界掃描晶片及其周邊線路的方法,其中所述控制腳位與所述晶片驅動腳位電性連接,所述第二資料輸出腳位與所述第一資料輸入腳位電性連接,所述第二資料輸入腳位與所述第一資料輸出腳位電性連接部分可由相同的所述邊界掃描晶片進行電性 連接,非所述控制腳位、非所述第二資料輸出腳位以及非所述第二資料輸入腳位的腳位部分可分別由不相同的所述邊界掃描晶片進行電性連接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105141289A TWI606246B (zh) | 2016-12-13 | 2016-12-13 | 基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105141289A TWI606246B (zh) | 2016-12-13 | 2016-12-13 | 基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI606246B true TWI606246B (zh) | 2017-11-21 |
TW201821819A TW201821819A (zh) | 2018-06-16 |
Family
ID=61023226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105141289A TWI606246B (zh) | 2016-12-13 | 2016-12-13 | 基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統及其方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI606246B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI783549B (zh) * | 2021-06-24 | 2022-11-11 | 英業達股份有限公司 | 提高待測試電路板中腳位測試涵蓋率系統及其方法 |
-
2016
- 2016-12-13 TW TW105141289A patent/TWI606246B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201821819A (zh) | 2018-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI606246B (zh) | 基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統及其方法 | |
JP3509001B2 (ja) | 自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法 | |
JPH06230075A (ja) | シリアルスキャンチェーンにおける不良フリップフロップの検出方法 | |
TWI763594B (zh) | 半導體晶片及其預燒測試方法 | |
JP2959542B2 (ja) | 半導体装置 | |
JP2005024410A (ja) | 半導体集積回路装置 | |
JP3291706B2 (ja) | 論理回路の高速動作検証方法、及び、論理回路 | |
JP3868920B2 (ja) | Fpga搭載ボードのテスト方法とテスト装置 | |
JP2010025903A (ja) | スキャンチェーンの不良フリップフロップ特定回路およびその特定方法 | |
JP2773709B2 (ja) | 半導体装置の試験方法および試験装置 | |
JP4610919B2 (ja) | 半導体集積回路装置 | |
JP2633980B2 (ja) | デジタル・アナログ混在のlsi | |
JP5796404B2 (ja) | 半導体回路及びテスト方法 | |
JP2003172771A (ja) | システムlsiのテストパターン作成方法,テストパターン作成装置,テスト方法及びテスト回路 | |
TW201723518A (zh) | 具聯合測試工作群組訊號串接電路設計的測試電路板 | |
JP2005180952A (ja) | テスト回路、半導体集積回路及びその製造方法 | |
JP3542027B2 (ja) | バーンインストレス回路を備えた半導体装置および半導体装置へのバーンインストレス印加方法 | |
JPH11109000A (ja) | 半導体装置の接続試験用装置 | |
JP2002296323A (ja) | スキャンテスト回路、およびスキャンテスト方法 | |
JP2004069642A (ja) | 半導体集積回路装置 | |
JP3531743B2 (ja) | テストパターン発生装置 | |
CN108152720A (zh) | 测试非边界扫描芯片及其周边线路的***及其方法 | |
JPH05114639A (ja) | 半導体集積回路 | |
JP2005292062A (ja) | マルチチップモジュールの検査方法及び製造方法 | |
TWM404379U (en) | Test structure for GIP panel |