TWI596777B - 半導體裝置製造方法 - Google Patents

半導體裝置製造方法 Download PDF

Info

Publication number
TWI596777B
TWI596777B TW098135271A TW98135271A TWI596777B TW I596777 B TWI596777 B TW I596777B TW 098135271 A TW098135271 A TW 098135271A TW 98135271 A TW98135271 A TW 98135271A TW I596777 B TWI596777 B TW I596777B
Authority
TW
Taiwan
Prior art keywords
layer
electrode layer
oxide semiconductor
film
semiconductor layer
Prior art date
Application number
TW098135271A
Other languages
English (en)
Other versions
TW201025615A (en
Inventor
須澤英臣
笹川慎也
村岡大河
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201025615A publication Critical patent/TW201025615A/zh
Application granted granted Critical
Publication of TWI596777B publication Critical patent/TWI596777B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

半導體裝置製造方法
本發明關於一種使用氧化物半導體的半導體裝置及其製造方法。
以液晶顯示裝置為代表的形成在玻璃基板等的平板上的薄膜電晶體使用非晶矽、多晶矽製造。使用非晶矽的薄膜電晶體具有如下特性：雖然其場效應遷移率低，但是可以對應於玻璃基板的大面積化。另一方面，使用結晶矽的薄膜電晶體具有如下特性：雖然其場效應遷移率高，但是需要進行雷射退火等的晶化製程，因此其不一定適合於玻璃基板的大面積化。
另一方面，使用氧化物半導體製造薄膜電晶體，並將其應用於電子裝置和光裝置的技術受到注目。例如，專利文獻1及專利文獻2公開作為氧化物半導體膜使用氧化鋅、In-Ga-Zn-O類氧化物半導體來製造薄膜電晶體，並將其用於影像顯示裝置的開關元件等的技術。
[專利文獻1]日本專利申請公開2007-123861號公報
[專利文獻2]日本專利申請公開2007-96055號公報
在氧化物半導體中設置有通道形成區的薄膜電晶體可以實現比使用非晶矽的薄膜電晶體更高的場效應遷移率。作為氧化物半導體膜，可以利用濺射法等在300℃或更低的溫度下形成，其製造製程比使用多晶矽的薄膜電晶體簡單。
使用上述氧化物半導體在玻璃基板、塑膠基板等上形成薄膜電晶體，並可以期待將其應用於液晶顯示器、電致發光顯示器或電子紙等。
另外，當製造薄膜電晶體時，採用使用多個曝光掩模(也稱作光掩模)，並且藉由光刻製程形成疊層結構的方法。但是，光刻製程是包括多個製程的製程，其是對製造成本、成品率及生產率等形成較大影響的主要原因之一。其中，設計或製造成本高的曝光掩模數的縮減是重要課題。
鑒於上述問題，本發明的目的之一在於藉由縮減曝光掩模數而將光刻製程簡化來以低成本且高生產率地製造半導體裝置。
在反交錯型薄膜電晶體的半導體裝置的製造方法中，使用掩模層進行蝕刻製程，該掩模層由用作透過的光變成多個強度的曝光掩模的多級灰度掩模形成。
使用多級灰度掩模形成的掩模層成為具有多個膜厚的形狀，並且藉由進行蝕刻可以進一步改變其形狀，所以可以用於加工為不同的圖案的多個蝕刻製程。因此，使用一個多級灰度掩模可以形成對應於至少兩種或更多的不同的圖案的掩模層。由此，可以縮減曝光掩模數且可以縮減對應的光刻製程，所以可以實現製程的簡化。
在反交錯型薄膜電晶體的製造製程中，進行將半導體膜以及導電膜加工為島狀的蝕刻製程(第一蝕刻製程)，以及將導電膜和半導體膜蝕刻加工成源極電極層、漏電極層以及具有凹部的半導體層的蝕刻製程(第二蝕刻製程)。採用利用蝕刻氣體的乾蝕刻進行該第一蝕刻製程以及第二蝕刻製程。
作為蝕刻氣體，較佳採用含有氯的氣體(氯類氣體，例如Cl2、BCl3、SiCl4等)。還可以採用對上述氣體中加入了氧或稀有氣體(例如Ar等)的蝕刻氣體。
作為本說明書中所使用的氧化物半導體，形成由InMO3(ZnO)m(m>O)表示的薄膜，來製造將該薄膜作為半導體層的薄膜電晶體。另外，作為M，其表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)或鈷(Co)中的一種金屬元素或多種金屬元素。例如，作為M，除了包含Ga之外，還有Ga和Ni或Ga和Fe等包含Ga以外的上述元素的情況。另外，在上述氧化物半導體中，除了包含作為M的金屬元素之外，作為雜質元素有時包含Fe、Ni以及其他過渡金屬或該過渡金屬的氧化物。在本說明書中也將該薄膜稱為In-Ga-Zn-O類非單晶膜。
作為In-Ga-Zn-O類非單晶膜的結晶結構，由於在利用濺射法進行成膜後，以200℃至500℃，典型的是300℃至400℃進行10分至100分的加熱處理，在XRD(X線分析)的分析中觀察為非晶結構。另外，當薄膜電晶體的電特性在閘極電壓為±20V時，可以製造導通截止比為109或更多，遷移率為10或更多的In-Ga-Zn-O類非單晶膜。
作為本說明書所公開的發明的結構的一個方式的半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板上形成閘極電極層；在閘極電極層上層疊閘極絕緣層、氧化物半導體膜以及導電膜；在閘極絕緣層、氧化物半導體膜以及導電膜上形成第一掩模層；使用第一掩模層藉由第一蝕刻製程對氧化物半導體膜以及導電膜進行蝕刻，以形成氧化物半導體層以及導電層；對第一掩模層進行灰化以形成第二掩模層；以及，使用第二掩模層藉由第二蝕刻製程對氧化物半導體層以及導電層進行蝕刻，以形成具有凹部的氧化物半導體層、源極電極層以及漏電極層，其中，第一掩模層使用透過的光成為多個強度的曝光掩模形成，並且，第一蝕刻製程以及第二蝕刻製程使用利用蝕刻氣體的乾蝕刻，並且，在具有凹部的氧化物半導體層中，具有其厚度薄於與源極電極層或漏電極層重疊的區域的厚度的區域。
作為本說明書所公開的發明的結構的另一方式的半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板上形成閘極電極層；在閘極電極層上層疊閘極絕緣層、第一氧化物半導體膜、第二氧化物半導體膜以及導電膜；在閘極絕緣層、第一氧化物半導體膜、第二氧化物半導體膜以及導電膜上形成第一掩模層；使用第一掩模層藉由第一蝕刻製程對第一氧化物半導體膜、第二氧化物半導體膜以及導電膜進行蝕刻，以形成第一氧化物半導體層、第二氧化物半導體層以及導電層；對第一掩模層進行灰化以形成第二掩模層；以及，使用第二掩模層藉由第二蝕刻製程對第一氧化物半導體層、第二氧化物半導體層以及導電層進行蝕刻，以形成具有凹部的氧化物半導體層、源極區、汲區、源極電極層以及漏電極層，其中，第一掩模層使用透過的光成為多個強度的曝光掩模形成，並且，第一蝕刻製程以及第二蝕刻製程使用利用蝕刻氣體的乾蝕刻，並且，在具有凹部的氧化物半導體層中，具有其厚度薄於與源極區或汲區重疊的區域的厚度的區域。
本說明書所公開的半導體裝置的製造方法解決上述課題中的至少一個。
另外，較佳用作薄膜電晶體的源極區和汲區的第二氧化物半導體膜比用作通道形成區的第一氧化物半導體膜的厚度薄，並且，具有更高的導電率(導電率)。
第二氧化物半導體膜顯示n型導電型，用作源極區及汲區。
另外，第一氧化物半導體膜具有非晶結構，第二氧化物半導體膜有時在非晶結構中包含晶粒(奈米晶體)。該第二氧化物半導體膜中的晶粒(奈米晶體)的直徑為1nm至10nm，典型的為2nm至4nm左右。
可以使用In-Ga-Zn-O類非單晶膜作為用作源極區及汲區(n+層)的第二氧化物半導體膜。
還可以形成覆蓋薄膜電晶體，並且與包括通道形成區的氧化物半導體層接觸的絕緣膜。
另外，因為薄膜電晶體容易由於靜電等發生損壞，所以作為閘極線或源極極電極線，較佳在同一基板上設置驅動電路保護用的保護電路。作為保護電路，較佳由使用氧化物半導體的非線性元件構成。
另外，為了方便起見附加第一、第二等序數詞，但其並不表示製程順序或層疊順序。另外，在本說明書中不表示用來特定發明的事項的固有名詞。
另外，作為具有驅動電路的顯示裝置，除了液晶顯示裝置之外，還可以舉出使用發光元件的發光顯示裝置或者使用電泳顯示裝置的也被稱為電子紙的顯示裝置。
在使用有發光元件的發光顯示裝置中，在像素部中具有多個薄膜電晶體，在像素部中還有具有將某個薄膜電晶體的閘極電極與其他的電晶體的源極電極佈線或汲極電極佈線連接的部分。另外，在使用發光元件的發光顯示裝置的驅動電路中，具有將薄膜電晶體的閘極電極與該薄膜電晶體的源極電極佈線或汲極電極佈線連接的部分。
另外，在本說明書中的半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，電光裝置、半導體電路以及電子設備都是半導體裝置。
藉由縮減曝光掩模數而將光刻製程簡化，可以以低成本且高生產率地製造具有可靠性的半導體裝置。
下面，參照附圖對實施例進行詳細說明。但是，其不局限於以下的說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是，其方式及詳細內容在不脫離其宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，其不應該被解釋為僅限定在以下所示的實施例所記載的內容中。在以下說明的結構中，在不同附圖中使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而省略重複說明。
實施例1
參照圖1A至圖2A2說明實施例1的半導體裝置的製造方法。
圖2A1是實施例1的半導體裝置所具有的薄膜電晶體420的平面圖，圖2A2是沿著圖2A1的線C1-C2的截面圖。薄膜電晶體420是反交錯性薄膜電晶體，且包括閘極電極層401、閘極絕緣層402、半導體層403、用作源極區或汲區的n+層404a、404b以及源極電極層或漏電極層405a、405b。
圖1A至1E相當於示出薄膜電晶體420的製造製程的截面圖。
在圖1A中，在設置有成為基底膜的絕緣膜407的基板400上設置閘極電極層401。絕緣膜407具有防止從基板400的雜質元素的擴散的功能，可以由選自氮化矽膜、氧化矽膜、氮氧化矽膜或氧氮化矽膜中的一種或多種膜的疊層結構形成。在實施例1中，使用氧化矽膜(膜厚度100nm)。至於閘極電極層401的材料，可以藉由使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等的金屬材料或以這些金屬材料為主要成分的合金材料以單層或疊層來形成。
例如，作為閘極電極層401的雙層疊層結構，較佳採用：在鋁層上層疊鉬層的雙層疊層結構；在銅層上層疊鉬層的雙層疊層結構；或者在銅層上層疊氮化鈦層或氮化鉭層的雙層疊層結構。作為三層疊層結構，較佳採用以下疊層：鎢層或氮化鎢層、鋁和矽的合金或鋁和鈦的合金、氮化鈦層或鈦層。
在閘極電極層401上依次層疊閘極絕緣層402、第一氧化物半導體膜431、第二氧化物半導體膜432以及導電膜433。
藉由利用CVD法或濺射法等並使用氧化矽層、氮化矽層、氧氮化矽層或氮氧化矽層的單層或疊層，可以形成閘極絕緣層402。另外，作為閘極絕緣層402，還可以藉由使用有機矽烷氣體的CVD法而形成氧化矽層。作為有機矽烷氣體，可以使用含有矽的化合物，如正矽酸乙酯(TEOS：化學式為Si(OC2H5)4)、四甲基矽烷(TMS：化學式為Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(化學式為SiH(OC2H5)3)、三(二甲氨基)矽烷(化學式為SiH(N(CH3)2)3)等。
另外，在利用濺射法形成第一氧化物半導體膜431之前，較佳進行引入氬氣體生成電漿的反濺射(reverse sputter)，來去除附著在閘極絕緣層402的表面上的塵埃。反濺射是指不向靶側施加電壓，而在氬氣氛下對基板側使用RF電源施加電壓產生電漿來對表面進行改性的方法。另外，還可以使用氮、氦等來代替氬氣氛。此外，還可以在氬氣氛中添加了氧、氫、N2O等的氣氛下進行。另外，還可以在氬氣氛中添加Cl2、CF4等的氣氛下進行。
另外，較佳利用電漿處理對第二氧化物半導體膜432與導電膜433的接觸區域進行改性。在實施例1中，在形成導電膜433之前，在氬氣氛下對第二氧化物半導體膜432(實施例1中的In-Ga-Zn-O類非單晶膜)進行電漿處理。
還可以使用氮、氦等代替氬氣氛來形成電漿處理。另外，還可以在氬氣氛中添加了氧、氫、N2O等的氣氛下進行。另外，還可以在氬氣氛中添加Cl2、CF4等的氣氛下進行。
在實施例1中，使用In-Ga-Zn-O類非單晶膜作為第一氧化物半導體膜431及第二氧化物半導體膜432。第一氧化物半導體膜431與第二氧化物半導體膜432在不同的條件下形成，第二氧化物半導體膜432是導電率更高、電阻更低的氧化物半導體膜。例如，作為第二氧化物半導體膜432，由利用濺射法在將氬氣體流量設定為40sccm的條件下形成的氧化物半導體膜而形成。第二氧化物半導體膜432具有n型導電型，且活化能(ΔE)為0.01eV至0.1eV。另外，在實施例1中，第二氧化物半導體膜432為In-Ga-Zn-O類非單晶膜，其至少含有非晶成分。第二氧化物半導體膜432有時在非晶結構中含有晶粒(奈米晶體)。該第二氧化物半導體膜432中的晶粒(奈米晶體)的直徑為1nm至10nm，典型的為2nm至4nm左右。
藉由設置成為n+層的第二氧化物半導體膜432，使為金屬層的導電膜433與成為通道形成區的第一氧化物半導體膜431之間良好接合，與肖特基接合相比在熱方面上也可以具有穩定工作。另外，為了供給通道的載流子(源極電極一側)、或穩定地吸收通道的載流子(汲極電極一側)或者不在與佈線之間的介面產生電阻成分，積極地設置n+層是有效的。另外藉由低電阻化，即使在高汲極電極電壓下也可以保持良好的遷移率。
可以在不接觸大氣的情況下連續地形成閘極絕緣層402、第一氧化物半導體膜431、第二氧化物半導體膜432以及導電膜433。藉由不接觸於大氣地連續成膜，可以不被大氣成分或浮游在大氣中的污染雜質元素污染地形成各疊層介面。因此，可以降低薄膜電晶體的特性偏移。
在閘極絕緣層402、第一氧化物半導體膜431、第二氧化物半導體膜432以及導電膜433上形成掩模434。
在實施例1中，示出使用高級灰度掩模進行曝光以形成掩模434的例子。為了形成掩模434形成抗蝕劑。抗蝕劑可以使用正型抗蝕劑或負型抗蝕劑。這裏，示出使用正型抗蝕劑。
接著，作為曝光掩模使用多級灰度掩模59，對抗蝕劑照射光，來對抗蝕劑進行曝光。
這裏，參照圖30A至30D對使用了多級灰度掩模59的曝光進行說明。
多級灰度掩模是指能夠設定三個曝光水準的掩模，該三個曝光水準為曝光部分、中間曝光部分以及未曝光部分。並且其是透過的光成為多個強度的曝光掩模。藉由進行一次的曝光及顯影步驟，可以形成具有多個(典型為兩種)厚度的區域的抗蝕劑掩模。因此，藉由使用多級灰度掩模，可以縮減曝光掩模數。
作為多級灰度掩模的代表例子，有圖30A所示的灰色調掩模59a以及圖30C所示的半色調掩模59b。
如圖30A所示，灰色調掩模59a由形成在透光基板63以及其上的遮光部64及繞射光柵65構成。在遮光部64中，透光度為0%。另一方面，繞射光柵65可以藉由將狹縫、點、網眼等的光的透過部的間隔設定為用於曝光的光的解析度限度以下的間隔來控制光的透過率。另外，週期性狹縫、點、網眼或非週期性狹縫、點、網眼都可以用於繞射光柵65。
作為透光基板63，可以使用石英等的透光基板。遮光部64及繞射光柵65可以使用鉻、氧化鉻等的吸收光的遮光材料形成。
在遮光部64中，透光度66為0%，而在沒有設置遮光部64以及繞射光柵65的區域透光度66為100%。另外，在繞射光柵65中，可以將透過率調整為10%至70%。另外，繞射光柵65中的光的透過率可以藉由調整繞射光柵的狹縫、點或網眼的間隔及間距而調整。
如圖30C所示，半色調掩模59b由具有透光性的基板63、形成在其上的半透過部68及遮光部67構成。可以將MoSiN、MoSi、MoSiO、MoSiON、CrSi等用於半透過部68。遮光部67可以使用鉻或氧化鉻等的吸收光的遮光材料形成。
將光照射到半色調掩模59b的情況下，如圖30D所示，在遮光部67中，光透光率69為0%，而在不設置有遮光部67及半透過部68的區域中，光透光率69為100%。另外，在半透過部68中，可以將透光度調整為10%至70%的範圍內。半透過部68中的光透光率可以根據半透過部68的材料而調整。
藉由使用多級灰度掩模進行曝光之後進行顯影，可以形成如圖1B所示具有膜厚不同的區域的掩模434。
接下來，使用掩模434進行第一蝕刻製程，對第一氧化物半導體膜431、第二氧化物半導體膜432以及導電膜433進行蝕刻而加工成島狀。其結果，可以形成第一氧化物半導體層435、第二氧化物半導體層436以及導電層437(參照圖1B)。
接下來，對掩模434進行灰化。其結果，掩模的面積縮小，厚度變薄。此時，厚度薄的區域的掩模的抗蝕劑(與閘極電極層401的一部分重疊的區域)被去除，可以形成被分離的掩模438(參照圖1C)。
使用掩模438對第一氧化物半導體層435、第二氧化物半導體層436以及導電層437進行第二蝕刻製程，而形成半導體層403、n+層404a、404b以及源極電極層或汲極電極層405a、405b(參照圖1D)。另外，半導體層403僅有一部分被蝕刻，而成為具有槽部(凹部)的半導體層，並在端部中，一部分被蝕刻而呈露出的形狀。
在實施例1中，採用利用蝕刻氣體的乾蝕刻進行該第一蝕刻製程和第二蝕刻製程。
作為蝕刻氣體，較佳採用含有氯的氣體(氯類氣體，例如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、四氯化碳(CCl4)等)。藉由使用含有氯的氣體進行蝕刻，與使用不含有氯的氣體的情況相比，可以減少蝕刻的面內不均勻。
另外，還可以使用含有氟的氣體(氟類氣體，例如氟化甲烷(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)、或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾蝕刻法，可以使用平行平板型RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈形電極層的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便蝕刻為所希望加工的形狀。
在實施例1中，藉由ICP蝕刻法，使用Cl2和O2，在以下蝕刻條件下進行蝕刻：施加到線圈形電極層的電力量為1500W、施加到基板一側的電極的電力量為200W、壓力為1.5Pa、基板溫度為-10℃。
另外，還可以使用ICP蝕刻法，作為蝕刻氣體使用Cl2(流量100sccm)，在以下蝕刻條件下進行蝕刻：施加到線圈形電極層的電力量為2000W、施加到基板一側的電極的電力量為600W、壓力為1.5Pa、基板溫度為-10℃。
當使用上述條件進行為In-Ga-Zn-O類非單晶膜的第一氧化物半導體膜431以及第二氧化物半導體膜432的蝕刻製程時，可以將半導體層403的端部形成為5度以下的低錐形角，提高層疊的膜的覆蓋性。另外，在蝕刻處理中，可以藉由測定電漿的發光強度，來監視對應於氧化物半導體膜中的各原子的波長以判斷蝕刻的終點(end point)。藉由使用該方法，可以控制蝕刻，以便減少半導體層下的閘極絕緣層的膜減薄、以及氧化物半導體膜的蝕刻殘留。
藉由對氯類氣體(Cl2)添加氧氣體(O2)(較佳的是將蝕刻氣體中的氧氣體的含量設定為15體積%或更多)來進行蝕刻，當使用氧氮化矽膜作為閘極絕緣層402時，可以提高與用作第一氧化物半導體層435、第二氧化物半導體層436的In-Ga-Zn-O類非單晶膜的選擇比，所以可以進一步選擇性地僅對第一氧化物半導體膜431、第二氧化物半導體膜432進行蝕刻，從而可以充分地減少對閘極絕緣層402的損傷。
藉由利用第一蝕刻製程對第一氧化物半導體膜431、第二氧化物半導體膜432以及導電膜433進行乾蝕刻，第一氧化物半導體膜431、第二氧化物半導體膜432以及導電膜433被各異向性蝕刻，從而掩模434的端部與第一氧化物半導體層435、第二氧化物半導體層436以及導電層437的端部一致，而成為連續的形狀。
同樣地，藉由利用第二蝕刻製程對第一氧化物半導體層435、第二氧化物半導體層436以及導電層437進行乾蝕刻，第一氧化物半導體層435、第二氧化物半導體層436以及導電層437被各異向性蝕刻，從而掩模438的端部與半導體層403的凹部以及端部、n+層404a、404b、源極電極層或汲極電極層405a、405b的端部一致，而成為連續的形狀。
另外，在實施例1中，雖然示出半導體層403、n+層404a、404b、源極電極層或汲極電極層405a、405b的端部以相同的錐形角連續地層疊的形狀，但是根據蝕刻條件或氧化物半導體以及導電材料，蝕刻速度不同，所以也存在其分別具有不同錐形角或不連續的端部形狀的情況。
在這之後，去除掩模438。
另外，作為源極電極層或汲極電極層405a、405b的材料，較佳使用比半導體層403蝕刻速度快的材料。這是由於以下緣故：當藉由乾蝕刻一次性地對源極電極層或汲極電極層405a、405b和半導體層403進行蝕刻的情況下，可以藉由使半導體層403的蝕刻速度小於源極電極層或汲極電極層405a、405b的蝕刻速度，而抑制半導體層403被過度蝕刻。其結果，可以抑制半導體層403的消失。
然後，在200℃至600℃，典型的是300℃至500℃的溫度下進行熱處理，即可。這裏，在氮氣氛下以350℃進行一個小時的熱處理。藉由該熱處理，進行構成半導體層403以及n+層404a、404b的In-Ga-Zn-O類氧化物半導體的原子級的重新排列。該熱處理(也包括光退火等)，在可以將阻礙n+層404a、404b中的載流子的遷移的應變釋放這一點上，十分重要。此外，至於進行上述熱處理的時序，只要是在形成第一氧化物半導體膜431以及第二氧化物半導體膜432之後，就沒有特別的限定。
另外，還可以對露出的半導體層403的凹部進行氧自由基處理。可以藉由進行氧自由基處理將以半導體層403為通道形成區的薄膜電晶體設定為常關(normally-off)。另外，可以藉由進行自由基處理修復對半導體層403進行蝕刻時的損傷。自由基處理較佳在O2、N2O或包含氧的N2、He、Ar等的氣氛下進行。另外，還可以在上述氣氛中添加了Cl2、CF4的氣氛下進行。另外，較佳在不對基板一側施加偏壓的情況下進行自由基處理。
藉由上述製程，可以製造圖1E所示的反交錯型薄膜電晶體420。
如實施例1所示，藉由採用使用多級灰度掩模形成的具有多種(典型的是兩種)厚度的區域的抗蝕劑掩模，可以縮減抗蝕劑掩模數，而可以謀求製程的簡化以及低成本化。由此，可以以低成本且高生產率地製造具有可靠性的半導體裝置。
實施例2
這裏，參照圖3A至圖4A2示出在實施例1中，具有源極電極層及汲極電極層與半導體層接觸的結構的薄膜電晶體的半導體裝置的例子。
圖4A1是包括實施例2的半導體裝置的薄膜電晶體460的平面圖，圖4A2是沿著圖4A1的線D1-D2的截面圖。薄膜電晶體460是反交錯性薄膜電晶體，且包括閘極電極層451、閘極絕緣層452、半導體層453以及源極電極層或汲極電極層455a、455b。
圖3A至3E相當於示出薄膜電晶體460的製造製程的截面圖。
在圖3A中，在設置有絕緣膜457的基板450上設置閘極電極層451。在實施例2中，使用氧化矽膜(膜厚度100nm)作為絕緣膜457。在閘極電極層451上依次層疊閘極絕緣層452、氧化物半導體膜481以及導電膜483。
較佳藉由電漿處理對氧化物半導體膜481與導電膜483的接觸區域進行改性。在實施例2中，在形成導電膜483之前，在氬氣氛下對氧化物半導體膜481(實施例2中的In-Ga-Zn-O類非單晶膜)進行電漿處理。
還可以使用氮、氦等代替氬氣氛來形成電漿處理。另外，還可以在氬氣氛中添加了氧、氫、N2O等的氣氛下進行。另外，還可以在氬氣氛中添加Cl2、CF4等的氣氛下進行。
可以在不接觸大氣的情況下連續地形成閘極絕緣層452、氧化物半導體膜481以及導電膜483。藉由不接觸於大氣地連續成膜，可以不被大氣成分或浮游在大氣中的污染雜質元素污染地形成各疊層介面。因此，可以降低薄膜電晶體的特性偏移。
在閘極絕緣層452、氧化物半導體膜481以及導電膜483上形成掩模484。
在實施例2中，示出使用多級灰度(高級灰度)掩模進行曝光以形成掩模484的例子。可以與實施例1的掩模434同樣地形成掩模484。
藉由使用透過的光成為多個強度的多級灰度掩模進行曝光之後進行顯影，可以形成如圖3B所示的具有膜厚不同的區域的掩模484。藉由使用多級灰度掩模，可以縮減曝光掩模數。
接下來，使用掩模484進行第一蝕刻製程，對氧化物半導體膜481以及導電膜483進行蝕刻而加工成島狀。其結果，可以形成氧化物半導體層485以及導電層487(參照圖3B)。
接下來，對掩模484進行灰化。其結果，掩模的面積縮小，厚度變薄。此時，厚度薄的區域的掩模的抗蝕劑(與閘極電極層451的一部分重疊的區域)被去除，可以形成被分離的掩模488(參照圖3C)。
使用掩模488對氧化物半導體層485以及導電層487進行第二蝕刻製程，而形成半導體層453以及源極電極層或汲極電極層455a、455b(參照圖3D)。另外，半導體層453僅有一部分被蝕刻，而成為具有槽部(凹部)的半導體層，並在端部中，一部分被蝕刻而呈露出的形狀。
在實施例2中，採用利用蝕刻氣體的乾蝕刻進行該第一蝕刻製程和第二蝕刻製程。
作為蝕刻氣體，較佳採用含有氯的氣體(氯類氣體，例如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、四氯化碳(CCl4)等)。藉由使用含有氯的氣體進行蝕刻，與使用不含有氯的氣體的情況相比，可以減少蝕刻的面內不均勻。
另外，還可以使用含有氟的氣體(氟類氣體，例如氟化甲烷(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)、或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾蝕刻法，可以使用平行平板型RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈形電極層的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便蝕刻為所希望加工的形狀。
在實施例2中，藉由ICP蝕刻法，使用Cl2和O2，在以下蝕刻條件下進行蝕刻：施加到線圈形電極層的電力量為1500W、施加到基板一側的電極的電力量為200W、壓力為1.5Pa、基板溫度為-10℃。
藉由對氯類氣體(Cl2)添加氧氣體(O2)(較佳為15體積%或更多)來進行蝕刻，當使用氧氮化矽膜作為閘極絕緣層452時，可以提高與用作氧化物半導體層485的In-Ga-Zn-O類非單晶膜的選擇比，所以可以進一步僅對氧化物半導體膜481進行選擇性地蝕刻。
藉由利用第一蝕刻製程對氧化物半導體膜481以及導電膜483進行乾蝕刻，氧化物半導體膜481以及導電膜483被各異向性蝕刻，從而掩模484的端部與氧化物半導體層485以及導電層487的端部一致，而成為連續的形狀。
同樣地，藉由利用第二蝕刻製程對氧化物半導體層485以及導電層487進行乾蝕刻，氧化物半導體層485以及導電層487被各異向性蝕刻，從而掩模488的端部與半導體層453的凹部以及端部、源極電極層或汲極電極層455a、455b的端部一致，而成為連續的形狀。
另外，在實施例2中，雖然示出半導體層453、源極電極層或汲極電極層455a、455b的端部以相同的錐形角連續地層疊的形狀，但是根據蝕刻條件或氧化物半導體層以及導電層的材料，蝕刻速度不同，所以也存在其分別具有不同錐形角或不連續的端部形狀的情況。
在這之後，去除掩模488。
藉由上述製程，可以製造圖3E所示的反交錯型薄膜電晶體460。
如實施例2所示，藉由採用使用多級灰度掩模形成的具有多種(典型的是兩種)厚度的區域的抗蝕劑掩模，可以縮減抗蝕劑掩模數，而可以謀求製程的簡化以及低成本化。由此，可以以低成本且高生產率地製造半導體裝置。
實施例3
在實施例3中，參照圖5A至圖12對包括薄膜電晶體的顯示裝置的製造製程進行說明。
在圖5A中，作為具有透光性的基板100，可以使用以康寧公司製造的#7059玻璃或#1737玻璃等為代表的鋇硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃等的玻璃基板。
接著，在將導電層形成在基板100的整個面上之後，進行第一光刻製程形成抗蝕劑掩模，並且藉由蝕刻去除不需要的部分來形成佈線及電極(包括閘極電極層101的閘極佈線、電容佈線108以及第一端子121)。在此，進行蝕刻，以將至少閘極電極層101的端部形成為錐形。圖5A示出該步驟的截面圖。另外，該步驟的俯視圖相當於圖7。
作為包括閘極電極層101的閘極佈線和電容佈線108、端子部的第一端子121，作為耐熱性導電材料，較佳使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、以上述元素為成分的合金、組合上述元素的合金膜或者以上述元素為成分的氮化物形成。此外，當使用鋁(Al)或銅(Cu)等的低電阻導電材料形成時，當僅採用Al單體時有耐熱性低及容易腐蝕等問題，所以較佳與上述耐熱性導電材料組合來形成。
接著，在閘極電極層101的整個面上形成閘極絕緣層102。閘極絕緣層102利用濺射法等並以50nm至250nm的膜厚度形成。
例如，藉由濺射法並以100nm的厚度形成氧化矽膜作為閘極絕緣層102。當然，閘極絕緣層102不局限於這種氧化矽膜，也可以使用由氧氮化矽膜、氮化矽膜、氧化鋁膜、氧化鉭膜等的其他絕緣膜構成的單層或疊層。
另外，在形成氧化物半導體膜之前，較佳進行引入氬氣體生成電漿的反濺射(reverse sputter)，來去除附著在閘極絕緣層的表面上的塵埃。另外，還可以使用氮、氦等來代替氬氣氛。此外，還可以在氬氣氛中添加了氧、氫、N2O等的氣氛下進行。另外，還可以在氬氣氛中添加Cl2、CF4等的氣氛下進行。
接下來，在閘極絕緣層102上形成第一氧化物半導體膜109(在實施例3中第一In-Ga-Zn-O類非單晶膜)。在電漿處理後，不暴露於大氣地形成第一In-Ga-Zn-O類非單晶膜，在不使閘極絕緣層與半導體膜的介面附著塵屑或水分一點上是有效的。這裏，使用直徑為8英尺的包含In、Ga及Zn的氧化物半導體靶(In2O3：Ga2O3：ZnO=1：1：1)，基板與靶之間的距離設定為170mm、壓力0.4Pa、直流(DC)電源0.5kW、在氬或氧氣氛下進行成膜。另外，藉由使用脈衝直流(DC)電源可以減少塵屑而使膜的厚度分佈均勻，所以是較佳的。將第一In-Ga-Zn-O類非單晶膜的厚度設定為5nm至200nm。在實施例3中，將第一In-Ga-Zn-O類非單晶膜的厚度設定為100nm。
接下來，不暴露於大氣地利用濺射法形成第二氧化物半導體膜111(實施例3的第二In-Ga-Zn-O類非單晶膜)。這裏，使用In2O3:Ga2O3:ZnO=1:1:1的靶，並在如下成膜條件下進行濺射成膜：壓力0.4Pa；功率500W；成膜溫度為室溫；所引入的氬氣體流量為40sccm。雖然意圖性地使用In2O3:Ga2O3:ZnO=1:1:1的靶，但有時在剛成膜後形成有包含尺寸為1nm至10nm的晶粒的In-Ga-Zn-O類非單晶膜。另外，可以說藉由適當地調整靶材的成分比、成膜壓力(0.1Pa至2.0Pa)、電力(250W至3000W：8英寸Φ)、溫度(室溫至100℃)、反應性濺射的成膜條件等，可以調整晶粒的有無及晶粒的密度，還可以將直徑尺寸調整為1nm至10nm的範圍內。第二In-Ga-Zn-O類非單晶膜的厚度為5nm至20nm。當然，當在膜中包括晶粒時，所包括的晶粒的尺寸不超過膜的厚度。在實施例3中，將第二In-Ga-Zn-O類非單晶膜的厚度設定為5nm。
第一In-Ga-Zn-O類非單晶膜的成膜條件與第二In-Ga-Zn-O類非單晶膜的成膜條件不同。例如，採用以下條件：與第二In-Ga-Zn-O類非單晶膜的成膜條件中的氧氣體流量和氬氣體流量的比相比，第一In-Ga-Zn-O類非單晶膜的成膜條件中的氧氣體流量所占的比率更多。具體地，第二In-Ga-Zn-O類非單晶膜的成膜條件設定為稀有氣體(氬或氦等)氣氛下(或氧氣體10%或更少、氬氣體90%或更多)，第一In-Ga-Zn-O類非單晶膜的成膜條件設定為氧氣氛下(或氧氣體的流量與氬氣體的流量相等或大於氬氣體的流量)。
至於第二In-Ga-Zn-O類非單晶膜的成膜，可以使用與之前進行了反濺射的反應室同一反應室，也可以在與之前進行了反濺射的反應室不同的反應室中進行成膜。
濺射法包括如下方法：作為濺射電源使用高頻電源的RF濺射法、DC濺射法以及以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於形成絕緣膜，而DC濺射法主要用於形成金屬膜。
另外，也有可以設置材料不同的多個靶的多元濺射裝置。多元濺射裝置既可以在同一反應室中層疊形成不同的材料膜，又可以在同一反應室中同時對多種材料進行放電而進行成膜。
另外，也有使用磁控管濺射法的濺射裝置和使用ECR濺射法的濺射裝置：在使用磁控管濺射法的濺射裝置中，在反應室內部具備磁鐵機構；而在使用ECR濺射法的濺射裝置中，不使用輝光放電而利用使用微波產生的電漿。
另外，作為使用濺射法的成膜方法，還有反應濺射法、偏壓濺射法：在反應濺射法中，當進行成膜時使靶物質和濺射氣體成分起化學反應而形成這些化合物薄膜；而在偏壓濺射法中，當進行成膜時對基板也施加電壓。
接下來，利用濺射法或真空蒸鍍法在第一氧化物半導體膜109以及第二氧化物半導體膜111上形成由金屬材料構成的導電膜132。圖5B示出該步驟中的截面圖。
作為導電膜132的材料，可以舉出選自Al、Cr、Ta、Ti、Mo、W中的元素或以上述元素為成分的合金、組合上述元素的合金膜等。另外，在進行200℃至600℃的熱處理的情況下，較佳使導電膜具有承受該熱處理的耐熱性。當僅採用Al單質時耐熱性很低並有容易腐蝕等問題，所以與耐熱導電材料組合來形成導電膜。作為與Al組合的耐熱導電材料，使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、Sc(鈧)中的元素、以上述元素為成分的合金、組合上述元素的合金膜或者以上述元素為成分的氮化物，而形成導電膜。
在此，作為導電膜132使用鈦膜的單層結構。另外，導電膜132還可以採用雙層結構，例如在鋁膜上層疊鈦膜。此外，導電膜132還可以採用三層結構，例如如下三層結構：Ti膜，在該Ti膜上層疊包含Nd的鋁(Al-Nd)膜，並且在其上形成Ti膜。導電膜132還可以採用包含矽的鋁膜的單層結構。
接著，進行第二光刻製程形成抗蝕劑掩模的掩模133。在實施例3中，示出使用多級灰度(高級灰度)掩模進行曝光以形成掩模133的例子。可以與實施例1的掩模434同樣地形成掩模133。
藉由使用透過的光成為多個強度的多級灰度掩模進行曝光之後進行顯影，可以形成如圖5C所示的具有膜厚不同的區域的掩模133。藉由使用多級灰度掩模，可以縮減曝光掩模數。
接下來，使用掩模133進行第一蝕刻製程，對第一In-Ga-Zn-O類非單晶膜的第一氧化物半導體膜109以及第二In-Ga-Zn-O類非單晶膜的第二氧化物半導體膜111以及導電膜132進行蝕刻而加工成島狀。其結果，可以形成第一氧化物半導體層134、第二氧化物半導體層135以及導電層136(參照圖5C)。另外，圖8相當於該步驟中的俯視圖。
接下來，對掩模133進行灰化。其結果，掩模的面積縮小，厚度變薄。此時，厚度薄的區域的掩模的抗蝕劑(與閘極電極層101的一部分重疊的區域)被去除，可以形成被分離的掩模131(參照圖6A)。
使用掩模131對第一氧化物半導體層134、第二氧化物半導體層135以及導電層136進行第二蝕刻製程，而形成半導體層103、源極區及汲區的n+層104a、104b以及源極電極層或汲極電極層105a、105b。另外，半導體層103僅有一部分被蝕刻，而成為具有槽部(凹部)的半導體層，並在端部中，一部分被蝕刻而呈露出的形狀。
在實施例3中，採用利用蝕刻氣體的乾蝕刻進行該第一蝕刻製程和第二蝕刻製程。
作為蝕刻氣體，較佳採用含有氯的氣體(氯類氣體，例如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、四氯化碳(CCl4)等)。藉由使用含有氯的氣體進行蝕刻，與使用不含有氯的氣體的情況相比，可以減少蝕刻的面內不均勻。
另外，還可以使用含有氟的氣體(氟類氣體，例如氟化甲烷(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)、或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾蝕刻法，可以使用平行平板型RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈形電極層的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便蝕刻為所希望加工的形狀。
在實施例3中，藉由ICP蝕刻法，使用Cl2和O2，在以下蝕刻條件下進行蝕刻：施加到線圈形電極層的電力量為1500W、施加到基板一側的電極的電力量為200W、壓力為1.5Pa、基板溫度為-10℃。
藉由對氯類氣體(Cl2)添加氧氣體(O2)(較佳為15體積%或更多)來進行蝕刻，當使用氧氮化矽膜作為閘極絕緣層102時，可以提高與用作第一氧化物半導體層134、第二氧化物半導體層135的In-Ga-Zn-O類非單晶膜的選擇比，所以可以進一步僅對氧化物半導體膜進行選擇性地蝕刻。
藉由利用第一蝕刻製程對第一氧化物半導體膜109、第二氧化物半導體膜111以及導電膜132進行乾蝕刻，第一氧化物半導體膜109、第二氧化物半導體膜111以及導電膜132被各異向性蝕刻，從而掩模133的端部與第一氧化物半導體層134、第二氧化物半導體層135以及導電層136的端部一致，而成為連續的形狀。
同樣地，藉由利用第二蝕刻製程對第一氧化物半導體層134、第二氧化物半導體層135以及導電層136進行乾蝕刻，第一氧化物半導體層134、第二氧化物半導體層135以及導電層136被各異向性蝕刻，從而掩模131的端部與半導體層103的凹部以及端部、n+層104a、104b、源極電極層或汲極電極層105a、105b的端部一致，而成為連續的形狀。
接下來，較佳以200℃至600℃，典型的是300℃至500℃進行熱處理。在此放置在爐中，在氮氣氛下以350℃進行一個小時的熱處理。藉由該熱處理，進行In-Ga-Zn-O類非單晶膜的原子級的重新排列。由於借助於該熱處理而釋放阻礙載流子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。另外，進行熱處理的時序只要在形成第二In-Ga-Zn-O類非單晶膜之後，就沒有特別的限制，例如也可以在形成像素電極之後進行。
再者，還可以對露出的半導體層103的通道形成區進行氧自由基處理。可以藉由進行氧自由基處理將薄膜電晶體設定為常關(normally-off)。另外，可以藉由進行自由基處理修復對半導體層103進行蝕刻時的損傷。自由基處理較佳在O2、N2O、或包含氧的N2、He、Ar氣氛下進行。另外，還可以在上述氣氛中添加了Cl2、CF4的氣氛下進行。另外，較佳在無偏壓下進行自由基處理。
藉由上述製程可以製造將半導體層103作為通道形成區的薄膜電晶體170。圖6A示出該步驟的截面圖。另外，圖9相當於該步驟的俯視圖。
另外，在第二蝕刻製程中，在端子部中留有與半導體層103相同材料的端子層124、與n+層104a、104b相同材料的端子123以及與源極電極層或汲極電極層105a、105b相同材料的第二端子122。另外，第二端子122與源極電極佈線(包括源極電極層或汲極電極層105a、105b的佈線)電連接。
另外，由於可以藉由使用利用多級灰度掩模而形成的具有多種(典型的是兩種)厚度的區域的抗蝕劑掩模，可以減少抗蝕劑掩模數，從而可以謀求製程的簡化以及低成本化。
接下來，去除掩模131，形成覆蓋薄膜電晶體170的保護絕緣層107。保護絕緣層107可以使用利用濺射法等形成的氮化矽膜、氧化矽膜、氧氮化矽膜、氧化鋁膜或氧化鉭膜等。
接著，進行第三光刻製程，形成抗蝕劑掩模，藉由閘極絕緣層102以及保護絕緣層107的蝕刻形成到達汲極電極層105b的接觸孔125。另外，藉由該蝕刻還形成到達第二端子122的接觸孔127以及到達第一端子121的接觸孔126。圖6B示出該步驟中的截面圖。
接下來，去除抗蝕劑掩模，然後進行透明導電膜的成膜。作為透明導電膜的材料，利用濺射法或真空蒸鍍法等使用氧化銦(In2O3)、氧化銦-氧化錫合金(縮寫為In2O3-SnO2、ITO)來形成。使用鹽酸類的溶液進行上述材料的蝕刻處理。但是，因為ITO的蝕刻尤其容易產生殘渣，所以也可以使用氧化銦-氧化鋅合金(In2O3-ZnO)，以改善蝕刻加工性。
接著，進行第四光刻製程，形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，而形成像素電極層110。
另外，在該第四光刻製程中，以在電容部中的閘極絕緣層102及保護絕緣層107為電媒體，並由電容佈線108和像素電極層110形成儲存電容。
另外，在該第四光刻製程中，使用抗蝕劑掩模覆蓋第一端子和第二端子並將形成在端子部的透明導電膜128、129殘留。透明導電膜128、129成為用於與FPC連接的電極或佈線。形成在第一端子121上的透明導電膜128成為用作閘極佈線的輸入端子的連接用端子電極。形成在第二端子122上的透明導電膜129是用作源極電極佈線的輸入端子的連接用端子電極。
接著，去除抗蝕劑掩模，圖6C示出該步驟中的截面圖。另外，圖10相當於該步驟的俯視圖。
另外，圖11A1和11A2分別示出該步驟的閘極佈線端子部的俯視圖和截面圖。圖11A1相當於沿著圖11A2中的E1-E2線的截面圖。在圖11A1中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的連接用端子電極。另外，在圖11A1中，在端子部中，由與閘極佈線相同材料形成的第一端子151與由與源極電極佈線相同材料形成的連接電極層153隔著閘極絕緣層152、半導體層157以及n+層158重疊，並藉由透明導電膜155導通。另外，圖6C所示的透明導電膜128與第一端子121所接觸的部分，對應於圖11A1的透明導電膜155與第一端子151所接觸的部分。
另外，圖11B1和11B2分別示出與圖6C所示的源極電極佈線端子部相異的源極電極佈線端子部的俯視圖和截面圖。另外，圖11B1相當於沿著圖11B2中的F1-F2線的截面圖。在圖11B1中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的連接用端子電極。另外，在圖11B1中，在端子部中，由與閘極佈線相同材料形成的電極層156，在與源極電極佈線電連接的第二端子150的下方隔著閘極絕緣層152、半導體層157以及n+層158重疊。電極層156不與第二端子150電連接，藉由將電極層156設定為與第二端子150不同的電位，例如浮置、GND、0V等，可以形成防止雜波的電容或防止靜電的電容。另外，第二端子150藉由保護絕緣膜154與透明導電膜155電連接。
對應於像素密度設置多個閘極佈線、源極電極佈線以及電容佈線。另外，在端子部中，排列多個與閘極佈線同電位的第一端子、與源極電極佈線同電位的第二端子、與電容佈線同電位的第三端子等而配置。各個端子的數目，可以分別設定為任意的數目，實施者可以適當地作出決定。
如此藉由四次的光刻製程，使用四個光掩模，可以完成具有底閘極型的n通道型薄膜電晶體的薄膜電晶體170的像素薄膜電晶體部以及儲存電容。並且，藉由將上述像素薄膜電晶體部和儲存電容分別對應於每個像素以矩陣狀配置而形成像素部，可以形成用來製造主動矩陣型的顯示裝置的一個基板。在本說明書中，為了方便將該基板稱為主動矩陣基板。
當製造主動矩陣型的液晶顯示裝置時，在主動矩陣基板與設置有對置電極的對置基板之間設置液晶層，將主動矩陣基板與對置基板固定。另外，將與設置在對置基板上的對置電極電連接的共同電極設置在主動矩陣基板上，並將與共同電極電連接的第四端子設置在端子部。該第四端子是用來將共同電極設定為固定電位，例如設定為GND、0V等的端子。
另外，本發明的一個方式不局限於圖10的像素結構，圖12示出與圖10不同的俯視圖的例子。圖12中不設置電容佈線，而是像素電極與相鄰的像素的閘極佈線隔著保護絕緣膜以及閘極絕緣層重疊的儲存電容的例子，此時，可以省略電容佈線以及與電容佈線連接的第三端子。另外，在圖12中，與圖10相同的部分使用相同的附圖標記進行說明。
在主動矩陣型的液晶顯示裝置中，藉由驅動配置為矩陣狀的像素電極，在畫面上形成顯示圖案。具體地藉由對選擇的像素電極以及對應於該像素電極的對置電極之間施加電壓，配置在像素電極與對置電極之間的液晶層進行光學調製，該光學調製作為顯示圖案被觀察者確認。
當液晶顯示裝置顯示動態影像時，由於液晶分子本身回應較慢，所以存在出現餘像或出現動態影像模糊的問題。為了改善液晶顯示裝置的動態影像特性，有被稱為插黑的驅動技術，該插黑是指每隔一個圖框地進行整個畫面的黑色顯示的技術。
另外，還有一種被稱為倍速驅動的驅動技術，該倍速驅動是指藉由將垂直同步頻率設定為通常的1.5倍或更多(較佳為2倍或更多)來改善動態影像特性。
另外，為了改善液晶顯示裝置的動態影像特性，還有一種作為背光燈，使用多個LED(發光二極體)光源或多個EL光源等構成面光源，將構成面光源的各個光源獨立地在一個圖框週期內進行間歇發光驅動的驅動技術。作為面光源，可以使用三種以上的LED或白色發光LED。由於可以獨立地控制多個LED，所以可以使LED的發光時序配合液晶層的光學調製的切換時序同步進行。由於該驅動技術可以將LED部分地關斷，所以尤其是當顯示一個畫面中的黑色顯示區域的比率高的映射時，可以實現低耗電量。
藉由組合上述驅動技術，可以比現有液晶顯示裝置進一步改善液晶顯示裝置的動態影像特性等的顯示特性。藉由本實施例得到的n通道型電晶體，將In-Ga-Zn-O類非單晶膜用作通道形成區，並具有良好的動態特性，所以可以組合這些驅動技術。
另外，當製造發光顯示裝置時，由於將有機發光元件的一個電極(也稱為陰極)設定為低電源電位，例如GND、0V等，所以在端子部設置有用來將陰極設定為低電源電位，例如GND、0V等的第四端子。另外，當製造發光顯示裝置時，在源極電極佈線和閘極佈線的基礎上還設置電源供給線。所以，在端子部中設置與電源供給線電連接的第五端子。
如實施例3所示，藉由形成使用氧化物半導體的薄膜電晶體，可以降低製造成本。
如實施例3所示，藉由採用使用多級灰度掩模形成的具有多種(典型的是兩種)厚度的區域的抗蝕劑掩模，可以縮減抗蝕劑掩模數，而可以謀求製程的簡化以及低成本化。由此，可以以低成本且高生產率地製造具有可靠性的半導體裝置。
本實施例可以與其他的實施例所記載的結構適當地組合而實施。
實施例4
下面，在實施例4中說明在半導體裝置的一個例子的顯示裝置中，在同一基板上至少製造設置在驅動電路的一部分的薄膜電晶體以及設置在像素部的薄膜電晶體的例子。
根據實施例1至實施例3形成配置在像素部中的薄膜電晶體。此外，因為實施例1至或實施例3所示的薄膜電晶體是n通道型TFT，所以將驅動電路中的可以由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。
圖14A示出半導體裝置的一個例子的主動矩陣型液晶顯示裝置的方塊圖的一例。圖14A所示的顯示裝置在基板5300上包括：具有多個具備顯示元件的像素的像素部5301；選擇各像素的掃描線驅動電路5302；以及控制對被選擇了的像素的視頻信號輸入的信號線驅動電路5303。
像素部5301藉由從信號線驅動電路5303在行方向上延伸地配置的多個信號線S1-Sm(未圖示)與信號線驅動電路5303連接，並且藉由從掃描線驅動電路5302在列方向上延伸地配置的多個掃描線G1-Gn(未圖示)與掃描線驅動電路5302連接，並具有對應於信號線S1-Sm以及掃描線G1-Gn配置為矩陣形的多個像素(未圖示)。並且，各個像素與信號線Sj(信號線S1-Sm中任一個)、掃描線Gi(掃描線G1-Gn中任一個)連接。
此外，實施例1至實施例3所示的薄膜電晶體是n通道型TFT，參照圖15說明由n通道型TFT構成的信號線驅動電路。
圖15所示的信號線驅動電路包括：驅動器IC5601；開關群5602_1至5602_M；第一佈線5611；第二佈線5612；第三佈線5613；以及佈線5621_1至5621_M。開關群5602_1至5602_M分別包括第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c。
驅動器IC5601連接到第一佈線5611、第二佈線5612、第三佈線5613及佈線5621_1至5621_M。而且，開關群5602_1至5602_M分別連接到第一佈線5611、第二佈線5612、第三佈線5613及分別對應於開關群5602_1至5602_M的佈線5621_1至5621_M。而且，佈線5621_1至5621_M分別藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到三個信號線。例如，第J行的佈線5621_J(佈線5621_1至佈線5621_M中任一個)分別藉由開關群5602_J所具有的第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1。
另外，對第一佈線5611、第二佈線5612、第三佈線5613分別輸入信號。
另外，驅動器IC5601較佳形成在單晶基板上。再者，開關群5602_1至5602_M較佳形成在與像素部同一基板上。因此，較佳藉由FPC等連接驅動器IC5601和開關群5602_1至5602_M。
接著，參照圖16的時序圖說明圖15所示的信號線驅動電路的工作。另外，圖16的時序圖示出選擇第i列掃描線Gi時的時序圖。再者，第i列掃描線Gi的選擇期間被分割為第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3。而且，圖15的信號線驅動電路在其他列的掃描線被選擇的情況下也進行與圖16相同的工作。
另外，圖16的時序圖示出第J行佈線5621_J分別藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1的情況。
另外，圖16的時序圖示出第i列掃描線Gi被選擇的時序、第一薄膜電晶體5603a的導通‧截止的時序5703a、第二薄膜電晶體5603b的導通‧截止的時序5703b、第三薄膜電晶體5603c的導通‧截止的時序5703c及輸入到第J行佈線5621_J的信號5721_J。
另外，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中，對佈線5621_1至佈線5621_M分別輸入不同的視頻信號。例如，在第一子選擇期間T1中輸入到佈線5621_J的視頻信號輸入到信號線Sj-1，在第二子選擇期間T2中輸入到佈線5621_J的視頻信號輸入到信號線Sj，在第三子選擇期間T3中輸入到佈線5621_J的視頻信號輸入到信號線Sj+1。再者，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中輸入到佈線5621_J的視頻信號分別為Data_j-1、Data_j、Data_j+1。
如圖16所示，在第一子選擇期間T1中，第一薄膜電晶體5603a導通，而第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，而第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j藉由第二薄膜電晶體5603b輸入到信號線Sj。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，而第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j+1藉由第三薄膜電晶體5603c輸入到信號線Sj+1。
據此，圖15的信號線驅動電路藉由將一個閘極選擇期間分割為三個而可以在一個閘極選擇期間中將視頻信號從一個佈線5621輸入到三個信號線。因此，圖15的信號線驅動電路可以將形成有驅動器IC5601的基板和形成有像素部的基板的連接數設定為信號線數的大約1/3。藉由將連接數設定為大約1/3，圖15的信號線驅動電路可以提高可靠性、成品率等。
另外，只要能夠如圖15所示，將一個閘極選擇期間分割為多個子選擇期間，並在多個子選擇期間的每一個中從某一個佈線分別將視頻信號輸入到多個信號線，就不限制薄膜電晶體的配置、數量及驅動方法等。
例如，當在三個或更多的子選擇期間的每一個期間中從一個佈線將視頻信號分別輸入到三個或更多的信號線時，追加薄膜電晶體及用於控制薄膜電晶體的佈線，即可。但是，當將一個閘極選擇期間分割為四個或更多的子選擇期間時，子選擇期間變短。因此，較佳將一個閘極選擇期間分割為兩個或三個子選擇期間。
作為另一個例子，也可以如圖17的時序圖所示，將一個選擇期間分割為預充電期間Tp、第一子選擇期間T1、第二子選擇期間T2、第三子選擇期間T3。再者，圖17的時序圖示出選擇第i列掃描線Gi的時序、第一薄膜電晶體5603a的導通‧截止的時序5803a、第二薄膜電晶體5603b的導通‧截止的時序5803b、第三薄膜電晶體5603c的導通‧截止的時序5803c以及輸入到第J行佈線5621_J的信號5821_J。如圖17所示，在預充電期間Tp中，第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c導通。此時，輸入到佈線5621_J的預充電電壓Vp藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c分別輸入到信號線Sj-1、信號線Sj、信號線Sj+1。在第一子選擇期間T1中，第一薄膜電晶體5603a導通，第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j藉由第二薄膜電晶體5603b輸入到信號線Sj。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j+1藉由第三薄膜電晶體5603c輸入到信號線Sj+1。
據此，因為應用圖17的時序圖的圖15的信號線驅動電路可以藉由在子選擇期間之前提供預充電選擇期間來對信號線進行預充電，所以可以高速地進行對像素的視頻信號的寫入。另外，在圖17中，使用相同的附圖標記來表示與圖16相同的部分，而省略對於相同的部分或具有相同的功能的部分的詳細說明。
此外，說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器、緩衝器。此外，根據情況，還可以包括位準轉移器。在掃描線驅動電路中，藉由對移位暫存器輸入時脈信號(CLK)及起始脈衝信號(SP)，生成選擇信號。所生成的選擇信號在緩衝器中被緩衝放大，並供給到對應的掃描線。掃描線連接有一條線用的像素的電晶體的閘極電極。而且，由於需要將一條線用的像素的電晶體一齊導通，因此使用能夠產生大電流的緩衝器。
參照圖18和圖19說明用於掃描線驅動電路的一部分的移位暫存器的一個方式。
圖18示出移位暫存器的電路結構。圖18所示的移位暫存器由觸發器5701_1至5701_n多個觸發器構成。此外，輸入第一時脈信號、第二時脈信號、起始脈衝信號、重定信號來進行工作。
說明圖18的移位暫存器的連接關係。在圖18的移位暫存器的第i級觸發器5701_i(觸發器5701_1至5701_n中任一個)中，圖19所示的第一佈線5501連接到第七佈線5717_i-1，圖19所示的第二佈線5502連接到第七佈線5717_i+1，圖19所示的第三佈線5503連接到第七佈線5717_i，並且圖19所示的第六佈線5506連接到第五佈線5715。
此外，在奇數級的觸發器中圖19所示的第四佈線5504連接到第二佈線5712，在偶數級的觸發器中其連接到第三佈線5713，並且圖19所示的第五佈線5505連接到第四佈線5714。
但是，第一級觸發器5701_1的圖19所示的第一佈線5501連接到第一佈線5711，而第n級觸發器5701_n的圖19所示的第二佈線5502連接到第六佈線5716。
另外，第一佈線5711、第二佈線5712、第三佈線5713、第六佈線5716也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第四佈線5714、第五佈線5715也可以分別稱為第一電源線、第二電源線。
接著，圖19示出圖18所示的觸發器的詳細結構。圖19所示的觸發器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578。另外，第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578是n通道型電晶體，並且當閘極-源極電極間電壓(Vgs)超過臨界值電壓(Vth)時它們成為導通狀態。
接著，下面示出圖19所示的觸發器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極及汲極電極中的一方)連接到第四佈線5504，並且第一薄膜電晶體5571的第二電極(源極電極及汲極電極中的另一方)連接到第三佈線5503。
第二薄膜電晶體5572的第一電極連接到第六佈線5506，並且第二薄膜電晶體5572的第二電極連接到第三佈線5503。
第三薄膜電晶體5573的第一電極連接到第五佈線5505，第三薄膜電晶體5573的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第三薄膜電晶體5573的閘極電極連接到第五佈線5505。
第四薄膜電晶體5574的第一電極連接到第六佈線5506，第四薄膜電晶體5574的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第四薄膜電晶體5574的閘極電極連接到第一薄膜電晶體5571的閘極電極。
第五薄膜電晶體5575的第一電極連接到第五佈線5505，第五薄膜電晶體5575的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第五薄膜電晶體5575的閘極電極連接到第一佈線5501。
第六薄膜電晶體5576的第一電極連接到第六佈線5506，第六薄膜電晶體5576的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第六薄膜電晶體5576的閘極電極連接到第二薄膜電晶體5572的閘極電極。
第七薄膜電晶體5577的第一電極連接到第六佈線5506，第七薄膜電晶體5577的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第七薄膜電晶體5577的閘極電極連接到第二佈線5502。第八薄膜電晶體5578的第一電極連接到第六佈線5506，第八薄膜電晶體5578的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第八薄膜電晶體5578的閘極電極連接到第一佈線5501。
另外，以第一薄膜電晶體5571的閘極電極、第四薄膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極以及第七薄膜電晶體5577的第二電極的連接部分為節點5543。再者，以第二薄膜電晶體5572的閘極電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘極電極及第八薄膜電晶體5578的第二電極的連接部作為節點5544。
另外，第一佈線5501、第二佈線5502、第三佈線5503以及第四佈線5504也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第五佈線5505、第六佈線5506也可以分別稱為第一電源線、第二電源線。
此外，也可以僅使用實施例1所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。因為實施例1所示的n通道型TFT的電晶體遷移率大，所以可以提高驅動電路的驅動頻率。另外，實施例1所示的n通道型TFT為In-Ga-Zn-O類非單晶膜，利用源極區或汲區減少寄生電容，因此頻率特性(稱為f特性)高。例如，由於可以使使用實施例6所示的n通道型TFT的掃描線驅動電路進行高速工作，因此可以提高圖框頻率或實現黑屏***等。
再者，藉由增大掃描線驅動電路的電晶體的通道寬度，或配置多個掃描線驅動電路等，可以實現更高的圖框頻率。在配置多個掃描線驅動電路的情況下，藉由將用於驅動偶數列的掃描線的掃描線驅動電路配置在一側，並將用於驅動奇數列的掃描線的掃描線驅動電路配置在其相反一側，可以實現圖框頻率的提高。另外，藉由多個掃描線驅動電路向同一掃描線輸出信號，有利於顯示裝置的大型化。
此外，在製造半導體裝置的一個例子的主動矩陣型發光顯示裝置的情況下，因為至少在一個像素中配置多個薄膜電晶體，因此較佳配置多個掃描線驅動電路。圖14B示出主動矩陣型發光顯示裝置的方塊圖的一例。
圖14B所示的發光顯示裝置在基板5400上包括：具有多個具備顯示元件的像素的像素部5401；選擇各像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404；以及控制對被選擇的像素的視頻信號的輸入的信號線驅動電路5403。
在輸入數位視頻信號到圖14B所示的發光顯示裝置的像素的情況下，藉由切換電晶體的導通和截止，像素處於發光或非發光狀態。因此，可以採用區域灰度法或時間灰度法進行灰度級顯示。面積灰度法是一種驅動法，其中藉由將一個像素分割為多個子像素並根據視頻信號分別驅動各子像素，來進行灰度級顯示。此外，時間灰度法是一種驅動法，其中藉由控制像素發光的期間，來進行灰度級顯示。
因為發光元件的回應速度比液晶元件等高，所以與液晶元件相比適合於時間灰度法。在具體地採用時間灰度法進行顯示的情況下，將一個圖框週期分割為多個子圖框週期。然後，根據視頻信號，在各子圖框週期中使像素的發光元件處於發光或非發光狀態。藉由將一個圖框週期分割為多個子圖框週期，可以利用視頻信號控制在一個圖框週期中像素實際上發光的期間的總長度，並可以顯示灰度級。
另外，在圖14B所示的發光顯示裝置中示出一種例子，其中當在一個像素中配置兩個開關TFT時，使用第一掃描線驅動電路5402生成輸入到一個開關TFT的閘極佈線的第一掃描線的信號，而使用第二掃描線驅動電路5404生成輸入到另一個開關TFT的閘極佈線的第二掃描線的信號。但是，也可以共同使用一個掃描線驅動電路生成輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外，例如根據一個像素所具有的開關TFT的數量，可能會在各像素中設置多個用來控制開關元件的工作的掃描線。在此情況下，既可以使用一個掃描線驅動電路生成輸入到多個掃描線的所有信號，也可以使用多個掃描線驅動電路分別生成輸入到多個第一掃描線的所有信號。
此外，在發光顯示裝置中也可以將驅動電路中的能夠由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。另外，也可以僅使用實施例1至實施例3所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。
此外，上述驅動電路除了液晶顯示裝置及發光顯示裝置以外還可以用於利用與開關元件電連接的元件來驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙相同的易讀性、耗電量比其他的顯示裝置小、可形成為薄且輕的形狀。
作為電泳顯示器可考慮各種方式。電泳顯示器是如下裝置，即在溶劑或溶質中分散有多個包含具有正電荷的第一粒子和具有負電荷的第二粒子的微囊，並且藉由對微囊施加電場使微囊中的粒子互相向相反方向移動，以僅顯示集合在一方的粒子的顏色。另外，第一粒子或第二粒子包含染料，且在沒有電場時不移動。此外，第一粒子和第二粒子的顏色不同(包含無色)。
像這樣，電泳顯示器是利用所謂的介電電泳效應的顯示器。在該介電電泳效應中，介電常數高的物質移動到高電場區。電泳顯示器不需要液晶顯示裝置所需的偏光板和對置基板，從而可以使其厚度和重量減少一半。
將在溶劑中分散有上述微囊的溶液稱作電子墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片或具有色素的粒子來進行彩色顯示。
此外，藉由在主動矩陣基板上適當地設置多個上述微囊以使微囊夾在兩個電極之間，而完成主動矩陣型顯示裝置，藉由對微囊施加電場可以進行顯示。例如，可以使用根據實施例1至實施例3的薄膜電晶體而得的主動矩陣基板。
此外，作為微囊中的第一粒子及第二粒子，採用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的組合材料即可。
藉由上述製程，可以製造作為半導體裝置可靠性高的顯示裝置。
實施例4可以與其他的實施例所記載的結構適當地組合而實施。
實施例5
可以藉由製造薄膜電晶體並將該薄膜晶體管用於像素部及驅動電路來製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，可以將薄膜電晶體的驅動電路的一部分或整體一體形成在與像素部同一基板上，來形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範圍內包括利用電流或電壓控制亮度的元件，具體而言，包括無機EL(Electro Luminescence；電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等的對比度因電作用而變化的顯示媒體。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。再者，關於在製造該顯示裝置的過程中相當於顯示元件完成之前的一個方式的元件基板，該元件基板在多個像素中分別具備用於將電流供給到顯示元件的單元。具體而言，元件基板既可以是只形成有顯示元件的像素電極的狀態，又可以是形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態，或其他任何方式。
另外，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置、或光源(包括照明裝置)。另外，顯示裝置還包括安裝有連接器諸如FPC(Flexible Printed Circuit；軟性印刷電路)、TAB(Tape Automated Bonding；載帶自動鍵合)帶或TCP(Tape Carrier Package；載帶封裝)的模組；將印刷線路板設置於TAB帶或TCP端部的模組；藉由COG(Chip On Glass；玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
在實施例5中，參照圖22A1至22B說明相當於半導體裝置的一個方式的液晶顯示面板的外觀及截面。圖22A1和22A2是一種面板的俯視圖，其中利用密封材料4005將形成在第一基板4001上的作為半導體層包含實施例1所示的In-Ga-Zn-O類非單晶膜的可靠性高的薄膜電晶體4010、4011及液晶元件4013密封在與第二基板4006之間。圖22B相當於沿著圖22A1和22A2的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另外準備的基板上。
另外，對於另外形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線鍵合方法或TAB方法等。圖22A1是藉由COG方法安裝信號線驅動電路4003的例子，而圖22A2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖22B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。薄膜電晶體4010、4011上設置有絕緣層4020、4021。
薄膜電晶體4010、4011可以使用作為半導體層包含In-Ga-Zn-O類非單晶膜的可靠性高的實施例3所示的薄膜電晶體。另外還可以使用實施例1或實施例2所示的薄膜電晶體。在實施例5中，薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外，液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。另外，像素電極層4030、對置電極層4031分別設置有用作取向膜的絕緣層4032、4033，且隔著絕緣層4032、4033夾有液晶層4008。
另外，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型的是不銹鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，還可以使用具有將鋁箔夾在PVF薄膜或聚酯薄膜之間的結構的薄片。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。另外，還可以使用球狀間隔物。另外，對置電極層4031與與薄膜電晶體4010設置在同一基板上的共同電位線電連接。使用共同連接部，可以藉由配置在一對基板間的導電粒子，使對置電極層4031與共同電位線電連接。另外，導電粒子包含在密封材料4005中。
另外，還可以使用不使用取向膜的顯示為藍相的液晶。藍相是液晶相的一種，是指當使膽甾相液晶的溫度上升時即將從膽甾相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5重量%或更多的手性試劑的液晶組成物用於液晶層4008。包含顯示為藍相的液晶和手性試劑的液晶組成物的回應速度短，即為10μs至100μs，並且由於其具有光學各向同性而不需要取向處理從而視角依賴小。
另外，雖然實施例5為用於透過型液晶顯示裝置的例子，但是還可以用於反射型液晶顯示裝置或半透過型液晶顯示裝置。
另外，雖然在實施例5的液晶顯示裝置中示出在基板的外側(可見一側)設置偏光板，並在內側依次設置著色層、用於顯示元件的電極層的例子，但是也可以在基板的內側設置偏光板。另外，偏光板和著色層的疊層結構也不局限於實施例5的結構，只要根據偏光板和著色層的材料或製造製程條件適當地設定即可。另外，還可以設置用作黑矩陣的遮光膜。
另外，在實施例5中，使用用作保護膜或平坦化絕緣膜的絕緣層(絕緣層4020、絕緣層4021)覆蓋藉由實施例3得到的薄膜電晶體，以降低薄膜電晶體的表面凹凸並提高薄膜電晶體的可靠性。另外，因為保護膜用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入，所以較佳採用緻密的膜。使用濺射法並利用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而形成保護膜，即可。雖然在實施例5中示出使用濺射法來形成保護膜的例子，但是並不局限於此而可以使用各種方法形成。
這裏，作為保護膜形成疊層結構的絕緣層4020。在此，使用濺射法形成氧化矽膜作為絕緣層4020的第一層。當使用氧化矽膜作為保護膜時，有防止用作源極電極層和汲極電極層的鋁膜的小丘的效果。
另外，形成絕緣層作為保護膜的第二層。在此，使用濺射法形成氮化矽膜作為絕緣層4020的第二層。當使用氮化矽膜作為保護膜時，可以抑制鈉等的可動離子侵入到半導體區中而TFT的電特性變化。
另外，也可以在形成保護膜之後進行半導體層的退火(300℃至400℃)。
另外，形成絕緣層4021作為平坦化絕緣膜。作為絕緣膜4021，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺或環氧樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷基樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層4021。
另外，矽氧烷基樹脂相當於以矽氧烷基材料為起始材料而形成的包含Si-O-Si鍵的樹脂。矽氧烷基樹脂還可以使用有機基(例如烷基或芳基)或氟基作為取代基。此外，有機基也可以包括氟基。
至於絕緣膜4021的形成方法並沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮刀、輥塗機、簾塗機、刮刀塗布機等來形成。在使用材料液形成絕緣層4021的情況下，也可以在進行焙燒的製程中同時進行半導體層的退火(300℃至400℃)。藉由兼作絕緣層4021的焙燒製程和半導體層的退火，可以高效地製造半導體裝置。
作為像素電極層4030、對置電極層4031，可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極層4030、對置電極層4031。使用導電組成物形成的像素電極的薄層電阻優選為10000ohm/square或更少，並且其波長為550nm時的透光率優選為70%或更多。另外，導電組成物所包含的導電高分子的電阻率優選為0.1Ω‧cm或更少。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種或更多的共聚物等。
另外，供給到另外形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
在實施例5中，連接端子4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成，並且佈線4016由與薄膜電晶體4010、4011的閘極電極層相同的導電膜形成。另外，連接端子電極4015以及端子電極4016形成在n+層4025以及半導體層4026上。
連接端子4015藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖22A1、22A2以及22C中示出另外形成信號線驅動電路4003並將其安裝在第一基板4001的例子，但是實施例5不局限於該結構。既可以另外形成掃描線驅動電路而安裝，又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖23示出使用根據本說明書所公開的半導體裝置的製造方法製造的TFT基板2600來構成用作半導體裝置的液晶顯示模組的一個例子。
圖23是液晶顯示模組的一個例子，利用密封材料2602固定TFT基板2600和對置基板2601，並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素設置有分別對應於紅色、綠色、藍色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、漫射片2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用軟性線路板2609與TFT基板2600的佈線電路部2608連接，且其中組裝有控制電路及電源電路等的外部電路。此外，還可以在偏光板和液晶層之間夾有相位差板的狀態下進行層疊。
液晶顯示模組可以採用TN(扭曲向列；Twisted Nematic)模式、IPS(平面內轉換；In-Plane-Switching)模式、FFS(邊緣電場轉換；Fringe Field Switching)模式、MVA(多疇垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向構型；Patterned Vertical Alignment)模式、ASM(軸對稱排列微單元；Axially Symmetric aligned Micro-cell)模式、OCB(光學補償彎曲；Optically Compensated Birefringence)模式、FLC(鐵電性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶；Anti Ferroelectric Liquid Crystal)模式等。
藉由上述製程，可以製造可靠性高的液晶顯示面板作為半導體裝置。
本實施例5可以與其他實施例所記載的結構適當地組合而實施。
實施例6
在實施例6中，作為半導體裝置示出電子紙的例子。
在圖13中，作為半導體裝置的例子示出主動矩陣型電子紙。可以與實施例3所示的薄膜電晶體同樣地製造用於半導體裝置的薄膜電晶體581，並且該薄膜電晶體581是作為半導體層包含In-Ga-Zn-O類非單晶膜的可靠性高的薄膜電晶體。此外，也可以應用實施例1或實施例2所示的薄膜電晶體作為實施例的薄膜電晶體581。
圖13的電子紙是採用扭轉球顯示方式的顯示裝置的例子。扭轉球顯示方式是指一種方法，其中將一個半球表面為黑色而另一半球表面為白色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
設置在基板580上的薄膜電晶體581是底閘極結構的薄膜電晶體，並藉由源極電極層或汲極電極層與第一電極層587在形成在絕緣層583、絕緣層584以及絕緣層585中的開口互相接觸而電連接。在第一電極層587和第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a和白色區590b，其周圍包括充滿了液體的空洞594，並且球形粒子589的周圍充滿了樹脂等的填充材料595(參照圖13)。在實施例6中，第一電極層587相當於像素電極，第二電極層588相當於共同電極。設置在基板596上的第二電極層588與與薄膜電晶體581設置在同一基板580上的共同電位線電連接。使用共同連接部，可以藉由配置在一對基板間的導電粒子，使第二電極層588與共同電位線電連接。
此外，還可以使用電泳元件來代替扭轉球。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶有正電的白色微粒以及帶有負電的黑色微粒。當對於設置在第一電極層和第二電極層之間的微囊由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒移動到相反方向，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，一般地被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈。此外，其耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不給顯示部供應電源，也能夠保持顯示過一次的影像，因此，即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)遠離電波發射源，也能夠儲存顯示過的影像。
藉由上述製程，可以製造可靠性高的電子紙作為半導體裝置。
實施例6可以與其他實施例所記載的結構適當地組合而實施。
實施例7
在實施例7中，示出發光顯示裝置的例子作為半導體裝置。在此，示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。對利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區別，一般來說，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對置電極分別注入到包含發光有機化合物的層，以產生電流。然後，由於這些載流子(電子和電洞)重新結合，發光有機化合物達到激發態，並且當該激發態恢復到基態時，獲得發光。根據這種機理，該發光元件被稱為電流激發型發光元件。
根據其元件的結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在粘合劑中分散有發光材料的粒子的發光層，且其發光機理是利用供體能級和受體能級的供體-受體重新結合型發光。薄膜型無機EL元件具有由電媒體層夾住發光層並還利用電極夾住該發光層的結構，且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外，在此使用有機EL元件作為發光元件而進行說明。
圖20示出可以使用數位時間灰度級驅動的像素結構的一個例子作為半導體裝置的例子。
對可以使用數位時間灰度級驅動的像素的結構以及像素的工作進行說明。這裏示出在一個像素中使用兩個將氧化物半導體層(In-Ga-Zn-O類非單晶膜)用作通道形成區的n通道型的電晶體的例子。
像素6400包括開關用電晶體6401、驅動用電晶體6402、發光元件6404以及電容元件6403。在開關用電晶體6401中，柵極與掃描線6406連接，第一電極(源極電極以及汲極電極中的一方)與信號線6405連接，第二電極(源極電極以及汲極電極的另一方)與驅動用電晶體6402的閘極連接。在驅動用電晶體6402中，閘極藉由電容元件6403與電源線6407連接，第一電極與電源線6407連接，第二電極與發光元件6404的第一電極(像素電極)連接。發光元件6404的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共同電位線電連接。
另外，將發光元件6404的第二電極(共同電極6408)設定為低電源電位。另外，低電源電位是指，以電源線6407所設定的高點源電位為基準滿足低電源電位<高電源電位的電位，作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404上，為了使發光元件6404產生流過以使發光元件6404發光，以高電源電位與低電源電位的電位差為發光元件6404的正向臨界值電壓以上的方式分別設定其電位。
另外，還可以使用驅動用電晶體6402的閘極電容代替電容元件6403而省略電容元件6403。至於驅動用電晶體6402的閘極電容，可以在通道形成區與閘極電極之間形成電容。
這裏，在採用電壓輸入電壓驅動方式的情況下，對驅動用電晶體6402的閘極輸入能夠使驅動用電晶體6402充分成為導通或截止的兩個狀態的視頻信號。即，驅動用電晶體6402在線形區域進行工作。由於驅動用電晶體6402在線形區域進行工作，將比電源線6407的電壓高的電壓施加到驅動用電晶體6402的閘極上。另外，對信號線6405施加(電源線電壓+驅動用電晶體6402的Vth)或更多的電壓。
另外，當進行模擬灰度級驅動而代替數位時間灰度級驅動時，藉由使信號的輸入不同，可以使用與圖20相同的像素結構。
當進行模擬灰度級驅動時，對驅動用電晶體6402的閘極施加發光元件6404的正向電壓+驅動用電晶體6402的Vth或更多的電壓。發光元件6404的正向電壓是指，設定為所希望的亮度時的電壓，至少包含正向臨界值電壓。另外，藉由輸入使驅動用電晶體6402在飽和區域工作的視頻信號，可以在發光元件6402中產生電流。為了使驅動用電晶體6402在飽和區域進行工作，將電源線6407的電位設定為高於驅動用電晶體6402的閘極電位。藉由將視頻信號設定為類比方式，可以在發光元件6404中產生根據視頻信號的電流，而進行模擬灰度級驅動。
另外，圖20所示的像素結構不局限於此。例如，還可以對圖20所示的像素添加開關、電阻元件、電容元件、電晶體或邏輯電路等。
接著，參照圖21A至21C說明發光元件的結構。在此，以驅動TFT是n型的情況為例子來說明像素的截面結構。可以與實施例3所示的薄膜電晶體同樣地製造用於圖21A、21B和21C的半導體裝置的驅動TFT的TFT7001、7011、7021，並且這些TFT是包括實施例3所示的作為半導體層包括In-Ga-Zn-O類非單晶膜的可靠性高的薄膜電晶體。此外，也可以應用實施例1或實施例2所示的薄膜晶體管用作TFT7001、7011、7021。
為了取出發光，發光元件的陽極或陰極的至少一方是透明的即可。而且，在基板上形成薄膜電晶體及發光元件，並且有如下結構的發光元件，即從與基板相反的面取出發光的頂部發射、從基板一側的面取出發光的底部發射以及從基板一側及與基板相反的面取出發光的雙面發射。像素結構可以應用於任何發射結構的發光元件。
參照圖21A說明頂部發射結構的發光元件。
在圖21A中示出當驅動TFT的TFT7001為n型且從發光元件7002發射的光穿過到陽極7005一側時的像素的截面圖。在圖21A中，發光元件7002的陰極7003和驅動TFT的TFT7001電連接，在陰極7003上按順序層疊有發光層7004、陽極7005。至於陰極7003，只要是功函數小且反射光的導電膜，就可以使用各種材料。例如，較佳採用Ca、Al、CaF、MgAg、AlLi等。而且，發光層7004可以由單層或多層的疊層構成。在由多層構成時，在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。另外，不需要設置所有這種層。使用透過光的具有透光性的導電材料形成陽極7005，例如也可以使用具有透光性的導電膜例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
由陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖21A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，參照圖21B說明底部發射結構的發光元件。示出在驅動TFT7011是n型，且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在圖21B中，在與驅動TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，在陰極7013上按順序層疊有發光層7014、陽極7015。另外，在陽極7015具有透光性的情況下，也可以覆蓋陽極上地形成有用來反射光或遮光的遮罩膜7016。與圖21A的情況同樣地，至於陰極7013，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度(較佳為5nm至30nm左右)。例如，可以將膜厚度為20nm的鋁膜用作陰極7013。而且，與圖21A同樣地，發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透過光，但是可以與圖21A同樣地使用具有透光性的導電材料形成。並且，雖然遮罩膜7016例如可以使用反射光的金屬等，但是不局限於金屬膜。例如，也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖21B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著，參照圖21C說明雙面發射結構的發光元件。在圖21C中，在與驅動TFT7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023，在陰極7023上按順序層疊有發光層7024、陽極7025。與圖21A的情況同樣地，至於陰極7023，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度。例如，可以將膜厚度為20nm的Al用作陰極7023。而且，與圖21A同樣地，發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖21A同樣地使用透過光的具有透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖21C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側的雙方。
另外，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
另外，在實施例7中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子，但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
另外，實施例7所示的半導體裝置不局限於圖21A至21C所示的結構而可以根據本說明書所公開的技術思想進行各種變形。
接著，參照圖24A和24B說明相當於半導體裝置的一個方式的發光顯示面板(也稱為發光面板)的外觀及截面。圖24A是一種面板的俯視圖，其中利用密封材料將形成在第一基板上的薄膜電晶體及發光元件密封在與第二基板之間。圖24B相當於沿著圖24A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣為了不暴露於大氣，較佳由氣密性高且脫氣少的保護薄膜(貼合薄膜、紫外線硬化樹脂薄膜等)或覆蓋材料來進行封裝(密封)。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖24B中，例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
薄膜電晶體4509、4510可以使用作為半導體層包含In-Ga-Zn-O類非單晶膜的可靠性高的實施例3所示的薄膜電晶體。此外還可以使用實施例1或實施例2所示的薄膜電晶體。在實施例7中，薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外，附圖標記4511相當於發光元件，發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源電極層或汲極電極層電連接。另外，雖然發光元件4511的結構為第一電極層4517、電致發光層4512和第二電極層4513的疊層結構，但其不局限於實施例7所示的結構。可以根據從發光元件4511取出的光的方向等適當地改變發光元件4511的結構。
分隔壁4520使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷而形成。特別較佳的是，以如下條件形成分隔壁4520：使用感光性的材料，並在第一電極層4517上形成開口部，且使該開口部的側壁成為具有連續曲率的傾斜面。
電致發光層4512既可以由單層構成，又可以由多層的疊層構成。
為了不使氧、氫、水分、二氧化碳等侵入到發光元件4511，可以在第二電極層4513以及分隔壁4520上形成保護膜。可以形成氮化矽膜、氮氧化矽膜、DLC膜等作為保護膜。
另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在實施例7中，連接端子電子4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成，端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層和汲極電極層相同的導電膜形成。另外，連接端子電極4515以及端子電極4516形成在n+層4525以及半導體層4526上。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC4518a所具有的端子。
位於從發光元件4511的取出光的方向上的第二基板4506需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外，作為填料4507，除了氮及氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)等。在實施例7中，作為填料4507使用氮。
另外，若有需要，也可以在發光元件的射出面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理利用表面的凹凸來擴散反射光並降低眩光。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路而安裝。此外，也可以另外僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。實施例7不局限於圖24A和24B的結構。
藉由上述製程，可以製造可靠性高的發光顯示裝置(顯示面板)作為半導體裝置。
實施例7可以與其他實施例所記載的結構適當地組合而實施。
實施例8
半導體裝置的可以應用於電子紙。電子紙可以用於用來顯示資訊的各種領域的電子設備。例如，可以將電子紙應用於電子書(e-書)、海報、電車等的交通工具的車內廣告、***等的各種卡片中的顯示等。圖25A和25B以及圖26示出電子設備的一個例子。
圖25A示出使用電子紙製造的海報2631。在廣告媒體是紙的印刷物的情況下用手進行廣告的交換，但是如果使用本說明書所公開的電子紙，則可以在短時間內改變廣告的顯示內容。此外，顯示不會打亂而可以獲得穩定的影像。另外，海報也可以採用以無線的方式收發資訊的結構。
此外，圖25B示出電車等的交通工具的車內廣告2632。在廣告媒體是紙的印刷物的情況下用手進行廣告的交換，但是如果使用本說明書所公開的電子紙，則可以在短時間內不需要許多人手地改變廣告的顯示內容。此外，顯示不會打亂而可以獲得穩定的影像。另外，車內廣告也可以採用以無線的方式收發資訊的結構。
另外，圖26示出電子書2700的一個例子。例如，電子書2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉動作。藉由採用這種結構，可以進行如紙的書籍那樣的動作。
框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖26中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖26中的顯示部2707)中可以顯示影像。
此外，在圖26中示出框體2701具備操作部等的例子。例如，在框體2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，也可以採用在與框體的顯示部同一面上具備鍵盤、定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC轉接器及USB電纜等的各種電纜連接的端子等)、記錄媒體***部等的結構。再者，電子書2700也可以具有電子詞典的功能。
此外，電子書2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書伺服器購買所希望的書籍資料等，然後下載的結構。
實施例9
本說明書所公開的半導體裝置可以應用於各種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、移動電話機(也稱為移動電話、移動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖27A示出電視裝置9600的一個例子。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另外提供的遙控操作機9610進行電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的映射進行操作。此外，也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
另外，電視裝置9600採用具備接收機及數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖27B示出數位相框9700的一個例子。例如，在數位相框9700中，框體9701組裝有顯示部9703。顯示部9703可以顯示各種影像，例如藉由顯示使用數位相機等拍攝的影像資料，可以發揮與一般的相框同樣的功能。
另外，數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體***部等的結構。這種結構也可以組裝到與顯示部同一個面，但是藉由將其設置在側面或背面上來提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體***部***儲存有使用數位相機拍攝的影像資料的記憶體並提取影像資料，然後可以將所提取的影像資料顯示於顯示部9703。
此外，數位相框9700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式提取所希望的影像資料並進行顯示的結構。
圖28A示出一種可攜式遊戲機，其由框體9881和框體9891的兩個框體構成，並且藉由連接部9893可以開閉地連接。框體9881安裝有顯示部9882，並且框體9891安裝有顯示部9883。另外，圖28A所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體***部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然，可攜式遊戲機的結構不局限於上述結構，只要採用至少具備本說明書所公開的半導體裝置的結構即可，且可以採用適當地設置有其他附屬設備的結構。圖28A所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上；以及藉由與其他可攜式遊戲機進行無線通信而實現資訊共用。另外，圖28A所示的可攜式遊戲機所具有的功能不局限於此，而可以具有各種各樣的功能。
圖28B示出大型遊戲機的一種的自動賭博機9900的一個例子。在自動賭博機9900的框體9901中安裝有顯示部9903。另外，自動賭博機9900還具備如起動杆或停止開關等的操作單元、投幣口、揚聲器等。當然，自動賭博機9900的結構不局限於此，只要採用至少具備本說明書所公開的半導體裝置的結構即可，且可以採用適當地設置有其他附屬設備的結構。因此，可以採用適當地設置有其他附屬設備的結構。
圖29A示出移動電話機1000的一個例子。移動電話機1000除了安裝在框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖29A所示的移動電話機1000可以用手指等觸摸顯示部1002來輸入資訊。此外，可以用手指等觸摸顯示部1002來打電話或進行電子郵件的輸入等的操作。
顯示部1002的畫面主要有三個模式。第一是以影像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是顯示模式和輸入模式的兩個模式混合的顯示+輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行在畫面上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部1002的畫面的大部分中顯示鍵盤或號碼按鈕。
此外，藉由在移動電話機1000的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，來判斷移動電話機1000的方向(豎向還是橫向)，從而可以對顯示部1002的畫面顯示進行自動切換。
藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作，切換畫面模式。還可以根據顯示在顯示部1002上的影像種類切換畫面模式。例如，當顯示在顯示部上的視頻信號為動態影像的資料時，將畫面模式切換成顯示模式，而當顯示在顯示部上的視頻信號為文字資料時，將畫面模式切換成輸入模式。
另外，當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有顯示部1002的觸摸操作輸入時，也可以以將畫面模式從輸入模式切換成顯示模式的方式來進行控制。
還可以將顯示部1002用作影像感測器。例如，藉由用手掌或手指觸摸顯示部1002，來拍攝掌紋、指紋等，而可以進行個人識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測光源，也可以拍攝手指靜脈、手掌靜脈等。
圖29B也是移動電話機的一個例子。圖29B的移動電話機，在框體9411中具有包括顯示部9412以及操作鈕9413的顯示裝置9410，在框體9401中具有包括操作鈕9402、外部輸入端子9403、麥克9404、揚聲器9405以及來電話時發光的發光部9406的通信裝置9400，具有顯示功能的顯示裝置9410與具有電話功能的通信裝置9400可以沿著箭頭所指的兩個方向分離。所以可以將顯示裝置9410和通信裝置9400的短軸互相連接，或將顯示裝置9410和通信裝置9400的長軸互相連接。另外，當僅需要顯示功能時，可以將通信裝置9400和顯示裝置9410分開而單獨使用顯示裝置9410。通信裝置9400和顯示裝置9410可以藉由無線通信或有線通信來進行影像或輸入資訊的接收，並分別具有可進行充電的電池。
本說明書根據2008年10月24日在日本專利局受理的日本專利申請編號2008-274515而製作，所述申請內容包括在本說明書中。
59．．．多級灰度掩模
63．．．透光基板
64．．．遮光部
65．．．繞射光柵
66．．．透光度
67．．．遮光部
68．．．半透過部
69．．．透光度
100．．．基板
101．．．閘極電極層
102．．．閘極絕緣層
103．．．半導體層
105．．．氧化物半導體層
107．．．保護絕緣層
108．．．電容佈線
109．．．氧化物半導體膜
110．．．像素電極層
111．．．氧化物半導體膜
120．．．連接電極
121．．．端子
122．．．端子
123．．．端子
124．．．端子層
125．．．接觸孔
126．．．接觸孔
127．．．接觸孔
128．．．透明導電膜
129．．．透明導電膜
131．．．掩模
132．．．導電膜
133．．．掩模
134．．．氧化物半導體層
135．．．氧化物半導體層
136．．．導電層
150．．．端子
151．．．端子
152．．．閘極絕緣層
153．．．連接電極層
154．．．保護絕緣膜
155．．．透明導電膜
156．．．電極層
170．．．薄膜電晶體
400．．．基板
401．．．閘極電極層
402．．．閘極絕緣層
403．．．半導體層
407．．．絕緣膜
420．．．薄膜電晶體
431．．．氧化物半導體膜
432．．．氧化物半導體膜
433．．．導電膜
434．．．掩模
435．．．氧化物半導體層
436．．．氧化物半導體層
437．．．導電層
438．．．掩模
450．．．基板
451．．．閘極電極層
452．．．閘極絕緣層
453．．．半導體層
457．．．絕緣膜
460．．．薄膜電晶體
481．．．氧化物半導體膜
483．．．導電膜
484．．．掩模
485．．．氧化物半導體層
487．．．導電層
488．．．掩模
581．．．薄膜電晶體
585．．．絕緣層
587．．．電極層
588．．．電極層
589．．．球形粒子
594．．．空洞
595．．．填充材料
59a．．．灰色調掩模
59b．．．半色調掩模
1000．．．移動電話機
1001．．．框體
1002．．．顯示部
1003．．．操作按鈕
1004．．．外部連接埠
1005．．．揚聲器
1006．．．麥克風
104a．．．n+層
104b．．．n+層
105a．．．源極電極層或汲極電極層
105b．．．源極電極層或汲極電極層
2600．．．TFT基板
2601．．．對置基板
2602．．．密封材料
2603．．．像素部
2604．．．顯示元件
2605．．．著色層
2606．．．偏光板
2607．．．偏光板
2608．．．佈線電路部
2609．．．軟性線路板
2610．．．冷陰極管
2611．．．反射板
2612．．．電路基板
2613．．．漫射片
2631．．．海報
2632．．．車內廣告
2700．．．電子書
2701．．．框體
2703．．．框體
2705．．．顯示部
2707．．．顯示部
2711．．．軸部
2721．．．電源
2723．．．操作鍵
2725．．．揚聲器
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電膜
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．對置電極層
4032．．．絕緣層
404a．．．n+層
405a．．．源極電極層或汲極電極層
405b．．．源極電極層或汲極電極層
4501．．．基板
4502．．．像素部
4505．．．密封材料
4506．．．基板
4507．．．填料
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電致發光層
4513．．．電極層
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極層
4519．．．各向異性導電膜
4520．．．分隔壁
455a．．．源極電極層或汲極電極層
455b．．．源極電極層或汲極電極層
5300．．．基板
5301．．．像素部
5302．．．掃描線驅動電路
5303．．．信號線驅動電路
5400．．．基板
5401．．．像素部
5402．．．掃描線驅動電路
5403．．．信號線驅動電路
5404．．．掃描線驅動電路
5501．．．佈線
5502．．．佈線
5503．．．佈線
5504．．．佈線
5505．．．佈線
5506．．．佈線
5543．．．節點
5544．．．節點
5571．．．薄膜電晶體
5572．．．薄膜電晶體
5573．．．薄膜電晶體
5574．．．薄膜電晶體
5575．．．薄膜電晶體
5576．．．薄膜電晶體
5577．．．薄膜電晶體
5578．．．薄膜電晶體
5601．．．驅動器IC
5602．．．開關群
5611．．．佈線
5612．．．佈線
5613．．．佈線
5621．．．佈線
5701．．．觸發器
5711．．．佈線
5712．．．佈線
5713．．．佈線
5714．．．佈線
5715．．．佈線
5716．．．佈線
5717．．．佈線
5721．．．信號
5821．．．信號
590a．．．黑色區
590b．．．白色區
6400．．．像素
6401．．．開關用電晶體
6402．．．驅動用電晶體
6403．．．電容元件
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．電源線
6408．．．共同電極
7001．．．TFT
7002．．．發光元件
7003．．．陰極
7004．．．發光層
7005．．．陽極
7011．．．驅動用TFT
7012．．．發光元件
7013．．．陰極
7014．．．發光層
7015．．．陽極
7016．．．遮罩膜
7017．．．導電膜
7021．．．驅動用TFT
7022．．．發光元件
7023．．．陰極
7024．．．發光層
7025．．．陽極
7027．．．導電膜
9400．．．通信裝置
9401．．．框體
9402．．．操作鈕
9403．．．外部輸入端子
9404．．．麥克
9405．．．揚聲器
9406．．．發光部
9410．．．顯示裝置
9411．．．框體
9412．．．顯示部
9413．．．操作鈕
9600．．．電視裝置
9601．．．框體
9603．．．顯示部
9605．．．支架
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控操作機
9700．．．數位相框
9701．．．框體
9703．．．顯示部
9881．．．框體
9882．．．顯示部
9883．．．顯示部
9884．．．揚聲器部
9885．．．入力手段
9886．．．記錄媒體***部
9887．．．連接端子
9888．．．感測器
9889．．．麥克風
9890．．．LED燈
9891．．．框體
9893．．．連接部
9900．．．自動賭博機
9901．．．框體
9903．．．顯示部
4503a．．．信號線驅動電路
4504a．．．掃描線驅動電路
4518a．．．FPC
5603a．．．薄膜電晶體
5603b．．．薄膜電晶體
5603c．．．薄膜電晶體
5703a．．．時序
5703b．．．時序
5703c．．．時序
5803a．．．時序
5803b．．．時序
5803c．．．時序
在附圖中：
圖1A至1E是說明半導體裝置的製造方法的圖；
圖2A1和2A2是說明半導體裝置的圖；
圖3A至3E是說明半導體裝置的製造方法的圖；
圖4A1和4A2是說明半導體裝置的圖；
圖5A至5C是說明半導體裝置的製造方法的圖；
圖6A至6C是說明半導體裝置的製造方法的圖；
圖7是說明半導體裝置的製造方法的圖；
圖8是說明半導體裝置的製造方法的圖；
圖9是說明半導體裝置的製造方法的圖；
圖10是說明半導體裝置的圖；
圖11A1、11A2、11B1和11B2是說明半導體裝置的圖；
圖12是說明半導體裝置的圖；
圖13是說明半導體裝置的圖；
圖14A和14B是說明半導體裝置的方塊圖的圖；
圖15是說明信號線驅動電路的結構的圖；
圖16是說明信號線驅動電路的工作的時序圖；
圖17是說明信號線驅動電路的工作的時序圖；
圖18是說明移位暫存器的結構的圖；
圖19是說明圖18所示的觸發器的連接結構的圖；
圖20是說明半導體裝置的像素等效電路的圖；
圖21A至21C是說明半導體裝置的圖；
圖22A1、22A2和22B是說明半導體裝置的圖；
圖23是說明半導體裝置的圖；
圖24A和24B是說明半導體裝置的圖；
圖25A和25B是說明電子紙的使用方式的例子的圖；
圖26是示出電子書的一例的外觀圖；
圖27A和27B是示出電視裝置及數位相框的例子的外觀圖；
圖28A和28B是示出遊戲機的例子的外觀圖；
圖29A和29B是示出移動電話機的一例的外觀圖；
圖30A至30D是說明多級灰度掩模的圖。
420．．．薄膜電晶體
C1，C2．．．線

Claims (21)

  1. 一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板上形成閘極電極層；在該閘極電極層上層疊閘極絕緣層、氧化物半導體膜以及導電膜；在該閘極絕緣層、該氧化物半導體膜以及該導電膜上形成第一掩模層；進行使用該第一掩模層對該氧化物半導體膜以及該導電膜蝕刻的第一蝕刻，以形成氧化物半導體層以及導電層；對該第一掩模層進行灰化以形成第二掩模層；以及進行使用該第二掩模層對該氧化物半導體層以及該導電層蝕刻的第二蝕刻，以形成具有凹部的氧化物半導體層、源極電極層以及汲極電極層，其中，該第一掩模層係使用曝光掩模來予以形成，其中，該第一蝕刻以及該第二蝕刻係分別使用蝕刻氣體來予以乾蝕刻，其中該具有該凹部的氧化物半導體層包括一具有其厚度較薄於與該源極電極層或該汲極電極層重疊的區域的厚度的區域，其中該半導體裝置包含：端子，由與該閘極電極層相同的材料形成且與該閘極電極層在相同的平面上；連接電極層，由與該源極電極層相同的材料形成 且與該源極電極層在相同的平面上；以及透明導電層，在該連接電極層上且與該連接電極層接觸並且在該端子上且與該端子接觸，其中，該氧化物半導體層的第三部分延伸超越該連接電極層的外側邊緣，其中，該氧化物半導體層的該第三部分比該氧化物半導體層的第四部分薄，該第四部分在該連接電極層之下，並且其中，該透明導電層包含因該連接電極層的該外側邊緣造成的第一階，因該氧化物半導體層的該第三部分的邊緣造成的第二階，以及因該閘極絕緣層中的開口造成的第三階。
  2. 一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板上形成閘極電極層；在該閘極電極層上層疊閘極絕緣層、第一氧化物半導體膜、第二氧化物半導體膜以及導電膜；在該閘極絕緣層、該第一氧化物半導體膜、該第二氧化物半導體膜以及該導電膜上形成第一掩模層；使用該第一掩模層對該第一氧化物半導體膜、該第二氧化物半導體膜以及該導電膜進行第一蝕刻，以形成第一氧化物半導體層、第二氧化物半導體層以及導電層；對該第一掩模層進行灰化以形成第二掩模層；以及使用該第二掩模層對該第一氧化物半導體層、該第二氧化物半導體層以及該導電層進行第二蝕刻，以形成具有 凹部的氧化物半導體層、源極區、汲極區、源極電極層以及汲極電極層，其中，該第一掩模層係使用曝光掩模來予以形成，其中，該第一蝕刻以及該第二蝕刻係分別使用蝕刻氣體來予以乾蝕刻，其中該具有該凹部的氧化物半導體層包括一具有其厚度較薄於與該源極區或該汲極區重疊的區域的厚度的區域，其中該半導體裝置包含：端子，由與該閘極電極層相同的材料形成且與該閘極電極層在相同的平面上；連接電極層，由與該源極電極層相同的材料形成且與該源極電極層在相同的平面上；以及透明導電層，在該連接電極層上且與該連接電極層接觸並且在該端子上且與該端子接觸，其中，該氧化物半導體層的第三部分延伸超越該連接電極層的外側邊緣，其中，該氧化物半導體層的該第三部分比該氧化物半導體層的第四部分薄，該第四部分在該連接電極層之下，並且其中，該透明導電層包含因該連接電極層的該外側邊緣造成的第一階，因該氧化物半導體層的該第三部分的邊緣造成的第二階，以及因該閘極絕緣層中的開口造成的第三階。
  3. 如申請專利範圍第2項的半導體裝置的製造方法，其中該第一氧化物半導體膜的導電率低於該第二氧化物半導體膜的導電率。
  4. 一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板上形成閘極電極層；在該閘極電極層上層疊閘極絕緣層、氧化物半導體膜以及導電膜；在該閘極絕緣層、該氧化物半導體膜以及該導電膜上形成第一掩模層；進行使用該第一掩模層對該氧化物半導體膜以及該導電膜蝕刻的第一蝕刻，以形成氧化物半導體層以及導電層；對該第一掩模層進行灰化以形成第二掩模層；以及進行使用該第二掩模層對該氧化物半導體層以及該導電層蝕刻的第二蝕刻，以形成具有凹部的氧化物半導體層、源極電極層以及汲極電極層，對具有該凹部的該氧化物半導體層進行氧自由基處理，其中，該第一掩模層係使用曝光掩模來予以形成，其中，該第一蝕刻以及該第二蝕刻係分別使用蝕刻氣體來予以乾蝕刻，其中，該具有該凹部的氧化物半導體層包括一具有其厚度較薄於與該源極電極層或該汲極電極層重疊的區域的厚度的區域，其中該半導體裝置包含：端子，由與該閘極電極層相同的材料形成且與該 閘極電極層在相同的平面上；連接電極層，由與該源極電極層相同的材料形成且與該源極電極層在相同的平面上；以及透明導電層，在該連接電極層上且與該連接電極層接觸並且在該端子上且與該端子接觸，其中，該氧化物半導體層的第三部分延伸超越該連接電極層的外側邊緣，其中，該氧化物半導體層的該第三部分比該氧化物半導體層的第四部分薄，該第四部分在該連接電極層之下，並且其中，該透明導電層包含因該連接電極層的該外側邊緣造成的第一階，因該氧化物半導體層的該第三部分的邊緣造成的第二階，以及因該閘極絕緣層中的開口造成的第三階。
  5. 如申請專利範圍第4項的半導體裝置的製造方法，其中該氧自由基處理係在O2或N2O的氣氛下進行。
  6. 如申請專利範圍第4項的半導體裝置的製造方法，其中該氧自由基處理係在不對該基板側施加偏壓的情況下進行。
  7. 如申請專利範圍第1、2或4項的半導體裝置的製造方法，其中，該氧化物半導體層的第一部分延伸超出該源極電極層及該汲極電極層的外側邊緣，並且其中，該氧化物半導體層的該等第一部分係較薄於該 該氧化物半導體層的第二部分，該等第二部分係在該源極電極層及該汲極電極層之下。
  8. 如申請專利範圍第1、2或4項的半導體裝置的製造方法，其中該蝕刻氣體含有氯。
  9. 如申請專利範圍第8項的半導體裝置的製造方法，其中該蝕刻氣體還含有氧。
  10. 如申請專利範圍第1或4項的半導體裝置的製造方法，其中該氧化物半導體膜含有銦、鎵及鋅。
  11. 如申請專利範圍第2項的半導體裝置的製造方法，其中該第一氧化物半導體膜以及該第二氧化物半導體膜含有銦、鎵及鋅。
  12. 如申請專利範圍第1、2或4項的半導體裝置的製造方法，其中該曝光掩模使用半色調掩模或灰色調掩模。
  13. 一種半導體裝置，包括：閘極電極層，在基板之上；閘極絕緣層，在該閘極電極層之上；氧化物半導體層，在夾有該閘極絕緣層的該閘極電極層之上，該氧化物半導體層包含銦；源極電極層，在該氧化物半導體層之上；以及汲極電極層，在該氧化物半導體層之上，端子，由與該閘極電極層相同的材料形成且與該閘極電極層在相同的平面上；連接電極層，由與該源極電極層相同的材料形成且與該源極電極層在相同的平面上；以及 透明導電層，在該連接電極層上且與該連接電極層接觸並且在該端子上且與該端子接觸，其中，在該源極電極層與該汲極電極層之間的該氧化物半導體層的上表面被蝕刻，使得該氧化物半導體層的一部分較薄於在該源極電極層及該汲極電極層之下的該氧化物半導體層的部分，其中，該氧化物半導體層的第一部分延伸超出該源極電極層及該汲極電極層的外側邊緣，其中，該氧化物半導體層的該等第一部分係較薄於該該氧化物半導體層的第二部分，該等第二部分係在該源極電極層及該汲極電極層之下，其中，該氧化物半導體層的第三部分延伸超越該連接電極層的外側邊緣，其中，該氧化物半導體層的該第三部分比該氧化物半導體層的第四部分薄，該第四部分在該連接電極層之下，並且其中，該透明導電層包含因該連接電極層的該外側邊緣造成的第一階，因該氧化物半導體層的該第三部分的邊緣造成的第二階，以及因該閘極絕緣層中的開口造成的第三階。
  14. 一種半導體裝置，包括：閘極電極層，在基板之上；閘極絕緣層，在該閘極電極層之上；氧化物半導體層，在夾有該閘極絕緣層的該閘極電極 層之上，該氧化物半導體層包含銦；源極電極層，在該氧化物半導體層之上；以及汲極電極層，在該氧化物半導體層之上，氧化矽膜，在該源極電極層及該汲極電極層之上，氮化矽膜，在該氧化矽膜之上，樹脂層，在該氮化矽膜之上，像素電極層，在該樹脂層之上，端子，由與該閘極電極層相同的材料形成且與該閘極電極層在相同的平面上；連接電極層，由與該源極電極層相同的材料形成且與該源極電極層在相同的平面上；以及透明導電層，在該連接電極層上且與該連接電極層接觸並且在該端子上且與該端子接觸，其中，在該源極電極層與該汲極電極層之間的該氧化物半導體層的上表面被蝕刻，使得該氧化物半導體層的一部分較薄於在該源極電極層及該汲極電極層之下的該氧化物半導體層的部分，其中，該氧化物半導體層的第一部分延伸超出該源極電極層及該汲極電極層的外側邊緣，其中，該氧化物半導體層的該等第一部分係較薄於該該氧化物半導體層的第二部分，該等第二部分係在該源極電極層及該汲極電極層之下，其中，該氧化物半導體層的第三部分延伸超越該連接電極層的外側邊緣， 其中，該氧化物半導體層的該第三部分比該氧化物半導體層的第四部分薄，該第四部分在該連接電極層之下，並且其中，該透明導電層包含因該連接電極層的該外側邊緣造成的第一階，因該氧化物半導體層的該第三部分的邊緣造成的第二階，以及因該閘極絕緣層中的開口造成的第三階。
  15. 一種半導體裝置，包括：閘極電極層，在基板之上；閘極絕緣層，在該閘極電極層之上；氧化物半導體層，在夾有該閘極絕緣層的該閘極電極層之上，該氧化物半導體層包含銦；源極電極層，在該氧化物半導體層之上；以及汲極電極層，在該氧化物半導體層之上，氧化矽膜，在該源極電極層及該汲極電極層之上，氮化矽膜，在該氧化矽膜之上，樹脂層，在該氮化矽膜之上，像素電極層，在該樹脂層之上，端子，由與該閘極電極層相同的材料形成且與該閘極電極層在相同的平面上；連接電極層，由與該源極電極層相同的材料形成且與該源極電極層在相同的平面上；以及透明導電層，在該連接電極層上且與該連接電極層接觸並且在該端子上且與該端子接觸， 其中，在該源極電極層與該汲極電極層之間的該氧化物半導體層的上表面被蝕刻，使得該氧化物半導體層的一部分較薄於在該源極電極層及該汲極電極層之下的該氧化物半導體層的部分，其中，該氧化物半導體層的第一部分延伸超出該源極電極層及該汲極電極層的外側邊緣，其中，該氧化物半導體層的該等第一部分係較薄於該該氧化物半導體層的第二部分，該等第二部分係在該源極電極層及該汲極電極層之下，其中，該氧化物半導體層的第三部分延伸超越該連接電極層的外側邊緣，其中，該氧化物半導體層的該第三部分比該氧化物半導體層的第四部分薄，該第四部分在該連接電極層之下，其中，該透明導電層包含因該連接電極層的該外側邊緣造成的第一階，因該氧化物半導體層的該第三部分的邊緣造成的第二階，以及因該閘極絕緣層中的開口造成的第三階，並且其中，該氧化矽膜與該閘極絕緣層相接觸。
  16. 如申請專利範圍第13、14或15項的半導體裝置，其中該氧化物半導體膜還包括鎵及鋅。
  17. 如申請專利範圍第13、14或15項的半導體裝置，其中該氧化物半導體層係與該源極電極層及該汲極電極層直接接觸。
  18. 如申請專利範圍第13、14或15項的半導體裝 置，其中該氧化物半導體層具有非晶結構。
  19. 一種液晶顯示裝置，包含如申請專利範圍第14或15項之半導體裝置。
  20. 一種電致發光顯示裝置，包含如申請專利範圍第14或15項之半導體裝置。
  21. 如申請專利範圍第14或15項的半導體裝置，其中該樹脂層包含選自由聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺及環氧樹脂所組成的群組的至少一者。
TW098135271A 2008-10-24 2009-10-19 半導體裝置製造方法 TWI596777B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008274515 2008-10-24

Publications (2)

Publication Number Publication Date
TW201025615A TW201025615A (en) 2010-07-01
TWI596777B true TWI596777B (zh) 2017-08-21

Family

ID=41600435

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098135271A TWI596777B (zh) 2008-10-24 2009-10-19 半導體裝置製造方法

Country Status (6)

Country Link
US (2) US8236635B2 (zh)
EP (1) EP2180518B1 (zh)
JP (8) JP2010123936A (zh)
KR (8) KR20100045926A (zh)
CN (2) CN101728276B (zh)
TW (1) TWI596777B (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102111264B1 (ko) 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101693544B1 (ko) 2009-09-24 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN102648524B (zh) 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
KR101623619B1 (ko) 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
WO2011043170A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR102009305B1 (ko) 2009-11-06 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102286284B1 (ko) 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101895561B1 (ko) 2009-11-13 2018-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102640041A (zh) * 2009-11-27 2012-08-15 株式会社半导体能源研究所 液晶显示装置
KR101523358B1 (ko) 2009-12-04 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2521180A4 (en) * 2009-12-29 2014-06-25 Sharp Kk ACTIVE MATRIX SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
US9142804B2 (en) * 2010-02-09 2015-09-22 Samsung Display Co., Ltd. Organic light-emitting device including barrier layer and method of manufacturing the same
JP5744366B2 (ja) 2010-04-12 2015-07-08 株式会社半導体エネルギー研究所 液晶表示装置
KR101107170B1 (ko) 2010-05-04 2012-01-25 삼성모바일디스플레이주식회사 스퍼터링 시스템 및 스퍼터링 방법
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20180135118A (ko) 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8461630B2 (en) 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9911858B2 (en) 2010-12-28 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101843871B1 (ko) * 2011-03-11 2018-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5836846B2 (ja) * 2011-03-11 2015-12-24 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR101459502B1 (ko) * 2011-07-13 2014-11-07 어플라이드 머티어리얼스, 인코포레이티드 박막 트랜지스터 디바이스들을 제조하는 방법들
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
CN103843145B (zh) 2011-09-29 2017-03-29 株式会社半导体能源研究所 半导体装置
DE112012007290B3 (de) 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6045285B2 (ja) 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
TWI621185B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6033071B2 (ja) * 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN104685633B (zh) * 2012-07-03 2018-08-03 Imec 非营利协会 制作薄膜晶体管的方法
KR102002131B1 (ko) * 2012-08-03 2019-07-22 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI527230B (zh) * 2012-10-19 2016-03-21 元太科技工業股份有限公司 薄膜電晶體結構及其製作方法
KR20230152795A (ko) 2012-11-08 2023-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
KR102290247B1 (ko) 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US9368636B2 (en) * 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102232539B1 (ko) * 2013-11-13 2021-03-29 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
KR102235443B1 (ko) 2014-01-10 2021-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
JP2016134469A (ja) 2015-01-19 2016-07-25 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法
US10509008B2 (en) 2015-04-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Biological device and biosensing method thereof
CN107664889B (zh) * 2017-09-14 2020-05-22 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
CN110718561A (zh) * 2019-10-23 2020-01-21 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN115692540A (zh) * 2022-11-11 2023-02-03 上海天马微电子有限公司 感光晶体管及其制作方法、探测器、显示器及微流控芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010040648A1 (en) * 2000-05-12 2001-11-15 Hitachi Ltd. Liquid crystal display device and fabrication method thereof
US20080176364A1 (en) * 2007-01-18 2008-07-24 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor substrate

Family Cites Families (192)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256897A (en) 1988-11-28 1993-10-26 Hitachi, Ltd. Oxide superconducting device
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2572003B2 (ja) * 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JP2642849B2 (ja) 1993-08-24 1997-08-20 株式会社フロンテック 薄膜の製造方法および製造装置
US6124606A (en) 1995-06-06 2000-09-26 Ois Optical Imaging Systems, Inc. Method of making a large area imager with improved signal-to-noise ratio
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3663261B2 (ja) * 1995-10-05 2005-06-22 株式会社東芝 表示装置用アレイ基板及びその製造方法
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10293321A (ja) * 1997-04-17 1998-11-04 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
US6359672B2 (en) 1997-10-20 2002-03-19 Guardian Industries Corp. Method of making an LCD or X-ray imaging device with first and second insulating layers
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3761756B2 (ja) * 1999-12-16 2006-03-29 シャープ株式会社 液晶表示装置およびその製造方法
KR100739366B1 (ko) 1999-12-20 2007-07-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US7633471B2 (en) * 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP4777500B2 (ja) * 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6549071B1 (en) * 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3771456B2 (ja) * 2001-03-06 2006-04-26 株式会社日立製作所 液晶表示装置及び薄膜トランジスタの製造方法
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6623653B2 (en) 2001-06-12 2003-09-23 Sharp Laboratories Of America, Inc. System and method for etching adjoining layers of silicon and indium tin oxide
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4401641B2 (ja) 2001-11-07 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003156764A (ja) * 2001-11-20 2003-05-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板の製造方法およびそれを備える液晶表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6767847B1 (en) 2002-07-02 2004-07-27 Taiwan Semiconductor Manufacturing Company Method of forming a silicon nitride-silicon dioxide gate stack
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100892087B1 (ko) 2002-10-28 2009-04-06 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP2004172150A (ja) 2002-11-15 2004-06-17 Nec Kagoshima Ltd 積層構造配線の製造方法
KR100905472B1 (ko) * 2002-12-17 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR100497095B1 (ko) 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR101054819B1 (ko) 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4936643B2 (ja) 2004-03-02 2012-05-23 株式会社リコー 半導体装置及びその製造方法
CN103121799A (zh) * 2004-03-09 2013-05-29 出光兴产株式会社 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
KR20060064264A (ko) * 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4667846B2 (ja) * 2004-12-10 2011-04-13 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7868320B2 (en) * 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP2006351844A (ja) * 2005-06-16 2006-12-28 Mitsubishi Electric Corp 電気光学表示装置およびその製造方法
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR20060133834A (ko) 2005-06-21 2006-12-27 엘지.필립스 엘시디 주식회사 산화아연을 박막트랜지스터의 액티브층으로 사용하는액정표시소자의 제조방법
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR101298940B1 (ko) * 2005-08-23 2013-08-22 주식회사 동진쎄미켐 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1933293A4 (en) 2005-10-05 2009-12-23 Idemitsu Kosan Co TFT SUBSTRATE AND METHOD FOR MANUFACTURING A TFT SUBSTRATE
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
KR101103374B1 (ko) * 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
US8263977B2 (en) 2005-12-02 2012-09-11 Idemitsu Kosan Co., Ltd. TFT substrate and TFT substrate manufacturing method
JP5121221B2 (ja) * 2005-12-26 2013-01-16 株式会社半導体エネルギー研究所 半導体装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP4921997B2 (ja) * 2006-02-07 2012-04-25 三星電子株式会社 薄膜トランジスタ表示パネル及びその製造方法
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
KR101232061B1 (ko) * 2006-04-24 2013-02-12 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
TWI298545B (en) 2006-04-24 2008-07-01 Au Optronics Corp Method for fabricating a thin film transistor
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR20080001181A (ko) 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101425635B1 (ko) * 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008151963A (ja) 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR100922802B1 (ko) * 2006-12-29 2009-10-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101373735B1 (ko) * 2007-02-22 2014-03-14 삼성디스플레이 주식회사 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101431136B1 (ko) * 2007-03-08 2014-08-18 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008274515A (ja) 2007-03-30 2008-11-13 Nippon Paper Industries Co Ltd 未離解片の低減方法
JP2008256854A (ja) * 2007-04-03 2008-10-23 Sharp Corp 薄膜トランジスタアレイ基板、その製造方法および液晶表示装置
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101499239B1 (ko) 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US9306078B2 (en) 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102246123B1 (ko) 2008-09-19 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101920196B1 (ko) 2008-09-19 2018-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101435501B1 (ko) 2008-10-03 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101980167B1 (ko) 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101627728B1 (ko) * 2008-12-30 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102111264B1 (ko) 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102648524B (zh) 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010040648A1 (en) * 2000-05-12 2001-11-15 Hitachi Ltd. Liquid crystal display device and fabrication method thereof
US20080176364A1 (en) * 2007-01-18 2008-07-24 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor substrate

Also Published As

Publication number Publication date
CN101728276A (zh) 2010-06-09
KR20210023929A (ko) 2021-03-04
JP2016146494A (ja) 2016-08-12
JP2018160694A (ja) 2018-10-11
JP7520914B2 (ja) 2024-07-23
JP2016136635A (ja) 2016-07-28
US8236635B2 (en) 2012-08-07
CN103872141B (zh) 2017-08-15
KR102060961B1 (ko) 2019-12-31
KR20190019109A (ko) 2019-02-26
JP2022121445A (ja) 2022-08-19
EP2180518A2 (en) 2010-04-28
KR102413784B1 (ko) 2022-06-29
KR102221935B1 (ko) 2021-03-04
US8729546B2 (en) 2014-05-20
KR102104777B1 (ko) 2020-04-27
JP6366754B2 (ja) 2018-08-01
JP6043451B2 (ja) 2016-12-14
KR20200043342A (ko) 2020-04-27
KR101952095B1 (ko) 2019-02-27
EP2180518B1 (en) 2018-04-25
JP2015111699A (ja) 2015-06-18
JP2010123936A (ja) 2010-06-03
TW201025615A (en) 2010-07-01
JP7084969B2 (ja) 2022-06-15
JP2017085166A (ja) 2017-05-18
KR20190137037A (ko) 2019-12-10
KR102079491B1 (ko) 2020-02-21
JP2021005093A (ja) 2021-01-14
US20100105162A1 (en) 2010-04-29
KR20180026684A (ko) 2018-03-13
KR101978125B1 (ko) 2019-05-15
KR20170064505A (ko) 2017-06-09
KR20100045926A (ko) 2010-05-04
EP2180518A3 (en) 2010-05-12
CN101728276B (zh) 2014-04-30
US20120286267A1 (en) 2012-11-15
KR20160121478A (ko) 2016-10-19
CN103872141A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
TWI596777B (zh) 半導體裝置製造方法
KR102005717B1 (ko) 반도체 장치 및 그것을 포함하는 액정 표시장치
TWI489608B (zh) 顯示裝置及其製造方法
TWI517336B (zh) 顯示裝置
TWI469297B (zh) 顯示裝置
TWI497605B (zh) 半導體裝置的製造方法
TWI545755B (zh) 半導體裝置
KR101760341B1 (ko) 표시장치
JP2019106558A (ja) 半導体装置およびその作製方法