JP4921997B2 - 薄膜トランジスタ表示パネル及びその製造方法 - Google Patents

Description

本発明は薄膜トランジスタ表示パネルに関し、特に、液晶表示装置に搭載されるものに関する。

一般的な液晶表示装置では、マトリックス状の画素と偏光板とを備えた一対の表示パネルの間に液晶層が挟まれている。各画素では画素電極が共通電極と対向している。画素電極は一般に、ＩＴＯ等の透明な導電体から成る。各画素では、画素電極と共通電極との間に電圧が印加されるとき、液晶層に電場が生成される。この電場の強さに応じて液晶分子の配列が変化する。更に、液晶分子の配列に応じて液晶層を通過する光の偏光方向が変化する。偏光板は、液晶層を通過した光をその偏光方向に応じて遮断し、または透過させる。こうして、表示パネルの上に明暗のパターンが作り出される。液晶表示装置は特に、画素電極に対して印加される電圧を画素ごとに調節することにより、表示パネルの上に所望の映像を表示する。

各画素には更にスイッチング素子が形成されている。画素電極とスイッチング素子とは、表示パネルに備えられた信号線を通して外部の駆動回路から送られる信号によって制御される。特にゲート線は、ゲート駆動部から送出されるゲート信号を各画素のスイッチング素子に伝達する。スイッチング素子はゲート信号に応じて導通し、または遮断される。

ゲート駆動部が表示パネルの基板上に集積化されている場合、ゲート線がゲート駆動部の領域にまで延びてゲート駆動部の配線に直結される。具体的には、表示パネルの周縁部にコンタクトホールが形成され、そこから露出するゲート線の端部がそのコンタクトホールを通してゲート駆動部の配線に接続されている。特にその接続では、ＩＴＯなどが接続補助部材として利用されている。
ゲート駆動部が表示パネルの基板の外に形成されている場合、表示パネルの周縁部では各ゲート線の端部にゲートパッドが設けられ、そのゲートパッドがゲート駆動部の各ステージに接続されている。具体的には、表示パネルの周縁部にはコンタクトホールが形成され、そこから露出するゲート線の端部（ゲートパッド）がそのコンタクトホールを通してゲート駆動部の各ステージに接続されている。特にその接続では、ＩＴＯなどが接続補助部材として利用されている。

表示装置の更なる大画面化に伴い、表示パネルに備えられるべき信号線が長くなり、その抵抗が増大している。信号線の抵抗の増大は信号の遅延や電圧レベルの降下などの問題を生じやすい。これらの問題を防ぐには、比抵抗の更に低い材料で信号線を形成する必要がある。比抵抗の十分に低い材料の一つが、アルミニウム（Al）を含む合金である。従って、信号線は一般に、アルミニウムと他の金属との積層による多重膜として形成される。

しかし、アルミニウムはＩＴＯとの直接的な接触で酸化し、腐食しやすい。従って、従来の表示装置では、アルミニウムを含む信号線を、画素電極や接続部材として用いられているＩＴＯなどとの直接的な接触に起因する腐食から保護することが困難である。
本発明の目的は、信号線、特にそのパッド部をＩＴＯやＩＺＯに直には接触させないことにより、その直接的な接触に起因する信号線及びパッド部の酸化、更に腐蝕を防止し、高い信頼性を確保できる表示装置、を提供することにある。

本発明による薄膜トランジスタ表示パネルは、
基板、
その基板の上に形成されている第１信号線、
第１信号線の上に形成され、第１信号線の一部を露出させる第１コンタクトホール、を含むゲート絶縁膜、
ゲート絶縁膜の上に形成されている第１半導体、
第１半導体の上に形成されている第２信号線、
第１半導体の上に、第２信号線から離されて形成されているドレイン電極、
第２信号線、ドレイン電極、及び導電体の上に形成され、ドレイン電極を露出させる第２コンタクトホール、を含む保護膜、
保護膜の上に形成され、第２コンタクトホールを通じてドレイン電極に接続されている画素電極、並びに、
ゲート絶縁膜の上に形成され、第１コンタクトホールを通じて第１信号線に接続されている導電体、を有する。

好ましくは、保護膜が、上記の導電体の一部を露出させる第３コンタクトホール、を更に含む。その場合、本発明による上記の薄膜トランジスタ表示パネルは、保護膜の上に形成され、第３コンタクトホールを通じて導電体に接続されている接触補助部材、を更に有する。その上、第１信号線が、ゲート絶縁膜を隔てて第１半導体に対向するゲート電極、を含む。

本発明による上記の薄膜トランジスタ表示パネルは好ましくは、
ゲート絶縁膜の下に形成され、ゲート絶縁膜を隔てて第１半導体に対向するゲート電極、を含む第３信号線、及び、
導電体と第３信号線とに接続されているゲート駆動回路、を更に有する。

本発明による上記の薄膜トランジスタ表示パネルは好ましくは、第１信号線の露出部分と導電体との間に形成されている第２半導体、を更に有する。その場合には好ましくは、第２半導体が第１コンタクトホールの上に第４コンタクトホールを含み、導電体が第１コンタクトホールと第４コンタクトホールとを通じて第１信号線に接続されている。更に、第２半導体の平面形状が導電体の平面形状と実質的に（特に第４コンタクトホールを除いて）同一である。

好ましくは、第１半導体が第２信号線とドレイン電極とに沿って延び、第２信号線とドレイン電極との平面形状が、それらの下に位置する第１半導体の部分の平面形状と実質的に同一である。

本発明による上記の薄膜トランジスタ表示パネルは好ましくは、
第１信号線と同一の層に形成され、画素電極に重なっている維持電極、及び、
ゲート絶縁膜を隔てて維持電極に対向している第３半導体、を更に有する。

第１信号線は好ましくは、アルミニウムまたはアルミニウム合金から成る第１導電膜、を含む。第１信号線は更に好ましくは、第１導電膜の下に、クロム、モリブデン、クロム合金、またはモリブデン合金から成る第２導電膜、を更に含む。好ましくは、第１コンタクトホールを通じて露出している第１信号線の部分が第１導電膜を含んでいない。好ましくは、第１コンタクトホールからは第１信号線の端部が露出している。

本発明による薄膜トランジスタ表示パネルでは、ゲート絶縁膜に形成された第１コンタクトホールを通じて露出した第１信号線の部分が導電体によって覆われている。導電体は好ましくは、第２信号線と同じ層に形成されている。好ましくは、第１信号線がアルミニウム系金属を含むゲート線であり、ＩＴＯまたはＩＺＯから成る接触補助部材が上記の導電体を介し、ゲート線の端部に設けられたゲートパッドに接続される。すなわち、その導電体は接触媒介部材として機能する。ここで、その導電体は、第２信号線（すなわちデータ線）と同じ層に（すなわち同一の物質から）作ることができる。従って、上記の導電体は、接触媒介部材として、ＩＴＯまたはＩＺＯから成る接触補助部材と、アルミニウム系金属を含むゲートパッドとの間の電気的接続を良好に維持する一方で、両者の直接的な接触を阻止する。それにより、その直接的な接触に起因するゲートパッドでのアルミニウムまたはアルミニウム合金の腐蝕を効果的に防止できる。こうして、本発明による上記の薄膜トランジスタ表示パネルは信頼性が高い。

［第１実施形態］
図1及び図2を参照しながら、本発明の第１実施形態による薄膜トランジスタ表示パネルについて詳細に説明する。図1は、その薄膜トランジスタ表示パネルの平面図である。図2は、図1に示されている折線II−II’、II’−II’’、II’’−II’’’に沿った各断面の展開図である。

透明なガラスまたはプラスチックなどで作られた絶縁基板110の上に、複数のゲート線121、及び複数の維持電極線131が形成されている。
ゲート線121は絶縁基板110の上を主に横方向に延び、画素にゲート信号を伝達する。各ゲート線121は、絶縁基板110の縦方向に突出した複数のゲート電極124と、他の層または外部のゲート駆動回路とに接続される広い端部（ゲートパッド）129とを含む。ここで、ゲート信号を生成するゲート駆動回路（図示せず）は、基板110の上に接着されている可撓性印刷回路膜（図示せず）の上に実装されていても、基板110の上に直接実装されていても、基板110に集積化されていても良い。ゲート駆動回路が基板110の上に集積化されている場合、好ましくは、ゲート線121の延長部分がゲート駆動回路に直結される。

維持電極線131は外部から所定電圧の印加を受ける。維持電極線131は、ゲート線121とほとんど平行に延びている幹線と、幹線から画素ごとに分岐して基板110の縦方向に延びている複数の維持電極対133a、133bとを含む。維持電極線131の各々は、隣接する二つのゲート線121の間に位置し、その幹線はそれら二つのゲート線121の一方（図1では下側）に近い。維持電極133a、133bの各々の一端は幹線に接続され、他端は他の信号線から分離されている。幹線に接続された第１維持電極133aの端部は面積が広い。第１維持電極133aの反対側の端部は二股に分かれている。尚、維持電極線131の形状及び配置はその他にも多様に変更可能である。

ゲート線121及び維持電極線131は好ましくは、物理的性質の異なる二つの導電膜（下部膜と上部膜）を含む。図2では、ゲート電極124、維持電極線131、及び維持電極133a、133bのそれぞれに含まれる下部膜が、各符号に英文字pを付加した符号で示され、上部膜が英文字qを付加した符号で表されている。上部膜は好ましくは、比抵抗の低いアルミニウム系金属（アルミニウム（Al）、または、アルミニウム−ネオジム合金（AlNd）等のアルミニウム合金）で作られ、ゲート線での信号遅延や電圧降下を減らす。下部膜は好ましくは、ＩＴＯ（Indium Tin Oxide）またはＩＺＯ（Indium Zinc Oxide）との物理的、化学的、及び電気的接触特性に優れた物質（好ましくは、モリブデン系金属、クロム、タンタル、チタニウムなど）で作られる。尚、ゲート線121または維持電極線131が（好ましくはアルミニウムまたはアルミニウム合金から成る）単一膜で形成されていても良い。
ゲート線121及び維持電極線131の各側面は基板110の表面に対して傾斜し、その傾斜角は好ましくは約30゜〜約80゜である。

ゲート線121及び維持電極線131の上には、窒化ケイ素（SiNx）または酸化ケイ素（SiOx）などで作られたゲート絶縁膜140が形成されている。ゲート絶縁膜140には複数のコンタクトホール141が形成され、それぞれからゲートパッド129の一部が露出している。

ゲート絶縁膜140の上には、水素化非晶質シリコン（a−Si：H）または多結晶シリコンなどで作られた複数の線状半導体151が形成されている。線状半導体151は基板110の上を主に縦方向に延びている。各線状半導体151は画素ごとに、ゲート電極124に向かって突き出た突出部154を含む。線状半導体151は更に、ゲート線121及び維持電極線131の付近で幅が広くなり、ゲート線121及び維持電極線131を広く覆っている。

線状半導体151の上には、線状及び島型のオーミックコンタクト部材161、165が複数形成されている。オーミックコンタクト部材161、165は好ましくは、（リンなどのｎ型不純物が高濃度にドーピングされている）ｎ＋水素化非晶質シリコン、またはシリサイドから成る。線状オーミックコンタクト部材161は画素ごとに突出部163を含む。この突出部163と島型オーミックコンタクト部材165との対が線状半導体151の各突出部154の上に配置されている。
線状半導体151とオーミックコンタクト部材161、165との各側面も基板110の表面に対して傾斜し、その傾斜角は30゜〜80゜程度である。

オーミックコンタクト部材161、165、及びゲート絶縁膜140の上には、複数のデータ線171、複数のドレイン電極175、及び複数の接触媒介部材178が形成されている。
データ線171は基板110の上を主に縦方向に延び、特に、隣接する二つの維持電極133a、133bの間を通り、ゲート線121と維持電極線131との両方と交差している。データ線171は画素にデータ信号を伝達する。各データ線171は更に、各画素でゲート電極124に向かって横方向に延びているソース電極173と、他の層または外部のデータ駆動回路とに接続されている広い端部（データパッド）179とを含む。データ信号を生成するデータ駆動回路（図示せず）は、基板110の上に接着されている可撓性印刷回路膜（図示せず）の上に実装されていても、基板110の上に直接実装されていても、基板110に集積化されていても良い。データ駆動回路が基板110の上に集積化されている場合、データ線171の延長部分が好ましくは、データ駆動回路に直結される。

ドレイン電極175は各画素で、データ線171から離されて形成され、ゲート電極124の上方でソース電極173と対向している。各ドレイン電極175は、広い端部と棒状の端部とを含む。広い端部は維持電極線131と重なっている。棒状の端部はソース電極173によって囲まれている。
各画素では、ゲート電極124、ソース電極173、及びドレイン電極175が、線状半導体151の突出部154と共に一つの薄膜トランジスタを構成している。その薄膜トランジスタのチャネルは、ソース電極173とドレイン電極175との間に位置する突出部154の部分に形成される。

接触媒介部材178は、データ線171とドレイン電極175と同じ層の導電体であり、ゲート絶縁膜140に形成されたコンタクトホール141を通じて露出したゲートパッド129の部分を覆い、ゲートパッド129に接触している。
データ線171、ドレイン電極175、及び接触媒介部材178は好ましくは、クロム（Cr）、モリブデン、タンタル、及びチタニウムなどの耐熱性金属、またはそれらの合金で作られている。それらは更に、耐熱性金属膜と低抵抗導電膜とを含む多重膜であっても良い。データ線171及びドレイン電極175はそれらの他にも多様な金属または導電体で作られていても良い。
データ線171、ドレイン電極175、及び接触媒介部材178の各側面は好ましくは、基板110の表面に対して30゜〜80゜程度の角度で傾斜している。

オーミックコンタクト部材161、165は、それらの下に位置する線状半導体151とそれらの上に位置するデータ線171及びドレイン電極175との間に介在し、それらの間の接触抵抗を低くする。
線状半導体151の大部分は幅がデータ線171の幅より狭い。しかし、ゲート線121と交差する部分では幅が広くなっているので、表面のプロファイルがスムースである。それにより、データ線171とゲート線121との間では漏れ電流が抑えられるので、漏れ電流の集中に起因するデータ線171の断線が防止される。

線状半導体151には、ソース電極173とドレイン電極175との間のように、データ線171及びドレイン電極175のいずれによっても覆われずに露出した部分がある。データ線171、ドレイン電極175、接触媒介部材178、及び線状半導体151の露出部分の上には保護膜180が形成されている。保護膜180は好ましくは無機絶縁物または有機絶縁物で作られ、特に後者の場合、表面が平坦である。無機絶縁物の例としては、窒化ケイ素と酸化ケイ素とがある。有機絶縁物は好ましくは感光性を示し、かつその誘電常数が約4.0以下である。保護膜180は更に下部無機膜と上部有機膜との二重膜であっても良い。その場合、有機膜の優れた絶縁特性を生かしながら、線状半導体151の露出部分の損傷を効果的に防ぐことができる。更に、上部膜を成す有機絶縁物は保護膜180の表面の平坦性を向上させ得る。

保護膜180には複数のコンタクトホール182、185、181が形成されている。コンタクトホール182からはデータパッド179が露出し、コンタクトホール185からはドレイン電極175が露出し、コンタクトホール181からは接触媒介部材178が露出している。保護膜180とゲート絶縁膜140とには複数のコンタクトホール183a、183bが形成されている。コンタクトホール183aは、維持電極線131の幹線に接続された第１維持電極133aの端部付近に形成され、維持電極線131の下部膜133apの一部を露出させている。コンタクトホール183aは、いずれの信号線にも接続されていない第１維持電極133aの別の端部付近に形成され、その端部の二股の一方に含まれている下部膜133bpを露出させている。

保護膜180の上には、複数の画素電極191、複数の連結橋83、及び複数の接触補助部材81、82が形成されている。これらは好ましくは、ＩＴＯ若しくはＩＺＯなどの透明な導電物質、または、アルミニウム、銀、クロム、若しくはそれらの合金などの反射性の高い金属から成る。
画素電極191は、コンタクトホール185を通じてドレイン電極175と物理的及び電気的に接続され、ドレイン電極175からデータ電圧の印加を受ける。画素電極191とそれに接続されたドレイン電極175とは、維持電極133a、133bや維持電極線131の幹線に重なっている。その重なり部分の寄生容量がストレージキャパシタとして画素電極191の電圧の維持に利用される。

連結橋83はゲート線121を横切って延び、そのゲート線121の両側に位置するコンタクトホール183a、183bを通じ、そのゲート線121の片側に位置する維持電極線131と、その反対側に位置する維持電極133aの端部との間を接続している。それにより、維持電極線131の全体で電圧が一様に安定化される。更に、維持電極線131と連結橋83とは、ゲート線121、データ線171、または各画素の薄膜トランジスタの修理（不良箇所を迂回する経路の形成）に利用される。

接触補助部材81はコンタクトホール181を覆い、それを通じて接触媒介部材178に接触している。接触補助部材82はコンタクトホール182を覆い、それを通じてデータパッド179に接触している。接触補助部材81、82は、接触媒介部材178やデータパッド179と外部の駆動装置との間の接着を補完し、それらの接着部を保護する。

本発明の第１実施形態による薄膜トランジスタ表示パネルでは、接触媒介部材178が、アルミニウム系金属で作られたゲートパッド129と、ＩＴＯまたはＩＺＯで作られた接触補助部材181との間に介在している。それにより、両者間の直接的な接触が回避されているので、その直接的な接触に起因するゲートパッド129の酸化／腐食が防止される。従って、ゲートパッド129と接触補助部材181との間の接触が良好に維持される。

［第２実施形態］
図3及び図4を参照しながら、本発明の第２実施形態による薄膜トランジスタ表示パネルについて説明する。図3は、その薄膜トランジスタ表示パネルの平面図である。図4は、図3に示されている折線IV−IV’、IV’−IV’’、IV’’−IV’’’に沿った各断面の展開図である。
第２実施形態による薄膜トランジスタ表示パネルの積層構造は、図1及び図2に示されている第１実施形態によるものと同様である。それら同様な構造については第１実施形態についての上記の説明を援用する。

第２実施形態による薄膜トランジスタ表示パネルでは、図2に示されている第１実施形態による薄膜トランジスタ表示パネルとは異なり、コンタクトホール141を通して露出したゲートパッド129の部分から上部膜が除去され、下部膜129pだけが残っている。更に、コンタクトホール141がゲートパッド129より大きい。それにより、ゲートパッド129の周辺に位置する基板110の表面部分がコンタクトホール141から露出している。その露出部分は接触媒介部材178によって覆われている。
このように、アルミニウム系金属を含む上部膜をゲートパッド129から除去することにより、ＩＴＯまたはＩＺＯから成る接触補助部材81との接触によるゲートパッド129（その上部膜に含まれているアルミニウムまたはアルミニウム合金）の腐蝕を効果的に防止できる。

［第１実施形態の製造方法］
図1及び図2に示されている第１実施形態による薄膜トランジスタ表示パネルは好ましくは、図5〜図13に示されている工程順に製造される。
第１工程では、まず、絶縁基板110の上に、クロム、クロム−窒素合金、または、モリブデンなどから成る下部導電膜をスパッタリングなどによって積層し、その上に、アルミニウム合金などから成る上部導電膜を積層する。次に、上部導電膜と下部導電膜とをフォトエッチングによりパターニングし、図5及び図6に示されているように、二重膜構造のゲート線121及び維持電極線131を複数形成する。各ゲート線121は複数のゲート電極124及びゲートパッド129を含み、各維持電極線131は複数の維持電極133a、133bを含む。

第１工程の後に続く工程では、図7及び図8に示されている、コンタクトホール141を含むゲート絶縁膜140、突出部154を含む線状真性半導体151、及び線状不純物半導体164を形成する。
以下、図9A〜図9Fを参照しながら、図7及び図8に示されている中間構造の形成工程を順番に説明する。

第２工程では、まず、図9Aに示されているように、ゲート絶縁膜140、真性非晶質シリコン層150、及び不純物非晶質シリコン層160を基板110の上に化学気相蒸着などによって連続して積層し、その上に感光膜400を塗布する。次に、基板110の上方に露光マスク60を配置する。露光マスク60は好ましくは、基板61と、その上に形成されている不透明部材62とを含む。露光マスク60と基板110とは、露光マスク60の上での不透明部材62の分布に応じ、透光領域A、半透光領域B、及び遮光領域Cに分けられる。半透光領域Bでは不透明部材62が、好ましくは露光器の分解能以下の間隔で配置され、スリットパターンを形成している。透光領域Aは、不透明部材62が全くない領域である。遮光領域Cは、その全体が不透明部材62によって覆われている領域である。尚、半透光領域Bでは不透明部材62が、スリットパターンに代え、格子パターンを形成していても良い。その他に、透過率または厚さが透光領域Aと遮光領域Cとの中間である薄膜によって半透光領域Bが覆われていても良い。

第３工程では、露光マスク60を通じて感光膜400に光を照射し、その後に感光膜400を現像する。それにより、現像された感光膜400では、図9Bに示されているように、厚さが場所によって変化している。すなわち、透光領域Aでは感光膜400が全て除去されている。半透光領域Bでは感光膜400が薄く残っている。遮光領域Cでは感光膜400がほぼ元の厚さのままで残っている。
ここで、半透光領域Bと遮光領域Cとでの感光膜400の厚さの比は、後続の工程の条件に応じて調節可能である。好ましくは、半透光領域Bにおける厚さを遮光領域Cにおける厚さの1／2以下に設定する。

尚、感光膜の厚さを場所によって変化させる方法としては上記の他に、リフロー可能な感光膜を用いる方法がある。その方法では、基板110の上にリフロー可能な感光膜を形成し、透光領域と遮光領域とのみを有する通常のマスクを用いた露光／現像工程によりその感光膜をパターニングする。その後、パターニングされた感光膜をリフローさせ、感光膜が残留していない領域に感光膜を流し込む。こうして、その領域に感光膜の薄い部分を形成する。

第４工程では、感光膜400の残留部分をマスクとして用い、不純物非晶質シリコン層160、真性非晶質シリコン層150、及びゲート絶縁膜140をエッチングによりパターニングする。それにより、図9Cに示されているように、透光領域Aから、不純物非晶質シリコン層160、真性非晶質シリコン層150、及びゲート絶縁膜140を除去してコンタクトホール141を形成し、そこからゲートパッド129を露出させる。

第５工程では、感光膜400をアッシングする。それにより、図9Dに示されているように、半透光領域Bからは感光膜400を除去し、遮光領域Cでは感光膜400を薄くする。
第６工程では、遮光領域Cに残っている感光膜400をマスクとして用い、不純物非晶質シリコン層160及び真性非晶質シリコン層150をエッチングによりパターニングする。それにより、図9Eに示されているように、線状不純物半導体164及び線状真性半導体151を形成する。
第７工程では、図9Fに示されているように、遮光領域Cから感光膜400をアッシングなどによって除去する。こうして、図7、8に示されている積層構造が形成される。

第２〜７工程では、ゲート絶縁膜140、真性非晶質シリコン層150、及び不純物非晶質シリコン層160を単一の露光マスク60を用いてパターニングする。それにより、線状不純物半導体164及び線状真性半導体151の形成と同時に、ゲート絶縁膜140にコンタクトホール141を形成できる。こうして、露光マスクの総数を削減できるので、製造コストを低く抑えることができる。

第８工程では、まず、基板110の上に金属層をスパッタリングなどによって積層してフォトエッチングによりパターニングする。それにより、図10及び図11に示されているように、ソース電極173とデータパッド179とを含むデータ線171、ドレイン電極175、及び接触媒介部材178を形成する。次に、図9E、9Fに示されている線状不純物半導体164のうち、データ線171及びドレイン電極175のいずれによっても覆われずに露出した部分を除去する。それにより、線状不純物半導体164を図11に示されているように、突出部163を含む線状オーミックコンタクト部材161と島型オーミックコンタクト部材165とに分離する。それと同時に、ソース電極173とドレイン電極175との間から線状真性半導体151の突出部154の一部を露出させる。

第９工程では、まず、図13に示されているように、基板110の上に保護膜180を積層する。次に、保護膜180とゲート絶縁膜140とを共にフォトエッチングなどによってパターニングする。それにより、図12及び図13に示されているように、複数のコンタクトホール181、182、183a、183b、185を形成する。
第１０工程では、まず、保護膜180の上にＩＴＯまたはＩＺＯをスパッタリングなどによって積層する。次に、積層されたＩＴＯまたはＩＺＯをフォトエッチングによりパターニングし、図1及び図2に示されているように、画素電極191、接触補助部材81、82、及び連結橋83を形成する。

［第２実施形態の製造方法］
図3及び図4に示されている第２実施形態による薄膜トランジスタ表示パネルは好ましくは、図14〜図18に示されている工程の順に製造される。
第１工程では、基板110の上に下部導電膜と上部導電膜とを連続して積層し、フォトエッチングによるパターニングで、図14及び図15に示されているように、二重膜構造のゲート線121及び維持電極線131を複数形成する。ゲート線121はゲート電極124及びゲートパッド129を含み、維持電極線131は維持電極133a、133bを含む。

第１工程の後に続く工程では、図14及び図15に示されている、コンタクトホール141を含むゲート絶縁膜140、突出部154を含む線状真性半導体151、及び線状不純物半導体164を形成する。更に、コンタクトホール141を通じて露出したゲートパッド129の部分から上部膜を除去する。
以下、図16A〜図16Fを参照しながら、図14及び図15に示されている中間構造の形成工程について順番に説明する。

第２工程では、まず、図16Aに示されているように、ゲート絶縁膜140、真性非晶質シリコン層150、及び不純物非晶質シリコン層160を基板110の上に化学気相蒸着などによって連続して積層し、その上に感光膜400を塗布する。次に、基板110の上方に露光マスク60を配置する。露光マスク60は、透光領域Aの大きさを除き、図9Aに示されているものと同様であるのでその詳細については上記の説明を援用する。図16Aに示されている露光マスク60の透光領域Aは、図9Aに示されている露光マスク60の透光領域Aとは異なり、ゲートパッド129より少し広い。
第３工程では、露光マスク60を通じて感光膜400に光を照射し、その後に感光膜400を現像する。それにより、図16Bに示されているように、透光領域Aでは感光膜400が全て除去され、半透光領域Bでは感光膜400が薄く残り、遮光領域Cでは感光膜400がほぼ元の厚さのままで残っている。

第４工程では、まず、感光膜400の残留部分をマスクとして用い、不純物非晶質シリコン層160、真性非晶質シリコン層150、及びゲート絶縁膜140をエッチングによりパターニングする。それにより、図16Cに示されているように、透光領域Aにコンタクトホール141を形成し、そこからゲートパッド129の上部膜129qの一部（図16B参照）を露出させる。次に、ゲートパッド129の上部膜129qの露出部分を除去し、図16Cに示されているように、ゲートパッド129の下部膜129pの一部をコンタクトホール141から露出させる。

第５工程では、感光膜400をアッシングする。それにより、図16Dに示されているように、半透光領域Bからは感光膜400を除去し、遮光領域Cでは感光膜400を薄くする。
第６工程では、遮光領域Cに残っている感光膜400をマスクとして用い、不純物非晶質シリコン層160及び真性非晶質シリコン層150をエッチングによりパターニングする。それにより、図16Eに示されているように、線状不純物半導体164及び線状真性半導体151を形成する。
第７工程では、図16Fに示されているように、遮光領域Cから感光膜400をアッシングなどによって除去する。こうして、図14、15に示されている積層構造が形成される。

第２〜第７工程では、ゲート絶縁膜140、真性非晶質シリコン層150、及び不純物非晶質シリコン層160を単一の露光マスク60を用いてパターニングする。それにより、線状不純物半導体164及び線状真性半導体151の形成と同時に、ゲート絶縁膜140にコンタクトホール141を形成できる。更に同時に、ゲートパッド129から、腐食しやすいアルミニウムまたはアルミニウム合金から成る上部膜129qを除去できる。こうして、露光マスクの総数を削減できるので、製造コストを低く抑えることができる。

第８工程では、まず、基板110の上に金属層をスパッタリングなどによって積層してフォトエッチングによりパターニングする。それにより、図17に示されているように、ソース電極173及びデータパッド179を含むデータ線171、ドレイン電極175、及び接触媒介部材178を形成する。次に、図16E、16Fに示されている線状不純物半導体164のうち、データ線171及びドレイン電極175のいずれによっても覆われずに露出した部分を除去する。それにより、線状不純物半導体164を、図18に示されているように、突出部163を含む線状オーミックコンタクト部材161と島型オーミックコンタクト部材165とに分離する。それと同時に、ソース電極173とドレイン電極175との間から線状真性半導体151の突出部154の一部を露出させる。

第９工程では、まず、図17に示されているように、基板110の上に保護膜180を積層する。次に、保護膜180とゲート絶縁膜180とを共にフォトエッチングによってパターニングし、図17、18に示されているように、コンタクトホール181、182、183a、183b、185を形成する。
第１０工程では、図3及び図4に示されているように、保護膜180の上に、画素電極191、接触補助部材81、82、及び連結橋83を形成する。

［第３実施形態］
図19及び図20を参照しながら、本発明の第３実施形態による薄膜トランジスタ表示パネルについて詳細に説明する。図19は、その薄膜トランジスタ表示パネルの平面図である。図20は、図19に示されている折線XX−XX’、XX’−XX’’、XX’’−XX’’’線に沿った各断面の展開図である。
第３実施形態による薄膜トランジスタ表示パネルの積層構造は、図1及び図2に示されている第１実施形態によるものと類似している。それら類似した構造については第１実施形態についての上記の説明を援用する。

図1及び図2に示されている第１実施形態による薄膜トランジスタ表示パネルとは異なり、図19及び図20に示されている第３実施形態による薄膜トランジスタ表示パネルは、島型真性半導体156a、156b、島型オーミックコンタクト部材166a、166b、及び、補強部材176a、176bを含む。島型真性半導体156a、島型オーミックコンタクト部材166a、及び、補強部材176aは実質的に同一の平面形状であり、その順で維持電極133aの上に積層されている。島型真性半導体156b、島型オーミックコンタクト部材166b、及び、補強部材176bは実質的に同一の平面形状であり、その順で維持電極133bの上に積層されている。各補強部材176a、176bはデータ線171と同一の層に形成されている。補強部材176a、176bは維持電極133a、133bを覆い、それらの腐蝕を防止する。

第３実施形態による薄膜トランジスタ表示パネルでは更に、ゲートパッド129の周囲に、島型真性半導体158と島型オーミックコンタクト部材168とが順番に積層され、その上に接触媒介部材178が形成されている。島型真性半導体158と島型オーミックコンタクト部材168との平面形状は実質的に同一である。コンタクトホール141は島型真性半導体158及び島型オーミックコンタクト部材168を貫通するように形成されている。

第３実施形態による薄膜トランジスタ表示パネルではその他に、ゲート線121及び維持電極線131が、好ましくはアルミニウム系金属から成る単一膜である。
更に、保護膜180が、下部無機膜180pと上部有機膜180qとの二重膜である。それにより、保護膜180の表面が平坦である。

図19及び図20に示されている第３実施形態の薄膜トランジスタ表示パネルは好ましくは、図21〜図27に示されている工程順に製造される。
第１工程では、まず、絶縁基板110の上にアルミニウム合金などをスパッタリングなどによって積層する。次に、積層されたアルミニウム合金膜をフォトエッチングによりパターニングし、図21及び図22に示されているように、ゲート電極124とゲートパッド129とを含むゲート線121、及び、維持電極133a、133bを含む維持電極線131を形成する。

第１工程の後に続く工程では、図23及び図24に示されている、ゲート絶縁膜140、突出部154を含む線状真性半導体151、島型真性半導体156a、156b、158、突出部163を含む線状オーミックコンタクト部材161、島型オーミックコンタクト部材165、166a、166b、168、169、ソース電極173とデータパッド179とを含むデータ線171、ドレイン電極175、接触媒介部材178、及び補強部材176a、176bを形成する。更に、島型真性半導体158及びゲート絶縁膜140にはコンタクトホール141が形成され、そこからゲートパッド129が露出する。
以下、図25A〜図25Fを参照しながら、図23及び図24に示されている中間構造の形成工程を順番に説明する。

第２工程では、図25Aに示されているように、ゲート絶縁膜140、真性非晶質シリコン層150、及び不純物非晶質シリコン層160を基板110の上に化学気相蒸着などによって連続して積層する。
第３工程では、不純物非晶質シリコン層160、真性非晶質シリコン層150、及びゲート絶縁膜140をエッチングすることにより、図25Bに示されているようにコンタクトホール141を形成し、そこからゲートパッド129を露出させる。
第４工程では、データ導電層170で覆う。スパッタリングなどの方法によってデータ導電層170を基板110の上に、図25Cに示されているように積層する。特にデータ導電層170でゲートパッド129の露出部分を覆う。

第５工程では、図25Dに示されているように、感光膜410を基板110の上に形成する。ここで、図25Dに示されているように、感光膜410の厚さは場所によって異なる。特に、遮光領域Fでは感光膜410が最も厚い。半透光領域Eでは感光膜410が遮光領域Fでの感光膜410より薄い。透光領域Dには感光膜がない。そのような感光膜410は好ましくは、図9Aに示されている露光マスク60と同様な露光マスクを用い、第１実施形態による製造方法の第２、３工程と同様な工程で形成される。

第６工程では、感光膜410をマスクとして用いたエッチングにより、図25Eに示されているように、透光領域Dからデータ導電層170の露出部分を除去する。それにより、データ導電層170を、データ導電体174、補強部材176a、176b、及び接触媒介部材178に分離する。
第７工程では、感光膜410をマスクとして用いた別のエッチングにより、図25Fに示されているように、透光領域Dから不純物非晶質シリコン層160及び真性非晶質シリコン層150の各露出部分を除去する。それにより、不純物非晶質シリコン層160を、線状不純物半導体164、及び島型不純物半導体166a、166b、168に分離し、真性非晶質シリコン層150を、突出部154を含む線状真性半導体151、及び島型真性半導体156a、156b、158に分離する。

第８工程では、感光膜410をアッシングし、図25Fに示されているように、半透光領域Eからは感光膜400の残留部分を除去し、遮光領域Fでは感光膜400の残留部分を薄くする。
第９工程では、遮光領域Fに残っている感光膜410をマスクとして用い、データ導電体174をエッチングによりパターニングする。それにより、ソース電極173を含むデータ線171とドレイン電極175とを形成し、それと同時に、ソース電極173とドレイン電極175との間から線状不純物半導体164を露出させる。
第１０工程では、線状不純物半導体164の露出部分を除去することにより、線状不純物半導体164を、図24に示されているように、突出部163を含む線状オーミックコンタクト部材161と島型オーミックコンタクト部材165とに分離する。それと同時に、ソース電極173とドレイン電極175との間から線状真性半導体151の突出部154の一部を露出させる。

第１１工程では、まず、図27に示されているように、基板110の上に下部無機膜180pと上部有機膜180qとを積層して保護膜180を形成する。次に、保護膜180とゲート絶縁膜140とを共にフォトエッチングによってパターニングし、図26、27に示されているように、コンタクトホール181、182、183a、183b、185を形成する。
第１２工程では、図19及び図20に示されているように、保護膜180の上に、画素電極191、接触補助部材81、82、及び連結橋83を形成する。

［第４実施形態］
図28を参照しながら、本発明の第４実施形態による液晶表示装置について説明する。図28はその液晶表示装置のブロック図である。
図28に示されているように、本発明の第４実施形態による液晶表示装置は液晶表示パネルアセンブリ300とデータ駆動部500とを含む。
液晶表示パネルアセンブリ300は、互いに対向する薄膜トランジスタ表示パネルと共通電極表示パネルとを含み、更にそれら二つの表示パネル間に液晶層を含む（図示せず）。薄膜トランジスタ表示パネルは表示領域DAと駆動領域CAとを含む。表示領域DAには、複数のゲート線G1〜Gn、複数のデータ線D1〜Dm、複数の維持電極線（図示せず）、複数の画素電極（図示せず）、及び複数の薄膜トランジスタが形成されている。それらにより、表示領域DAには映像が表示される。駆動領域CAには、ゲート信号を生成するゲート駆動部、及び、外部から受信される各種の信号（特にゲートオン信号Vonとゲートオフ信号Voff）をゲート駆動部に伝達する複数の信号伝達線（図示せず）が形成されている。ゲート駆動部は好ましくはシフトレジスタを含む（図示せず）。シフトレジスタのステージは一つずつ順番に、ゲート線G1〜Gnに接続されている。

以下、図29〜図31を参照しながら、図28に示されている薄膜トランジスタ表示パネルの一例について詳細に説明する。図29は、その薄膜トランジスタ表示パネルの表示領域の一部を示す拡大平面図である。図30は、その薄膜トランジスタ表示パネルの駆動領域の一部を示す拡大平面図である。図31は、図29に示されている折線XXXI’−XXXI’’とXXXI’’−XXXI’’’、及び図30に示されている折線XXXI−XXXI’に沿った各断面の展開図である。

表示領域DAの積層構造は、図1及び図2に示されている第１実施形態によるものと類似している。その類似した構造については第１実施形態についての上記の説明を援用する。
一方、駆動領域CAでは、第１実施形態によるものとは異なり、ゲート駆動部が集積化され、ゲート線の端部が以下に述べるように、ゲート駆動部の回路に直結されている。

図30に示されているように、駆動領域CAには、ゲート層の信号伝達線125、126、127、128、データ層の信号伝達線172a、172b、172c、及び、ゲート駆動部を構成する複数の回路部610が形成されている。
ゲート層の信号伝達線125、126、127、128は、図31に示されているように、表示領域DAのゲート線121及び維持電極線131と同じ層に形成されている。ゲート層の信号伝達線125〜128は基板110の上を主に縦方向に延び、外部から受信される信号（特にゲートオン信号Vonとゲートオフ信号Voff）を伝達する。ゲート線121と維持電極線131と共に、ゲート層の信号伝達線125〜128は好ましくは、図1及び図2に示されているゲート線121と維持電極線131と同様に、下部膜と上部膜との二重膜である（図31に、英文字p、qが付加された符号で示されている部分参照）。

図31に示されているように、駆動領域CAではゲート絶縁膜140がゲート層の信号伝達線125〜128の上に形成されている。ゲート絶縁膜140には更に複数のコンタクトホール142a、142b、142cが形成され、それぞれからゲート層の信号伝達線125、127、128の一部が露出している。

データ層の信号伝達線172a、172b、172cは、図31に示されているように、ゲート絶縁膜140の上、すなわち、表示領域DAのデータ線171及びドレイン電極175と同じ層に形成されている。駆動領域CAでは更に保護膜180が、データ層の信号伝達線172a〜172cの上に形成されている。
データ層の信号伝達線172a〜172cは、ゲート層の信号伝達線125〜128と同様に、基板110の上を主に縦方向に延びている。データ層の信号伝達線172aは、コンタクトホール142aに向かって延びている突出部172a1を含む。突出部172a1はコンタクトホール142aを通じてゲート層の信号伝達線125に直に接触している。データ層の信号伝達線172bは、コンタクトホール142bに向かって延びている突出部172b1を含む。突出部172b1はコンタクトホール142bを通じてゲート層の信号伝達線127に直に接触している。データ層の信号伝達線172cは、コンタクトホール142cに向かって延びている突出部172c1を含む。突出部172c1はコンタクトホール142cを通じてゲート層の信号伝達線128に直に接触している。データ層の信号伝達線172a、172bは更に延長部172a2、172b2を含む。延長部172a2、172b2は一対ずつ、同じ回路部610に向かって横方向に延び、その回路部610に接続されている。こうして、データ層の信号伝達線172a〜172cは、ゲート層の信号伝達線125、127、128を各回路部610に接続している。それにより、ゲート層の信号伝達線125、127、128を伝わる信号がデータ層の信号伝達線172a〜172cを通って各回路部610に入力される。

複数の回路部610は基板110の縦方向に並び、ゲート駆動部のシフトレジスタを構成している。各回路部610は、信号伝達線172a、172bの延長部172a2、172b2やゲート線121に接続された薄膜トランジスタを複数含み、シフトレジスタの一つのステージとして機能する。回路部610が薄膜トランジスタ表示パネルの基板110に集積化されているので、ゲート線121は第１〜３実施形態によるものとは異なり、駆動領域CAまで延びて回路部610に以下のように直結されている。特にゲート線121はゲートパッドを含まなくても良い。

具体的には、各回路部610では、薄膜トランジスタの積層構造が好ましくは、表示領域DAの薄膜トランジスタのもの（図31参照）と実質的に同一である。一方、配線が、ゲート線121と同じ層に形成されたものと、データ線171と同じ層に形成されたものとを含む。更に、データ層の配線（延長部172a2、172b2の先端部を含む）は、ゲート絶縁膜140に開けられたコンタクトホールを通じ、ゲート層の配線（ゲート線121の端部を含む）に直に接触している。

以上の通り、第４実施形態による薄膜トランジスタ表示パネルでは、データ層の信号伝達線172a、172b、172cがゲート層の信号伝達線125、127、128に、コンタクトホール181a、181b、181cを通じて直に接続されている。データ層の信号伝達線172a、172b、172cはデータ線171と同じ層に形成されているので、画素電極191とは異なり、ＩＴＯまたはＩＺＯを含まない。従って、ゲート層の信号伝達線125、127、128には、画素電極191や接続補助部材82のような、ＩＴＯまたはＩＺＯから形成された部材が直には接触しない。それ故、ＩＴＯまたはＩＺＯとの接触に起因するアルミニウムまたはアルミニウム合金の腐食が、ゲート層の信号伝達線125、127、128には起こらない。

図29〜図31に示されている第４実施形態による薄膜トランジスタ表示パネルは好ましくは、図32〜図36に示されている工程順に製造される。尚、図5〜図13に示されている工程と同様な部分については、第１実施形態についての説明を援用する。

第１工程では、図32に示されているように、絶縁基板110の上に、二層構造のゲート線121、維持電極線131、及びゲート層の信号伝達線125、126、127、128を形成する（図32では、下部膜を示す符号に英文字pを付加し、上部膜を示す符号に英文字qを付加している）。

第１工程の後に続く工程では、図33に示されている、コンタクトホール141を有するゲート絶縁膜140、突出部154を含む線状真性半導体151、及び線状不純物半導体164を形成する。
以下、図34A〜図34Fを参照しながら、図33に示されている中間構造の形成工程を順番に説明する。

第２工程では、まず、図34Aに示されているように、ゲート絶縁膜140、真性非晶質シリコン層150、及び不純物非晶質シリコン層160を基板110の上に化学気相蒸着などによって連続して積層し、その上に感光膜400を塗布する。次に、基板110の上方に露光マスク60を配置する。露光マスク60は、図9Aに示されているものと同様であるのでその詳細については第１実施形態についての説明を援用する。
第３工程では、露光マスク60を通じて感光膜400に光を照射し、その後に感光膜400を現像する。それにより、図34Bに示されているように、透光領域Aでは感光膜400が全て除去され、半透光領域Bでは感光膜400が薄く残り、遮光領域Cでは感光膜400がほぼ元の厚さのままで残っている。

第４工程では、感光膜400の残留部分をマスクとして用い、不純物非晶質シリコン層160、真性非晶質シリコン層150、及びゲート絶縁膜140をエッチングによりパターニングする。それにより、図34Cに示されているように、透光領域Aにコンタクトホール142a〜142cを形成し、それぞれから各ゲート信号線125、127、128の一部を露出させる。

第５工程では、感光膜400をアッシングする。それにより、図34Dに示されているように、半透光領域Bからは感光膜400を除去し、遮光領域Cでは感光膜400を薄くする。
第６工程では、遮光領域Cに残っている感光膜400をマスクとして用い、不純物非晶質シリコン層160及び真性非晶質シリコン層150をエッチングによりパターニングする。それにより、図34Eに示されているように、線状不純物半導体161及び線状真性半導体151を形成する。
第７工程では、図34Fに示されているように、遮光領域Cから感光膜400をアッシングなどによって除去する。こうして、図33に示されている積層構造が形成される。

第８工程では、まず、図35に示されているように、ソース電極173とデータパッド179とを含むデータ線171、ドレイン電極175、及びデータ層の信号伝達線172a、172b、172cを形成する。この時、データ層の信号伝達線172a、172b、172cの突出部172a1、172b1、172c1が、コンタクトホール142a、142b、142cを通じてゲート層の信号伝達線125、127、128の露出部分に直に接触して覆う。次に、図34E、34Fに示されている線状不純物半導体164のうち、データ線171及びドレイン電極175のいずれによっても覆われずに露出した部分を除去する。それにより、線状不純物半導体164を図35に示されているように、突出部163を含む線状オーミックコンタクト部材161と島型オーミックコンタクト部材165とに分離する。それと同時に、ソース電極173とドレイン電極175との間から線状真性半導体151の突出部154の一部を露出させる。

第９工程では、まず、図36に示されているように、保護膜180を積層する。次に、保護膜180とゲート絶縁膜140とを共にフォトエッチングなどによってパターニングする。それにより、図36に示されているように、複数のコンタクトホール182、183a、183b、185を形成する。
第１０工程では、図29及び図31に示されているように、保護膜180の上に、画素電極191、接触補助部材82、及び連結橋83を形成する。

図28に示されている薄膜トランジスタ表示パネルは、図37〜図39に示されている構造であっても良い。図37は、その薄膜トランジスタ表示パネルの表示領域の一部を示す拡大平面図である。図38は、その薄膜トランジスタ表示パネルの駆動領域の一部を示す拡大平面図である。図39は、図37に示されている折線XXXIX’−XXXIX’’、XXXIX’’−XXXIX’’’、及び図38に示されている折線XXXIX−XXXIX’に沿った各断面の展開図である。
この薄膜トランジスタ表示パネルの積層構造は、図29〜図31に示されているものと類似している。その類似した構造については図29〜図31についての上記の説明を援用する。

ゲート線121及び維持電極線131は単一膜であり、好ましくは、比抵抗の低いアルミニウム（Al）や、アルミニウム−ネオジム合金（AlNd）のようなアルミニウム合金から成る。それにより、信号遅延や電圧降下が少ない。
保護膜180は、下部無機膜180pと上部有機膜180qとの二重膜である。それにより、保護膜180の表面が平坦である。その他に、保護膜180が単一膜であっても良い。

図29〜図31に示されている薄膜トランジスタ表示パネルとは異なり、図37〜図39に示されている薄膜トランジスタ表示パネルは、島型真性半導体156a、156b、島型オーミックコンタクト部材166a、166b、及び、補強部材176a、176bを含む。島型真性半導体156a、島型オーミックコンタクト部材166a、及び、補強部材176aは実質的に同一の平面形状であり、その順で維持電極133aの上に積層されている。島型真性半導体156b、島型オーミックコンタクト部材166b、及び、補強部材176bは実質的に同一の平面形状であり、その順で維持電極133bの上に積層されている。各補強部材176a、176bはデータ線171と同一の層に形成されている。補強部材176a、176bは維持電極133a、133bを覆い、それらの腐蝕を防止する。

この薄膜トランジスタ表示パネルの製造方法は、図21〜図27に示されている薄膜トランジスタ表示パネルの製造方法と類似している。従って、この薄膜トランジスタ表示パネルの製造方法については、図21〜図27についての上記の説明を援用する。
但し、ゲート層の信号伝達線125〜128はゲート線121と同じ段階で形成し、データ層の信号伝達線172a〜172cはデータ線171と同じ段階で形成する。また、コンタクトホール142a〜142cの形成には、図14及び図15に示されているコンタクトホール141の形成と同様な方法を使用する。

以上、本発明の好ましい実施形態について詳細に説明した。しかし、本発明の技術的範囲は上記の実施形態に限定されるわけではない。添付の特許請求の範囲で定義されている本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の技術的範囲に属すると解されるべきである。

本発明の第１実施形態による薄膜トランジスタ表示パネルの平面図 図1に示されている折線II−II’、II’−II’’、II’’−II’’’に沿った各断面の展開図 本発明の第２実施形態による薄膜トランジスタ表示パネルの平面図 図3に示されている折線IV−IV’、IV’−IV’’、IV’’−IV’’’に沿った各断面の展開図 本発明の第１実施形態による薄膜トランジスタ表示パネルを製造する方法の第１工程によって形成される中間構造を示す平面図 図5に示されている折線VI−VI’、VI’−VI’’、VI’’−VI’’’に沿った各断面の展開図 本発明の第１実施形態による薄膜トランジスタ表示パネルを製造する方法の第２〜７工程によって形成される中間構造を示す平面図 図7に示されている折線VIII−VIII’、VIII’−VIII’’、VIII’’−VIII’’’に沿った各断面の展開図 本発明の第１実施形態による薄膜トランジスタ表示パネルを製造する方法の第２工程によって形成される中間構造の断面の展開図 本発明の第１実施形態による薄膜トランジスタ表示パネルを製造する方法の第３工程によって形成される中間構造の断面の展開図 本発明の第１実施形態による薄膜トランジスタ表示パネルを製造する方法の第４工程によって形成される中間構造の断面の展開図 本発明の第１実施形態による薄膜トランジスタ表示パネルを製造する方法の第５工程によって形成される中間構造の断面の展開図 本発明の第１実施形態による薄膜トランジスタ表示パネルを製造する方法の第６工程によって形成される中間構造の断面の展開図 本発明の第１実施形態による薄膜トランジスタ表示パネルを製造する方法の第７工程によって形成される中間構造の断面の展開図 本発明の第１実施形態による薄膜トランジスタ表示パネルを製造する方法の第８工程によって形成される中間構造を示す平面図 図10に示されている折線XI−XI’、XI’−XI’’、XI’’−XI’’’に沿った各断面の展開図 本発明の第１実施形態による薄膜トランジスタ表示パネルを製造する方法の第９工程によって形成される中間構造を示す平面図 図12に示されている折線XIII−XIII’、XIII’−XIII’’、XIII’’−XIII’’’に沿った各断面の展開図 本発明の第２実施形態による薄膜トランジスタ表示パネルを製造する方法の第１〜７工程によって形成される中間構造を示す平面図 図14に示されている折線XV−XV’、XV’−XV’’、XV’’−XV’’’に沿った各断面の展開図 本発明の第２実施形態による薄膜トランジスタ表示パネルを製造する方法の第２工程によって形成される中間構造の断面の展開図 本発明の第２実施形態による薄膜トランジスタ表示パネルを製造する方法の第３工程によって形成される中間構造の断面の展開図 本発明の第２実施形態による薄膜トランジスタ表示パネルを製造する方法の第４工程によって形成される中間構造の断面の展開図 本発明の第２実施形態による薄膜トランジスタ表示パネルを製造する方法の第５工程によって形成される中間構造の断面の展開図 本発明の第２実施形態による薄膜トランジスタ表示パネルを製造する方法の第６工程によって形成される中間構造の断面の展開図 本発明の第２実施形態による薄膜トランジスタ表示パネルを製造する方法の第７工程によって形成される中間構造の断面の展開図 本発明の第２実施形態による薄膜トランジスタ表示パネルを製造する方法の第８、９工程によって形成される中間構造を示す平面図 図17に示されている折線XVIII−XVIII’、XVIII’−XVIII’’、XVIII’’−XVIII’’’に沿った各断面の展開図 本発明の第３実施形態による薄膜トランジスタ表示パネルの平面図 図19に示されている折線XX−XX’、XX’−XX’’、XX’’−XX’’’に沿った各断面の展開図 本発明の第３実施形態による薄膜トランジスタ表示パネルを製造する方法の第１工程によって形成される中間構造を示す平面図 図21に示されている折線XXII−XXII’、XXII’−XXII’’、XXII’’−XXII’’’に沿った各断面の展開図 本発明の第３実施形態による薄膜トランジスタ表示パネルを製造する方法の第２〜１０工程によって形成される中間構造を示す平面図 図23に示されている折線XXIV−XXIV’、XXIV’−XXIV’’、XXIV’’−XXIV’’’に沿った各断面の展開図 本発明の第３実施形態による薄膜トランジスタ表示パネルを製造する方法の第２工程によって形成される中間構造の断面の展開図 本発明の第３実施形態による薄膜トランジスタ表示パネルを製造する方法の第３工程によって形成される中間構造の断面の展開図 本発明の第３実施形態による薄膜トランジスタ表示パネルを製造する方法の第４工程によって形成される中間構造の断面の展開図 本発明の第３実施形態による薄膜トランジスタ表示パネルを製造する方法の第５工程によって形成される中間構造の断面の展開図 本発明の第３実施形態による薄膜トランジスタ表示パネルを製造する方法の第６工程によって形成される中間構造の断面の展開図 本発明の第３実施形態による薄膜トランジスタ表示パネルを製造する方法の第７、８工程によって形成される中間構造の断面の展開図 本発明の第３実施形態による薄膜トランジスタ表示パネルを製造する方法の第１１工程によって形成される中間構造を示す平面図 図26に示されている折線XXVII−XXVII’、XXVII’−XXVII’’、XXVII’’−XXVII’’’に沿った各断面の展開図 本発明の第４実施形態による液晶表示装置のブロック図 図28に示されている薄膜トランジスタ表示パネルの一例について、表示領域の一部を示す平面図 図28に示されている薄膜トランジスタ表示パネルの一例について、駆動領域の一部を示す平面図 図29に示されている折線XXXI’−XXXI’’、XXXI’’−XXXI’’’、及び図30に示されている折線XXXI−XXXI’に沿った各断面の展開図 図31に示されている薄膜トランジスタ表示パネルを製造する方法の第１工程によって形成される中間構造の断面の展開図 図31に示されている薄膜トランジスタ表示パネルを製造する方法の第２〜７工程によって形成される中間構造の断面の展開図 図31に示されている薄膜トランジスタ表示パネルを製造する方法の第２工程によって形成される中間構造の断面の展開図 図31に示されている薄膜トランジスタ表示パネルを製造する方法の第３工程によって形成される中間構造の断面の展開図 図31に示されている薄膜トランジスタ表示パネルを製造する方法の第４工程によって形成される中間構造の断面の展開図 図31に示されている薄膜トランジスタ表示パネルを製造する方法の第５工程によって形成される中間構造の断面の展開図 図31に示されている薄膜トランジスタ表示パネルを製造する方法の第６工程によって形成される中間構造の断面の展開図 図31に示されている薄膜トランジスタ表示パネルを製造する方法の第７工程によって形成される中間構造の断面の展開図 図31に示されている薄膜トランジスタ表示パネルを製造する方法の第８工程によって形成される中間構造の断面の展開図 図31に示されている薄膜トランジスタ表示パネルを製造する方法の第９工程によって形成される中間構造の断面の展開図 図28に示されている薄膜トランジスタ表示パネルの他の例について、表示領域の一部を示す平面図 図28に示されている薄膜トランジスタ表示パネルの他の例について、駆動領域の一部を示す平面図 図37に示されている折線XXXIX’−XXXIX’’、XXXIX’’−XXXIX’’’、及び図38に示されているXXXIX−XXXIX’に沿った断面の展開図

符号の説明

60 露光マスク
61 基板
62 不透明部材
81、82 接触補助部材
83 連結橋
110 基板
121 ゲート線
124 ゲート電極
125、126、127、128 ゲート層の信号伝達線
129 ゲートパッド
131 維持電極線
133a、133b 維持電極
140 ゲート絶縁膜
141、142a〜142c、181、182、183a、183b、185 コンタクトホール
150 真性非晶質シリコン層
151、154、156a、156b、158 半導体
160 不純物非晶質シリコン層
161、163、165、166a、166b、168 オーミックコンタクト部材
164 不純物半導体
171 データ線
172a〜172c データ層の信号伝達線
173 ソース電極
174 データ導電体
175 ドレイン電極
176a、176b 補強部材
178 接触媒介部材
179 データパッド
180 保護膜
191 画素電極
400、410 感光膜

Claims (7)

1. 基板、
   前記基板の上に形成されている第１信号線、
   前記第１信号線の上に形成され、前記第１信号線の一部を露出させる第１コンタクトホール、を含むゲート絶縁膜、
   前記ゲート絶縁膜の上に形成され、前記第１コンタクトホールを通じて前記第１信号線に接続されている導電体、
   前記ゲート絶縁膜の上に形成されている第１半導体、
   前記第１半導体の上に形成されている第２信号線、
   前記第１半導体の上に、前記第２信号線から離されて形成されているドレイン電極、
   前記第２信号線、前記ドレイン電極、及び前記導電体の上に形成され、前記ドレイン電極を露出させる第２コンタクトホール、及び、前記導電体の一部を露出させる第３コンタクトホールを含む保護膜、
   前記保護膜の上に形成され、前記第２コンタクトホールを通じて前記ドレイン電極に接続されている画素電極、
   前記保護膜の上に形成され、前記第３コンタクトホールを通じて前記導電体に接続されている接触補助部材、並びに、
   前記第１信号線の露出部分と前記導電体との間に形成されている第２半導体、
   を有し、
   前記第１信号線が、前記ゲート絶縁膜を隔てて前記第１半導体に対向するゲート電極を含み、
   前記第２半導体が前記第１コンタクトホールの上に第４コンタクトホールを含み、
   前記導電体が前記第１コンタクトホールと前記第４コンタクトホールとを通じて前記第１信号線に接続され、
   前記第２半導体の平面形状が前記導電体の平面形状と実質的に同一であることを特徴とする薄膜トランジスタ表示パネル。
2. 前記ゲート絶縁膜の下に形成され、前記ゲート絶縁膜を隔てて前記第１半導体と対向するゲート電極、を含む第３信号線、及び、
   前記導電体と前記第３信号線とに接続されているゲート駆動回路、
   を更に有する、請求項１に記載の薄膜トランジスタ表示パネル。
3. 前記第１半導体が前記第２信号線と前記ドレイン電極とに沿って延び、
   前記第２信号線と前記ドレイン電極との平面形状が、それらの下に位置する前記第１半導体の部分の平面形状と実質的に同一である、
   請求項１に記載の薄膜トランジスタ表示パネル。
4. 前記第１信号線と同一の層に形成され、前記画素電極に重なっている維持電極、及び、
   前記ゲート絶縁膜を隔てて前記維持電極に対向している第３半導体、
   を更に有する、請求項１に記載の薄膜トランジスタ表示パネル。
5. 前記第１信号線が、アルミニウムまたはアルミニウム合金から成る第１導電膜、を含む、請求項１に記載の薄膜トランジスタ表示パネル。
6. 前記第１信号線が、前記第１導電膜の下に、クロム、モリブデン、クロム合金、またはモリブデン合金から成る第２導電膜、を更に含む、請求項５に記載の薄膜トランジスタ表示パネル。
7. 前記第１コンタクトホールからは前記第１信号線の端部が露出している、請求項１に記載の薄膜トランジスタ表示パネル。
   

Images