TWI583118B - Rectifier, alternator and power conversion device - Google Patents

Rectifier, alternator and power conversion device Download PDF

Info

Publication number
TWI583118B
TWI583118B TW103142188A TW103142188A TWI583118B TW I583118 B TWI583118 B TW I583118B TW 103142188 A TW103142188 A TW 103142188A TW 103142188 A TW103142188 A TW 103142188A TW I583118 B TWI583118 B TW I583118B
Authority
TW
Taiwan
Prior art keywords
mosfet
gate
rectifier
voltage
circuit
Prior art date
Application number
TW103142188A
Other languages
English (en)
Other versions
TW201541847A (zh
Inventor
Tetsuya Ishimaru
Kohhei ONDA
Junichi Sakano
Mutsuhiro Mori
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of TW201541847A publication Critical patent/TW201541847A/zh
Application granted granted Critical
Publication of TWI583118B publication Critical patent/TWI583118B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H02M7/2195—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration the switches being synchronously commutated at the same frequency of the AC input voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0029—Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Power Conversion In General (AREA)
  • Control Of Eletrric Generators (AREA)

Description

整流裝置、交流發電機及電力轉換裝置
本發明，係關於自主式的同步整流MOSFET(Metal Oxide Semiconductor Field Effect Transistor)之整流裝置、採用此整流裝置的交流發電機及電力轉換裝置。
於在汽車進行發電之交流發電機，係在整流元件方面採用二極體至今。二極體係廉價，惟有順向電壓降，損失為大。相對於此，近年來係代替二極體，開始使用MOSFET作為交流發電機用之整流元件。將MOSFET同步整流，使得無順向電壓降，順向電流從0V上升，可實現損失少之整流元件。
電源裝置，係交流電力之頻率為固定。因此，在電源裝置的整流元件方面採用MOSFET之情況下，亦可予以同步於時鐘而進行MOSFET之導通/關斷控制。然而，交流發電機，係以線圈所發電之交流電力的頻率非固定。因此，在交流發電機的整流元件方面採用MOSFET之情況下，並非如在電源裝置等作使用之情況單 予以同步於時鐘，而係需要予以同步於該一時的頻率而進行MOSFET之導通/關斷控制。
所以，雖可考慮採用霍耳元件對於馬達之位置作檢知而進行MOSFET之控制的方式，惟需要霍耳元件，故無法就這樣置換原狀之整流元件，需要大幅變更交流發電機。
於專利文獻1之請求項1，係記載「一種整流器電路，特徵在於：具備陰極端子(K1)、陽極端子(A1)及設於前述陰極端子與前述陽極端子之間的電子電路，於該電子電路，係包含編入反向二極體(Inversdiode)(D6)之MOS電晶體(T1)、電容器(C1)及差動放大器(T2、T3、R1、R2、R3)。」。於專利文獻1之段落0018，係記載「整流器電路的陰極端子K1之電位比整流器電路的陽極端子A1之電位處於正的極性，該電位差超過依齊納二極體D4而設定之值時，由電晶體T4、T5所成之電流放大級的輸入側之電位會被予以上升。藉此，MOS電晶體T1之閘源極間的電壓亦上升，使得電流會於MOS電晶體T1之汲極與源極之間流通。」。在此，係採取將記載於專利文獻1之方式稱作自主式。
自主式的同步整流MOSFET，係不需要霍耳元件等之感測器，一般而言控制電路亦簡單，故可將交流發電機的整流部構成為廉價。
於專利文獻2之段落0013，係記載「在接通的過渡期間之前半階段，係電壓驅動型元件的閘極電壓之 上升速度相對上高速化，在接通的過渡期間之後半階段，係電壓驅動型元件的閘極電壓之上升速度相對上低速化。藉此，電壓驅動型元件接通時之切換特性下的取捨關係受到改善。」。在此效果方面於段落0029，係記載「電晶體Tr1接通時之汲極電流的突波及汲極電流之振盪(ringing)現象受抑。」。
作為專利文獻2之課題的振盪現象，係指於切換元件之導通與關斷的切換時發生之振盪。振盪，係於高速切換時因電感或基板之寄生電容等而發生的現象。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本發明專利公表2011-507468號公報
〔專利文獻2〕日本發明專利公開2012-147591號公報
於上述之自主式的同步整流MOSFET雖有可廉價提供整流元件之優點，惟有容易引起重複MOSFET之導通/關斷之誤判的顫動(chattering)，容易因雜訊引起MOSFET之導通/關斷的故障等問題。
在自主式的同步整流MOSFET，係基於 MOSFET之源極/汲極間的電壓而進行MOSFET之導通/關斷的判定，且，整流電流亦流於MOSFET之內置二極體，於電流流通於MOSFET之狀態與電流流通於內置二極體的狀態作切換時MOSFET之源極/汲極間的電壓會大幅變動，故發生重複MOSFET之導通/關斷之誤判的顫動。此外，為了基於MOSFET之源極/汲極間的電壓而進行MOSFET之導通/關斷的判定，使得雜訊附在連接於MOSFET之源極的配線或連接於汲極之配線時，因該雜訊致使MOSFET之源極/汲極間的電壓變動，MOSFET引起導通/關斷之故障。
於交流發電機使用自主式的同步整流MOSFET之情況下，必須以寬的溫度範圍、寬的發電交流電力之頻率、寬的輸出電流、變動之電池電壓等條件，正確進行自主式的控制。於如此之寬的條件，難以進行同樣之自主式的控制。此外，交流發電機的發電交流電力之頻率，係不僅範圍為寬，低至數十Hz~數kHz程度。發電交流電力之頻率為低時，源極/汲極間的電壓之時間變化變慢，於導通或關斷之切換需要時間，故容易發生上述顫動。
另外，專利文獻2，係如記載於第1實施形態(段落0029及圖3)，揭露「接通的過渡期間之前半階段下的閘極電壓之上升速度會相對上高速化，接通的過渡期間之後半階段下的閘極電壓之上升速度會相對上低速化。」構成者。為此，例如暫時，採取使關斷之過渡期間 於前半/後半保持同時快的構成，則應認為有使得結合前半與後半之接通的速度會比結合前半與後半之關斷的速度還慢之情況，故乍看之下，將MOSFET之閘極導通的速度比關斷之速度還慢的構成看似已揭露於同文獻。
然而，專利文獻2之課題，係如記載於段落0012，在於「即使在電壓驅動型元件的接通或關斷之過渡期間高速化的情況下，仍改善切換特性之取捨關係」。亦即，記載於專利文獻2之發明，係以切換動作為高速作為前提。上述之取捨關係，係如記載於專利文獻2之段落0006，指切換損失與突波之關係及切換損失與振盪的關係。使接通之速度變慢從而改善的突波及振盪，係於切換之速度快的情況下尤其成為課題者。此外，專利文獻2，係一概未揭露以基於MOSFET之源極/汲極間的電壓而進行MOSFET之導通/關斷的判定之「自主式」作為構成要素的發明。
另一方面，本發明解決之顫動抑制，係如使用於交流發電機時，於切換之速度慢的情況下尤其成為課題者。此外，本發明作為目的之顫動抑制或雜訊施加時的貫通電流之抑止，係因進行自主式的控制而產生之解決課題。因此，應留意記載於專利文獻2之發明，係非以本發明作為目的之顫動抑制、或雜訊施加時的貫通電流之抑止作為解決課題者，記載於專利文獻2之發明與本案所請發明，係徹底不同的發明。
本發明，係以提供可防止顫動，防止因雜訊 施加時的故障使得貫通電流流通之自主式的同步整流MOSFET之整流裝置、採用此整流裝置的交流發電機及電力轉換裝置作為課題。
為了解決上述之課題，第1發明之整流裝置，係具備：進行同步整流之整流MOSFET；輸入前述整流MOSFET的一對之主端子間的電壓，基於所輸入的前述一對之主端子間的電壓而判定前述整流MOSFET之導通/關斷之判定電路；及依前述判定電路之判定結果而進行前述整流MOSFET之閘極的導通/關斷，以於將前述整流MOSFET導通時閘極電壓之升壓所需的時間成為比於關斷前述整流MOSFET時閘極電壓之降壓所需的時間還長之方式而構成的閘極驅動電路。
第2發明之交流發電機，係具備：直流端子連接於電池，交流端子連接於交流電源之橋式整流電路；及分別連接於前述整流電路的高側及低側之前述整流裝置。
第3發明之電力轉換裝置，係具備：直流端子連接於蓄能部，交流端子連接於交流電源之橋式整流電路；及分別連接於前述整流電路的高側及低側之前述整流裝置。
就其他手段，係在實施方式之中作說明。
依本發明，即可提供防止顫動，防止因雜訊施加時的故障使得貫通電流流通之自主式的同步整流MOSFET之整流裝置、採用此整流裝置之交流發電機及電力轉換裝置。
101‧‧‧整流MOSFET
102‧‧‧內置二極體
103‧‧‧判定電路
105‧‧‧閘極驅動電路
106‧‧‧二極體
107‧‧‧電容器
108‧‧‧控制IC
109‧‧‧轉子線圈
110uv、110vw、110wu‧‧‧定子線圈
111‧‧‧電池
122uv、122vw、122wu‧‧‧交流電源
123‧‧‧平滑電容器
124‧‧‧直流負載
130‧‧‧整流電路
132‧‧‧整流裝置
140‧‧‧交流發電機
141‧‧‧電力轉換裝置
150、150c、152c、154c‧‧‧高側P型MOSFET
151、151c、153c、155c‧‧‧低側N型MOSFET
156‧‧‧定電流電路
157‧‧‧二極體
161‧‧‧CMOS緩衝器(第1之CMOS緩衝器)
162‧‧‧CMOS緩衝器(第2之CMOS緩衝器)
163‧‧‧CMOS緩衝器(第3之CMOS緩衝器)
164‧‧‧CMOS反相器
Idl、Idh‧‧‧汲極電流
Id‧‧‧汲極電流(整流電流)
Ig‧‧‧閘極電流
IN+‧‧‧非反相輸入端子
IN-‧‧‧反相輸入端子
Vds‧‧‧汲極/源極間電壓
Vgs、VgsH、VgsL‧‧‧閘極電壓
Nu、Nv、Nw‧‧‧節點(交流端子)
Np、Nn‧‧‧節點(直流端子)
TH‧‧‧正極側主端子(一對之主端子之中的一方)
TL‧‧‧負極側主端子(一對之主端子之中的另一方)
CC1~CC7‧‧‧定電流電路
TR1~TR3‧‧‧N型雙極性電晶體
D1~D3‧‧‧二極體
31‧‧‧N型MOSFET
OUT‧‧‧輸出端子
GND‧‧‧接地端子
VCC‧‧‧電源電壓端子
Vcomp‧‧‧比較信號
〔圖1〕就採用自主式的整流裝置之交流發電機的示意構成作繪示之電路圖。
〔圖2〕就第1實施形態下之自主式的同步整流MOSFET之整流裝置作繪示的電路圖。
〔圖3〕就第1實施形態之變化例的自主式同步整流MOSFET之整流裝置作繪示的圖。
〔圖4〕就第1實施形態下之整流裝置的各部波形作繪示之圖表(其1)。
〔圖5〕就第1實施形態下之整流裝置的各部波形作繪示之圖表(其2)。
〔圖6〕就流於第1實施形態下之整流裝置的貫通電流作繪示之圖表。
〔圖7〕就第1實施形態下之整流裝置的判定電路之變化例(A)、(B)作繪示的電路圖。
〔圖8〕就第1實施形態下之整流裝置的判定電路之變化例(C)、(D)作繪示的電路圖。
〔圖9〕第1實施形態下之整流裝置的變化例(C)之判定電路的配置圖。
〔圖10〕就第2實施形態下之自主式的同步整流MOSFET之整流裝置作繪示的電路圖。
〔圖11〕就第3實施形態下之自主式的同步整流MOSFET之整流裝置作繪示的電路圖。
〔圖12〕就第4實施形態下之自主式的同步整流MOSFET之整流裝置作繪示的電路圖。
〔圖13〕就第4實施形態下之閘極驅動器的通道長與通道寬作繪示之配置圖。
〔圖14〕就第4實施形態之變化例的自主式之同步整流MOSFET的整流裝置作繪示之電路圖。
〔圖15〕就第4實施形態之變化例的閘極驅動器之通道長與通道寬作繪示的配置圖。
〔圖16〕就採用自主式的整流裝置之電力轉換裝置的示意構成作繪示之電路圖。
〔圖17〕就第1比較例下之自主式的同步整流MOSFET之整流裝置作繪示的電路圖。
〔圖18〕就第1比較例下之整流裝置的各部波形作繪示之圖表(其1)。
〔圖19〕就第1比較例下之整流裝置的各部波形作繪示之圖表(其2)。
〔圖20〕就第2比較例下之自主式的同步整流MOSFET之整流裝置作繪示的電路圖。
〔圖21〕就第2比較例下之整流裝置的各部波形作繪示之圖表。
本發明之發明人們，係發現於自主式的同步整流MOSFET之整流裝置，編入將MOSFET之閘極導通之速度比關斷的速度還慢等構成，因而獲得顫動抑制及雜訊故障防止等效果者。
以下，基於圖式詳細說明本發明的實施形態。另外，於供以說明實施形態用之各圖具有相同功能者係附加相同的符號，其重複之說明係酌情省略。此外，在以下的實施形態之說明，係除非特別必要之時以外係不重複相同或同樣的部分之說明而酌情省略。
圖1，係就採用自主式的整流裝置之交流發電機的示意構成作繪示之電路圖。此交流發電機的構成，係於比較例及各實施形態共通。
如圖1所示，採用自主式的同步整流MOSFET之整流裝置132的交流發電機140，係具備包含轉子線圈109及定子線圈110uv、110vw、110wu而構成之發電部、及整流電路130。
發電部，係包含轉子線圈109、及△接線之3個定子線圈110uv、110vw、110wu而構成。從接線定子線圈110wu、110uv之節點引出U相131u的中點配線。從接線定子線圈110uv、110vw之節點引出V相131v的中點配 線。從接線定子線圈110vw、110wu之節點引出W相131w的中點配線。另外，各定子線圈110uv、110vw、110wu之接線，係亦可代替△接線而採取Y接線，不作限定。
整流電路130，係包含U相131u、V相131v、及W相131w而構成，將節點Nu、Nv、Nw間之三相交流整流成直流而流至節點Np、Nn間(直流端子間)者。U相131u的中點配線之節點Nu，係於高側連接整流裝置132uh，於低側連接整流裝置132ul。V相131v的中點配線之節點Nv，係於高側連接整流裝置132vh，於低側連接整流裝置132vl。W相131w的中點配線之節點Nw，係於高側連接整流裝置132wh，於低側連接整流裝置132wl。高側之整流裝置132uh、132vh、132wh，係通過直流之正極側的節點Np而連接著電池111(蓄能部)之正極側端子。低側之整流裝置132ul、132vl、132wl，係通過直流之負極側的節點Nn，而連接著電池111之負極側端子。
電池111(蓄能部)，係例如車載用電池，其運作範圍係例如10.8V至14V程度。
U相131u的高側之整流裝置132uh，係包含整流MOSFET101uh、內置二極體102uh、控制IC(Integrated Circuit)108uh、及電容器107uh而構成。U相131u的低側之整流裝置132ul，係同樣包含整流MOSFFT101ul、內置二極體102ul、控制IC108ul、及電 容器107ul而構成。
V相131v的高側之整流裝置132vh，係包含整流MOSFET101vh、內置二極體102vh、控制IC108vh、及電容器107vh而構成。V相131v的低側之整流裝置132vl，係同樣包含整流MOSFET101vl、內置二極體102vl、控制IC108vl、及電容器107vl而構成。
W相131w的高側之整流裝置132wh，係包含整流MOSFET101wh、內置二極體102wh、控制IC108wh、及電容器107wh而構成。W相131w的低側之整流裝置132wl，係同樣包含整流MOSFET101wl、內置二極體102wl、控制IC108wl、及電容器107wl而構成。
另外，各相的低側之整流裝置132ul、132vl、132wl，係從外部往控制IC108ul、108vl、108wl之電源供給為易，故不使用電容器107ul、107vl、107wl，採取來自外部之電源供給亦可。
以下，於不特別區別各整流裝置132uh~132wl時，係在比較例記載為整流裝置132y、132z，在各實施形態係記載為整流裝置132、132a~132c。
於不特別區別各控制IC108uh~108wl時，係在比較例記載為控制IC108y、108z，在各實施形態係記載為控制IC108、108a~108c。
於不特別區別各整流MOSFET101uh~101wl時，係單記載為整流MOSFET101。於不特別區別各內置二極體102uh~102wl時，係單記載成內置二極體102。於不特別 區別各電容器107uh~107wl時，係單記載為電容器107。
圖17，係就第1比較例下之自主式的同步整流MOSFET之整流裝置132y作繪示的電路圖。
如圖17所示，整流裝置132y，係包含整流MOSFET101、內置於整流MOSFET101的晶片之內置二極體102、判定電路103、閘極驅動電路105y、二極體106、及電容器107而構成。整流裝置132y，係使電流從負極側主端子TL流至正極側主端子TH者。
整流MOSFET101，係使交流發電機140之發電部所發電的大電流流動，故使用電力MOSFET。整流MOSFET101，係進行同步整流者。整流MOSFET101，係汲極連接於正極側主端子TH，源極連接於負極側主端子TL。藉此整流MOSFET101的內置二極體102，係陽極連接於負極側主端子TL，陰極連接於正極側主端子TH。
判定電路103，係非反相輸入端子IN+連接於整流MOSFET101的汲極，反相輸入端子IN-連接於整流MOSFET101的源極。判定電路103之輸出端子OUT，係連接於閘極驅動電路105y的輸入端子。從判定電路103之輸出端子OUT，係輸出比較信號Vcomp。判定電路103，係可為具有一般性功能之比較器，係根據非反相輸入端子IN+的電壓Vin+與反相輸入端子IN-的電壓Vin-而生成比較信號Vcomp者。藉此判定電路103，係輸出負極側主端子TL之源極電壓Vs與正極側主端子TH的汲極電 壓Vd之比較結果。判定電路103，係性能上高準確度者為理想。
二極體106，係連接成從正極側主端子TH往電容器107之正極側端子的朝向方向。電容器107之正極側端子，係連接於判定電路103與閘極驅動電路105y的電源電壓端子VCC，供應直流電力。
閘極驅動電路105y的輸出端子，係連接於整流MOSFET101的閘極。閘極驅動電路105y，係輸出閘極電壓Vgs。閘極驅動電路105y，係包含CMOS(Complementary MOS)緩衝器161y而構成。CMOS緩衝器161y，係包含串聯連接高側P型MOSFET150、及低側N型MOSFET151之電路而構成。
控制IC108y，係包含判定電路103、閘極驅動電路105y、及二極體106而構成。
電容器107，係供應供以驅動控制IC108y用之電源者。將電容器107用於電源，使得整流裝置132y之端子數係成為2個，可與用於交流發電機140之歷來的整流二極體之端子予以具有互換性。藉此，可將歷來的整流二極體置換成整流裝置132y，而提升交流發電機140之性能。
示於圖1的交流發電機140之各相的高側，係整流裝置132y之正極側主端子TH通過節點Np而連接於電池111之正極側端子。整流裝置132y之負極側主端子TL連接於作為各相的中點配線之節點Nu、Nv、Nw。
各相之低側，係整流裝置132y之正極側主端子TH連接於作為各相的中點配線之節點Nu、Nv、Nw。整流裝置132y之負極側主端子TL通過節點Nn而連接於電池111之負極側端子。
圖18(a)~(e)，係就第1比較例下之整流裝置的各部波形作繪示之圖表(其1)。圖18(a)~(e)之橫軸，係表示共通於各圖表之時間。
圖18，係就用於U相131u之低側的整流裝置132ul之電壓及電流的波形，於低側之整流MOSFET101ul導通之期間加上前後的期間而繪示。以下，整流裝置132ul，係有時單記載為整流裝置132y。整流MOSFET101ul，係有時單記載為整流MOSFET101。
圖18(a)，係繪示整流MOSFET101的汲極/源極間電壓Vds之圖表。汲極/源極間電壓Vds，係與施加於判定電路103之非反相輸入端子IN+與反相輸入端子IN-之間的電壓相同。判定電路103之非反相輸入端子IN+，係連接於正極側主端子TH，被施加汲極電壓Vd。判定電路103之反相輸入端子IN-，係連接於負極側主端子TL，被施加源極電壓Vs。
圖18(b)，係就判定電路103所輸出之比較信號Vcomp作繪示之圖表。
圖18(c)，係就整流MOSFET101的閘極電壓Vgs作繪示之圖表。閘極電壓Vgs，亦係閘極驅動電路105y的最終級之CMOS緩衝器161y的輸出電壓。
圖18(d)，係就從閘極驅動電路105y流向整流MOSFET101的閘極之閘極電流Ig作繪示的圖表。
圖18(e)，係就整流MOSFET101的汲極電流Id作繪示之圖表。此汲極電流Id，係整流電流。
於圖18(a)~(e)，係就用於U相131u之低側的整流裝置132ul之電壓及電流的波形作繪示，用於U相131u之高側的整流裝置132uh之電壓及電流的波形，以整流元件之負極側主端子TL為基準時亦成為相同的波形。於V相131v和W相131w之低側和高側所用的各整流裝置132y亦同。
使用採用第1比較例之自主式的同步整流MOSFET之整流裝置132y的整流電路之電壓及電流的波形，而就自主式的同步整流MOSFET之整流裝置132y的整流動作、及其課題作說明。
採取在第1比較例之自主式的同步整流MOSFET之整流裝置132y所使用的控制IC108y，最終級之CMOS緩衝器161y，通道長係相同，高側P型MOSFET150之通道寬為低側N型MOSFET151之通道寬的2倍，飽和電流在兩者成為同等之構成。
圖18(a)~(e)、圖19(a)~(e)，係將整流MOSFET101關斷之時機不同。圖18(a)~(e)，係就在整流MOSFET101的汲極電壓Vd超過源極電壓Vs後使整流MOSFET101為關斷之情況作繪示。圖19(a)~(e)，係關斷的時機提早而於整流MOSFET101的汲極電 壓Vd超過源極電壓Vs前將整流MOSFET101關斷之情況的波形。
基於圖18(a)~(e)，而說明自主式的同步整流MOSFET之整流動作。
在交流發電機140之發電，係轉子線圈109在定子線圈110uv、110vw、110wu之中作旋轉從而進行。此時，於各相之線圈係產生交流電力，因該交流電力使得各相的中點配線之電壓週期性向上下。
中點配線的電壓，係與低側的整流元件之正極側主端子TH的電壓相等，與判定電路103之非反相輸入端子IN+的電壓Vin+相等。
電池111之負極側端子的電壓，係與低側的整流元件之負極側主端子TL的電壓相等，與判定電路103之反相輸入端子IN-的電壓Vin-相等。
於時刻t11，中點配線的電壓低於電池111之負極側端子的電壓。亦即，如圖18(a)所示，施加於判定電路103之非反相輸入端子IN+與反相輸入端子IN-之間的汲極/源極間電壓Vds成為負。如圖18(b)所示，判定電路103之比較信號Vcomp，係從H準位變化成L準位。
判定電路103之比較信號Vcomp輸入至閘極驅動電路105y，順著CMOS緩衝器161y等而輸出。藉此，如圖18(c)所示，閘極電壓Vgs係升壓。汲極電流Idh通過最終級的CMOS緩衝器161y等之高側P型MOSFET150而流動，如圖18(d)所示，閘極電流Ig流於正向。由於 此閘極電流Ig，如圖18(c)所示，整流MOSFET101的閘極電壓Vgs係升壓。閘極電壓Vgs上升時，整流MOSFET101成為導通狀態，如圖18(e)所示，汲極電流Id流動而開始整流。此後時刻t11~t12之間，比較信號Vcomp係顫動。
於時刻t12，比較信號Vcomp係在L準位穩定，顫動係結束。之後，中點配線的電壓，係下降後轉成上升。
於時刻t13，中點配線的電壓，係超過電池111之負極側端子的電壓。判定電路103之非反相輸入端子IN+的電壓Vin+超過反相輸入端子IN-的電壓Vin-。如圖18(a)所示，汲極/源極間電壓Vds成為負。藉此，如圖18(b)所示，判定電路103所輸出之比較信號Vcomp，係從L準位變化成H準位。
判定電路103所輸出之比較信號Vcomp輸入至閘極驅動電路105，順著CMOS緩衝器161y等而輸出。藉此，如圖18(c)所示，閘極電壓Vgs係降壓。汲極電流Idl通過最終級的CMOS緩衝器161y等之低側N型MOSFET151而流動，如圖18(d)所示，閘極電流Ig流於逆向。由於此閘極電流Ig，如圖18(c)所示，閘極電壓Vgs係降壓。閘極電壓Vgs下降時，整流MOSFET101係成為關斷狀態，如圖18(e)所示，汲極電流Id係變不流動，該週期下之整流動作結束。
接著，說明第1比較例之自主式的同步整流MOSFET之課題。
於時刻t11，開始整流動作時，於整流MOSFET101的汲極電壓Vd低於源極電壓Vs後，判定電路103與閘極驅動電路105y運作。在作為整流電流之汲極電流Id開始流動之時點，整流MOSFET101係關斷狀態，最初於內置二極體102整流電流流動。整流裝置132y之導通電壓，係正極側主端子TH與負極側主端子TL之間的電壓，於此出現取決於高電阻的內置二極體102之大的電壓。
之後，控制IC108y運作使得整流MOSFET101成為導通狀態時，整流電流係流過低電阻的整流MOSFET101。整流裝置132y之導通電壓，係往取決於整流MOSFET101的低導通電阻之電壓而急劇變小。整流裝置132y之導通電壓變小，故再度符合整流MOSFET101關斷之判定基準使得整流MOSFET101係成為關斷狀態。整流MOSFET101關斷，故於內置二極體102電流流過，整流裝置132y之導通電壓係成為取決於內置二極體102之大的電壓。如此，整流裝置132y，係重複導通與關斷的判定，而引起示於圖18(a)~(d)之時刻t11~t12的顫動。亦即，示於圖18(b)的判定電路103之比較信號Vcomp重複H準位與L準位，因此使得示於圖18(c)之整流MOSFET101的閘極電壓Vgs振盪。其結果，示於圖18(d)之整流MOSFET101的閘極電流Ig亦振盪。
示於圖18(a)之整流MOSFET101的汲極/源極間 電壓Vds，亦由於整流電流交互流過整流MOSFET101與內置二極體102而振盪。
於時刻t13結束整流動作時，係從整流MOSFET101的汲極電壓Vd超過源極電壓Vs起判定電路103、閘極驅動電路105y運作，故從整流電流結束流動起整流MOSFET101關斷。因此，無電流流過內置二極體102使得整流元件之導通電壓急增的情形，如時刻t11~t12之顫動係不會發生。
然而，關斷的判定之時機，係有時因溫度、發電的交流電力之頻率、或電池電壓改變而提早，於該時，係如同示於時刻t11~t12之整流動作的開始時，發生顫動。圖19(a)~(e)，係就如此之情況作繪示的圖表。
圖19(a)~(e)，係就第1比較例下之整流裝置的各部波形作繪示之圖表(其2)。圖19(a)~(e)之各圖表的縱軸與橫軸，係如同圖18(a)~(e)之各圖表的縱軸與橫軸。
時刻t21、t22的運作，係如同示於圖19(a)~(e)之時刻t11、t12的運作。
於時刻t23，即使在將整流MOSFET101關斷之時點，整流電流，係仍通過內置二極體102而持續流動。整流裝置132y之導通電壓，係取決於整流MOSFET101的低導通電阻之小的電壓，惟往取決於內置二極體102之大的電壓而急劇變化。整流裝置132y之導通電壓變大時符合整流MOSFET101導通的判定基準使得整流 MOSFET101係成為導通狀態，於整流MOSFET101電流流過。整流裝置132y之導通電壓，係變成取決於整流MOSFET101的低導通電阻之小的電壓，再度整流MOSFET101係關斷。重複此導通與關斷的判定，而引起顫動。
於時刻t24，示於圖19(a)之汲極/源極間電壓Vds成為充分大時，整流裝置132y之導通電壓成為充分小，顫動結束。
自主式的同步整流MOSFET之整流裝置132y，係依整流MOSFET101的汲極/源極間電壓Vds而進行導通/關斷的判定。在時刻t21~t22或時刻t23~t24之顫動現象，係整流電流的流動目的地在整流MOSFET101與內置二極體102之間切換因而發生。
顫動所致的問題點，係在於整流MOSFET101的閘極電壓Vgs會振盪。整流MOSFET101的閘極電壓Vgs振盪時，使用於閘極的充電之電荷變多，多餘消耗扮演閘極驅動電路105y的電源之角色的電容器107之電荷。過於消耗電容器107之電荷使得電壓過度下降時，控制IC108y會無法正常運作。要在即使整流MOSFET101的閘極電壓Vgs振盪之情況下仍使控制IC108y正常運作，係需要增加電容器107之電容，惟電容器107之尺寸變大，價格亦變高。為了使整流裝置132y為低面積且低成本，係需要使電容器107低電容化，顫動係不被容許。
顫動所致的另1個問題，係雜訊。有時汲極/源極間 電壓Vds及汲極電流Id的振盪成為雜訊源，影響波及周邊的機器。
圖20，係就第2比較例下之自主式的同步整流MOSFET之整流裝置132z作繪示的電路圖。於與示於圖14的第1比較例之整流裝置132y相同的要素係賦予相同的符號。
如圖20所示，第2比較例之整流裝置132z，係包含與示於圖17之第1比較例係不同的控制IC108z而構成。第2比較例之控制IC108z，係與示於圖17之第1比較例係有異，於判定電路103設有遲滯。
另外，第2比較例之控制IC108z，係如同第1比較例之控制IC108y而構成。第2比較例之CMOS緩衝器161z，係如同第1比較例之CMOS緩衝器161y而構成。
於判定電路103之非反相輸入端子IN+與電源電壓端子VCC之間連接著電阻165。於判定電路103之輸出端子OUT，係連接著CMOS反相器164，透過電阻166而反饋於反相輸入端子IN-。反相輸入端子IN-，係透過電阻167而連接於負極側主端子TL。
遲滯電壓，係取決於電阻166之電阻值、及流過此電阻166之電流值。電阻165，係用於將配合關斷之時機的判定電路103之非反相輸入端子IN+的電壓Vin+提升僅遲滯電壓之程度。
圖21(a)~(e)，係就第2比較例下之整流裝置132z的各部波形作繪示之圖表。圖21(a)~ (e)之各圖表的縱軸與橫軸，係如同圖18(a)~(e)之各圖表的縱軸與橫軸。圖21(a)之粗虛線，係表示判定電路103之比較電壓。
如見於圖21(a)之波形，判定電路103之非反相輸入端子IN+的電壓Vin+低於反相輸入端子IN-的電壓Vin-時，判定電路103判定為將整流MOSFET101導通。藉此，反相輸入端子IN-的電壓Vin-升壓僅遲滯電壓之程度，比較電壓亦升壓。
判定電路103之非反相輸入端子IN+的電壓Vin+超過反相輸入端子IN-的電壓Vin-時，判定電路103判定為將整流MOSFET101關斷。藉此，予以升壓僅遲滯電壓之程度的反相輸入端子IN-的電壓Vin-降壓，比較電壓亦降壓。
判定電路103之非反相輸入端子IN+的電壓Vin+，係為了配合關斷之時機，而升壓僅遲滯電壓之程度。判定電路103，係於整流MOSFET101導通後使反相輸入端子IN-的電壓Vin-升壓，從而抑制關斷而防止顫動。判定電路103，係於整流MOSFET101關斷後使反相輸入端子IN-的電壓Vin-降壓，從而抑制導通而防止顫動。
遲滯電壓，係為了設成於整流動作結束之關斷時不引起顫動，需要於內置二極體102設成大於導通電壓，具體而言係設定成0.8V以上。
在第2比較例之整流裝置132z，係整流動作 結束時，若將整流MOSFET101暫時關斷則關斷狀態會繼續，將整流MOSFET101關斷後的整流電流係流於內置二極體102。將整流MOSFET101關斷之時機為早時有時流過相當於整流之峰值電流的數十%之大電流。
每次整流裝置132z重複整流動作於內置二極體102流過大電流。如此之內置二極體102的通電所致之損失的增大與發熱量之增大會成為問題。
此外，在第2比較例之整流裝置132z，係開始整流動作時，將整流MOSFET101導通之時機慢僅遲滯電壓之程度。為此，於整流MOSFET101導通前大電流流過內置二極體102時，與整流動作之結束時相同，內置二極體102的通電所致之損失的增大與發熱量之增大可能成為問題。
再者在第2比較例之整流裝置132z，係於雜訊施加時整流MOSFET101成為關斷狀態使得防止貫通電流流過高側與低側之整流裝置132z的效果係無法獲得。另外，在第2比較例之整流裝置132z，係一般而言增加實現遲滯之電路使得電路的消耗電流增加，不得不將電容器107之電容至該程度。
圖2，係就第1實施形態下之自主式的同步整流MOSFET之整流裝置作繪示的電路圖。
如圖2所示，第1實施形態下之自主式的同步整流MOSFET之整流裝置132，係包含正極側主端子TH與負極側主端子TL之2個端子、整流MOSFET101、內置於整 流MOSFET101的晶片之內置二極體102、判定電路103、閘極驅動電路105、二極體106、及電容器107而構成。
整流MOSFET101，係使交流發電機140之發電部所發電的大電流流動，故使用電力MOSFET。整流MOSFET101，係進行同步整流者。整流MOSFET101，係汲極連接於正極側主端子TH，源極連接於負極側主端子TL。藉此整流MOSFET101的內置二極體102，係陽極連接於負極側主端子TL，陰極連接於正極側主端子TH。
判定電路103，係非反相輸入端子IN+連接於整流MOSFET101的汲極，反相輸入端子IN-直接連接於整流MOSFET101的源極。判定電路103之輸出端子OUT，係連接於閘極驅動電路105的輸入端子。從判定電路103之輸出端子OUT，係輸出比較信號Vcomp。判定電路103，係生成直接比較非反相輸入端子IN+與反相輸入端子IN-而判定之比較信號Vcomp者。判定電路103，係輸出負極側主端子TL之源極電壓Vs與正極側主端子TH的汲極電壓Vd之比較結果。判定電路103之性能，係高準確度為理想。
二極體106，係連接成從正極側主端子TH往電容器107之正極側端子的朝向方向。電容器107之正極側端子，係連接於判定電路103與閘極驅動電路105y的電源電壓端子VCC，供應直流電力。
閘極驅動電路105的輸出端子，係連接於整 流MOSFET101的閘極。閘極驅動電路105，係輸出閘極電壓Vgs。閘極驅動電路105，係包含1個或複數個CMOS緩衝器而構成。在此，係圖示最終級的CMOS緩衝器161。
最終級的CMOS緩衝器161(第1之CMOS緩衝器)，係包含定電流電路156、高側P型MOSFET150、及低側N型MOSFET151串聯連接之電路而構成。最終級之CMOS緩衝器161，係高側P型MOSFET150與低側N型MOSFET151串聯連接，與高側P型MOSFET150串聯而連接定電流電路156。此定電流電路156，係與高側P型MOSFET150串聯，且，連接於將整流MOSFET101的閘極作導通時之汲極電流Idh的路徑。定電流電路156，係連接於高側P型MOSFET150之源極側與汲極側的任一者皆可。
高側P型MOSFET150與低側N型MOSFET151之通道長係構成為相同長，通道寬的比係以成為2比1的方式而構成。
定電流電路156所流的電流，係設成小於高側P型MOSFET150之飽和電流而將汲極電流Idh限制於既定比例。
將整流MOSFET101導通時，閘極電流Ig，係通過定電流電路156而流往高側P型MOSFET150。此閘極電流Ig，係受定電流電路156限制。將整流MOSFET101關斷時，閘極電流Ig，係流往低側N型MOSFET151。此閘極 電流Ig，係不受定電流電路156限制。
採用定電流電路156，使得可將流過高側P型MOSFET150之電流，限制於定電流電路156所定之電流值，故設計變容易，可減小元件變異性之影響，減小溫度依存。
定電流電路156，係例如可適用，使閘極短路於源極之N型空乏型MOSFET、或者其他將定電流部與MOSFET之閘極共通連接的電流鏡電路等。
判定電路103之非反相輸入端子IN+，係不透過電阻而連接於整流MOSFET101的汲極端子。判定電路103之反相輸入端子IN-，係不透過電阻而連接於整流MOSFET101的源極端子。藉此，可防止電阻之變異性或溫度依存所致的判定電路103之輸入端子的電壓變動。
控制IC108，係包含判定電路103、閘極驅動電路105、及二極體106而構成，且由單一的矽晶片所成。如此，採用單晶片之IC，因而獲得低成本/底面積/高雜訊抗性之優點。
電容器107，係供應供以驅動控制IC108用之電源者。將電容器107用於電源，使得整流裝置132之端子數係成為2個，可與用於交流發電機140之歷來的整流二極體之端子予以具有互換性。藉此，可將歷來的整流二極體置換成整流裝置132，而提升交流發電機140之性能。
另外，代替電容器107，追加1個端子，而從外部電源供應控制IC108之電源亦可。藉此，可於整流裝置 132，供應更穩定之電源。
此整流裝置132引起顫動時，判定電路103所輸出之比較信號Vcomp、或閘極驅動電路105所輸出之閘極電壓Vgs會振盪。藉此，有消耗電容器107所蓄之能源(電荷)，變成控制IC108無法運作之虞。要即使發生顫動，仍於控制IC108確實供應電源，係於電容器107需要大電容者，實現面積會增大，整流裝置132之成本會增加。
第1實施形態之整流裝置132，係即使防止顫動因而使電容器107為小電容，仍使得可於控制IC108供應電源，可實現小面積/低成本之整流裝置132。再者，可抑制因電壓及電流之振盪而起之雜訊的發生。
整流裝置132係亦可進一步，與整流MOSFET101並聯而連接突波吸收用之二極體。如此方式構成，使得整流裝置132，係可具備突波吸收功能。
構成閘極驅動電路105之CMOS緩衝器的級數，係採取複數級之3級程度為佳。
圖3，係就第1實施形態之變化例的自主式同步整流MOSFET之整流裝置作繪示的圖。示於圖3的第1實施形態之變化例，係於示於圖2的第1實施形態之自主式的同步整流MOSFET之整流裝置，將閘極驅動電路105以3級的CMOS緩衝器而構成之情況。
閘極驅動電路105，係包含最終級的CMOS緩衝器161、1級跟前之CMOS緩衝器162、及2級跟前之CMOS 緩衝器163而以3級構成。閘極驅動電路105，係以將輸入信號反相而輸出的方式，而以3級(奇數級)之CMOS緩衝器161~163而構成。
最終級的CMOS緩衝器161(第1之CMOS緩衝器)，係包含定電流電路156、高側P型MOSFET150、及低側N型MOSFET151串聯連接之電路而構成。1級跟前之CMOS緩衝器162(第2之CMOS緩衝器)，係包含高側P型MOSFET152與低側N型MOSFET153串聯連接之電路而構成。2級跟前之CMOS緩衝器163(第3之CMOS緩衝器)，係包含高側P型MOSFET154與低側N型MOSFET155串聯連接之電路而構成。
CMOS緩衝器161~163的MOSFET之通道長，係採取全相同長，相同CMOS緩衝器內的高側P型MOSFET之通道寬與低側N型MOSFET之通道寬的比，係以成為2比1的方式而構成。
高側P型MOSFET和低側N型MOSFET之通道寬，係以後級側比起前級側以相同的倍率(例如4倍)依序變大之方式而構成。藉此，變得易於驅動各CMOS緩衝器，閘極驅動電路105的整體之延遲會變小。
例如，最終級的高側P型MOSFET150之通道寬係128um，低側N型MOSFET151之通道寬係64um。從最終級起1級跟前之高側P型MOSFET152的通道寬係32um，低側N型MOSFET153之通道寬係16um。從最終 級起2級跟前之高側P型MOSFET154的通道寬係8um，低側N型MOSFET155之通道寬係4um。
如此方式構成，使得於整流MOSFET101導通時與關斷時之兩方，可減小閘極驅動電路105之延遲。減小將整流MOSFET101關斷時之閘極驅動電路105的延遲，使得可減小整流MOSFET101關斷之時機的溫度依存、及運作頻率依存，能以在交流發電機140所要求之寬的範圍之溫度、及運作頻率而運作。
另外，整流裝置132，係亦可將判定電路103之非反相輸入端子IN+連接於負極側主端子TL，將反相輸入端子IN-連接於正極側主端子TH。亦即，亦能以輸出與第1實施形態係反極性之比較信號Vcomp的方式而構成。於此情況下，閘極驅動電路105，係以不使輸入信號反相而輸出閘極電壓Vgs的方式，包含例如偶數級之CMOS緩衝器而構成。
圖4(a)~(e)，係就第1實施形態下之整流裝置132的各部波形作繪示之圖表(其1)。
圖5(a)~(e)，係就第1實施形態下之整流裝置132的各部波形作繪示之圖表(其2)。
圖4(a)~(e)與圖5(a)~(e)之各圖表的縱軸與橫軸，係如同圖18(a)~(e)之各圖表的縱軸與橫軸。
圖4(a)~(e)與圖5(a)~(e)，係關斷之時機提早，於整流MOSFET101的汲極電壓Vd超過源極電 壓Vs前，使整流MOSFET101為關斷之情況下的波形。
以下，參照圖4(a)~(e)，而確認採用第1實施形態之自主式的同步整流MOSFET之整流裝置132的運作與效果。
於時刻t31，整流裝置132開始整流動作時，判定電路103之非反相輸入端子IN+的電壓Vin+低於反相輸入端子IN-的電壓Vin-。此時，如圖4(a)所示，汲極/源極間電壓Vds成為負。
如圖4(b)所示，判定電路103之比較信號Vcomp，係從H準位變化成L準位。比較信號Vcomp順著閘極驅動電路105之中的各CMOS緩衝器163、162、161，而如圖4(c)所示，將閘極電壓Vgs升壓。此時，於最終級的CMOS緩衝器161之高側P型MOSFET150流過汲極電流Idh，而成為閘極電流Ig。由於此閘極電流Ig，整流MOSFET101的閘極電壓Vgs被升壓。
在第1實施形態之整流裝置132，係與最終級的CMOS緩衝器161之高側P型MOSFET150串聯，而連接使比高側P型MOSFET150予以流動之電流還小的電流流動的定電流電路156，就整流MOSFET101的汲極電流Idh(閘極電流Ig)作限制。為此，將整流MOSFET101的閘極電壓Vgs升壓之速度變慢，變得難以跟隨判定電路103之比較信號Vcomp的振盪。亦即，藉使輸出的響應性變遲之濾波效果，使得可抑制閘極電壓Vgs之振盪。再者，在整流MOSFET101與內置二極體102之間的電流之 切換亦受抑制，如圖4(a)所示，汲極/源極間電壓Vds的振盪亦受抑制。整流MOSFET101的閘極電壓Vgs之振盪受抑制時，如圖4(d)所示，閘極電流Ig之振盪亦受抑制，可減少電容器107之電荷的無謂之消耗。
於時刻t32，如圖4(a)所示，汲極/源極間電壓Vds變比0充分小。如圖4(b)所示，比較信號Vcomp在L準位穩定，顫動結束。
於時刻t33，整流裝置132結束整流動作時，整流MOSFET101的關斷的判定為快，故如同時刻t31~t32之開始整流動作時，比較信號Vcomp振盪而發生顫動。然而，藉使輸出的響應性變遲之濾波效果，使得可抑制閘極電壓Vgs之振盪。其結果，亦可抑制整流MOSFET101的汲極/源極間電壓Vds與閘極電流Ig之振盪，可減少電容器107之電荷的無謂之消耗。
於時刻t34，如圖4(a)所示，汲極/源極間電壓Vds變比0充分大。如圖4(b)所示，比較信號Vcomp在H準位穩定，顫動結束。
接著，參照圖5(a)~(e)，而確認本發明之自主式的同步整流MOSFET之運作與效果。
於時刻t41，整流裝置132開始整流動作時，判定電路103之非反相輸入端子IN+的電壓Vin+如同圖4之情況低於反相輸入端子IN-的電壓Vin-。如圖5(a)所示，汲極/源極間電壓Vds成為負。
如圖5(b)所示，判定電路103之比較信號Vcomp 從H準位往L準位變化。比較信號Vcomp順著閘極驅動電路105之中的各CMOS緩衝器163、162、161，而如圖5(c)所示，將閘極電壓Vgs升壓。此時，係於最終級的CMOS緩衝器161之高側P型MOSFET150流過之汲極電流Idh，成為如圖5(d)所示之閘極電流Ig。此閘極電流Ig，係將閘極電壓Vgs升壓。
與最終級的CMOS緩衝器161之高側P型MOSFET150串聯而連接之定電流電路156的電流小於圖4之情況時，如圖5(d)所示，閘極電流Ig進一步受限制，將閘極電壓Vgs升壓之速度變更慢。此情況下，整流電流從內置二極體102切換成整流MOSFET101之情形變慢，於切換成整流MOSFET101時，係流過更大之整流電流。屆時，切換時之整流MOSFET101的導通電壓係變大，故判定電路103係變得難以作關斷判定，亦變得難以引起顫動。
於時刻t42~t43，整流裝置132結束整流動作時的運作，係如同示於圖4(a)~(e)之時刻t33~34的運作。藉使輸出的響應性變遲之濾波效果，使得如圖5(c)所示，閘極電壓Vgs之振盪進一步受抑制。如圖5(d)所示，閘極電流Ig之振盪亦進一步受抑制。因此，如圖5(a)所示，汲極/源極間電壓Vds的振盪亦進一步受抑制。
以上，如使用圖4及圖5而說明，第1實施形態之整流裝置132，係具有抑制整流動作之開始時及結 束時的顫動之效果。其結果，可減少電容器107之電荷的無謂之消耗，使得能以小電容之電容器予以運作，可實現小面積、低成本之整流裝置132。再者，可抑制因電壓及電流之振盪而起之雜訊的發生。
在交流發電機140所發電的交流電力之頻率，係低情況下為50Hz，高情況下仍有5kHz程度。在交流發電機140所發電之交流電力的相電壓之變化係非常慢，於將整流MOSFET101導通後整流電流會徐徐增加。為此，整流MOSFET101的導通之運作，係不顯現過渡性之舉動。因此，於第1實施形態之整流裝置132，即使令將整流MOSFET101導通之時機變慢，仍導通時的切換損失係小，整流之損失係小。使將整流MOSFET101導通之時機變慢時，雖電流比起整流MOSFET101流過導通損失為大之內置二極體102的期間變長，惟該期間係緊接著整流開始之後，該時之整流電流係小。因此，即使內置二極體102之導通損失變大，整體之整流的損失，係仍幾乎不變。再者，於整流電流到達峰值為止有充分時間，故亦無閘極電壓Vgs未充分上升而增加損失之情形。亦即，於交流發電機140，採用第1實施形態之自主式的同步整流MOSFET之整流裝置132時，可在無重大缺點之下，獲得顫動防止之效果。
於第1實施形態之整流裝置132，係亦具備於施加雜訊時防止高側與低側的整流元件之貫通電流的效果。整流裝置132，係以整流MOSFET101的汲極/源極 間電壓Vds而作整流MOSFET101的導通/關斷之判定。此時，有因判定電路103之誤判，使得整流MOSFET101故障之情形。具體而言，有於整流裝置132之正極側主端子TH或負極側主端子TL施加雜訊時，判定電路103之比較信號Vcomp反相，而整流MOSFET101的導通與關斷切換之情形。
於導通狀態之整流MOSFET101施加引起故障之雜訊的情況下，整流MOSFET101引起故障而成為關斷狀態之期間，於整流MOSFET101的內置二極體102流過整流電流，故於整流動作中問題係不會發生。對此，於關斷狀態之整流MOSFET101施加引起故障之雜訊的情況下，其他支路之整流MOSFET101為導通狀態時，貫通電流會通過高側與低側之整流MOSFET101，而從電池111之正極側端子流往負極側端子。如此貫通電流流動時，不僅損失充電於電池111之電荷而變成電力損耗，有於低電阻的高側與低側之整流MOSFET101流過大電流，而整流裝置132遭破壞之情形。交流發電機140之情況下，有連接於電池111之正極側端子與負極側端子之間的各種之機器予以產生雜訊的情形，故雜訊對策係重要。
第1實施形態之整流裝置132，係於整流MOSFET101導通時係閘極電壓Vgs之升壓所需的時間長，於整流MOSFET101關斷時係閘極電壓Vgs之降壓所需的時間短。為此，於導通狀態之整流MOSFET101進入引起故障之雜訊時，整流MOSFET101於短時間成為關斷 狀態，雜訊結束時整流MOSFET101費時返回導通狀態。於此整流MOSFET101關斷之期間，係於整流MOSFET101的內置二極體102流過整流電流，整流動作係在無問題之下進行。於內置二極體102電流流過時，與於整流MOSFET101電流流過時相比下發熱會增加，惟以此發熱不會成為問題的方式而進行整流MOSFET101的晶片或熱阻之設計。
另一方面，於關斷狀態之整流MOSFET101進入引起故障之雜訊時，判定電路103作導通的判定，惟整流MOSFET101成為導通狀態費時。於整流MOSFET101的閘極電壓Vgs超過整流MOSFET101的閾值電壓前雜訊結束時，判定電路103作關斷的判定，於整流MOSFET101整流電流不會流過而整流MOSFET101係於短時間返回關斷狀態。亦即，施加雜訊之期間，於整流MOSFET101整流電流不會流過，故可抑止高側與低側之間的貫通電流。整流MOSFET101的導通之速度，係以所想定之雜訊施加期間結束為止整流MOSFET101的閘極電壓Vgs不會超越整流MOSFET101的閾值電壓之方式而設定。
在第1實施形態之自主式的同步整流MOSFET之整流裝置132，係於整流MOSFET101導通時閘極電壓Vgs之升壓所需的時間長，於整流MOSFET101關斷時閘極電壓Vgs之降壓所需的時間短。再者，要抑制顫動中之整流MOSFET101與內置二極體102之間的電流 之切換，防止流過雜訊施加時的高側與低側之整流MOSFET101之貫通電流，係尤其，使從低側之整流MOSFET101的閘極電壓Vgs開始下降起至到達閾值電壓Vth為止的時間長為重要。同樣，使從高側之整流MOSFET101的閘極電壓Vgs開始上升起至到達閾值電壓Vth為止的時間長為重要。
將於整流MOSFET101導通時閘極電壓Vgs之降壓所需的時間，定義為從閘極電壓Vgs成為最大閘極電壓之90%起至到達閾值電壓Vth為止的時間。將於整流MOSFET101關斷時閘極電壓Vgs之升壓所需的時間，定義為從閘極電壓Vgs成為最大閘極電壓之10%起至到達閾值電壓Vth為止的時間。於此，係於整流MOSFET101導通時閘極電壓Vgs之升壓所需的時間，比於整流MOSFET101關斷時閘極電壓Vgs之降壓所需的時間還長為重要。
圖6(a)~(g)，係就流過第1實施形態之整流裝置132、及比較例之整流裝置132z的貫通電流作繪示的圖表。
圖6(a)，係就U相131u的中點配線(節點Nu)之電壓Vu的波形作繪示之圖表。
圖6(b)，係就高側之整流裝置132uh的比較信號VcompH的波形作繪示之圖表。
圖6(c)，係就高側之整流裝置132uh之閘極驅動電路105的閘極電壓VgsH之波形作繪示的圖表。閘極電 壓VgsH，係以整流MOSFET101uh之源極電壓Vs作為基準。
圖6(d)，係就流過高側之整流裝置132uh的汲極電流IdH作繪示之圖表。
圖6(e)，係就低側之整流裝置132ul的比較信號VcompL之波形作繪示的圖表。
圖6(f)，係就低側之整流裝置132ul之閘極驅動電路105的閘極電壓VgsL之波形作繪示的圖表。閘極電壓VgsL，係以整流MOSFET101ul之源極電壓Vs作為基準。
圖6(g)，係就流過低側之整流裝置132ul的汲極電流IdL作繪示之圖表。
V相131v的電壓和電流，係與U相131u相位偏位120°之相同波形。W相131w的電壓和電流，係與U相131u相位偏位240°之相同波形。
邊酌情參照示於圖1之交流發電機140，邊說明各部分的電壓與電流所為的動作。
於交流發電機140，轉子線圈109在定子線圈110uv、110vw、110wu之中作旋轉從而進行發電。此時，於定子線圈110uv、110vw、110wu，係產生交流電力。
如圖6(a)所示，由於定子線圈110uv、110vw、110wu之交流電力，使得U相131u的中點配線(節點Nu)之電壓Vu，係週期性向上下。整流裝置132、132z，係為了防止貫通電流，而以不使電流流於與整流之 方向係相反的方向之方式而運作。
於時刻t60，電壓Vu變比0V低時，於同步整流之開始時在將整流MOSFET101ul控制成導通前，首先，於高電阻之內置二極體102ul流過電流而導通電壓增加。導通電壓增加時低側之整流裝置132ul的整流MOSFET101ul導通，而開始同步整流。此時，於低電阻的整流MOSFET101ul流過電流而導通電壓會下降。導通電壓過於下降時，到達將整流MOSFET101ul關斷之判定基準。整流MOSFET101ul係關斷，同步整流結束。藉此，於內置二極體102ul流過電流而導通電壓增加，整流MOSFET101ul導通，而再次開始同步整流。如此整流MOSFET101ul，係電壓Vu成為充分小為止，重複導通與關斷。
於此，思考於時刻t61~t62，因雜訊使得判定電路103故障，示於圖6(b)之比較信號VcompH成為L準位的情況。於圖6(c)、(d)，虛線，係表示第1比較例之整流裝置132y(圖17參照)之運作。相對於其圖6(c)、(d)之實線，係表示第1實施形態之整流裝置132(圖2參照)之運作。
如圖6(c)所示，在第1比較例之整流裝置132y，係於施加雜訊時，有閘極電壓VgsH超過閾值電壓Vth而流過貫通電流之虞。相對於此，第1實施形態之整流裝置132，於施加雜訊時閘極電壓VgsH係緩升，不超過閾值電壓Vth。
如圖6(d)所示，在第1比較例之整流裝置132y，係於施加雜訊時，係在汲極電流IdH方面，容易流過屬負的大電流之貫通電流。相對於此，第1實施形態之整流裝置132，係即使施加雜訊時仍維持關斷，獲得貫通電流難以流過等效果。
於時刻t63，電壓Vu變比0V高時，低側之整流裝置132ul的整流MOSFET101ul關斷，而同步整流結束。此時，於內置二極體102ul流過電流而導通電壓增加，整流MOSFET101ul導通，而再次開始同步整流。如此，整流MOSFET101ul，係電壓Vu變充分大為止，重複導通與關斷。
時刻t64~t65的高側之運作，係如同時刻t60~t63的低側之運作。
以下，於圖7與圖8記載整流裝置132的判定電路103之變化例。
圖7(a)(b)，係就第1實施形態下之整流裝置132的判定電路103之變化例(A)、(B)作繪示的電路圖。
說明示於圖7(a)之判定電路103a的構成。判定電路103a，係以MOSFET而構成之比較器。判定電路103a，係具備定電流電路CC1、PMOS11、12、13、14、15、及NMOS21、22、23。於判定電路103a之電源電壓端子VCC與接地端子GND之間係供應電源而運作。判定電路103a，係比較非反相輸入端子IN+的電壓Vin+與反 相輸入端子IN-的電壓Vin-而作判定者。
PMOS11、12、13，係構成鏡電路。亦即，PMOS11、12、13之汲極，係連接於電源電壓端子VCC。PMOS11、12、13之閘極與PMOS11的源極，係分別連接，而連接於定電流電路CC1。此定電流電路CC1，係以使電流從PMOS11、12、13之閘極與PMOS11的源極之連接節點朝向接地端子GND而流動的方式而連接。
PMOS14、15之汲極，係連接於PMOS12的源極。PMOS12、14、15的後閘極，係連接於電源電壓端子VCC。PMOS14之閘極，係連接著反相輸入端子IN-。PMOS15之閘極，係連接著非反相輸入端子IN+。PMOS14之源極，係連接於NMOS21的源極、及NMOS21、22之閘極。PMOS15的源極，係連接於NMOS22的源極、及NMOS23之閘極。NMOS21、22、23的汲極，係連接於接地端子GND。
PMOS13的源極與NMOS23的源極，係連接於輸出端子OUT。
說明示於圖7(a)之判定電路103a的運作。
定電流電路CC1決定流過PMOS11之電流。由於PMOS11、12、13所作之鏡電路，於PMOS12、13，係流過對應於與PMOS11之通道寬的比之定電流。流過PMOS12之電流，係分流成流過PMOS15之電流Iin+與流過PMOS14之電流Iin-。
判定電路103a之非反相輸入端子IN+的電壓Vin+變 比反相輸入端子IN-的電壓Vin-低時，流過PMOS12之電流之中，流過PMOS14之電流變比PMOS15小。流過NMOS21之電流亦變少而關斷。施加與NMOS21相同的閘極電壓之NMOS22亦關斷，NMOS23之閘極電壓上升而NMOS23導通。其結果，電流Ioff_out從輸出端子OUT流至接地端子GND，而於輸出端子OUT，係輸出施加於接地端子GND之L準位的電壓。
判定電路103a之非反相輸入端子IN+的電壓Vin+變比反相輸入端子IN-的電壓Vin-高時，從PMOS12流進的電流之中，流過PMOS14之電流變比PMOS15大。流過PMOS14之電流流過NMOS21而導通。施加與NMOS21相同的閘極電壓之NMOS22亦導通，NMOS23之閘極電壓下降而NMOS23關斷。其結果，電流Ion_out從電源電壓端子VCC流至輸出端子OUT，而於輸出端子OUT，係輸出施加於電源電壓端子VCC之H準位的電壓。
接著，說明示於圖7(a)之判定電路103a的特徵。
交流發電機140之情況下，電池111的電壓會變動，隨其成為判定電路103a之電源的電容器107之電壓會變動。如圖7(a)所示，使判定電路103a以定電流電路CC1運作，使得即使電池111的電壓變動而電容器107之電壓變動，判定電路103a之運作係仍不受影響。於定電流電路CC1，係例如，採用使閘極短路於源極之N型空乏型MOSFET。採取使定電流電路CC1為由N型空乏型 MOSFET所成之簡易的構成，使得可縮小判定電路103a之面積。其結果，實現面積減低，整流裝置132之成本亦減低。定電流電路CC1，係減小電流之溫度依存。由N型空乏型MOSFET所成之定電流電路CC1的情況下，可適用具有定電流電路CC1之電流的溫度依存變小之閾值電壓的N型空乏型MOSFET。交流發電機140之情況下，整流元件係需要即使在高溫下仍以抗發熱的方式而運作，採用溫度依存小之定電流電路CC1，使得能以於在用於交流發電機140之情況下所需之寬的溫度範圍，判定電路103作相同的判定動作之方式而構成。定電流電路CC1之電流值，係在於雜訊抗性無問題之範圍減小。藉此，可減小電容器107之電容，可減低實現面積，亦可減低整流裝置132之成本。
判定電路103a，係非雙極性電晶體，採取由MOSFET所成之電路，使得可減小比較器之消耗電流，其結果，可減小電容器107之電容，亦減小實現面積，亦減小整流裝置132之成本。
說明示於圖7(b)之判定電路103b的構成。
判定電路103b，係包含定電流電路CC2~CC4、N型雙極性電晶體TR1、TR2、及二極體D1、D2而構成之差動放大電路，係進行整流MOSFET101的導通與關斷的判定者。
定電流電路CC2，係從電源電壓端子VCC朝向N型雙極性電晶體TR1之集極而連接。定電流電路CC3，係 從電源電壓端子VCC朝向N型雙極性電晶體TR1之基極及N型雙極性電晶體TR2的基極之連接節點而連接。
定電流電路CC4，係從電源電壓端子VCC朝向N型雙極性電晶體TR2之集極而連接。N型雙極性電晶體TR2的集極，係連接於輸出端子OUT。定電流電路CC2~CC4，係決定流過此判定電路103b之電流。
二極體D1，係從N型雙極性電晶體TR1之射極朝向非反相輸入端子IN+而連接。二極體D2，係從N型雙極性電晶體TR2的射極朝向反相輸入端子IN-及接地端子GND而連接。
說明示於圖7(b)之判定電路103b的運作。
判定電路103b之非反相輸入端子IN+的電壓Vin+變比反相輸入端子IN-的電壓Vin-低時，變成流過定電流電路CC3之電流會流過N型雙極性電晶體TR1之基極，於N型雙極性電晶體TR2的基極係不流過。其結果，N型雙極性電晶體TR1成為導通，N型雙極性電晶體TR2成為關斷狀態，於輸出端子OUT係輸出施加於電源電壓端子VCC之H準位的電壓。流過定電流電路CC2之電流，係從N型雙極性電晶體TR1之集極流往射極，通過二極體D1而通往非反相輸入端子IN+。流過定電流電路CC4之電流，係通往輸出端子OUT。
反之，判定電路103之非反相輸入端子IN+的電壓Vin+變比反相輸入端子IN-的電壓Vin-高時，變成流過定電流電路CC3之電流會流過N型雙極性電晶體TR2之基 極，於N型雙極性電晶體TR1的基極係不流過。其結果，N型雙極性電晶體TR1成為關斷，N型雙極性電晶體TR2成為導通狀態，於輸出端子OUT係輸出接地端子GND之L準位的電壓。變成於定電流電路CC2係不會流過電流，流過定電流電路CC4之電流，係從N型雙極性電晶體TR2之集極流往射極，通過二極體D2而通往反相輸入端子IN-。
說明示於圖7(b)之判定電路103b的特徵。
判定電路103b，係改變電流流動之路徑，從而進行導通/關斷的判定，故難以引起雜訊所致的故障。此外，判定電路103b，係使電流從電源電壓端子VCC往非反相輸入端子IN+流動的路徑、及電流從電源電壓端子VCC往反相輸入端子IN-流動之路徑為對稱，使得可消除各路徑之元件的溫度依存，而減小電路整體之溫度依存。
判定電路103b係進一步，採用定電流電路CC2~CC4，使得即使電池111的電壓變動而電容器107之電壓變動，仍不受其影響。亦即，判定電路103b，係可減小對於電池電壓之依存性。於定電流電路CC2~CC4，係例如，如同圖7(a)之定電流電路CC1，採用使閘極短路於源極之N型空乏型MOSFET。
然而，圖7(b)之判定電路103b，係如圖7(a)之比較器非MOSFET，而採用N型雙極性電晶體TR1、TR2。於N型雙極性電晶體TR1、TR2之驅動，係既定的電流為必要，有消耗電流變多之虞。
圖8(c)、(d)，係就第1實施形態下之整流裝置132的判定電路103之變化例(C)、(D)作繪示的電路圖。
說明示於圖8(c)之判定電路103c的構成。示於圖8(c)之電路，係採用1個N型雙極性電晶體TR3之判定電路103c。
判定電路103c，係包含定電流電路CC5、CC6、N型雙極性電晶體TR3、及二極體D2、D3而構成之電路，係進行整流MOSFET101的導通與關斷的判定者。
定電流電路CC5，係從電源電壓端子VCC朝向N型雙極性電晶體TR3之基極B及二極體D3的陽極A之連接節點而連接。
定電流電路CC6，係從電源電壓端子VCC朝向N型雙極性電晶體TR3之集極C而連接。N型雙極性電晶體TR3的集極C，係連接於輸出端子OUT。定電流電路CC5、CC6，係決定流過此判定電路103c之電流。
二極體D3，係從N型雙極性電晶體TR3之基極B朝向非反相輸入端子IN+而連接。二極體D2，係從N型雙極性電晶體TR2的射極E朝向反相輸入端子IN-及接地端子GND而連接。
說明示於圖8(c)之判定電路103c的運作。
判定電路103c之非反相輸入端子IN+的電壓Vin+變比反相輸入端子IN-的電壓Vin-低時，變成流過定電流電路CC5之電流，於N型雙極性電晶體TR3之基極B係不 流過，作為順向電流通過二極體D3而流往非反相輸入端子IN+。其結果，N型雙極性電晶體TR3成為關斷狀態，於輸出端子OUT係輸出施加於電源電壓端子VCC之H準位的電壓。流過定電流電路CC6之電流，係流往輸出端子OUT。於圖2之整流裝置132，整流MOSFET101，係於閘極施加L準位的電壓，故成為關斷狀態(第1狀態)。
反之，判定電路103c之非反相輸入端子IN+的電壓Vin+變比反相輸入端子IN-的電壓Vin-高時，變成流過定電流電路CC5之電流流過N型雙極性電晶體TR3之基極B，於二極體D3係不流過。其結果，N型雙極性電晶體TR3成為導通狀態，於輸出端子OUT係輸出接地端子GND之L準位的電壓。流過定電流電路CC5之電流，係從N型雙極性電晶體TR3的集極C流往射極E，作為順向電流通過二極體D3而流往反相輸入端子IN-。於圖2之整流裝置132，整流MOSFET101，係於閘極施加H準位的電壓，故成為導通狀態(第2狀態)。
另外，判定電路103c之非反相輸入端子IN+與反相輸入端子IN-，與圖2係相反而連接之情況下，第1狀態與第2狀態，係導通與關斷變相反。
說明示於圖8(c)之判定電路103c的特徵。
圖8(c)之判定電路103c，係如同圖7(b)之判定電路103b，改變電流流過之路徑從而進行導通/關斷的判定，故判定電路103c難以引起雜訊所致的故障。
在從電源電壓端子VCC往反相輸入端子IN-(接地端子GND)之第1路徑，係電流從N型雙極性電晶體TR3之基極B的P型半導體區域往射極E之高濃度N型半導體區域流動。在從電源電壓端子VCC往非反相輸入端子IN+之第2路徑，係電流從二極體D3的陽極A之P型半導體區域往陰極K的高濃度N型半導體區域流動。電流同時於兩路徑從P型半導體區域流往高濃度N型半導體區域。關於此等半導體區域，係在圖9詳細說明。
判定電路103c，係將二極體D3與N型雙極性電晶體TR3之基極B/射極E構成為相同。藉此，可使第1路徑與第2路徑之溫度依存相同。判定電路103c，係如同圖7(b)之判定電路103b，構成第1路徑與第2路徑之各元件的溫度依存互相消除，而可減小運作之溫度依存。
再者判定電路103c，係採用定電流電路CC5、CC6，使得即使電池111的電壓變動而電容器107之電壓變動，仍不受其影響。判定電路103c，係可減小對於電池電壓之依存性。於定電流電路CC5、CC6，係如同圖7(a)之定電流電路CC1，採用使閘極短路於源極之N型空乏型MOSFET。
圖8(c)之判定電路103c，係可減少消耗電流，僅通過圖7(b)之判定電路103b下之定電流電路CC2而從N型雙極性電晶體TR1之集極流往射極的電流之程度。其結果，可減小電容器107之電容，亦減小實現面積，亦減小整流裝置132之成本。
說明示於圖8(d)之判定電路103d的構成。
示於圖8(d)之判定電路103d，係使用1個N型MOSFET31。
判定電路103d，係包含定電流電路CC7、及N型MOSFET31而構成。定電流電路CC7，係從電源電壓端子VCC朝向N型MOSFET31的汲極而連接。N型MOSFET31的汲極，係連接於輸出端子OUT。N型MOSFET31之閘極，係連接於非反相輸入端子IN+。N型MOSFET31的源極，係連接於反相輸入端子IN-及接地端子GND。
定電流電路CC7，係決定流過此判定電路103d之電流。
說明示於圖8(d)之判定電路103d的運作。
判定電路103d之非反相輸入端子IN+的電壓Vin+，變比於反相輸入端子IN-的電壓Vin-施加N型MOSFET31之閾值電壓的電壓還低時，N型MOSFET31會關斷。N型MOSFET31關斷時，於輸出端子OUT係輸出施加於電源電壓端子VCC之H準位的電壓。流過定電流電路CC7之電流，係流往輸出端子OUT。
反之，判定電路103之非反相輸入端子IN+的電壓Vin+變比於反相輸入端子IN-的電壓Vin-施加N型MOSFET31之閾值電壓的電壓還高時，N型MOSFET31會導通。N型MOSFET31導通時，於輸出端子OUT係輸出接地端子GND之L準位的電壓。流過定電流電路CC7之 電流，係通過N型MOSFET31而流往反相輸入端子IN-。
說明示於圖8(d)之判定電路103d的特徵。
圖8(d)之判定電路103d，係以N型MOSFET31之僅1個而構成，故電路簡單，消耗電流亦小。電路簡單，故可縮小控制IC108之面積，實現面積減低，整流裝置132之成本亦減低。消耗電流小，故可減小電容器107之電容，可減低實現面積，亦可減低整流裝置132之成本。
圖9(a)~(d)，係作為第1實施形態下之整流裝置132的變化例(C)之判定電路103c的配置圖。
示於圖9(a)~(c)的各配置之中，最濃影線部分，係高濃度N型矽區域41、46。最薄影線部分，係N型矽區域45。中程度之濃度的影線部分，係P型矽區域42、44。具有對角線之矩形部分，係表示貫通絕緣層之電極(電導體)。虛線，係表示於不圖示絕緣層之上所構成的電導體。
圖9(a)，係繪示配置之平面圖。
於圖之左側，係形成二極體D3。二極體D3之陰極K，係以高濃度N型矽區域41而包圍。高濃度N型矽區域41係進一步，以P型矽區域42而包圍。此P型矽區域42係進一步，包圍二極體D3的陽極A。二極體D3之陰極K，係被電導體覆蓋而連接於非反相輸入端子IN+(不圖示)。
於圖之右側，係形成N型雙極性電晶體TR3。N型雙極性電晶體TR3之射極E，係以高濃度N型矽區域43而 包圍，進一步以P型矽區域44而包圍。此P型矽區域44係進一步，包圍N型雙極性電晶體TR3之基極B。N型雙極性電晶體TR3的集極C，係以高濃度N型矽區域46而包圍。此高濃度N型矽區域46與P型矽區域44，係被N型矽區域45所包圍。二極體D3的陽極A與陰極K，係與N型雙極性電晶體TR3之基極B、及射極E對稱而配置，構成為相同。
二極體D3的陽極A與N型雙極性電晶體TR3之基極B，係被電導體所覆蓋而電性連接，進一步電性連接於定電流電路CC5(不圖示)。
N型雙極性電晶體TR3的集極C，係被電導體所覆蓋，而電性連接於定電流電路CC6及輸出端子OUT(不圖示)。
圖9(b)，係繪示二極體D3之B1-B2剖面下的剖面圖。
陰極K，係貫通氧化矽膜47之電極，接觸於高濃度N型矽區域41。此高濃度N型矽區域41，係形成於氧化矽膜47之下側。於高濃度N型矽區域41的下側，係形成P型矽區域42。
二極體D3的陽極A，係貫通氧化矽膜47之電極，接觸於P型矽區域42。
圖9(c)，係繪示N型雙極性電晶體TR3之C1-C2剖面下的剖面圖。
N型雙極性電晶體TR3之射極E，係貫通氧化矽膜 47之電極，接觸於高濃度N型矽區域43。此高濃度N型矽區域43，係形成於氧化矽膜47之下側。於高濃度N型矽區域43的下側，係形成P型矽區域44。於P型矽區域44之下側，係形成N型矽區域45。
N型雙極性電晶體TR3之基極B，係貫通氧化矽膜47之電極，接觸於P型矽區域44。
N型雙極性電晶體TR3的集極C，係接觸於高濃度N型矽區域46。此高濃度N型矽區域46，係形成於氧化矽膜47之下側。於高濃度N型矽區域46的下側，係形成N型矽區域45。
二極體D3的陽極A與陰極K之剖面，係以與N型雙極性電晶體TR3之基極B與射極E的剖面成為對稱之方式而構成。藉此，可將各元件之溫度依存互相消除，而減小判定電路103c之運作的溫度依存性。
圖10，係就第2實施形態下之自主式的同步整流MOSFET之整流裝置132a作繪示的電路圖。
示於圖10的第2實施形態之整流裝置132a，係具備與示於圖2的第1實施形態之整流裝置132係不同的控制IC108a。第2實施形態之控制IC108a係進一步，具備與第1實施形態之控制IC108係不同的閘極驅動電路105a。
第2實施形態之閘極驅動電路105a，係具備與第1實施形態之閘極驅動電路105係不同的最終級之CMOS緩衝器161a。此CMOS緩衝器161a，係與高側P型 MOSFET150串聯，且於將整流MOSFET101的閘極導通時之汲極電流Idh的路徑，係連接電阻R1，電阻R1，係連接於高側P型MOSFET150之源極側與汲極側的任一者皆可。第2實施形態之電阻R1，係代替第1實施形態之定電流電路156而連接。
將整流MOSFET101導通時，閘極電流Ig從高側P型MOSFET150流往電阻R1。此閘極電流Ig，係受電阻R1限制。
將整流MOSFET101關斷時，整流MOSFET101的閘極電流Ig，係流往低側N型MOSFET151。此閘極電流Ig，係不受電阻R1限制。
第2實施形態之整流裝置132a，係如同第1實施形態之整流裝置132(圖2參照)，限制將整流MOSFET101導通時之閘極電流Ig而減慢導通之速度，將整流MOSFET101關斷時之閘極電流Ig係不限制而加快關斷之速度。藉此可防止顫動，防止雜訊施加時的貫通電流。如第1實施形態之整流裝置132(圖2參照)，相較於採用定電流電路156之情況，能以更簡單之電路限制導通時的閘極電流Ig。
圖11，係就第3實施形態下之自主式的同步整流MOSFET之整流裝置132b作繪示的電路圖。
示於圖11的第3實施形態之整流裝置132b，係具備與示於圖2的第1實施形態之整流裝置132係不同的控制IC108b。第3實施形態之控制IC108b係進一步，具備與 第1實施形態之控制IC108係不同的閘極驅動電路105b。
第3實施形態之閘極驅動電路105b，係於最終級的CMOS緩衝器161b之輸出與整流MOSFET101的閘極之間，並聯連接電阻R2與二極體157。
將整流MOSFET101導通時，閘極電流Ig，係從高側P型MOSFET150通過電阻R2而流往整流MOSFET101的閘極。此閘極電流Ig，係受電阻R2限制。
將整流MOSFET101關斷時，閘極電流Ig，係通過二極體157而逆向流往低側N型MOSFET151，不受電阻R2限制。
第3實施形態之整流裝置132b，係如同第1實施形態之整流裝置132(圖2參照)，限制將整流MOSFET101導通時之閘極電流Ig而減慢導通之速度，將整流MOSFET101關斷時之閘極電流Ig係不限制而加快關斷之速度。藉此可防止顫動，且防止雜訊施加時的貫通電流。相較於如第1實施形態之整流裝置132(圖2參照)採用定電流電路156之情況，在第3實施形態，係元件之變異性的影響和溫度依存大，惟能以更簡單之電路限制導通時的閘極電流Ig。
圖12，係就第4實施形態下之自主式的同步整流MOSFET之整流裝置132c作繪示的電路圖。
示於圖12的第4實施形態之整流裝置132c，係具備與示於圖2的第1實施形態之整流裝置132係不同的控制 IC108c。第4實施形態之控制IC108c係進一步，具備與第1實施形態之控制IC108係不同的閘極驅動電路105c。
閘極驅動電路105c，係包含1級或複數級之CMOS緩衝器而構成。在此，係圖示最終級的CMOS緩衝器161c。
最終級之CMOS緩衝器161c，係包含高側P型MOSFET150c與低側N型MOSFET151c串聯連接之電路而構成。
第4實施形態之高側P型MOSFET150c，係與第1實施形態之高側P型MOSFET150比較下通道寬W_h小、或者通道長L_h大。藉此，整流MOSFET101，係可抑制導通時的閘極電流Ig而減慢導通。一般而言通道長L_h，係取決於製造晶片之程序，故減小通道寬W_h為佳。
亦即，最終級之CMOS緩衝器161c，係於採取該高側P型MOSFET150c之通道寬W_h、通道長L_h，採取該低側N型MOSFET151c的通道寬W_l、通道長L_l時，以符合以下的式(1)之方式，而設計高側P型MOSFET150c的通道寬W_h。
第4實施形態之整流裝置132c，係如同示於圖2的第1實施形態之整流裝置132，減少將整流 MOSFET101導通時的閘極電流Ig而減慢導通。第4實施形態之整流裝置132c，係除此之外可增加將整流MOSFET101關斷時的閘極電流Ig而加速關斷。藉此可進一步防止顫動，防止雜訊施加時的貫通電流。
第4實施形態之整流裝置132c，係與第1實施形態~第3實施形態比較時，不需要定電流電路156、電阻、和二極體等，能以更簡單之電路減少導通時的閘極電流Ig。
充分縮短從控制IC108c之中的判定電路103輸出導通/關斷的判定結果，至整流MOSFET101導通/關斷為止之時間，亦即，充分縮短閘極驅動電路105c之輸入至輸出為止的延遲時間，使得能以於交流發電機140所要求之寬的範圍之溫度、及運作頻率而運作。
閘極驅動電路105c之延遲時間，係取決於構成閘極驅動電路105c的MOSFET之驅動時間，具有越高溫則延遲時間變越長之溫度依存。閘極驅動電路105c之延遲時間長時，整流MOSFET101的導通/關斷之時機因溫度而變化。另外閘極驅動電路105c之延遲時間長時，於運作頻率改變、週期改變時整流MOSFET101的導通/關斷之時機有異，整流MOSFET101的導通/關斷之時機、運作頻率會變化。
然而，即使整流MOSFET101導通之時機依存於溫度或運作頻率而變化，仍於內置二極體102流過整流電流之期間會變，僅損失稍變，大的問題係不發生。
成為整流MOSFET101導通之時機變越慢顫動係越難引起之條件。對此，將整流MOSFET101關斷之時機，係變過慢時流過大的逆向電流，變過快時於內置二極體102流過大電流而整流MOSFET101的導通電壓變過大，而變得容易引起顫動。因此，減小將整流MOSFET101關斷之時機的溫度依存、及運作頻率依存為重要。為此，係減小將整流MOSFET101關斷時之閘極驅動電路105的延遲即可。
第4實施形態之整流裝置132c，係將構成閘極驅動電路105c之最終級的CMOS緩衝器161c之高側P型MOSFET150c的通道寬W_h減小，使得最終級的CMOS緩衝器161c之輸入電容變小，最終級的CMOS緩衝器161c之延遲變小，使得輸入關斷時的延遲變小。因此，第4實施形態之整流裝置132c，係適於在交流發電機140所要求之寬的範圍之溫度、及運作頻率下之運作。
圖13，係就第4實施形態下之閘極驅動電路105c的通道長與通道寬作繪示之配置圖。在此，係圖示最終級的CMOS緩衝器161c之配置。
就構成閘極驅動電路105c之最終級CMOS緩衝器161c(圖12參照)的高側P型MOSFET150c與低側N型MOSFET151c，以於整流MOSFET101導通時驅動的MOSFET之電流，比於整流MOSFET101關斷時驅動之方的MOSFET之電流還小的方式而構成。
高側P型MOSFET150c，係藉形成於高濃度P型矽區 域54上之多晶矽配線53a，而形成通道。高側P型MOSFET150c之通道長L_h，係與低側N型MOSFET151c之通道長L_l相同長。高側P型MOSFET150c之通道寬，係形成2個4μm寬度之通道，故合計8μm。
低側N型MOSFET151c，係藉形成於高濃度N型矽區域52上之多晶矽配線53b，而形成通道。高濃度N型矽區域52，係以P型井矽區域51而包圍。低側N型MOSFET151c之通道長L_l，係與高側P型MOSFET150c之通道長L_h相同長，通道寬，係形成16個4μm，故合計64μm。
亦即，最終級的高側P型MOSFET150c之通道寬W_h係8μm，低側N型MOSFET151c之通道寬W_l係64μm。
第4實施形態之閘極驅動電路105c，係最終級的CMOS緩衝器161c之輸入電容(閘極電容)變比第1實施形態小其程度，關斷時的整流MOSFET101關斷之閘極驅動電路105c的延遲係可比歷來進一步減小。藉此可減小將整流MOSFET101關斷之時機的溫度依存、及頻率依存。另外，可最終級的高側P型MOSFET150c之通道寬變小的程度，縮小電路面積。第1實施形態之最終級的高側P型MOSFET150之通道寬係128um。相對於此，第4實施形態之最終級的高側P型MOSFET150之通道寬係8um，顯著變小。
在圖13，係繪示於n型矽基板上形成電路之 情況下的配置。將此形成於SOI(Silicon On Insulator)基板上於SOI基板上的情況下，P型MOSFET和N型MOSFET，係形成於被氧化矽膜所包圍之別的區域。採用SOI基板，使得可防止高溫下之閉鎖所致的故障。
圖14，係就第4實施形態之變化例的自主式之同步整流MOSFET的整流裝置作繪示之電路圖。第4實施形態之變化例，係於示於圖12的第4實施形態下之自主式的同步整流MOSFET之整流裝置132c，將閘極驅動電路105以3級的CMOS緩衝器而構成之情況下的電路圖。
示於圖14的第4實施形態之整流裝置132c，係具備與示於圖3的第1實施形態之變化例的整流裝置132係不同的控制IC108c。第4實施形態之控制IC108c係進一步，具備與第1實施形態之控制IC108係不同的閘極驅動電路105c。
閘極驅動電路105c，係包含最終級的CMOS緩衝器161c、1級跟前之CMOS緩衝器162c、及2級跟前之CMOS緩衝器163c而以3級構成。
以將閘極驅動電路105c以複數個CMOS緩衝器161c~163c而構成之情況下，構成1個CMOS緩衝器之高側P型MOSFET與低側N型MOSFET之中，於整流MOSFET101導通時驅動的MOSFET之電流，比於整流MOSFET101關斷時驅動之方的MOSFET之電流還小的方式而構成即可。
最終級之CMOS緩衝器161c，係與圖12相同的構成，以符合前述之式(1)的方式，而設計高側P型MOSFET150c的通道寬W_h。
從最終級起1級跟前的CMOS緩衝器162c，係包含高側P型MOSFET152c與低側N型MOSFET153c串聯連接之電路而構成。
示於圖14的第4實施形態之低側N型MOSFET153c，係與示於圖3的第1實施形態之低側N型MOSFET153比較下通道寬W_l2小、或者通道長L_l2大。藉此，整流MOSFET101，係可於導通時使從最終級起1級跟前的CMOS緩衝器162c之輸出延遲，減慢整流MOSFET101的導通。一般而言通道長L_l2，係取決於製造晶片之程序，故減小通道寬W_l2為佳。
亦即，最終級的1級跟前之CMOS緩衝器162c，係於使該高側P型MOSFET152c為通道寬W_h2、通道長L_h2，使該低側N型MOSFET153c為通道寬W_l2、通道長L_l2時，以符合以下的式(2)之方式，而設計通道寬W_l2。
從最終級起2級跟前的CMOS緩衝器163c，係包含高側P型MOSFET154c與低側N型MOSFET155c串聯連接之電路而構成。
示於圖14的第4實施形態之變化例的高側P型MOSFET154c，係與示於圖3的第1實施形態之高側P型MOSFET154比較下通道寬W_h3小、或者通道長L_h3大。藉此，整流MOSFET101，係可於導通時使從最終級起2級跟前的CMOS緩衝器163c之輸出延遲，減慢整流MOSFET101的導通。一般而言通道長L_h3，係取決於製造晶片之程序，故減小通道寬W_h3為佳。
最終級的2級跟前之CMOS緩衝器163c，係於使該高側P型MOSFET154c為通道寬W_h3、通道長L_h3，使該低側N型MOSFET155c為通道寬W_l3、通道長L_l3時，以符合以下的式(3)之方式，而設計通道寬W_h3、W_l3。
示於圖14的第4實施形態之變化例的整流裝置132c，係獲得與示於圖12的第4實施形態之整流裝置132同樣的效果，另外，亦可獲得以圖15說明之效果。
圖15，係就第4實施形態下之變化例的閘極驅動電路105c之通道長與通道寬作繪示之配置圖。
以將閘極驅動電路105c以複數個CMOS緩衝器161c~163c(圖4參照)而構成之情況下，構成1個CMOS緩衝器之高側P型MOSFET與低側N型MOSFET之中，於整流MOSFET101導通時驅動的MOSFET之電流，比於整 流MOSFET101關斷時驅動之方的MOSFET之電流還小的方式而構成。
高側P型MOSFET150c，係藉形成於高濃度P型矽區域54上之多晶矽配線53a，而形成通道。高側P型MOSFET150c之通道長L_h，係與其他通道長相同長，通道寬，係形成2個4μm，故合計8μm。
低側N型MOSFET151c，係藉形成於高濃度N型矽區域52上之多晶矽配線53b，而形成通道。高濃度N型矽區域52，係以P型井矽區域51而包圍。低側N型MOSFET151c之通道長L_l，係與其他通道長相同長，通道寬，係形成16個4μm寬度之通道，故合計64μm。在圖15，係繪示其中9個通道，省略其他。
亦即，最終級的高側P型MOSFET150c之通道寬W_h係8μm，低側N型MOSFET151c之通道寬W_l係64μm。
最終級的1級跟前之高側P型MOSFET152c的通道寬W_h2係32μm，形成8個4μm之通道。在圖15，係繪示其中4個通道，省略其他。低側N型MOSFET153c之通道寬W_l2係2μm。
最終級的2級跟前之高側P型MOSFET154c的通道寬W_h3係2μm，低側N型MOSFET155c之通道寬W_l3係4μm。
減小最終級的1級跟前之低側N型MOSFET153c的通道寬W_l2使得可減小最終級的1級跟前之CMOS緩衝 器162c之閘極電容與2級跟前之CMOS緩衝器163c之閘極電容。減小最終級的2級跟前之高側P型MOSFET154c的通道寬W_h3，使得可減小最終級的1級跟前CMOS緩衝器162c之閘極電容與2級跟前之CMOS緩衝器163c之閘極電容。
示於圖15的第4實施形態之變化例的閘極驅動電路105c，係減小最終級的1級跟前之低側N型MOSFET153c的通道寬W_l2及最終級的2級跟前之高側P型MOSFET154c的通道寬W_h3，使得關斷時的整流MOSFET101關斷時之閘極驅動電路105c之延遲，係與未減小最終級的1級跟前之低側N型MOSFET153c的通道寬W_l2及最終級的2級跟前之高側P型MOSFET的通道寬W_h3之情況比較下，可進一步減小。藉此可減小將整流MOSFET101關斷之時機的溫度依存、及頻率依存。另外，可各通道寬變小之程度，縮小電路面積。
第1實施形態之變化例的最終級的高側P型MOSFET150之通道寬係128um。相對於此，第4實施形態之最終級的高側P型MOSFET150之通道寬係8um，顯著變小。第1實施形態之變化例的最終級的1級跟前之低側N型MOSFET153的通道寬係16um。相對於此，第4實施形態之最終級的1級跟前之低側N型MOSFET153的通道寬係2um，顯著變小。第1實施形態之變化例的最終級的2級跟前之高側P型MOSFET154的通道寬係8um。相對於此，第4實施形態之最終級的1級跟前之高側P型 MOSFET154c的通道寬係2um，顯著變小。
第4實施形態之閘極驅動電路105c，係進一步通道寬小之MOSFET、及通道寬大之MOSFET上下(PMOS與NMOS)互相不同而配置。藉此，聚集而進一步縮小電路面積，可減低實現面積與成本。
另外，藉使輸出的響應性變遲之濾波效果，使得可抑制最終級的1級跟前之CMOS緩衝器162及2級跟前之CMOS緩衝器163的振盪。
在圖14及圖15，係就於構成閘極驅動電路105c之3級的CMOS緩衝器，構成1個CMOS緩衝器之高側P型MOSFET與低側N型MOSFET之中，於整流MOSFET101導通時驅動的MOSFET之電流，比於整流MOSFET101關斷時驅動之方的MOSFET之電流減小的構成作說明。然而，構成閘極驅動電路之CMOS緩衝器的級數係不限於3級，即使以其他級數之CMOS緩衝器而構成，仍可獲得同樣之效果。
以示於圖14及圖15之複數級的CMOS緩衝器161c~163c而構成之閘極驅動電路105c，係亦可應用於第1~第3實施形態，可獲得同樣之效果。
如以上所說明，本發明之自主式的同步整流MOSFET，係可在電容器107之電容不大的情況下，不使用複雜之電路而獲得顫動防止的效果，同時，亦可防止雜訊施加時的高側與低側的整流元件之貫通電流。
以上，示出將從第1實施形態至第4實施形 態之整流裝置132用於交流發電機140之整流電路130的情況，惟亦可用於交流發電機140以外的整流電路130。
圖16，係就採用自主式的整流裝置132之電力轉換裝置141的示意構成作繪示之電路圖。
圖16，係就採用第5實施形態下之自主式的整流裝置132之電力轉換裝置141的示意構成作繪示之電路圖。於與示於圖1的第1實施形態之交流發電機140相同的要素係賦予相同的符號。
電力轉換裝置141，係具備交流電源122uv、122vw、122wu、整流電路130、及平滑電容器123及直流負載124。
交流電源122uv、122vw、122wu，係供應三相交流之電源。交流電源122uv、122vw、122wu，係△連接。交流電源122wu、122uv，係連接於整流電路130之節點Nu。交流電源122uv、122vw，係連接於整流電路130之節點Nv。交流電源122vw、122wu，係連接於整流電路130之節點Nw。
整流電路130，係將三相交流整流成直流之橋式電路，構成為如同示於圖1的交流發電機140之整流電路130。整流電路130，係於屬直流端子之節點Np、Nn間並聯連接平滑電容器123(蓄能部)及直流負載124，供應直流電力。
平滑電容器123，係將直流電壓平滑化之電容器。直流負載124，係接收直流電力而驅動之任意的負載，例如 馬達或照明等。
於電力轉換裝置141，亦可採用各實施形態之整流裝置132、132a~132c。此時，表示各整流電路的運作之電壓波形與電流波形，係成為與圖4(a)~(e)或圖5(a)~(e)相同。藉此，可防止顫動，可獲得防止雜訊施加時的貫通電流之效果。
本發明係非限定於上述之實施形態者，包含各種變化例。例如上述之實施形態，係為了以容易理解的方式說明本發明而詳細說明者，未必限定於具備所說明之全部的構成者。此外可將某實施形態之構成的一部分置換成其他實施形態之構成，亦可對於某實施形態之構成加入其他實施形態的構成。此外，亦可就各實施形態之構成的一部分，作其他構成之追加、刪除、置換。
於各實施形態，控制線和資訊線，係繪示認為說明上必要者，製成品上不一定示出全部的控制線和資訊線。可思考為實際上，係幾乎全部的構成相互連接。
101‧‧‧整流MOSFET
102‧‧‧內置二極體
103‧‧‧判定電路
105‧‧‧閘極驅動電路
106‧‧‧二極體
107‧‧‧電容器
108‧‧‧控制IC
132‧‧‧整流裝置
150‧‧‧高側P型MOSFET
151‧‧‧低側N型MOSFET
156‧‧‧定電流電路
161‧‧‧CMOS緩衝器(第1之CMOS緩衝器)
Idl、Idh‧‧‧汲極電流
Id‧‧‧汲極電流(整流電流)
Ig‧‧‧閘極電流
IN+‧‧‧非反相輸入端子
IN-‧‧‧反相輸入端子
Vds‧‧‧汲極/源極間電壓
Vgs‧‧‧閘極電壓
TH‧‧‧正極側主端子(一對之主端子之中的一方)
TL‧‧‧負極側主端子(一對之主端子之中的另一方)
OUT‧‧‧輸出端子
GND‧‧‧接地端子
VCC‧‧‧電源電壓端子
Vcomp‧‧‧比較信號
Vd‧‧‧汲極電壓
Vs‧‧‧源極電壓
Vin+‧‧‧電壓
Vin-‧‧‧電壓

Claims (15)

  1. 一種整流裝置，特徵在於：具備：進行同步整流之整流MOSFET；輸入前述整流MOSFET的一對之主端子間的電壓，基於所輸入的前述一對之主端子間的電壓而判定前述整流MOSFET之導通/關斷之判定電路；及依前述判定電路之判定結果而進行前述整流MOSFET之閘極的導通/關斷，以於將前述整流MOSFET導通時閘極電壓之升壓所需的時間成為比於關斷前述整流MOSFET時閘極電壓之降壓所需的時間還長之方式而構成的閘極驅動電路其中，前述閘極驅動電路，係包含具備高側MOSFET及低側MOSFET，輸出連接於前述整流MOSFET之閘極的第1之CMOS緩衝器而構成，於將前述整流MOSFET導通時於前述第1之CMOS緩衝器的高側MOSFET流通之電流，係比於將前述整流MOSFET關斷時於前述第1之CMOS緩衝器的低側MOSFET流通之電流還小。
  2. 如申請專利範圍第1項之整流裝置，其中，前述第1之CMOS緩衝器，係以將低側MOSFET之閘極寬除以閘極長的商之2倍成為大於將高側MOSFET之閘極寬除以閘極長的商的方式而構成。
  3. 如申請專利範圍第1項之整流裝置，其中，前述第1之CMOS緩衝器，係一電阻與一高側MOSFET串聯連接，且連接於前述整流MOSFET之閘極導通時的電流路徑。
  4. 如申請專利範圍第1項之整流裝置，其中，前述第1之CMOS緩衝器，係一第一定電流電路與一高側MOSFET串聯連接，且連接於前述整流MOSFET之閘極導通時的電流路徑。
  5. 如申請專利範圍第1項之整流裝置，其中，於前述第1之CMOS緩衝器的輸出與前述整流MOSFET之閘極之間，係並聯連接電阻與二極體，前述二極體，係連接於電流從前述整流MOSFET之閘極流往前述第1之CMOS緩衝器的輸出之方向。
  6. 如申請專利範圍第1項之整流裝置，其中，前述閘極驅動電路，係具備輸出連接於前述第1之CMOS緩衝器的輸入之第2之CMOS緩衝器，於將前述整流MOSFET導通時於前述第2之CMOS緩衝器的低側MOSFET流通之電流，係比於將前述整流MOSFET關斷時於前述第2之CMOS緩衝器的高側MOSFET流通之電流還小。
  7. 如申請專利範圍第6項之整流裝置，其中，前述第2之CMOS緩衝器，係以將低側MOSFET之閘極寬除以閘極長的商之2倍成為小於將高側MOSFET之閘極寬除以閘極長的商的方式而構成。
  8. 如申請專利範圍第6項之整流裝置，其中，前述閘極驅動電路，係具備輸出連接於前述第2之CMOS緩衝器的輸入之第3之CMOS緩衝器，於將前述整流MOSFET導通時於前述第3之CMOS緩衝器的高側MOSFET流通之電流，係比於將前述整流MOSFET關斷時於前述第3之CMOS緩衝器的低側MOSFET流通之電流還小。
  9. 如申請專利範圍第8項之整流裝置，其中，前述第3之CMOS緩衝器，係以將低側MOSFET之閘極寬除以閘極長的商之2倍成為大於將高側MOSFET之閘極寬除以閘極長的商的方式而構成。
  10. 如申請專利範圍第1項之整流裝置，其中，前述判定電路，係以MOSFET而構成之比較器。
  11. 如申請專利範圍第1項之整流裝置，其中，流過前述判定電路之電流取決於前述判定電路所具備之第二定電流電路。
  12. 如申請專利範圍第1項之整流裝置，其中，前述判定電路，係具備雙極性電晶體、及二極體，於前述整流MOSFET為導通/關斷之任一者的第1狀態之情況下，前述雙極性電晶體為關斷狀態且於前述二極體流過順向電流，於前述整流MOSFET為與前述第1狀態係不同的導通/關斷任一者之第2狀態的情況下，前述雙極性電晶體為導通狀態且於前述二極體不流過順向電流。
  13. 如申請專利範圍第1項之整流裝置，其中，於將前述整流MOSFET關斷時閘極電壓之降壓所需的時間，係從閘極電壓成為最大閘極電壓之90%起到達前述整流MOSFET之閾值電壓為止的時間，於將前述整流MOSFET導通時閘極電壓之升壓所需的時間，係從閘極電壓成為最大閘極電壓之10%起到達前述整流MOSFET之閾值電壓為止的時間。
  14. 一種交流發電機，特徵在於：具備：直流端子連接於電池，交流端子連接於交流電源之橋式整流電路；及分別連接於前述整流電路之高側及低側的如申請專利範圍第1至13項中任1項之整流裝置。
  15. 一種電力轉換裝置，特徵在於：具備：直流端子連接於蓄能部，交流端子連接於交流電源之橋式整流電路；及分別連接於前述整流電路之高側及低側的如申請專利範圍第1至13項中任1項之整流裝置。
TW103142188A 2013-12-13 2014-12-04 Rectifier, alternator and power conversion device TWI583118B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013257733A JP6371053B2 (ja) 2013-12-13 2013-12-13 整流装置、オルタネータおよび電力変換装置

Publications (2)

Publication Number Publication Date
TW201541847A TW201541847A (zh) 2015-11-01
TWI583118B true TWI583118B (zh) 2017-05-11

Family

ID=53371317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103142188A TWI583118B (zh) 2013-12-13 2014-12-04 Rectifier, alternator and power conversion device

Country Status (6)

Country Link
US (1) US9966871B2 (zh)
EP (1) EP3082244B1 (zh)
JP (1) JP6371053B2 (zh)
CN (1) CN105814786B (zh)
TW (1) TWI583118B (zh)
WO (1) WO2015088020A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11005385B2 (en) 2019-01-08 2021-05-11 Actron Technology Corporation Alternator and rectifier thereof
TWI783862B (zh) * 2021-02-17 2022-11-11 日商日立功率半導體股份有限公司 整流電路、整流電路之控制方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104953859B (zh) * 2015-07-06 2019-03-22 安徽省东科半导体有限公司 一种同步二极管
JP6617002B2 (ja) * 2015-10-20 2019-12-04 株式会社 日立パワーデバイス 整流器、それを用いたオルタネータおよび電源
TWI563488B (en) 2016-02-01 2016-12-21 Sitronix Technology Corp Gate driving circuit
JP6623958B2 (ja) * 2016-07-12 2019-12-25 株式会社デンソー 駆動対象スイッチの駆動回路
JP6789780B2 (ja) * 2016-11-28 2020-11-25 株式会社 日立パワーデバイス 整流器およびそれを用いたオルタネータ
US10128736B1 (en) 2017-06-23 2018-11-13 Infineon Technologies Ag Rectifier device
DE102017126060B4 (de) * 2017-11-08 2019-06-27 Infineon Technologies Austria Ag Ansteuerschaltung für ein transistorbauelement
EP3503363A1 (en) * 2017-12-19 2019-06-26 Koninklijke Philips N.V. Powering microcontrollers
US10333425B1 (en) * 2018-05-03 2019-06-25 Linear Technology Holding Llc Self-biasing ideal diode circuit
CN110707945A (zh) * 2018-07-10 2020-01-17 Oppo广东移动通信有限公司 整流电路、无线充电装置、电源提供设备及无线充电***
TWI692194B (zh) 2019-06-27 2020-04-21 朋程科技股份有限公司 交流發電機以及整流裝置
GB2590057B (en) * 2019-10-10 2022-11-16 Steifpower Tech Company Limited A Field-Effect Transistor (FET) based synchronous rectifier for emulating a diode
US10840795B1 (en) * 2019-10-16 2020-11-17 Monolithic Power Systems, Inc. Power transistor driver with reduced spikes for switching converters
JP7148476B2 (ja) 2019-10-25 2022-10-05 株式会社東芝 電力切替器、電力整流器及び電力変換器
JP7296331B2 (ja) * 2020-03-18 2023-06-22 株式会社 日立パワーデバイス ゲート駆動装置およびゲート駆動方法、パワー半導体モジュール、並びに電力変換装置
TWI766395B (zh) * 2020-10-20 2022-06-01 朋程科技股份有限公司 交流發電機及其整流裝置
TWI746215B (zh) * 2020-10-20 2021-11-11 朋程科技股份有限公司 交流發電機及其整流裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09105763A (ja) * 1995-10-11 1997-04-22 Nec Corp コンパレータ回路
JP2003243971A (ja) * 2002-02-20 2003-08-29 Fuji Electric Co Ltd コンパレータ回路
JP2006320179A (ja) * 2005-05-16 2006-11-24 Hitachi Ltd 回転電機制御装置
JP2007110869A (ja) * 2005-10-17 2007-04-26 Matsushita Electric Ind Co Ltd 電力変換装置
JP2009296807A (ja) * 2008-06-06 2009-12-17 Hitachi Ltd 車両用充電発電機およびその整流装置
JP2013005474A (ja) * 2011-06-13 2013-01-07 Honda Motor Co Ltd 電源回路
US20130193937A1 (en) * 2012-01-31 2013-08-01 Kabushiki Kaisha Toshiba Switching regulator and electronic apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117824A (en) * 1979-03-01 1980-09-10 Mitsubishi Electric Corp Device for eliminating chattering
US5216299A (en) * 1992-02-13 1993-06-01 Standard Microsystems Corporation Low power noise rejecting TTL to CMOS input buffer
US5583457A (en) * 1992-04-14 1996-12-10 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
US5877647A (en) * 1995-10-16 1999-03-02 Texas Instruments Incorporated CMOS output buffer with slew rate control
SE517685C2 (sv) * 2000-03-24 2002-07-02 Ericsson Telefon Ab L M Förfarande och anordning för styrning av en synkron likriktare i en likspänningsomvandlare
JP5352964B2 (ja) * 2007-03-29 2013-11-27 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ、電源電圧供給方法、電源電圧供給システム、およびｄｃ−ｄｃコンバータの制御方法
WO2008155917A1 (ja) * 2007-06-19 2008-12-24 Panasonic Corporation スイッチング素子駆動回路
DE102007060219A1 (de) 2007-12-14 2009-06-18 Robert Bosch Gmbh Gleichrichterschaltung
US8022679B2 (en) * 2008-04-18 2011-09-20 Linear Technology Corporation Systems and methods for fast switch turn on approximating ideal diode function
US8064227B2 (en) * 2008-09-08 2011-11-22 GM Global Technology Operations LLC Rectifying circuit for a multiphase electric machine
JP2012147591A (ja) 2011-01-13 2012-08-02 Toyota Central R&D Labs Inc 駆動回路
JP6042091B2 (ja) * 2011-05-13 2016-12-14 ローム株式会社 スイッチングレギュレータの制御回路、スイッチングレギュレータおよび電子機器、スイッチング電源装置、テレビ
JP2013215039A (ja) * 2012-04-02 2013-10-17 Denso Corp 電力変換装置
US20140168829A1 (en) * 2012-12-18 2014-06-19 Eaton Corporation Gate Drive Circuits that Control Electromagnetic Interference and Switching Losses and Related Methods
KR101502153B1 (ko) * 2013-04-30 2015-03-12 주식회사 맵스 능동 다이오드 드라이버

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09105763A (ja) * 1995-10-11 1997-04-22 Nec Corp コンパレータ回路
JP2003243971A (ja) * 2002-02-20 2003-08-29 Fuji Electric Co Ltd コンパレータ回路
JP2006320179A (ja) * 2005-05-16 2006-11-24 Hitachi Ltd 回転電機制御装置
JP2007110869A (ja) * 2005-10-17 2007-04-26 Matsushita Electric Ind Co Ltd 電力変換装置
JP2009296807A (ja) * 2008-06-06 2009-12-17 Hitachi Ltd 車両用充電発電機およびその整流装置
JP2013005474A (ja) * 2011-06-13 2013-01-07 Honda Motor Co Ltd 電源回路
US20130193937A1 (en) * 2012-01-31 2013-08-01 Kabushiki Kaisha Toshiba Switching regulator and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11005385B2 (en) 2019-01-08 2021-05-11 Actron Technology Corporation Alternator and rectifier thereof
TWI783862B (zh) * 2021-02-17 2022-11-11 日商日立功率半導體股份有限公司 整流電路、整流電路之控制方法

Also Published As

Publication number Publication date
US20160315553A1 (en) 2016-10-27
EP3082244A4 (en) 2017-08-16
CN105814786A (zh) 2016-07-27
JP6371053B2 (ja) 2018-08-08
TW201541847A (zh) 2015-11-01
JP2015116077A (ja) 2015-06-22
EP3082244A1 (en) 2016-10-19
WO2015088020A1 (ja) 2015-06-18
CN105814786B (zh) 2018-07-03
US9966871B2 (en) 2018-05-08
EP3082244B1 (en) 2020-07-01

Similar Documents

Publication Publication Date Title
TWI583118B (zh) Rectifier, alternator and power conversion device
CN106602901B (zh) 整流器、使用该整流器的交流发电机以及电源
US8558585B2 (en) Signal transmission circuit and switch driving device using the same
US9019000B2 (en) Driver circuit having a storage device for driving switching device
JP5561352B2 (ja) 駆動回路
JP4456569B2 (ja) パワースイッチング素子の駆動回路
JP3912417B2 (ja) 駆動回路
JP6171451B2 (ja) 回路装置及び電子機器
CN108123623B (zh) 整流器以及使用了该整流器的交流发电机
JP6323834B2 (ja) 同期整流装置およびこれを用いたオルタネータ
EP3017542B1 (en) A gate drive circuit and a method for controlling a power transistor
JP2011234430A (ja) 電力用半導体装置
JP2008029059A (ja) 半導体装置の駆動回路
JP6155179B2 (ja) 整流装置、オルタネータおよび電力変換装置
JP6939087B2 (ja) 集積回路装置
KR102577722B1 (ko) 상부 암 구동 회로, 상부 암 구동 회로의 제어 방법
JP2018064148A (ja) スイッチング回路