CN105814786B - 整流装置、交流发电机以及电力转换装置 - Google Patents

整流装置、交流发电机以及电力转换装置 Download PDF

Info

Publication number
CN105814786B
CN105814786B CN201480067727.XA CN201480067727A CN105814786B CN 105814786 B CN105814786 B CN 105814786B CN 201480067727 A CN201480067727 A CN 201480067727A CN 105814786 B CN105814786 B CN 105814786B
Authority
CN
China
Prior art keywords
rectification
mentioned
mosfet
fairing
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480067727.XA
Other languages
English (en)
Other versions
CN105814786A (zh
Inventor
石丸哲也
恩田航平
坂野顺
坂野顺一
森睦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of CN105814786A publication Critical patent/CN105814786A/zh
Application granted granted Critical
Publication of CN105814786B publication Critical patent/CN105814786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0029—Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H02M7/2195—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration the switches being synchronously commutated at the same frequency of the AC input voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Power Conversion In General (AREA)
  • Control Of Eletrric Generators (AREA)

Abstract

本发明提供防止振荡且防止由噪声施加时的误动作而导致贯通电流流过的自主型同步整流MOSFET的整流装置。整流装置(132)具备：进行同步整流的整流MOSFET(101)；判定电路(103)，其输入整流MOSFET(101)的一对正极主端子TH与负极主端子TL间的电压，并根据输入的电压判定整流MOSFET(101)的导通/截止；以及栅极驱动电路(105)，其根据判定电路(103)的比较信号Vcomp进行整流MOSFET(101)的栅极的导通/截止，且构成为导通整流MOSFET(101)时栅极电压Vgs的升压所需的时间比截止整流MOSFET(101)时栅极电压Vgs的降压所需的时间长。

Description

整流装置、交流发电机以及电力转换装置
技术领域
本发明涉及自主型同步整流MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)的整流装置、使用了该整流装置的交流发电机以及电力转换装置。
背景技术
在汽车中进行发电的交流发电机中，此前使用二极管作为整流元件。二极管虽然廉价，但存在正向压降，损耗大。针对于此，近年来，MOSFET取代二极管开始用作交流发电机用的整流元件。通过对MOSFET进行同步整流，无正向压降而正向电流从0V上升，能够实现损耗小的整流元件。
电源装置的交流电力的频率恒定。因此，在使用MOSFET作为电源装置的整流元件的情况下，还能够与时钟同步地进行MOSFET的导通/截止控制。但是，交流发电机的通过线圈产生的交流电力的频率并不恒定。因此，在使用MOSFET作为交流发电机的整流元件的情况下，并非如在电源装置等中使用的情况那样简单地与时钟同步，而是需要与其各时刻的频率同步地进行MOSFET的导通/截止控制。
因此，可以考虑使用霍尔元件来检测马达的位置来进行MOSFET控制的方式，但是由于需要霍尔元件，所以无法以原样置换现状的整流元件，不得不对交流发电机进行大变更。
在专利文献1的权利要求1中记载了：“一种整流器电路，其特征在于，具有阴极端子(K1)、阳极端子(A1)以及设在上述阴极端子与上述阳极端子之间的电子电路，该电子电路包括组装有反向二极管(Inversdiode)(D6)的MOS晶体管(T1)、电容器(C1)以及差动放大器(T2、T3、R1、R2、R3)”。在专利文献1的第0018段中记载了：“如果与整流器电路的阳极端子A1的电位相比，整流器电路的阴极端子K1的电位为正极性，且其电位差超过由齐纳二极管D4所调整的值，则由晶体管T4、T5构成的电流放大级的输入侧的电位上升。由此，MOS晶体管T1的栅极－源极间的电压也上升，在MOS晶体管T1的漏极与源极之间流过电流”。这里，将专利文献1中记载的方式称作自主型(autonomous)。
自主型同步整流MOSFET不需要霍尔元件等传感器，控制电路通常也简单，因此能够廉价地构成交流发电机的整流部。
在专利文献2的第0013段中记载了：“在导通的过渡期间的前半阶段，电压驱动型元件的栅极电压的上升速度被相对地高速化，在导通的过渡期间的后半阶段，电压驱动型元件的栅极电压的上升速度被相对地低速化。由此，电压驱动型元件导通时的开关特性中的权衡关系得到改善”。作为其效果，在第0029段中记载了：“抑制了晶体管Tr1导通时的漏极电流的浪涌以及漏极电流的振铃现象”。
作为专利文献2的课题的振铃现象是指在开关元件的导通和截止的转换时产生的振动。振铃是高速地开关时由电感器、基板的寄生电容等产生的现象。
现有技术文献
专利文献
专利文献1：日本特表2011－507468号公报
专利文献2：日本特开2012－147591号公报
发明内容
发明所要解决的课题
上述自主型同步整流MOSFET具有能够廉价地提供整流元件的优点，但存在下述问题：容易产生重复进行MOSFET导通/截止的误判定的振荡，且由于噪声而容易产生MOSFET导通/截止的误动作。
在自主型同步整流MOSFET中，根据MOSFET的源极－漏极间的电压来判定MOSFET导通/截止，而且在MOSFET的内置二极管中也有整流电流流动，当电流在MOSFET中流动的状态和电流在内置二极管中流动的状态转换时，MOSFET的源极－漏极间的电压较大地变动，因此产生了重复进行MOSFET导通/截止的误判定的振荡。此外，由于根据MOSFET的源极－漏极间的电压来判定MOSFET的导通/截止，因此，如果噪声传递至与MOSFET的源极连接的配线或者与漏极连接的配线，则MOSFET的源极－漏极间的电压由于该噪声而变动，MOSFET产生导通/截止的误动作。
在交流发电机中使用自主型同步整流MOSFET时，需要在宽大的温度范围、宽大的产出交流电力频率、宽大的输出电流、变动的电池电压这样的条件下，正确地进行自主型控制。在这样宽大的条件下进行同样的自主型控制是困难的。此外，交流发电机的产出交流电力的频率不仅范围宽，而且低至数10Hz～数kHz左右。如果产出交流电力的频率低，则源极－漏极间的电压的时间变化缓慢，导通或截止的转换需要时间，因此容易产生上述振荡。
另外，在专利文献2中，如第1实施方式(第0029段以及图3)所记载的那样，公开了如下的结构：“在导通的过渡期间的前半阶段中的栅极电压的上升速度被相对地高速化，在导通的过渡期间的后半阶段中的栅极电压的上升速度被相对地低速化”。因此可以认为：例如假设在截止的过渡期间的前半和后半都构成为快速的结构，则存在前半和后半合并后的导通速度比前半和后半合并后的截止速度慢的情况，因此一眼看去，似乎在该文献中公开了导通MOSFET的栅极的速度比截止其的速度慢的结构。
但是，如专利文献2的第0012段所记载的那样，其课题在于：“即使在电压驱动型元件的导通或截止的过渡期间被高速化的情况下，开关特性中的权衡关系也得到改善”。也就是说，专利文献2中记载的发明以开关动作高速为前提。如专利文献2的第0006段记载的那样，上述权衡关系是指开关损耗与浪涌的关系以及开关损耗与振铃的关系。通过延缓导通速度所改善的浪涌以及振铃，尤其在开关速度快的情况下成为课题。另外，专利文献2没有公开任何以根据MOSFET的源极－漏极间的电压来判定MOSFET的导通/截止的“自主型”作为构成要素的发明。
另一方面，本发明所解决的振荡抑制，尤其在如用于交流发电机时那样开关速度慢的情况下成为课题。另外，作为本发明的目的的振荡抑制和噪声施加时的贯通电流的抑制是由于进行自主型控制而产生的解决课题。因此，应该注意：专利文献2中记载的发明并不是以作为本发明的目的的振荡抑制和噪声施加时的贯通电流的抑制作为解决课题的发明，专利文献2中记载的发明与本申请发明为根本上不同的发明。
本发明的课题在于提供能防止振荡且防止由噪声施加时的误动作而导致贯通电流流过的自主型同步整流MOSFET的整流装置、使用了该整流装置的交流发电机以及电力转换装置。
用于解决课题的手段
为了解决上述课题，第1发明的整流装置具备：进行同步整流的整流MOSFET；判定电路，其输入上述整流MOSFET的一对主端子间的电压，并根据输入的上述一对主端子间的电压判定上述整流MOSFET的导通/截止；以及栅极驱动电路，其根据上述判定电路的判定结果进行上述整流MOSFET的栅极的导通/截止，且构成为导通上述整流MOSFET时栅极电压的升压所需的时间比截止上述整流MOSFET时栅极电压的降压所需的时间长。
第2发明的交流发电机具备：直流端子与电池连接且交流端子与交流电源连接的桥式整流电路；以及分别与上述整流电路的高端及低端连接的上述整流装置。
第3发明的电力转换装置具备：直流端子与能量储存部连接且交流端子与交流电源连接的桥式整流电路；以及分别与上述整流电路的高端及低端连接的上述整流装置。
关于其它手段，在具体实施方式中进行说明。
发明的效果
根据本发明，能够提供防止振荡且防止由噪声施加时的误动作而导致贯通电流流过的自主型同步整流MOSFET的整流装置、使用了该整流装置的交流发电机以及电力转换装置。
附图说明
图1是表示使用了自主型整流装置的交流发电机的概略结构的电路图。
图2是表示第1实施方式中的自主型同步整流MOSFET的整流装置的电路图。
图3是表示第1实施方式的变形例的自主型同步整流MOSFET的整流装置的图。
图4是表示第1实施方式中的整流装置的各部分波形的图表(其1)。
图5是表示第1实施方式中的整流装置的各部分波形的图表(其2)。
图6是表示流过第1实施方式中的整流装置的贯通电流的图表。
图7是表示第1实施方式中的整流装置的判定电路的变形例(A)、(B)的电路图。
图8是表示第1实施方式中的整流装置的判定电路的变形例(C)、(D)的电路图。
图9是第1实施方式中的整流装置的变形例(C)的判定电路的布局图。
图10是表示第2实施方式中的自主型同步整流MOSFET的整流装置的电路图。
图11是表示第3实施方式中的自主型同步整流MOSFET的整流装置的电路图。
图12是表示第4实施方式中的自主型同步整流MOSFET的整流装置的电路图。
图13是表示第4实施方式中的栅极驱动器的沟道长度和沟道宽度的布局图。
图14是表示第4实施方式的变形例的自主型同步整流MOSFET的整流装置的电路图。
图15是表示第4实施方式的变形例的栅极驱动器的沟道长度和沟道宽度的布局图。
图16是表示使用了自主型整流装置的电力转换装置的概略结构的电路图。
图17是表示第1比较例中的自主型同步整流MOSFET的整流装置的电路图。
图18是表示第1比较例中的整流装置的各部分波形的图表(其1)。
图19是表示第1比较例中的整流装置的各部分波形的图表(其2)。
图20是表示第2比较例中的自主型同步整流MOSFET的整流装置的电路图。
图21是表示第2比较例中的整流装置的各部分波形的图表。
具体实施方式
本发明的发明者们发现：通过在自主型同步整流MOSFET的整流装置中加入导通MOSFET的栅极的速度比截止其的速度慢的结构，能够得到抑制振荡以及防止噪声误动作的效果。
以下，根据附图详细地说明本发明的实施方式。另外，在用于说明实施方式的各图中，对具有同一功能的部分附加同一符号，并适当地省略其重复说明。另外，在以下的实施方式的说明中，除了特别必要时以外，不重复同一或同样部分的说明，而是适当地省略。
图1是表示使用了自主型整流装置的交流发电机的概略结构的电路图。该交流发电机的结构在比较例及各实施方式中通用。
如图1所示，使用了自主型同步整流MOSFET的整流装置132的交流发电机140具备：构成为包括转子线圈109和定子线圈110uv、110vw、110wu的发电部；以及整流电路130。
发电部构成为包括转子线圈109和被Δ接线的3根定子线圈110uv、110vw、110wu。从定子线圈110wu、110uv接线的节点引出U相131u的中点配线。从定子线圈110uv、110vw接线的节点引出V相131v的中点配线。从定子线圈110vw、110wu接线的节点引出W相131w的中点配线。另外，各定子线圈110uv、110vw、110wu的接线也可以构成为Y接线来代替Δ接线，而不做限定。
整流电路130构成为包括U相131u、V相131v以及W相131w，将节点Nu、Nv、Nw间的三相交流整流为直流并使其流过节点Np、Nn间(直流端子间)。U相131u的中点配线的节点Nu在高端侧连接整流装置132uh，在低端侧连接整流装置132ul。V相131v的中点配线的节点Nv在高端侧连接整流装置132vh，在低端侧连接整流装置132vl。W相131w的中点配线的节点Nw在高端侧连接整流装置132wh，在低端侧连接整流装置132wl。高端侧的整流装置132uh、132vh、132wh通过直流的正极侧的节点Np连接电池111(能量储存部)的正极侧端子。低端侧的整流装置132ul、132vl、132wl通过直流的负极侧的节点Nn连接电池111的负极侧端子。
电池111(能量储存部)例如为车载用电池，其动作范围例如为10.8V～14V左右。
U相131u的高端的整流装置132uh构成为包括整流MOSFET101uh、内置二极管102uh、控制IC(Integrated Circuit，集成电路)108uh以及电容器107uh。U相131u的低端的整流装置132ul同样构成为包括整流MOSFET101ul、内置二极管102ul、控制IC108ul以及电容器107ul。
V相131v的高端的整流装置132vh构成为包括整流MOSFET101vh、内置二极管102vh、控制IC108vh以及电容器107vh。V相131v的低端的整流装置132vl同样构成为包括整流MOSFET101vl、内置二极管102vl、控制IC108vl以及电容器107vl。
W相131w的高端的整流装置132wh构成为包括整流MOSFET101wh、内置二极管102wh、控制IC108wh以及电容器107wh。W相131w的低端的整流装置132wl同样构成为包括整流MOSFET101wl、内置二极管102wl、控制IC108wl以及电容器107wl。
另外，各相的低端的整流装置132ul、132vl、132wl，从外部对控制IC108ul、108vl、108wl的电源供给容易，因此也可以不使用电容器107ul、107vl、107wl，而构成为从外部进行电源供给。
以下，在不特别区分各整流装置132uh～132wl时，在比较例中记载为整流装置132y、132z，在各实施方式中记载为整流装置132、132a～132c。
在不特别区分各控制IC108uh～108wl时，在比较例中记载为控制IC108y、108z，在各实施方式中记载为控制IC108、108a～108c。
在不特别区分各整流MOSFET101uh～101wl时，仅记载为整流MOSFET101。在不特别区分各内置二极管102uh～102wl时，仅记载为内置二极管102。在不特别区分各电容器107uh～107wl时，仅记载为电容器107。
图17是表示第1比较例中的自主型同步整流MOSFET的整流装置132y的电路图。
如图17所示，整流装置132y构成为包括：整流MOSFET101、内置于整流MOSFET101的芯片中的内置二极管102、判定电路103、栅极驱动电路105y、二极管106以及电容器107。整流装置132y使电流从负极侧主端子TL向正极侧主端子TH流动。
整流MOSFET101由于流动有交流发电机140的发电部产生的大电流，因此使用功率MOSFET。整流MOSFET101用于进行同步整流。整流MOSFET101的漏极与正极侧主端子TH连接，源极与负极侧主端子TL连接。由此，整流MOSFET101的内置二极管102的阳极与负极侧主端子TL连接，阴极与正极侧主端子TH连接。
判定电路103的非反相输入端子IN+与整流MOSFET101的漏极连接，反相输入端子IN－与整流MOSFET101的源极连接。判定电路103的输出端子OUT与栅极驱动电路105y的输入端子连接。从判定电路103的输出端子OUT输出比较信号Vcomp。判定电路103可以为具有一般功能的比较器，根据非反相输入端子IN+的电压Vin+和反相输入端子IN－的电压Vin－生成比较信号Vcomp。由此，判定电路103输出负极侧主端子TL的源极电压Vs与正极侧主端子TH的漏极电压Vd的比较结果。判定电路103优选在性能上为高精度的电路。
二极管106按照从正极侧主端子TH向电容器107的正极侧端子的方向连接。电容器107的正极侧端子与判定电路103和栅极驱动电路105y的电源电压端子VCC连接以供给直流电力。
栅极驱动电路105y的输出端子与整流MOSFET101的栅极连接。栅极驱动电路105y输出栅极电压Vgs。栅极驱动电路105y构成为包括CMOS(Complementary MOS，互补金属氧化物半导体)缓冲器161y。CMOS缓冲器161y构成为包括高侧P型MOSFET150和低侧N型MOSFET151串联连接的电路。
控制IC108y构成为包括判定电路103、栅极驱动电路105y以及二极管106。
电容器107供给控制IC108y驱动用的电源。通过将电容器107用于电源，整流装置132y的端子数成为2个，能够与交流发电机140中使用的以往的整流二极管的端子具有互换性。由此，能够将以往的整流二极管置换为整流装置132y，从而提高交流发电机140的性能。
图1所示的交流发电机140的各相的高端侧的整流装置132y的正极侧主端子TH通过节点Np与电池111的正极侧端子连接。整流装置132y的负极侧主端子TL与各相的中点配线的节点Nu、Nv、Nw连接。
各相的低端侧的整流装置132y的正极侧主端子TH与各相的中点配线的节点Nu、Nv、Nw连接。整流装置132y的负极侧主端子TL通过节点Nn与电池111的负极侧端子连接。
图18(a)～图18(e)是表示第1比较例中的整流装置的各部分波形的图表(其1)。图18(a)～图18(e)的横轴表示在各图表中共通的时间。
图18将U相131u的低端使用的整流装置132ul的电压以及电流的波形在低端的整流MOSFET101ul导通的期间上加上前后的期间来进行显示。以下，整流装置132ul有时仅记载为整流装置132y。整流MOSFET101ul有时仅记载为整流MOSFET101。
图18(a)是表示整流MOSFET101的漏极－源极间电压Vds的图表。漏极－源极间电压Vds与施加在判定电路103的非反相输入端子IN+与反相输入端子IN－之间的电压相同。判定电路103的非反相输入端子IN+与正极侧主端子TH连接，且被施加漏极电压Vd。判定电路103的反相输入端子IN－与负极侧主端子TL连接，且被施加源极电压Vs。
图18(b)是表示判定电路103输出的比较信号Vcomp的图表。
图18(c)是表示整流MOSFET101的栅极电压Vgs的图表。栅极电压Vgs还是栅极驱动电路105y的最终级的CMOS缓冲器161y的输出电压。
图18(d)是表示从栅极驱动电路105y向整流MOSFET101的栅极流动的栅极电流Ig的图表。
图18(e)是表示整流MOSFET101的漏极电流Id的图表。该漏极电流Id是整流电流。
在图18(a)～图18(e)中示出了U相131u的低端使用的整流装置132ul的电压以及电流的波形，但若以整流元件的负极侧主端子TL作为基准，则U相131u的高端使用的整流装置132uh的电压以及电流的波形也成为相同的波形。V相131v、W相131w的低端和高端使用的各整流装置132y也相同。
使用应用了第1比较例的自主型同步整流MOSFET的整流装置132y的整流电路的电压以及电流的波形来说明自主型同步整流MOSFET的整流装置132y的整流动作及其课题。
在第1比较例的自主型同步整流MOSFET的整流装置132y中使用的控制IC108y中，最终级的CMOS缓冲器161y构成为：沟道长度相同，高侧P型MOSFET150的沟道宽度是低侧N型MOSFET151的沟道宽度的2倍，两者的饱和电流相同。
图18(a)～图18(e)与图19(a)～图19(e)的截止整流MOSFET101的时机不同。图18(a)～图18(e)示出了在整流MOSFET101的漏极电压Vd超过源极电压Vs之后截止整流MOSFET101的情况。图19(a)～图19(e)是截止的时机提前，而在整流MOSFET101的漏极电压Vd超过源极电压Vs之前截止整流MOSFET101的情况下的波形。
根据图18(a)～图18(e)来说明自主型同步整流MOSFET的整流动作。
通过转子线圈109在定子线圈110uv、110vw、110wu中旋转来进行交流发电机140的发电。此时，在各相的线圈中产生交流电力，通过该交流电力，各相的中点配线的电压周期性地上、下。
中点配线的电压与低端的整流元件的正极侧主端子TH的电压相等，且与判定电路103的非反相输入端子IN+的电压Vin+相等。
电池111的负极侧端子的电压与低端的整流元件的负极侧主端子TL的电压相等，且与判定电路103的反相输入端子IN－的电压Vin－相等。
在时刻t11，中点配线的电压比电池111的负极侧端子的电压低。即，如图18(a)所示，施加于判定电路103的非反相输入端子IN+与反相输入端子IN－之间的漏极－源极间电压Vds成为负。如图18(b)所示，判定电路103的比较信号Vcomp从H电平向L电平变化。
判定电路103的比较信号Vcomp被输入栅极驱动电路105y，且沿着CMOS缓冲器161y等被输出。由此，如图18(c)所示，栅极电压Vgs升压。通过最终级的CMOS缓冲器161y等的高侧P型MOSFET150而流过漏极电流Idh，如图18(d)所示，栅极电流Ig沿着正向流动。如图18(c)所示，通过该栅极电流Ig，整流MOSFET101的栅极电压Vgs升压。当栅极电压Vgs升高时，整流MOSFET101成为导通状态，如图18(e)所示，漏极电流Id流动，整流开始。此后，在时刻t11～t12之间，比较信号Vcomp振荡。
在时刻t12，比较信号Vcomp在L电平下稳定，振荡结束。然后，中点配线的电压在下降后转为上升。
在时刻t13，中点配线的电压超过电池111的负极侧端子的电压。判定电路103的非反相输入端子IN+的电压Vin+超过反相输入端子IN－的电压Vin－。如图18(a)所示，漏极－源极间电压Vds成为负。由此，如图18(b)所示，判定电路103输出的比较信号Vcomp从L电平向H电平变化。
判定电路103输出的比较信号Vcomp被输入栅极驱动电路105，且沿着CMOS缓冲器161y等被输出。由此，如图18(c)所示，栅极电压Vgs降压。通过最终级的CMOS缓冲器161y等的低侧N型MOSFET151而流过漏极电流Idl，如图18(d)所示，栅极电流Ig沿着反向流动。如图18(c)所示，通过该栅极电流Ig，栅极电压Vgs降压。当栅极电压Vgs下降时，整流MOSFET101成为截止状态，如图18(e)所示，漏极电流Id不再流动，该周期的整流动作结束。
接着，对第1比较例的自主型同步整流MOSFET的课题进行说明。
在时刻t11，开始整流动作时，整流MOSFET101的漏极电压Vd低于源极电压Vs，之后判定电路103和栅极驱动电路105y动作。在整流电流即漏极电流Id开始流动的时候，整流MOSFET101为截止状态，最初在内置二极管102中流过整流电流。整流装置132y的导通电压为正极侧主端子TH和负极侧主端子TL之间的电压，这里表现出由高电阻的内置二极管102决定的大电压。
然后，当控制IC108y动作而整流MOSFET101成为导通状态时，整流电流流过低电阻的整流MOSFET101。整流装置132y的导通电压急剧地降低至由整流MOSFET101的低导通电阻决定的电压。由于整流装置132y的导通电压降低，因此再次满足截止整流MOSFET101的判定基准，整流MOSFET101成为截止状态。由于整流MOSFET101截止，因此电流流过内置二极管102，整流装置132y的导通电压成为由内置二极管102决定的大电压。这样，整流装置132y重复进行导通和截止的判定，从而产生图18(a)～图18(d)的时刻t11～t12所示的振荡。即，图18(b)所示的判定电路103的比较信号Vcomp重复H电平和L电平，由此，图18(c)所示的整流MOSFET101的栅极电压Vgs振动。其结果，图18(d)所示的整流MOSFET101的栅极电流Ig也振动。
由于整流电流交替地流过整流MOSFET101和内置二极管102，因此图18(a)所示的整流MOSFET101的漏极－源极间电压Vds也振动。
在时刻t13，结束整流动作时，由于在整流MOSFET101的漏极电压Vd超过源极电压Vs之后，判定电路103、栅极驱动电路105y动作，因此整流电流流动结束之后，整流MOSFET101截止。因此，不会出现电流流过内置二极管102而整流元件的导通电压急增的情况，不会产生如时刻t11～t12那样的振荡。
但是，有时候截止判定时机因温度、产出的交流电力的频率、电池电压改变而提前，此时，与时刻t11～t12所示的整流动作的开始时同样地会产生振荡。图19(a)～图19(e)是表示这种情况的图表。
图19(a)～图19(e)是表示第1比较例中的整流装置的各部分波形的图表(其2)。图19(a)～图19(e)的各图表的纵轴和横轴与图18(a)～图18(e)的各图表的纵轴和横轴相同。
时刻t21、t22的动作与图18(a)～(e)所示的时刻t11、t12的动作相同。
在时刻t23，在截止了整流MOSFET101的时候，整流电流通过内置二极管102而继续流动。整流装置132y的导通电压本来为由整流MOSFET101的低导通电阻决定的小电压，但急剧地改变为由内置二极管102决定的大电压。如果整流装置132y的导通电压升高，则满足导通整流MOSFET101的判定基准，整流MOSFET101成为导通状态，电流流过整流MOSFET101。整流装置132y的导通电压改变为由整流MOSFET101的低导通电阻决定的小电压，整流MOSFET101再次截止。重复进行该截止和导通的判定，产生振荡。
在时刻t24，如果图19(a)所示的漏极－源极间电压Vds变得足够大，则整流装置132y的导通电压变得足够小，振荡结束。
自主型同步整流MOSFET的整流装置132y根据整流MOSFET101的漏极－源极间电压Vds来判定导通/截止。通过在整流MOSFET101和内置二极管102之间对整流电流的流动目的地进行转换，从而产生时刻t21～t22或者时刻t23～t24的振荡现象。
振荡导致的问题点在于整流MOSFET101的栅极电压Vgs振动。如果整流MOSFET101的栅极电压Vgs振动，则栅极的充电所使用的电荷增加，较多地消耗了电容器107的电荷，该电容器107用于实现栅极驱动电路105y的电源的作用。如果过度消耗电容器107的电荷而电压过度下降，则控制IC108y无法正常工作。如果想要在整流MOSFET101的栅极电压Vgs振动的情况下也使控制IC108y正常工作，则需要增大电容器107的容量，但电容器107的尺寸会增大，价格也会变高。如果想要使整流装置132y低面积且低成本，则必须使电容器107低容量化，不允许振荡。
振荡所导致的另一个问题在于噪声。漏极－源极间电压Vds以及漏极电流Id的振动是噪声源，有时会对周边的机器带来影响。
图20是表示第2比较例中的自主型同步整流MOSFET的整流装置132z的电路图。对于与图17所示的第1比较例的整流装置132y相同的要素，附加相同的符号。
如图20所示，第2比较例的整流装置132z构成为包括与图17所示的第1比较例不同的控制IC108z。第2比较例的控制IC108z与图17所示的第1比较例不同，在判定电路103上设置有磁滞。
另外，第2比较例的控制IC108z以与第1比较例的控制IC108y相同的方式构成。第2比较例的CMOS缓冲器161z以与第1比较例的CMOS缓冲器161y相同的方式构成。
在判定电路103的非反相输入端子IN+与电源电压端子VCC之间连接有电阻165。在判定电路103的输出端子OUT上连接CMOS反相器164，并通过电阻166而对反相输入端子IN－进行反馈。反相输入端子IN－通过电阻167与负极侧主端子TL连接。
磁滞电压由电阻166的电阻值和流过该电阻166的电流值决定。电阻165用于将调整截止时机的判定电路103的非反相输入端子IN+的电压Vin+抬升磁滞电压的量。
图21(a)～图21(e)是表示第2比较例中的整流装置132z的各部分波形的图表。图21(a)～图21(e)的各图表的纵轴和横轴与图18(a)～图18(e)的各图表的纵轴和横轴相同。图21(a)的粗虚线表示判定电路103的比较电压。
由图21(a)的波形可见，当判定电路103的非反相输入端子IN+的电压Vin+低于反相输入端子IN－的电压Vin－时，判定电路103判定为导通整流MOSFET101。由此，反相输入端子IN－的电压Vin－升压磁滞电压的量，比较电压也升压。
当判定电路103的非反相输入端子IN+的电压Vin+高于反相输入端子IN－的电压Vin－时，判定电路103判定为截止整流MOSFET101。由此，升压磁滞电压的量后的反相输入端子IN－的电压Vin－降压，比较电压也降压。
判定电路103的非反相输入端子IN+的电压Vin+升压磁滞电压的量以符合截止时机。判定电路103通过在导通整流MOSFET101之后使反相输入端子IN－的电压Vin－升压，从而能够抑制截止，防止振荡。判定电路103通过在截止整流MOSFET101之后使反相输入端子IN－的电压Vin－降压，从而能够抑制导通，防止振荡。
为了在整流动作结束的截止时不产生振荡，需要使磁滞电压在内置二极管102中比导通电压高，具体设定为0.8V以上。
在第2比较例的整流装置132z中，整流动作结束时，如果暂时截止整流MOSFET101，则截止状态继续，截止了整流MOSFET101之后的整流电流流过内置二极管102。如果截止整流MOSFET101的时机提前，有时会流动相当于整流的峰值电流的百分之几十的大电流。
每当整流装置132z重复整流动作时，在内置二极管102中流动大电流。由这样的内置二极管102的通电导致的损耗增大以及发热量增大成为问题。
另外，在第2比较例的整流装置132z中，开始整流动作时，导通整流MOSFET101的时机延缓了磁滞电压的量。因此，如果在整流MOSFET101导通之前在内置二极管102中流动大电流，则与整流动作的结束时相同，由内置二极管102的通电导致的损耗增大以及发热量增大可成为问题。
进而，在第2比较例的整流装置132z中，无法得到对在噪声施加时整流MOSFET101成为截止状态而在高端和低端的整流装置132z中流动贯通电流这种情况进行防止的效果。除此之外，在第2比较例的整流装置132z中，一般添加实现磁滞的电路，由此电路的消耗电流增大，需要将电容器107的容量增加相应的量。
图2是表示第1实施方式中的自主型同步整流MOSFET的整流装置的电路图。
如图2所示，第1实施方式中的自主型同步整流MOSFET的整流装置132构成为包括：正极侧主端子TH和负极侧主端子TL这两个端子、整流MOSFET101、内置于整流MOSFET101的芯片中的内置二极管102、判定电路103、栅极驱动电路105、二极管106以及电容器107。
整流MOSFET101由于流动有交流发电机140的发电部产生的大电流，因此使用功率MOSFET。整流MOSFET101用于进行同步整流。整流MOSFET101的漏极与正极侧主端子TH连接，源极与负极侧主端子TL连接。由此，整流MOSFET101的内置二极管102的阳极与负极侧主端子TL连接，阴极与正极侧主端子TH连接。
判定电路103的非反相输入端子IN+与整流MOSFET101的漏极连接，反相输入端子IN－直接与整流MOSFET101的源极连接。判定电路103的输出端子OUT与栅极驱动电路105的输入端子连接。从判定电路103的输出端子OUT输出比较信号Vcomp。判定电路103生成对非反相输入端子IN+和反相输入端子IN－直接进行比较而判定的比较信号Vcomp。判定电路103输出负极侧主端子TL的源极电压Vs与正极侧主端子TH的漏极电压Vd的比较结果。优选判定电路103的性能为高精度。
二极管106按照从正极侧主端子TH向电容器107的正极侧端子的方向连接。电容器107的正极侧端子与判定电路103和栅极驱动电路105y的电源电压端子VCC连接来供给直流电力。
栅极驱动电路105的输出端子与整流MOSFET101的栅极连接。栅极驱动电路105输出栅极电压Vgs。栅极驱动电路105构成为包括一个或多个CMOS缓冲器。这里，图示了最终级的CMOS缓冲器161。
最终级的CMOS缓冲器161(第1CMOS缓冲器)构成为包括恒流电路156、高侧P型MOSFET150及低侧N型MOSFET151串联连接的电路。在最终级的CMOS缓冲器161中，高侧P型MOSFET150和低侧N型MOSFET151串联连接，且与高侧P型MOSFET150串联地连接恒流电路156。与高侧P型MOSFET150串联地、且在导通整流MOSFET101的栅极时的漏极电流Idh的路径中连接该恒流电路156。恒流电路156可以与高侧P型MOSFET150的源极侧和漏极侧中的某一侧连接。
高侧P型MOSFET150和低侧N型MOSFET151的沟道长度构成为相同长度，且沟道宽度的比构成为2比1。
流过恒流电路156的电流比高侧P型MOSFET150的饱和电流小，从而将漏极电流Idh限制为规定比例。
导通整流MOSFET101时，栅极电流Ig通过恒流电路156流入高侧P型MOSFET150。该栅极电流Ig被恒流电路156限制。截止整流MOSFET101时，栅极电流Ig流入低侧N型MOSFET151。该栅极电流Ig不被恒流电路156限制。
通过使用恒流电路156，能够将流过高侧P型MOSFET150的电流限制为恒流电路156决定的电流值，因此设计容易，能够减小元件偏差的影响，降低温度依赖。
恒流电路156可以适当地使用例如将栅极与源极短路了的N型耗尽型MOSFET或者将其它恒流部与MOSFET的栅极共通地连接的电流镜电路等。
判定电路103的非反相输入端子IN+不经由电阻而与整流MOSFET101的漏极端子连接。判定电路103的反相输入端子IN－不经由电阻而与整流MOSFET101的源极端子连接。由此，能够防止电阻的偏差、温度依赖所导致的判定电路103的输入端子的电压变动。
控制IC108构成为包括：判定电路103、栅极驱动电路105以及二极管106，且由单一的硅芯片构成。这样，通过做成单芯片的IC，能够得到低成本、低面积、高噪声耐性的优点。
电容器107供给控制IC108驱动用的电源。通过将电容器107用于电源，整流装置132的端子数成为2个，能够与交流发电机140中使用的以往的整流二极管的端子具有互换性。由此，能够将以往的整流二极管置换为整流装置132，从而提高交流发电机140的性能。
另外，也可以追加1个端子并从外部电源供给控制IC108的电源来代替电容器107。由此，能够对整流装置132供给更稳定的电源。
如果该整流装置132产生振荡，则判定电路103输出的比较信号Vcomp、栅极驱动电路105输出的栅极电压Vgs振动。由此，有可能消耗电容器107积蓄的能量(电荷)，控制IC108无法动作。如果想要即使产生振荡也可靠地对控制IC108供给电源，则电容器107需要大容量，安装面积增大，整流装置132的成本增大。
第1实施方式的整流装置132，即使通过防止振荡而使得电容器107为小容量，也能对控制IC108供给电源，能够实现小面积、低成本的整流装置132。进而，能够抑制电压及电流的振动引起的噪声的产生。
整流装置132还可以与整流MOSFET101并联地连接有浪涌吸收用的二极管。通过这样构成，整流装置132能够具备浪涌吸收功能。
构成栅极驱动电路105的CMOS缓冲器的级数可以为多级中的3级左右。
图3是表示第1实施方式的变形例的自主型同步整流MOSFET的整流装置的图。图3所示的第1实施方式的变形例是在图2所示的第1实施方式的自主型同步整流MOSFET的整流装置中，由3级CMOS缓冲器构成栅极驱动电路105的情况。
栅极驱动电路105包括最终级的CMOS缓冲器161、前1级的CMOS缓冲器162以及前2级的CMOS缓冲器163，由3级构成。栅极驱动电路105由3级(奇数级)CMOS缓冲器161～163构成以将输入信号反转输出。
最终级的CMOS缓冲器161(第1CMOS缓冲器)构成为包括恒流电路156、高侧P型MOSFET150及低侧N型MOSFET151串联连接的电路。前1级的CMOS缓冲器162(第2CMOS缓冲器)构成为包括高侧P型MOSFET152和低侧N型MOSFET153串联连接的电路。前2级的CMOS缓冲器163(第3CMOS缓冲器)构成为包括高侧P型MOSFET154和低侧N型MOSFET155串联连接的电路。
CMOS缓冲器161～163构成为：MOSFET的沟道长度均为相同长度，且同一CMOS缓冲器内的高侧P型MOSFET的沟道宽度与低侧N型MOSFET的沟道宽度的比为2比1。
高侧P型MOSFET、低侧N型MOSFET的沟道宽度构成为：与前级侧相比后级侧以同一倍率(例如4倍)依次增大。由此，容易驱动各CMOS缓冲器，栅极驱动电路105整体的延迟变小。
例如，最终级的高侧P型MOSFET150的沟道宽度为128μm，低侧N型MOSFET151的沟道宽度为64μm。最终级的前1级的高侧P型MOSFET152的沟道宽度为32μm，低侧N型MOSFET153的沟道宽度为16μm。最终级的前2级的高侧P型MOSFET154的沟道宽度为8μm，低侧N型MOSFET155的沟道宽度为4μm。
通过这样构成，在整流MOSFET101的导通时和截止时，都能缩小栅极驱动电路105的延迟。通过缩小截止整流MOSFET101时的栅极驱动电路105的延迟，能够降低截止整流MOSFET101的时机的温度依赖、动作频率依赖，能够以交流发电机140所要求的宽大范围的温度、动作频率进行动作。
此外，在整流装置132中，也可以将判定电路103的非反相输入端子IN+与负极侧主端子TL连接，将反相输入端子IN－与正极侧主端子TH连接。即，也可以构成为输出与第1实施方式相反的极性的比较信号Vcomp。在该情况下，栅极驱动电路105构成为包括例如偶数级的CMOS缓冲器，以便不使输入信号反转地输出栅极电压Vgs。
图4(a)～图4(e)是表示第1实施方式中的整流装置132的各部分波形的图表(其1)。
图5(a)～图5(e)是表示第1实施方式中的整流装置132的各部分波形的图表(其2)。
图4(a)～图4(e)和图5(a)～图5(e)的各图表的纵轴和横轴与图18(a)～图18(e)的各图表的纵轴和横轴相同。
图4(a)～图4(e)和图5(a)～图5(e)是截止的时机提前，而在整流MOSFET101的漏极电压Vd超过源极电压Vs之前截止整流MOSFET101的情况下的波形。
以下，参照图4(a)～图4(e)来对使用了第1实施方式的自主型同步整流MOSFET的整流装置132的动作和效果进行确认。
在时刻t31，整流装置132开始整流动作时，判定电路103的非反相输入端子IN+的电压Vin+低于反相输入端子IN－的电压Vin－。此时，如图4(a)所示，漏极－源极间电压Vds成为负。
如图4(b)所示，判定电路103的比较信号Vcomp从H电平向L电平变化。比较信号Vcomp沿着栅极驱动电路105中的各CMOS缓冲器163、162、161，如图4(c)所示那样使栅极电压Vgs升压。此时，漏极电流Idh在最终级的CMOS缓冲器161的高侧P型MOSFET150中流动，成为栅极电流Ig。通过该栅极电流Ig，整流MOSFET101的栅极电压Vgs升压。
在第1实施方式的整流装置132中，与最终级的CMOS缓冲器161的高侧P型MOSFET150串联地连接有恒流电路156，该恒流电路156中流过有比能流过高侧P型MOSFET150的电流小的电流，限制整流MOSFET101的漏极电流Idh(栅极电流Ig)。因此，整流MOSFET101的栅极电压Vgs升压的速度变缓，不再追随判定电路103的比较信号Vcomp的振动。即，通过延缓输出的响应性的滤波效果，能够抑制栅极电压Vgs的振动。进而，也能抑制整流MOSFET101与内置二极管102之间的电流转换，如图4(a)所示，还能抑制漏极－源极间电压Vds的振动。如果整流MOSFET101的栅极电压Vgs的振动被抑制，则如图4(d)所示那样，栅极电流Ig的振动也被抑制，能够降低电容器107的电荷的不必要消耗。
在时刻t32，如图4(a)所示，漏极－源极间电压Vds与0相比变得足够小。如图4(b)所示，比较信号Vcomp在L电平下稳定，振荡结束。
在时刻t33，整流装置132结束整流动作时，由于整流MOSFET101的截止的判定提前，因此，与时刻t31～t32的整流动作开始时相同，比较信号Vcomp振动，产生振荡。但是，通过延缓输出的响应性的滤波效果，能够抑制栅极电压Vgs的振动。其结果，还能抑制整流MOSFET101的漏极－源极间电压Vds和栅极电流Ig的振动，能够降低电容器107的电荷的不必要消耗。
在时刻t34，如图4(a)所示，漏极－源极间电压Vds与0相比变得足够大。如图4(b)所示，比较信号Vcomp在H电平下稳定，振荡结束。
接着，参照图5(a)～图5(e)来对本发明的自主型同步整流MOSFET的动作和效果进行确认。
在时刻t41，整流装置132开始整流动作时，与图4的情况相同，判定电路103的非反相输入端子IN+的电压Vin+低于反相输入端子IN－的电压Vin－。如图5(a)所示，漏极－源极间电压Vds成为负。
如图5(b)所示，判定电路103的比较信号Vcomp从H电平向L电平变化。比较信号Vcomp沿着栅极驱动电路105中的各CMOS缓冲器163、162、161，如图5(c)所示那样使栅极电压Vgs升压。此时，在最终级的CMOS缓冲器161的高侧P型MOSFET150中流动的漏极电流Idh，成为图5(d)所示的栅极电流Ig。该栅极电流Ig使栅极电压Vgs升压。
如果与最终级的CMOS缓冲器161的高侧P型MOSFET150串联地连接的恒流电路156的电流比图4的情况小，则如图5(d)所示，栅极电流Ig进一步被限制，栅极电压Vgs升压的速度进一步变缓。在该情况下，整流电流从内置二极管102向整流MOSFET101的转换变缓，当转换为整流MOSFET101时，有更大的整流电流流动。这样一来，转换时的整流MOSFET101的导通电压增大，因此判定电路103难以进行截止判定，也难以产生振荡。
在时刻t42～t43，整流装置132结束整流动作时的动作与图4(a)～图4(e)所示的时刻t33～t34的动作相同。通过延缓输出的响应性的滤波效果，如图5(c)所示，进一步抑制了栅极电压Vgs的振动。如图5(d)所示，也进一步抑制了栅极电流Ig的振动。因此，如图5(a)所示，还进一步抑制了漏极－源极间电压Vds的振动。
以上，如使用图4及图5所说明的那样，第1实施方式的整流装置132具有抑制整流动作开始时及结束时的振荡的效果。其结果，能够降低电容器107的电荷的不必要消耗，能够通过小容量的电容器进行动作，能够实现小面积、低成本的整流装置132。进而，能够抑制电压及电流的振动引起的噪声的产生。
通过交流发电机140产出的交流电力的频率在低的情况下为50Hz，在高的情况下也为5kHz左右。通过交流发电机140产出的交流电力的相电压的变化非常缓慢，在导通整流MOSFET101之后，整流电流逐渐增加。因此，整流MOSFET101的导通动作不表示瞬态行为。因此，在第1实施方式的整流装置132中，即使延缓导通整流MOSFET101的时机，导通时的开关损耗也很小，整流的损耗也很小。如果延缓导通整流MOSFET101的时机，则电流在导通损耗比整流MOSFET101大的内置二极管102中流动的期间延长，但该期间紧随整流开始之后，那时的整流电流很小。因此，即使内置二极管102的导通损耗增大，整体的整流损耗也几乎不变。进而，由于在整流电流达到峰值之前具有足够的时间，因此也不会出现栅极电压Vgs没有充分升高而使损耗加大的情况。即，如果在交流发电机140中使用第1实施方式的自主型同步整流MOSFET的整流装置132，则能够没有大缺点地得到防止振荡的效果。
第1实施方式的整流装置132还具备防止在被施加了噪声时高端和低端的整流元件的贯通电流的效果。整流装置132通过整流MOSFET101的漏极－源极间电压Vds来判定整流MOSFET101的导通/截止。此时，存在由于判定电路103的误判定而整流MOSFET101误动作的情况。具体地，如果整流装置132的正极侧主端子TH、负极侧主端子TL被施加噪声，则存在判定电路103的比较信号Vcomp反转而整流MOSFET101的导通和截止转换的情况。
在导通状态的整流MOSFET101被施加了引起误动作的噪声的情况下，在整流MOSFET101产生误动作而成为截止状态的期间，由于整流电流流过整流MOSFET101的内置二极管102，因此整流动作不会出现问题。与此相对，在截止状态的整流MOSFET101被施加了引起误动作的噪声的情况下，如果其它分路的整流MOSFET101处于导通状态，则贯通电流从电池111的正极侧端子通过高端和低端的整流MOSFET101流入负极侧端子。这样，如果贯通电流流动，则不仅已经充电至电池111中的电荷丧失从而造成电力损耗，还存在下述情况：在低电阻的高端和低端的整流MOSFET101中流过大电流而整流装置132被破坏。在交流发电机140的情况下，有时连接在电池111的正极侧端子和负极侧端子之间的各种机器会产生噪声，因此噪声对策很重要。
就第1实施方式的整流装置132而言，整流MOSFET101导通时栅极电压Vgs的升压所需的时间长，而整流MOSFET101截止时栅极电压Vgs的降压所需的时间短。因此，如果引起误动作的噪声进入导通状态的整流MOSFET101，则短时间内整流MOSFET101成为截止状态，当噪声结束时，整流MOSFET101花费时间返回导通状态。在该整流MOSFET101截止的期间内，整流电流流过整流MOSFET101的内置二极管102，整流动作无障碍地进行。当电流流过内置二极管102时，与电流流过整流MOSFET101时相比发热增大，而对整流MOSFET101的芯片、热电阻进行设计以使该发热不会成为问题。
另一方面，如果引起误动作的噪声进入截止状态的整流MOSFET101，则判定电路103进行导通的判定，但整流MOSFET101成为导通状态需要时间。如果在整流MOSFET101的栅极电压Vgs超过整流MOSFET101的阈值电压之前噪声结束，则判定电路103进行截止的判定，整流电流不流过整流MOSFET101，整流MOSFET101在短时间内返回截止状态。即，在被施加了噪声的期间内，整流电流不流过整流MOSFET101，所以能够抑制高端与低端之间的贯通电流。整流MOSFET101的导通速度被设定为：整流MOSFET101的栅极电压Vgs不超过整流MOSFET101的阈值电压直到假设的噪声施加期间结束。
在第1实施方式的自主型同步整流MOSFET的整流装置132中，整流MOSFET101导通时栅极电压Vgs的升压所需的时间长，而整流MOSFET101截止时栅极电压Vgs的降压所需的时间短。进而，如果想要抑制振荡中的整流MOSFET101和内置二极管102之间的电流转换，并防止噪声施加时的高端和低端的整流MOSFET101中流过的贯通电流，延长从低端的整流MOSFET101的栅极电压Vgs开始下降直到达到阈值电压Vth为止的时间特别重要。延长从高端的整流MOSFET101的栅极电压Vgs开始升高直到达到阈值电压Vth为止的时间同样重要。
将整流MOSFET101导通时栅极电压Vgs的降压所需的时间定义为：从栅极电压Vgs达到最大栅极电压的90％开始直到达到阈值电压Vth为止的时间。将整流MOSFET101截止时栅极电压Vgs的升压所需的时间定义为：从栅极电压Vgs达到最大栅极电压的10％开始直到达到阈值电压Vth为止的时间。这里，整流MOSFET101导通时栅极电压Vgs的升压所需的时间比整流MOSFET101截止时栅极电压Vgs的降压所需的时间长这一点很重要。
图6(a)～图6(g)是表示流过第1实施方式的整流装置132和比较例的整流装置132z的贯通电流的图表。
图6(a)是表示U相131u的中点配线(节点Nu)的电压Vu的波形的图表。
图6(b)是表示高端侧的整流装置132uh的比较信号VcompH的波形的图表。
图6(c)是表示高端侧的整流装置132uh的栅极驱动电路105的栅极电压VgsH的波形的图表。栅极电压VgsH以整流MOSFET101uh的源极电压Vs作为基准。
图6(d)是表示流过高端侧的整流装置132uh的漏极电流IdH的图表。
图6(e)是表示低端侧的整流装置132ul的比较信号VcompL的波形的图表。
图6(f)是表示低端侧的整流装置132ul的栅极驱动电路105的栅极电压VgsL的波形的图表。栅极电压VgsL以整流MOSFET101ul的源极电压Vs作为基准。
图6(g)是表示流过低端侧的整流装置132ul的漏极电流IdL的图表。
V相131v的电压、电流是位相与U相131u偏差120°的同一波形。W相131w的电压、电流是位相与U相131u偏差240°的同一波形。
适当地参照图1所示的交流发电机140来说明各部分的电压和电流引起的动作。
在交流发电机140中，通过转子线圈109在定子线圈110uv、110vw、110wu中旋转来进行发电。此时，在定子线圈110uv、110vw、110wu中产生交流电力。
如图6(a)所示，通过定子线圈110uv、110vw、110wu的交流电力，U相131u的中点配线(节点Nu)的电压Vu周期性地上、下。为了防止贯通电流，整流装置132、132z以不使电流沿着与整流方向相反的方向流动的方式工作。
在时刻t60，如果电压Vu比0V低，则在同步整流开始时，将整流MOSFET101ul控制为导通之前，首先，电流流过高电阻的内置二极管102ul，导通电压增大。如果导通电压增大，则低端侧的整流装置132ul的整流MOSFET101ul导通，同步整流开始。这样一来，电流流过低电阻的整流MOSFET101ul，导通电压下降。如果导通电压过度下降，则达到截止整流MOSFET101ul的判定基准。整流MOSFET101ul截止，同步整流结束。由此，电流流过内置二极管102ul，导通电压增大，整流MOSFET101ul导通，同步整流再次开始。这样，整流MOSFET101ul重复进行导通和截止直到电压Vu变得足够小。
这里，在时刻t61～t62，考虑判定电路103由于噪声而误动作，图6(b)所示的比较信号VcompH成为L电平的情况。在图6(c)、图6(d)中，虚线表示第1比较例的整流装置132y(参照图17)的动作。与此相对，图6(c)、图6(d)的实线表示第1实施方式的整流装置132(参照图2)的动作。
如图6(c)所示，在第1比较例的整流装置132y中，在被施加了噪声时，存在栅极电压VgsH超过阈值电压Vth而贯通电流流动的风险。与此相对，第1实施方式的整流装置132，在被施加了噪声时，栅极电压VgsH缓慢上升，不超过阈值电压Vth。
如图6(d)所示，在第1比较例的整流装置132y中，在被施加了噪声时，作为漏极电流IdH，负的大电流即贯通电流容易流动。与此相对，第1实施方式的整流装置132能够得到即使在被施加了噪声时也维持截止，贯通电流难以流动这样的效果。
在时刻t63，如果电压Vu比0V高，则低端侧的整流装置132ul的整流MOSFET101ul截止，同步整流结束。这样一来，电流流过内置二极管102ul，导通电压增大，整流MOSFET101ul导通，同步整流再次开始。这样，整流MOSFET101ul重复进行导通和截止直到电压Vu变得足够大。
时刻t64～t65的高端的动作与时刻t60～t63的低端的动作相同。
以下，在图7和图8中记载整流装置132的判定电路103的变形例。
图7(a)、7(b)是表示第1实施方式中的整流装置132的判定电路103的变形例(A)、(B)的电路图。
对图7(a)所示的判定电路103a的结构进行说明。判定电路103a是由MOSFET构成的比较器。判定电路103a具备：恒流电路CC1、PMOS11、12、13、14、15以及NMOS21、22、23。在判定电路103a的电源电压端子VCC与接地端子GND之间供给电源而进行动作。判定电路103a比较非反相输入端子IN+的电压Vin+和反相输入端子IN－的电压Vin－来进行判定。
PMOS11、12、13构成电流镜电路。即，PMOS11、12、13的漏极与电源电压端子VCC连接。PMOS11、12、13的栅极分别与PMOS11的源极连接，从而与恒流电路CC1连接。该恒流电路CC1以从PMOS11、12、13的栅极与PMOS11的源极的连接节点向接地端子GND流过电流的方式连接。
PMOS14、15的漏极与PMOS12的源极连接。PMOS12、14、15的背栅与电源电压端子VCC连接。PMOS14的栅极连接反相输入端子IN－。PMOS15的栅极连接非反相输入端子IN+。PMOS14的源极与NMOS21的源极和NMOS21、22的栅极连接。PMOS15的源极与NMOS22的源极和NMOS23的栅极连接。NMOS21、22、23的漏极与接地端子GND连接。
PMOS13的源极和NMOS23的源极与输出端子OUT连接。
对图7(a)所示的判定电路103a的动作进行说明。
恒流电路CC1决定流过PMOS11的电流。通过由PMOS11、12、13构成的电流镜电路，在PMOS12、13中流动与其相对于PMOS11的沟道宽度的比相应的恒流。流过PMOS12的电流分流为：流过PMOS15的电流Iin+和流过PMOS14的电流Iin－。
如果判定电路103a的非反相输入端子IN+的电压Vin+比反相输入端子IN－的电压Vin－低，则流过PMOS12的电流中的、流过PMOS14的电流比PMOS15小。流过NMOS21的电流也变小从而截止。被施加了与NMOS21相同的栅极电压的NMOS22也截止，NMOS23的栅极电压升高，NMOS23导通。其结果，电流Ioff_out从输出端子OUT流入接地端子GND，对输出端子OUT输出施加在接地端子GND上的L电平的电压。
如果判定电路103a的非反相输入端子IN+的电压Vin+比反相输入端子IN－的电压Vin－高，则在从PMOS12流入的电流中的、流过PMOS14的电流比PMOS15大。流过PMOS14的电流流入NMOS21从而导通。被施加了与NMOS21相同的栅极电压的NMOS22也导通，NMOS23的栅极电压下降，NMOS23截止。其结果，电流Ion_out从电源电压端子VCC流入输出端子OUT，对输出端子OUT输出施加在电源电压端子VCC上的H电平的电压。
接着，对图7(a)所示的判定电路103a的特征进行说明。
在交流发电机140的情况下，电池111的电压变动，与此相伴地，成为判定电路103a的电源的电容器107的电压变动。如图7(a)所示，通过恒流电路CC1使判定电路103a动作，由此，即使电池111的电压变动且电容器107的电压变动，判定电路103a的动作也不受影响。在恒流电路CC1中，使用例如将栅极与源极短路了的N型耗尽型MOSFET。通过将恒流电路CC1做成由N型耗尽型MOSFET构成的单一结构，能够减小判定电路103a的面积。其结果，安装面积减小，整流装置132的成本也降低。恒流电路CC1降低了电流的温度依赖。在由N型耗尽型MOSFET构成的恒流电路CC1的情况下，可以适当地使用恒流电路CC1的电流的温度依赖变小的具有阈值电压的N型耗尽型MOSFET。在交流发电机140的情况下，需要在高温下也使整流元件动作以耐发热，通过使用温度依赖小的恒流电路CC1，能够构成为在用于交流发电机140的情况下所必要的宽大的温度范围内使判定电路103进行相同的判定动作。在噪声耐性上没有问题的范围内缩小恒流电路CC1的电流值。由此，能够减小电容器107的容量，能够减小安装面积，还能降低整流装置132的成本。
通过将判定电路103a做成由MOSFET而非双极晶体管构成的电路，能够降低比较器的消耗电流，其结果，能够减小电容器107的容量，减小安装面积，并减小整流装置132的成本。
对图7(b)所示的判定电路103b的结构进行说明。
判定电路103b是构成为包括恒流电路CC2～CC4、N型双极晶体管TR1、TR2以及二极管D1、D2的差动放大电路，且判定整流MOSFET101的导通和截止。
恒流电路CC2从电源电压端子VCC向N型双极晶体管TR1的集电极连接。恒流电路CC3从电源电压端子VCC向N型双极晶体管TR1的基极和N型双极晶体管TR2的基极的连接节点连接。
恒流电路CC4从电源电压端子VCC向N型双极晶体管TR2的集电极连接。N型双极晶体管TR2的集电极与输出端子OUT连接。恒流电路CC2～CC4决定在该判定电路103b中流动的电流。
二极管D1从N型双极晶体管TR1的发射极向非反相输入端子IN+连接。二极管D2从N型双极晶体管TR2的发射极向反相输入端子IN－及接地端子GND连接。
对图7(b)所示的判定电路103b的动作进行说明。
如果判定电路103b的非反相输入端子IN+的电压Vin+比反相输入端子IN－的电压Vin－低，则流过恒流电路CC3的电流流入N型双极晶体管TR1的基极，而不流入N型双极晶体管TR2的基极。其结果，N型双极晶体管TR1导通，N型双极晶体管TR2成为截止状态，对输出端子OUT输出施加在电源电压端子VCC上的H电平的电压。流过恒流电路CC2的电流从N型双极晶体管TR1的集电极流入发射极，通过二极管D1，从而进入非反相输入端子IN+。流过恒流电路CC4的电流进入输出端子OUT。
相反地，如果判定电路103b的非反相输入端子IN+的电压Vin+比反相输入端子IN－的电压Vin－高，则流过恒流电路CC3的电流流入N型双极晶体管TR2的基极，而不流入N型双极晶体管TR1的基极。其结果，N型双极晶体管TR1截止，N型双极晶体管TR2成为导通状态，对输出端子OUT输出接地端子GND的L电平的电压。在恒流电路CC2中没有电流流过，流过恒流电路CC4的电流从N型双极晶体管TR2的集电极流入发射极，通过二极管D2，从而进入反相输入端子IN－。
对图7(b)所示的判定电路103b的特征进行说明。
判定电路103b通过改变电流流过的路径，来判定导通/截止，因此不易产生噪声导致的误动作。另外，判定电路103b通过使从电源电压端子VCC向非反相输入端子IN+流过电流的路径与从电源电压端子VCC向反相输入端子IN－流过电流的路径对称，能够消除各路径的元件的温度依赖，减小电路整体的温度依赖。
进而，判定电路103b通过使用恒流电路CC2～CC4，即使电池111的电压变动且电容器107的电压变动，也不受其影响。也就是说，判定电路103b能够减小对电池电压的依赖性。在恒流电路CC2～CC4中，例如与图7(a)的恒流电路CC1同样地，使用将栅极与源极短路了的N型耗尽型MOSFET。
但是，图7(b)的判定电路103b使用N型双极晶体管TR1、TR2，而不是如图7(a)的比较器那样使用MOSFET。N型双极晶体管TR1、TR2的驱动需要规定的电流，存在消耗电流增多的风险。
图8(c)、图8(d)是表示第1实施方式中的整流装置132的判定电路103的变形例(C)、(D)的电路图。
对图8(c)所示的判定电路103c的结构进行说明。图8(c)所示的电路是使用了1个N型双极晶体管TR3的判定电路103c。
判定电路103c是构成为包括恒流电路CC5、CC6、N型双极晶体管TR3以及二极管D2、D3的电路，且判定整流MOSFET101的导通和截止。
恒流电路CC5从电源电压端子VCC向N型双极晶体管TR3的基极B和二极管D3的阳极A的连接节点连接。
恒流电路CC6从电源电压端子VCC向N型双极晶体管TR3的集电极C连接。N型双极晶体管TR3的集电极C与输出端子OUT连接。恒流电路CC5、CC6决定在该判定电路103c中流动的电流。
二极管D3从N型双极晶体管TR3的基极B向非反相输入端子IN+连接。二极管D2从N型双极晶体管TR3的发射极E向反相输入端子IN－及接地端子GND连接。
对图8(c)所示的判定电路103c的动作进行说明。
如果判定电路103c的非反相输入端子IN+的电压Vin+比反相输入端子IN－的电压Vin－低，则流过恒流电路CC5的电流不流入N型双极晶体管TR3的基极B，而是作为正向电流通过二极管D3流入非反相输入端子IN+。其结果，N型双极晶体管TR3成为截止状态，对输出端子OUT输出施加在电源电压端子VCC上的H电平的电压。流过恒流电路CC6的电流流入输出端子OUT。在图2的整流装置132中，整流MOSFET101的栅极被施加L电平的电压，因此整流MOSFET101成为截止状态(第1状态)。
相反地，如果判定电路103c的非反相输入端子IN+的电压Vin+比反相输入端子IN－的电压Vin－高，则流过恒流电路CC5的电流流入N型双极晶体管TR3的基极B，而不流入二极管D3。其结果，N型双极晶体管TR3成为导通状态，对输出端子OUT输出接地端子GND的L电平的电压。流过恒流电路CC5的电流从N型双极晶体管TR3的集电极C流入发射极E，并作为正向电流通过二极管D3流入反相输入端子IN－。在图2的整流装置132中，整流MOSFET101的栅极被施加H电平的电压，因此整流MOSFET101成为导通状态(第2状态)。
另外，在判定电路103c的非反相输入端子IN+与反相输入端子IN－以与图2相反的方式连接的情况下，第1状态与第2状态的导通和截止相反。
对图8(c)所示的判定电路103c的特征进行说明。
图8(c)的判定电路103c与图7(b)的判定电路103b同样地，通过改变电流流过的路径，来判定导通/截止，因此判定电路103c不易产生噪声导致的误动作。
在从电源电压端子VCC向反相输入端子IN－(接地端子GND)的第1路径中，从N型双极晶体管TR3的基极B的P型半导体区域向发射极E的高浓度N型半导体区域流过电流。在从电源电压端子VCC向非反相输入端子IN+的第2路径中，从二极管D3的阳极A的P型半导体区域向阴极K的高浓度N型半导体区域流过电流。在两条路径中，均从P型半导体区域向高浓度N型半导体区域流过电流。关于这些半导体区域，通过图9详细地进行说明。
判定电路103c以相同的方式构成二极管D3和N型双极晶体管TR3的基极B/发射极E。由此，能够使第1路径与第2路径的温度依赖相同。判定电路103c与图7(b)的判定电路103b同样地，能够使构成第1路径和第2路径的各元件的温度依赖相互消除，从而减小动作的温度依赖。
进而，判定电路103c通过使用恒流电路CC5、CC6，即使电池111的电压变动且电容器107的电压变动，也不受其影响。判定电路103c能够降低对电池电压的依赖性。在恒流电路CC5、CC6中，与图7(a)的恒流电路CC1同样地，使用将栅极与源极短路了的N型耗尽型MOSFET。
图8(c)的判定电路103c能够将消耗电流减小通过图7(b)的判定电路103b中的恒流电路CC2从N型双极晶体管TR1的集电极向发射极流动的电流的量。其结果，能够减小电容器107的容量，减小安装面积，并减小整流装置132的成本。
对图8(d)所示的判定电路103d的结构进行说明。
图8(d)所示的判定电路103d使用1个N型MOSFET31。
判定电路103d构成为包括恒流电路CC7以及N型MOSFET31。恒流电路CC7从电源电压端子VCC向N型MOSFET31的漏极连接。N型MOSFET31的漏极与输出端子OUT连接。N型MOSFET31的栅极与非反相输入端子IN+连接。N型MOSFET31的源极与反相输入端子IN－及接地端子GND连接。
恒流电路CC7决定在该判定电路103d中流动的电流。
对图8(d)所示的判定电路103d的动作进行说明。
如果判定电路103d的非反相输入端子IN+的电压Vin+比反相输入端子IN－的电压Vin－加上N型MOSFET31的阈值电压得到的电压低，则N型MOSFET31截止。如果N型MOSFET31截止，则对输出端子OUT输出施加在电源电压端子VCC上的H电平的电压。流过恒流电路CC7的电流流入输出端子OUT。
相反地，如果判定电路103d的非反相输入端子IN+的电压Vin+比反相输入端子IN－的电压Vin－加上N型MOSFET31的阈值电压得到的电压高，则N型MOSFET31导通。如果N型MOSFET31导通，则对输出端子OUT输出接地端子GND的L电平的电压。流过恒流电路CC7的电流通过N型MOSFET31流入反相输入端子IN－。
对图8(d)所示的判定电路103d的特征进行说明。
图8(d)的判定电路103d仅由1个N型MOSFET31构成，因此电路简单，消耗电流也小。由于电路简单，所以能够减小控制IC108的面积，减小安装面积，并降低整流装置132的成本。由于消耗电流小，所以能够减小电容器107的容量，能够减小安装面积，还能降低整流装置132的成本。
图9(a)～图9(c)是第1实施方式中的整流装置132的变形例(C)即判定电路103c的布局图。
在图9(a)～图9(c)所示的各布局中，最深的阴影部分为高浓度N型硅区域41、46。最浅的阴影部分为N型硅区域45。中度浓度的阴影部分为P型硅区域42、44。具有对角线的矩形部分表示贯通绝缘层的电极(导电体)。虚线表示构成在未图示的绝缘层上的导电体。
图9(a)表示布局的俯视图。
在图的左侧形成有二极管D3。二极管D3的阴极K被高浓度N型硅区域41包围。高浓度N型硅区域41进一步被P型硅区域42包围。该P型硅区域42进一步包围二极管D3的阳极A。二极管D3的阴极K被导电体覆盖，并与非反相输入端子IN+(未图示)连接。
在图的右侧形成有N型双极晶体管TR3。N型双极晶体管TR3的发射极E被高浓度N型硅区域43包围，进一步被P型硅区域44包围。该P型硅区域44进一步包围N型双极晶体管TR3的基极B。N型双极晶体管TR3的集电极C被高浓度N型硅区域46包围。该高浓度N型硅区域46与P型硅区域44被N型硅区域45包围。二极管D3的阳极A和阴极K与N型双极晶体管TR3的基极B和发射极E对称地布局，相同地构成。
二极管D3的阳极A和N型双极晶体管TR3的基极B被导电体覆盖并电连接，且进一步与恒流电路CC5(未图示)电连接。
N型双极晶体管TR3的集电极C被导电体覆盖并与恒流电路CC6及输出端子OUT(未图示)电连接。
图9(b)表示二极管D3的B1－B2剖面的剖面图。
阴极K是贯通二氧化硅膜47的电极，与高浓度N型硅区域41接触。该高浓度N型硅区域41形成在二氧化硅膜47的下侧。在高浓度N型硅区域41的下侧形成有P型硅区域42。
二极管D3的阳极A是贯通二氧化硅膜47的电极，与P型硅区域42接触。
图9(c)表示N型双极晶体管TR3的C1－C2剖面的剖面图。
N型双极晶体管TR3的发射极E是贯通二氧化硅膜47的电极，与高浓度N型硅区域43接触。该高浓度N型硅区域43形成在二氧化硅膜47的下侧。在高浓度N型硅区域43的下侧形成有P型硅区域44。在P型硅区域44的下侧形成有N型硅区域45。
N型双极晶体管TR3的基极B是贯通二氧化硅膜47的电极，与P型硅区域44接触。
N型双极晶体管TR3的集电极C与高浓度N型硅区域46接触。该高浓度N型硅区域46形成在二氧化硅膜47的下侧。在高浓度N型硅区域46的下侧形成有N型硅区域45。
二极管D3的阳极A和阴极K的剖面以与N型双极晶体管TR3的基极B和发射极E的剖面对称的方式构成。由此，能够使各元件的温度依赖相互消除，从而减小判定电路103c的动作的温度依赖性。
图10是表示第2实施方式中的自主型同步整流MOSFET的整流装置132a的电路图。
图10所示的第2实施方式的整流装置132a具有与图2所示的第1实施方式的整流装置132不同的控制IC108a。第2实施方式的控制IC108a还具有与第1实施方式的控制IC108不同的栅极驱动电路105a。
第2实施方式的栅极驱动电路105a具有与第1实施方式的栅极驱动电路105不同的最终级的CMOS缓冲器161a。该CMOS缓冲器161a中，与高侧P型MOSFET150串联地、且在导通整流MOSFET101的栅极时的漏极电流Idh的路径中连接有电阻R1。电阻R1可以与高侧P型MOSFET150的源极侧和漏极侧中的任一侧连接。第2实施方式的电阻R1代替第1实施方式的恒流电路156而被连接。
导通整流MOSFET101时，栅极电流Ig从高侧P型MOSFET150流入电阻R1。该栅极电流Ig被电阻R1限制。
截止整流MOSFET101时，整流MOSFET101的栅极电流Ig流入低侧N型MOSFET151。该栅极电流Ig不被电阻R1限制。
第2实施方式的整流装置132a，与第1实施方式的整流装置132(参照图2)同样地，限制导通整流MOSFET101时的栅极电流Ig，延缓导通的速度，而截止整流MOSFET101时的栅极电流Ig未被限制，截止的速度加快。由此，能够防止振荡，并防止噪声施加时的贯通电流。与如第1实施方式的整流装置132(参照图2)那样使用恒流电路156的情况相比，能够通过更简单的电路限制导通时的栅极电流Ig。
图11是表示第3实施方式中的自主型同步整流MOSFET的整流装置132b的电路图。
图11所示的第3实施方式的整流装置132b具有与图2所示的第1实施方式的整流装置132不同的控制IC108b。第3实施方式的控制IC108b还具有与第1实施方式的控制IC108不同的栅极驱动电路105b。
第3实施方式的栅极驱动电路105b在最终级的CMOS缓冲器161b的输出与整流MOSFET101的栅极之间，并联地连接有电阻R2和二极管157。
导通整流MOSFET101时，栅极电流Ig从高侧P型MOSFET150通过电阻R2流入整流MOSFET101的栅极。该栅极电流Ig被电阻R2限制。
截止整流MOSFET101时，栅极电流Ig通过二极管157沿着反方向流入低侧N型MOSFET151，不被电阻R2限制。
第3实施方式的整流装置132b，与第1实施方式的整流装置132(参照图2)同样地，限制导通整流MOSFET101时的栅极电流Ig，延缓导通的速度，而截止整流MOSFET101时的栅极电流Ig未被限制，截止的速度加快。由此，能够防止振荡，并防止噪声施加时的贯通电流。与如第1实施方式的整流装置132(参照图2)那样使用恒流电路156的情况相比，在第3实施方式中，虽然元件偏差的影响和温度依赖较大，但能够通过更简单的电路限制导通时的栅极电流Ig。
图12是表示第4实施方式中的自主型同步整流MOSFET的整流装置132c的电路图。
图12所示的第4实施方式的整流装置132c具有与图2所示的第1实施方式的整流装置132不同的控制IC108c。第4实施方式的控制IC108c还具有与第1实施方式的控制IC108不同的栅极驱动电路105c。
栅极驱动电路105c构成为包括1级或多级的CMOS缓冲器。这里，图示出最终级的CMOS缓冲器161c。
最终级的CMOS缓冲器161c构成为包括高侧P型MOSFET150c和低侧N型MOSFET151c串联连接的电路。
第4实施方式的高侧P型MOSFET150c与第1实施方式的高侧P型MOSFET150相比，沟道宽度W_h小或者沟道长度L_h大。由此，整流MOSFET101能够抑制导通时的栅极电流Ig从而延缓导通。一般地，在制造芯片的工序中决定沟道长度L_h，因此可以将沟道宽度W_h减小。
即，就最终级的CMOS缓冲器161c而言，当将其高侧P型MOSFET150c沟道宽度设为W_h、沟道长度设为L_h，且将其低侧N型MOSFET151c的沟道宽度设为W_l、沟道长度设为L_l时，以满足以下的式(1)的方式设计高侧P型MOSFET150c的沟道宽度W_h。
式1
第4实施方式的整流装置132c，与图2所示的第1实施方式的整流装置132同样地，减小导通整流MOSFET101时的栅极电流Ig从而延缓导通。第4实施方式的整流装置132c还能够增大截止整流MOSFET101时的栅极电流Ig从而加速截止。由此，能够进一步防止振荡，并防止噪声施加时的贯通电流。
与第1实施方式～第3实施方式相比，第4实施方式的整流装置132c不需要恒流电路156、电阻、二极管等，能够通过更简单的电路减小导通时的栅极电流Ig。
通过充分缩短从控制IC108c中的判定电路103输出导通/截止的判定结果开始到整流MOSFET101导通/截止为止的时间，即通过充分缩短从栅极驱动电路105c的输入开始到输出为止的延迟时间，能够以交流发电机140所要求的宽大范围的温度、动作频率进行动作。
栅极驱动电路105c的延迟时间由构成栅极驱动电路105c的MOSFET的驱动时间决定，具有越高温则延迟时间越长的温度依赖。如果栅极驱动电路105c的延迟时间长，则整流MOSFET101的导通/截止的时机以温度而变化。另外，如果栅极驱动电路105c的延迟时间长，则在动作频率改变且周期改变时，整流MOSFET101的导通/截止的时机不同，整流MOSFET101的导通/截止的时机以动作频率而变化。
但是，即使整流MOSFET101导通的时机依赖于温度、动作频率而变化，也只是在内置二极管102中流过整流电流的期间改变，且损耗多少有些改变，不会产生大问题。
整流MOSFET101导通的时机越迟，成为越难以引起振荡的条件。与此相对，截止整流MOSFET101的时机，如果过迟则大的逆向电流流动，如果过早则在内置二极管102中流动大电流，整流MOSFET101的导通电压变得过大，容易产生振荡。因此，减小截止整流MOSFET101的时机的温度依赖、动作频率依赖很重要。为此，减小截止整流MOSFET101时的栅极驱动电路105的延迟即可。
第4实施方式的整流装置132c减小了构成栅极驱动电路105c的最终级的CMOS缓冲器161c的高侧P型MOSFET150c的沟道宽度W_h，由此，最终级的CMOS缓冲器161c的输入容量变小，最终级的CMOS缓冲器161c的延迟变小，输入截止时的延迟变小。因此，第4实施方式的整流装置132c适宜于在交流发电机140所要求的宽大范围的温度、动作频率下的动作。
图13是表示第4实施方式中的栅极驱动电路105c的沟道长度和沟道宽度的布局图。这里，图示出最终级的CMOS缓冲器161c的布局。
关于构成栅极驱动电路105c的最终级CMOS缓冲器161c(参见图12)的高侧P型MOSFET150c和低侧N型MOSFET151c，构成为：整流MOSFET101导通时进行驱动的MOSFET的电流比整流MOSFET101截止时进行驱动的MOSFET的电流小。
高侧P型MOSFET150c通过形成在高浓度P型硅区域54上的多晶硅配线53a形成沟道。高侧P型MOSFET150c的沟道长度L_h与低侧N型MOSFET151c的沟道长度L_l为相同长度。由于形成有2条4μm宽的沟道，因此高侧P型MOSFET150c的沟道宽度合计为8μm。
低侧N型MOSFET151c通过形成在高浓度N型硅区域52上的多晶硅配线53b形成沟道。高浓度N型硅区域52由P型阱硅区域51包围。低侧N型MOSFET151c的沟道长度L_l与高侧P型MOSFET150c的沟道长度L_h为相同长度，由于形成有16条4μm宽的沟道，因此沟道宽度合计为64μm。
即，最终级的高侧P型MOSFET150c的沟道宽度W_h为8μm，低侧N型MOSFET151c的沟道宽度W_l为64μm。
第4实施方式的栅极驱动电路105c与第1实施方式相比，最终级的CMOS缓冲器161c的输入容量(栅极容量)减小了相应的量，与以往相比，能够进一步减小整流MOSFET101截止时的栅极驱动电路105c的延迟。由此，能够减小截止整流MOSFET101的时机的温度依赖、频率依赖。而且，能够将电路面积减小最终级的高侧P型MOSFET150c的沟道宽度所减小的量。第1实施方式的最终级的高侧P型MOSFET150的沟道宽度为128μm。与此相对，第4实施方式的最终级的高侧P型MOSFET150的沟道宽度为8μm，显著变小。
在图13中示出了在n型硅基板上形成电路时的布局。在将其形成在SOI(SiliconOn Insulator，绝缘体上硅薄膜)基板上的情况下，P型MOSFET、N型MOSFET形成在被二氧化硅膜包围的不同的区域中。通过使用SOI基板，能够防止高温下的闩锁效应导致的误动作。
图14是表示第4实施方式的变形例的自主型同步整流MOSFET的整流装置的电路图。第4实施方式的变形例是在图12所示的第4实施方式中的自主型同步整流MOSFET的整流装置132c中，由3级CMOS缓冲器构成栅极驱动电路105的情况下的电路图。
图14所示的第4实施方式的整流装置132c具有与图3所示的第1实施方式的变形例的整流装置132不同的控制IC108c。第4实施方式的控制IC108c还具有与第1实施方式的控制IC108不同的栅极驱动电路105c。
栅极驱动电路105c包括最终级的CMOS缓冲器161c、前1级的CMOS缓冲器162c以及前2级的CMOS缓冲器163c，由3级构成。
在由多个CMOS缓冲器161c～163c构成栅极驱动电路105c的情况下，可以以下述方式构成：在构成1个CMOS缓冲器的高侧P型MOSFET和低侧N型MOSFET中，整流MOSFET101导通时进行驱动的MOSFET的电流比整流MOSFET101截止时进行驱动的MOSFET的电流小。
最终级的CMOS缓冲器161c与图12为相同的结构，以满足上述式(1)的方式设计高侧P型MOSFET150c的沟道宽度W_h。
最终级的前1级的CMOS缓冲器162c构成为包括高侧P型MOSFET152c和低侧N型MOSFET153c串联连接的电路。
图14所示的第4实施方式的低侧N型MOSFET153c与图3所示的第1实施方式的低侧N型MOSFET153相比，沟道宽度W_l2小或者沟道长度L_l2大。由此，整流MOSFET101能够在导通时使最终级的前1级的CMOS缓冲器162c的输出延迟从而延缓整流MOSFET101的导通。一般地，在制造芯片的工序中决定沟道长度L_l2，因此可以将沟道宽度W_l2减小。
即，就最终级的前1级的CMOS缓冲器162c而言，当将其高侧P型MOSFET152c的沟道宽度设为W_h2、沟道长度设为L_h2，且将其低侧N型MOSFET153c的沟道宽度设为W_l2、沟道长度设为L_l2时，以满足以下的式(2)的方式设计沟道宽度W_l2。
式2
最终级的前2级的CMOS缓冲器163c构成为包括高侧P型MOSFET154c和低侧N型MOSFET155c串联连接的电路。
图14所示的第4实施方式的变形例的高侧P型MOSFET154c与图3所示的第1实施方式的高侧P型MOSFET154相比，沟道宽度W_h3小或者沟道长度L_h3大。由此，整流MOSFET101能够在导通时使最终级的前2级的CMOS缓冲器163c的输出延迟从而延缓整流MOSFET101的导通。一般地，在制造芯片的工序中决定沟道长度L_h3，因此可以将沟道宽度W_h3减小。
就最终级的前2级的CMOS缓冲器163c而言，当将其高侧P型MOSFET154c的沟道宽度设为W_h3、沟道长度设为L_h3，且将其低侧N型MOSFET155c的沟道宽度设为W_l3、沟道长度设为L_l3时，以满足以下的式(3)的方式设计沟道宽度W_h3、W_l3。
式3
图14所示的第4实施方式的变形例的整流装置132c能够得到与图12所示的第4实施方式的整流装置132相同的效果，而且还能得到图15中说明的效果。
图15是表示第4实施方式的变形例中的栅极驱动电路105c的沟道长度和沟道宽度的布局图。
在由多个CMOS缓冲器161c～163c(参照图14)构成栅极驱动电路105c的情况下，以下述方式构成：在构成1个CMOS缓冲器的高侧P型MOSFET和低侧N型MOSFET中，整流MOSFET101导通时进行驱动的MOSFET的电流比整流MOSFET101截止时进行驱动的MOSFET的电流小。
高侧P型MOSFET150c通过形成在高浓度P型硅区域54上的多晶硅配线53a形成沟道。高侧P型MOSFET150c的沟道长度L_h与其它沟道长度为相同长度，由于形成有2条4μm宽的沟道，所以沟道宽度合计为8μm。
低侧N型MOSFET151c通过形成在高浓度N型硅区域52上的多晶硅配线53b形成沟道。高浓度N型硅区域52由P型阱硅区域51包围。低侧N型MOSFET151c的沟道长度L_l与其它沟道长度为相同长度，由于形成有16条4μm宽的沟道，所以沟道宽度合计为64μm。在图15中示出了其中9条沟道，省略其它沟道。
即，最终级的高侧P型MOSFET150c的沟道宽度W_h为8μm，低侧N型MOSFET151c的沟道宽度W_l为64μm。
最终级的前1级的高侧P型MOSFET152c的沟道宽度W_h2为32μm，形成有8条4μm的沟道。在图15中示出了其中4条沟道，省略其它沟道。低侧N型MOSFET153c的沟道宽度W_l2为2μm。
最终级的前2级的高侧P型MOSFET154c的沟道宽度W_h3为2μm，低侧N型MOSFET155c的沟道宽度W_l3为4μm。
通过减小最终级的前1级的低侧N型MOSFET153c的沟道宽度W_l2，能够减小最终级的前1级的CMOS缓冲器162c的栅极容量和前2级的CMOS缓冲器163c的栅极容量。通过减小最终级的前2级的高侧P型MOSFET154c的沟道宽度W_h3，能够减小最终级的前1级的CMOS缓冲器162c的栅极容量和前2级的CMOS缓冲器163c的栅极容量。
图15所示的第4实施方式的变形例的栅极驱动电路105c，通过减小最终级的前1级的低侧N型MOSFET153c的沟道宽度W_l2和最终级的前2级的高侧P型MOSFET154c的沟道宽度W_h3，与没有减小最终级的前1级的低侧N型MOSFET153c的沟道宽度W_l2和最终级的前2级的高侧P型MOSFET154c的沟道宽度W_h3时相比，能够进一步减小整流MOSFET101截止时的栅极驱动电路105c的延迟。由此，能够减小截止整流MOSFET101的时机的温度依赖、频率依赖。而且，能够将电路面积减小各沟道宽度所减小的量。
第1实施方式的变形例的最终级的高侧P型MOSFET150的沟道宽度为128μm。与此相对，第4实施方式的最终级的高侧P型MOSFET150的沟道宽度为8μm，显著变小。第1实施方式的变形例的最终级的前1级的低侧N型MOSFET153的沟道宽度为16μm。与此相对，第4实施方式的最终级的前1级的低侧N型MOSFET153的沟道宽度为2μm，显著变小。第1实施方式的变形例的最终级的前2级的高侧P型MOSFET154的沟道宽度为8μm。与此相对，第4实施方式的最终级的前1级的高侧P型MOSFET154c的沟道宽度为2μm，显著变小。
进而，第4实施方式的栅极驱动电路105c以沟道宽度小的MOSFET和沟道宽度大的MOSFET在上下(PMOS和NMOS)交错的方式布局。由此，能够互相填满从而进一步减小电路面积，降低安装面积和成本。
而且，通过延缓输出的响应性的滤波效果，能够抑制最终级的前1级的CMOS缓冲器162和前2级的CMOS缓冲器163的振动。
在图14及图15中，对下述结构进行了说明：在构成栅极驱动电路105c的3级CMOS缓冲器中，构成1个CMOS缓冲器的高侧P型MOSFET和低侧N型MOSFET中，整流MOSFET101导通时进行驱动的MOSFET的电流比整流MOSFET101截止时进行驱动的MOSFET的电流小。但是，构成栅极驱动电路的CMOS缓冲器的级数并不局限于3级，即使以其它级数的CMOS缓冲器构成，也能得到同样的效果。
图14及图15中示出的由多级的CMOS缓冲器161c～163c构成的栅极驱动电路105c也能适用于第1～第3实施方式，能够得到同样的效果。
如以上所说明的那样，本发明的自主型同步整流MOSFET能够不增大电容器107的容量且不使用复杂的电路而得到防止振荡的效果，并且还能防止噪声施加时的高端和低端的整流元件的贯通电流。
以上，示出了将第1实施方式至第4实施方式的整流装置132用于交流发电机140的整流电路130中的情况，但也能将其用于交流发电机140以外的整流电路130中。
图16是表示使用了自主型整流装置132的电力转换装置141的概略结构的电路图。
图16是表示使用了第5实施方式中的自主型整流装置132的电力转换装置141的概略结构的电路图。对于与图1所示的第1实施方式的交流发电机140相同的要素，附加相同的符号。
电力转换装置141具备：交流电源122uv、122vw、122wu、整流电路130、平滑电容器123以及直流负载124。
交流电源122uv、122vw、122wu是用于供给三相交流的电源。交流电源122uv、122vw、122wu被Δ接线。交流电源122wu、122uv与整流电路130的节点Nu连接。交流电源122uv、122vw与整流电路130的节点Nv连接。交流电源122vw、122wu与整流电路130的节点Nw连接。
整流电路130是将三相交流整流为直流的桥式电路，以与图1所示的交流发电机140的整流电路130相同的方式构成。整流电路130在直流端子即节点Np、Nn之间并联地连接有平滑电容器123(能量储存部)及直流负载124，供给直流电力。
平滑电容器123是用于将直流电压平滑化的电容器。直流负载124是接收直流电力并进行驱动的任意的负载，例如为马达、照明等。
在电力转换装置141中，也能够使用各实施方式的整流装置132、132a～132c。此时，表示各整流电路的动作的电压波形和电流波形与图4(a)～图4(e)、图5(a)～图5(e)相同。由此，能够得到能防止振荡并防止噪声施加时的贯通电流的效果。
本发明不限于上述实施方式，包括各种变形例。例如，上述实施方式为了易于理解地说明本发明而详细地进行了说明，不一定具备进行了说明的所有结构。能够将某个实施方式的结构的一部分置换为其他实施方式的结构，还能够对某个实施方式的结构添加其他实施方式的结构。另外，还能够针对各实施方式的结构的一部分，进行其他结构的追加/删除/置换。
在各实施方式中，控制线、信息线表示在说明上可以认为必要的部分，而在产品上不一定表示所有控制线、信息线。实际上，也可以认为几乎所有结构相互连接。
符号说明
101：整流MOSFET；102：内置二极管；103：判定电路；105：栅极驱动电路；106：二极管；107：电容器；108：控制IC；109：转子线圈；110uv、110vw、110wu：定子线圈；111：电池；122uv、122vw、122wu：交流电源；123：平滑电容器；124：直流负载；130：整流电路；132：整流装置；140：交流发电机；141：电力转换装置；150、150c、152c、154c：高侧P型MOSFET；151、151c、153c、155c：低侧N型MOSFET；156：恒流电路；157：二极管；161：CMOS缓冲器(第1CMOS缓冲器)；162：CMOS缓冲器(第2CMOS缓冲器)；163：CMOS缓冲器(第3CMOS缓冲器)；164：CMOS反相器；Idl、Idh：漏极电流；Vcomp：比较信号；Id：漏极电流(整流电流)；Ig：栅极电流；IN+：非反相输入端子；IN－：反相输入端子；Vds：漏极－源极间电压；Vgs、VgsH、VgsL：栅极电压；Nu、Nv、Nw：节点(交流端子)；Np、Nn：节点(直流端子)；TH：正极侧主端子(1对主端子中的一方)；TL：负极侧主端子(1对主端子中的另一方)；CC1～CC7：恒流电路；TR1～TR3：N型双极晶体管；D1～D3：二极管；31：N型MOSFET；OUT：输出端子；GND：接地端子；VCC：电源电压端子；Vcomp：比较信号。

Claims (14)

1.一种整流装置，其特征在于，具备：
进行同步整流的整流MOSFET；
判定电路，其输入上述整流MOSFET的一对主端子间的电压，并根据所输入的上述一对主端子间的电压来判定上述整流MOSFET的导通/截止；以及
栅极驱动电路，其根据上述判定电路的判定结果进行上述整流MOSFET的栅极的导通/截止，该栅极驱动电路构成为导通上述整流MOSFET时栅极电压的升压所需的时间比截止上述整流MOSFET时栅极电压的降压所需的时间长；
其中，上述栅极驱动电路具备第1CMOS缓冲器，该第1CMOS缓冲器具有高侧MOSFET以及低侧MOSFET，且该第1CMOS缓冲器的输出与上述整流MOSFET的栅极连接，
上述栅极驱动电路中，导通上述整流MOSFET时流过上述第1CMOS缓冲器的高侧MOSFET的电流比截止上述整流MOSFET时流过上述第1CMOS缓冲器的低侧MOSFET的电流小；
其中，上述栅极驱动电路还具备第2CMOS缓冲器，该第2CMOS缓冲器的输出与上述第1CMOS缓冲器的输入连接，
上述栅极驱动电路中，导通上述整流MOSFET时流过上述第2CMOS缓冲器的低侧MOSFET的电流比截止上述整流MOSFET时流过上述第2CMOS缓冲器的高侧MOSFET的电流小。
2.根据权利要求1所述的整流装置，其特征在于，
上述第1CMOS缓冲器构成为：低侧MOSFET的栅极宽度除以栅极长度得到的商的2倍比高侧MOSFET的栅极宽度除以栅极长度得到的商大。
3.根据权利要求1所述的整流装置，其特征在于，
上述第1CMOS缓冲器中，与高侧MOSFET串联地、且在导通上述整流MOSFET的栅极时的电流路径中连接有电阻。
4.根据权利要求1所述的整流装置，其特征在于，
与上述第1CMOS缓冲器的高侧MOSFET串联地、且在导通上述整流MOSFET的栅极时的电流路径中连接有恒流电路。
5.根据权利要求1所述的整流装置，其特征在于，
在上述第1CMOS缓冲器的输出与上述整流MOSFET的栅极之间并联地连接有电阻和二极管，
上述二极管按照从上述整流MOSFET的栅极向上述第1CMOS缓冲器的输出流过电流的方向连接。
6.根据权利要求1所述的整流装置，其特征在于，
上述第2CMOS缓冲器构成为：低侧MOSFET的栅极宽度除以栅极长度得到的商的2倍比高侧MOSFET的栅极宽度除以栅极长度得到的商小。
7.根据权利要求1所述的整流装置，其特征在于，
上述栅极驱动电路具备第3CMOS缓冲器，该第3CMOS缓冲器的输出与上述第2CMOS缓冲器的输入连接，
导通上述整流MOSFET时流过上述第3CMOS缓冲器的高侧MOSFET的电流比截止上述整流MOSFET时流过上述第3CMOS缓冲器的低侧MOSFET的电流小。
8.根据权利要求7所述的整流装置，其特征在于，
上述第3CMOS缓冲器构成为：低侧MOSFET的栅极宽度除以栅极长度得到的商的2倍比高侧MOSFET的栅极宽度除以栅极长度得到的商大。
9.根据权利要求1所述的整流装置，其特征在于，
上述判定电路是由MOSFET构成的比较器。
10.根据权利要求1所述的整流装置，其特征在于，
由恒流电路决定流过上述判定电路的电流。
11.根据权利要求1所述的整流装置，其特征在于，
上述判定电路具备双极晶体管和二极管，
在上述整流MOSFET为导通和截止中某一种的第1状态的情况下，上述双极晶体管处于截止状态，且在上述二极管中流过正向电流，
在上述整流MOSFET为与上述第1状态不同的导通和截止中某一种的第2状态的情况下，上述双极晶体管处于导通状态，且在上述二极管中没有流过正向电流。
12.根据权利要求1所述的整流装置，其特征在于，
截止上述整流MOSFET时栅极电压的降压所需的时间是：从栅极电压达到最大栅极电压的90％开始直到达到上述整流MOSFET的阈值电压为止的时间，
导通上述整流MOSFET时栅极电压的升压所需的时间是：从栅极电压达到最大栅极电压的10％开始直到达到上述整流MOSFET的阈值电压为止的时间。
13.一种交流发电机，其特征在于，具备：
直流端子与电池连接且交流端子与交流电源连接的桥式整流电路；以及
分别与上述整流电路的高端及低端连接的、权利要求1至权利要求12中任一项所述的整流装置。
14.一种电力转换装置，其特征在于，具备：
直流端子与能量储存部连接且交流端子与交流电源连接的桥式整流电路；以及
分别与上述整流电路的高端及低端连接的、权利要求1至权利要求12中任一项所述的整流装置。
CN201480067727.XA 2013-12-13 2014-12-12 整流装置、交流发电机以及电力转换装置 Active CN105814786B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-257733 2013-12-13
JP2013257733A JP6371053B2 (ja) 2013-12-13 2013-12-13 整流装置、オルタネータおよび電力変換装置
PCT/JP2014/083028 WO2015088020A1 (ja) 2013-12-13 2014-12-12 整流装置、オルタネータおよび電力変換装置

Publications (2)

Publication Number Publication Date
CN105814786A CN105814786A (zh) 2016-07-27
CN105814786B true CN105814786B (zh) 2018-07-03

Family

ID=53371317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480067727.XA Active CN105814786B (zh) 2013-12-13 2014-12-12 整流装置、交流发电机以及电力转换装置

Country Status (6)

Country Link
US (1) US9966871B2 (zh)
EP (1) EP3082244B1 (zh)
JP (1) JP6371053B2 (zh)
CN (1) CN105814786B (zh)
TW (1) TWI583118B (zh)
WO (1) WO2015088020A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104953859B (zh) * 2015-07-06 2019-03-22 安徽省东科半导体有限公司 一种同步二极管
JP6617002B2 (ja) * 2015-10-20 2019-12-04 株式会社 日立パワーデバイス 整流器、それを用いたオルタネータおよび電源
TWI563488B (en) 2016-02-01 2016-12-21 Sitronix Technology Corp Gate driving circuit
JP6623958B2 (ja) * 2016-07-12 2019-12-25 株式会社デンソー 駆動対象スイッチの駆動回路
JP6789780B2 (ja) * 2016-11-28 2020-11-25 株式会社 日立パワーデバイス 整流器およびそれを用いたオルタネータ
US10128736B1 (en) 2017-06-23 2018-11-13 Infineon Technologies Ag Rectifier device
DE102017126060B4 (de) * 2017-11-08 2019-06-27 Infineon Technologies Austria Ag Ansteuerschaltung für ein transistorbauelement
EP3503363A1 (en) * 2017-12-19 2019-06-26 Koninklijke Philips N.V. Powering microcontrollers
US10333425B1 (en) 2018-05-03 2019-06-25 Linear Technology Holding Llc Self-biasing ideal diode circuit
CN110707945A (zh) * 2018-07-10 2020-01-17 Oppo广东移动通信有限公司 整流电路、无线充电装置、电源提供设备及无线充电***
TWI678876B (zh) 2019-01-08 2019-12-01 朋程科技股份有限公司 交流發電機以及整流裝置
TWI692194B (zh) 2019-06-27 2020-04-21 朋程科技股份有限公司 交流發電機以及整流裝置
GB2590057B (en) * 2019-10-10 2022-11-16 Steifpower Tech Company Limited A Field-Effect Transistor (FET) based synchronous rectifier for emulating a diode
US10840795B1 (en) * 2019-10-16 2020-11-17 Monolithic Power Systems, Inc. Power transistor driver with reduced spikes for switching converters
JP7148476B2 (ja) 2019-10-25 2022-10-05 株式会社東芝 電力切替器、電力整流器及び電力変換器
JP7296331B2 (ja) * 2020-03-18 2023-06-22 株式会社 日立パワーデバイス ゲート駆動装置およびゲート駆動方法、パワー半導体モジュール、並びに電力変換装置
TWI746215B (zh) * 2020-10-20 2021-11-11 朋程科技股份有限公司 交流發電機及其整流裝置
TWI766395B (zh) * 2020-10-20 2022-06-01 朋程科技股份有限公司 交流發電機及其整流裝置
JP2022125705A (ja) * 2021-02-17 2022-08-29 株式会社 日立パワーデバイス 整流回路、整流回路の制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583457A (en) * 1992-04-14 1996-12-10 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
US5877647A (en) * 1995-10-16 1999-03-02 Texas Instruments Incorporated CMOS output buffer with slew rate control

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117824A (en) * 1979-03-01 1980-09-10 Mitsubishi Electric Corp Device for eliminating chattering
US5216299A (en) * 1992-02-13 1993-06-01 Standard Microsystems Corporation Low power noise rejecting TTL to CMOS input buffer
JPH09105763A (ja) * 1995-10-11 1997-04-22 Nec Corp コンパレータ回路
SE517685C2 (sv) * 2000-03-24 2002-07-02 Ericsson Telefon Ab L M Förfarande och anordning för styrning av en synkron likriktare i en likspänningsomvandlare
JP3826279B2 (ja) * 2002-02-20 2006-09-27 富士電機デバイステクノロジー株式会社 コンパレータ回路
JP4668679B2 (ja) * 2005-05-16 2011-04-13 日立オートモティブシステムズ株式会社 回転電機制御装置
JP4867279B2 (ja) * 2005-10-17 2012-02-01 パナソニック株式会社 電力変換装置
JP5352964B2 (ja) * 2007-03-29 2013-11-27 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ、電源電圧供給方法、電源電圧供給システム、およびｄｃ−ｄｃコンバータの制御方法
US7821306B2 (en) * 2007-06-19 2010-10-26 Panasonic Corporation Switching device drive circuit
DE102007060219A1 (de) 2007-12-14 2009-06-18 Robert Bosch Gmbh Gleichrichterschaltung
US8022679B2 (en) * 2008-04-18 2011-09-20 Linear Technology Corporation Systems and methods for fast switch turn on approximating ideal diode function
JP5216424B2 (ja) 2008-06-06 2013-06-19 日立オートモティブシステムズ株式会社 車両用充電発電機およびその整流装置
US8064227B2 (en) * 2008-09-08 2011-11-22 GM Global Technology Operations LLC Rectifying circuit for a multiphase electric machine
JP2012147591A (ja) 2011-01-13 2012-08-02 Toyota Central R&D Labs Inc 駆動回路
JP6042091B2 (ja) * 2011-05-13 2016-12-14 ローム株式会社 スイッチングレギュレータの制御回路、スイッチングレギュレータおよび電子機器、スイッチング電源装置、テレビ
JP5736243B2 (ja) * 2011-06-13 2015-06-17 本田技研工業株式会社 電源回路
JP5269218B2 (ja) * 2012-01-31 2013-08-21 株式会社東芝 スイッチング電源及び電子機器
JP2013215039A (ja) * 2012-04-02 2013-10-17 Denso Corp 電力変換装置
US20140168829A1 (en) * 2012-12-18 2014-06-19 Eaton Corporation Gate Drive Circuits that Control Electromagnetic Interference and Switching Losses and Related Methods
KR101502153B1 (ko) * 2013-04-30 2015-03-12 주식회사 맵스 능동 다이오드 드라이버

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583457A (en) * 1992-04-14 1996-12-10 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
US5877647A (en) * 1995-10-16 1999-03-02 Texas Instruments Incorporated CMOS output buffer with slew rate control

Also Published As

Publication number Publication date
JP6371053B2 (ja) 2018-08-08
EP3082244A4 (en) 2017-08-16
US20160315553A1 (en) 2016-10-27
EP3082244A1 (en) 2016-10-19
US9966871B2 (en) 2018-05-08
TWI583118B (zh) 2017-05-11
TW201541847A (zh) 2015-11-01
WO2015088020A1 (ja) 2015-06-18
CN105814786A (zh) 2016-07-27
EP3082244B1 (en) 2020-07-01
JP2015116077A (ja) 2015-06-22

Similar Documents

Publication Publication Date Title
CN105814786B (zh) 整流装置、交流发电机以及电力转换装置
JP4502210B2 (ja) スイッチング電源と半導体集積回路及び半導体集積回路装置
KR101062265B1 (ko) 강압형 스위칭 레귤레이터
JP5541044B2 (ja) ゲート駆動回路及びスイッチング電源装置
US7238992B2 (en) Semiconductor circuit for DC-DC converter
US8664927B2 (en) Voltage regulator
KR101225399B1 (ko) 강압형 스위칭 조절기
JP5322176B2 (ja) 半導体装置
CN106602901A (zh) 整流器、使用该整流器的交流发电机以及电源
CN105490568B (zh) 同步整流装置以及使用该装置的交流发电机
KR20120041795A (ko) 구동 회로, 구동 회로를 구비한 반도체 장치, 이들을 이용한 스위칭 레귤레이터 및 전자 기기
TW201236348A (en) Bridge rectifier circuit
CN102545560B (zh) 一种功率开关驱动器、ic芯片及直流-直流转换器
US8274269B2 (en) Switching circuit and small-size high-efficiency DC-DC converter for portable devices including the same
JP4311683B2 (ja) 半導体装置、降圧チョッパレギュレータ、電子機器
JPS6322149B2 (zh)
TWI735896B (zh) 電荷幫浦升壓電路
CN202424492U (zh) 一种功率开关驱动器、ic芯片及直流一直流转换器
US20200099295A1 (en) Switching converter with a self-operated negative boost switch
JP2016143762A (ja) 半導体装置
CN112152446B (zh) 电荷泵升压电路
JP6292893B2 (ja) 昇圧回路
CN110476342A (zh) 绝缘型开关电源
CN103138539A (zh) 半导体集成电路和dc-dc转换器
JPS6254312A (ja) 電圧変換用ｉｃ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant