(第1実施形態)
以下、本発明の第1実施形態について、図1および図2を参照して説明する。
図1において、誘導性負荷であるコイル1に給電する回路は、Nチャンネル型のMOSFET2および3を直列に接続して高圧直流電源4の両端子間に接続した構成である。MOSFET2はハイサイド素子であり、MOSFET3はローサイド素子である。MOSFET2および3の共通接続点を中点NPとしてコイル1の一端が接続されている。MOSFET2および3には、それぞれ逆並列に還流ダイオード2a、3aが接続されている。還流ダイオード2a、3aは、MOSFET2、3に内蔵されるものを用いても良い。
集積回路装置としての高耐圧IC5は、MOSFET2および3にゲート信号を与えてオンオフの駆動制御を行う。高耐圧IC5は、9個の端子A〜E、P〜Sを備えている。ここで、端子Eは高圧直流電源4の負極端子とともにグランドに接続される。
高耐圧IC5は、直流電源6から端子PおよびSを介して給電され、内部電源VDを生成する。昇圧用のコンデンサ7は、高耐圧IC5の端子A−C間に接続されている。直流電源6は、高耐圧IC5の端子Pを介して給電する。また、直流電源6の正極端子はダイオード8および抵抗9を直列に介して端子Aに接続される。高耐圧IC5の端子Cは、中点NPに接続される。高耐圧IC5の端子QにはPWM信号源PPからハイサイドの入力信号INHが入力され、端子RにはPWM信号源PNからローサイドの入力信号INLが入力される。PWM信号源PP、PNは、外部ECUなどの回路から高耐圧IC5に対してハイ/ローが反転したPWM制御信号として入力される。
次に、高耐圧IC5の内部構成について説明する。ハイサイドロジック回路10は、外部から入力される駆動信号に基づいて、駆動回路11を介して端子BからMOSFET2のゲートにゲート電圧VGHを与える。ハイサイドロジック回路10は、2つの電源端子が端子A−C間に接続され、コンデンサ7の端子電圧が駆動電源として与えられる。
ハイサイドロジック回路10は、2つの入力端子に信号OLSPおよびOLSNが与えられ、信号OLSPがローレベル、信号OLSNがハイレベルのときに、駆動回路11を介してハイレベルのゲート電圧VGHをMOSFET2のゲートに与える。また、ハイサイドロジック回路10は、信号OLSPがハイレベル、信号OLSNがローレベルのときに、駆動回路11を介してローレベルのゲート電圧VGHをMOSFET2のゲートに与える。
制御回路としても機能するローサイドロジック回路12は、外部から入力される駆動信号に基づいて、駆動回路13を介して端子DからMOSFET3のゲートにゲート電圧VGLを与える。ローサイドロジック回路12は、NAND回路12a、ワンショットパルス回路12bおよびOR回路12cを備えており、内部電源VDから動作電源が供給される。
ワンショットパルス回路12bは、トリガ入力端子TrがNAND回路12aの出力端子に接続され、出力端子OがOR回路12cの一方の入力端子に接続される。OR回路12cの出力端子は駆動回路13を介して端子Dに接続されている。ワンショットパルス回路12bのリセット端子ReおよびOR回路12cの他方の入力端子は、端子Rがインバータ回路14および15を直列に介して接続され、ローサイド側の入力信号INLが入力される。
ワンショットパルス回路12bは、リセット端子Reの入力信号INLがローレベルの状態で、トリガ入力端子Trに入力される信号がハイレベルになると、出力端子Oから一定時間ハイレベルの信号を出力する。また、ワンショットパルス回路12bは、リセット端子Reにハイレベルの信号が入力されると、出力端子Oの出力信号をローレベルにリセットする。OR回路12cは、ワンショットパルス回路12bの出力信号あるいはローサイドの入力信号INLのいずれかがハイレベルであるときに駆動回路13を介してMOSFET3のゲートにハイレベルのゲート信号VGLを出力する。
レベルシフト回路16は、ハイサイドロジック回路10のMOSFET2の動作を切り替えるために、ハイサイドの信号INHに応じて動作レベルを切り替える動作を行うものである。レベルシフト回路16には、2個のスイッチング素子として、Nチャンネル型の高耐圧MOSFET17および18を備えると共に、レベルシフト出力抵抗19、20および電流制限抵抗21、22を備えている。レベルシフト出力抵抗19、MOSFET17および電流制限抵抗21の直列回路が端子Aと端子Eとの間に接続されている。同じく、レベルシフト出力抵抗20、MOSFET18および電流制限抵抗22の直列回路が端子Aと端子Eとの間に接続されている。
レベルシフト回路16のMOSFET17のソースと電流制限抵抗21との共通接続点は、MOSFET17の動作状態に応じて発生する電圧を信号VSPとして出力する。同じく、MOSFET18のソースと電流制限抵抗22との共通接続点は、MOSFET18の動作状態に応じて発生する電圧を信号VSNとして出力する。MOSFET17、18がオンすると、電流制限抵抗21、22に電流が流れて発生する電圧で信号VSP、VSNはハイレベルとなる。MOSFET17、18は、それぞれゲートに信号ILSP、信号ILSNが与えられる。
レベルシフト回路16のMOSFET17のドレインとレベルシフト出力抵抗19との共通接続点は、MOSFET17の動作状態に応じて発生する電圧を信号OLSPとして出力する。同じく、MOSFET18のドレインとレベルシフト出力抵抗20の共通接続点は、MOSFET18の動作状態に応じて発生する電圧を信号OLSNとして出力する。これらの信号OLSPおよび信号OLSNは、ハイサイドロジック回路10に入力される。MOSFET17、18がオンすると、レベルシフト抵抗19、20に電流が流れて発生する電圧で信号OLSP、OLSNはローレベルとなる。
制御回路として機能するレベルシフト制御回路23は、外部から入力される駆動信号に基づいて、レベルシフト回路16を駆動制御する。レベルシフト制御回路23は、AND回路23a、ワンショットパルス回路23bおよびOR回路23cを備えており、内部電源VDから動作電源が供給される。
AND回路23aの2つの入力端子には、それぞれレベルシフト回路16から信号VSPおよび信号VSNが入力される。信号VSPおよび信号VSNは、前述のローサイドロジック回路12のNAND回路12aの2つの入力端子にも入力される。ワンショットパルス回路23bは、トリガ入力端子TrがAND回路23aの出力端子に接続され、出力端子OがOR回路23cの一方の入力端子に接続される。ワンショットパルス回路23bのリセット端子ReおよびOR回路23cの他方の入力端子には、端子Qから入力信号INHが入力される。
OR回路23cの出力端子は、インバータ回路24を介してMOSFET18のゲートに接続されると共に、インバータ回路24および25を介してMOSFET17のゲートに接続されている。インバータ回路24の出力は信号ILSPとしてMOSFET17のゲートに与えられ、インバータ回路25の出力は信号ILSNとしてMOSFET18のゲートに与えられる。
ワンショットパルス回路23bは、リセット端子Reの入力信号INHがローレベルの状態で、トリガ入力端子Trに入力される信号がハイレベルになると、出力端子Oから一定時間ハイレベルの信号を出力する。また、ワンショットパルス回路23bは、リセット端子Reにハイレベルの信号が入力されると、出力端子Oの出力信号をローレベルにリセットする。
OR回路23cは、ワンショットパルス回路23bの出力信号あるいはハイサイドの入力信号INHのいずれかがハイレベルであるときに、信号ILSPはローレベルとなってMOSFET17をオフさせ、信号ILSNはハイレベルとなってMOSFET18をオンさせる。また、OR回路23cは、ワンショットパルス回路23bの出力信号およびハイサイドの入力信号INHのいずれもローレベルであるときに、信号ILSPはハイレベルとなってMOSFET17をオンさせ、信号ILSNはローレベルとなってMOSFET18をオフさせる。
次に、上記構成の作用について、図2のタイムチャートも参照して説明する。モータなどの誘導性負荷を構成するコイル1には、MOSFET2および3のオンオフ制御によって正方向および逆方向のいずれかに電流が流れる。ここで、中点NP側からコイル1側に電流が流れる図中矢印で示す方向を正方向とし、コイル1側から中点NP側に電流が流れる方向を逆方向とする。
図2中(A)はコイル1の電流の方向を示している。時刻t0〜t7を含む前半はコイル1の電流が正方向の場合で、MOSFET2がオン状態のときには高圧直流電源4側からコイル1に電流が流れ、MOSFET2がオフ状態のときにはMOSFET3の還流ダイオード3aを介してグランド側から流れるか、MOSFET3がオンして逆導通状態となってグランド側から流すかのいずれかの状態となる。
一方、時刻t8〜t17を含む図2(A)の後半では、コイル1の電流が逆方向に流れる状態の場合で、MOSFET3がオン状態のときにコイル1からグランド側に電流が流れ、MOSFET3がオフ状態ではMOSFET2の還流ダイオード2aを介して高圧直流電源4側に流れるか、MOSFET2がオンして逆導通状態となって高圧直流電源4側に流すかのいずれかの状態となる。
図2中(B)はPWM信号によるローサイドのMOSFET3をオンさせるための入力信号INLを示している。一方、図2中(C)はPWM信号によるハイサイドのMOSFET2をオンさせるための入力信号INHを示している。入力信号INLとINHとは、互いにデッドタイムを挟んで交互にローサイドのMOSFET3とハイサイドのMOSFET2とをオンさせる信号である。
次に、コイル1の電流ILの電流方向に対して、入力信号INL、INHの変化に伴う各部の信号変化と動作について説明する。まず、図2中、時刻t0の直前においては、図2(B)、(C)に示すように、入力信号INLおよびINHは共にローレベルとなるデッドタイムとなっている。デッドタイム以前のMOSFET3がオンしている状態では、コイル電流ILはMOSFET3を介してコイル1側に流れており、デッドタイム期間中ではMOSFET3がオフしていることで、コイル電流ILは還流ダイオード3aを介して流れている状態となる。
また、このようにコイル電流ILがMOSFET3あるいは還流ダイオード3aを介してコイル1側に流れている状態では、中点NPの電位は、グランドレベルから還流ダイオード3aの順方向電圧だけ下がった電圧であるから、ほぼグランドレベルとなっている。したがって、この状態では、直流電源6からダイオード8、抵抗9を介してコンデンサ7に充電されている状態であり、端子Aには直流電源6の電圧が印加されている。
そして、デッドタイムが終了して、時刻t0で入力信号INHがハイレベルに変化すると、レベルシフト制御回路23のOR回路23cによりハイレベルの信号が出力される。これにより、図2(D)に示すように、インバータ回路24、25を介して出力される信号ILSPはハイレベルとなり、MOSFET17はオン状態に移行する。一方、図2(E)に示すように、インバータ回路24を介して出力される信号ILSNはローレベルとなり、MOSFET18はオフ状態に移行する。
時刻t0でMOSFET17がオン状態になることで、図2(F)に示すように、電流制限抵抗21の端子電圧VSPはハイレベルに変化し、図2(H)に示すように、レベルシフト出力抵抗19の端子電圧OLSPはローレベルに変化する。また、時刻t0でMOSFET18がオフ状態になることで、図2(G)に示すように、電流制限抵抗22の端子電圧VSNはローレベルに変化し、図2(I)に示すように、レベルシフト出力抵抗20の端子電圧OLSNはハイレベルに変化する。
この結果、時刻t1で、図2(L)に示すように、ハイサイドロジック回路10においては、MOSFET2のゲートにハイレベルのゲート信号VGHを出力してオンさせる。MOSFET2がオン状態に移行することで、図2(J)に示すように、時刻t1から時刻t2にかけて、中点NPの電位は高圧直流電源4の電圧VHまで上昇するようになる。
すると、時刻t1の時点から中点NPの電位が上昇することで、コンデンサ7、端子A、レベルシフト出力抵抗19、20を介してMOSFET17、18に変位電流が流れるようになる。MOSFET17、18は、ドレイン・ソース間の寄生容量を充電するための変位電流が流れることで、時刻t1でレベルシフト出力抵抗20の電圧降下が生じ、図2(I)に示すように端子電圧OLSNがローレベルに変化し、図2(G)に示すように電流制限抵抗22の端子電圧VSNがハイレベルに変化する。
この結果、電流制限抵抗21および22の端子電圧VSPおよびVSNが共にハイレベルになるので、レベルシフト制御回路23においては、AND回路23aがハイレベルの信号を出力するようになる。しかし、ワンショットパルス回路23bにおいては、この時点でリセット端子Reにハイレベルの入力信号INHが入力されていることで、出力端子Oはローレベルの信号を出力した状態である。
また、中点NPが高圧直流電源4の電圧VH近傍まで上昇すると、端子Cも電圧VH近傍まで上昇している。このとき端子Aには電圧VHにコンデンサ7の端子間電圧すなわち直流電源6の電圧が加算された昇圧電圧が印加されるようになる。この結果、端子A−C間には直流電源6の電圧に近い電圧が印加された状態が保持されている。
そして、この後、MOSFET17、18のドレイン・ソース間の寄生容量の充電が終了すると変位電流がゼロになる。このとき、MOSFET18がオフ状態であることから、時刻t2では、図2(G)に示すように、電流制限抵抗22の端子電圧VSNはローレベルに変化し、図2(I)に示すように、レベルシフト出力抵抗20の端子電圧OLSNはハイレベルに変化する。
したがって、コイル電流ILが正方向に流れている場合には、還流ダイオード3aを介して流れていたものが、時刻t0で入力信号INHがハイレベルに変化したことで、時刻t1でMOSFET2がオンして導通状態となって高圧直流電源4側からコイル電流ILが流れるように変化する。
次に、時刻t3で入力信号INHがハイレベルからローレベルに変化する場合の動作について説明する。図2(C)に示すように、時刻t3で入力信号INHがハイレベルからローレベルに変化すると、レベルシフト制御回路23のOR回路23cは、ワンショットパルス回路23bからの入力信号もローレベルであるからローレベルの信号を出力する。これにより、図2(D)に示すように、インバータ回路24、25を介して出力される信号ILSPはローレベルとなり、MOSFET17はオフ状態に移行する。一方、図2(E)に示すように、インバータ回路24を介して出力される信号ILSNはハイレベルとなり、MOSFET18はオン状態に移行する。
時刻t3でMOSFET17がオフ状態になることで、図2(F)に示すように、電流制限抵抗21の端子電圧VSPはローレベルに変化し、図2(H)に示すように、レベルシフト出力抵抗19の端子電圧OLSPはハイレベルに変化する。また、時刻t3でMOSFET18がオン状態になることで、図2(G)に示すように、電流制限抵抗22の端子電圧VSNはハイレベルに変化し、図2(I)に示すように、レベルシフト出力抵抗20の端子電圧OLSNはローレベルに変化する。
この結果、図2(L)に示すように、ハイサイドロジック回路10においては、時刻t4にMOSFET2のゲートにローレベルのゲート信号VGHを出力してオフさせる。MOSFET2がオフすることで、コイル電流ILが流れ続けるために還流ダイオード3aへの転流が発生し、還流ダイオード3aを通じて流れるようになる。そして、MOSFET2がオフ状態に移行することで、図2(J)に示すように、時刻t4から時刻t5にかけて、中点NPの電位は高圧直流電源4の電圧VHから還流ダイオード3aの順方向電圧Vf分だけ負の電位まで下降するようになる。
すると、時刻t4の時点から中点NPの電位が下降することで、MOSFET17、18のドレイン・ソース間の寄生容量の電荷が、レベルシフト出力抵抗19、20、端子A、コンデンサ7を介して変位電流が流れるようになる。これにより、時刻t4でレベルシフト出力抵抗20の電圧降下が生じ、図2(I)に示すように端子電圧OLSNがハイレベルに変化し、図2(G)に示すように電流制限抵抗22の端子電圧VSNがローレベルに変化する。
電流制限抵抗21および22の端子電圧VSPおよびVSNが共にローレベルになることで、ローサイドロジック回路12においては、NAND回路12aがハイレベルの信号を出力するようになる。このとき、ワンショットパルス回路12bにおいては、リセット端子Reにローレベルの入力信号INLが入力されていることで、出力端子Oはハイレベルの信号を出力するようになる。
これにより、OR回路12cからハイレベルの信号が出力され、図2(K)に示すように、時刻t5で駆動回路13を介してMOSFET3のゲートにハイレベルのゲート信号VGLが出力される。この結果、時刻t5でMOSFET3がオン動作され、還流ダイオード3aに流れていたコイル電流ILは、オン状態のMOSFET3を流れるようになり、ダイオード損失が解消される。
また、時刻t5でMOSFET17、18の変位電流がなくなって中点NPの電位がグランドレベルからダイオードの順方向電圧分だけ下がった電圧−Vfに達すると、MOSFET18がオン状態であることから、時刻t5では、図2(G)に示すように、電流制限抵抗22の端子電圧VSNはローレベルに変化し、図2(I)に示すように、レベルシフト出力抵抗20の端子電圧OLSNはハイレベルに変化する。
この後、図2(B)に示すように、時刻t6でデッドタイムが終了して入力信号INLがハイレベルに変化して時刻t7でローサイドロジック回路12においてOR回路12cにハイレベルの信号が入力される。しかし、この時点に達するまでの間、ワンショットパルス回路12bは、入力端子Trからの入力信号がローレベルに変化しても、一定時間ハイレベルの信号を出力している。この結果、図2(K)に示すように、MOSFET3のゲートには継続的にハイレベルのゲート信号VGLが与えられた状態となっているので、MOSFET3はオン状態が保持されている。
したがって、コイル電流ILが正方向に流れている状態で、時刻t4でMOSFET2がオン状態からオフ状態に変化した場合には、MOSFET17、18のドレイン・ソース間の寄生容量に充電されている電荷の放電による変位電流によって時刻t5でMOSFET3をオン動作させることができる。これにより、還流ダイオード3aへの転流タイミングを検出することができ、時刻t5から時刻t7までの間(図2(K)の斜線領域)のデッドタイム中に還流ダイオード3aに流れるのを回避して、オン状態のMOSFET3により逆方向に流すことでダイオード損失を低減することができるようになる。
次に、時刻t7までの期間と異なり、時刻t8以降の状態における動作について説明する。時刻t8の直前および以降では、コイル1の電流ILの電流方向が上記の場合と反対の逆方向すなわちコイル1側から中点NP側に流れている状態である。ここで、時刻t8の直前時点では、MOSFET3がオン状態となっており、コイル電流ILがコイル1からMOSFET3を通じてグランド側に向かって流れている状態である。
時刻t8で入力信号INLがハイレベルからローレベルに変化する場合の動作について説明する。図2(B)に示すように、時刻t8で入力信号INLがハイレベルからローレベルに変化すると、ローサイドロジック回路12のOR回路12cはローレベルの信号を出力する。これにより、図2(K)に示すように、時刻t9で駆動回路13からMOSFET3のゲートにローレベルのゲート信号VGLが与えられ、MOSFET3はオフ状態に移行する。
MOSFET3がオフすることで、コイル電流ILが流れ続けるために還流ダイオード2aへの転流が発生し、コイル電流ILは還流ダイオード2aを通じて高圧直流電源4側に流れるようになる。そして、MOSFET3がオフ状態に移行することで、図2(J)に示すように、時刻t9から時刻t10にかけて、中点NPの電位はグランドレベル近傍から高圧直流電源4の電圧VHまで上昇するようになる。
すると、時刻t9の時点から中点NPの電位が上昇することで、コンデンサ7、端子A、レベルシフト出力抵抗19、20を介してMOSFET17、18に変位電流が流れるようになる。MOSFET17、18は、ドレイン・ソース間の寄生容量を充電するための変位電流が流れることで、時刻t9でレベルシフト出力抵抗19の電圧降下が生じ、図2(H)に示すように端子電圧OLSPがローレベルに変化し、図2(F)に示すように電流制限抵抗21の端子電圧VSPがハイレベルに変化する。
この結果、電流制限抵抗21および22の端子電圧VSPおよびVSNが共にハイレベルになるので、レベルシフト制御回路23においては、AND回路23aがハイレベルの信号を出力するようになる。ワンショットパルス回路23bにおいては、リセット端子Reにローレベルの入力信号INHが入力されていることで、出力端子Oから一定期間ハイレベルの信号を出力するようになる。
これによって、レベルシフト回路16は、図2(D)に示すように、時刻t9でMOSFET17のゲートにハイレベルのゲート信号ILSPが与えられてオン動作し、図2(E)に示すように、MOSFET18のゲートにローレベルのゲート信号ILSNが与えられてオフ動作する。これによって、図2(H)に示すように、時刻t9でレベルシフト出力抵抗19の出力信号OLSPはローレベルとなり、図2(I)に示すように、レベルシフト出力抵抗20の出力信号OLSNはローレベルが保持された状態となる。ハイサイドロジック回路10においては、ハイレベルの出力信号OLSPおよびローレベルの出力信号OLSNにより、図2(L)に示すように、時刻t10でハイレベルのゲート信号VGHを出力するようになる。この結果、MOSFET2はオン状態に動作され、還流ダイオード2aに流れていたコイル電流ILはMOSFET2を通じて高圧直流電源4側に流れるようになる。
また、時刻t10でMOSFET17、18の変位電流がなくなって中点NPの電位が電圧VHに達すると、MOSFET18がオフ状態であることから、時刻t10では、図2(F)に示すように、電流制限抵抗22の端子電圧VSNはローレベルに変化し、図2(H)に示すように、レベルシフト出力抵抗20の端子電圧OLSNはハイレベルに変化する。
この後、図2(B)に示すように、時刻t11でデッドタイムが終了して入力信号INHがハイレベルに変化して時刻t12でレベルシフト制御回路23においてOR回路23cにハイレベルの信号が入力される。しかし、この時点に達するまでの間、ワンショットパルス回路23bは、入力端子Trからの入力信号がローレベルに変化しても、一定時間ハイレベルの信号を出力している。この結果、図2(L)に示すように、MOSFET2のゲートには継続的にハイレベルのゲート信号VGHが与えられた状態となっているので、MOSFET2はオン状態が保持されている。
したがって、コイル電流ILがコイル1から逆方向に流れている状態で、時刻t8でMOSFET3がオン状態からオフ状態に変化した場合には、MOSFET17、18のドレイン・ソース間の寄生容量への充電による変位電流によって時刻t10でMOSFET2をオン動作させることができる。これにより、還流ダイオード2aへの転流タイミングを検出することができ、時刻t10から時刻t12までの間のデッドタイム中に還流ダイオード2aに流れるのを回避してMOSFET2により流すことでダイオード損失を低減することができるようになる。
この後、図2(C)に示すように、時刻t13で入力信号INHがハイレベルからローレベルに変化すると、図2(D)に示すように、インバータ回路24、25を介して出力される信号ILSPはローレベルとなり、MOSFET17はオフ状態に移行する。また、図2(E)に示すように、インバータ回路24を介して出力される信号ILSNはハイレベルとなり、MOSFET18はオン状態に移行する。
時刻t13でMOSFET17がオフ状態になることで、図2(F)に示すように、電流制限抵抗21の端子電圧VSPはローレベルに変化し、図2(H)に示すように、レベルシフト出力抵抗19の端子電圧OLSPはハイレベルに変化する。また、時刻t13でMOSFET18がオン状態になることで、図2(G)に示すように、電流制限抵抗22の端子電圧VSNはハイレベルに変化し、図2(I)に示すように、レベルシフト出力抵抗20の端子電圧OLSNはローレベルに変化する。
この結果、時刻t14で、図2(L)に示すように、ハイサイドロジック回路10においては、MOSFET2のゲートにローレベルのゲート信号VGHを出力してオフさせる。MOSFET2がオフすることで、デッドタイム期間中となり、MOSFET2を逆方向に流れていたコイル電流ILは、還流ダイオード2aを通じて流れるようになる。ここでは、中点NPの電位は、コイル電流ILが還流ダイオード2aを通じて流れることで若干低下するが、ほぼ変化なしで電圧VHに近い電位を保持しているので変位電流は発生しない。
この後、デッドタイムが終了して、時刻t15で入力信号INLがハイレベルに変化すると、ローサイドロジック回路12のOR回路12cによりハイレベルの信号が出力される。これにより、時刻t16で、ローサイドロジック回路12からMOSFET3のゲートにハイレベルのゲート信号VGLを出力してオンさせる。MOSFET3がオン状態に移行することで、図2(J)に示すように、時刻t16から時刻t17にかけて、中点NPの電位は電圧VHからグランドレベルまで下降するようになる。
すると、時刻t16時点から中点NPの電位が下降することで、レベルシフト出力抵抗19、20、端子A、コンデンサ7を介してMOSFET17、18のドレイン・ソース間の寄生容量に充電されている電荷を放電する変位電流が流れるようになる。これにより、時刻t17でレベルシフト出力抵抗20の電圧降下が生じ、図2(I)に示すように端子電圧OLSNがハイレベルに変化し、図2(G)に示すように電流制限抵抗22の端子電圧VSNがローレベルに変化する。
この後、MOSFET17、18のドレイン・ソース間の寄生容量に充電されている電荷の放電が終了すると変位電流がゼロになる。このとき、MOSFET18がオン状態であることから、時刻t17では、図2(G)に示すように、電流制限抵抗22の端子電圧VSNはハイレベルに変化し、図2(I)に示すように、レベルシフト出力抵抗20の端子電圧OLSNはローレベルに変化する。
したがって、コイル電流ILが逆方向に流れている場合には、還流ダイオード2aを介して流れていたものが、時刻t15で入力信号INLがハイレベルに変化したことで、時刻t16でMOSFET3がオンして流れるように変化する。
このような本実施形態によれば、MOSFET2および3の切換動作時に、コイル1が接続される中点NPの電位が変化することを利用して、レベルシフト回路16の高耐圧MOSFET17、18に変位電流が流れる状態を検出するようにした。これにより、コイル1の通電方向のそれぞれに対して高耐圧用のダイオードを設けることなく、ダイオード転流タイミングを検出することができ、MOSFET2および3の上下短絡を防止しつつ、デッドタイム期間中に還流ダイオード2a、3aに流れる期間を短縮して損失を低減することができる。
また、上記実施形態によれば、レベルシフト回路16の高耐圧MOSFET17、18に接続される電流制限抵抗21、22の端子電圧VSP、VSNをモニタすることでローサイドのMOSFET3と還流ダイオード3aのダイオード転流タイミングを検出するので、簡単な構成で実現することができる。
さらに、上記実施形態によれば、レベルシフト回路16の高耐圧MOSFET17、18に接続される電流制限抵抗21、22の端子電圧VSP、VSNをモニタして、レベルシフト制御回路23によりレベルシフト回路16を駆動させることでハイサイドのMOSFET2と還流ダイオード2aのダイオード転流タイミングを検出するので、簡単な構成で迅速に動作させることができる。
(第2実施形態)
図3および図4は第2実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態では、高耐圧IC30として、ハイサイドロジック回路10およびレベルシフト制御回路23に代えて、制御回路としても機能するハイサイドロジック回路31を設ける構成としている。
すなわち、図3において、レベルシフト回路16のMOSFET17のゲートには、入力信号INHが端子Q、インバータ回路24、25を介して信号ILSPとして与えられる。MOSFET18のゲートには、入力信号INHが端子Q、インバータ回路24を介して信号ILSNとして与えられる。
また、ハイサイドロジック回路31は、外部から入力される駆動信号に基づいて、駆動回路11を介して端子BからMOSFET2のゲートにゲート電圧VGHを与える。ハイサイドロジック回路31は、NAND回路31a、ワンショットパルス回路31bおよびOR回路31cを備えており、コンデンサ7の端子間電圧により動作電源が供給される。
NAND回路31aの2つの入力端子には、レベルシフト回路16のレベルシフト出力抵抗19、20の端子電圧である信号OLSPおよび信号OLSNが入力される。ワンショットパルス回路31bは、トリガ入力端子TrがNAND回路31aの出力端子が接続され、出力端子OがOR回路31cの一方の入力端子に接続される。OR回路31cの出力端子は駆動回路11を介して端子Bに接続されている。ワンショットパルス回路31bのリセット端子ReおよびOR回路31cの他方の入力端子には、端子Qからインバータ回路24および25を直列に介してハイサイドの入力信号INHが入力される。
ワンショットパルス回路31bは、リセット端子Reの入力信号INHがローレベルの状態で、トリガ入力端子Trに入力される信号がハイレベルになると、出力端子Oから一定時間ハイレベルの信号を出力する。また、ワンショットパルス回路31bは、リセット端子Reにハイレベルの信号が入力されると、出力端子Oの出力信号をローレベルにリセットする。OR回路31cは、ワンショットパルス回路31bの出力信号あるいはハイサイドの入力信号INHのいずれかがハイレベルであるときに駆動回路11を介してMOSFET2のゲートにハイレベルのゲート信号VGHを出力する。
次に、上記構成の作用について図4も参照して説明する。なお、この実施形態においては、時刻t0から時刻t7までの動作は、第1実施形態と同じである。
すなわち、時刻t0から時刻t2までの期間では、コイル電流ILが正方向に流れている場合で、還流ダイオード3aを介して流れていたものが、時刻t0で入力信号INHがハイレベルに変化したことで、時刻t1でMOSFET2がオンして流れるように変化する動作である。
また、時刻t3から時刻t7の期間では、コイル電流ILが正方向に流れている状態で、時刻t4でMOSFET2がオン状態からオフ状態に変化した場合には、MOSFET17、18のドレイン・ソース間の寄生容量に充電されている電荷の放電による変位電流によって時刻t5でMOSFET3をオン動作させることができる。これにより、還流ダイオード3aへの転流タイミングを検出することができ、時刻t5から時刻t7までの間(図4(K)の斜線領域)のデッドタイム中に還流ダイオード3aに流れるのを回避してMOSFET3により流すことで損失を低減することができるようになる。
次に、時刻t7までの期間と異なり、時刻t8以降の状態における動作について説明する。時刻t8の直前および以降では、コイル1の電流ILの電流方向が上記の場合と反対の逆方向すなわちコイル1側から中点NP側に流れている状態である。ここで、時刻t8の直前時点では、MOSFET3がオン状態となっており、コイル電流ILがコイル1からMOSFET3を通じてグランド側に向かって流れている状態である。
時刻t8で入力信号INLがハイレベルからローレベルに変化する場合の動作について説明する。入力信号INLがハイレベルからローレベルに変化すると、ローサイドロジック回路12のOR回路12cはローレベルの信号を出力する。これにより、図4(K)に示すように、時刻t9で駆動回路13からMOSFET3のゲートにローレベルのゲート信号VGLが与えられ、MOSFET3はオフ状態に移行する。
これにより、還流ダイオード2aへの転流が発生し、コイル電流ILはコイル1から還流ダイオード2aを介して高圧直流電源4側に流れるようになる。このため、中点NPの電位は時刻t9から時刻10にかけてグランドレベルから高圧直流電源4の電圧VHに上昇するようになる。
すると、時刻t9の時点から中点NPの電位が上昇することで、コンデンサ7、端子A、レベルシフト出力抵抗19、20を介してMOSFET17、18に変位電流が流れるようになる。MOSFET17、18は、ドレイン・ソース間の寄生容量を充電するための変位電流が流れることで、時刻t9でレベルシフト出力抵抗19の電圧降下が生じ、図4(H)に示すように端子電圧OLSPがローレベルに変化し、図4(F)に示すように電流制限抵抗21の端子電圧VSPがハイレベルに変化する。
この結果、レベルシフト出力抵抗19、20の端子電圧OLSP、OLSNが共にローレベルになるので、NAND回路31aはハイレベルの信号を出力するようになる。ワンショットパルス回路31bにおいては、リセット端子Reにローレベルの入力信号INHが入力されていることで、出力端子Oから一定期間ハイレベルの信号を出力するようになる。
これによって、ハイサイドロジック回路31は、時刻t10でハイレベルのゲート信号VGHを出力するようになる。この結果、MOSFET2はオン状態に動作され、還流ダイオード2aに流れていたコイル電流ILはMOSFET2を流れるようになる。
なお、時刻t10では、電流制限抵抗21および22の端子電圧VSPおよびVSNが共にハイレベルになるので、ローサイドロジック回路12においては、NAND回路12aがローレベルの信号を出力するようになる。ワンショットパルス回路12bにおいては、リセット端子Reにローレベルの入力信号INLが入力されていることで、出力端子Oの出力信号はローレベルとなる。しかし、既に、時刻t10で、MOSFET3は、入力信号INLによりゲートにローレベルのゲート信号VGLが与えられ、オフ状態に移行しているので、動作に変化は生じない。
また、時刻t10でMOSFET17、18の変位電流がなくなって中点NPの電位が電圧VHに達すると、MOSFET18がオフ状態であることから、時刻t10では、図4(F)に示すように、電流制限抵抗22の端子電圧VSNはローレベルに変化し、図4(H)に示すように、レベルシフト出力抵抗20の端子電圧OLSNはハイレベルに変化する。
この後、図4(B)に示すように、時刻t11でデッドタイムが終了して入力信号INHがハイレベルに変化して時刻t12でハイサイドロジック回路31においてOR回路31cにハイレベルの信号が入力される。しかし、この時点に達するまでの間、ワンショットパルス回路31bは、入力端子Trからの入力信号がローレベルに変化しても、一定時間ハイレベルの信号を出力している。この結果、図4(L)に示すように、MOSFET2のゲートには継続的にハイレベルのゲート信号VGHが与えられた状態となっているので、MOSFET2はオン状態が保持されている。
したがって、コイル電流ILがコイル1から逆方向に流れている状態で、時刻t8でMOSFET3がオン状態からオフ状態に変化した場合には、MOSFET17、18のドレイン・ソース間の寄生容量への充電による変位電流によって時刻t10でMOSFET2をオン動作させることができる。これにより、時刻t10から時刻t12までの間のデッドタイム中に還流ダイオード2aに流れるのを回避してMOSFET2により流すことで損失を低減することができるようになる。
この後、時刻t13で入力信号INHがハイレベルからローレベルに変化すると、図4(D)に示すように、インバータ回路24、25を介して出力される信号ILSPはローレベルとなり、MOSFET17はオフ状態に移行する。また、図4(E)に示すように、インバータ回路24を介して出力される信号ILSNはハイレベルとなり、MOSFET18はオン状態に移行する。
時刻t13でMOSFET17がオフ状態になることで、図4(F)に示すように、電流制限抵抗21の端子電圧VSPはローレベルに変化し、図4(H)に示すように、レベルシフト出力抵抗19の端子電圧OLSPはハイレベルに変化する。また、時刻t13でMOSFET18がオン状態になることで、図4(G)に示すように、電流制限抵抗22の端子電圧VSNはハイレベルに変化し、図4(I)に示すように、レベルシフト出力抵抗20の端子電圧OLSNはローレベルに変化する。
この結果、時刻t14で、図4(L)に示すように、ハイサイドロジック回路31においては、MOSFET2のゲートにローレベルのゲート信号VGHを出力してオフさせる。MOSFET2がオフすることで、デッドタイム期間中となり、MOSFET2を逆方向に流れていたコイル電流ILは、還流ダイオード2aを通じて流れるようになる。ここでは、中点NPの電位は、コイル電流ILが還流ダイオード2aを通じて流れることで若干低下するが、ほぼ変化なしで電圧VHに近い電位を保持している。
この後、デッドタイムが終了して、時刻t15で入力信号INLがハイレベルに変化した場合には、第1実施形態と同様の動作をすることで、コイル電流ILが逆方向に流れている場合には、還流ダイオード2aを介して流れていたものが、時刻t15で入力信号INLがハイレベルに変化したことで、時刻t16でMOSFET3がオンして流れるように変化する。
したがって、このような第2実施形態によっても、第1実施形態と同様の効果を得ることができる。
また、第2実施形態によれば、レベルシフト回路16の高耐圧MOSFET17、18に変位電流が流れる状態をハイサイドロジック回路31により検出してハイサイドのMOSFET2をオン動作させるようにした。これにより、第1実施形態におけるように、レベルシフト回路16の動作を待って検出する場合に比べて、還流ダイオード2aの導通時間をさらに低減することができる。
(第3実施形態)
図5は第3実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態においては、高耐圧IC40の構成として、高耐圧IC5の構成中に、ハイサイド素子であるMOSFET2およびローサイド素子であるMOSFET3を取り込んだ構成としている。
すなわち、図5において、集積回路装置としての高耐圧IC40は、8個の端子A〜D、P〜Sを備えている。ここで、端子Dは高圧直流電源4の負極端子とともにグランドに接続される。誘導性負荷であるコイル1の一端子は、高耐圧IC40の端子Cに接続される。昇圧用のコンデンサ7は、高耐圧IC40の端子A−C間に接続され、直流電源6の正極端子はダイオード8および抵抗9を直列に介して端子Aに接続される。
高耐圧IC40は、内部にコイル1に給電するためのNチャンネル型のMOSFET2および3が作り込まれた構成である。MOSFET2および3の共通接続点を中点NPとして端子Cに接続されている。高耐圧IC40の他の内部構成については、第1実施形態と同じである。
したがって、このような第3実施形態によっても第1実施形態と同様の作用効果を得ることができる。
なお、この実施形態では、第1実施形態の構成を適用する場合で説明したが、これに限らず、第2実施形態の構成を適用することもできる。
(他の実施形態)
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
ハイサイド素子およびローサイド素子は、MOSFET2および3の場合を示したが、IGBT(Insulated Gate Bipolar Transistor)や、バイポーラトランジスタなどの場合でも適用することができる。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。