TWI573142B - 資料儲存裝置以及資料維護方法 - Google Patents

資料儲存裝置以及資料維護方法 Download PDF

Info

Publication number
TWI573142B
TWI573142B TW104103385A TW104103385A TWI573142B TW I573142 B TWI573142 B TW I573142B TW 104103385 A TW104103385 A TW 104103385A TW 104103385 A TW104103385 A TW 104103385A TW I573142 B TWI573142 B TW I573142B
Authority
TW
Taiwan
Prior art keywords
block
predetermined
flash memory
operating voltage
controller
Prior art date
Application number
TW104103385A
Other languages
English (en)
Other versions
TW201629974A (zh
Inventor
林文生
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW104103385A priority Critical patent/TWI573142B/zh
Priority to CN201510180451.2A priority patent/CN106155571B/zh
Priority to US15/009,400 priority patent/US9490022B2/en
Publication of TW201629974A publication Critical patent/TW201629974A/zh
Application granted granted Critical
Publication of TWI573142B publication Critical patent/TWI573142B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/20Initialising; Data preset; Chip identification
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

資料儲存裝置以及資料維護方法
本發明係關於一種資料儲存裝置,特別係關於可根據電壓進行初始化之資料儲存裝置。
快閃記憶體為一種普遍的非揮發性資料儲存裝置,係以電性方式抹除與程式化。以非及閘型的快閃記憶體(即NAND FLASH)為例,常用作記憶卡(memory card)、通用序列匯流排閃存裝置(USB flash device)、固態硬碟(SSD)、嵌入式快閃記憶體模組(eMMC)…等使用。
快閃記憶體(如,NAND FLASH)的儲存陣列包括複數個區塊(blocks),其中浮置閘極電晶體可用以構成快閃記憶體。浮置閘極電晶體中之浮置閘極,可捕捉的電荷以儲存資料。然而,儲存於浮置閘極之電荷會由於快閃記憶體之操作以及各種環境參數,自浮置閘極流失,造成資料讀取或者寫入的錯誤。另外,當電源不穩定時,也會造成資料讀取或者寫入的錯誤。
本發明係所提供之種資料儲存裝置以及資料維護方法可根據電壓致使快閃記憶體進行初始化。
本發明提供一種資料儲存裝置。資料儲存裝置包 括一快閃記憶體、一電壓源以及一控制器。快閃記憶體包括複數區塊,其中每一區塊包括複數頁面。電壓源用以提供快閃記憶體之一操作電壓。控制器被設置為在對快閃記憶體執行一既定動作後,判斷在既定動作中操作電壓是否曾經低於一既定電壓值,並且當操作電壓在既定動作中低於既定電壓值時,致使快閃記憶體進行初始化。
在一實施例中,快閃記憶體更包括一電壓偵測裝置用以偵測操作電壓是否低於既定電壓值,並且當操作電壓低於既定電壓值時,將一既定值寫入一旗標。在本實施例中,控制器更被設置為在傳送用以致能既定動作之一致能命令至快閃記憶體時,清除旗標,並且在既定動作結束後,讀取旗標,以判斷在既定動作中操作電壓是否曾經低於既定電壓值。
在一實施例中,既定動作為一抹除程序,用以抹除區塊中之一第一區塊。控制器更被設置為在初始化快閃記憶體後,退回(Push Back)第一區塊,以選擇另一第二區塊進行抹除程序。控制器更被設置為當操作電壓未低於既定電壓值時,傳送一抹除確認命令至快閃記憶體,以確認抹除程序是否成功,並在抹除程序失敗時,將第一區塊標記為一壞區塊(Mark Bad)。
在另一實施例中,既定動作為一寫入程序,用以將資料寫入區塊中之一第一區塊中之一第一頁面。控制器更被設置為在初始化快閃記憶體後,將第一區塊之資料搬移至另一第二區塊。控制器更被設置為當操作電壓未低於既定電壓值時,傳送一寫入確認命令至快閃記憶體,以確認寫入程序是否 成功,其中在抹除程序失敗時,控制器更被設置為將第一區塊標記為一壞區塊(Mark Bad),並且將第一區塊之資料搬移至另一第二區塊。
又另一實施例中,既定動作為一讀取程序,用以 讀取區塊中之一第一區塊中之一第一頁面,其中控制器系被設置為在讀取程序對第一頁面讀取失敗後,執行判斷在既定動作中操作電壓是否曾經低於既定電壓值的動作。控制器更被設置為在初始化快閃記憶體後,重新讀取第一頁面。控制器更被設置為當操作電壓未低於既定電壓值時,將相應於第一頁面之一讀取失敗計數加一。
本發明另提供一種資料維護方法,適用於具有一 快閃記憶體之一資料儲存裝置,其中快閃記憶體包括複數區塊,並且每一區塊包括複數頁面。資料維護方法包括:對快閃記憶體執行一既定動作後,判斷在既定動作中操作電壓是否曾經低於一既定電壓值;以及當操作電壓在既定動作中低於既定電壓值時,致使快閃記憶體進行初始化。
在一實施例中,資料維護方法更包括:偵測操作 電壓是否低於既定電壓值;當操作電壓低於既定電壓值時,將一既定值寫入一旗標;在傳送用以致能既定動作之一致能命令至快閃記憶體時,清除旗標,其中判斷在既定動作中操作電壓是否曾經低於既定電壓值的步驟更包括在既定動作結束後,讀取旗標,以判斷在既定動作中操作電壓是否曾經低於既定電壓值。
在一實施例中,既定動作為一抹除程序,用以抹 除區塊中之一第一區塊。資料維護方法更包括在初始化快閃記憶體後,退回(Push Back)第一區塊,以選擇另一第二區塊進行抹除程序;當操作電壓未低於既定電壓值時,傳送一抹除確認命令至快閃記憶體,以確認抹除程序是否成功;以及當抹除程序失敗時,將第一區塊標記為一壞區塊(Mark Bad)。
在另一實施例中,既定動作為一寫入程序,用以 將資料寫入區塊中之一第一區塊中之一第一頁面。資料維護方法更包括在初始化快閃記憶體後,將第一區塊之資料搬移至另一第二區塊;當操作電壓未低於既定電壓值時,傳送一寫入確認命令至快閃記憶體,以確認寫入程序是否成功;以及當抹除程序失敗時,將第一區塊標記為一壞區塊(Mark Bad),並且將第一區塊之資料搬移至另一第二區塊。
在另一實施例中,既定動作為一讀取程序,用以 讀取區塊中之一第一區塊中之一第一頁面,其中判斷在既定動作中操作電壓是否曾經低於既定電壓值的步驟系在讀取程序對第一頁面讀取失敗後執行。資料維護方法更包括在初始化快閃記憶體後,重新讀取第一頁面;當操作電壓未低於既定電壓值時,將相應於第一頁面之一讀取失敗計數加一。
100‧‧‧電子系統
120‧‧‧主機
140‧‧‧資料儲存裝置
160‧‧‧控制器
162‧‧‧運算單元
164‧‧‧永久記憶體
166‧‧‧隨機存取記憶體
180‧‧‧快閃記憶體
182‧‧‧電壓偵測裝置
VDD‧‧‧電壓源
S200~S202、S300~S308、S400~S412、S500~S510、S600~S604‧‧‧步驟
第1圖為本發明所提供之一電子系統之一種實施例的方塊圖。
第2圖為本發明所提供之一資料維護方法之一種實施例的流程圖。
第3圖為本發明所提供之資料維護方法中之電壓判斷方法之一種實施例的流程圖。
第4圖為本發明所提供之一資料維護方法之另一種實施例的流程圖。
第5圖為本發明所提供之一資料維護方法之另一種實施例的流程圖。
第6圖為本發明所提供之一資料維護方法之另一種實施例的流程圖。
以下將詳細討論本發明各種實施例之裝置及使用方法。然而值得注意的是,本發明所提供之許多可行的發明概念可實施在各種特定範圍中。這些特定實施例僅用於舉例說明本發明之裝置及使用方法,但非用於限定本發明之範圍。
第1圖為本發明所提供之一電子系統之一種實施例的方塊圖。電子系統100包括一主機120以及一資料儲存裝置140。值得注意的是,資料儲存裝置140係為一嵌入式快閃記憶體模組(eMMC),但本發明不限於此。資料儲存裝置140包括一快閃記憶體180、一控制器160、一電壓源VDD以及一電壓偵測裝置182,且可根據主機110所下達的命令操作。控制器160包括一運算單元162、一永久記憶體(如,唯讀記憶體ROM)164以及隨機存取記憶體(RAM)166。永久記憶體164與所載之程式碼以及資料組成韌體(firmware),由運算單元162執行,使控制器160基於該韌體控制該快閃記憶體180。隨機存取記憶體(RAM)166用以載入程式碼與參數以提供控制器160根據所載 入的程式碼與參數動作。快閃記憶體180包括複數頁面。在一實施例中,快閃記憶體180包括複數區塊,並且每一區塊包括複數頁面,其中快閃記憶體180以區塊為單位進行抹除,並且以頁面為單位進行寫入。電壓源VDD用以提供快閃記憶體180之一操作電壓,使得快閃記憶體180可藉由操作電壓進行操作。值得注意的是,電壓源VDD可被設置於控制器160中。換言之,快閃記憶體180之操作電壓係由控制器160所提供的,但本發明不限於此。在另一實施例中,電壓源VDD系設置於控制器160之外。舉例而言,電壓源VDD可被設置在資料儲存裝置140中之一電源電路(未圖示)中。電壓偵測裝置182用以偵測電壓源VDD提供至快閃記憶體180之操作電壓是否低於一既定電壓值,並且當操作電壓低於既定電壓值時,將一既定值寫入一旗標。舉例而言,旗標可被設置於控制器160之隨機記憶體中,或者旗標亦被設置於快閃記憶體之至少一特定頁面中,但本發明不限於此。
值得注意的是,在本實施例中,電壓偵測裝置182系被設置於快閃記憶體180之中,但本發明不限於此。在其他實施例中,電壓偵測裝置182系被設置於快閃記憶體180之外。當電壓偵測裝置182系被設置於快閃記憶體180之中時,電壓偵測裝置182可直接偵測快閃記憶體180所接收的操作電壓,以直接偵測操作電壓是否低於一既定電壓值。當電壓偵測裝置182系被設置於快閃記憶體180之外時,電壓偵測裝置182可由外部偵測要提供至快閃記憶體180的操作電壓,以偵測操作電壓是否低於一既定電壓值。在本實施例中,電壓偵測裝置182可自 行判斷偵測操作電壓是否低於一既定電壓值,其中當操作電壓低於既定電壓值時,電壓偵測裝置182可傳送一致能訊號至控制器160,使得控制器160將既定值寫入設置於隨機存取記憶體160中之旗標,或者電壓偵測裝置182可直接將既定值寫入設置於快閃記憶體180中之旗標。在另一實施例中,電壓偵測裝置182可將所偵測之操作電壓的電壓值傳送至控制器160,控制器160則根據電壓偵測裝置182所偵測之偵測值判斷偵測操作電壓是否低於一既定電壓值,其中當操作電壓低於既定電壓值時,控制器160將既定值寫入設置於隨機存取記憶體160中之旗標,或者控制器160致使快閃記憶體180將既定值寫入設置於快閃記憶體180中之旗標。
另外,控制器160更被設置為在對快閃記憶體180 執行一既定動作後,藉由旗標判斷在既定動作中操作電壓是否曾經低於一既定電壓值,並且當操作電壓在既定動作中低於既定電壓值時,致使快閃記憶體180進行初始化。值得注意的是,控制器160更被設置為在傳送用以致能既定動作之一致能命令至快閃記憶體180時,清除旗標,並且在既定動作結束後,讀取旗標,以判斷在既定動作中操作電壓是否曾經低於既定電壓值。
在一實施例中,既定動作為一抹除程序,用以抹 除快閃記憶體180中之區塊中的一第一區塊。控制器160更被設置為在初始化快閃記憶體180後,退回(Push Back)第一區塊,以選擇另一第二區塊進行抹除程序。控制器160更被設置為當操作電壓未低於既定電壓值時,傳送一抹除確認命令至快閃記 憶體180,以確認抹除程序是否成功,並在抹除程序失敗時,將第一區塊標記為一壞區塊(Mark Bad)。舉例而言,當控制器160需要抹除一區塊時,可先由一備用池(Spare Pool)中選出一第一區塊。當控制器160在對快閃記憶體180對第一區塊進行抹除程序後,控制器160藉由旗標判斷在第一區塊之抹除程序中操作電壓是否曾經低於一既定電壓值。當操作電壓在既定動作中低於既定電壓值時,控制器160致使快閃記憶體180進行初始化。在快閃記憶體180進行初始化完成後,控制器160更用以將第一區塊退回備用池,並且由備用池中選擇另一第二區塊進行抹除程序。當操作電壓在既定動作中未低於既定電壓值時,控制器160傳送一抹除確認命令至快閃記憶體180,以確認抹除程序是否成功。當控制器160則確認第一區塊未抹除成功時,控制器160將第一區塊則被標記為壞區塊(Mark Bad)。
在另一實施例中,既定動作為一寫入程序,用以將資料寫入快閃記憶體180中之一第一區塊中的一第一頁面。控制器160被設置為在初始化快閃記憶體180後,將第一區塊之資料搬移至另一第二區塊。控制器160更被設置為當操作電壓未低於既定電壓值時,傳送一寫入確認命令至快閃記憶體180,以確認寫入程序是否成功,其中在抹除程序失敗時,控制器160更被設置為將第一區塊標記為一壞區塊(Mark Bad),並且將第一區塊之資料搬移至另一第二區塊。舉例而言,控制器160對第一區塊中的第一頁面執行寫入程序後,控制器160藉由旗標判斷在第一區塊之抹除程序中操作電壓是否曾經低於一既定電壓值。當操作電壓在既定動作中低於既定電壓值時,控 制器160致使快閃記憶體180進行初始化。在快閃記憶體180進行初始化完成後,將第一區塊之資料搬移至另一第二區塊。當操作電壓在既定動作中未低於既定電壓值時,控制器160傳送一寫入確認命令至快閃記憶體180,以確認寫入程序是否成功,其中在抹除程序失敗時,控制器160更被設置為將第一區塊標記為一壞區塊(Mark Bad),並且將第一區塊之資料搬移至另一第二區塊。
又另一實施例中,既定動作為一讀取程序,用以 讀取區塊中之一第一區塊中之一第一頁面。值得注意的是,控制器160系被設置為在讀取程序對第一頁面讀取失敗後,執行判斷在既定動作中操作電壓是否曾經低於既定電壓值的動作。控制器160更被設置為在初始化快閃記憶體180後,重新讀取第一頁面。當操作電壓未低於既定電壓值時,控制器160被設置為將相應於第一頁面之一讀取失敗計數加一。舉例而言,當控制器160對一第一頁面進行讀取並且第一頁面之錯誤位元值太高無法成功被讀取後,控制器160藉由旗標判斷在第一區塊之抹除程序中操作電壓是否曾經低於一既定電壓值。當操作電壓在既定動作中低於既定電壓值時,控制器160致使快閃記憶體180進行初始化。在快閃記憶體180進行初始化完成後,控制器160重新讀取第一頁面。當操作電壓在既定動作中未低於既定電壓值時,控制器160被設置為將相應於第一頁面之一讀取失敗計數(UECC Count)加一。
另外,在一實施例中,快閃記憶體180之操作電壓 與控制器160之操作電壓不同,並且快閃記憶體180之操作電壓
高於控制器160之操作電壓,但本發明不限於此。在一實施例中,控制器160具有偵測操作電壓之功能。然而,控制器160中具有偵測操作電壓之功能僅可對控制器160之操作電壓進行偵測,當快閃記憶體180之操作電壓的實際上的電壓值在快閃記憶體180之操作電壓的既定電壓值以及控制器160之操作電壓的既定電壓值之間時,控制器160中所具有之偵測操作電壓之功能則無法判斷出快閃記憶體180的操作電壓異常。因此,快閃記憶體180仍需要電壓偵測裝置182以判斷快閃記憶體180之操作電壓是否低於既定電壓值。
第2圖為本發明所提供之一資料維護方法之一種 實施例的流程圖。資料維護方法適用於第1圖所示之資料儲存裝置140。流程開始於步驟S200。
在步驟S200中,控制器160在對快閃記憶體180執 行一既定動作後,判斷在既定動作中操作電壓是否曾經低於一既定電壓值。當在既定動作中操作電壓曾經低於既定電壓值時,流程進行至步驟S202;否則,流程結束於步驟S200。
接著,在步驟S202中,控制器160致使快閃記憶體 180進行初始化。舉例而言,控制器160可傳送一初始化命令,以使得快閃記憶體180根據初始化命令進行初始化,其中快閃記憶體180在初始化的過程中可重新調整快閃記憶體180的狀態,使得快閃記憶體180可回到較佳的狀態。流程結束於步驟S202。
第3圖為本發明所提供之資料維護方法中之電壓 判斷方法之一種實施例的流程圖。電壓判斷方法適用於第2圖 所示之步驟S200,用以判斷在既定動作中操作電壓是否曾經低於一既定電壓值。流程開始於步驟S300。
在步驟S300中,控制器160傳送用以致能既定動作 之一致能命令至快閃記憶體180以致能快閃記憶體180執行既定動作,並且在傳送致能命令的同時清除一旗標。舉例而言,控制器160在傳送用以致能既定動作之一致能命令至快閃記憶體180時,將旗標設置為0,但本發明不限於此。在其他實施例中,被清除後之旗標的值也可以為其他值。
接著,在步驟S302中,電壓偵測裝置182用以偵測 電壓源VDD提供至快閃記憶體180之操作電壓是否低於一既定電壓值。值得注意的是,在第1圖之實施例中,電壓偵測裝置182系被設置於快閃記憶體180之中,但本發明不限於此。在其他實施例中,電壓偵測裝置182系被設置於快閃記憶體180之外。當電壓偵測裝置182系被設置於快閃記憶體180之中時,電壓偵測裝置182可直接偵測快閃記憶體180所接收的操作電壓,以直接偵測操作電壓是否低於一既定電壓值。當電壓偵測裝置182系被設置於快閃記憶體180之外時,電壓偵測裝置182可由外部偵測要提供至快閃記憶體180的操作電壓,以偵測操作電壓是否低於一既定電壓值。當操作電壓低於既定電壓值時,流程進行至步驟S306。當操作電壓未低於既定電壓值時,流程進行至步驟S304。
在步驟S304中,控制器160判斷既定動作是否完 成。當既定動作完成時,流程進行至步驟S308;否則,流程回到步驟S302,電壓偵測裝置182繼續偵測電壓源VDD提供至快 閃記憶體180之操作電壓是否低於一既定電壓值。詳細而言,控制器160可根據快閃記憶體180所回傳之訊號,判斷既定動作是否完成。
接著,在步驟S306中,電壓偵測裝置182將一既定 值寫入旗標。舉例而言,電壓偵測裝置182可將1寫入旗標中,但本發明不限於此。在其他實施例中,既定值亦可為其他數值。
接著,在步驟S308中,控制器160讀取旗標,以判 斷在既定動作中操作電壓是否曾經低於既定電壓值。詳細而言,當控制器160讀取旗標之結果為既定值時,控制器160判斷在既定動作中操作電壓曾經低於既定電壓值。當控制器160讀取旗標之結果仍為清除的狀態時,控制器160判斷在既定動作中操作電壓未曾經低於既定電壓值。流程結束於步驟S308。
第4圖為本發明所提供之一資料維護方法之另一 種實施例的流程圖。資料維護方法適用於第1圖所示之資料儲存裝置140。值得注意的是,在本實施例中,既定動作為一抹除程序,用以抹除一區塊。流程開始於步驟S400。
在步驟S400中,控制器160由一備用池(Spare Pool) 中選出一區塊,以進行抹除。舉例而言,當控制器160需要抹除一區塊時,可先由一備用池(Spare Pool)中選出一第一區塊。
接著,在步驟S402中,控制器160對所選擇之區塊 進行抹除程序。舉例而言,當控制器160在步驟S400中由備用池選擇了第一區塊。在步驟S402中,控制器160則對第一區塊進行抹除。
接著,在步驟S404中,控制器160判斷在區塊之抹 除程序中,操作電壓是否曾經低於一既定電壓值。當操作電壓是在抹除程序中曾經低於一既定電壓值時,流程進行至步驟S408;否則,流程進行至步驟S416。詳細而言,控制器160可根據快閃記憶體180所回傳之訊號判斷抹除程序是否完成。當抹除程序完成時,控制器160可讀取旗標,以判斷在區塊之抹除程序中操作電壓是否曾經低於既定電壓值。
在步驟S406中,控制器160傳送一抹除確認命令至 快閃記憶體180,以確認抹除程序是否成功。當抹除程序成功時,流程結束於步驟S406;否則,流程進行至步驟S412。
在步驟S408中,控制器160致使快閃記憶體180進 行初始化。舉例而言,控制器160可傳送一初始化命令,以使得快閃記憶體180根據初始化命令進行初始化。
接著,在步驟S410中,控制器160更用以將區塊退 回(Push Back)備用池。舉例而言,當步驟S400中所選擇之區塊為第一區塊並且在步驟S402中抹除第一區塊時操作電壓低於既定電壓值時,控制器160在快閃記憶體180初始化後,將第一區塊退回備用池。接著,流程回到步驟S400,控制器160自備用池中重新選擇一區塊以進行抹除。
在步驟S412中,控制器160將區塊則標記為壞區塊 (Mark Bad)。接著,流程回到步驟S400,控制器160自備用池中重新選擇一區塊以進行抹除。
第5圖為本發明所提供之一資料維護方法之另一 種實施例的流程圖。資料維護方法適用於第1圖所示之資料儲存裝置140。值得注意的是,在本實施例中,既定動作為一寫 入程序,用以將資料寫入區塊中之一第一區塊中之一第一頁面。流程開始於步驟S500。
在步驟S500中,控制器160對第一區塊中的第一頁面執行寫入程序。
接著,在步驟S502中,控制器160判斷在第一頁面之寫入程序中,操作電壓是否曾經低於一既定電壓值。當操作電壓是在寫入程序中曾經低於一既定電壓值時,流程進行至步驟S510;否則,流程進行至步驟S504。詳細而言,控制器160可根據快閃記憶體180所回傳之訊號判斷寫入程序是否完成。當寫入程序完成時,控制器160可讀取旗標,以判斷在第一頁面之寫入程序中操作電壓是否曾經低於既定電壓值。
在步驟S504中,控制器160傳送一寫入確認命令至快閃記憶體180,以確認寫入程序是否成功。當寫入程序成功時,結束於步驟S504;否則,流程進行至步驟S506。
在步驟S506中,控制器160將第一區塊標記為一壞區塊(Mark Bad)。
接著,在步驟S508中,控制器160將第一區塊之資料搬移至另一第二區塊。流程結束於步驟S508。
在步驟S510中,控制器160致使快閃記憶體180進行初始化。舉例而言,控制器160可傳送一初始化命令,以使得快閃記憶體180根據初始化命令進行初始化。接著,流程進行至步驟S508,控制器160將第一區塊之資料搬移至另一第二區塊。
第6圖為本發明所提供之一資料維護方法之另一 種實施例的流程圖。資料維護方法適用於第1圖所示之資料儲存裝置140。值得注意的是,在本實施例中,既定動作為一讀取程序,用以讀取區塊中之一第一區塊中之一第一頁面。流程開始於步驟S600。
在步驟S600中,控制器160對一第一頁面進行讀取 程序。當第一頁面被成功讀取時,流程結束於步驟S600。當第一頁面讀取失敗時,流程進行至步驟S602。詳細而言,當第一頁面之錯誤位元值太高無法被成功被讀取時,流程進行至步驟S602。
接著,在步驟S602中,控制器160藉由判斷在第一 頁面之讀取程序中,操作電壓是否曾經低於一既定電壓值。當操作電壓是在抹除程序中曾經低於一既定電壓值時,流程進行至步驟S606;否則,流程進行至步驟S604。詳細而言,控制器160可根據快閃記憶體180所回傳之訊號判斷讀取程序是否完成。當讀取程序完成時,控制器160可讀取旗標,以判斷在第一頁面之讀取程序中操作電壓是否曾經低於既定電壓值。
在步驟S604中,控制器160被設置為將相應於第一 頁面之一讀取失敗計數(UECC Count)加一。流程結束於步驟S604。
在步驟S606中,控制器160致使快閃記憶體180進 行初始化。舉例而言,控制器160可傳送一初始化命令,以使得快閃記憶體180根據初始化命令進行初始化。接著,流程回到步驟S600,控制器160重新對第一頁面進行讀取。
本發明係所提供之種資料儲存裝置以及資料維護 方法可根據電壓致使快閃記憶體進行初始化。
本發明之方法,或特定型態或其部份,可以以程 式碼的型態存在。程式碼可儲存於實體媒體,如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體,亦或不限於外在形式之電腦程式產品,其中,當程式碼被機器,如電腦載入且執行時,此機器變成用以參與本發明之裝置。程式碼也可透過一些傳送媒體,如電線或電纜、光纖、或是任何傳輸型態進行傳送,其中,當程式碼被機器,如電腦接收、載入且執行時,此機器變成用以參與本發明之裝置。當在一般用途處理單元實作時,程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。
惟以上所述者,僅為本發明之較佳實施例而已, 當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外,摘要部分和標題僅是用來輔助專利文件搜尋之用,並非用來限制本發明之權利範圍。
100‧‧‧電子系統
120‧‧‧主機
140‧‧‧資料儲存裝置
160‧‧‧控制器
162‧‧‧運算單元
164‧‧‧永久記憶體
166‧‧‧隨機存取記憶體
180‧‧‧快閃記憶體
182‧‧‧電壓偵測裝置
VDD‧‧‧電壓源

Claims (24)

  1. 一種資料儲存裝置,包括:一快閃記憶體,包括複數區塊,其中每一上述區塊包括複數頁面;一電壓源,用以提供上述快閃記憶體之一操作電壓;以及一控制器,被設置為在對上述快閃記憶體執行一既定動作後,判斷在上述既定動作中上述操作電壓是否曾經低於一既定電壓值,並且當上述操作電壓在上述既定動作中低於上述既定電壓值時,致使上述快閃記憶體進行初始化。
  2. 根據申請專利範圍第1項之資料儲存裝置,其中上述快閃記憶體更包括一電壓偵測裝置用以偵測上述操作電壓是否低於上述既定電壓值,並且當上述操作電壓低於上述既定電壓值時,將一既定值寫入一旗標。
  3. 根據申請專利範圍第2項之資料儲存裝置,其中上述控制器更被設置為在傳送用以致能上述既定動作之一致能命令至上述快閃記憶體時,清除上述旗標,並且在上述既定動作結束後,讀取上述旗標,以判斷在上述既定動作中上述操作電壓是否曾經低於上述既定電壓值。
  4. 根據申請專利範圍第1項之資料儲存裝置,其中上述既定動作為一抹除程序,用以抹除上述區塊中之一第一區塊。
  5. 根據申請專利範圍第4項之資料儲存裝置,其中上述控制器更被設置為在初始化上述快閃記憶體後,退回(Push Back)上述第一區塊,以選擇另一第二區塊進行上述抹除程序。
  6. 根據申請專利範圍第4項之資料儲存裝置,其中上述控制器 更被設置為當上述操作電壓未低於上述既定電壓值時,傳送一抹除確認命令至上述快閃記憶體,以確認上述抹除程序是否成功,並在上述抹除程序失敗時,將上述第一區塊標記為一壞區塊(Mark Bad)。
  7. 根據申請專利範圍第1項之資料儲存裝置,其中上述既定動作為一寫入程序,用以將資料寫入上述區塊中之一第一區塊中之一第一頁面。
  8. 根據申請專利範圍第7項之資料儲存裝置,其中上述控制器更被設置為在初始化上述快閃記憶體後,將上述第一區塊之資料搬移至另一第二區塊。
  9. 根據申請專利範圍第7項之資料儲存裝置,其中上述控制器更被設置為當上述操作電壓未低於上述既定電壓值時,傳送一寫入確認命令至上述快閃記憶體,以確認上述寫入程序是否成功,其中在上述抹除程序失敗時,上述控制器更被設置為將上述第一區塊標記為一壞區塊(Mark Bad),並且將上述第一區塊之資料搬移至另一第二區塊。
  10. 根據申請專利範圍第1項之資料儲存裝置,其中上述既定動作為一讀取程序,用以讀取上述區塊中之一第一區塊中之一第一頁面,其中上述控制器系被設置為在上述讀取程序對上述第一頁面讀取失敗後,執行判斷在上述既定動作中上述操作電壓是否曾經低於上述既定電壓值的動作。
  11. 根據申請專利範圍第10項之資料儲存裝置,其中上述控制器更被設置為在初始化上述快閃記憶體後,重新讀取上述第一頁面。
  12. 根據申請專利範圍第10項之資料儲存裝置,其中上述控制器更被設置為當上述操作電壓未低於上述既定電壓值時,將相應於上述第一頁面之一讀取失敗計數加一。
  13. 一種資料維護方法,適用於具有一快閃記憶體之一資料儲存裝置,其中上述快閃記憶體包括複數區塊,並且每一上述區塊包括複數頁面,上述資料維護方法包括:對上述快閃記憶體執行一既定動作後,判斷在上述既定動作中上述操作電壓是否曾經低於一既定電壓值;以及當上述操作電壓在上述既定動作中低於上述既定電壓值時,致使上述快閃記憶體進行初始化。
  14. 根據申請專利範圍第13項之資料維護方法,更包括:偵測上述操作電壓是否低於上述既定電壓值;以及當上述操作電壓低於上述既定電壓值時,將一既定值寫入一旗標。
  15. 根據申請專利範圍第14項之資料維護方法,更包括在傳送用以致能上述既定動作之一致能命令至上述快閃記憶體時,清除上述旗標,其中上述判斷在上述既定動作中上述操作電壓是否曾經低於上述既定電壓值的步驟更包括在上述既定動作結束後,讀取上述旗標,以判斷在上述既定動作中上述操作電壓是否曾經低於上述既定電壓值。
  16. 根據申請專利範圍第13項之資料維護方法,其中上述既定動作為一抹除程序,用以抹除上述區塊中之一第一區塊。
  17. 根據申請專利範圍第16項之資料維護方法,更包括在初始化上述快閃記憶體後,退回(Push Back)上述第一區塊,以 選擇另一第二區塊進行上述抹除程序。
  18. 根據申請專利範圍第16項之資料維護方法,更包括:當上述操作電壓未低於上述既定電壓值時,傳送一抹除確認命令至上述快閃記憶體,以確認上述抹除程序是否成功;以及當上述抹除程序失敗時,將上述第一區塊標記為一壞區塊(Mark Bad)。
  19. 根據申請專利範圍第13項之資料維護方法,其中上述既定動作為一寫入程序,用以將資料寫入上述區塊中之一第一區塊中之一第一頁面。
  20. 根據申請專利範圍第19項之資料維護方法,更包括在初始化上述快閃記憶體後,將上述第一區塊之資料搬移至另一第二區塊。
  21. 根據申請專利範圍第19項之資料維護方法,更包括:當上述操作電壓未低於上述既定電壓值時,傳送一寫入確認命令至上述快閃記憶體,以確認上述寫入程序是否成功;以及當上述抹除程序失敗時,將上述第一區塊標記為一壞區塊(Mark Bad),並且將上述第一區塊之資料搬移至另一第二區塊。
  22. 根據申請專利範圍第13項之資料維護方法,其中上述既定動作為一讀取程序,用以讀取上述區塊中之一第一區塊中之一第一頁面,其中上述判斷在上述既定動作中上述操作電壓是否曾經低於上述既定電壓值的步驟系在上述讀取程 序對上述第一頁面讀取失敗後執行。
  23. 根據申請專利範圍第22項之資料維護方法,更包括在初始化上述快閃記憶體後,重新讀取上述第一頁面。
  24. 根據申請專利範圍第22項之資料維護方法,更包括當上述操作電壓未低於上述既定電壓值時,將相應於上述第一頁面之一讀取失敗計數加一。
TW104103385A 2015-02-02 2015-02-02 資料儲存裝置以及資料維護方法 TWI573142B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104103385A TWI573142B (zh) 2015-02-02 2015-02-02 資料儲存裝置以及資料維護方法
CN201510180451.2A CN106155571B (zh) 2015-02-02 2015-04-16 数据储存装置以及数据维护方法
US15/009,400 US9490022B2 (en) 2015-02-02 2016-01-28 Data storage device and data maintenance method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104103385A TWI573142B (zh) 2015-02-02 2015-02-02 資料儲存裝置以及資料維護方法

Publications (2)

Publication Number Publication Date
TW201629974A TW201629974A (zh) 2016-08-16
TWI573142B true TWI573142B (zh) 2017-03-01

Family

ID=56554625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104103385A TWI573142B (zh) 2015-02-02 2015-02-02 資料儲存裝置以及資料維護方法

Country Status (3)

Country Link
US (1) US9490022B2 (zh)
CN (1) CN106155571B (zh)
TW (1) TWI573142B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI609378B (zh) * 2016-06-15 2017-12-21 慧榮科技股份有限公司 資料儲存裝置與操作方法
US10289341B2 (en) * 2017-06-30 2019-05-14 Western Digital Technologies, Inc. Operating parameter offsets in solid state memory devices
US10936456B1 (en) * 2019-02-20 2021-03-02 Apple Inc. Handling malfunction in a memory system comprising a nonvolatile memory by monitoring bad-block patterns
TWI733360B (zh) * 2020-03-09 2021-07-11 慧榮科技股份有限公司 資料儲存裝置與資料處理方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100332887A1 (en) * 2009-06-30 2010-12-30 Tzu-Chieh Lin Storage control device having controller operated according to detection signal derived from monitoring power signal and related method thereof
US20120047404A1 (en) * 2010-08-19 2012-02-23 Hon Hai Precision Industry Co., Ltd. Electronic device and method for detecting power failure type
US8189404B2 (en) * 2010-07-27 2012-05-29 Transcend Information, Inc. Storage device and method for operating the same
TW201342051A (zh) * 2012-04-03 2013-10-16 Winbond Electronics Corp 串列介面快閃記憶體裝置及其狀態暫存器的寫入方法
US8605533B2 (en) * 2009-11-27 2013-12-10 Samsung Electronics Co., Ltd. Apparatus and method for protecting data in flash memory
TW201407614A (zh) * 2012-08-03 2014-02-16 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI433157B (zh) * 2009-09-04 2014-04-01 Silicon Motion Inc 存取快閃記憶體的方法以及相關之記憶裝置
TWI469148B (zh) * 2009-05-15 2015-01-11 Chi Mei Comm Systems Inc 快閃記憶體資料擦除系統及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282145B1 (en) * 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
JP2004178782A (ja) * 2002-10-04 2004-06-24 Sharp Corp 半導体記憶装置およびその制御方法および携帯電子機器
US6856556B1 (en) * 2003-04-03 2005-02-15 Siliconsystems, Inc. Storage subsystem with embedded circuit for protecting against anomalies in power signal from host
US7940572B2 (en) * 2008-01-07 2011-05-10 Mosaid Technologies Incorporated NAND flash memory having multiple cell substrates
KR20130032077A (ko) * 2011-09-22 2013-04-01 에스케이하이닉스 주식회사 설정 데이터 저장회로, 이를 포함하는 비휘발성 메모리 장치 및 메모리 시스템
CN109767804B (zh) * 2013-08-09 2020-12-08 慧荣科技股份有限公司 数据储存装置及其电压保护方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469148B (zh) * 2009-05-15 2015-01-11 Chi Mei Comm Systems Inc 快閃記憶體資料擦除系統及方法
US20100332887A1 (en) * 2009-06-30 2010-12-30 Tzu-Chieh Lin Storage control device having controller operated according to detection signal derived from monitoring power signal and related method thereof
TWI433157B (zh) * 2009-09-04 2014-04-01 Silicon Motion Inc 存取快閃記憶體的方法以及相關之記憶裝置
US8605533B2 (en) * 2009-11-27 2013-12-10 Samsung Electronics Co., Ltd. Apparatus and method for protecting data in flash memory
US8189404B2 (en) * 2010-07-27 2012-05-29 Transcend Information, Inc. Storage device and method for operating the same
US20120047404A1 (en) * 2010-08-19 2012-02-23 Hon Hai Precision Industry Co., Ltd. Electronic device and method for detecting power failure type
TW201342051A (zh) * 2012-04-03 2013-10-16 Winbond Electronics Corp 串列介面快閃記憶體裝置及其狀態暫存器的寫入方法
TW201407614A (zh) * 2012-08-03 2014-02-16 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置

Also Published As

Publication number Publication date
TW201629974A (zh) 2016-08-16
US20160225456A1 (en) 2016-08-04
US9490022B2 (en) 2016-11-08
CN106155571B (zh) 2019-03-19
CN106155571A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
TWI607312B (zh) 資料儲存裝置及其資料寫入方法
TWI698978B (zh) 包含虛擬記憶體單元的半導體記憶體裝置和操作其之方法
KR102090589B1 (ko) 비휘발성 메모리 장치의 데이터 저장 방법 및 비휘발성 메모리 장치의 테스트 방법
KR102321501B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 스토리지 장치의 동작 방법
CN107808682B (zh) 控制电路、***电路、半导体存储器件及其操作方法
TWI573142B (zh) 資料儲存裝置以及資料維護方法
KR20170097267A (ko) 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
US20080155182A1 (en) Non-volatile semiconductor memory system and data write method thereof
KR102267046B1 (ko) 스토리지 장치 및 배드 블록 지정 방법
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
CN110111832B (zh) 半导体存储器装置及其操作方法
KR20160038160A (ko) 불 휘발성 메모리 장치 및 그것의 동작 방법
CN110942795B (zh) 存储器***、其操作方法以及非易失性存储器装置
KR102375751B1 (ko) 반도체 메모리 장치 및 그 동작 방법
CN106653083B (zh) 半导体存储器件及其操作方法
KR20190094968A (ko) 메모리 컨트롤러 및 그 동작 방법
JP2017021872A (ja) 半導体記憶装置
US9607711B1 (en) Semiconductor memory device and operating method thereof
KR20210024269A (ko) 빠른 읽기 페이지를 포함하는 불휘발성 메모리 장치 및 이를 포함하는 스토리지 장치
CN104103318A (zh) 操作存储控制器的方法和包括存储控制器的数据存储设备
KR20130127234A (ko) 메모리의 구동 방법
TW201833937A (zh) 資料儲存裝置及其區塊釋放方法
CN112908370B (zh) 存储器装置和操作该存储器装置的方法
JP2009259326A (ja) 半導体記憶装置
US11726667B2 (en) Memory device with failed main bank repair using redundant bank