TWI469148B - 快閃記憶體資料擦除系統及方法 - Google Patents

快閃記憶體資料擦除系統及方法 Download PDF

Info

Publication number
TWI469148B
TWI469148B TW98116272A TW98116272A TWI469148B TW I469148 B TWI469148 B TW I469148B TW 98116272 A TW98116272 A TW 98116272A TW 98116272 A TW98116272 A TW 98116272A TW I469148 B TWI469148 B TW I469148B
Authority
TW
Taiwan
Prior art keywords
block
flash memory
bit
erased
erasure
Prior art date
Application number
TW98116272A
Other languages
English (en)
Other versions
TW201040970A (en
Inventor
Chi Hsien Chen
Original Assignee
Chi Mei Comm Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chi Mei Comm Systems Inc filed Critical Chi Mei Comm Systems Inc
Priority to TW98116272A priority Critical patent/TWI469148B/zh
Publication of TW201040970A publication Critical patent/TW201040970A/zh
Application granted granted Critical
Publication of TWI469148B publication Critical patent/TWI469148B/zh

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

快閃記憶體資料擦除系統及方法
本發明涉及一種資料擦除系統及方法,尤其涉及一種快閃記憶體資料擦除系統及方法。
快閃記憶體(Flash memory)是在20世紀80年代末逐漸發展起來的一種新型非易失性半導體記憶體,它結合了以往EPROM結構簡單、密度高和EPROM在系統的電可擦除性的一些優點,實現了高密度、低成本和高可靠性。
目前,大多數通訊裝置採用了快閃記憶體做為儲存介質。所述快閃記憶體包括多個固定大小的區塊,所述區塊大小通常為128bytes、64bytes、32bytes、16bytes或者8bytes,在對快閃記憶體進行擦除時是以所述區塊為單位進行擦除。正確擦除後的快閃記憶體處於正常狀態:可寫入新的資料,並且寫入的資料格式正確,可以被正確讀取。但是,當在擦除過程中出現異常,例如:通訊裝置突然斷電,則會造成擦除後的區塊處於錯誤狀態:不能寫入新的資料;或者,可以寫入新的資料,但是寫入後的資料格式錯誤,不能被正確讀取。
鑒於以上資料,有必要提供一種快閃記憶體資料擦除系統及方法,可以對快閃記憶體進行多次擦除,使擦除後的快閃記憶體處於正常狀態。
一種快閃記憶體資料擦除系統,該系統運行於安裝有快閃記憶體的通訊裝置中,該系統包括:初始化模組,用於當需要對該快閃記憶體進行資料擦除時,設置該快閃記憶體中區塊的當前擦除次數和最大擦除次數,並初始化當前擦除次數值為0;擦除模組,用於對該快閃記憶體中需進行資料擦除的一個區塊進行一次資料擦除,並將當前擦除次數加1;設置模組,用於將該進行擦除後的區塊的第一個位元設置為0;判斷模組,用於當該擦除後的區塊中第一個位元以外的其他位元都為1時,判斷是否繼續擦除該快閃記憶體的其他區塊;及提示模組,用於當該擦除後的區塊中除了第一個位元以外的其他位元不全為1,並且該區塊的當前擦除次數值等於最大擦除次數值時,提示用戶該快閃記憶體出現異常。
一種快閃記憶體資料擦除方法,應用於安裝有快閃記憶體的通訊裝置中,該方法包括如下步驟:(a)當需要對快閃記憶體進行資料擦除時,設置該快閃記憶體中區塊的當前擦除次數和最大擦除次數值;(b)初始化當前擦除次數值為0;(c)對快閃記憶體中需進行資料擦除的一個區塊進行一次資料擦除,並將擦除次數值加1;(d)將該進行擦除後的區塊的第一個位元設置為0;(e)判斷該擦除後的區塊中第一個位元以外的其他位元是否都為1;(f)當該擦除後的區塊中第一個位元以外的其他位元都為1時,若需要繼續擦除該快閃記憶體的其他區塊,則返回至步驟(b);或者,(g)當該擦除後的區塊中除了第一個位元以外的其他位元不全為1時,判斷該區塊的當前擦除次數值是否小於最大擦除次數值;(h)當該擦除後的區塊中除了第一個位元以外的其他位元不全為1,並且該區塊的當前擦除次數等於最大擦除次數值時,提示用戶快閃記憶體出現異常;或者,當該擦除後的區塊中除了第一個位元以外的其他位元不全為1,並且該區塊的當前擦除次數值小於最大擦除次數值時,返回至步驟(c)。
相較於習知技術,所述的快閃記憶體資料擦除系統及方法,可以設置快閃記憶體的最大擦除次數,當擦除後快閃記憶體未處於正常狀態並且當前擦除次數小於最大擦除次數時,再次對該快閃記憶體進行擦除,使擦除後的快閃記憶體處於正常狀態。
如圖1所示,係本發明快閃記憶體資料擦除系統的應用環境圖。所述的快閃記憶體資料擦除系統10應用於安裝有快閃記憶體12的通訊裝置1上。所述的通訊裝置1可以是手機、個人數位助理(personal digital assistant,簡稱PDA)、掌上電腦或其他任意適用的移動終端。所述的快閃記憶體12用於儲存通訊裝置1中的文檔。所述快閃記憶體資料擦除系統10用於對快閃記憶體12中的資料進行擦除,使擦除後快閃記憶體12處於正常狀態。
如圖2所示,係本發明快閃記憶體資料擦除系統的功能模組圖。該快閃記憶體資料擦除系統10包括:初始化模組100、擦除模組102、設置模組104、判斷模組106及提示模組108。
所述初始化模組100用於當需要對快閃記憶體12進行資料擦除時,設置該快閃記憶體中區塊的資料擦除參數。所述快閃記憶體12包括多個固定大小的區塊,所述區塊大小通常為128bytes、64bytes、32bytes、16bytes或者8bytes,在對快閃記憶體12進行擦除時是以所述區塊為單位進行擦除。所述資料擦除參數包括快閃記憶體12的當前擦除次數和最大擦除次數。
所述初始化模組100還用於初始化設置的資料擦除參數。在本實施例中,所述初始化模組100初始化當前擦除次數值為0,初始化最大擦除次數值為3。
所述擦除模組102用於對快閃記憶體12中需進行資料擦除的一個區塊進行一次資料擦除,並將當前擦除次數值加1。
所述設置模組104用於將該進行擦除後的區塊的第一個Bit(位元)設置為0。快閃記憶體12中每個區塊的第一個Bit用於標示該區塊的狀態,若區塊的第一Bit為0,則表示該區塊處於可被寫入資料的狀態,若區塊的第一Bit為1,則表示該區塊處於不可被寫入資料的狀態。
所述判斷模組106用於判斷該擦除後的區塊中第一個位元以外的其他位元是否都為1。若該擦除後的區塊中第一個位元以外的其他位元都為1,則表示該區塊處於正確格式的狀態;若該擦除後的區塊中第一個位元以外的其他位元不全為1,則表示該區塊的資料處於錯誤格式的狀態,例如:亂碼。
所述判斷模組106還用於當該擦除後的區塊中第一個位元以外的其他位元都為1時,判斷是否繼續擦除該快閃記憶體12的其他區塊。若需刪除的資料佔用多個區塊,當還有區塊的資料未擦除時,判斷繼續擦除該快閃記憶體12的其他未擦除區塊;當所有區塊的資料都擦除完成時,判斷不繼續擦除該快閃記憶體12的其他區塊。
所述判斷模組106還用於當該擦除後的區塊中第一個位元以外的其他位元不全為1時,判斷該區塊的當前擦除次數值是否小於3。
所述提示模組108用於當該擦除後的區塊中除了第一個位元以外的其他位元不全為1,並且該區塊的當前擦除次數值等於3時,則提示用戶快閃記憶體12出現異常,以便用戶及時進行相對應的處理。
如圖3所示,係本發明快閃記憶體資料擦除方法的較佳實施方式的流程圖。步驟S10,當需要對快閃記憶體12進行資料擦除時,初始化模組100設置該快閃記憶體中區塊的資料擦除參數。所述資料擦除參數包括快閃記憶體12的當前擦除次數和最大擦除次數。
步驟S12,初始化模組100初始化當前擦除次數值為0,初始化最大擦除次數值為3。
步驟S14,擦除模組102對快閃記憶體12中需進行資料擦除的一個區塊進行一次資料擦除,並將當前擦除次數值加1。
步驟S16,設置模組104將該進行擦除後的區塊的第一個Bit(位元)設置為0。快閃記憶體12中每個區塊的第一個Bit用於標示該區塊的狀態,若區塊的第一Bit為0,則表示該區塊處於可被寫入資料的狀態,若區塊的第一Bit為1,則表示該區塊處於不可被寫入資料的狀態。
步驟S18,判斷模組106判斷該擦除後的區塊中第一個位元以外的其他位元是否都為1。若該擦除後的區塊中第一個位元以外的其他位元都為1,則表示該區塊處於正確格式的狀態;若該擦除後的區塊中除了第一個位元以外的其他位元不全為1,則表示該區塊的資料處於錯誤格式的狀態,例如:亂碼。
步驟S20,當該擦除後的區塊中第一個位元以外的其他位元都為1時,判斷模組106判斷是否繼續擦除該快閃記憶體12的其他區塊。若需刪除的資料佔用的多個區塊,當還有區塊的資料未擦除時,判斷繼續擦除該快閃記憶體12的其他未擦除區塊;當所有區塊的資料都擦除完成時,判斷不繼續擦除該快閃記憶體12的其他區塊。當判斷模組106判斷繼續擦除該快閃記憶體12的其他區塊時,返回至步驟S12;或者,當判斷模組106判斷不繼續擦除該快閃記憶體12的其他區塊時,結束流程。
步驟S22,當該擦除後的區塊中除了第一個位元以外的其他位元不全為1時,判斷模組106判斷該區塊的當前擦除次數值是否小於3。
步驟S24,當該擦除後的區塊中除了第一個位元以外的其他位元不全為1,並且該區塊的當前擦除次數值等於3時,提示模組108提示用戶快閃記憶體12出現異常,以便用戶及時進行相對應的處理。或者,當該擦除後的區塊中除了第一個位元以外的其他位元不全為1,並且該區塊的當前擦除次數值等於3時,返回至步驟S14。
綜上所述,本發明符合發明專利要件,爰依法提出專利申請。惟,以上所述者僅為本發明之較佳實施例,本發明之範圍並不以上述實施例為限,舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
1...通訊裝置
10...快閃記憶體資料擦除系統
12...快閃記憶體
100...初始化模組
102...擦除模組
104...設置模組
106...判斷模組
108...提示模組
圖1係本發明快閃記憶體資料擦除系統的應用環境圖。
圖2係本發明快閃記憶體資料擦除系統的功能模組圖。
圖3係本發明快閃記憶體資料擦除方法的較佳實施方式的流程圖。
1...通訊裝置
10...快閃記憶體資料擦除系統
100...初始化模組
102...擦除模組
104...設置模組
106...判斷模組
108...提示模組

Claims (8)

  1. 一種快閃記憶體資料擦除系統,該系統運行於安裝有快閃記憶體的通訊裝置中,該系統包括:初始化模組,用於當需要對該快閃記憶體進行資料擦除時,設置該快閃記憶體中區塊的當前擦除次數和最大擦除次數,並初始化當前擦除次數值為0;擦除模組,用於對該快閃記憶體中需進行資料擦除的一個區塊進行一次擦除,並將當前擦除次數值加1;設置模組,用於將該進行擦除後的區塊的第一個位元設置為0;判斷模組,用於當該擦除後的區塊中第一個位元以外的其他位元都為1時,判斷是否繼續擦除該快閃記憶體的其他區塊;及提示模組,用於當該擦除後的區塊中除了第一個位元以外的其他位元不全為1,並且該區塊的當前擦除次數值等於最大擦除次數值時,提示用戶該快閃記憶體出現異常。
  2. 如申請專利範圍第1項所述的快閃記憶體資料擦除系統,其中,所述區塊的第一個位元為0,則表示該區塊處於可被寫入資料的狀態。
  3. 如申請專利範圍第1項所述的快閃記憶體資料擦除系統,其中,所述區塊中第一個位元以外的其他位元都為1,則表示該區塊處於正確格式的狀態。
  4. 如申請專利範圍第1項所述的快閃記憶體資料擦除系統,其中,所述最大擦除次數值為3。
  5. 一種快閃記憶體資料擦除方法,應用於安裝有快閃記憶體的通訊裝置中,該方法包括如下步驟:(a)當需要對快閃記憶體進行資料擦除時,設置該快閃記憶體中區塊的當前擦除次數和最大擦除次數;(b)初始化當前擦除次數值為0;。(c)對快閃記憶體中需進行資料擦除的一個區塊進行一次擦除,並將當前擦除次數值加1;(d)將該進行擦除後的區塊的第一個位元設置為0;(e)判斷該擦除後的區塊中第一個位元以外的其他位元是否都為1;(f)當該擦除後的區塊中第一個位元以外的其他位元都為1時,若需要繼續擦除該快閃記憶體的其他區塊,則返回至步驟(b);或者,(g)當該擦除後的區塊中第一個位元以外的其他位元不全為1時,判斷該區塊的當前擦除次數是否小於最大擦除次數;(h)當該擦除後的區塊中除了第一個位元以外的其他位元不全為1,並且該區塊的當前擦除次數值等於最大擦除次數值時,提示用戶快閃記憶體出現異常;或者,當該擦除後的區塊中第一個位元以外的其他位元不全為1,並且該區塊的當前擦除次數小於最大擦除次數時,返回至步驟(c)。
  6. 如申請專利範圍第5項所述的快閃記憶體資料擦除方法,其中,所述區塊的第一個位元為0,則表示該區塊處於可被寫入資料的狀態。
  7. 如申請專利範圍第5項所述的快閃記憶體資料擦除方法,其中,所述區塊中第一個位元以外的其他位元都為1,則表示該區塊處於正確格式的狀態。
  8. 如申請專利範圍第5項所述的快閃記憶體資料擦除方法,其中,所述最大擦除次數值為3。
TW98116272A 2009-05-15 2009-05-15 快閃記憶體資料擦除系統及方法 TWI469148B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98116272A TWI469148B (zh) 2009-05-15 2009-05-15 快閃記憶體資料擦除系統及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98116272A TWI469148B (zh) 2009-05-15 2009-05-15 快閃記憶體資料擦除系統及方法

Publications (2)

Publication Number Publication Date
TW201040970A TW201040970A (en) 2010-11-16
TWI469148B true TWI469148B (zh) 2015-01-11

Family

ID=44996172

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98116272A TWI469148B (zh) 2009-05-15 2009-05-15 快閃記憶體資料擦除系統及方法

Country Status (1)

Country Link
TW (1) TWI469148B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490022B2 (en) 2015-02-02 2016-11-08 Silicon Motion, Inc. Data storage device and data maintenance method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621687A (en) * 1995-05-31 1997-04-15 Intel Corporation Programmable erasure and programming time for a flash memory
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
US6081447A (en) * 1991-09-13 2000-06-27 Western Digital Corporation Wear leveling techniques for flash EEPROM systems
US6879528B2 (en) * 2001-06-28 2005-04-12 Matsushita Electric Industrial Co., Ltd. Control method of nonvolatile memory
US20060018227A1 (en) * 2004-07-23 2006-01-26 Isamu Nakajima Controller, data memory system, data rewriting method, and computer program product

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081447A (en) * 1991-09-13 2000-06-27 Western Digital Corporation Wear leveling techniques for flash EEPROM systems
US5621687A (en) * 1995-05-31 1997-04-15 Intel Corporation Programmable erasure and programming time for a flash memory
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
US6879528B2 (en) * 2001-06-28 2005-04-12 Matsushita Electric Industrial Co., Ltd. Control method of nonvolatile memory
TWI242711B (en) * 2001-06-28 2005-11-01 Matsushita Electric Ind Co Ltd Nonvolatile memory and control method for nonvolatile memory
US20060018227A1 (en) * 2004-07-23 2006-01-26 Isamu Nakajima Controller, data memory system, data rewriting method, and computer program product

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490022B2 (en) 2015-02-02 2016-11-08 Silicon Motion, Inc. Data storage device and data maintenance method
TWI573142B (zh) * 2015-02-02 2017-03-01 慧榮科技股份有限公司 資料儲存裝置以及資料維護方法

Also Published As

Publication number Publication date
TW201040970A (en) 2010-11-16

Similar Documents

Publication Publication Date Title
JP6250299B2 (ja) 極符号化された符号語を不揮発性メモリ装置のマルチビットデータにマッピングするマッピングパターン選択方法
US8386860B2 (en) Methods of calculating compensation voltage and adjusting threshold voltage and memory apparatus and controller
US9543983B2 (en) Decoding method, memory storage device and memory control circuit unit
US9583217B2 (en) Decoding method, memory storage device and memory control circuit unit
TWI582779B (zh) 讀取電壓準位估測方法、記憶體儲存裝置及記憶體控制電路單元
US20120072805A1 (en) Memory storage device, memory controller thereof, and method thereof for generating log likelihood ratio
TW201229757A (en) Stripe-based non-volatile multilevel memory operation
TWI389127B (zh) 快閃記憶體的配置方法
US8589756B2 (en) Semiconductor memory device, semiconductor memory system, and erasure correction method
US11243838B2 (en) Methods and apparatuses for error correction
US9281839B2 (en) Hard-decision decoding method and low-density parity-check decoder using same
KR20100124087A (ko) 메모리 컨트롤러, 그것을 포함하는 메모리 시스템 그리고 그것의 동작 방법
CN103853503B (zh) 存储设备、快闪存储器、以及操作所述存储设备的方法
CN106920575B (zh) 数据存储装置及其操作方法
US10522234B2 (en) Bit tagging method, memory control circuit unit and memory storage device
US10116335B2 (en) Data processing method, memory storage device and memory control circuit unit
CN111813591B (zh) Nand Flash的数据纠错方法、装置、电子设备及存储介质
TWI536749B (zh) 解碼方法、記憶體儲存裝置與記憶體控制電路單元
CN104810056A (zh) 一种基于自适应ldpc码的nand闪存差错控制器
TWI469148B (zh) 快閃記憶體資料擦除系統及方法
CN101872327A (zh) 快闪存储器数据擦除***及方法
TWI597731B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN107608817B (zh) 解码方法、存储器存储装置及存储器控制电路单元
CN112799874B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TW202009944A (zh) 記憶體測試方法與記憶體測試系統

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees