TWI545757B - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI545757B
TWI545757B TW099102146A TW99102146A TWI545757B TW I545757 B TWI545757 B TW I545757B TW 099102146 A TW099102146 A TW 099102146A TW 99102146 A TW99102146 A TW 99102146A TW I545757 B TWI545757 B TW I545757B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
thin film
film transistor
electrode layer
Prior art date
Application number
TW099102146A
Other languages
English (en)
Other versions
TW201036166A (en
Inventor
山崎舜平
坂田淳一郎
岸田英幸
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201036166A publication Critical patent/TW201036166A/zh
Application granted granted Critical
Publication of TWI545757B publication Critical patent/TWI545757B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導體裝置和其製造方法
本發明係關於使用氧化物半導體的半導體裝置、使用該半導體裝置的顯示裝置、該半導體裝置及該顯示裝置的製造方法。
金屬氧化物多樣地存在並用於各種各樣的用途。氧化銦是公知材料，它用作在液晶顯示器等中所需要的具有透光性的電極材料。
在金屬氧化物中存在呈現半導體特性的金屬氧化物。呈現半導體特性的金屬氧化物是化合物半導體的一種。化合物半導體是兩種以上的原子鍵合而成的半導體。一般而言，金屬氧化物成為絕緣體。但是，已知，根據構成金屬氧化物的元素的組合，成為半導體。
例如已知在金屬氧化物中，氧化鎢、氧化錫、氧化銦、氧化鋅、氧化鈦等呈現半導體特性。另外，已公開了將由這種金屬氧化物構成的透明半導體層用作通道形成區的薄膜電晶體(專利文獻1至4、非專利文獻1、非專利文獻7)。
另外，作為金屬氧化物不僅一元氧化物，還已知多元氧化物。例如，具有均質相(homologous phase)的InGaO3(ZnO)m(m為自然數)是公知的材料(非專利文獻2至4)。
並且，已確認了可以將如上所述的In-Ga-Zn類氧化物用作薄膜電晶體的通道層(專利文獻5、非專利文獻5和6)。
現有的設置在主動矩陣型液晶顯示器的各像素中的薄膜電晶體(TFT)使用非晶矽或多晶矽，但是使用如上述那樣的金屬氧化物半導體代替這些矽材料來製造薄膜電晶體的技術引人矚目。例如，在專利文獻6及專利文獻7中公開作為金屬氧化物半導體膜使用氧化鋅、In-Ga-Zn-O類氧化物半導體來製造薄膜電晶體，並將該薄膜電晶體用作圖像顯示裝置的開關元件等中的技術。
專利文獻1日本特開昭第60-198861號公報
專利文獻2日本特開平第8-264794號公報
專利文獻3PCT國際申請第11-505377號公報的日文翻譯
專利文獻4日本特開第2000-150900號公報
專利文獻5日本特開第2004-103957號公報
專利文獻6日本特開第2007-123861號公報
專利文獻7日本特開第2007-96055號公報
非專利文獻1
M. W. Prins,K. O. Grosse-Holz,G. Muller,J. F. M. Cillessen,J. B. Giesbers,R. P. Weening,and R.M.Wolf,“A ferroelectric transparent thin-film transistor”,Appl. Phys. Lett.,17 June 1996,Vol. 68 pp.3650-3652
非專利文獻2
M. Nakamura,N. Kimizuka,and T. Mohri,“The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”,J. Solid State Chem.,1991,Vol.93,pp.298-315
非專利文獻3
N. Kimizuka,M. Isobe,and M. Nakamura,“Syntheses and Single-Crystal Data of Homologous Compounds,In2O3(ZnO)m(m=3,4,and 5),InGaO3(ZnO)3,and Ga2O3(ZnO)m(m=7,8,9,and 16)in the In2O3-ZnGa2O4-ZnO System”，J. Solid State Chem.,1995,Vol.116,pp.170-178
非專利文獻4
M. Nakamura,N. Kimizuka,T. Mohri,and M. Isobe,"Syntheses and crystal structures of new homologous compounds,indium iron zinc oxides(InFeO3(ZnO)m)(m: natural number)and related compounds",KOTAI BUTSURI(SOLID STATE PHYSICS),1993,Vol. 28,No. 5,pp. 317-327
非專利文獻5
K. Nomura,H. Ohta,K. Ueda,T.Kamiya,M. Hirano,and H. Hosono,“Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor”,SCIENCE,2003,Vol. 300,pp.1269-1272
非專利文獻6
K. Nomura,H. Ohta,A. Takagi,T.Kamiya,M. Hirano,and H. Hosono,“Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors”,NATURE,2004,Vol. 432,pp. 488-492
非專利文獻7
Furubarashi et al.,Japanese Journal of Applied Physics,2005,Vol. 44,No.34,pp. L1063-L1065
藉由濺射法等在300℃以下的溫度中可以形成氧化物半導體膜，並且可以容易在大型基板的大範圍內形成將通道形成區設置在氧化物半導體中的薄膜電晶體。因此，可以期待將氧化物半導體應用於主動矩陣型的顯示裝置。
另一方面，在主動矩陣型的液晶顯示裝置中，在較短的閘極開關時間期間進行對於液晶層的電壓的施加和儲存電容的充電，所以需要大的驅動電流。尤其是在螢幕大型化或高清晰化的液晶顯示裝置中要求更大的驅動電流。因此，用作開關元件的薄膜電晶體較佳為場效應遷移率高的薄膜電晶體。
據此，本發明的目的之一在於在使用氧化物半導體的薄膜電晶體中，提高場效應遷移率。本發明的目的之一還在於即使提高薄膜電晶體的場效應遷移率，也抑制截止電流的增大。另外，本發明的目的之一還在於提供具有使用該氧化物半導體的薄膜電晶體的顯示裝置。
本發明的要點是，在形成薄膜電晶體時，使用氧化物半導體層，在該氧化物半導體層和閘極絕緣層之間形成包含金屬如鈦且其電導率高於該氧化物半導體層的電導率的簇(cluster)。
所公開的發明的一實施例是一種半導體裝置，包括：閘極電極層；所述閘極電極層上的閘極絕緣層；所述閘極絕緣層上的多個包含鈦的簇；所述閘極絕緣層及所述多個包含鈦的簇上的氧化物半導體層；以及所述氧化物半導體層上的源極電極層及汲極電極層，其中所述氧化物半導體層和所述源極電極層及汲極電極層電連接。
所公開的發明的另一實施例是一種半導體裝置，包括：閘極電極層；所述閘極電極層上的閘極絕緣層；所述閘極絕緣層上的多個包含鈦的簇；所述閘極絕緣層及所述多個包含鈦的簇上的氧化物半導體層；所述氧化物半導體層上的具有n型導電型的緩衝層；以及所述緩衝層上的源極電極層及汲極電極層，其中所述多個包含鈦的簇的電導率高於所述氧化物半導體層的電導率，所述緩衝層的載流子濃度高於所述氧化物半導體層的載流子濃度，並且所述氧化物半導體層和所述源極電極層及汲極電極層透過所述緩衝層而電連接。
注意，所述多個簇包含具有比所述氧化物半導體層高的電導率的鈦化合物。
注意，所述多個包含鈦的簇的以和所述閘極絕緣層接觸的面為基準的高度較佳為大於等於3nm且小於等於5nm。另外，所述多個包含鈦的簇較佳包含選自鈮(Nb)、鉭(Ta)中的至少一種雜質元素。
注意，所述氧化物半導體層及所述緩衝層較佳包含選自銦、鎵及鋅中的至少一種。另外，所述氧化物半導體層的膜厚度為大於等於10nm且小於等於150nm，較佳為大於等於20nm且小於等於60nm。
注意，所述氧化物半導體層較佳在所述源極電極層和汲極電極層之間具有膜厚比與所述源極電極層及汲極電極層重疊的第二區域薄的第一區域。另外，也可以在所述氧化物半導體層上具有由無機材料構成的通道保護層。
所公開的發明的另一實施例是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極層；在所述閘極電極層上形成閘極絕緣層；在所述閘極絕緣層上分散地形成多個包含鈦的簇；在所述閘極絕緣層及所述多個包含鈦的簇上藉由濺射法形成氧化物半導體膜；對所述氧化物半導體膜進行蝕刻形成島狀的氧化物半導體層；在所述島狀的氧化物半導體層上形成導電層；以及對所述導電層進行蝕刻形成氧化物半導體層和源極電極層及汲極電極層。在所述閘極絕緣層及所述多個包含鈦的簇上形成有所述氧化物半導體層。
注意，在本說明書中，簇是指多個原子或分子彙集中而成的結構單位，並且簇不採用膜結構。包含鈦的簇是指包含鈦且具有導電性的簇。因此，如果使包含鈦且具有導電性的簇彙集來形成膜，則該膜呈現高於形成在多個包含鈦的簇上的氧化物半導體層的導電性且不照射光也具有導電性。
注意，為了方便起見附加了第一、第二等序數詞，其並不表示製程順序或層疊順序。另外，其在本說明書中不表示用來特定發明的事項的固有名詞。
注意，在本說明書中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光學裝置、半導體電路及電子設備都是半導體裝置。
在使用氧化物半導體層的薄膜電晶體中，藉由在氧化物半導體層和閘極絕緣層之間形成包含鈦且其電導率高於氧化物半導體層的電導率的簇，可以提高該薄膜電晶體的場效應遷移率。另外，可以在提高薄膜電晶體的場效應遷移率的同時抑制截止電流的增大。
藉由將該薄膜電晶體用於顯示裝置的像素部及驅動電路部，可以提供電特性高且可靠性好的顯示裝置。
參照附圖對實施例模式進行詳細說明。但是，本發明不局限於以下的說明，所屬技術領域的普通技術人員可以很容易地理解的一個事實就是，其方式及詳細內容在不脫離本發明的宗旨及其範圍內的情況下可以被變化為各種各樣的形式。因此，本發明不應當被解釋為僅限定在以下所示的實施例模式所記載的內容中。注意，在以下說明的發明的結構中，在不同附圖中使用相同的附圖標記表示相同部分或具有相同功能的部分，並且省略重複說明。
[實施例模式1]
在本實施例模式中，使用圖1A至1C說明薄膜電晶體的結構。
圖1A至1C示出本實施例模式的底閘結構的薄膜電晶體。圖1A是截面圖，圖1B是平面圖。圖1A是在圖1B中沿線A1-A2的截面圖。此外，圖1C是圖1A的氧化物半導體層103中的擴大圖。
圖1A至1C所示的薄膜電晶體中，在基板100上設置有閘極電極層101，在閘極電極層101上設置有閘極絕緣層102，在閘極絕緣層102上分散地設置有多個包含鈦的簇106，在閘極絕緣層102及所述多個包含鈦的簇106上設置有氧化物半導體層103，在氧化物半導體層103上設置有源極電極層或汲極電極層105a、105b。注意，氧化物半導體層103的至少一部分以接觸閘極絕緣層102上表面的方式設置。
閘極電極層101使用鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、鈧等的金屬材料、以這些金屬材料為主要成分的合金材料、或以這些金屬材料為成分的氮化物，以單層或疊層形成。所述閘極電極層101較佳由鋁和銅等低電阻導電材料形成，然而，所述低電阻導電材料有耐熱性較低或容易腐蝕等問題，所以較佳與耐熱性導電材料組合來使用。作為耐熱性導電材料使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為閘極電極層101的層疊結構，較佳採用在鋁層上層疊鉬層的兩層結構、在銅層上層疊鉬層的兩層結構、在銅層上層疊氮化鈦層或氮化鉭層的兩層結構、或層疊氮化鈦層和鉬層的兩層結構。作為三層結構，較佳採用層疊鎢層或氮化鎢層、使用鋁和矽的合金或鋁和鈦的合金的層、氮化鈦或鈦層的結構。
作為形成氧化物半導體層103的氧化物半導體，較佳使用表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體，特別較佳使用In-Ga-Zn-O類氧化物半導體。另外，M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的一種金屬元素或多種金屬元素。例如，作為M，除了採用Ga，有時還採用包含諸如Ga和Ni或Ga和Fe等Ga以外的上述金屬元素。此外，在上述氧化物半導體中，還有不僅包含作為M的金屬元素，而且還包含作為雜質元素的Fe、Ni其他過渡金屬元素或該過渡金屬的氧化物的氧化物半導體。在本說明書中，在表示為InMO3(ZnO)m(m>0)的結構式的氧化物半導體中，將具有作為M至少包含Ga的結構式的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，也將該In-Ga-Zn-O類氧化物的薄膜稱為In-Ga-Zn-O類非單晶膜。
藉由XRD(X線分析)分析，在In-Ga-Zn-O類非單晶膜的結晶結構中觀察到了非晶結構。另外，In-Ga-Zn-O類非單晶膜在使用濺射法進行成膜之後以200℃至500℃，典型地以300℃至400℃進行10分鐘至100分鐘的熱處理。
然而，形成氧化物半導體層103的氧化物半導體層不局限於具有表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體層。例如，也可以使用由氧化銦(InOx)、氧化鋅(ZnOx)、氧化錫(SnO)、氧化銦鋅(IZO)、氧化銦錫(ITO)、包含氧化矽的氧化銦錫(ITSO)、添加有鎵的氧化鋅(GZO)等構成的氧化物半導體層。
氧化物半導體層103的厚度為大於等於10nm且小於等於150nm，較佳為大於等於20nm且小於等於60nm。另外，氧化物半導體層103在源極電極層或汲極電極層105a、105b之間具有厚度比與源極電極層或汲極電極層105a、105b重疊的區域薄的區域。
氧化物半導體層103的載流子濃度範圍較佳低於1×1017/cm3(更佳為大於等於1×1011/cm3)。氧化物半導體層103的載流子濃度範圍超過上述範圍時，有薄膜電晶體成為常開啟狀態(normally-on)的憂慮。
也可以使氧化物半導體層103包含絕緣性的雜質。作為該雜質，採用以氧化矽、氧化鍺等為代表的絕緣性氧化物；以氮化矽等為代表的絕緣性氮化物；或者氧氮化矽等的絕緣性氧氮化物。
以不損害氧化物半導體的導電性的濃度添加這些絕緣性氧化物或絕緣性氮化物。
藉由使氧化物半導體層103包含絕緣性的雜質，可以抑制該氧化物半導體層103的晶化。藉由抑制氧化物半導體層103的晶化，可以使薄膜電晶體的特性穩定。
另外，藉由使In-Ga-Zn-O類氧化物半導體包含氧化矽等的雜質，即使進行300℃至600℃的熱處理，也可以防止該氧化物半導體的晶化或微晶粒的生成。
在將In-Ga-Zn-O類氧化物半導體用作通道形成區的薄膜電晶體的製造過程中，藉由進行熱處理可以提高S值(亞臨界值擺值：subthreshold swing value)、場效應遷移率，但是，即使在這種情況下也可以防止薄膜電晶體成為常開啟狀態。另外，即使在對該薄膜電晶體施加熱應力、偏置應力的情況下，也可以防止臨界值電壓的變動。
作為用於氧化物半導體層103的氧化物半導體，除了上述材料之外，還可以採用In-Sn-Zn-O類、Sn-Ga-Zn-O類、In-Zn-O類、Sn-Zn-O類、Ga-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體。就是說，藉由使這些氧化物半導體包含絕緣性的雜質，可以抑制該氧化物半導體層103的晶化，並且使薄膜電晶體的特性穩定。
包含鈦的簇106是包含鈦且其電導率高於氧化物半導體層103的電導率的簇。例如，作為該簇的例子可以舉出金屬鈦、氮化鈦、氧化鈦。另外，也可以對包含鈦的氧化物添加鈮(Nb)、鉭(Ta)等的雜質，而提高電導率。注意，包含鈦的簇106也可以為晶化狀態。
藉由狀態密度的計算可知作為電導率比氧化物半導體層103高的簇而使用的鈦化合物的電子狀態。狀態密度的計算根據基於密度泛函理論的第一原理計算進行，而計算出的鈦化合物的結構分別為TiO(NaCl型)、Ti2O3(Al2O3型)、TiO2(銳鈦礦(Anatase)、金紅石(Rutile)、板鈦礦(Brookite))、Ti、氮化鈦(隕氯鈦礦(Osbornite))、TiO0.5N0.5(NaCl型)，將該結構最優化並計算電子狀態。作為計算程式使用CASTEP，而作為泛函使用GGA-PBE。
計算鈦的狀態密度的結果是，如圖32A所示那樣可知是費密能級在傳導帶的內部的金屬。同樣，根據圖32B和32C所示的狀態密度圖也可知氮化鈦及氧氮化鈦(TiO0.5N0.5)以與金屬同樣的導電機理而呈現導電性。
另外，在示出計算一氧化鈦(TiO)及Ti2O3的狀態密度的結果的圖33A和33B中，也可以確認費密能級在傳導帶的內部，而可知是以與金屬同樣的導電機理而呈現導電性。
另一方面，在圖34A至34C所示的二氧化鈦(TiO2)的狀態密度圖中，由於費密能級在價電子帶的上端，並且可以確認有較大的帶隙，所以二氧化鈦(TiO2)可以被認為是半導體。因此可以認為，雖然氧化鈦TiOx(x>0)在氧的成分較高的情況下為半導體，但是隨著氧的成分的下降，氧化鈦TiOx(x>0)以與金屬同樣的導電機理而呈現導電性。另外，對銳鈦礦型的二氧化鈦(TiO2)添加Nb作為雜質時，可知狀態密度如圖35所示那樣，費密能級轉移到傳導帶，並且產生載流子而傳導率提高。如上所述，大多數包含鈦的化合物具有導電性，可以將其用作本實施例模式的包含鈦的簇。
另外，包含鈦的簇106的高度R大於0nm且小於等於10nm，較佳為大於等於3nm且小於等於5nm。在此，如圖1C所示，高度R是指以閘極絕緣層102的平面和包含鈦的簇106接觸的面為基準的包含鈦的簇106的高度。另外，包含鈦的簇106的形狀不局限於圖1C的包含鈦的簇106a那樣的半球狀。包含鈦的簇106既可以如包含鈦的簇106b那樣使半球成為向橫方向扁平的形狀，又可以如包含鈦的簇106c那樣使半球成為向縱方向扁平的形狀。
在氧化物半導體層103的通道形成區中，分散地設置有包含鈦的多個簇106。因此，當薄膜電晶體導通時，使漏極電流經過包含鈦的簇106而流過，從而可以提高場效應遷移率。另外，當薄膜電晶體截止時，利用氧化物半導體層103防止載流子的感應，而可以抑制截止電流的增大。
另外，包含鈦的簇106對氧的親和性高，所以包含鈦的簇106從圍繞周圍的氧化物半導體層103吸引氧。其結果是，包含鈦的簇106和氧化物半導體層103的介面的電性接合良好。
源極電極層或汲極電極層105a採用由第一導電層112a、112b、第二導電層113a、113b、第三導電層114a、114b構成的三層結構。作為第一導電層(112a、112b)、第二導電層(113a、113b)、及第三導電層(114a、114b)的材料，可以使用鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、鈧等的金屬材料、以這些金屬材料為主要成分的合金材料、或以這些金屬材料為成分的氮化物。尤其是，為了抑制佈線電阻，較佳由鋁和銅等低電阻導電材料形成第一導電層(112a、112b)、第二導電層(113a、113b)、及第三導電層(114a、114b)，然而，因為低電阻導電材料有耐熱性低或容易腐蝕的問題，所以較佳與耐熱性導電材料組合來使用。作為耐熱性導電材料使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為第一導電層112a、112b及第三導電層114a、114b較佳使用作為耐熱性導電材料的鈦，而作為第二導電層113a、113b較佳使用低電阻的包含釹的鋁合金。藉由採用這種結構，可以形成抑制了電阻並抑制了小丘的發生的導電層。注意，在本實施例模式中，源極電極層或汲極電極層105a、105b採用由第一導電層112a、112b、第二導電層113a、113b、第三導電層114a、114b構成的三層結構，但是不局限於此，源極電極層或汲極電極層105a、105b既可以採用單層結構或兩層結構，又可以採用大於等於四層的結構。
另外，不局限於圖1A至1C所示的反交錯型結構的薄膜電晶體，也可以採用如圖2A至2C所示那樣的在氧化物半導體層103上設置有通道保護層104的反交錯型結構的薄膜電晶體。作為通道保護層104，可以使用藉由電漿CVD法或熱CVD法等的氣相沉積法或濺射法形成的無機材料(氧化矽、氮化矽、氧氮化矽、氮氧化矽等)的膜。藉由採用在氧化物半導體層103上設置通道保護層104的結構，可以防止在製造步驟中對氧化物半導體層103的通道形成區的損傷(形成氧化物半導體層103時的蝕刻的電漿、由於蝕刻劑導致的膜的減薄和氧化等)。因此，可以提高薄膜電晶體的可靠性。注意，圖2A至2C所示的薄膜電晶體除了形成在氧化物半導體層103上的通道保護層104之外，採用與圖1A至1C所示的薄膜電晶體相同的結構，並且附圖中的附圖標記也使用與圖1A至1C所示的薄膜電晶體相同的附圖標記。
藉由採用上述結構，在成為主動層的氧化物半導體層和閘極絕緣層之間形成包含鈦且其電導率高於該氧化物半導體層的電導率的簇，而當薄膜電晶體導通時可以提高場效應遷移率。另外，可以與提高薄膜電晶體的場效應遷移率的同時，抑制截止電流的增大。
注意，本實施例模式所示的結構可以與其他實施例模式例示的結構適當地組合而使用。
[實施例模式2]
在本實施例模式中，使用圖3A至圖11說明包括實施例模式1所示的薄膜電晶體的顯示裝置的製造製程。圖3A至圖5C是截面圖，圖6至圖11是平面圖，並且圖6至圖9中的線A1-A2及線B1-B2對應於圖3A至圖5C的截面圖中的線A1-A2、B1-B2。
首先準備基板100。基板100除了可以使用藉由熔融法或浮法(float method)製造的無鹼玻璃基板如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋁矽酸鹽玻璃等、及陶瓷基板之外，還可以使用具有可承受本製造製程的處理溫度的耐熱性的塑膠基板等。此外，還可以使用在不銹鋼合金等金屬基板的表面上設置有絕緣膜的基板。基板100的尺寸可以採用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或2850mm×3050mm等。
另外，還可以在基板100上形成絕緣膜作為基底膜。作為基底膜，可以是利用CVD法或濺射法等形成的氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜的單層或疊層。在作為基板100使用如玻璃基板等的含有可動離子的基板的情況下，藉由使用氮化矽膜、氮氧化矽膜等的含有氮的膜作為基底膜，可以防止可動離子進入到氧化物半導體層。
接著，藉由濺射法或真空蒸鍍法在基板100的整個面上形成用來形成包括閘極電極層101的閘極佈線、電容佈線108以及第一端子121的導電膜。接著，進行第一光微影製程，形成抗蝕劑掩模，利用蝕刻去除不需要的部分來形成佈線及電極(包括閘極電極層101的閘極佈線、電容佈線108以及第一端子121)。此時，為了防止臺階斷線，較佳以至少將閘極電極層101的端部形成為錐形形狀的方式進行蝕刻。圖3A示出這個步驟的截面圖。另外，這個步驟的平面圖相當於圖6。
包括閘極電極層101的閘極佈線、電容佈線108、端子部的第一端子121可以使用實施例模式1所示的導電材料的單層或疊層形成。
接著，在閘極電極層101的整個表面上形成閘極絕緣層102。藉由CVD法或濺射法等，以50nm至250nm的厚度形成閘極絕緣層102。
例如，藉由CVD法或濺射法並使用氧化矽膜來形成100nm厚的閘極絕緣層102。當然，閘極絕緣層102不局限於這種氧化矽膜，也可以使用氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉭膜等其他絕緣膜來形成由這些材料構成的單層或疊層結構。
此外，作為閘極絕緣層102，也可以採用使用有機矽烷氣體的CVD法形成氧化矽層。作為有機矽烷氣體，可以使用含矽化合物諸如正矽酸乙酯(TEOS：化學式Si(OC2H5)4)、四甲基矽烷(TMS：化學式Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)、三(二甲氨基)矽烷(SiH(N(CH3)2)3)等。
此外，作為閘極絕緣層102，也可以使用鋁、釔或鉿的氧化物、氮化物、氧氮化物、氮氧化物中的一種或者包含至少其中兩種或更多種化合物的化合物。
注意，在本說明書中，氧氮化物是指作為其組成氧原子的數量多於氮原子的數量的物質，而氮氧化物是指作為成分的氮原子的數量多於氧原子的數量的物質。例如，氧氮化矽膜是指如下膜：作為其成分，氧原子的數量比氮原子的數量多且當使用盧瑟福背散射光譜學法(RBS: Rutherford Backscattering Spectrometry)以及氫前方散射法(HFS: Hydrogen Forward Scattering)測量時，作為濃度範圍，包含50原子%至70原子%的氧、0.5原子%至15原子%的氮、25原子%至35原子%的矽、0.1原子%至10原子%的氫。此外，氮氧化矽膜是指如下膜：作為其成分，氮原子的數量比氧原子的數量多且當使用RBS和HFS測量時，作為濃度範圍，其包括5原子%至30原子%的氧、20原子%至55原子%的氮、25原子%至35原子%的矽、以及10原子%至30原子%的氫。但是，當將構成氧氮化矽或氮氧化矽的原子總量設定為100原子%時，氮、氧、矽及氫的含量比率在上述範圍內。
接著，進行第二光微影製程形成抗蝕劑掩模，並且藉由蝕刻去除不需要的部分且形成到達與閘極電極層101相同材料的佈線或電極層的接觸孔。設置該接觸孔是為與後續形成的導電膜直接連接。例如，當在驅動電路部中，在形成與閘極電極層、源極電極層或汲極電極層直接接觸的薄膜電晶體、與端子部的閘極佈線電連接的端子時形成接觸孔。
注意，在形成用來形成氧化物半導體層103的氧化物半導體膜及包含鈦的簇106之前，較佳進行在設置有基板100的處理室內引入氬氣體來產生電漿的反濺射，去除附著於閘極絕緣層表面的塵屑。另外，藉由進行反濺射，可以提高閘極絕緣層102表面的平坦性。反濺射是指一種方法，其中不對靶材一側施加電壓，而在氬氣氛下使用RF電源對基板一側施加電壓並在基板上產生電漿來對表面進行改性。另外，也可以使用氮、氦等代替氬氣氛。另外，也可以在對氬氣氛中加入氧、N2O等的氣氛下進行。另外，也可以對氬氣氛中加入Cl2、CF4等的氣氛下進行。在反濺射處理之後，藉由不暴露於大氣地形成氧化物半導體膜，可以防止在閘極絕緣層102、氧化物半導體層103及包含鈦的簇106的介面上附著塵屑或水分。
接著，在閘極絕緣層102上分散地形成多個包含鈦的簇106。另外，也可以除了鈦之外，還添加鈮(Nb)或鉭(Ta)，而提高電導率。另外，也可以包含銦(In)、鋅(Zn)、錫(Sn)、鉬(Mo)或鎢(W)。但是，要使包含鈦的簇106的電導率高於氧化物半導體層103的電導率。並且，包含鈦的簇106也可以為晶化狀態。這些包含鈦的簇可以藉由濺射法、蒸鍍法、溶膠-凝膠法等形成。將包含鈦的簇106的高度R設定為大於0nm且小於等於10nm，較佳為大於等於3nm且小於等於5nm。在這裏，與實施例模式1同樣，高度R是指以閘極絕緣層102的平面和包含鈦的簇106接觸的面為基準的包含鈦的簇106的高度。
接著，以不暴露於大氣中的方式在氬等稀有氣體和氧氣體的氣氛下藉由濺射法形成用於形成氧化物半導體層103的氧化物半導體膜。作為氧化物半導體膜可以使用實施例模式1所示的氧化物半導體，較佳使用In-Ga-Zn-O類氧化物半導體。作為具體條件的例子，使用直徑為8英寸的包含In、Ga以及Zn的氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：1)，基板和靶材之間的距離為170mm，壓力為0.4Pa，直流(DC)電源為0.5kW，成膜氣體的流量比為Ar：O2=50：5(sccm)，將成膜溫度設定為室溫來進行濺射成膜。另外，可以在包括In2O3的直徑為8英寸的圓盤上佈置顆粒狀的Ga2O3和ZnO作為靶材。此外，若使用脈衝直流(DC)電源，則可以減少塵屑，膜厚度分佈也變得均勻，所以這是較佳的。In-Ga-Zn-O類非單晶膜的厚度為大於等於10nm且小於等於150nm，較佳為大於等於20nm且小於等於60nm。
在藉由濺射法形成In-Ga-Zn-O類非單晶膜的情況下，也可以使包含In、Ga及Zn的氧化物半導體靶材包括絕緣性的雜質。該雜質是以氧化矽、氧化鍺等為代表的絕緣性氧化物、以氮化矽為代表的絕緣性氮化物、或氧氮化矽等的絕緣性氧氮化物等。例如，較佳使氧化物半導體靶材包含大於等於0.1重量%且小於等於10重量%的SiO2，較佳包含大於等於1重量%且小於等於6重量%的SiO2。
藉由使氧化物半導體包含絕緣性的雜質，可以容易使形成的氧化物半導體膜非晶化。另外，在對氧化物半導體膜進行熱處理的情況下，可以抑制氧化物半導體膜的晶化。
除了In-Ga-Zn-O類氧化物半導體之外，還可以藉由使In-Sn-Zn-O類、Sn-Ga-Zn-O類、In-Zn-O類、Sn-Zn-O類、Ga-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體包含絕緣性的雜質，來獲得同樣的效果。
例如，在藉由濺射法形成添加有氧化矽的In-Sn-Zn-O類氧化物半導體的情況下，作為靶材使用以預定的比率燒結In2O3、SnO2、ZnO、SiO2的靶材。另外，在採用添加有氧化矽的In-Zn-O類氧化物半導體的情況下，作為靶材使用以預定的比率燒結In2O3、ZnO、SiO2的靶材。另外，在藉由濺射法形成添加有氧化矽的Sn-Zn-O類氧化物半導體膜的情況下，使用如下靶材，即：以預定的比率混合SnO2和ZnO，以相對於SnO2和ZnO的總計為大於等於1wt%且小於等於10wt%，較佳為大於等於2wt%且小於等於8wt%的比率添加SiO2，並且燒結後的靶材。
形成In-Ga-Zn-O類非單晶膜，既可以使用與之前進行了反濺射的處理室同一個處理室，又可以使用與之前進行了反濺射的處理室不同的處理室。
在濺射法中，有作為濺射電源使用高頻電源的RF濺射法、DC濺射法，還有以脈衝方法施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的形成，而DC濺射法主要用於金屬膜的形成。
此外，還有可以設置多個材料不同的靶材的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同材料的膜，又可以在同一處理室中同時對多種材料進行放電而進行成膜。
此外，有利用在處理室內具備磁石機構的磁控管濺射法的濺射裝置；和不使用輝光放電而利用使用微波來產生的電漿的ECR濺射法的濺射裝置。
此外，作為使用濺射法的成膜方法，還有在成膜時使靶材物質和濺射氣體成分發生化學反應而形成它們的化合物薄膜的反應濺射法，以及在成膜時對基板也施加電壓的偏壓濺射法。
接著，進行第三光微影製程，形成抗蝕劑掩模，並對In-Ga-Zn-O類非單晶膜進行蝕刻。可以將檸檬酸或草酸等的有機酸用作蝕刻劑進行In-Ga-Zn-O類非單晶膜的蝕刻。在此藉由使用ITO07N(日本關東化學公司製造)的濕法蝕刻去除不需要的部分來使In-Ga-Zn-O類非單晶膜成為島狀，並且形成作為In-Ga-Zn-O類非單晶膜的氧化物半導體層103。與此同時，對形成在不重疊於氧化物半導體層103的位置的包含鈦的簇106也進行蝕刻。藉由將氧化物半導體層103的端部蝕刻為錐形，可以防止因臺階形狀導致的佈線的斷開。但是，在與In-Ga-Zn-O類非單晶膜同時的蝕刻中不能完全去除包含鈦的簇106的情況下，再次進行蝕刻而去除殘留的包含鈦的簇106。
此外，此時的蝕刻不局限於濕法蝕刻，而也可以利用乾法蝕刻。作為用於乾法蝕刻的蝕刻裝置，可以使用如下裝置：利用反應性離子蝕刻法(Reactive Ion Etching；RIE法)的蝕刻裝置；利用ECR(Electron Cyclotron Resonance；電子迴旋共振)或ICP(Inductively Coupled Plasma；感應耦合電漿)等的高密度電漿源的乾法蝕刻裝置。另外，作為與ICP蝕刻裝置相比容易在較大面積上獲得均勻放電的乾法蝕刻裝置，有ECCP(Enhanced Capacitively CoupledPlasma：增強電容耦合電漿)模式的蝕刻裝置，在該ECCP模式的蝕刻裝置中，上部電極接地，下部電極連接到13.56MHz的高頻電源，並且下部電極還連接到3.2MHz的低頻電源。藉由採用該ECCP模式的蝕刻裝置，例如，即使在作為基板使用其尺寸超過第10代、即3m的基板的情況下也可以進行處理。圖3B示出這個步驟的截面圖。注意，圖7相當於這個步驟的平面圖。
接著，利用濺射法或真空蒸鍍法在氧化物半導體層103及閘極絕緣層102上形成由金屬材料構成的第一導電層112、第二導電層113及第三導電層114。圖3C示出這個步驟的截面圖。
作為第一導電層112、第二導電層113、第三導電層114的材料，可以使用實施例模式1所示的導電材料且以單層或疊層形成。在本實施例模式中，作為第一導電層112及第三導電層114使用作為耐熱性導電材料的鈦，並且作為第二導電層113使用包含釹的鋁合金。藉由採用這種結構，可以形成抑制了電阻並抑制了小丘的發生的導電層。
接著，進行第四光微影製程，形成抗蝕劑掩模131，藉由蝕刻去除不需要的部分來形成源極電極層或汲極電極層105a、105b、氧化物半導體層103及連接電極120。作為此時的蝕刻方法使用濕法蝕刻或乾法蝕刻。例如，在作為第一導電層112及第三導電層114使用鈦，並且作為第二導電層113使用包含釹的鋁合金的情況下，可以將過氧化氫溶液、加熱鹽酸或包含氟化氨的硝酸水溶液用作蝕刻劑來進行濕法蝕刻。例如，可以藉由使用KSMF-240(日本關東化學公司製造)，一次性地對第一導電層112、第二導電層113及第三導電層114進行蝕刻。在該蝕刻製程中，氧化物半導體層103的露出區域的一部分也被蝕刻，而在源極電極層或汲極電極層105a、105b之間形成其厚度薄於與源極電極層或汲極電極層105a、105b重疊的區域的厚度的區域。因此，包括氧化物半導體層103及包含鈦的簇106的通道形成區重疊於氧化物半導體層103的厚度薄的區域。
在圖4A中，因為可以使用過氧化氫溶液、加熱鹽酸或包含氟化氨的硝酸水溶液用作蝕刻劑一次性地對第一導電層112、第二導電層113、第三導電層114及氧化物半導體層103進行蝕刻，所以源極電極層或汲極電極層105a、105b及氧化物半導體層103的端部一致，能夠成為連續結構。另外，因為使用濕法蝕刻，各向同性地進行蝕刻，所以源極電極層或汲極電極層105a、105b的端部比抗蝕劑掩模131更縮退。藉由上述製程可以製造將氧化物半導體層103及包含鈦的簇106用作通道形成區的薄膜電晶體170。圖4A示出這個步驟的截面圖。另外，圖8相當於這個步驟的平面圖。
另外，在該第四光微影製程中，在端子部中殘留與源極電極層或汲極電極層105a、105b相同材料的第二端子122。注意，第二端子122電連接到源極佈線(包括源極電極層或汲極電極層105a、105b的源極佈線)。
另外，在端子部中，連接電極120透過形成在閘極絕緣層102中的接觸孔直接連接到端子部的第一端子121。注意，雖然在此未圖示，但是經過與上述的製程相同的製程，驅動電路的薄膜電晶體的源極佈線或漏極佈線直接連接到閘極電極。
在上述製程中，在將氧化物半導體層103和包含鈦的簇106形成為島狀的第三光微影製程、和在形成源極電極層或汲極電極層105a、105b的第四光微影製程中使用兩個掩模。但是，在使用由多灰度(高灰度)掩模形成的具有多種(代表為兩種)厚度的區域的抗蝕劑掩模的情況下，可以縮減抗蝕劑掩模數量，所以可以實現製程簡化和低成本化。使用圖5A至5C說明使用利用多灰度掩模的光微影製程來製造薄膜電晶體171的方法。
首先，與上述製程同樣，在閘極絕緣層102上分散地形成多個包含鈦的簇之後，不暴露於大氣地形成氧化物半導體膜。
接著，不是將氧化物半導體膜和包含鈦的簇形成為島狀，而是藉由濺射法或真空蒸鍍法在所述氧化物半導體膜的整個表面上形成由金屬材料構成的第一導電層112、第二導電層113、第三導電層114。注意，第一導電層112、第二導電層113、第三導電層114與上述製程同樣地形成。圖5A示出這個步驟的截面圖。
接著，藉由使用透過的光具有多個強度的多灰度(高灰度)掩模的曝光，如圖5B所示在第三導電層114上形成具有多種不同厚度的區域的抗蝕劑掩模132。抗蝕劑掩模132在與閘極電極層101的一部分重疊的區域中具有厚度薄的區域。接著，使用抗蝕劑掩模132，對第一導電層112、第二導電層113、第三導電層114進行蝕刻來將其加工成島狀，形成導電層115。圖5B相當於這個步驟的截面圖。
然後，對抗蝕劑掩模132進行灰化，形成抗蝕劑掩模131。如圖5C所示，抗蝕劑掩模131由於灰化而面積縮小，並且其厚度減薄，而厚度薄的區域的抗蝕劑被去除。
最後，使用抗蝕劑掩模131，對導電層115進行蝕刻，而形成源極電極層或汲極電極層105a、105b。在該蝕刻製程中，氧化物半導體層103的露出區域的一部分也被蝕刻，而在源極電極層或汲極電極層105a、105b之間形成厚度比與源極電極層或汲極電極層105a、105b重疊的區域的厚度薄的區域。另外，由於抗蝕劑掩模131縮小，源極電極層或汲極電極層105a、105b的端部也被蝕刻。圖5C相當於這個步驟的截面圖。
在去除抗蝕劑掩模131之後，較佳以200℃至600℃，典型的是以250℃至500℃進行熱處理。在此將其放置在爐中，在氮氣氛下以350℃進行一個小時的熱處理。藉由該熱處理，進行In-Ga-Zn-O類非單晶膜的原子級的重新排列。由於藉由該熱處理而釋放阻礙載流子遷移的應變(Strain)(能量)，所以在此的熱處理(還包括光退火)是重要的。另外，進行熱處理的時序只要在形成In-Ga-Zn-O類非單晶膜之後，就沒有特別的限制，例如也可以在形成像素電極之後進行。另外，藉由上述熱處理也可以使包含鈦的簇106晶化，從而能夠提高包含鈦的簇106的電導率。
再者，也可以對露出的氧化物半導體層103的通道形成區域進行氧自由基處理。藉由進行氧基團處理，可以使薄膜電晶體成為常截止狀態(normally-off)。另外，藉由進行基團處理，可以恢復由於氧化物半導體層103的蝕刻導致的損傷。基團處理較佳在O2、N2O、且更較佳為包含氧的N2、He、Ar氣氛下進行。另外，還可以在對上述氣氛添加Cl2、CF4的氣氛下進行所述基團處理。注意，基團處理較佳不加偏置(bias)地進行。
接著，形成覆蓋薄膜電晶體170的保護絕緣層107。作為保護絕緣層107，可以使用利用濺射法等而得到的氮化矽膜、氧化矽膜、氧氮化矽膜、氧化鋁膜、氧化鉭膜等。
接著，進行第五光微影製程，形成抗蝕劑掩模，並藉由對保護絕緣層107的蝕刻來形成到達汲極電極層105b的接觸孔125。此外，藉由在此的蝕刻，形成到達第二端子122的接觸孔127、到達連接電極120的接觸孔126。圖4B表示在去除抗蝕劑掩模之後的截面圖。
接著，形成透明導電膜。作為透明導電膜的材料，利用濺射法及真空蒸鍍法等形成氧化銦(In2O3)、氧化銦氧化錫合金(In2O3-SnO2、縮寫為ITO)等。使用鹽酸類的溶液對這些材料進行蝕刻處理。然而，由於對ITO的蝕刻容易產生殘渣，因此也可以使用氧化銦氧化鋅合金(In2O3-ZnO)，以便改善蝕刻加工性。
接著，進行第六光微影製程，形成抗蝕劑掩模，並藉由蝕刻去除不需要的部分，來形成像素電極層110。
此外，在該第六光微影製程中，以電容部中的閘極絕緣層102及保護絕緣層107為電介質並使用電容佈線108和像素電極層110形成儲存電容。
另外，在該第六光微影製程中，使用抗蝕劑掩模覆蓋第一端子及第二端子並使形成在端子部的透明導電膜128、129殘留。透明導電膜128、129成為用來與FPC連接的電極或佈線。形成在與第一端子121直接連接的連接電極120上的透明導電膜128是用作閘極佈線的輸入端子的用於連接的端子電極。形成在第二端子122上的透明導電膜129是用作源極佈線的輸入端子的用於連接的端子電極。
接著，去除抗蝕劑掩模。圖4C示出這個步驟的截面圖。另外，圖9相當於這個步驟的平面圖。
此外，圖10A1和圖10A2分別示出這個步驟的閘極佈線端子部的截面圖及平面圖。圖10A1相當於沿著圖10A2中的線C1-C2的截面圖。在圖I0A1中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的用於連接的端子電極。另外，在圖10A1中，在端子部中，使用與閘極佈線相同的材料形成的第一端子151和使用與源極佈線相同的材料形成的連接電極153隔著閘極絕緣層152重疊，並互相直接接觸以實現導通。另外，連接電極153與透明導電膜155透過設置在保護絕緣膜154中的接觸孔直接接觸以實現導通。
另外，圖10B1及圖10B2分別示出源極佈線端子部的截面圖及平面圖。此外，圖10B1相當於沿著圖10B2中的線D1-D2的截面圖。在圖10B1中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的用於連接的端子電極。另外，在圖10B1中，在端子部中，使用與閘極佈線相同的材料形成的電極156隔著閘極絕緣層102重疊於與源極佈線電連接的第二端子150的下方。電極156不與第二端子150電連接，藉由將電極156設定為與第二端子150不同的電位，例如浮動狀態、GND、0V等，可以形成用於應對雜波的電容或用於應對靜電的電容。此外，第二端子150隔著保護絕緣膜154與透明導電膜155電連接。
根據像素密度設置多個閘極佈線、源極佈線及電容佈線。此外，在端子部中，多個地並排地配置與閘極佈線相同電位的第一端子、與源極佈線相同電位的第二端子、與電容佈線相同電位的第三端子等。各端子的數量可以是任意的，實施者適當地決定各端子的數量，即可。
像這樣，藉由六次的光微影製程，使用六個光掩模可以完成包括底閘型的n通道型薄膜電晶體的薄膜電晶體170的像素薄膜電晶體部、儲存電容。而且，藉由對應於每一個像素將該像素薄膜電晶體部、儲存電容配置為矩陣狀來構成像素部，可以將其用作用來製造主動矩陣型顯示裝置的一個基板。在本說明書中，為方便起見將這種基板稱為主動矩陣基板。
當製造主動矩陣型液晶顯示裝置時，在主動矩陣基板和設置有對置電極的對置基板之間設置液晶層，並固定主動矩陣基板和對置基板。另外，在主動矩陣基板上設置與設置在對置基板上的對置電極電連接的共同電極，並且在端子部中設置與共同電極電連接的第四端子。該第四端子是用來將共同電極設定為固定電位，例如GND、0V等的端子。
此外，本實施例模式不局限於圖9的像素結構。圖11示出與圖9不同的平面圖的例子。圖11示出一例，其中不設置電容佈線，而隔著保護絕緣膜及閘極絕緣層將像素電極與相鄰像素的閘極佈線重疊來形成儲存電容。在此情況下，可以省略電容佈線及與電容佈線連接的第三端子。另外，在圖11中，使用相同的附圖標記說明與圖9相同的部分。
在主動矩陣型液晶顯示裝置中，藉由驅動配置為矩陣狀的像素電極，在螢幕上形成顯示圖案。詳細地說，藉由在被選擇的像素電極和與該像素電極相對應的對置電極之間施加電壓，對配置在像素電極和對置電極之間的液晶層進行光學調制，該光學調制被觀察者識別為顯示的圖案。
當液晶顯示裝置進行動態顯示時，由於液晶分子本身的回應慢，所以有產生餘象或動態圖像模糊的問題。有一種被稱為黑***的驅動技術，在該驅動技術中為了改善液晶顯示裝置的動態圖像特性，每隔一幀進行整個螢幕的黑顯示。
此外，還有被稱為倍速驅動的驅動技術，其中藉由將垂直同步頻率設定為通常的1.5倍以上，較佳設定為通常的2倍以上以改善回應速度，並且針對各幀內的被分割的多個域中的每一個選擇要寫入的灰度。
另外，還有如下驅動技術：為了改善液晶顯示裝置的動態圖像特性，使用多個LED(發光二極體)光源或多個EL光源等構成面光源作為背光燈，並使構成面光源的各光源獨立地在一個幀期間內進行間歇發光驅動。作為面光源，可以使用三種以上的LED或白色發光的LED。由於可以獨立地控制多個LED，因此也可以按照液晶層的光學調製的切換時序使LED的發光時序同步。因為在這種驅動技術中可以部分地關斷LED，所以尤其是在進行一個螢幕中的黑色顯示區所占的比率高的圖像顯示的情況下，可以得到耗電量的減少的效果。
藉由組合這些驅動技術，可以比現有的液晶顯示裝置進一步改善液晶顯示裝置的動態圖像特性等的顯示特性。
由於根據本實施例模式而得到的n通道型電晶體將In-Ga-Zn-O類非單晶膜用於通道形成區並具有良好的動態特性，因此可以組合這些驅動技術。
此外，在製造發光顯示裝置的情況下，因為將有機發光元件的一方的電極(也稱為陰極)設定為低電源電位，例如GND、0V等，所以在端子部中設置用來將陰極設定為低電源電位，例如GND、0V等的第四端子。此外，在製造發光顯示裝置的情況下，除了源極佈線及閘極佈線之外還設置電源供給線。由此，在端子部中設置與電源供給線電連接的第五端子。
如上所述，在使用氧化物半導體層的薄膜電晶體中，在成為主動層的氧化物半導體層和閘極絕緣層之間形成包含鈦且其電導率高於該氧化物半導體層的電導率的簇，而可以在薄膜電晶體導通時提高場效應遷移率。另外，可以在提高薄膜電晶體的場效應遷移率的同時，抑制截止電流的增大。
藉由將該薄膜電晶體用於顯示裝置的像素部及驅動電路部，可以提供電特性高且可靠性好的顯示裝置。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式3]
在本實施例模式中，參照圖12說明與實施例模式1所示的薄膜電晶體不同形狀的薄膜電晶體。
圖12示出本實施例模式的底閘結構的薄膜電晶體。在圖12所示的薄膜電晶體中，在基板100上設置有閘極電極層101，在閘極電極層101上設置有閘極絕緣層102，在閘極絕緣層102上分散地設置有多個包含鈦的簇106，在閘極絕緣層102及多個包含鈦的簇106上設置有氧化物半導體層103，在氧化物半導體層103上設置有緩衝層301a、301b，在緩衝層301a、301b上設置有源極電極層或汲極電極層105a、105b。另外，源極電極層或汲極電極層105a、105b具有由第一導電層112a、112b、第二導電層113a、113b、第三導電層114a、114b構成的三層結構。也就是說，圖12所示的薄膜電晶體是在實施例模式1中的圖1A和1B示出的薄膜電晶體的氧化物半導體層103和源極電極層或汲極電極層105a、105b之間設置有緩衝層301a、301b的薄膜電晶體。
用作源區或汲區的緩衝層301a、301b具有n型導電型(conductivity)，並將其電導率(electrical conductance)設定得高於氧化物半導體層103的電導率。
作為可以用作緩衝層301a、301b的n型導電型且電導率高於氧化物半導體層103的電導率的材料，例如可以舉出如在與氧化物半導體層103不同的條件下形成的包含In、Ga及Zn的In-Ga-Zn-O類非單晶膜、包含In、Ga、Zn、氧及氮的膜。
藉由濺射法可以形成用於緩衝層301a、301b的In-Ga-Zn-O類非單晶膜。但是，用於緩衝層301a、301b的In-Ga-Zn-O類非單晶膜的成膜條件與用於氧化物半導體層的In-Ga-Zn-O類非單晶膜的成膜條件不同。例如，使用於緩衝層301a、301b的In-Ga-Zn-O類非單晶膜的成膜條件下的氧氣體流量的比率低於用於氧化物半導體層的In-Ga-Zn-O類非單 晶膜的成膜條件下的氧氣體流量的比率。另外，也可以將用於緩衝層301a、301b的In-Ga-Zn-O類非單晶膜的成膜條件設定為在成膜氣體中不包含氧氣體的氬等的稀有氣體的氣氛下。
作為濺射法的具體條件的例子，使用直徑為8英寸的包含In、Ga以及Zn的氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：1)，設基板和靶材之間的距離為170mm，壓力為0.4Pa，直流(DC)電源為0.5kW，成膜氣體的流量比為Ar：O2=50：1(sccm)，成膜溫度為室溫來進行濺射成膜。
另外，使用於緩衝層301a、301b的In-Ga-Zn-O類非單晶膜至少包含非晶矽成分，有時在非晶結構中包含晶粒(奈米晶體)。晶粒(奈米晶體)的直徑為1nm至10nm，代表的為2nm至4nm左右。
用於緩衝層301a、301b的In-Ga-Zn-O類非單晶膜的膜厚度為5nm至20nm。當然，在膜中包含晶粒的情況下，所述晶粒的尺寸不超過膜厚度。在本實施例模式中，用於緩衝層301a、301b的In-Ga-Zn-O類非單晶膜的膜厚度為5nm。
另外，也可以使緩衝層301a、301b包含賦予n型的雜質元素。作為雜質元素，例如可以使用如鎂、鋁、鈦、鐵、錫、鈣、鍺、鈧、釔、鋯、鉿、硼、鉈、鉛等。當使緩衝層包含鎂、鋁、鈦等時，具有對氧的阻擋效果等，並且藉由成膜之後的加熱處理等可以將氧化物半導體層的氧 濃度保持於最合適的範圍內。
另外，緩衝層的載流子濃度範圍較佳為大於等於1×1018/cm3(小於等於1×1022/cm3)。
另外，用於緩衝層301a、301b的包含In、Ga、Zn、氧及氮的氧氮化物中的相對於氧(O)的氮(N)的比率(N/O)在5原子%以上且80原子%以下的範圍內，較佳在10原子%以上且50原子%以下的範圍內。用於緩衝層的包含In、Ga、Zn、氧及氮的導電性氧氮化物藉由如下方法形成：在包含氮的氣氛中使用以包含In、Ga及Zn的氧化物為成分的靶材且藉由濺射法進行成膜，並且進行加熱處理。
作為濺射法的具體條件例子，使用將包含銦、鎵和鋅的氧化物燒結而形成的直徑12英寸的靶材(In2O3：Ga2O3：ZnO=1：1：1)，將基板和靶材之間的距離設定為60mm，將壓力設定為0.4Pa，將直流(DC)電源設定為0.5kW，並且在氬與氮的混合氣體氣氛中進行成膜。氧氮化物膜的厚度為2nm至100nm。將混合氣體的總流量設定為40sccm，並以1sccm至40sccm的範圍來混合氮氣並進行成膜。在本實施例模式中，用於緩衝層的導電氧氮化物膜的厚度為5nm。
如上所述，藉由設置緩衝層301a、301b，可以在氧化物半導體層和源極電極層或汲極電極層105a、105b之間，與肖特基接面相比可以提高熱穩定性，並且可以使薄膜電晶體的工作特性穩定。另外，因為導電性好，所以即使高漏極電壓下也可以保持良好的遷移率。
注意，關於本實施例模式的薄膜電晶體的緩衝層301a、301b之外的結構和材料參照實施例模式1。
本實施例模式的薄膜電晶體的製造製程與實施例模式2所示的薄膜電晶體的製造製程大致相同。首先，藉由實施例模式2所示的方法形成用來形成氧化物半導體層103的氧化物半導體膜。藉由上述方法利用濺射來形成用來形成緩衝層301a、301b的n型導電型且電導率高於氧化物半導體膜103的電導率的材料膜。接著，藉由第三光微影製程，與氧化物半導體層103的形成方法同樣，將n型導電型且具有高於氧化物半導體層103的電導率的材料膜蝕刻為島狀，來形成緩衝層302(參照圖13A)。接著，藉由實施例模式2所示的方法形成第一導電層112、第二導電層113及第三導電層114(參照圖13B)。接著，藉由第四光微影製程形成源極電極層或汲極電極層105a、105b、氧化物半導體層103及緩衝層301a、301b(參照圖13C)。以後的製程與實施例模式2同樣。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
藉由設置其電導率高於氧化物半導體層103的電導率的緩衝層302，可以實現薄膜電晶體的工作的穩定化。另外，可以在薄膜電晶體導通時提高場效應遷移率。另外，可以在提高薄膜電晶體的場效應遷移率的同時，抑制截止電流的增大。
[實施例模式4]
在本實施例模式中，說明使用兩個實施例模式1所說明的薄膜電晶體的反相器電路。
使用反相器電路、電容、電阻等構成用來驅動像素部的驅動電路。在組合兩個n通道型TFT形成反相器電路的情況下，有組合增強型電晶體和空乏型電晶體形成反相器電路的情況(以下稱為EDMOS電路)以及使用兩個增強型TFT形成反相器電路的情況(以下稱為EEMOS電路)。注意，在n通道型TFT的臨界值電壓是正的情況下，定義為增強型電晶體，而在n通道型TFT的臨界值電壓是負的情況下，定義為空乏型電晶體。在本說明書中按照該定義進行描述。
將像素部和驅動電路形成在同一基板上，並且在像素部中，使用配置為矩陣狀的增強型電晶體切換對像素電極的電壓施加的導通/截止。配置於該像素部中的增強型電晶體，使用氧化物半導體，其電特性洩漏電流少且可以實現低耗電量驅動。
圖14A表示驅動電路的反相器電路的截面結構。注意，圖14A至14C所示的第一薄膜電晶體430a、第二薄膜電晶體430b是本發明的一個方式的反交錯型薄膜電晶體。
圖14A所示的第一薄膜電晶體430a，在基板400上設置有第一閘極電極層401a，在第一閘極電極層401a上設置有閘極絕緣層402，在閘極絕緣層402上分散地設置有多個包含鈦的簇406，在閘極絕緣層402及多個包含鈦的簇406上設置有第一氧化物半導體層403a，在第一氧化物半導體層403a上設置有第一佈線405a及第二佈線405b。同樣，在第二薄膜電晶體430b中，也在基板400上設置有第二閘極電極層401b，在第二閘極電極層401b上設置有閘極絕緣層402，在閘極絕緣層402上分散地設置有多個包含鈦的簇406，在閘極絕緣層402及包含鈦的簇406上設置有第二氧化物半導體層403b，在第二氧化物半導體層403b上設置有第二佈線405b及第三佈線405c。在此，第二佈線405b透過形成在閘極絕緣層402中的接觸孔404直接連接到第二閘極電極層401b。第一氧化物半導體層403a及第二氧化物半導體層403b的至少一部分以與閘極絕緣層402的上表面相接觸的方式設置。注意，各部分的結構和材料參照實施例模式2的薄膜電晶體。
第一佈線405a是接地電位的電源線(接地電源線)。該接地電位的電源線也可以是被施加負電壓VDL的電源線(負電源線)。第三佈線405c是被施加正電壓VDD的電源線(正電源線)。
如圖14A所示那樣，電連接到第一氧化物半導體層403a和第二氧化物半導體層403b的雙方的第二佈線405b透過形成在閘極絕緣層402上的接觸孔404與第二薄膜電晶體430b的第二閘極電極層401b直接連接。藉由將第二佈線405b和第二閘極電極層401b直接連接，可以獲得良好的接觸並減少接觸電阻。與隔著其他導電膜，例如隔著透明導電膜而連接第二閘極電極層401b和第二佈線405b的情況相比，可以實現減少接觸孔數、佔有面積由於接觸孔數的減少而縮小。
此外，圖14C示出驅動電路的反相器電路的俯視圖。在圖14C中，沿著虛線Z1-Z2截斷的截面相當於圖14A。
另外，圖14B示出EDMOS電路的等效電路。圖14A及圖14C所示的電路連接相當於圖14B，並且它是第一薄膜電晶體430a為增強型n通道型電晶體，而第二薄膜電晶體430b為空乏型n通道型電晶體的例子。
作為在同一基板上製造增強型n通道型電晶體和空乏型n通道型電晶體的方法，例如使用不同的材料及不同的成膜條件製造第一氧化物半導體層403a和第二氧化物半導體層403b。此外，也可以在氧化物半導體層的上下設置閘極電極進行臨界值控制，對閘極電極施加電壓以使得一方TFT成為常開啟狀態，並使得另一方TFT成為常截止狀態而構成EDMOS電路。
另外，不局限於EDMOS電路，藉由作為第一薄膜電晶體430a及第二薄膜電晶體430b採用增強型n型電晶體，也可以製造EEMOS電路。在此情況下，用第三佈線405c和第二閘極電極層401b的連接，代替第二佈線405b和第二閘極電極層401b的連接。
藉由採用上述結構，在成為主動層的氧化物半導體層和閘極絕緣層之間形成包含鈦且其電導率高於該氧化物半導體層的電導率的簇，而可以當薄膜電晶體導通時提高場效應遷移率。另外，可以在提高薄膜電晶體的場效應遷移率的同時，抑制截止電流的增大。
注意，本實施例模式所示的結構可以與其他實施例模式例示的結構適當地組合而使用。
[實施例模式5]
在本實施例模式中，以下使用圖15A至圖20說明在本發明的一個實施例的半導體裝置的一例的顯示裝置中，在同一基板上製造驅動電路的至少一部分和配置在像素部中的薄膜電晶體的例子。
與其他實施例模式例示的方法同樣地形成配置在同一基板上的薄膜電晶體。此外，因為所形成的薄膜電晶體是n通道型TFT，所以將可以由n通道型TFT構成的驅動電路的一部分與像素部的薄膜電晶體形成在同一基板上。
圖15A示出本發明的一個實施例的半導體裝置的一例的主動矩陣型液晶顯示裝置的方塊圖的一例。圖15A所示的顯示裝置在基板5300上包括：具有多個具備顯示元件的像素的像素部5301；選擇各像素的掃描線驅動電路5302；以及對被選擇了的像素的視頻信號的輸入進行控制的信號線驅動電路5303。
像素部5301藉由從信號線驅動電路5303朝行方向上延伸地配置的多個信號線S1-Sm(未圖示)與信號線驅動電路5303連接，並且藉由從掃描線驅動電路5302朝列方向上延伸地配置的多個掃描線G1-Gn(未圖示)與掃描線驅動電路5302連接，並具有對應於信號線S1-Sm以及掃描線G1-Gn的配置為矩陣形的多個像素(未圖示)。並且，各像素與信號線Sj(信號線S1-Sm中的某一個)、掃描線Gi(掃描線G1-Gn中的某一個)連接。
此外，參照圖16說明由其他實施例模式例示的n通道型TFT構成的信號線驅動電路。
圖16所示的信號線驅動電路包括：驅動器IC5601；開關組5602_1至5602_M；第一佈線5611；第二佈線5612；第三佈線5613；以及佈線5621_1至5621_M。開關組5602_1至5602_M分別包括第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c。
驅動器IC5601連接到第一佈線5611、第二佈線5612、第三佈線5613及佈線5621_1至5621_M。而且，開關組5602_1至5602_M分別連接到第一佈線5611、第二佈線5612、第三佈線5613及分別對應於開關組5602_1至5602_M的佈線5621_1至5621_M。而且，佈線5621_1至5621_M分別透過第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到三個信號線(信號線Sm-2、信號線Sm-1、信號線Sm(m=3M))。例如，第J行的佈線5621_J(佈線5621_1至佈線5621_M中的某一個)透過開關組5602_J所具有的第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-2、信號線Sj-1、信號線Sj(j=3J)。
注意，分別對第一佈線5611、第二佈線5612、第三佈線5613輸入信號。
注意，驅動器IC5601較佳使用單晶半導體形成。再者，開關組5602_1至5602_M較佳與像素部形成在同一基板上。因此，較佳透過FPC等連接驅動器IC5601和開關組5602_1至5602_M。或者，也可以藉由與像素部貼合在同一基板上等地設置單晶半導體層，來形成驅動器IC5601。
接著，參照圖17的時序圖說明圖16所示的信號線驅動電路的工作，注意，圖17的時序圖示出選擇第i列掃描線Gi時的時序圖。再者，第i列行掃描線Gi的選擇期間被分割為第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3。而且，圖16的信號線驅動電路在其他行的掃描線被選擇的情況下也進行與圖17相同的工作。
注意，圖17的時序圖示出第J行的佈線5621_J透過第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-2、信號線Sj-1、信號線Sj的情況。
注意，圖17的時序圖示出第i列掃描線Gi被選擇的時序、第一薄膜電晶體5603a的導通/截止的時序5703a、第二薄膜電晶體5603b的導通/截止的時序5703b、第三薄膜電晶體5603c的導通/截止的時序5703c及輸入到第J行佈線5621_J的信號5721_J。
注意，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中，分別對佈線5621_1至佈線5621_M輸入不同的視頻信號。例如，在第一子選擇期間T1中輸入到佈線5621_J的視頻信號輸入到信號線Sj-2，在第二子選擇期間T2中輸入到佈線5621_J的視頻信號輸入到信號線Sj-1，在第三子選擇期間T3中輸入到佈線5621_J的視頻信號輸入到信號線Sj。再者，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中輸入到佈線5621_J的視頻信號分別為Data_j-2、Data_j-1、Data_j。
如圖17所示，在第一子選擇期間T1中，第一薄膜電晶體5603a導通，第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-2透過第一薄膜電晶體5603a輸入到信號線Sj-2。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第二薄膜電晶體5603b輸入到信號線Sj-1。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j藉由第三薄膜電晶體5603c輸入到信號線Sj。
據此，圖16的信號線驅動電路藉由將一個閘極選擇期間分割為三個從而可以在一個閘極選擇期間中從一個佈線5621將視頻信號輸入到三個信號線。因此，圖16的信號線驅動電路可以將形成有驅動器IC5601的基板和形成有像素部的基板的連接數設定為信號線數的大約1/3。藉由將連接數設定為大約1/3，可以提高圖16的信號線驅動電路的可靠性、成品率等。
注意，只要能夠如圖16所示，將一個閘極選擇期間分割為多個子選擇期間，並在各子選擇期間中從某一個佈線向多個信號線分別輸入視頻信號，則對於薄膜電晶體的配置、數量及驅動方法等就沒有限制。
例如，當在三個或更多的子選擇期間的每個中從一個佈線分別三個以上的信號線輸入視頻信號時，追加薄膜電晶體及用來控制薄膜電晶體的佈線，即可。但是，當將一個閘極選擇期間分割為四個以上的子選擇期間時，一個子選擇期間變短。因此，較佳將一個閘極選擇期間分割為兩個或三個子選擇期間。
作為另一例，也可以如圖18的時序圖所示，將一個選擇期間分割為預充電期間Tp、第一子選擇期間T1、第二子選擇期間T2、第三子選擇期間T3。再者，圖18的時序圖示出選擇第i列掃描線Gi的時序、第一薄膜電晶體5603a的導通/截止的時序5803a、第二薄膜電晶體5603b的導通/截止的時序5803b、第三薄膜電晶體5603c的導通/截止的時序5803c以及輸入到第J行佈線5621_J的信號5821_J。如圖18所示，在預充電期間Tp中，第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c導通。此時，輸入到佈線5621_J的預充電電壓Vp透過第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c分別輸入到信號線Sj-2、信號線Sj-1、信號線Sj。在第一子選擇期間T1中，第一薄膜電晶體5603a導通，第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-2藉由第一薄膜電晶體5603a輸入到信號線Sj-2。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第二薄膜電晶體5603b輸入到信號線Sj-1。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j藉由第三薄膜電晶體5603c輸入到信號線Sj。
據此，因為應用了圖18的時序圖的圖16的信號線驅動電路，藉由在子選擇期間之前提供預充電選擇期間來對信號線進行預充電，所以可以高速地進行對像素的視頻信號的寫入。注意，在圖18中，使用相同的附圖標記來表示與圖17相同的部分，而省略對於同一部分或具有相同的功能的部分的詳細說明。
此外，說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器、緩衝器。此外，根據情況，還可以包括位準轉換器。在掃描線驅動電路中，藉由對移位暫存器輸入時鐘信號(CLK)及起始脈衝信號(SP)，生成選擇信號。所生成的選擇信號在緩衝器中被緩衝放大，並供給到對應的掃描線。一行像素的電晶體的閘極電極連接到掃描線。而且，由於必須將一行像素的電晶體同時導通，因此使用能夠流過大電流的緩衝器。
參照圖19和圖20說明用於掃描線驅動電路的一部分的移位暫存器的一個模式。
圖19示出移位暫存器的電路結構。圖19所示的移位暫存器由正反器5701_1至5701_n的多個正反器構成。此外，移位暫存器被輸入第一時鐘信號、第二時鐘信號、起始脈衝信號、重置信號來進行工作。
說明圖19的移位暫存器的連接關係。第一級正反器5701_1連接到第一佈線5711、第二佈線5712、第四佈線5714、第五佈線5715、第七佈線5717_1及第七佈線5717_2。另外，第二級正反器5701_2連接到第三佈線5713、第四佈線5714、第五佈線5715、第七佈線5717_1、第七佈線5717_2及第七佈線5717_3。
與此同樣，第i級正反器5701_i(正反器5701_1至5701_n中的任一個)連接到第二佈線5712或第三佈線5713的一方、第四佈線5714、第五佈線5715、第七佈線5717_i-1、第七佈線5717_i及第七佈線5717_i+1。在此，在i為奇數的情況下，第i級正反器5701_i連接到第二佈線5712，在i為偶數的情況下，第i級正反器5701_i連接到第三佈線5713。
另外，第n級正反器5701_n連接到第二佈線5712或第三佈線5713的一方、第四佈線5714、第五佈線5715、第七佈線5717_n-1、第七佈線5717_n及第六佈線5716。
注意，第一佈線5711、第二佈線5712、第三佈線5713、第六佈線5716也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第四佈線5714、第五佈線5715也可以分別稱為第一電源線、第二電源線。
接著，使用圖20說明圖19所示的正反器的詳細結構。圖20所示的正反器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578。注意，第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578是n通道型電晶體，並且當閘極-源極間電壓(Vgs)超過臨界值電壓(Vth)時它們成為導通狀態。
另外，圖20所示的正反器具有第一佈線5501、第二佈線5502、第三佈線5503、第四佈線5504、第五佈線5505及第六佈線5506。
在此示出所有薄膜電晶體採用增強型n通道型電晶體的例子，但是沒有特別的限制，例如即使使用空乏型n通道型電晶體也可以驅動驅動電路。
接著，下面示出圖20所示的正反器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極及汲極電極中的一方)連接到第四佈線5504，並且第一薄膜電晶體5571的第二電極(源極電極及汲極電極中的另一方)連接到第三佈線5503。
第二薄膜電晶體5572的第一電極連接到第六佈線5506，並且第二薄膜電晶體5572的第二電極連接到第三佈線5503。
第三薄膜電晶體5573的第一電極連接到第五佈線5505，第三薄膜電晶體5573的第二電極連接到第二薄膜電晶體5572的閘極電極，第三薄膜電晶體5573的閘極電極連接到第五佈線5505。
第四薄膜電晶體5574的第一電極連接到第六佈線5506，第四薄膜電晶體5574的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第四薄膜電晶體5574的閘極電極連接到第一薄膜電晶體5571的閘極電極。
第五薄膜電晶體5575的第一電極連接到第五佈線5505，第五薄膜電晶體5575的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第五薄膜電晶體5575的閘極電極連接到第一佈線5501。
第六薄膜電晶體5576的第一電極連接到第六佈線5506，第六薄膜電晶體5576的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第六薄膜電晶體5576的閘極電極連接到第二薄膜電晶體5572的閘極電極。
第七薄膜電晶體5577的第一電極連接到第六佈線5506，第七薄膜電晶體5577的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第七薄膜電晶體5577的閘極電極連接到第二佈線5502。
第八薄膜電晶體5578的第一電極連接到第六佈線5506，第八薄膜電晶體5578的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第八薄膜電晶體5578的閘極電極連接到第一佈線5501。
注意，以第一薄膜電晶體5571的閘極電極、第四薄膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極以及第七薄膜電晶體5577的第二電極的連接位置為節點5543。再者，以第二薄膜電晶體5572的閘極電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘極電極以及第八薄膜電晶體5578的第二電極的連接位置為節點5544。
注意，第一佈線5501、第二佈線5502、第三佈線5503以及第四佈線5504也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第五佈線5505、第六佈線5506也可以分別稱為第一電源線、第二電源線。
在第i級正反器5701_i中，圖20中的第一佈線5501和圖19中的第七佈線5717_i-1連接。另外，圖20中的第二佈線5502和圖19中的第七佈線5717_i+1連接。另外，圖20中的第三佈線5503和第七佈線5717_i連接。而且，圖20中的第六佈線5506和第五佈線5715連接。
在i為奇數的情況下，圖20中的第四佈線5504連接到圖19中的第二佈線5712，在i為偶數的情況下，圖20中的第四佈線5504連接到圖19中的第三佈線5713。另外，圖20中的第五佈線5505和圖19中的第四佈線5714連接。
但是，在第一級正反器5701_1中，圖20中的第一佈線5501連接到圖19中的第一佈線5711。另外，在第n級正反器5701_n中，圖20中的第二佈線5502連接到圖19中的第六佈線5716。
此外，也可以僅使用其他實施例模式例示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。因為其他實施例模式例示的n通道型TFT的電晶體遷移率大，所以可以提高驅動電路的驅動頻率。另外，由於其他實施例模式例示的n通道型TFT利用In-Ga-Zn-O類非單晶膜的源區或汲區減少寄生電容，因此頻率特性(稱為f特性)高。例如，由於可以使用其他實施例模式例示的n通道型TFT的掃描線驅動電路進行高速工作，因此可以提高幀頻率或實現黑屏***等。
再者，藉由增大掃描線驅動電路的電晶體的通道寬度，或配置多個掃描線驅動電路等，可以實現更高的幀頻率。在配置多個掃描線驅動電路的情況下，藉由將用來驅動偶數行的掃描線的掃描線驅動電路配置在一側，並將用來驅動奇數行的掃描線的掃描線驅動電路配置在其相反一側，可以實現幀頻率的提高。此外，藉由使用多個掃描線驅動電路對同一掃描線輸出信號，有利於顯示裝置的大型化。
此外，在製造應用本發明的一個實施例的半導體裝置的一例的主動矩陣型發光顯示裝置的情況下，因為至少在一個像素中配置多個薄膜電晶體，因此較佳配置多個掃描線驅動電路。圖15B示出主動矩陣型發光顯示裝置的方塊圖的一例。
圖15B所示的發光顯示裝置在基板5400上包括：具有多個具備顯示元件的像素的像素部5401；選擇各像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404；以及對被選擇的像素的視頻信號的輸入進行控制的信號線驅動電路5403。
在輸入到圖15B所示的發光顯示裝置的像素的視頻信號為數位方式的情況下，藉由切換電晶體的導通和截止，像素處於發光或非發光狀態。因此，可以採用面積灰度法或時間灰度法進行灰度顯示。面積灰度法是一種驅動法，其藉由將一個像素分割為多個子像素並根據視頻信號分別驅動各子像素，來進行灰度顯示。此外，時間灰度法是一種驅動法，其藉由控制像素發光的期間，來進行灰度顯示。
因為發光元件的回應速度比液晶元件等高，所以與液晶元件相比適合於時間灰度法。具體而言，在採用時間灰度法進行顯示的情況下，將一個幀期間分割為多個子幀期間。然後，根據視頻信號，在各子幀期間中使像素的發光元件處於發光或非發光狀態。藉由分割為多個子幀期間，可以利用視頻信號控制在一個幀期間中像素實際上發光的期間的總長度，並可以進行灰度顯示。
注意，在圖15B所示的發光顯示裝置中示出一種例子，其當在一個像素中配置兩個開關用TFT時，使用第一掃描線驅動電路5402生成輸入到一方的開關用TFT的閘極佈線的第一掃描線的信號，而使用第二掃描線驅動電路5404生成輸入到另一方的開關用TFT的閘極佈線的第二掃描線的信號，但是，也可以使用一個掃描線驅動電路生成輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外，例如根據一個像素所具有的開關用TFT的數量，可能會在各像素中設置多個用來控制開關元件的工作的掃描線。在此情況下，既可以使用一個掃描線驅動電路生成輸入到多個掃描線的所有信號，又可以使用多個掃描線驅動電路生成輸入到多個掃描線的所有信號。
此外，在發光顯示裝置中也可以將驅動電路中的能夠由n通道型TFT構成的驅動電路的一部分與像素部的薄膜電晶體形成在同一基板上。另外，也可以僅使用其他實施例模式例示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。
此外，上述驅動電路不限於液晶顯示裝置及發光顯示裝置，還可以用於利用與開關元件電連接的元件來驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙相同的易讀性、其耗電量比其他顯示裝置小、可形成為薄且輕的形狀。
作為電泳顯示器可考慮各種方式。電泳顯示器是如下裝置，即在溶劑或溶質中分散有多個包含具有正電荷的第一粒子和具有負電荷的第二粒子的微囊，並且藉由對微囊施加電場使微囊中的粒子向相互相反的方向移動，僅顯示集中在一方的粒子的顏色。注意，第一粒子或第二粒子包含染料，並且在沒有電場時不移動。此外，第一粒子和第二粒子的顏色不同(包含無色)。
像這樣，電泳顯示器是利用所謂的介電泳效應的顯示器，在該介電泳效應中，介電常數高的物質移動到高電場區。電泳顯示器的電泳顯示裝置不需要液晶顯示裝置所需的偏光板和對置基板，從而可以使其厚度和重量減少一半。
將在溶劑中分散有上述微囊的分散體稱作電子墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片或具有色素的粒子來進行彩色顯示。
此外，藉由在主動矩陣基板上適當地設置多個上述微囊，使得微囊夾在兩個電極之間就完成了主動矩陣型顯示裝置，當對微囊施加電場時可以進行顯示。例如，可以使用利用與其他實施例模式例示的方法同樣地形成的薄膜電晶體來得到的主動矩陣基板。
此外，微囊中的第一粒子及第二粒子，採用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、強介電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的複合材料即可。
本實施例模式例示的顯示裝置安裝有本發明的一個實施例的薄膜電晶體，所以其耗電量低並可以進行高速工作。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式6]
製造本發明的一個實施例的其他實施例模式例示的薄膜電晶體，並且藉由將該薄膜電晶體用於像素部，且還用於驅動電路，可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，可以藉由使用本發明的一個實施例的其他實施例模式例示的薄膜電晶體，將驅動電路的一部分或全部與像素部形成在同一基板上，從而形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範疇內包括利用電流或電壓控制亮度的元件，具體而言，包括無機EL(Electro Luminescence；電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等的對比度因電作用而變化的顯示媒體。
此外，顯示裝置包括密封有顯示元件的狀態的面板和在該面板中安裝有包括控制器的IC等的狀態的模組。再者，本發明的一個實施例關於一種元件基板，該元件基板相當於製造該顯示裝置的過程中的顯示元件完成之前的一個實施例，並且該元件基板在多個各像素中分別具備用於將電流供給到顯示元件的單元。具體而言，元件基板既可以是只形成有顯示元件的像素電極的狀態，又可以是形成成為像素電極的導電膜之後且藉由蝕刻導電膜形成像素電極之前的狀態，而可以採用各種方式。
注意，本說明書中的顯示裝置是指圖像顯示裝置、顯示裝置、或光源(包括照明裝置)。另外，顯示裝置還包括安裝有連接器，諸如FPC(Flexible Printed Circuit；撓性印刷電路)、TAB(Tape Automated Bonding；載帶自動鍵合)帶或TCP(Tape Carrier Package；載帶封裝)的模組；將印刷線路板設置在TAB帶或TCP的端部的模組；藉由COG(Chip On Glass；玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
在本實施例模式中，參照圖21A1、21A2以及21B說明相當於本發明的一個實施例的半導體裝置的一個實施例的液晶顯示面板的外觀及截面。圖21A1和21A2是一種面板的俯視圖，其中利用密封材料4005將可靠性高的薄膜電晶體4010、4011及液晶元件4013密封在第一基板4001和第二基板4006之間，其中薄膜電晶體4010、4011包括形成在第一基板4001上的其他實施例模式例示的In-Ga-Zn-O類非單晶膜作為氧化物半導體層。圖21B相當於沿著圖21A1、21A2的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，在第一基板4001和第二基板4006之間像素部4002和掃描線驅動電路4004與液晶層4008一起由密封材料4005密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
注意，對於另行形成的驅動電路的連接方法沒有特別的限制，可以採用COG方法、引線鍵合方法或TAB方法等。圖21A1是藉由COG方法安裝信號線驅動電路4003的例子，而圖21A2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖21B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有絕緣層4020、4021。
薄膜電晶體4010、4011可以應用其他實施例模式例示的作為化物半導體層包括In-Ga-Zn-O類非單晶膜的可靠性高的薄膜電晶體。在本實施例模式中，薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外，液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。注意，像素電極層4030、對置電極層4031分別設置有用作對準膜的絕緣層4032、4033，並且隔著絕緣層4032、4033夾有液晶層4008。
注意，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型的是不銹鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，還可以使用具有將鋁箔夾在PVF膜之間或聚酯膜之間的結構的薄片。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔件，並且它是為控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。注意，還可以使用球狀間隔件。另外，對置電極層4031與設置在與薄膜電晶體4010同一基板上的共同電位線電連接。使用共同連接部，可以透過配置在一對基板之間的導電性粒子將對置電極層4031和共同電位線電連接。此外，將導電性粒子包含在密封材料4005中。
另外，還可以使用不使用對準膜的顯示藍相的液晶。藍相是液晶相的一種，是指當使膽甾相液晶的溫度上升時即將從膽甾相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍，將混合有5重量%以上的手性(chiral)試劑的液晶組成物用於液晶層4008。包含顯示藍相的液晶和手性試劑的液晶組成物的回應速度短，即為10μs至100μs，並且由於其具有光學各向同性而不需要取向處理，從而視角依賴小。
另外，雖然本實施例模式示出透過型液晶顯示裝置的例子，但是本發明的一個實施例也可以應用於反射型液晶顯示裝置或半透過型液晶顯示裝置。
另外，雖然在本實施例模式的液晶顯示裝置中示出在基板的外側(可見的一側)設置偏光板，並在內側依次設置著色層、用於顯示元件的電極層的例子，但是也可以在基板的內側設置偏光板。另外，偏光板和著色層的疊層結構也不局限於本實施例模式的結構，只要根據偏光板和著色層的材料或製造製程條件適當地設定即可。另外，還可以設置用作黑底的遮光膜。
另外，在本實施例模式中，採用用作保護膜或平坦化絕緣膜的絕緣層(絕緣層4020、絕緣層4021)覆蓋其他實施例模式例示的薄膜電晶體的結構，以降低薄膜電晶體的表面凹凸並提高薄膜電晶體的可靠性。另外，因為保護膜用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入，所以較佳採用緻密的膜。利用濺射法並利用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而形成保護膜即可。雖然在本實施例模式中示出利用濺射法形成保護膜的例子，但是並不局限於此，而使用各種方法形成保護膜即可。
在此，作為保護膜形成疊層結構的絕緣層4020。在此，作為絕緣層4020的第一層，利用濺射法形成氧化矽膜。當作為保護膜使用氧化矽膜時，對防止用作源極電極層及汲極電極層的鋁膜的小丘有效。
另外，作為保護膜的第二層形成絕緣層。在此，利用濺射法形成氮化矽膜作為絕緣層4020的第二層。當使用氮化矽膜作為保護膜時，可以抑制鈉等的可動離子侵入到半導體區域中而使TFT的電特性變化。
另外，也可以在形成保護膜之後進行氧化物半導體層的退火(300℃至400℃)。
另外，形成絕緣層4021作為平坦化絕緣膜。作為絕緣層4021，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層4021。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。矽氧烷類樹脂除了氫之外也可以具有氟、烷基、或芳香烴中的至少一種作為取代基。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮片、輥塗機、幕塗機、刮刀塗布機等。在使用材料液形成絕緣層4021的情況下，也可以在進行焙燒的製程中同時進行氧化物半導體層的退火(300℃至400℃)。藉由兼作絕緣層4021的焙燒製程和氧化物半導體層的退火，可以有效地製造半導體裝置。
像素電極層4030、對置電極層4031，可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，可以使用包含導電性高分子(也稱為導電性聚合物)的導電性組成物形成像素電極層4030、對置電極層4031。使用導電性組成物形成的像素電極的薄層電阻較佳為小於等於10000Ω/□，並且其波長為550nm時的透光率較佳為大於等於70%。另外，導電組性成物所包含的導電性高分子的電阻率較佳為小於等於0.1Ω‧cm。
作為導電性高分子，可以使用所謂的π電子共軛類導電性高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
在本實施例模式中，連接端子電極4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成，並且端子電極4016由與薄膜電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4015透過各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖21A1、21A2以及21B中示出另行形成信號線驅動電路4003並將它安裝在第一基板4001上的例子，但是本實施例模式不局限於該結構。既可以另行形成掃描線驅動電路而安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖22示出使用應用其他實施例模式例示的TFT製造的TFT基板2600來構成液晶顯示模組作為半導體裝置的一例。
圖22是液晶顯示模組的一例，利用密封材料2602固定TFT基板2600和對置基板2601，並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素設置有分別對應於紅色、綠色、藍色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、擴散板2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接，並且其中組裝有控制電路及電源電路等的外部電路。此外，也可以以在偏光板和液晶層之間具有相位差板的狀態層疊。
液晶顯示模組可以採用TN(扭曲向列；Twisted Nematic)模式、IPS(平面內轉換；In-Plane-Switching)模式、FFS(邊緣電場轉換；Fringe Field Switching)模式、MVA(多疇垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向排列；Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞；Axially Symmetric aligned Micro-cell)模式、OCB(光學補償雙折射；Optically Compensated Birefringence)模式、FLC(鐵電性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶；AntiFerroelectric Liquid Crystal)模式等。
本實施例模式例示的液晶顯示面板安裝有本發明的一個實施例的薄膜電晶體，所以其耗電量低並可以進行高速工作。
注意，本實施例模式所示的結構可以與其他實施例模式例示的結構適當地組合而使用。
[實施例模式7]
在本實施例模式中，作為應用了其他實施例模式例示的薄膜電晶體的半導體裝置示出電子紙的例子。
在圖23中，作為半導體裝置的例子示出主動矩陣型電子紙。作為用於半導體裝置的薄膜電晶體581，可以應用其他實施例模式例示的薄膜電晶體。
圖23的電子紙是採用扭轉球顯示方式(twist ball type)的顯示裝置的例子。扭轉球顯示方式是指一種方法，其將分別塗成白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並使在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
形成在基板580上的薄膜電晶體581是具有閘極絕緣層583和絕緣層584的薄膜電晶體，並且藉由形成在絕緣層584和絕緣層585的開口，源極電極層或汲極電極層電連接到第一電極層587。在第一電極層587和第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a、白色區590b，且其周圍包括充滿了液體的空洞594，並且球形粒子589的周圍充滿有樹脂等的填料595(參照圖23)。在本實施例模式中，第一電極層587相當於像素電極，第二電極層588相當於共同電極。第二電極層588與設置在與薄膜電晶體581同一基板上的共同電位線電連接。可以使用其他實施例模式例示的任一個共同連接部，透過配置在一對基板之間的導電性粒子對第二電極層588和共同電位線進行電連接。
此外，還可以使用電泳元件代替扭轉球。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。設置在第一電極層和第二電極層之間的微囊，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒向相反方向移動，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，一般地稱為電子紙。因為電泳顯示元件比液晶顯示元件反射率高，所以不需要輔助光源。此外，耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不向顯示部供應電源，也能夠保持顯示過一次的圖像。從而，即使使具有顯示功能的半導體裝置(也簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)遠離成為電源供給源的電波發送源，也能夠儲存顯示過的圖像。
本實施例模式例示的電子紙安裝有本發明的一個實施例的薄膜電晶體，所以其耗電量低並可以進行高速工作。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式8]
在本實施例模式中，作為應用其他實施例模式例示的薄膜電晶體的半導體裝置示出發光顯示裝置的例子。在此，藉由利用使用電致發光的發光元件來示出顯示裝置所具有的顯示元件。根據其發光材料是有機化合物還是無機化合物來區分利用電致發光的發光元件，一般來說，前者稱為有機EL元件，而後者稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別注入到包含發光有機化合物的層，以使電流流過。然後，藉由這些載流子(電子和電洞)的複合，發光有機化合物形成激發態，並且當該激發態恢復到基態時，進行發光。根據這種機制，這種發光元件稱為電流激勵型發光元件。
根據其元件的結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，並且其發光機制是利用施主能級和受主能級的施主-受主複合型發光。薄膜型無機EL元件具有利用電介質層夾住發光層再利用電極夾住的結構，並且其發光機制是利用金屬離子的內殼電子躍遷的局部型發光。注意，在此使用有機EL元件作為發光元件而進行說明。
圖24是作為應用本發明的一個方式的半導體裝置的例子，示出能夠應用數位時間灰度級驅動(digital time grayscale driving)的像素結構的一例的圖。
以下對能夠應用數字時間灰度級驅動的像素的結構及像素的工作進行說明。在此示出在一個像素中使用兩個n通道型電晶體的例子，該n通道型電晶體將其他實施例模式例示的氧化物半導體層(In-Ga-Zn-O類非單晶膜)用作通道形成區。
像素6400包括：開關用電晶體6401、驅動用電晶體6402、發光元件6404以及電容元件6403。在開關用電晶體6401中，閘極連接於掃描線6406，第一電極(源極電極及汲極電極中的一方)連接於信號線6405，第二電極(源極電極及汲極電極中的另一方)連接於驅動用電晶體6402的閘極。在驅動電晶體6402中，閘極透過電容元件6403連接於電源線6407，第一電極連接於電源線6407，第二電極連接于發光元件6404的第一電極(像素電極)。發光元件6404的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共同電位線電連接，將該連接部分用作共同連接部，並且具有圖1A、圖2A或圖3A所示的結構，即可。
此外，將發光元件6404的第二電極(共同電極6408)設置為低電源電位。另外，低電源電位是指，以由電源線6407所設定的高電源電位為基準滿足低電源電位＜高電源電位的電位，作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404上，為了使電流流過發光元件6404以使發光元件6404發光，以使高電源電位與低電源電位的電位差成為發光元件6404的正向臨界值電壓以上的方式分別設定其電位。
另外，還可以使用驅動用電晶體6402的閘極電容代替電容元件6403而省略電容元件6403。至於驅動用電晶體6402的閘極電容，可以在通道形成區與閘極電極之間形成電容。
這裏，在採用電壓輸入電壓驅動方式的情況下，對驅動電晶體6402的閘極輸入能夠使驅動用電晶體6402充分成為導通或截止的兩個狀態的視頻信號。即，驅動用電晶體6402在線形區域進行工作。由於驅動用電晶體6402在線形區域進行工作，將比電源線6407的電壓高的電壓施加到驅動用電晶體6402的閘極上。另外，對信號線6405施加大於等於(電源線電壓+驅動電晶體6402的Vth)的電壓。
另外，當進行模擬灰度級驅動而代替數位時間灰度級驅動時，藉由使信號的輸入不同，可以使用與圖24相同的像素結構。
當進行模擬灰度級驅動時，對驅動用電晶體6402的閘極施加(發光元件6404的正向電壓+驅動用電晶體6402的Vth)以上的電壓。發光元件6404的正向電壓是指得到所希望的亮度時的電壓，至少包括正向臨界值電壓。此外，藉由輸入驅動用電晶體6402工作在飽和區域中的視頻信號，可以使電流流過發光元件6404。為了使驅動用電晶體6402工作在飽和區域中，使電源線6407的電位高於驅動用電晶體6402的閘極電位。藉由將視頻信號設為類比模式，可以使對應於該視頻信號的電流流過發光元件6404，並進行模擬灰度級驅動。
此外，圖24所示的像素結構不局限於此。例如，也可以對圖24所示的像素重新添加開關、電阻元件、電容元件、電晶體、或邏輯電路等。
接著，參照圖25A至25C說明發光元件的結構。在此，以驅動用TFT是n型的情況為例子來說明像素的截面結構。作為用於圖25A、25B和25C的半導體裝置的驅動用TFT的TFT 7001、7011、7021可以與其他實施例模式例示的薄膜電晶體同樣地製造，其是包括用作氧化物半導體層的In-Ga-Zn-O類非單晶膜的可靠性高的薄膜電晶體。
為了發光，發光元件的陽極及陰極中之至少一方是透明的，即可。而且，有如下結構的發光元件，即在基板上形成薄膜電晶體及發光元件，從與基板相反的面發光的頂部發射、從基板一側的面發光的底部發射、以及從基板一側及與基板相反的面發光的雙面發射。本發明的一個方式的像素結構可以應用於任何發射結構的發光元件。
參照圖25A說明頂部發射結構的發光元件。
在圖25A中示出當驅動用TFT7001是n型，並且從發光元件7002發射的光穿過陽極7005一側時的像素的截面圖。在圖25A中，發光元件7002的陰極7003和驅動用TFT7001電連接，在陰極7003上按順序層疊有發光層7004、陽極7005。陰極7003，只要是功函數小且反射光的導電膜，就可以使用各種材料。例如，較佳採用Ca、Al、MgAg、AlLi等。而且，發光層7004可以由單層或多個層的疊層構成。在由多個層構成時，在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。注意，不需要設置上述的所有層。使用具有透過光的透光性的導電材料形成陽極7005，也可以使用具有透光性的導電膜例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
使用陰極7003及陽極7005夾住發光層7004的區域相當於發光元件7002。在圖25A所示的像素的情況下，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，參照圖25B說明底部發射結構的發光元件。圖25B示出在驅動用TFT 7011是n型，並且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在圖25B中，在與驅動用TFT 7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，在陰極7013上按順序層疊有發光層7014、陽極7015。注意，在陽極7015具有透光性的情況下，也可以以覆蓋陽極的方式形成有用於反射光或進行遮光的遮罩膜7016。與圖25A的情況同樣地，陰極7013只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度(較佳為5nm至30nm左右)。例如，也可以將膜厚度為20nm的鋁膜用作陰極7013。而且，與圖25A同樣地，發光層7014既可以由單層構成也可以由多個層的疊層構成。陽極7015不需要透過光，但是可以與圖25A同樣地使用具有透光性的導電材料形成。並且，雖然遮罩膜7016例如可以使用反射光的金屬等，但是不局限於金屬膜。例如，也可以使用添加有黑色顏料的樹脂等。
由陰極7013及陽極7015夾住發光層7014的區域相當於發光元件7012。在圖25B所示的像素的情況下，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著，參照圖25C說明雙面發射結構的發光元件。在圖25C中，在與驅動用TFT 7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023，而在陰極7023上按順序層疊有發光層7024、陽極7025。與圖25A的情況同樣地，作為陰極7023，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度。例如，可以將膜厚度為20nm的A1用作陰極7023。而且，與圖25A同樣地，發光層7024既可以由單層構成，也可以由多個層的疊層構成。陽極7025可以與圖25A同樣地使用具有透過光的透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖25C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側的雙方。
注意，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
注意，雖然在本實施例模式中示出了控制發光元件的驅動的薄膜電晶體(驅動用TFT)和發光元件電連接的例子，但是也可以採用在驅動用TFT和發光元件之間連接有電流控制用TFT的結構。
注意，本實施例模式所示的半導體裝置不局限於圖25A至25C所示的結構，而可以根據本發明的一個實施例的技術思想進行各種變形。
接著，參照圖26A和26B說明相當於應用其他實施例模式例示的薄膜電晶體的半導體裝置的一個方式的發光顯示面板(也稱為發光面板)的外觀及截面。圖26A是一種面板的俯視圖，其利用密封材料在第一基板與第二基板之間密封有形成在第一基板上的薄膜電晶體及發光元件。圖26B相當於沿著圖26A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣，較佳以不暴露於空氣的方式，使用氣密性高且漏氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)及覆蓋材料封裝(密封)發光面板。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖26B中，例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
薄膜電晶體4509、4510可以應用包括用作氧化物半導體層的In-Ga-Zn-O類非單晶膜的可靠性高的其他實施例模式例示的薄膜電晶體。在本實施例模式中，薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外，附圖標記4511相當於發光元件，發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。注意，雖然發光元件4511的結構是第一電極層4517、電場發光層4512、第二電極層4513的疊層結構，但是不局限於本實施例模式所示的結構。可以根據從發光元件4511發光的方向等適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁4520。特別較佳的是，使用感光材料，在第一電極層4517上形成開口部，並將其開口部的側壁形成為具有連續曲率而成的傾斜面。
電場發光層4512既可以由單層構成，又可以由多個層的疊層構成。
也可以在第二電極層4513及分隔壁4520上形成保護膜，以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC 4518a、4518b供給的。
在本實施例模式中，連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成，並且端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515透過各向異性導電膜4519與FPC 4518a所具有的端子電連接。
位於從發光元件4511發光的方向上的第二基板4506必須具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜的具有透光性的材料。
此外，作為填料4507，除了氮及氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本實施例模式中，作為填料使用氮。
另外，若有需要，也可以在發光元件的射出面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光以降低眩光的處理。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以是在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路並被安裝。此外，也可以另行僅形成並安裝信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分。本實施例模式不局限於圖26A和26B的結構。
本實施例模式例示的發光顯示裝置安裝有本發明的一個實施例的薄膜電晶體，所以其耗電量低並可以進行高速工作。
注意，本實施例模式所示的結構可以與其他實施例模式例示的結構適當地組合而使用。
[實施例模式9]
應用其他實施例模式例示的薄膜電晶體的半導體裝置可以用作電子紙。電子紙可以用於顯示資訊的所有領域的電子設備。例如，可以將電子紙應用於電子書籍(電子書)、海報、電車等的交通工具的車廂廣告、***等的各種卡片中的顯示等。圖27A和27B以及圖28示出電子設備的一例。
圖27A示出使用電子紙製造的海報2631。在廣告媒體是紙印刷物的情況下用人工進行廣告的更換，但是如果使用應用本發明的一個方式的電子紙，則可以在短時間內能夠改變廣告的顯示。此外，顯示不會被打亂而可以獲得穩定的圖像。注意，海報也可以採用以無線的方式收發資訊的結構。
此外，圖27B示出電車等的交通工具的車廂廣告2632。在廣告媒體是紙印刷物的情況下用人工進行廣告的更換，但是如果使用應用本發明的一個方式的電子紙，則可以不需要許多人工並在短時間內改變廣告的顯示內容。此外，顯示不會被打亂而可以得到穩定的圖像。注意，車廂廣告也可以採用以無線的方式收發資訊的結構。
另外，圖28示出電子書籍2700的一例。例如，電子書籍2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703藉由軸部2711形成為一體，並且可以以該軸部2711為軸進行開閉工作。藉由這種結構，可以進行如紙的書籍那樣的工作。
框體2701中組裝有顯示部2705，而框體2703中組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏螢幕的結構，又可以是顯示不同的螢幕的結構。藉由採用顯示不同的螢幕的結構，例如可以在右邊的顯示部(圖28中的顯示部2705)中顯示文章，而在左邊的顯示部(圖28中的顯示部2707)中顯示圖像。
此外，在圖28中示出框體2701具備操作部等的例子。例如，在框體2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，也可以採用在與框體的顯示部同一個面中具備鍵盤及定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄媒體***部等的結構。再者，電子書籍2700也可以採用具有電子詞典的功能的結構。
此外，電子書籍2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，並下載的結構。
本實施例模式例示的顯示裝置安裝有本發明的一個實施例的薄膜電晶體，所以其耗電量低並可以進行高速工作。
注意，本實施例模式所示的結構可以與其他實施例模式例示的結構適當地組合而使用。
[實施例模式10]
使用其他實施例模式例示的薄膜電晶體的半導體裝置可以應用於各種電子設備(也包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可擕式遊戲機、可擕式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖29A示出電視裝置9600的一例。電視裝置9600，在框體9601中組裝有顯示部9603。利用顯示部9603可以顯示圖像。此外，在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另行提供的遙控操作機9610進行電視裝置9600的操作。利用遙控操作機9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的圖像進行操作。此外，也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
注意，電視裝置9600採用具備接收機及數據機等的結構。可以利用接收機接收一般的電視廣播，再者，電視裝置9600透過數據機連接到有線或無線方式的通信網路，從而可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者彼此之間等)的資訊通信。
圖29B示出數位相框9700的一例。例如，數位相框9700，在框體9701中組裝有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。
注意，數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體***部等的結構。這種結構也可以與顯示部組裝到同一個面，但是由於將它設置在側面或背面時可以提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體***部***儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後在顯示部9703中顯示所提取的圖像資料。
此外，數位相框9700既可以採用以無線的方式收發資訊的結構，又可以以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖30A示出一種可擕式遊戲機，其由框體9881和框體9891這兩個框體構成，並且藉由連接部9893可以開閉地連接。框體9881中安裝有顯示部9882，並且框體9891中安裝有顯示部9883。另外，圖30A所示的可擕式遊戲機除此之外還具備揚聲器部9884、記錄媒體***部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(即，具有測定如下因素的功能的裝置：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、射線、流量、濕度、傾斜度、振動、氣味或紅外線)、以及麥克風9889)等。當然，可擕式遊戲機的結構不局限於上述結構，只要採用至少具備根據本發明的一個方式的半導體裝置的結構即可。因此，可以採用適當地設置有其他附屬設備的結構。圖30A所示的可擕式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並顯示在顯示部上；以及藉由與其他可擕式遊戲機進行無線通信而共用資訊。注意，圖30A所示的可擕式遊戲機所具有的功能不局限於此，而可以具有各種各樣的功能。
圖30B示出作為大型遊戲機的投幣機9900的一例。在投幣機9900的框體9901中安裝有顯示部9903。另外，投幣機9900除此之外還具備如啟動手柄或停止開關等的操作單元、投硬幣口、揚聲器等。當然，投幣機9900的結構不局限於此，只要採用至少具備根據本發明的一個方式的半導體裝置即可。因此，可以採用適當地設置有其他附屬設備的結構。
圖31示出行動電話機1000的一例。行動電話機1000除了安裝在框體1001中的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、受話器1006等。
圖31所示的行動電話機1000可以藉由用手指等觸摸顯示部1002來輸入資訊。此外，可以藉由用手指等觸摸顯示部1002來進行打電話或輸入電子郵件等的操作。
顯示部1002的螢幕主要有三個模式。第一是以圖像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式。第三是顯示模式和輸入模式的兩個模式混合的顯示+輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行在螢幕上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部1002的螢幕的大多部分中顯示鍵盤或號碼按鈕。
此外，藉由在行動電話機1000的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，判斷行動電話機1000的方向(豎向還是橫向)，而可以對顯示部1002的螢幕顯示進行自動切換。
藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作，來切換螢幕模式。此外，還可以根據顯示在顯示部1002上的圖像種類切換螢幕模式。例如，當顯示在顯示部上的視頻信號為動態圖像的資料時，將螢幕模式切換成顯示模式，而當顯示在顯示部上的視頻信號為文字資料時，將螢幕模式切換成輸入模式。
另外，在輸入模式中，當檢測出顯示部1002的光感測器所檢測的信號並且在一定期間中沒有顯示部1002的觸摸操作輸入的情況下，也可以以將螢幕模式從輸入模式切換成顯示模式的方式進行控制。
還可以將顯示部1002用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部1002，來拍攝掌紋、指紋等，可以進行個人識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測用光源，也可以拍攝手指靜脈、手掌靜脈等。
本實施例模式例示的電子設備搭載有本發明的一個實施例的薄膜電晶體，所以其耗電量低並可以進行高速工作。
注意，本實施例模式所示的結構可以與其他實施例模式例示的結構適當地組合而使用。
100．．．基板
101．．．閘極電極層
102．．．閘極絕緣層
103．．．氧化物半導體層
104．．．通道保護層
105a．．．源極電極層或汲極電極層
105b．．．源極電極層或汲極電極層
106．．．簇
106a．．．簇
106b．．．簇
106c．．．簇
107．．．保護絕緣層
108．．．電容佈線
110．．．像素電極層
112．．．導電層
112a．．．導電層
113．．．導電層
113a．．．導電層
114．．．導電層
114a．．．導電層
115．．．導電層
120．．．連接電極
121．．．端子
122．．．端子
125．．．接觸孔
126．．．接觸孔
127．．．接觸孔
128．．．透明導電膜
129．．．透明導電膜
131．．．抗蝕劑掩模
132．．．抗蝕劑掩模
150．．．端子
151．．．端子
152．．．閘極絕緣層
153．．．連接電極
154．．．保護絕緣膜
155．．．透明導電膜
156．．．電極
170．．．薄膜電晶體
171．．．薄膜電晶體
301a．．．緩衝層
302．．．緩衝層
400．．．基板
401a．．．閘極電極層
401b．．．閘極電極層
402．．．閘極絕緣層
403a．．．氧化物半導體層
403b．．．氧化物半導體層
404．．．接觸孔
405a．．．佈線
405b．．．佈線
405c．．．佈線
406．．．簇
430a．．．薄膜電晶體
430b．．．薄膜電晶體
580．．．基板
581．．．薄膜電晶體
583．．．閘極絕緣膜
584．．．絕緣層
585．．．絕緣層
587．．．電極層
588．．．電極層
589．．．球形粒子
590a．．．黑色區
590b．．．白色區
594．．．空洞
595．．．填料
1000．．．行動電話機
1001．．．框體
1002．．．顯示部
1003．．．操作按鈕
1004．．．外部連接埠
1005．．．揚聲器
1006．．．麥克
2600．．．TFT基板
2601．．．對置基板
2602．．．密封材料
2603．．．像素部
2604．．．顯示元件
2605．．．著色層
2606．．．偏光板
2607．．．偏光板
2608．．．佈線電路部
2609．．．撓性線路板
2610．．．冷陰極管
2611．．．反射板
2612．．．電路基板
2613．．．擴散板
2631．．．海報
2632．．．車廂廣告
2700．．．電子書籍
2701．．．框體
2703．．．框體
2705．．．顯示部
2707．．．顯示部
2711．．．軸部
2721．．．電源
2723．．．操作鍵
2725．．．揚聲器
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電膜
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．對置電極層
4032．．．絕緣層
4033．．．絕緣層
4501．．．基板
4502．．．像素部
4503a．．．信號線驅動電路
4503b．．．信號線驅動電路
4504a．．．掃描線驅動電路
4504b．．．掃描線驅動電路
4505．．．密封材料
4506．．．基板
4507．．．填料
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電場發光層
4513．．．電極層
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極層
4518a．．．FPC
4519．．．各向異性導電膜
4520．．．分隔壁
5300．．．基板
5301．．．像素部
5302．．．掃描線驅動電路
5303．．．信號線驅動電路
5400．．．基板
5401．．．像素部
5402．．．掃描線驅動電路
5403．．．信號線驅動電路
5404．．．掃描線驅動電路
5501．．．佈線
5502．．．佈線
5503．．．佈線
5504．．．佈線
5505．．．佈線
5506．．．佈線
5543．．．節點
5544．．．節點
5571．．．薄膜電晶體
5572．．．薄膜電晶體
5573．．．薄膜電晶體
5574．．．薄膜電晶體
5575．．．薄膜電晶體
5576．．．薄膜電晶體
5577．．．薄膜電晶體
5578．．．薄膜電晶體
5601．．．驅動器IC
5602．．．開關組
5603a．．．薄膜電晶體
5603b．．．薄膜電晶體
5603c．．．薄膜電晶體
5611．．．佈線
5612．．．佈線
5613．．．佈線
5621．．．佈線
5701．．．正反器
5703a．．．時序
5703b．．．時序
5703c．．．時序
5711．．．佈線
5712．．．佈線
5713．．．佈線
5714．．．佈線
5715．．．佈線
5716．．．佈線
5717．．．佈線
5721．．．信號
5803a．．．時序
5803b．．．時序
5803c．．．時序
5821．．．信號
6400．．．像素
6401．．．開關用薄膜電晶體
6402．．．驅動用薄膜電晶體
6403．．．電容元件
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．電源線
6408．．．共同電極
7001．．．TFT
7002．．．發光元件
7003．．．陰極
7004．．．發光層
7005．．．陽極
7011．．．驅動用TFT
7012．．．發光元件
7013．．．陰極
7014．．．發光層
7015．．．陽極
7016．．．遮罩膜
7017．．．導電膜
7021．．．驅動用TFT
7022．．．發光元件
7023．．．陰極
7024．．．發光層
7025．．．陽極
7027．．．導電膜
9400．．．通信裝置
9401．．．框體
9402．．．操作按鈕
9403．．．外部輸入端子
9404．．．麥克
9405．．．揚聲器
9406．．．發光部
9410．．．顯示裝置
9411．．．框體
9412．．．顯示部
9413．．．操作按鈕
9600．．．電視裝置
9601．．．框體
9603．．．顯示部
9605．．．支架
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控操作機
9700．．．數位相框
9701．．．框體
9703．．．顯示部
9881．．．框體
9882．．．顯示部
9883．．．顯示部
9884．．．揚聲器部
9885．．．操作鍵
9886．．．記錄媒體***部
9887．．．連接端子
9888．．．感測器
9889．．．麥克風
9890．．．LED燈
9891．．．框體
9893．．．連接部
9900．．．投幣機
9901．．．框體
9903．．．顯示部
圖1A至1C是說明實施例模式的半導體裝置的圖；
圖2A至2C是說明實施例模式的半導體裝置的圖；
圖3A至3C是說明實施例模式的半導體裝置的製造方法的圖；
圖4A至4C是說明實施例模式的半導體裝置的製造方法的圖；
圖5A至5C是說明實施例模式的半導體裝置的製造方法的圖；
圖6是說明實施例模式的半導體裝置的製造方法的圖；
圖7是說明實施例模式的半導體裝置的製造方法的圖；
圖8是說明實施例模式的半導體裝置的製造方法的圖；
圖9是說明實施例模式的半導體裝置的製造方法的圖；
圖10A1、10A2、10B1及10B2是說明實施例模式的半導體裝置的圖；
圖11是說明實施例模式的半導體裝置的圖；
圖12是說明實施例模式的半導體裝置的圖；
圖13A至13C是說明實施例模式的半導體裝置的製造方法的圖；
圖14A至14C是說明實施例模式的半導體裝置的圖；
圖15A和15B是說明半導體裝置的方塊圖的圖；
圖16是說明信號線驅動電路的結構的圖；
圖17是說明信號線驅動電路的工作的時序圖；
圖18是說明信號線驅動電路的工作的時序圖；
圖19是說明移位暫存器的結構的圖；
圖20是說明實施例模式的正反器的連接結構的圖；
圖21A1、21A2及21B是說明實施例模式的半導體裝置的圖；
圖22是說明實施例模式的半導體裝置的圖；
圖23是說明實施例模式的半導體裝置的圖；
圖24是說明實施例模式的半導體裝置的像素等效電路的圖；
圖25A至25C是說明實施例模式的半導體裝置的圖；
圖26A和26B是說明實施例模式的半導體裝置的圖；
圖27A和27B是說明電子紙的使用方式的例子的圖；
圖28是表示電子書籍的一例的外觀圖；
圖29A和29B是表示電視裝置及數位相框的例子的外觀圖；
圖30A和30B是表示遊戲機的例子的外觀圖；
圖31是表示行動電話機的一例的外觀圖；
圖32A至32C是說明鈦化合物的狀態密度的圖；
圖33A和33B是說明鈦化合物的狀態密度的圖；
圖34A至34C是說明鈦化合物的狀態密度的圖；以及
圖35是說明鈦化合物的狀態密度的圖。
100．．．基板
101．．．閘極電極層
102．．．閘極絕緣層
103．．．氧化物半導體層
105a．．．源極電極層或汲極電極層
105b．．．源極電極層或汲極電極層
106．．．簇
112a、112b．．．第一導電層
113a、113b．．．第二導電層
114a、114b．．．第三導電層
A1，A2．．．線

Claims (10)

  1. 一種半導體裝置，包含：閘極電極層；該閘極電極層上的閘極絕緣層；該閘極絕緣層上的包含鈦的多個簇；該閘極絕緣層上的氧化物半導體層；以及該氧化物半導體層上的源極電極層及汲極電極層，其中通道形成區係形成在該氧化物半導體層和包含鈦的該多個簇中，且其中該氧化物半導體層和該源極電極層及汲極電極層彼此電連接。
  2. 一種半導體裝置，包含：閘極電極層；該閘極電極層上的閘極絕緣層；該閘極絕緣層上的包含鈦的多個簇；該閘極絕緣層及包含鈦的該多個簇上的氧化物半導體層；以及該氧化物半導體層上的源極電極層及汲極電極層，其中該氧化物半導體層和該源極電極層及汲極電極層彼此電連接，且其中該多個簇各者的高度係大於0nm且小於等於10nm。
  3. 如申請專利範圍第1項或第2項的半導體裝置，其中該多個簇包含其電導率高於該氧化物半導體層的電導率 的鈦化合物。
  4. 如申請專利範圍第1項或第2項的半導體裝置，其中該多個簇包含選自鈮和鉭中的至少一種雜質元素。
  5. 如申請專利範圍第1項或第2項的半導體裝置，其中該氧化物半導體層包含選自銦、鎵及鋅中的至少一種。
  6. 如申請專利範圍第1項或第2項的半導體裝置，其中該氧化物半導體層具有介於該源極電極層和該汲極電極層之間的第一區域，以及其中該第一區域的厚度小於與該源極電極層或該汲極電極層重疊的第二區域的厚度。
  7. 如申請專利範圍第1項或第2項的半導體裝置，其中該氧化物半導體層包含選自銦、鎵及鋅中的至少一種，以及其中該氧化物半導體層的厚度為大於或等於10nm且小於或等於150nm。
  8. 如申請專利範圍第1項或第2項的半導體裝置，還包含在該氧化物半導體層上的包括無機材料的通道保護層。
  9. 如申請專利範圍第1項或第2項的半導體裝置，還包含：該氧化物半導體層上的具有n型導電型的緩衝層，其中該緩衝層的載流子濃度高於該氧化物半導體層的載流子濃度，以及 其中該氧化物半導體層和該源極電極層及汲極電極層透過該緩衝層彼此電連接。
  10. 一種半導體裝置的製造方法，包含如下步驟：在基板上形成閘極電極層；在該閘極電極層上形成閘極絕緣層；在該閘極絕緣層上分散地形成包含鈦的多個簇，該多個簇各者具有大於0nm且小於等於10nm的高度；在該閘極絕緣層及該包含鈦的多個簇上藉由濺射法形成氧化物半導體膜；藉由對該氧化物半導體膜進行蝕刻以形成島狀的氧化物半導體層；在該島狀的氧化物半導體層上形成導電層；以及藉由對該導電層進行蝕刻以形成氧化物半導體層、源極電極層及汲極電極層。
TW099102146A 2009-01-30 2010-01-26 半導體裝置和其製造方法 TWI545757B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009019922 2009-01-30

Publications (2)

Publication Number Publication Date
TW201036166A TW201036166A (en) 2010-10-01
TWI545757B true TWI545757B (zh) 2016-08-11

Family

ID=42396942

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099102146A TWI545757B (zh) 2009-01-30 2010-01-26 半導體裝置和其製造方法

Country Status (5)

Country Link
US (1) US8436350B2 (zh)
JP (1) JP5591547B2 (zh)
KR (1) KR101708610B1 (zh)
CN (1) CN101794822B (zh)
TW (1) TWI545757B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2007118204A2 (en) * 2006-04-06 2007-10-18 Applied Materials, Inc. Reactive sputtering zinc oxide transparent conductive oxides onto large area substrates
KR101603180B1 (ko) 2007-08-02 2016-03-15 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
US8330156B2 (en) * 2008-12-26 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with a plurality of oxide clusters over the gate insulating layer
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
CN102484135B (zh) * 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
US7988470B2 (en) * 2009-09-24 2011-08-02 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
KR102481935B1 (ko) 2009-11-06 2022-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20180135118A (ko) 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629496B2 (en) * 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5852874B2 (ja) * 2010-12-28 2016-02-03 株式会社半導体エネルギー研究所 半導体装置
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US9553201B2 (en) * 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
CN102709326B (zh) * 2012-04-28 2018-04-17 北京京东方光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
KR20130129674A (ko) * 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
TW201405828A (zh) * 2012-07-31 2014-02-01 E Ink Holdings Inc 顯示面板、薄膜電晶體及其製造方法
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102090289B1 (ko) 2013-05-30 2020-04-16 삼성디스플레이 주식회사 산화물 스퍼터링 타겟, 이를 이용한 박막 트랜지스터 및 그 제조 방법
WO2015040982A1 (ja) * 2013-09-18 2015-03-26 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
WO2015053009A1 (ja) * 2013-10-11 2015-04-16 シャープ株式会社 半導体装置
US10032802B2 (en) 2014-05-02 2018-07-24 Joled Inc. Thin-film transistor device and display device using same
JP6358510B2 (ja) * 2014-05-02 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ装置、及びそれを用いた表示装置
KR101624695B1 (ko) * 2014-10-14 2016-05-26 서종현 박막 트랜지스터 제조 방법 및 박막 트랜지스터
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
KR102312924B1 (ko) * 2015-04-08 2021-10-14 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
TWI570976B (zh) * 2015-07-06 2017-02-11 元太科技工業股份有限公司 主動元件及其製作方法
CN107273973B (zh) 2015-10-23 2022-07-05 株式会社半导体能源研究所 半导体装置及电子设备
WO2017139751A1 (en) * 2016-02-12 2017-08-17 Rhode Island Board Of Education Temperature and thermal gradient sensor for ceramic matrix composites and methods of preparation thereof
WO2017163146A1 (en) 2016-03-22 2017-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP6411556B2 (ja) * 2017-02-03 2018-10-24 株式会社半導体エネルギー研究所 半導体メモリ装置
CN108511498A (zh) * 2018-04-10 2018-09-07 京东方科技集团股份有限公司 显示基板及制作方法、显示装置
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
CN111490162B (zh) * 2020-04-14 2023-05-05 中国科学院重庆绿色智能技术研究院 一种基于微纳结构力敏薄膜的柔性人工传入神经***及其制备方法
CN111490089B (zh) * 2020-04-24 2023-04-07 京东方科技集团股份有限公司 显示基板和显示设备
CN111539340B (zh) * 2020-04-26 2022-08-05 厦门天马微电子有限公司 一种显示面板、显示装置及驱动方法

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US732356A (en) * 1903-02-04 1903-06-30 Frank S Betz Massaging instrument.
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0747876Y2 (ja) * 1988-10-19 1995-11-01 富士ゼロックス株式会社 薄膜トラジスタ
JP2839529B2 (ja) * 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
JPH0521798A (ja) * 1991-02-18 1993-01-29 Alps Electric Co Ltd 薄膜トランジスタ
JPH05190857A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
CN1287435C (zh) * 2002-06-27 2006-11-29 松下电器产业株式会社 半导体装置及其制造方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7414261B2 (en) * 2003-04-15 2008-08-19 Matsushita Electric Industrial Co., Ltd. Ballistic semiconductor device
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100953596B1 (ko) * 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100911698B1 (ko) * 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
EP1977462A1 (en) * 2006-01-09 2008-10-08 Technion Research and Development Foundation Ltd. Transistor structures and methods of fabrication thereof
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7528448B2 (en) * 2006-07-17 2009-05-05 E.I. Du Pont De Nemours And Company Thin film transistor comprising novel conductor and dielectric compositions
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008153550A (ja) * 2006-12-19 2008-07-03 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電気光学装置および電子機器
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) * 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
TWI345671B (en) * 2007-08-10 2011-07-21 Au Optronics Corp Thin film transistor, pixel structure and liquid crystal display panel
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100965434B1 (ko) * 2008-01-29 2010-06-24 한국과학기술연구원 졸-겔 및 광경화 반응에 의해 광경화 투명고분자 내에금속산화물 나노입자를 포함하는 게이트 절연층을 이용한유기박막 트랜지스터 및 그의 제조방법
JP5434000B2 (ja) * 2008-07-17 2014-03-05 株式会社リコー 電界効果型トランジスタ及びその製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8330156B2 (en) * 2008-12-26 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with a plurality of oxide clusters over the gate insulating layer

Also Published As

Publication number Publication date
US8436350B2 (en) 2013-05-07
JP5591547B2 (ja) 2014-09-17
KR20100088565A (ko) 2010-08-09
JP2010199566A (ja) 2010-09-09
US20100193783A1 (en) 2010-08-05
KR101708610B1 (ko) 2017-03-08
TW201036166A (en) 2010-10-01
CN101794822B (zh) 2015-05-27
CN101794822A (zh) 2010-08-04

Similar Documents

Publication Publication Date Title
TWI545757B (zh) 半導體裝置和其製造方法
TWI511287B (zh) 半導體裝置和其製造方法
TWI489628B (zh) 半導體裝置和其製造方法
TWI502647B (zh) 半導體裝置和其製造方法
TWI487106B (zh) 半導體裝置及其製造方法
KR101635842B1 (ko) 반도체장치 및 그 제조방법
TWI476917B (zh) 半導體裝置和其製造方法
TWI501395B (zh) 半導體裝置和其製造方法
TWI493722B (zh) 半導體裝置，其製造方法，和具有該半導體裝置的電子裝置
KR101629638B1 (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees