KR101603180B1 - 박막 반도체 물질들을 이용하는 박막 트랜지스터들 - Google Patents

박막 반도체 물질들을 이용하는 박막 트랜지스터들 Download PDF

Info

Publication number
KR101603180B1
KR101603180B1 KR1020157012165A KR20157012165A KR101603180B1 KR 101603180 B1 KR101603180 B1 KR 101603180B1 KR 1020157012165 A KR1020157012165 A KR 1020157012165A KR 20157012165 A KR20157012165 A KR 20157012165A KR 101603180 B1 KR101603180 B1 KR 101603180B1
Authority
KR
South Korea
Prior art keywords
nitrogen
oxygen
semiconductor layer
mobility
thin film
Prior art date
Application number
KR1020157012165A
Other languages
English (en)
Other versions
KR20150058549A (ko
Inventor
얀 예
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20150058549A publication Critical patent/KR20150058549A/ko
Application granted granted Critical
Publication of KR101603180B1 publication Critical patent/KR101603180B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

본 발명은 활성 채널로서 아연, 주석, 갈륨, 카드뮴 및 인듐으로 이루어진 그룹으로부터 선택된 하나 또는 그 초과의 원소들과 산소 및 질소를 포함한 반도체 물질을 가진 TFT들을 일반적으로 포함한다. 반도체 물질은 바닥부 게이트 TFT들, 상부 게이트 TFT들, 및 다른 유형들의 TFT들에서 이용될 수 있다. TFT들은 채널 및 금속 전극들 모두를 생성하도록 에칭에 의해 패터닝될 수 있다. 이후 소스-드레인 전극들은 에칭 정지층으로서 반도체 물질을 이용하여 건식 에칭함으로써 정의될 수 있다. 활성층 캐리어 농도, 이동성 및 TFT의 다른 층들과의 인터페이스는 미리결정된 값들로 튜닝될 수 있다. 튜닝은, 질소 함유 가스 대 산소 함유 가스 유동 비율을 변화시키거나, 증착된 반도체 필름을 어닐링 및/또는 플라즈마 처리하거나, 또는 알루미늄 도핑의 농도를 변화시킴으로써 달성될 수 있다.

Description

박막 반도체 물질들을 이용하는 박막 트랜지스터들 {THIN FILM TRANSISTORS USING THIN FILM SEMICONDUCTOR MATERIALS}
본 발명의 실시예들은 일반적으로, 산소, 질소, 그리고 아연, 갈륨, 카드뮴, 인듐 및 주석으로 이루어진 그룹으로부터 선택된 하나 또는 그 초과의 원소들을 포함한 반도체 물질들을 갖는 전계 효과 트랜지스터(field effect transistor; FET)들 및 박막 트랜지스터(TFT)들에 관한 것이다.
TFT 어레이들에 대한 현재 관심이 특히 높은데, 왜냐하면 이러한 디바이스들은 컴퓨터 및 텔레비전 평면 패널들에 종종 이용되는 종류의 액정 활성 매트릭스 디스플레이(LCD)들에 이용될 수 있기 때문이다. 또한, LCD들은 백 라이팅(back lighting)을 위한 발광 다이오드(LED)들을 포함할 수 있다. 추가로, 유기 발광 다이오드(OLED)들이 활성 매트릭스 디스플레이들을 위해 이용되었고, 이러한 OLED들은 디스플레이들의 활성도를 다루기 위한 TFT들을 요구한다.
비결정질 실리콘으로 만들어진 TFT들은 평면 패널 디스플레이 산업의 핵심 컴포넌트들이 되었다. 불행하게도 비결정질 실리콘은 낮은 이동성과 같은 자신의 한계들을 갖는다. OLED들에 요구되는 이동성은 비결정질 실리콘으로 얻을 수 있는 것보다 적어도 10배 더 높다. 비결정질 실리콘을 위한 증착 온도는 높을 수 있고, 이는 Vth 시프트를 야기할 수 있다. 높은 전류가 비결정질 실리콘에 필요할 수 있고, 이는 OLED들에서 안정성 이슈들을 이끌 수 있다. 다른 한편, 폴리실리콘은 비결정질 실리콘보다 높은 이동성을 갖는다. 폴리실리콘은 결정질이고, 이는 불균일한 증착을 이끈다. 비결정질 실리콘의 한계들 때문에, OLED 발전은 어려움을 겪어왔다.
최근에 투명한 TFT들이 생성되었고, 여기서 아연 산화물이 활성 채널층으로서 이용되었다. 아연 산화물은 유리 및 플라스틱과 같이 다양한 기판들 상에서 비교적 낮은 증착 온도들에서 결정질 물질로서 성장될 수 있는 화합물 반도체이다. 아연 산화물계 TFT들은 가시광에 노출시 강등(degrade)되지 않을 수 있다. 따라서, 실리콘계 TFT들에 대해 필요한 것 같은 쉴드층(shield layer)이 존재하지 않는다. 쉴드 층이 없는 채로, TFT는 투명하게 유지된다. 아연 산화물은 비결정질 실리콘보다 큰 이동성을 갖지만, 여전히 낮은 이동성을 갖는다.
따라서, 높은 이동성을 갖는 투명한 활성 채널들을 갖는 TFT들에 대한 필요성이 본 기술 분야에 존재한다.
본 발명은 일반적으로, 활성 채널로서 아연, 주석, 갈륨, 카드뮴 및 인듐으로 이루어진 그룹으로부터 선택된 하나 또는 그 초과의 원소, 그리고 산소, 질소를 포함한 반도체 물질을 갖는 TFT들을 포함한다. 반도체 물질은 바닥부 게이트 TFT들, 상부 게이트 TFT들, 및 다른 유형들의 TFT들에서 이용될 수 있다. TFT들은 채널 및 금속 전극들 둘 다를 생성하도록 에칭에 의해 패터닝될 수 있다. 이후, 소스-드레인 전극들은, 에칭 정지층으로서 반도체 물질을 이용하여 건식 에칭에 의해 정의될 수 있다. 활성층 캐리어 농도, 이동성 및 TFT의 다른 층들과의 인터페이스는 미리결정된 값들로 튜닝될 수 있다. 이러한 튜닝은, 질소 함유 가스 대 산소 함유 가스 유동 비율을 변화시키거나, 증착된 반도체 필름을 어닐링 및/또는 플라즈마 처리하거나, 또는 알루미늄 도핑의 농도를 변화시킴으로써 달성될 수 있다.
일 실시예에서, TFT가 개시된다. 트랜지스터는 아연, 인듐, 주석, 카드뮴, 갈륨 및 이들의 조합들로 이루어진 그룹으로부터 선택된 하나 또는 그 초과의 원소들과 산소, 질소를 포함한 반도체층을 포함한다. 다른 실시예에서, TFT 제작 방법이 개시된다. 상기 방법은 반도체층을 기판 위에 증착시키는 단계를 포함하고, 상기 반도체층은 아연, 인듐, 주석, 카드뮴, 갈륨 및 이들의 조합들로 이루어진 그룹으로부터 선택된 하나 또는 그 초과의 원소들과 산소, 질소를 포함한다.
다른 실시예에서, TFT 제작 방법이 개시된다. 상기 방법은 반도체층을 기판 위에 증착시키는 단계를 포함하고, 상기 반도체층은 채워진 s 및 d 오비탈들을 갖는 원소, 채워진 f 오비탈을 갖는 원소, 및 이들의 조합들로 이루어진 그룹으로부터 선택된 하나 또는 그 초과의 원소들과 산소, 질소를 포함한다. 또한, 상기 방법은 활성 채널층 위에 소스-드레인 전극층을 증착시키는 단계, 활성 채널을 생성하기 위해 소스-드레인 전극층 및 활성 채널층을 제 1 에칭하는 단계, 및 소스-드레인 전극들을 정의하기 위해 소스-드레인 전극층을 제 2 에칭하는 단계를 포함한다.
본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
도 1은 본 발명의 일 실시예에 따른 PVD 챔버의 개략적인 단면도이다.
도 2a-도 2e는 산소 가스 유동의 함수로서 아연 및 아연 산화물 피크들의 형성을 도시하는 필름들에 대한 XRD 그래프들이다.
도 3a-도 3f는 본 발명의 일 실시예에 따른 다양한 질소 가스 유량(flow rate)들에 따른 반도체 필름의 형성을 도시하기 위한 XRD 그래프들이다.
도 4a-도 4g는 본 발명의 일 실시예에 따른 바닥부 게이트 TFT를 형성하기 위한 프로세스 시퀀스를 도시한다.
도 5는 본 발명의 일 실시예에 따른 에칭 정지 TFT(etch stop TFT)의 개략적인 단면도이다.
도 6은 본 발명의 일 실시예에 따른 상부 게이트 TFT의 개략적인 단면도이다.
도 7은 본 발명의 일 실시예에 따른 활성-매트릭스 LCD의 개략도이다.
도 8은 본 발명의 일 실시예에 따른 활성-매트릭스 OLED의 개략도이다.
도 9a-도 9c는 다양한 활성 채널 길이들 및 폭들에 대한 Vth를 도시한다.
도 10a-도 10c는 공통의 길이 및 폭을 갖는 활성 채널들에 대한 Vth의 비교를 도시한다.
이해를 용이하게 하기 위해, 도면들에 대해 공통적인 동일한 엘리먼트들을 지칭하기 위해, 가능한 한 동일한 참조 부호들이 사용되었다. 일 실시예에서 개시된 엘리먼트들이 특별한 인용 없이 다른 실시예들에 대해 유리하게 이용될 수 있음이 고려된다.
본 발명은 일반적으로, 활성 채널로서 아연, 주석, 갈륨, 카드뮴 및 인듐으로 이루어진 그룹으로부터 선택된 하나 또는 그 초과의 원소들과 산소, 질소를 포함한 반도체 물질을 갖는 TFT들을 포함한다. 반도체 물질은 바닥부 게이트 TFT들, 상부 게이트 TFT들, 그리고 다른 유형들의 TFT들에서 이용될 수 있다. TFT들은 채널 및 금속 전극들 둘 다를 생성하도록 에칭에 의해 패터닝될 수 있다. 이후, 소스-드레인 전극들은, 에칭 정지층으로서 반도체 물질을 이용하는 건식 에칭에 의해 정의될 수 있다. 활성층 캐리어 농도, 이동성 그리고 TFT의 다른 층들과의 인터페이스는 미리결정된 값들로 튜닝될 수 있다. 튜닝은, 질소 함유 가스 대 산소 함유 가스 유동 비율을 변화시키거나, 증착된 반도체 필름을 어닐링 및/또는 플라즈마 처리하거나, 또는 알루미늄 도핑의 농도를 변화시킴으로써 달성될 수 있다.
질소, 산소 그리고 아연, 인듐, 갈륨, 카드뮴 및 주석으로부터 선택된 하나 또는 그 초과의 원소들을 포함한 반도체 필름은 반응성 스퍼터링에 의해 증착될 수 있다. 반응성 스퍼터링 방법은, 예시적으로 설명되고, 미국 캘리포니아 산타 클라라의 어플라이드 머티어리얼스사의 자회사인 AKT 아메리카사로부터 이용 가능한 4300 PVD 챔버와 같은, 대면적 기판들을 프로세싱하기 위한 PVD 챔버 내에서 실행될 수 있다. 그러나, 상기 방법에 따라 생산된 반도체 필름이 필름 구조 및 조성(composition)에 의해 결정될 수 있기 때문에, 반응성 스퍼터링 방법은, 롤-대-롤 프로세스 플랫폼(roll-to-roll process platform)들을 포함한 다른 제조업자들에 의해 생산된 그러한 시스템들과 대면적 둥근 기판들을 프로세싱하도록 구성된 그러한 시스템들을 포함한 다른 시스템 구성들 내에서 유틸리티를 가질 수 있음이 이해되어야 한다. 본 발명은 PVD에 의해 증착되는 것으로 아래에서 예시적으로 설명되지만, 화학 기상 증착(CVD), 원자층 증착(ALD), 또는 스핀-온 프로세스들을 포함한 다른 방법들이 본 발명의 필름들을 증착시키는데 이용될 수 있다는 것이 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 PVD 챔버(100)의 개략적인 단면도이다. 챔버(100)는 진공 펌프(114)에 의해 비워질 수 있다. 챔버(100) 내에서, 기판(102)은 타겟(104)에 대향하여 배치될 수 있다. 기판은 챔버(100) 내에서 서셉터(106) 상에 배치될 수 있다. 서셉터(106)는 액츄에이터(112)에 의해 화살표들 "A"에 의해 도시된 바와 같이 올라가고 내려올 수 있다. 서셉터(106)가 프로세싱 위치로 기판(102)을 올리도록 상승되고 그리고 낮춰질 수 있어, 기판(102)은 챔버(100)로부터 제거될 수 있다. 리프트 핀들(108)은 서셉터(106)가 낮춰진 위치에 있을 때 서셉터(106) 위로 기판(102)을 상승시킨다. 그라운딩 스트랩들(grounding straps; 110)은 프로세싱 동안 서셉터(106)를 접지시킬 수 있다. 서셉터(106)는 균일한 증착을 돕도록 프로세싱 동안 상승될 수 있다.
타겟(104)은 하나 또는 그 초과의 타겟들(104)을 포함할 수 있다. 일 실시예에서, 타겟(104)은 대면적 스퍼터링 타겟(104)을 포함할 수 있다. 다른 실시예에서, 타겟(104)은 다수의 타일(tile)들을 포함할 수 있다. 또 다른 실시예에서, 타겟(104)은 다수의 타겟 스트립들을 포함할 수 있다. 여전히 다른 실시예에서, 타겟(104)은 하나 또는 그 초과의 원통형 회전식 타겟들을 포함할 수 있다. 타겟(104)은 접합층(미도시)에 의해 후방 플레이트(116)에 접합될 수 있다. 하나 또는 그 초과의 마그네트론들(118)은 후방 플레이트(116) 뒤에 배치될 수 있다. 마그네트론들(118)은 선형 이동으로 또는 2차원 경로로 후방 플레이트(116)를 가로질러 스캔할 수 있다. 챔버의 벽들은 다크 스페이스 쉴드(dark space shield; 120) 및 챔버 쉴드(122)에 의해 증착으로부터 차폐될 수 있다.
기판(102)을 가로질러 균일한 스퍼터링 증착을 제공하는 것을 돕기 위해, 애노드(124)는 타겟(104)과 기판(102) 사이에 위치될 수 있다. 일 실시예에서, 애노드(124)는 아크 스프레잉(spraying)된 알루미늄으로 코팅된 비드 블래스트된 스테인리스강(bead blasted stainless steel)일 수 있다. 일 실시예에서, 애노드(124)의 일 단부는 브래킷(130)에 의해 챔버 벽에 장착될 수 있다. 애노드(124)가 타겟(104)에 반대인 전하를 제공하여, 대전된 이온들은 일반적으로 접지 전위에 있는 챔버 벽들에 대해서가 아니라 타겟(104)에 대해 끌어 당겨질 것이다. 타겟(104)과 기판(102) 사이에 애노드(124)를 제공함으로써, 플라즈마는 더욱 균일해질 수 있고, 이는 증착을 도울 수 있다. 박편(flaking)을 감소시키기 위해, 냉각 유체는 하나 또는 그 초과의 애노드들(124)을 통해 제공될 수 있다. 애노드들(124)의 팽창 및 수축의 양을 감소시킴으로써, 애노드들(124)로부터의 물질의 박편이 감소될 수 있다. 더 작은 기판들과 그에 따른 더 작은 프로세싱 챔버들을 위해, 챔버 벽들이 균일한 플라즈마 분포와 접지로의 경로를 제공하기에 충분할 수 있기 때문에 프로세싱 공간에 걸친 애노드들(124)은 필요하지 않을 수 있다.
반응성 스퍼터링을 위해, 반응성 가스를 챔버(100) 안으로 제공하는 것이 유리할 수 있다. 또한, 하나 또는 그 초과의 가스 유입 튜브들(126)이 타겟(104)과 기판(102) 사이에서 챔버(100)를 가로지르는 거리에 걸쳐 있을 수 있다. 더 작은 기판들과 그에 따른 더 작은 챔버들을 위해, 균등한 가스 분포가 종래의 가스 유입 수단을 통해 가능할 수 있기 때문에 프로세싱 공간에 걸친(spanning) 가스 유입 튜브들(126)은 필요하지 않을 수 있다. 가스 유입 튜브들(126)은 가스 패널(132)로부터 스퍼터링 가스들을 유입시킬 수 있다. 가스 유입 튜브들(126)은 하나 또는 그 초과의 커플링들(128)에 의해 애노드들(124)과 커플링될 수 있다. 커플링(128)은 열적으로 전도성인 물질로 만들어져, 가스 유입 튜브들(126)이 전도적으로 냉각되도록 할 수 있다. 부가하여, 커플링(128)은 또한 전기적으로 전도성일 수 있어, 가스 유입 튜브들(126)은 접지되고 애노드들로서 기능한다.
반응성 스퍼터링 프로세스는 스퍼터링 챔버 내에서 기판에 대향하여 금속 스퍼터링 타겟을 배치시키는 단계를 포함할 수 있다. 금속 스퍼터링 타겟은 아연, 갈륨, 인듐, 주석 및 카드뮴으로 이루어진 그룹으로부터 선택된 하나 또는 그 초과의 원소들을 실질적으로 포함할 수 있다. 일 실시예에서, 스퍼터링 타겟은 채워진 s 오비탈 및 채워진 d 오비탈을 갖는 하나 또는 그 초과의 원소들을 포함할 수 있다. 다른 실시예에서, 스퍼터링 타겟은 채워진 f 오비탈을 갖는 하나 또는 그 초과의 원소들을 포함할 수 있다. 다른 실시예에서, 스퍼터링 타겟은 하나 또는 그 초과의 2가 원소들을 포함할 수 있다. 다른 실시예에서, 스퍼터링 타겟은 하나 또는 그 초과의 3가 원소들을 포함할 수 있다. 여전히 다른 실시예에서, 스퍼터링 타겟은 하나 또는 그 초과의 4가 원소들을 포함할 수 있다.
또한, 스퍼터링 타겟은 도펀트를 포함할 수 있다. 이용될 수 있는 적절한 도펀트들은 Al, Sn, Ga, Ca, Si, Ti, Cu, Ge, In, Ni, Mn, Cr, V, Mg, SixNy, AlxOy 및 SiC를 포함한다. 일 실시예에서, 도펀트는 알루미늄을 포함한다. 다른 실시예에서, 도펀트는 주석을 포함한다. 다른 한편, 기판은 플라스틱, 페이퍼, 폴리머, 유리, 스테인리스강, 및 이들의 조합들을 포함할 수 있다. 기판이 플라스틱일 때, 반응성 스퍼터링은 약 180℃ 미만의 온도들에서 일어날 수 있다. 증착될 수 있는 반도체 필름들의 예들은 ZnOxNy:Al, ZnOxNy:Sn, SnOxNy:Al, InOxNy:Al, InOxNy:Sn, CdOxNy:Al, CdOxNy:Sn, GaOxNy:Al, GaOxNy:Sn, ZnSnOxNy:Al, ZnInOxNy:Al, ZnInOxNy:Sn, ZnCdOxNy:Al, ZnCdOxNy:Sn, ZnGaOxNy:Al, ZnGaOxNy:Sn, SnInOxNy:Al, SnCdOxNy:Al, SnGaOxNy:Al, InCdOxNy:Al, InCdOxNy:Sn, InGaOxNy:Al, InGaOxNy:Sn, CdGaOxNy:Al, CdGaOxNy:Sn, ZnSnInOxNy:Al, ZnSnCdOxNy:Al, ZnSnGaOxNy:Al, ZnInCdOxNy:Al, ZnInCdOxNy:Sn, ZnInGaOxNy:Al, ZnInGaOxNy:Sn, ZnCdGaOxNy:Al, ZnCdGaOxNy:Sn, SnInCdOxNy:Al, SnInGaOxNy:Al, SnCdGaOxNy:Al, InCdGaOxNy:Al, InCdGaOxNy:Sn, ZnSnInCdOxNy:Al, ZnSnInGaOxNy:Al, ZnInCdGaOxNy:Al, ZnInCdGaOxNy:Sn, 및 SnInCdGaOxNy:Al을 포함한다.
스퍼터링 프로세스 동안, 아르곤, 질소 함유 가스, 및 산소 함유 가스는 금속 타겟을 반응성 스퍼터링하기 위해 챔버로 제공될 수 있다. B2H6, CO2, CO, CH4 및 이들의 조합들과 같은 추가적인 첨가제들이 또한 스퍼터링 동안 챔버로 제공될 수 있다. 일 실시예에서, 질소 함유 가스는 N2를 포함한다. 다른 실시예에서, 질소 함유 가스는 N2O, NH3 또는 이들의 조합들을 포함한다. 일 실시예에서, 산소 함유 가스는 O2를 포함한다. 다른 실시예에서, 산소 함유 가스는 N2O를 포함한다. 질소 함유 가스의 질소와 산소 함유 가스의 산소는 스퍼터링 타겟으로부터의 금속과 반응하여, 기판 상에 금속, 산소, 질소 및 선택적으로 도펀트를 포함하는 반도체 물질이 형성된다. 일 실시예에서, 질소 함유 가스 및 산소 함유 가스는 별개의 가스들이다. 다른 실시예에서, 질소 함유 가스 및 산소 함유 가스는 동일한 가스를 포함한다.
증착된 필름은 반도체 필름이다. 증착될 수 있는 반도체 필름들의 예들은 ZnOxNy, SnOxNy, InOxNy, CdOxNy, GaOxNy, ZnSnOxNy, ZnInOxNy, ZnCdOxNy, ZnGaOxNy, SnInOxNy, SnCdOxNy, SnGaOxNy, InCdOxNy, InGaOxNy, CdGaOxNy, ZnSnInOxNy, ZnSnCdOxNy, ZnSnGaOxNy, ZnInCdOxNy, ZnInGaOxNy, ZnCdGaOxNy, SnInCdOxNy, SnInGaOxNy, SnCdGaOxNy, InCdGaOxNy, ZnSnInCdOxNy, ZnSnInGaOxNy, ZnInCdGaOxNy 및 SnInCdGaOxNy를 포함한다. 전술된 반도체 필름들 각각은 도펀트에 의해 도핑될 수 있다.
반도체 필름은 산질화물(oxynitride) 화합물을 포함할 수 있다. 일 실시예에서, 반도체 필름은 금속 산질화물 화합물뿐만 아니라 금속 질화물 화합물 둘 다를 포함한다. 다른 실시예에서, 반도체 필름은 금속 산질화물 화합물, 금속 질화물 화합물, 그리고 금속 산화물 화합물을 포함할 수 있다. 여전히 다른 실시예에서, 반도체 필름은 금속 산질화물 화합물 및 금속 산화물 화합물을 포함할 수 있다. 다른 실시예에서, 반도체 필름은 금속 질화물 화합물 및 금속 산화물 화합물을 포함할 수 있다.
질소 함유 가스 대 산소 함유 가스의 비율은 반도체 필름의 비저항, 캐리어 농도 및 이동성에 영향을 미칠 수 있다. 표 1은 아르곤 및 질소 가스의 분위기에서 스퍼터된 주석 타겟에 대한 캐리어 농도, 비저항, 이동성에 대한 질소 유량의 영향을 나타낸다. 일반적으로, 표 1은 질소 유량이 증가할 때 이동성이 또한 증가하는 것을 나타낸다. 아르곤 및 산소 유량들은 동일하게 유지될 수 있다. 표 1에서, 아르곤 유량은 60sccm이고 산소 유량은 5sccm이다. 또한, 더 높은 기판 온도는 이동성의 증가를 제공한다. 캐리어 농도는 이동성과 약하게 관련된다. 증착된 필름은 전자 캐리어로서 기능할 수 있는 n-형 반도체 물질이고, 따라서 캐리어 농도는 음의 숫자로서 표시된다.
표 1
Figure 112015044411936-pat00001

또한, 산소 함유 가스는 반도체 필름의 이동성, 캐리어 농도, 그리고 비저항에 영향을 미친다. 표 2는 아르곤, 질소 가스 그리고 산소 가스의 분위기에서 스퍼터된 주석 타겟에 대한 이동성, 비저항 및 캐리어 농도에 대한 산소 유량의 영향을 나타낸다. 아르곤 유량은 일정하게 유지될 수 있다. 표 2에서, 아르곤 유량은 60sccm이다. 일반적으로 표 2는 높은 질소 가스 대 산소 가스 비율들에 대해 이동성이 비결정질 실리콘에 대한 이동성보다 높을 수 있음을 나타낸다. 부가하여, 질소 대 산소의 비율이 높아질수록, 캐리어 농도는 낮아진다. 200sccm의 질소 유량에서, 이동성은 산소 유량이 증가함에 따라 증가하지만, 이후 더 높은 산소 유량들에서 감소된다. 일 실시예에서, 이동성은 150℃의 온도에서 약 4cm2/V-s 내지 약 10cm2/V-s일 수 있다. 이동성의 증가는 캐리어 농도와 관련되지 않는다. 따라서, 이동성 향상은 캐리어의 더 적은 스캐터링의 결과일 수 있다. 이동성은, 질소 첨가제들이 이용되지 않는다면, 매우 낮을 수 있다. 이러한 시나리오에서, 캐리어 농도는 산소 가스 유동이 증가함에 따라 크게 떨어진다. 주석 타겟에 대한 기판 온도가 높을수록, 이동성은 더 뛰어나다. 일 실시예에서, 압력은 약 5mTorr 내지 약 20mTorr일 수 있다.
표 2
Figure 112015044411936-pat00002

또한, 도펀트의 양은 증착된 필름의 이동성에 영향을 미칠 수 있다. 그러나, 이동성은, 타겟이 도핑되든지 또는 아니든지, 질소 가스 유동의 증가와 함께 일반적으로 여전히 증가할 것이다. 표 3은 이동성, 캐리어 농도, 및 비저항에 대한 도펀트의 영향을 도시한다. 도펀트는 중량 퍼센트로 나타난다. 아르곤 유량은 각각의 증착된 필름에 대해 동일할 수 있다. 표 3에서, 아르곤 유량은 120sccm이다. 도펀트를 이용할 때의 캐리어 농도는 도펀트가 이용되지 않는 경우의 시나리오에서보다 낮을 수 있다. 따라서, 도펀트는 캐리어 농도를 튜닝하는데 이용될 수 있다.
표 3
Figure 112015044411936-pat00003

표 4는 반도체 필름의 이동성, 캐리어 농도, 및 비저항에 대한 산소 가스 유동의 영향을 개시한다. 일반적으로, 고정된 질소 가스 유동 하에서, 필름의 이동성은 산소 유동이 증가함에 따라 증가할 것이지만 산소 유량의 추가적인 증가에 따라 떨어질 것이다. 아르곤 유량은 각각의 증착된 필름에 대해 동일할 수 있다. 표 4에서, 아르곤 유량은 120sccm이다. 일 실시예에서, 필름의 이동성은 일단 질소 함유 가스 대 산소 함유 가스의 비율이 약 10:1 미만이 되면 감소할 것이다. 이동성의 증가는 산소 유량이 증가함에 따른 캐리어 농도의 증가와 관계가 없다. 도펀트가 이용될 때, 이동성 및 캐리어 농도는 낮아질 수 있다. 따라서, 캐리어 농도 및 이동성은 존재하는 도펀트의 양에 따라 튜닝될 수 있다.
표 4
Figure 112015044411936-pat00004

표 5는 반도체 필름의 이동성, 캐리어 농도 및 비저항에 대해 가해진 전력 밀도의 영향을 도시한다. 일반적으로, 전력 밀도는 이동성에 크게 영향을 미치지 않지만, 전력 밀도가 높을수록, 캐리어 농도 및 비저항이 높아진다. 일 실시예에서, 스퍼터링 타겟에 가해진 전력 밀도는 약 0.3W/cm2 내지 약 1.0W/cm2일 수 있다.
표 5
Figure 112015044411936-pat00005

표 6은 반도체 필름을 증착할 때 산소 함유 가스로서 N2O를 이용하는 효과들을 도시한다. N2O 가스는, 반도체 필름의 이동성을 증가시키고 합리적으로 낮은 캐리어 농도를 만들 때 산소 함유 가스로서 효과적이다.
표 6
Figure 112015044411936-pat00006

표 7은 주석, 산소 및 질소를 포함한 반도체 필름에 대한 화학적 분석을 도시하고, 그리고 X-선 광전자 분광기(X-ray photoelectron spectroscopy; XPS)를 이용하여 필름에 대한 산소 함유 가스의 영향을 도시한다. 필름 1은, 400W의 DC 바이어스가 스퍼터링 타겟에 가해진 360초 동안 주석 타겟을 스퍼터링함으로써 증착되었다. 아르곤은 60sccm의 유량으로 프로세싱 챔버로 유입되었고, 질소는 200sccm의 유량으로 유입되었으며, 그리고 산소는 5sccm의 유량으로 유입되었다. 증착은 250℃의 온도에서 일어났다. 필름 1의 탄소 함유량은 22.5 원자 퍼센트(atomic percent)였고, 질소 함유량은 19.4 원자 퍼센트였으며, 산소 함유량은 29.4 원자 퍼센트였고, 플루오린 함유량은 0.7 원자 퍼센트였으며, 그리고 주석 함유량은 28.1 원자 퍼센트였다. 전부는 아니지만 대부분의 탄소는 우발적 탄소(adventitious carbon)로부터 발생할 수 있다(즉, 탄소 화합물들은 대기에 노출된 임의의 샘플의 표면으로 흡수되었다). 필름 2는, 400W의 DC 바이어스가 스퍼터링 타겟에 가해진 360초 동안 주석 타겟을 스퍼터링함으로써 증착되었다. 아르곤은 프로세싱 챔버로 60sccm의 유량으로 유입되었고, 질소는 200sccm의 유량으로 유입되었으며, 그리고 산소는 20sccm의 유량으로 유입되었다. 증착은 250℃의 온도에서 일어났다. 필름 2는 17.3 원자 퍼센트의 탄소 함유량, 4.5 원자 퍼센트의 질소 함유량, 49.9 원자 퍼센트의 산소 함유량, 0.6 원자 퍼센트의 플루오린 함유량, 그리고 27.7 원자 퍼센트의 주석 함유량을 가졌다. 전부는 아니지만 대부분의 탄소는 우발적 탄소로부터 발생할 수 있다(즉, 탄소 화합물들은 대기에 노출된 임의의 샘플의 표면으로 흡수되었다). 표 7에서 도시된 바와 같이, 산소 유량(및 그에 따른 산소 대 질소의 비율)이 증가함에 따라, 산질화물 함유량이 증가할 뿐만 아니라, 주석 산화물 함유량이 증가한다. 그러나, 주석 질화물 함유량 및 실리콘 산질화물 함유량은 감소된다. 표 7에서, R은 산소 또는 질소와 같다.
표 7
Figure 112015044411936-pat00007

표 8은 스퍼터링에 의해 증착된 다수의 반도체 필름들에 대한 결과들을 도시한다. 반도체 필름들은 아연, 주석, 산소 및 질소로 이루어졌다. 반도체 필름들은 70 원자 퍼센트의 아연 함유량과 30 원자 퍼센트의 주석 함유량을 갖는 스퍼터링 타겟으로부터 스퍼터 증착되었다. 증착은 스퍼터링 타겟에 가해진 400W의 전력으로 250℃의 온도에서 일어났다. 증착은, 20sccm의 산소 유량 및 60sccm의 아르곤 유량 하에서 360초 동안 일어났다. 데이터는, 질소 유량(및 그에 따른 질소 가스 대 산소 가스의 비율)이 증가함에 따라 반도체 필름의 이동성이 증가하는 것을 도시한다.
표 8
Figure 112015044411936-pat00008

아연, 산소, 및 질소 화합물들
아연, 산소 및 질소를 포함한 반도체 필름을 형성하기 위한 바람직한 산소 유량을 결정하기 위하여, 아연 산화물을 형성하기 위해 아연을 완전히 산화시키기에 산소의 양이 충분하지 않도록, 산소의 양이 선택될 수 있다. 공급된 산소 함유 가스의 양이 너무 많다면, 필름은 과하게 산화될 수 있기 때문에 필름의 이동성이 충분하지 않을 수 있다. 아연의 산화량은 투과율에 영향을 미칠 수 있다. 예를 들면, 완전히 산화된 아연은 약 80퍼센트를 넘는 투과율을 가질 수 있다. 바람직한 산소 유동을 결정하는 하나의 방식은 질소 가스를 이용하지 않으면서 아르곤 및 산소 가스들을 이용하여 반응성 스퍼터링 프로세스를 실행하는 것이다. 실험들은 상이한 산소 유량들에서 수행될 수 있고, 가시광 파장(visible wavelength)에서의 광학적 투과율이 측정될 수 있다. 바람직한 산소 유동은 필름이 달성될 수 있는 최대 투명도를 가지기 직전일 수 있다. 표 9는 다양한 산소 유량들에서 반응적으로 스퍼터 증착된 아연 산화물에 대한 광학적 투과율을 도시한다. 일 실시예에서, 최대 바람직한 투과율은 80퍼센트일 수 있다. 다른 실시예들에서, 유리 흡수 또는 광 간섭이 포함된다면 최대 투과율은 80퍼센트가 아닐 수 있다. 상이한 DC 타겟 전력, 상이한 기판 온도 또는 심지어 N2O와 같은 상이한 산소 함유 가스들을 이용할 때 실험들은 유용할 수 있다.
표 9
Figure 112015044411936-pat00009

바람직한 산소 가스 유동을 결정하기 위한 다른 방법은, 상기에서 논의된 바와 같이 적은 양의 질소를 제공하거나 또는 어떠한 질소도 제공하지 않는 조건 하에서 아연 산화물을 형성하기 위해 반응성 스퍼터링을 수행하고 그리고 이후 시이트 저항(sheet resistance)을 측정하는 것이다. 약 100 ohm/sq 내지 1.0x107 ohm/sq의 시이트 저항을 만드는 산소 유량이 바람직한 산소 유량일 수 있다.
바람직한 산소 유량을 결정하기 위한 또 다른 방식은 XRD 필름 구조 측정을 취하는 것이다. 도 2a-도 2e는 산소 가스 유동의 함수로서 아연 및 아연 산화물 피크들의 형성을 도시하는, 필름들에 대한 XRD 그래프들이다. 도 2a-도 2e에서 도시된 필름들 각각은 다양한 산소 유량들과 1,000W 그리고 600sccm/m3의 아르곤 유량에서 증착되었다.
도 2a는 스퍼터링 동안 어떠한 산소 가스도 제공되지 않을 때 형성된 필름의 XRD 그래프를 도시한다. 다양한 강도들을 갖는 여러 아연 피크들이 만들어졌다. 아연 (002) 피크가 약 625 카운트(counts)의 강도로 약 35.5와 37 사이의 2세타(theta)(즉, 회절계의 검출기와 입사 x-선 사이의 각도)에 대해 도시된다. 아연 (100) 피크는 약 450 카운트의 강도로 약 38과 40 사이에 도시된다. 아연 (101) 피크는 약 1050 카운트의 강도로 약 42.5와 44 사이에 도시된다. 아연 (102) 피크는 약 325 카운트의 강도로 약 53과 55 사이에 도시된다. 아연 (103) 피크는 약 300의 강도로 약 69.5와 70 사이에 도시된다. 아연 (110) 피크는 약 275 카운트의 강도로 약 70과 71 사이에 도시된다. 아연 (002) : 아연 (100) : 아연 (101) : 아연 (102): 아연 (103) : 아연 (110)에 대한 피크 높이들의 비율은 약 2.27:1.64:3.82:1.182:1.091:1이다. 모든 피크들은 위상 식별을 위해 회절 데이터를 위한 국제 센터(International Center for Diffraction Data; ICDD) PDF2 데이터베이스(rev.2004)를 이용하여 마킹되었다.
산소 가스가 50sccm/m3의 유량으로 제공될 때, 아연 피크들은 도 2b에서 도시된 바와 같이 강도가 감소된다. 아연 (002) 피크는 약 500 카운트로 감소된다. 아연 (100) 피크는 약 375 카운트로 감소된다. 아연 (101) 피크는 약 750 카운트로 감소된다. 아연 (102) 피크는 약 250 카운트로 감소된다. 아연 (110) 피크는 약 225 카운트로 감소되고, 아연 (103) 피크는 존재하지 않는다. 아연 (002) : 아연 (100) : 아연 (101) : 아연 (102) : 아연 (110)에 대한 피크 높이들의 비율은 약 2.22:1.67:3.33:1.11:1이다.
도 2c에서 도시된 바와 같이, 산소 가스가 100sccm/m3의 유량으로 제공될 때, 약 375 카운트로 감소된 아연 (101) 피크를 제외하고, 아연 피크들 전부가 사라진다. 도 2d에서 도시된 바와 같이, 산소 가스가 150sccm/m3으로 제공될 때, 아연 피크들이 완전히 사라지지만, 아연 산화물 (002) 피크는 약 950 카운트의 강도로 약 33.5와 35 사이에 나타난다. 도 2e에서 도시된 바와 같이, 산소 유량이 200sccm/m3으로 증가될 때, 아연 산화물 (002) 피크는 약 1,000 카운트로 강도가 증가한다.
XRD 데이터에 따른, 공급된 산소의 양은 약 150sccm/m3 미만이어야 하는데, 왜냐하면 150sccm/m3에서 강한 아연 산화물 피크가 나타나기 때문이다. 산소의 유량이 챔버 크기에 비례한다는 것이 이해될 것이다. 따라서, 챔버의 크기가 증가함에 따라, 산소 유량이 또한 증가할 수 있다. 유사하게, 챔버의 크기가 감소됨에 따라, 산소 유량이 감소할 수 있다.
바람직한 질소 유량을 결정하기 위해, XRD 필름 구조 측정들이 취해질 수 있다. 도 3a-도 3f는 본 발명의 일 실시예에 따라 다양한 질소 가스 유량들에 따라 반도체 필름의 형성을 도시하기 위한 XRD 그래프들이다. 도 3a-도 3f에서 도시된 필름들 각각은 600sccm/m3의 아르곤 유량, 2,000W, 100sccm/m3의 산소 유량, 그리고 다양한 질소 유량들에서 증착되었다.
도 3a는 질소가 없는 채로 증착된 필름의 XRD 그래프를 도시한다. 그래프는 약 575 카운트의 강도를 갖는 아연 산화물 (101) 및 아연 (002)의 약 35와 약 37 사이의 피크, 약 380 카운트의 강도를 갖는 아연 (100)의 약 38과 40 사이의 피크, 및 약 700 카운트의 강도를 갖는 아연 (101)의 약 42.5와 44 사이의 피크를 포함한 여러 강한 피크들을 나타낸다. 약 390 카운트의 강도를 갖는 약 35.5와 37 사이의 아연 산화물 (002), 약 275 카운트의 강도를 갖는 약 53과 55 사이의 아연 (102), 약 225 카운트의 강도를 갖는 약 69.5와 70 사이의 아연 (103)의 더 작은 피크들, 그리고 약 225 카운트의 강도를 갖는 약 70과 71 사이의 아연 (110)의 피크가 또한 존재한다. 아연 산화물 (101) : 아연 (002) : 아연 (100) : 아연 (101) : 아연 산화물 (002) : 아연 (102) : 아연 (103) : 아연 (110)에 대한 피크 높이들의 비율은 약 2.55:2.55:1.24:3.11:1.73:1.22:1:1이다.
도 3b에서 도시된 바와 같이, 질소가 300sccm/m3의 유량에서 반응성 스퍼터링 동안 제공될 때, 아연 및 아연 산화물 피크들은 아연 산화물이 더 이상 존재하지 않을 수 있는 포인트로 크게 감소되었다. 도 3c에서 도시된 바와 같이, 질소 유량이 500sccm/m3으로 증가될 때, 아연 및 아연 산화물 피크들 전부는 감소되었고 필름은 비결정질 구조를 갖는다.
도 3d에 도시된 바와 같이, 질소 유량이 1,000sccm/m3으로 증가될 때, 두 개의 새로운 피크들이 나타난다. Zn3N2 (222)의 제 1 피크는 약 2050 카운트의 강도로 약 31과 33 사이에 형성되었다. Zn3N2 (411)의 제 2 피크는 약 1850 카운트의 강도로 약 35와 42 사이에 형성되었다. Zn3N2 (222): Zn3N2 (411)에 대한 피크 높이들의 비율은 약 1.11:1이다. 도 3e에서 도시된 바와 같이, 질소 가스 유량이 1,250sccm/m3으로 증가될 때, Zn3N2 (222) 피크는 약 2500 카운트로 증강되고, Zn3N2 (411) 피크는 약 2600 카운트로 증강된다. Zn3N2 (222) : Zn3N2 (411)에 대한 피크 높이들의 비율은 약 0.96:1이다. 도 3f에서 도시된 바와 같이, 질소 유량이 2,500sccm/m3으로 증가될 때, Zn3N2 (222) 피크 및 Zn3N2 (411) 피크는 각각 약 2350 및 2050으로 약화되지만, Zn3N2 (400)의 새로운 피크가 약 1700 카운트의 강도로 약 36과 37.5 사이에서 전개된다. Zn3N2 (222): Zn3N2 (411): Zn3N2 (400)에 대한 피크 높이들의 비율은 약 1.38:1.21:1이다.
XRD 데이터에 따른, 공급된 질소의 양은 약 300sccm/m3보다 커야 하는데, 왜냐하면 300sccm/m3에서, 본질적으로 어떤 아연 산화물도 필름에 존재하지 않도록 아연 산화물 피크들이 크게 감소하기 때문이다. 질소의 유량이 챔버 크기에 비례한다는 것이 이해될 것이다. 따라서, 챔버의 크기가 증가함에 따라, 질소 유량이 또한 증가할 수 있다. 유사하게, 챔버의 크기가 감소됨에 따라, 질소 유량이 감소될 수 있다.
따라서, 상기로부터의 산소 유량들 및 상기로부터의 질소 유량들을 조합하면, 본 명세서에서 논의된 새로운 반도체 필름이 약 2:1보다 큰 질소 대 산소 유량 비율 하에서 증착될 수 있다. 일 실시예에서, 질소 대 산소의 유동 비율은 10:1 내지 약 50:1일 수 있다. 여전히 다른 실시예에서, 질소 대 산소의 유동 비율은 20:1일 수 있다.
상기에서 논의된 바와 같이, 반도체 물질을 만들기 위해, 질소 함유 가스의 유량은 산소 함유 가스의 유량보다 훨씬 클 수 있다. 증착된 반도체 물질은 비결정질 실리콘보다 큰 이동성을 가질 수 있다. 표 10은 본 발명의 일 실시예에 따라 질소 가스 유량의 함수로서 이동성을 도시한다.
표 10
Figure 112015044411936-pat00010

0sccm 산소의 조건들 하에서 증착된 필름들은 질소 가스의 모든 유량들에 대해 5cm2/V-s보다 작은 이동성을 가졌다. 25sccm/m3 산소의 조건들 하에서 증착된 필름들은 1,500sccm/m3의 질소 유량에 대해서는 약 8cm2/V-s의 이동성을 가졌고, 2,500sccm/m3의 질소 유량에 대해서는 약 15cm2/V-s의 이동성을 가졌다. 200sccm/m3 산소의 조건들 하에서 증착된 필름들은 1,500sccm/m3의 질소 유량에 대해 약 1cm2/V-s의 이동성을 가졌고, 2,500sccm/m3의 질소 유량에 대해서는 약 10cm2/V-s의 이동성을 가졌다. 250sccm/m3 산소의 조건들 하에서 증착된 필름들은 500sccm/m3의 질소 유량에 대해 약 5cm2/V-s의 이동성을 갖고, 1,500sccm/m3의 질소 유량에 대해서는 약 2cm2/V-s의 이동성을 갖고, 2,500sccm/m3의 질소 유량에 대해서는 약 12cm2/V-s의 이동성을 갖는다.
50sccm/m3 내지 150sccm/m3의 산소 유량으로 증착된 필름들에 대해, 필름들의 이동성은, 25sccm/m3 및 그 미만의 산소 유량들에서 증착된 필름들과 200sccm/m3 및 그 초과의 산소 유량들에서 증착된 필름들을 넘어 크게 증가되었다. 부가하여, 50sccm/m3 내지 150sccm/m3의 산소 유량으로 증착된 필름들은 비결정질 실리콘보다 훨씬 큰 이동성들을 갖는다. 1,000sccm/m3 내지 2,500sccm/m3의 질소 유량들에서, 대부분의 경우들에서 필름들의 이동성은 22cm2/V-s보다 높았다. 약 1cm2/V-s의 이동성을 갖는 비결정질 실리콘과 비교할 때, 아연, 산소 및 질소를 포함한 반도체 필름들은 이동성에 있어서 상당한 향상을 갖는다. 따라서, 약 10:1 내지 약 50:1의 질소 대 산소 가스 유동 비율들은 폴리실리콘의 이동성의 2배 그리고 비결정질 실리콘의 이동성의 20배보다 큰 이동성을 갖는 반도체 필름들을 만들 수 있다. 상기 표는 질소 가스 및 산소 가스의 특정 유량들을 도시하지만, 산소 가스 및 질소 가스의 유량들이 챔버 크기에 비례하고 따라서 상이한 챔버 크기들을 고려하도록 스케일링 가능하다는 것이 이해될 것이다.
표 11은 본 발명의 일 실시예에 따른 질소 가스 유량의 함수로서 시이트 저항, 캐리어 농도 및 비저항을 도시한다. 약 10:1 내지 약 50:1의 질소 가스 대 산소 가스의 유동 비율들에 대해, 아연, 산소 및 질소를 포함한 반도체층의 시이트 저항은 약 100ohm/sq 내지 약 10,000ohm/sq일 수 있다. 질소 유량 및 산소 유량 둘 다의 증가로, 전자 캐리어 농도는 낮아진다. 결과적으로, 비저항이 증가한다.
표 11
Figure 112015044411936-pat00011

또한, 어닐링은 아연, 산소 및 질소를 포함한 반도체 필름의 이동성을 상당히 증가시킬 수 있다. 표 12는 본 발명의 일 실시예에 따라 어닐링 이후 질소 가스 유량의 함수로서 이동성을 도시한다. 어닐링 이후, 이동성은 50cm2/V-s보다 클 수 있다. 일 실시예에서, 이동성은 어닐링에 의해 90cm2/V-s보다 크게 증가될 수 있다. 어닐링은 약 400℃의 온도에서 질소 분위기에서 약 5분 동안 일어날 수 있다.
표 12
Figure 112015044411936-pat00012

또한, 도펀트의 양은 아연, 질소 및 산소를 포함한 반도체 필름의 이동성에 영향을 미칠 수 있다. 표 13 및 표 14는, 알루미늄으로 도핑된 아연 스퍼터링 타겟을 반응적으로 스퍼터링할 때 다양한 질소 및 산소 유량들에 대한 이동성, 시이트 저항, 캐리어 농도 및 비저항을 도시한다. 따라서, 스퍼터링 타겟에서의 도펀트의 양은, 미리결정된 이동성, 시이트 저항, 캐리어 농도 및 비저항이 달성됨을 보장하도록 튜닝될 수 있다.
표 13
Figure 112015044411936-pat00013

표 14
Figure 112015044411936-pat00014

또한, 서셉터의 온도는 반도체 필름의 이동성에 영향을 미칠 수 있다. 표 15는 30℃, 50℃ 및 95℃의 온도들에서 아연 스퍼터링 타겟을 스퍼터링할 때 다양한 질소 유량들에 대한 이동성, 시이트 저항, 캐리어 농도 및 비저항을 도시한다. 표 15로부터 볼 수 있는 바와 같이, 반응성 스퍼터링은, 상온에 접근하는 온도들을 포함하여 400℃보다 상당히 아래의 온도들에서 비결정질 실리콘 및 폴리실리콘보다 높은 이동성을 갖는 반도체 필름을 효과적으로 형성할 수 있다. 따라서, 심지어 어닐링 없이, 반도체 필름은 비결정질 실리콘보다 높은 이동성을 가질 수 있다.
표 15
Figure 112015044411936-pat00015

전력이 특정 값들로서 본 명세서에서 설명될 수 있지만, 스퍼터링 타겟에 인가된 전력은 타겟의 면적에 비례한다는 것이 이해될 것이다. 따라서, 약 10W/cm2 내지 약 100W/cm2의 전력 값들이 일반적으로 바람직한 결과들을 달성할 것이다. 표 16은 1,500sccm/m3 내지 2,500sccm/m3의 질소 가스 유동들에 대한 이동성, 캐리어 농도 및 비저항에 대한, 인가된 DC 전력의 영향을 도시한다. 약 1,000W 내지 2,000W의 전력 레벨들은 비결정질 실리콘보다 상당히 더 높은 이동성을 갖는 반도체 필름들을 만든다.
표 16
Figure 112015044411936-pat00016

상기 논의된 증착 기술들에 따라 증착된 필름은 ZnNxOy와 같은 아연, 질소 및 산소를 갖는 3원소계(ternary) 화합물 반도체 물질을 포함할 수 있다. 일 실시예에서, 3원소계 화합물 반도체 물질은 ZnNxOy:Al과 같이 도핑될 수 있다. 3원소계 반도체 화합물은, 높은 전자 캐리어 밀도 및 높은 전자 이동성을 갖는 아연 산화물과 반대로 상온에서 증착될 때 낮은 전자 캐리어 밀도 및 높은 이동성을 가질 수 있다. 일 실시예에서, 3원소계 화합물은 30cm2/V-cm보다 높은 이동성과 1.0e+19 #/cc보다 낮은 전자 캐리어 밀도를 갖는다. 필름이 약 400℃에서 어닐링될 때, 필름의 결정학적 방향 및 조성을 변경시키지 않고서, 이동성은 100cm2/V-cm보다 크게 증가될 수 있고, 전자 캐리어 밀도는 1.0e+18 #/cc보다 낮을 수 있다. 심지어 필름이 비결정질 화합물 또는 낮은 방향성(poorly oriented) 결정학적 화합물일 때에도, 높은 이동성 및 낮은 전자 밀도가 3원소계 화합물에 대해 얻어질 수 있다.
또한, 3원소계 화합물의 광학적 밴드갭은, 아연 산화물과 비교할 때, 향상될 수 있다. 아연 산화물은 통상적으로 약 3.2eV의 밴드갭을 갖는다. 다른 한편, 아연, 질소 및 산소를 포함한 3원소계 화합물은 약 3.1eV 내지 약 1.2eV의 밴드갭을 가질 수 있다. 밴드갭은, 질소 대 산소 유동 비율, 전력 밀도, 압력, 어닐링 및 증착 온도와 같은 증착 파라미터들을 변경시킴으로써 조정될 수 있다. 더 낮은 밴드갭 때문에, 3원소계 화합물은 광전자 디바이스들 및 다른 전자 디바이스들에 유용할 수 있다. 600℃와 같은 매우 높은 프로세싱 온도들에서, 3원소계 필름은 p-형 또는 n-형 반도체 물질로 변환될 수 있다. 어닐링 또는 플라즈마 처리는, 화합물 구조 및 화학적 조성을 근본적으로 변경시키지 않고서, 미세 튜닝될 수 있다. 미세 튜닝은, 화합물의 특성들이, 화합물이 이용될 수 있는 디바이스들의 성능 요구사항들을 충족시키도록 맞춰지는 것을 허용한다.
3원소계 화합물은 TFT 디바이스에서 투명한 반도체층으로서, 광전자 디바이스 또는 태양전지 패널에서 화합물층으로서, 또는 센서 디바이스에서 화합물층으로서 유용할 수 있다. 도 4a-도 4g는 본 발명의 일 실시예에 따른 바닥부 게이트 TFT(400)를 형성하기 위한 프로세스 시퀀스를 도시한다. TFT는 기판(402)을 포함할 수 있다. 일 실시예에서, 기판(402)은 유리를 포함할 수 있다. 다른 실시예에서, 기판(402)은 폴리머를 포함할 수 있다. 다른 실시예에서, 기판은 플라스틱을 포함할 수 있다. 여전히 다른 실시예에서, 기판은 금속을 포함할 수 있다.
기판 위에, 게이트 전극(404)이 형성될 수 있다. 게이트 전극(404)은, TFT 내에서 전하 캐리어(charge carrier)들의 이동을 제어하는 전기적 전도층을 포함할 수 있다. 게이트 전극(404)은 알루미늄, 텅스텐, 크롬, 탄탈륨 또는 이들의 조합들과 같은 금속을 포함할 수 있다. 게이트 전극(404)은 스퍼터링, 리소그래피 및 에칭을 포함한 종래의 증착 기술들을 이용하여 형성될 수 있다. 게이트 전극(404) 위에, 게이트 유전체층(gate dielectric layer; 406)이 증착될 수 있다. 게이트 유전체층(406)은 실리콘 이산화물, 실리콘 산질화물, 실리콘 질화물 또는 이들의 조합들을 포함할 수 있다. 게이트 유전체층(406)은 플라즈마 향상 화학 기상 증착(PECVD)을 포함한 잘 알려진 증착 기술들에 의해 증착될 수 있다.
도 4b에서 도시된 바와 같이, 게이트 유전체층(406) 위에, 활성 채널(408)(즉, 반도체층)이 형성될 수 있다. 일 실시예에서, 활성 채널(408)이 어닐링된다. 다른 실시예에서, 활성 채널(408)은 플라즈마 처리에 노출된다. 어닐링 및/또는 플라즈마 처리는 활성 채널(408)의 이동성을 증가시킬 수 있다. 활성 채널(408)은 상기 논의된 바와 같이, 아연, 산소 및 질소를 갖는 3원소계 화합물을 포함할 수 있다. 일 실시예에서, 3원소계 화합물은 알루미늄으로 도핑된다. 도 4c에서 도시된 바와 같이, 일단 활성 채널(408)이 증착되었다면, 소스-드레인층(410)은 활성 채널(408) 위에 증착될 수 있다. 일 실시예에서, 소스-드레인층(410)은 알루미늄, 텅스텐, 몰리브덴, 크롬, 탄탈륨 및 이들의 조합들과 같은 금속을 포함할 수 있다. 활성 채널(408) 및 소스-드레인 전극들을 형성하기 위해, 소스-드레인층(410) 및 활성 채널(408) 둘 다가 에칭될 수 있다.
도 4d에서 도시된 바와 같이, 마스크(412)는 소스-드레인층(410) 상에 배치될 수 있다. 마스크(412)는 미리결정된 패턴을 가질 수 있다. 마스크(412)는 패턴 현상(development)이 뒤따르는 포토레지스트 증착을 포함한 종래 기술들에 의해 소스-드레인층(410) 상에 배치될 수 있다.
도 4e에서 도시된 바와 같이, 활성 채널(408) 및 소스-드레인층(410)은 동시에 에칭될 수 있다. 도 4f는 도 4e의 평면도를 도시한다. 도 4e 및 도 4f에서 볼 수 있는 바와 같이, 활성 채널(408)은 에칭에 의해 노출될 수 있다. 일 실시예에서, 활성 채널(408)은, 소스-드레인층(410) 및 활성 채널(408)의 일부분 둘 다를 습식 에칭함으로써 노출될 수 있다. 다른 실시예에서, 소스-드레인층(410)이 건식 에칭되고, 이후 활성 채널(408)의 일부분이 습식 에칭될 수 있다. 다른 실시예에서, 활성 채널(408)을 에칭하지 않고서, 소스-드레인층(410)이 에칭될 수 있다. 일 실시예에서, 건식 에칭은 클로린, 산소, 플루오린 또는 이들의 조합들로부터 선택된 원소를 포함한 가스로 수행될 수 있다.
활성 채널(408)의 노출 이후, 소스-드레인 전극들은, 에칭 정지층으로서 활성 채널(408)을 이용하여 소스-드레인층(410)을 건식 에칭함으로써 정의될 수 있다. 도 4g는 노출된 활성 채널(408)과 정의된 소스 전극(414)과 드레인 전극(416)의 평면도를 도시한다. 활성 채널(408)은 건식 플라즈마 동안 에칭 정지층으로서 기능할 수 있는데, 왜냐하면 아연, 산소 및 질소(그리고 일정한 실시예들에서 알루미늄)를 포함한 3원소계 화합물이 플라즈마에 의해 효과적으로 에칭되지 않을 수 있기 때문이다.
도 5는 본 발명의 일 실시예에 따른 에칭 정지 TFT(500)의 개략적인 단면도이다. 에칭 정지 TFT는 기판(502), 게이트 전극(504), 및 게이트 유전체층(506)을 포함할 수 있다. 에칭 정지 TFT(500)는 도 4a-도 4g에서 상기에서 도시된 바닥부 게이트 TFT와 유사하지만, 에칭 정지부(510)는 소스 전극(512)과 드레인 전극(514) 사이의 활성 채널(508) 위에 존재할 수 있다. 기판(502), 게이트 전극(504), 게이트 유전체(506), 활성 채널(508), 소스 전극(512) 및 드레인 전극(514)을 위한 물질들은 바닥부 게이트 TFT와 관련하여 상기에서 설명된 것과 같을 수 있다. 에칭 정지부(510)는 실리콘, 그리고 산소 및 질소 중 하나 또는 그 초과를 포함한 유전체 물질을 포함할 수 있다.
도 6은 본 발명의 일 실시예에 따른 상부 게이트 TFT(600)의 개략적인 단면도이다. 상부 게이트 TFT(600)는, 그 상에 증착된 광 쉴드층(light shielding layer; 604)을 갖는 기판(602)을 포함할 수 있다. 유전체층(606)은 광 쉴드층(604) 위에 증착될 수 있다. 소스 전극(608) 및 드레인 전극(610)은 유전체층(606) 위에 증착될 수 있다. 활성 채널층(612)은 소스 전극(608) 및 드레인 전극(610) 위에 증착될 수 있다. 게이트 유전체층(614)은 활성 채널(612) 위에 증착될 수 있고, 게이트 전극(616)은 게이트 유전체층(614) 위에 증착될 수 있다. 기판(602), 게이트 전극(616), 게이트 유전체(614), 활성 채널(612), 소스 전극(608), 및 드레인 전극(610)을 위한 물질들은 바닥부 게이트 TFT와 관련하여 상기에서 설명된 것과 같을 수 있다. 상부 게이트 TFT(600)를 형성할 때, 채널 및 전극 접촉 구역은, 건식 에칭 이후 습식 에칭에 의해, 또는 습식 에칭에 의해 형성될 수 있다. 이후, 접촉 구역은, 에칭 정지층으로서 활성 채널을 이용하여 건식 에칭에 의해 정의될 수 있다.
도 7은 본 발명의 일 실시예에 따른 활성-매트릭스 LCD(700)의 개략도이다. 도 7은, 그 사이에 샌드위치된 액정 물질을 가진 컬러 필터 기판 및 TFT 기판을 도시한다. TFT는 전기장을 생성하는 픽셀 전극으로의 전류를 제어하여, 액정 물질의 배향 및 그에 따른 컬러 필터를 통해 전달되는 광의 양을 제어한다. TFT들은 유리 기판 상에 매트릭스로 배열된다. 특정한 픽셀을 어드레스(address) 하기 위해, 적절한 행(row)이 스위치 온 되고, 이후 전하는 정확한 열(column) 아래로 보내진다. 열이 교차하는 다른 행들 전부가 턴 오프 되기 때문에, 지정된 픽셀에 있는 커패시터만이 전하를 받는다. 커패시터는 다음 차례의 리프레쉬(refresh) 사이클까지 전하를 유지할 수 있다. 크리스털로 공급된 전압의 양이 제어된다면, 크리스털은 어떤 광이 통과하도록 허용하기에 충분한 정도로만 언트위스트(untwist)될 수 있다.
도 7에서 도시된 활성 매트릭스 LCD(700)는 TFT(714)에 의해 제어될 수 있다. TFT(714)는 픽셀들을 턴 온 또는 턴 오프할 수 있다. LCD(700)는 접합 패드(706), 픽셀 전극(708), 저장 커패시터(728), 편광판(702), 기판(704), 정렬층(710), 스페이서(712), 쇼트(short; 716), 시일(seal; 718), 블랙 매트릭스(720), 컬러 필터(724) 및 공통 전극(724)을 포함할 수 있다.
도 8은 본 발명의 일 실시예에 따른 활성-매트릭스 OLED(800)의 개략도이다. 도 8은 OLED의 방사성 유기층들에 인가된 전류의 양을 제어하는 TFT를 도시한다. 활성-매트릭스 OLED들은 캐소드, 유기 분자들 및 애노드의 전체층들을 갖지만, 애노드층은 매트릭스를 형성하는 TFT 어레이와 오버레이된다. TFT 어레이 자체는, 이미지를 형성하기 위해 어떠한 픽셀들이 턴 온 되는지를 결정하는 회로이다. TFT 어레이가 외부 회로보다 낮은 전력을 필요로 하기 때문에, 활성-매트릭스 OLED들은 패시브-매트릭스 OLED들보다 낮은 전력을 소비하고, 그래서 활성-매트릭스 OLED들이 큰 디스플레이들에 대해 효과적이다. 또한, 활성-매트릭스 OLED들은 비디오를 위해 적절한 더 빠른 리프레쉬 속도들을 갖는다. 활성-매트릭스 OLED들은 컴퓨터 모니터들, 큰 스크린 TV들, 전자 사인들 및 전자 빌보드들에 이용될 수 있다.
OLED(800)는, 픽셀들을 턴 온 또는 턴 오프시키는 TFT(802)에 의해 제어될 수 있다. OLED(800)는 TFT(802), 애노드(804), 홀 주입층(806), 이온화층(808), 버퍼층(810), 투명 캐소드(812), 방사층(814) 및 캡슐화층(816)을 포함한다.
도 9a-도 9c는 다양한 활성 채널 길이들 및 폭들에 대한 Vth를 도시한다. 도 9a는 10μm의 폭 및 40μm의 활성 채널 길이에 대한 Vth를 도시한다. 도 9b는 10μm의 폭 및 80μm의 활성 채널 길이에 대한 Vth를 도시한다. 도 9c는 20μm의 폭 및 80μm의 활성 채널 길이에 대한 Vth를 도시한다. 도 9a-도 9c 각각에서, 3원소계 화합물 활성층이 높은 온-오프 비율 및 높은 전류를 갖는다는 것이 도시된다.
도 10a-도 10c는 공통 길이 및 폭을 갖는 활성 채널들에 대한 Vth의 비교를 도시한다. 활성 채널 폭은 40μm이고 폭은 10μm이다. 도 10a는 비결정질 실리콘에 대한 Vth이다. 도 10b는 어닐링 없는 3원소계 화합물이다. 도 10c는 어닐링 이후 3원소계 화합물이다. 도 10b의 3원소계 화합물 TFT는, 10V에서 비결정질 실리콘에 대한 드레인-소스 전류보다 높은 Vg=1에서 드레인-소스 전류를 갖는다. 따라서, 어닐링되지 않은 필름은 비결정질 실리콘보다 약 10배 더 낫다.
도 10c의 어닐링된 필름은 훨씬 더 낫다. 어닐링된 필름은 어닐링되지 않은 필름과 비교할 때 높은 포화 전류(saturation current)를 갖는다. Vd=0.1V에서 어닐링된 필름에 대한 소스-드레인 전류는 Vd=10V에서 비결정질 실리콘 TFT의 전류에 가깝다. 따라서, 어닐링된 필름은 비결정질 실리콘보다 약 100배 더 낫다.
상기 설명된 TFT들의 성능은 활성층 캐리어 농도, 활성층 이동성 및 다른 층들과의 인터페이스에서의 활성층의 특징들을 변화시킴으로써 조정되거나 또는 튜닝될 수 있다. TFT들은 필름 증착 동안 질소 함유 가스 유량을 변화시킴으로써 튜닝될 수 있다. 상기에서 언급된 바와 같이, 활성층의 스퍼터 증착에 이용되는 질소 함유 가스 대 산소 함유 가스의 비율은 이동성, 캐리어 농도 및 다른 인자들에 영향을 미칠 수 있다. 사용자는 캐리어 농도, 이동성 또는 다른 특징에 대해 미리결정된 값을 설정할 수 있고, 이후 바람직한 필름 특성들을 만들기 위해 질소 대 산소 유동 비율을 그에 따라 조정할 수 있다. 심지어, 상기 조정은 증착 프로세스의 실시간 제어를 허용하도록 인시츄 측정에 응답하여 일어날 수 있다.
또한, TFT들은 알루미늄 도핑의 양에 의해 튜닝될 수 있다. 알루미늄 도핑의 양은 미리결정될 수 있어, 적절한 조성의 스퍼터링 타겟이 프로세싱 챔버 내에 배치될 수 있다. 부가하여, TFT들은 다른 필름들과의 통합 동안 또는 증착 이후 활성층을 플라즈마 처리 및/또는 어닐링함으로써 튜닝될 수 있다. 상기 언급된 바와 같이, 3원소계 화합물을 열처리하는 것은 필름의 이동성을 증가시킬 수 있다.
아연, 주석, 갈륨, 인듐 및 카드뮴으로 이루어진 그룹으로부터 선택된 하나 또는 그 초과의 원소들과 산소, 질소를 포함한 TFT들은 비결정질 실리콘으로 만들어진 TFT들을 넘는 증가된 이동성을 갖는다. TFT들의 증가된 이동성은 TFT들이 LCD들에 대해서뿐만 아니라 차세대의 디스플레이들인 OLED들에도 이용되도록 허용한다.
이전의 내용은 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 및 추가 실시예들이 본 발명의 기본 범위로부터 벗어남 없이 고안될 수 있고, 본 발명의 범위는 이어지는 청구항들에 의해 결정된다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 박막 트랜지스터 제작 방법으로서,
    기판 위에 반도체 층을 증착시키는 단계를 포함하고,
    활성 채널 층은, 아연, 주석, 인듐, 갈륨, 카드뮴 및 이들의 조합들로 이루어진 그룹으로부터 선택된 하나 또는 그 초과의 원소들과 산소, 질소를 포함하는 산질화물 화합물을 포함하고,
    상기 반도체 층을 증착시키는 단계는:
    챔버로 질소 함유 가스 및 산소 함유 가스를 제공하는 단계, 및
    아연, 주석, 인듐, 갈륨, 카드뮴 및 이들의 조합들로 이루어진 그룹으로부터 선택된 하나 또는 그 초과의 원소들을 포함한 타겟을 스퍼터링하는 단계를 포함하고,
    상기 제작 방법은, 증착 동안 제공되는 질소 함유 가스의 양을 변화시키는 단계를 더 포함하는,
    박막 트랜지스터 제작 방법.
  6. 제 5 항에 있어서,
    기판 및 게이트 전극 위에 게이트 유전체 층을 증착시키는 단계;
    상기 게이트 유전체 층 위에 상기 반도체 층을 증착시키는 단계;
    상기 반도체 층 위에 에칭 정지 층을 증착시키는 단계;
    상기 반도체 층 위에 전도층을 증착시키는 단계; 및
    소스 전극 및 드레인 전극과 활성 채널을 정의하기 위해 상기 전도층을 에칭하는 단계;를 더 포함하는,
    박막 트랜지스터 제작 방법.
  7. 제 5 항에 있어서,
    상기 반도체 층은, Al, Ca, Si, Ti, Cu, Ge, Ni, Mn, Cr, V, Mg 및 이들의 조합들로 이루어진 그룹으로부터 선택된 도펀트를 더 포함하는,
    박막 트랜지스터 제작 방법.
  8. 제 5 항에 있어서,
    상기 반도체 층은 50cm2/V-s보다 큰 이동성을 갖는,
    박막 트랜지스터 제작 방법.
  9. 제 5 항에 있어서,
    상기 반도체 층을 어닐링하는 단계를 더 포함하는,
    박막 트랜지스터 제작 방법.
  10. 삭제
  11. 박막 트랜지스터 제작 방법으로서,
    기판 위에 반도체 층을 증착시키는 단계로서, 상기 반도체 층은, 채워진 s 및 d 오비탈들을 갖는 원소, 채워진 f 오비탈을 갖는 원소 및 이들의 조합들로 이루어진 그룹으로부터 선택된 하나 또는 그 초과의 원소들과 산소, 질소를 포함하는 산질화물 화합물을 포함하는, 반도체 층을 증착시키는 단계;
    상기 반도체 층 위에 소스-드레인 전극 층을 증착시키는 단계;
    활성 채널을 생성하기 위해 상기 소스-드레인 전극 층 및 상기 반도체 층을 제 1 에칭하는 단계;
    소스-드레인 전극들을 정의하기 위해 상기 소스-드레인 전극 층을 제 2 에칭하는 단계; 및
    증착 동안 제공되는 질소 함유 가스의 양을 변화시키는 단계를 포함하는,
    박막 트랜지스터 제작 방법.
  12. 제 11 항에 있어서,
    상기 반도체 층은 50cm2/V-s보다 큰 이동성을 갖는,
    박막 트랜지스터 제작 방법.
  13. 삭제
  14. 제 11 항에 있어서,
    상기 반도체 층은, Al, Ca, Si, Ti, Cu, Ge, Ni, Mn, Cr, V, Mg 및 이들의 조합들로 이루어진 그룹으로부터 선택된 도펀트를 더 포함하는,
    박막 트랜지스터 제작 방법.
  15. 제 11 항에 있어서,
    상기 반도체 층을 어닐링하는 단계; 및
    상기 소스-드레인 전극 층을 증착시키기 이전에, 상기 반도체 층의 적어도 일부분 위에 에칭 정지 층을 증착시키는 단계;를 더 포함하는,
    박막 트랜지스터 제작 방법.
KR1020157012165A 2007-08-02 2008-08-01 박막 반도체 물질들을 이용하는 박막 트랜지스터들 KR101603180B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US95368307P 2007-08-02 2007-08-02
US60/953,683 2007-08-02
PCT/US2008/071890 WO2009018509A1 (en) 2007-08-02 2008-08-01 Thin film transistors using thin film semiconductor materials

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020107004741A Division KR101536101B1 (ko) 2007-08-02 2008-08-01 박막 반도체 물질들을 이용하는 박막 트랜지스터들

Publications (2)

Publication Number Publication Date
KR20150058549A KR20150058549A (ko) 2015-05-28
KR101603180B1 true KR101603180B1 (ko) 2016-03-15

Family

ID=40304904

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157012165A KR101603180B1 (ko) 2007-08-02 2008-08-01 박막 반도체 물질들을 이용하는 박막 트랜지스터들
KR1020107004741A KR101536101B1 (ko) 2007-08-02 2008-08-01 박막 반도체 물질들을 이용하는 박막 트랜지스터들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020107004741A KR101536101B1 (ko) 2007-08-02 2008-08-01 박막 반도체 물질들을 이용하는 박막 트랜지스터들

Country Status (7)

Country Link
US (2) US7994508B2 (ko)
EP (1) EP2183780A4 (ko)
JP (3) JP5718052B2 (ko)
KR (2) KR101603180B1 (ko)
CN (1) CN101803028B (ko)
TW (1) TWI434420B (ko)
WO (1) WO2009018509A1 (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007118204A2 (en) * 2006-04-06 2007-10-18 Applied Materials, Inc. Reactive sputtering zinc oxide transparent conductive oxides onto large area substrates
KR101603180B1 (ko) 2007-08-02 2016-03-15 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
KR20150063581A (ko) * 2008-01-23 2015-06-09 솔베이 플루오르 게엠베하 태양전지의 제조 방법
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR101906751B1 (ko) 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101732859B1 (ko) 2009-06-30 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR102503687B1 (ko) * 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI746064B (zh) * 2009-08-07 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101672072B1 (ko) 2009-09-04 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US7988470B2 (en) * 2009-09-24 2011-08-02 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
CN102549758B (zh) 2009-09-24 2015-11-25 株式会社半导体能源研究所 半导体器件及其制造方法
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101396015B1 (ko) 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN106340542A (zh) * 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
TWI443829B (zh) 2010-04-16 2014-07-01 Ind Tech Res Inst 電晶體及其製造方法
US9224513B2 (en) 2010-05-21 2015-12-29 Sumitomo Metal Mining Co., Ltd. Zinc oxide sintered compact tablet and manufacturing method thereof
WO2011152254A1 (en) * 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102290440A (zh) * 2010-06-21 2011-12-21 财团法人工业技术研究院 晶体管及其制造方法
KR20120021602A (ko) * 2010-08-10 2012-03-09 삼성전자주식회사 표시 기판 및 이의 제조 방법
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5886491B2 (ja) * 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20190007525A (ko) * 2011-01-27 2019-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8541781B2 (en) 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013009505A2 (en) * 2011-07-13 2013-01-17 Applied Materials, Inc. Methods of manufacturing thin film transistor devices
CN104040722B (zh) * 2012-01-13 2017-05-17 应用材料公司 通过低温工艺制造的薄膜半导体
KR20130085859A (ko) 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP6131060B2 (ja) * 2012-02-09 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US9224820B2 (en) 2012-05-31 2015-12-29 Samsung Corning Advanced Glass, Llc Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin film transistor manufactured using the same
KR101405257B1 (ko) 2012-05-31 2014-06-10 삼성코닝어드밴스드글라스 유한회사 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법
US9038419B2 (en) * 2012-06-08 2015-05-26 Centre Luxembourgeois De Recherches Pour Le Verre Et La Ceramique S.A. (C.R.V.C.) Method of making heat treated coated article using carbon based coating and protective film
KR101975929B1 (ko) 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
KR102144992B1 (ko) * 2012-11-30 2020-08-18 삼성전자주식회사 반도체 물질과 이를 포함하는 트랜지스터 및 트랜지스터를 포함하는 전자소자
EP2738815B1 (en) * 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
CN103094354B (zh) * 2013-01-28 2015-08-12 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
JP6036984B2 (ja) * 2013-03-08 2016-11-30 住友金属鉱山株式会社 酸窒化物半導体薄膜
WO2014149682A1 (en) * 2013-03-19 2014-09-25 Applied Materials, Inc. Multilayer passivation or etch stop tft
JP6217196B2 (ja) * 2013-07-11 2017-10-25 三菱電機株式会社 半導体材料、薄膜トランジスタ、および薄膜トランジスタの製造方法
KR102205698B1 (ko) 2013-08-29 2021-01-21 삼성전자주식회사 반도체막의 형성방법 및 반도체막을 포함하는 트랜지스터의 제조방법
CN103489828B (zh) * 2013-09-30 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板的制造方法
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
US9436890B2 (en) 2014-01-23 2016-09-06 Samsung Electronics Co., Ltd. Method of generating feature vector, generating histogram, and learning classifier for recognition of behavior
JP6358595B2 (ja) * 2014-10-07 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP2016111092A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
KR20160137843A (ko) * 2015-05-22 2016-12-01 엘지디스플레이 주식회사 고신뢰성 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판
KR102299113B1 (ko) * 2015-06-02 2021-09-07 삼성디스플레이 주식회사 표시 장치
JP6828293B2 (ja) * 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
CN105870059A (zh) * 2016-06-24 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及相关制作方法和显示面板
CN106206681B (zh) * 2016-08-15 2019-01-11 中国科学院宁波材料技术与工程研究所 薄膜晶体管及制备方法和交互式显示装置
JP7190443B2 (ja) * 2017-11-24 2022-12-15 株式会社半導体エネルギー研究所 半導体材料
US10991579B2 (en) * 2018-05-02 2021-04-27 Applied Materials, Inc. Methods of making and using tin oxide film with smooth surface morphologies from sputtering target including tin and dopant
CN109449210B (zh) * 2018-09-19 2022-06-10 云谷（固安）科技有限公司 阵列基板及显示器件
KR20200143562A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033106A1 (en) 2004-08-13 2006-02-16 Jin-Wook Seo Thin film transistor and method of fabricating the same
JP2006165532A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物を利用した半導体デバイス
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
ZA849070B (en) 1983-12-07 1985-07-31 Energy Conversion Devices Inc Semiconducting multilayered structures and systems and methods for synthesizing the structures and devices incorporating the structures
FR2579754B1 (fr) * 1985-04-02 1987-07-31 Centre Nat Rech Scient Nitrures et oxynitrures utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, et dispositif de detection les contenant
US4769291A (en) * 1987-02-02 1988-09-06 The Boc Group, Inc. Transparent coatings by reactive sputtering
US4816082A (en) * 1987-08-19 1989-03-28 Energy Conversion Devices, Inc. Thin film solar cell including a spatially modulated intrinsic layer
FR2638527B1 (fr) * 1988-11-02 1991-02-01 Centre Nat Rech Scient Nitrure et oxynitrures de gallium utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, procede pour leur preparation, et dispositif de detection les contenant
CA2034118A1 (en) * 1990-02-09 1991-08-10 Nang Tri Tran Solid state radiation detector
JP2999280B2 (ja) * 1991-02-22 2000-01-17 キヤノン株式会社 光起電力素子
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP2994812B2 (ja) * 1991-09-26 1999-12-27 キヤノン株式会社 太陽電池
US5346601A (en) * 1993-05-11 1994-09-13 Andrew Barada Sputter coating collimator with integral reactive gas distribution
TW273067B (ko) * 1993-10-04 1996-03-21 Tokyo Electron Co Ltd
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3571785B2 (ja) * 1993-12-28 2004-09-29 キヤノン株式会社 堆積膜形成方法及び堆積膜形成装置
US5620523A (en) * 1994-04-11 1997-04-15 Canon Sales Co., Inc. Apparatus for forming film
US5522934A (en) * 1994-04-26 1996-06-04 Tokyo Electron Limited Plasma processing apparatus using vertical gas inlets one on top of another
US5668663A (en) * 1994-05-05 1997-09-16 Donnelly Corporation Electrochromic mirrors and devices
US5700699A (en) * 1995-03-16 1997-12-23 Lg Electronics Inc. Method for fabricating a polycrystal silicon thin film transistor
JP3306258B2 (ja) * 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
JP3169337B2 (ja) * 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US5716480A (en) * 1995-07-13 1998-02-10 Canon Kabushiki Kaisha Photovoltaic device and method of manufacturing the same
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6153013A (en) * 1996-02-16 2000-11-28 Canon Kabushiki Kaisha Deposited-film-forming apparatus
KR100251070B1 (ko) * 1996-08-28 2000-04-15 미다라이 후지오 광기전력 소자
US6159763A (en) * 1996-09-12 2000-12-12 Canon Kabushiki Kaisha Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element
US5993594A (en) * 1996-09-30 1999-11-30 Lam Research Corporation Particle controlling method and apparatus for a plasma processing chamber
US6432203B1 (en) * 1997-03-17 2002-08-13 Applied Komatsu Technology, Inc. Heated and cooled vacuum chamber shield
KR19990009046A (ko) 1997-07-07 1999-02-05 윤종용 평판형 광고장치의 발광 툴
JPH1154773A (ja) * 1997-08-01 1999-02-26 Canon Inc 光起電力素子及びその製造方法
US6238527B1 (en) * 1997-10-08 2001-05-29 Canon Kabushiki Kaisha Thin film forming apparatus and method of forming thin film of compound by using the same
JP4208281B2 (ja) * 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
JP4837811B2 (ja) * 1998-04-09 2011-12-14 出光興産株式会社 有機エレクトロルミネッセンス素子
DE69936526T3 (de) * 1998-06-01 2009-06-25 Kaneka Corp. Silizium dünnschicht photoelektrische vorrichtung
EP1006589B1 (en) * 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US20020084455A1 (en) * 1999-03-30 2002-07-04 Jeffery T. Cheung Transparent and conductive zinc oxide film with low growth temperature
KR100590925B1 (ko) 1999-07-30 2006-06-19 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터-액정표시장치의 제조방법
US6228236B1 (en) * 1999-10-22 2001-05-08 Applied Materials, Inc. Sputter magnetron having two rotation diameters
JP4553470B2 (ja) * 2000-09-13 2010-09-29 独立行政法人産業技術総合研究所 ｐ形ＺｎＯ系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法
WO2002043466A2 (en) * 2000-11-30 2002-06-06 North Carolina State University Non-thermionic sputter material transport device, methods of use, and materials produced thereby
KR100491141B1 (ko) 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
WO2002073313A1 (en) * 2001-03-13 2002-09-19 University Of Utah Structured organic materials and devices using low-energy particle beams
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4560245B2 (ja) * 2001-06-29 2010-10-13 キヤノン株式会社 光起電力素子
US20030049464A1 (en) * 2001-09-04 2003-03-13 Afg Industries, Inc. Double silver low-emissivity and solar control coatings
JP3819793B2 (ja) * 2002-03-15 2006-09-13 三洋電機株式会社 成膜方法及び半導体装置の製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7645934B1 (en) * 2003-04-29 2010-01-12 Nanosolar, Inc. Nanostructured layer and fabrication methods
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
WO2004102677A1 (ja) * 2003-05-13 2004-11-25 Asahi Glass Company, Limited 太陽電池用透明導電性基板およびその製造方法
TWI222753B (en) * 2003-05-20 2004-10-21 Au Optronics Corp Method for forming a thin film transistor of an organic light emitting display
JP4344270B2 (ja) * 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
TWI224868B (en) * 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7122398B1 (en) * 2004-03-25 2006-10-17 Nanosolar, Inc. Manufacturing of optoelectronic devices
CN1910960A (zh) * 2004-03-25 2007-02-07 出光兴产株式会社 有机电致发光元件
US7158208B2 (en) * 2004-06-30 2007-01-02 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP2006031889A (ja) * 2004-07-21 2006-02-02 Hitachi Ltd 情報記録媒体、情報記録装置および情報記録方法
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7622338B2 (en) * 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN1293606C (zh) 2004-09-30 2007-01-03 浙江大学 两步法生长N－Al共掺杂p型ZnO晶体薄膜的方法
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7309895B2 (en) * 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7381586B2 (en) * 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7628896B2 (en) * 2005-07-05 2009-12-08 Guardian Industries Corp. Coated article with transparent conductive oxide film doped to adjust Fermi level, and method of making same
US7829471B2 (en) * 2005-07-29 2010-11-09 Applied Materials, Inc. Cluster tool and method for process integration in manufacturing of a photomask
US20070030569A1 (en) * 2005-08-04 2007-02-08 Guardian Industries Corp. Broad band antireflection coating and method of making same
JP4968660B2 (ja) * 2005-08-24 2012-07-04 スタンレー電気株式会社 ＺｎＯ系化合物半導体結晶の製造方法、及び、ＺｎＯ系化合物半導体基板
US20070068571A1 (en) * 2005-09-29 2007-03-29 Terra Solar Global Shunt Passivation Method for Amorphous Silicon Thin Film Photovoltaic Modules
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP4479642B2 (ja) * 2005-10-27 2010-06-09 セイコーエプソン株式会社 発光素子の製造方法
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
JP2007294709A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
JP4946156B2 (ja) * 2006-05-01 2012-06-06 富士ゼロックス株式会社 半導体膜及びその製造方法、並びに、該半導体膜を用いた受光素子、電子写真用感光体、プロセスカートリッジ、画像形成装置
US20090023959A1 (en) * 2006-06-16 2009-01-22 D Amore Michael B Process for making dibutyl ethers from dry 1-butanol
KR101340514B1 (ko) * 2007-01-24 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
US7927713B2 (en) * 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
US20080308411A1 (en) * 2007-05-25 2008-12-18 Energy Photovoltaics, Inc. Method and process for deposition of textured zinc oxide thin films
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US8372250B2 (en) * 2007-07-23 2013-02-12 National Science And Technology Development Agency Gas-timing method for depositing oxynitride films by reactive R.F. magnetron sputtering
KR101603180B1 (ko) 2007-08-02 2016-03-15 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
US20090212287A1 (en) * 2007-10-30 2009-08-27 Ignis Innovation Inc. Thin film transistor and method for forming the same
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US7879698B2 (en) * 2008-03-24 2011-02-01 Applied Materials, Inc. Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033106A1 (en) 2004-08-13 2006-02-16 Jin-Wook Seo Thin film transistor and method of fabricating the same
JP2006165532A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物を利用した半導体デバイス
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
US20090050884A1 (en) 2009-02-26
KR101536101B1 (ko) 2015-07-13
TWI434420B (zh) 2014-04-11
US7994508B2 (en) 2011-08-09
JP2017112380A (ja) 2017-06-22
JP2010535431A (ja) 2010-11-18
JP5718052B2 (ja) 2015-05-13
US20110278567A1 (en) 2011-11-17
KR20150058549A (ko) 2015-05-28
EP2183780A1 (en) 2010-05-12
KR20100047882A (ko) 2010-05-10
CN103151378A (zh) 2013-06-12
US8294148B2 (en) 2012-10-23
TW200913279A (en) 2009-03-16
JP2015065463A (ja) 2015-04-09
EP2183780A4 (en) 2010-07-28
WO2009018509A1 (en) 2009-02-05
CN101803028A (zh) 2010-08-11
CN101803028B (zh) 2013-03-13

Similar Documents

Publication Publication Date Title
KR101603180B1 (ko) 박막 반도체 물질들을 이용하는 박막 트랜지스터들
KR101376970B1 (ko) 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료
KR101774520B1 (ko) 고성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리
TWI519659B (zh) 薄膜金屬氮氧化半導體

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant