JPH0521798A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0521798A JPH0521798A JP2361191A JP2361191A JPH0521798A JP H0521798 A JPH0521798 A JP H0521798A JP 2361191 A JP2361191 A JP 2361191A JP 2361191 A JP2361191 A JP 2361191A JP H0521798 A JPH0521798 A JP H0521798A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- film transistor
- mixed crystal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000013078 crystal Substances 0.000 claims abstract description 33
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 16
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000012212 insulator Substances 0.000 claims 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract description 16
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 abstract description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 229910052986 germanium hydride Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 13
- 239000011521 glass Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000008018 melting Effects 0.000 description 7
- 238000002844 melting Methods 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】 絶縁体上１に、ゲート電極３と、チャンネル
部を有する半導体層１０と、ソース電極６、ドレイン電
極７とを備えた薄膜トランジスタにおいて、前記のチャ
ンネル部を有する半導体層１０を、ゲルマニウムを含む
シリコン混晶層１１と、その上に積層されたシリコン層
１２とで形成した。ゲルマニウムを含むシリコン混晶層
１１は６００℃以下の温度で優れた結晶性を示すので、
この上のシリコン層は、６００℃以下の温度でも混晶層
１１を核としてエピタキシャル成長し、多結晶体にな
る。 【効果】 低融点ガラス基板の耐熱温度範囲である６０
０℃以下の温度で形成しても、動作速度が速い薄膜トラ
ンジスタを実現できる。
部を有する半導体層１０と、ソース電極６、ドレイン電
極７とを備えた薄膜トランジスタにおいて、前記のチャ
ンネル部を有する半導体層１０を、ゲルマニウムを含む
シリコン混晶層１１と、その上に積層されたシリコン層
１２とで形成した。ゲルマニウムを含むシリコン混晶層
１１は６００℃以下の温度で優れた結晶性を示すので、
この上のシリコン層は、６００℃以下の温度でも混晶層
１１を核としてエピタキシャル成長し、多結晶体にな
る。 【効果】 低融点ガラス基板の耐熱温度範囲である６０
０℃以下の温度で形成しても、動作速度が速い薄膜トラ
ンジスタを実現できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路あるい
は液晶ディスプレイのマトリックス・スイッチ等に使用
される薄膜トランジスタに関する。
は液晶ディスプレイのマトリックス・スイッチ等に使用
される薄膜トランジスタに関する。
【０００２】
【従来の技術】図１１は、従来の薄膜トランジスタの構
造を示すものである。
造を示すものである。
【０００３】図中、符号１は低融点ガラス等の絶縁体か
らなる基板１である。この基板１の上にはＳiＯ2,リン
ドープガラス,Ｓi3Ｎ4等からなるパシベーション膜２が
形成されている。パシベーション膜２上の一部には、ゲ
ート電極３が設けられている。このゲート電極３には、
リンやボロンをドープした多結晶シリコンあるいはＷ,
Ｍo,Ｃr等の低抵抗金属が用いられる。ゲート電極３の
上には、ゲート絶縁膜４が被覆されている。このゲート
絶縁膜４は、ゲート電極３を酸化することにより、ある
いはゲート電極３上にＳiＯ2,Ｓi3Ｎ4等を成膜すること
により形成される。ゲート絶縁膜４上には、アモルファ
スシリコンからなる半導体層５がゲート絶縁膜４を覆っ
て形成されている。さらに半導体層５の図中左上、右上
には、それぞれソース電極６、ドレイン電極７が設けら
れている。このソース電極６、ドレイン電極７には、オ
ーミック電極が形成できるリンやボロンをドープした多
結晶シリコンまたはアモルファスシリコンが用いられ
る。
らなる基板１である。この基板１の上にはＳiＯ2,リン
ドープガラス,Ｓi3Ｎ4等からなるパシベーション膜２が
形成されている。パシベーション膜２上の一部には、ゲ
ート電極３が設けられている。このゲート電極３には、
リンやボロンをドープした多結晶シリコンあるいはＷ,
Ｍo,Ｃr等の低抵抗金属が用いられる。ゲート電極３の
上には、ゲート絶縁膜４が被覆されている。このゲート
絶縁膜４は、ゲート電極３を酸化することにより、ある
いはゲート電極３上にＳiＯ2,Ｓi3Ｎ4等を成膜すること
により形成される。ゲート絶縁膜４上には、アモルファ
スシリコンからなる半導体層５がゲート絶縁膜４を覆っ
て形成されている。さらに半導体層５の図中左上、右上
には、それぞれソース電極６、ドレイン電極７が設けら
れている。このソース電極６、ドレイン電極７には、オ
ーミック電極が形成できるリンやボロンをドープした多
結晶シリコンまたはアモルファスシリコンが用いられ
る。
【０００４】
【発明が解決しようとする課題】このような従来の薄膜
トランジスタにあっては、基板１に低融点ガラスを用い
ているため、基板が変形しない６００℃以下の温度で製
造する必要があった。ところが半導体層５を６００℃以
下の温度で形成すると、半導体層５をなすシリコンはア
モルファス状態となってしまう。このため従来の薄膜ト
ランジスタは動作速度が遅いという欠点があった。
トランジスタにあっては、基板１に低融点ガラスを用い
ているため、基板が変形しない６００℃以下の温度で製
造する必要があった。ところが半導体層５を６００℃以
下の温度で形成すると、半導体層５をなすシリコンはア
モルファス状態となってしまう。このため従来の薄膜ト
ランジスタは動作速度が遅いという欠点があった。
【０００５】さらに、電子が電流キャリアとなるＮチャ
ンネルトランジスタでなく正孔が電流キャリアとなるＰ
チャンネルトランジスタでは、シリコンの正孔の移動度
が電子の移動度に比べて小さいため、動作速度がＮチャ
ンネルトランジスタよりも遅いという欠点があった。
ンネルトランジスタでなく正孔が電流キャリアとなるＰ
チャンネルトランジスタでは、シリコンの正孔の移動度
が電子の移動度に比べて小さいため、動作速度がＮチャ
ンネルトランジスタよりも遅いという欠点があった。
【０００６】本発明は前記事情に鑑みてなされたもの
で、６００℃以下の温度で製造可能であり、動作速度の
速い薄膜トランジスタを提供することを目的とする。
で、６００℃以下の温度で製造可能であり、動作速度の
速い薄膜トランジスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１の薄膜トランジ
スタでは、ゲルマニウムを含むシリコン混晶からなる層
と、その上に積層されたシリコンからなる層とでチャン
ネル部を有する半導体層を形成することを課題解決の手
段とした。
スタでは、ゲルマニウムを含むシリコン混晶からなる層
と、その上に積層されたシリコンからなる層とでチャン
ネル部を有する半導体層を形成することを課題解決の手
段とした。
【０００８】請求項２の薄膜トランジスタでは、前記ゲ
ルマニウムを含むシリコン混晶を点在させることを課題
解決の手段とした。
ルマニウムを含むシリコン混晶を点在させることを課題
解決の手段とした。
【０００９】ここで、ゲルマニウムを含むシリコン混晶
は、化学式ＳiＧeで表せるものでＣＶＤ法によって形成
できる。このゲルマニウムを含むシリコン混晶を形成さ
せるには、ＳiＨ4(シラン)とＧeＨ4(ゲルマン)の混合ガ
スを用い、基板温度５００〜５５０℃の条件で反応させ
ると良い。
は、化学式ＳiＧeで表せるものでＣＶＤ法によって形成
できる。このゲルマニウムを含むシリコン混晶を形成さ
せるには、ＳiＨ4(シラン)とＧeＨ4(ゲルマン)の混合ガ
スを用い、基板温度５００〜５５０℃の条件で反応させ
ると良い。
【００１０】また前記チャンネル部は電子または正孔が
移動する部分であり、トランジスタの能動部である半導
体層の中でゲート電極近傍に形成される部分である。前
記ゲルマニウムを含むシリコン混晶は、このチャンネル
部に設けることが望ましい。
移動する部分であり、トランジスタの能動部である半導
体層の中でゲート電極近傍に形成される部分である。前
記ゲルマニウムを含むシリコン混晶は、このチャンネル
部に設けることが望ましい。
【００１１】さらに、ゲルマニウムを含むシリコン混晶
とその上に積層されたシリコンからなる層は、必要に応
じてボロンまたはリン等の不純物を添加してＰ型または
Ｎ型の層を形成することにより、回路上必要とされる薄
膜トランジスタの特性に調整することができる。
とその上に積層されたシリコンからなる層は、必要に応
じてボロンまたはリン等の不純物を添加してＰ型または
Ｎ型の層を形成することにより、回路上必要とされる薄
膜トランジスタの特性に調整することができる。
【００１２】
【作用】本発明の薄膜トランジスタの半導体層をなすゲ
ルマニウムを含むシリコン混晶層は、６００℃以下の低
温で優れた結晶性を示す。この上に形成されたシリコン
層は結晶化したゲルマニウムを含むシリコン混晶層を核
としてエピタキシャル成長するので、６００℃以下の温
度でも多結晶体になる。従ってこの半導体層は、従来の
アモルファスシリコン層のみからなる半導体層に比べて
移動度が高くなる。
ルマニウムを含むシリコン混晶層は、６００℃以下の低
温で優れた結晶性を示す。この上に形成されたシリコン
層は結晶化したゲルマニウムを含むシリコン混晶層を核
としてエピタキシャル成長するので、６００℃以下の温
度でも多結晶体になる。従ってこの半導体層は、従来の
アモルファスシリコン層のみからなる半導体層に比べて
移動度が高くなる。
【００１３】また前記ゲルマニウムを含むシリコン混晶
層は、それ自体高い移動度を有している。このため、こ
の点からもアモルファスシリコン層のみを用いた場合よ
り半導体層の移動度が高くなる。
層は、それ自体高い移動度を有している。このため、こ
の点からもアモルファスシリコン層のみを用いた場合よ
り半導体層の移動度が高くなる。
【００１４】
【実施例】以下、図面を参照して本発明の薄膜トランシ
スタを詳しく説明する。なお前記従来例と同一構成部分
には、同一符号を付して説明を簡略化する。
スタを詳しく説明する。なお前記従来例と同一構成部分
には、同一符号を付して説明を簡略化する。
【００１５】( 実施例１ )図１は、本発明の薄膜トラン
ジスタの一実施例を示すものである。
ジスタの一実施例を示すものである。
【００１６】この薄膜トランジスタでは、低融点ガラス
からなる基板１上にパシベーション膜２と、ゲート電極
３と、ゲート絶縁膜４と、半導体層１０と、ソース電極
６と、ドレイン電極７が形成されている。前記半導体層
１０は、ゲート絶縁膜４側に形成されたシリコン・ゲル
マニウム混晶層１１とその上に形成されたシリコン層１
２とから構成されている。
からなる基板１上にパシベーション膜２と、ゲート電極
３と、ゲート絶縁膜４と、半導体層１０と、ソース電極
６と、ドレイン電極７が形成されている。前記半導体層
１０は、ゲート絶縁膜４側に形成されたシリコン・ゲル
マニウム混晶層１１とその上に形成されたシリコン層１
２とから構成されている。
【００１７】この薄膜トランジスタを製造する方法を図
６ないし図１０に沿って説明する。
６ないし図１０に沿って説明する。
【００１８】まず、図６に示すようにガラス基板１とし
て低融点ガラス基板を用意した。この基板１上に化学気
相成長法(以下、ＣＶＤ法と略記する)により窒化珪素を
形成し、図７に示すパッシベーション膜２とした。さら
にこの上にリンをドープした多結晶シリコンをＣＶＤ法
により成膜後、パターニングを行い、図８に示すような
ゲート電極３を形成した。次いでゲート電極３に酸化処
理を施して、図９に示すようにゲート電極３表面にゲー
ト絶縁膜４を形成した。
て低融点ガラス基板を用意した。この基板１上に化学気
相成長法(以下、ＣＶＤ法と略記する)により窒化珪素を
形成し、図７に示すパッシベーション膜２とした。さら
にこの上にリンをドープした多結晶シリコンをＣＶＤ法
により成膜後、パターニングを行い、図８に示すような
ゲート電極３を形成した。次いでゲート電極３に酸化処
理を施して、図９に示すようにゲート電極３表面にゲー
ト絶縁膜４を形成した。
【００１９】次いでこの上に、ＣＶＤ法により温度５５
０℃、圧力２７Ｐａの条件下で、ＳiＨ4−ＧeＨ4の混合
ガスを分解させてシリコン・ゲルマニウム混晶層１１を
成膜した。さらにこの上にＣＶＤ法により温度５５０
℃、圧力１３Ｐａの条件下で、ＳiＨ4ガスのみを分解さ
せてシリコン層１２を形成した後、パターニングした。
こうして、図１０に示すようなシリコン・ゲルマニウム
混晶層１１およびシリコン層１２からなる半導体層１０
を形成した。
０℃、圧力２７Ｐａの条件下で、ＳiＨ4−ＧeＨ4の混合
ガスを分解させてシリコン・ゲルマニウム混晶層１１を
成膜した。さらにこの上にＣＶＤ法により温度５５０
℃、圧力１３Ｐａの条件下で、ＳiＨ4ガスのみを分解さ
せてシリコン層１２を形成した後、パターニングした。
こうして、図１０に示すようなシリコン・ゲルマニウム
混晶層１１およびシリコン層１２からなる半導体層１０
を形成した。
【００２０】さらにこの上にリンをドープした多結晶シ
リコンをＣＶＤ法により成膜後、パターニングを行うこ
とにより、ソース電極６およびドレイン電極７を設け
て、図１に示すような薄膜トランジスタを形成した。
リコンをＣＶＤ法により成膜後、パターニングを行うこ
とにより、ソース電極６およびドレイン電極７を設け
て、図１に示すような薄膜トランジスタを形成した。
【００２１】以上説明したように、この薄膜トランジス
タの半導体層１０をなすシリコン・ゲルマニウム混晶層
１１は、６００℃以下の低温で優れた結晶性を示す。こ
の上に形成されたシリコン層１２は結晶化したシリコン
・ゲルマニウム混晶層１１を核としてエピタキシャル成
長するので、６００℃以下の温度でも多結晶体になる。
従ってこの半導体層１０は、従来のアモルファスシリコ
ン層のみからなる半導体層５に比べて移動度が高い層に
なる。
タの半導体層１０をなすシリコン・ゲルマニウム混晶層
１１は、６００℃以下の低温で優れた結晶性を示す。こ
の上に形成されたシリコン層１２は結晶化したシリコン
・ゲルマニウム混晶層１１を核としてエピタキシャル成
長するので、６００℃以下の温度でも多結晶体になる。
従ってこの半導体層１０は、従来のアモルファスシリコ
ン層のみからなる半導体層５に比べて移動度が高い層に
なる。
【００２２】従ってこの薄膜トランジスタによれば、低
融点ガラス基板の耐熱温度範囲である６００℃以下でも
従来より動作速度が高い薄膜トランジスタを製造でき
る。
融点ガラス基板の耐熱温度範囲である６００℃以下でも
従来より動作速度が高い薄膜トランジスタを製造でき
る。
【００２３】またこの薄膜トランジスタの半導体層１０
を形成するシリコン・ゲルマニウム混晶層１１は、それ
自体でも高い移動度を有している。
を形成するシリコン・ゲルマニウム混晶層１１は、それ
自体でも高い移動度を有している。
【００２４】従ってこの薄膜トランジスタによれば、こ
の点でも動作速度が速い薄膜トランジスタを実現でき
る。
の点でも動作速度が速い薄膜トランジスタを実現でき
る。
【００２５】( 実施例２ )図２は、本発明の薄膜トラン
ジスタの第２実施例を示すものである。
ジスタの第２実施例を示すものである。
【００２６】この実施例が第１実施例と異なる点は、半
導体層１０内のゲート絶縁膜４近傍側に連続層ではなく
点在した状態でシリコン・ゲルマニウム混晶１３が形成
されている点である。
導体層１０内のゲート絶縁膜４近傍側に連続層ではなく
点在した状態でシリコン・ゲルマニウム混晶１３が形成
されている点である。
【００２７】このシリコン・ゲルマニウム混晶１３の大
きさおよび個数は、ＣＶＤ法において、ＳiＨ4−ＧeＨ4
の混合ガス比および処理条件を調整することにより、制
御可能であった。
きさおよび個数は、ＣＶＤ法において、ＳiＨ4−ＧeＨ4
の混合ガス比および処理条件を調整することにより、制
御可能であった。
【００２８】このようにシリコン・ゲルマニウム混晶１
３が分散している場合にも、６００℃以下の処理温度で
すでに結晶化したシリコン・ゲルマニウム混晶１３を核
としてシリコン層１２中のシリコン粒子が結晶化し、さ
らに粒成長するため、粒径が大きく、欠陥の少ない多結
晶シリコンが形成される。
３が分散している場合にも、６００℃以下の処理温度で
すでに結晶化したシリコン・ゲルマニウム混晶１３を核
としてシリコン層１２中のシリコン粒子が結晶化し、さ
らに粒成長するため、粒径が大きく、欠陥の少ない多結
晶シリコンが形成される。
【００２９】従って、この実施例の薄膜トランジスタに
おいても、低融点ガラス基板の耐熱温度範囲である６０
０℃以下の温度で製造可能で、動作速度が速い薄膜トラ
ンジスタを提供できる。
おいても、低融点ガラス基板の耐熱温度範囲である６０
０℃以下の温度で製造可能で、動作速度が速い薄膜トラ
ンジスタを提供できる。
【００３０】( 他の実施例 )図３ないし図５に本発明の
薄膜トランジスタの他の構造例を示す。
薄膜トランジスタの他の構造例を示す。
【００３１】図３に示す薄膜トランジスタが第１実施例
のトランジスタの構造と異なる点は、パシベーション膜
２上に設けられたゲート電極３を覆うように形成された
ゲート絶縁膜４と、その上に設けられたソース電極６お
よびドレイン電極７との上に半導体層１０が形成されて
いる点である。
のトランジスタの構造と異なる点は、パシベーション膜
２上に設けられたゲート電極３を覆うように形成された
ゲート絶縁膜４と、その上に設けられたソース電極６お
よびドレイン電極７との上に半導体層１０が形成されて
いる点である。
【００３２】図４に示す薄膜トランジスタが第１実施例
のトランジスタの構造と異なる点は、パシベーション膜
２上に形成された半導体層１０の両端にソース電極６お
よびドレイン電極７が設けられ、前記半導体層１０、ソ
ース電極６およびドレイン電極７上には絶縁膜１４が形
成され、その上にはゲート電極３が形成されている点で
ある。
のトランジスタの構造と異なる点は、パシベーション膜
２上に形成された半導体層１０の両端にソース電極６お
よびドレイン電極７が設けられ、前記半導体層１０、ソ
ース電極６およびドレイン電極７上には絶縁膜１４が形
成され、その上にはゲート電極３が形成されている点で
ある。
【００３３】図５に示す薄膜トランジスタが図４に示す
実施例のトランジスタの構造と異なる点は、パシベーシ
ョン膜２上に形成された半導体層１０の両端がソース電
極６、ドレイン電極７となっており、このソース電極
６、ドレイン電極７の横に配線膜１５が設けられている
点である。
実施例のトランジスタの構造と異なる点は、パシベーシ
ョン膜２上に形成された半導体層１０の両端がソース電
極６、ドレイン電極７となっており、このソース電極
６、ドレイン電極７の横に配線膜１５が設けられている
点である。
【００３４】図３ないし図５に示した構造の薄膜トラン
ジスタにおいても、他の実施例のものと同様の作用、効
果が得られる。
ジスタにおいても、他の実施例のものと同様の作用、効
果が得られる。
【００３５】
【発明の効果】以上説明したように本発明の薄膜トラン
ジスタは、半導体層がゲルマニウムを含むシリコン混晶
層と、その上に設けられたシリコン層とからなるもので
ある。ゲルマニウムを含むシリコン混晶層は、６００℃
以下の低温で優れた結晶性を示す。この上に形成された
シリコン層は結晶化したゲルマニウムを含むシリコン混
晶層を核としてエピタキシャル成長するので、６００℃
以下の温度でも多結晶体になる。よってこの半導体層
は、従来のアモルファスシリコン層のみからなる半導体
層に比べて移動度が高くなる。
ジスタは、半導体層がゲルマニウムを含むシリコン混晶
層と、その上に設けられたシリコン層とからなるもので
ある。ゲルマニウムを含むシリコン混晶層は、６００℃
以下の低温で優れた結晶性を示す。この上に形成された
シリコン層は結晶化したゲルマニウムを含むシリコン混
晶層を核としてエピタキシャル成長するので、６００℃
以下の温度でも多結晶体になる。よってこの半導体層
は、従来のアモルファスシリコン層のみからなる半導体
層に比べて移動度が高くなる。
【００３６】従って本発明の薄膜トランジスタによれ
ば、低融点ガラス基板の耐熱温度範囲である６００℃以
下の温度でも動作速度が速い薄膜トランジスタを製造で
きる。
ば、低融点ガラス基板の耐熱温度範囲である６００℃以
下の温度でも動作速度が速い薄膜トランジスタを製造で
きる。
【００３７】また本発明の薄膜トランジスタは、半導体
層内にそれ自体高い移動度を示すゲルマニウムを含むシ
リコン混晶層を有している。
層内にそれ自体高い移動度を示すゲルマニウムを含むシ
リコン混晶層を有している。
【００３８】従って本発明の薄膜トランジスタによれ
ば、この点からも動作速度が速い薄膜トランジスタを実
現できる。
ば、この点からも動作速度が速い薄膜トランジスタを実
現できる。
【図１】第１実施例の薄膜トランジスタを示す断面図で
ある。
ある。
【図２】第２実施例の薄膜トランジスタを示す断面図で
ある。
ある。
【図３】本発明の薄膜トランジスタの他の実施例を示す
断面図である。
断面図である。
【図４】本発明の薄膜トランジスタの他の実施例を示す
断面図である。
断面図である。
【図５】本発明の薄膜トランジスタの他の実施例を示す
断面図である。
断面図である。
【図６】第１実施例の薄膜トランジスタの製造方法を説
明するための断面図である。
明するための断面図である。
【図７】第１実施例の薄膜トランジスタの製造方法を説
明するための断面図である。
明するための断面図である。
【図８】第１実施例の薄膜トランジスタの製造方法を説
明するための断面図である。
明するための断面図である。
【図９】第１実施例の薄膜トランジスタの製造方法を説
明するための断面図である。
明するための断面図である。
【図１０】第１実施例の薄膜トランジスタの製造方法を
説明するための断面図である。
説明するための断面図である。
【図１１】従来の薄膜トランジスタを示す断面図であ
る。
る。
１ 基板
３ ゲート電極
５ 半導体層
６ ソース電極
７ ドレイン電極
１０ 半導体層
１１ シリコン・ゲルマニウム混晶層
１２ シリコン層
１３ シリコン・ゲルマニウム混晶
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 岩崎 千里
東京都大田区雪谷大塚町１番７号 アルプ
ス電気株式会社内
(72)発明者 笠間 泰彦
東京都大田区雪谷大塚町１番７号 アルプ
ス電気株式会社内
Claims (2)
- 【請求項１】 絶縁体上にゲート電極と、このゲート電
極上に形成されたチャンネル部を有する半導体層と、こ
の半導体層上に形成されたソース電極およびドレイン電
極とを備えた薄膜トランジスタにおいて、前記チャンネ
ル部を有する半導体層が、ゲルマニウムを含むシリコン
混晶からなる層と、その上に積層されたシリコンからな
る層とから形成されたものであることを特徴とする薄膜
トランジスタ。 - 【請求項２】 前記ゲルマニウムを含むシリコン混晶か
らなる層が点在していることを特徴とする請求項１記載
の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2361191A JPH0521798A (ja) | 1991-02-18 | 1991-02-18 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2361191A JPH0521798A (ja) | 1991-02-18 | 1991-02-18 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521798A true JPH0521798A (ja) | 1993-01-29 |
Family
ID=12115412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2361191A Pending JPH0521798A (ja) | 1991-02-18 | 1991-02-18 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521798A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0825638A2 (de) * | 1996-08-14 | 1998-02-25 | Siemens Aktiengesellschaft | Verfahren zur Herstellung feiner Strukturen |
| US5901383A (en) * | 1993-12-27 | 1999-05-11 | Toto Ltd. | Support structure for a toilet cover unit |
| JP2008235658A (ja) * | 2007-03-22 | 2008-10-02 | Hitachi Ltd | 薄膜トランジスタ及びそれを用いた有機ｅｌ表示装置 |
| JP2009088106A (ja) * | 2007-09-28 | 2009-04-23 | Hitachi Ltd | 半導体層とこの半導体層を用いた半導体装置および表示装置 |
| JP2010171406A (ja) * | 2008-12-26 | 2010-08-05 | Semiconductor Energy Lab Co Ltd | 半導体装置、その半導体装置の作製方法及びその半導体装置を有する電子機器 |
| JP2010199566A (ja) * | 2009-01-30 | 2010-09-09 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5499576A (en) * | 1978-01-23 | 1979-08-06 | Sharp Corp | Thin-film transistor and its manufacture |
| JPS6098680A (ja) * | 1983-11-04 | 1985-06-01 | Seiko Instr & Electronics Ltd | 電界効果型薄膜トランジスタ |
| JPS61232675A (ja) * | 1985-04-08 | 1986-10-16 | Nec Corp | 多結晶薄膜トランジスタとその製造方法 |
| JPH0311618A (ja) * | 1989-06-08 | 1991-01-18 | Canon Inc | 半導体の製造法 |
-
1991
- 1991-02-18 JP JP2361191A patent/JPH0521798A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5499576A (en) * | 1978-01-23 | 1979-08-06 | Sharp Corp | Thin-film transistor and its manufacture |
| JPS6098680A (ja) * | 1983-11-04 | 1985-06-01 | Seiko Instr & Electronics Ltd | 電界効果型薄膜トランジスタ |
| JPS61232675A (ja) * | 1985-04-08 | 1986-10-16 | Nec Corp | 多結晶薄膜トランジスタとその製造方法 |
| JPH0311618A (ja) * | 1989-06-08 | 1991-01-18 | Canon Inc | 半導体の製造法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5901383A (en) * | 1993-12-27 | 1999-05-11 | Toto Ltd. | Support structure for a toilet cover unit |
| EP0825638A2 (de) * | 1996-08-14 | 1998-02-25 | Siemens Aktiengesellschaft | Verfahren zur Herstellung feiner Strukturen |
| EP0825638A3 (de) * | 1996-08-14 | 1998-12-23 | Siemens Aktiengesellschaft | Verfahren zur Herstellung feiner Strukturen |
| US5943571A (en) * | 1996-08-14 | 1999-08-24 | Siemens Aktiengesellschaft | Method for manufacturing fine structures |
| JP2008235658A (ja) * | 2007-03-22 | 2008-10-02 | Hitachi Ltd | 薄膜トランジスタ及びそれを用いた有機ｅｌ表示装置 |
| JP2009088106A (ja) * | 2007-09-28 | 2009-04-23 | Hitachi Ltd | 半導体層とこの半導体層を用いた半導体装置および表示装置 |
| JP2010171406A (ja) * | 2008-12-26 | 2010-08-05 | Semiconductor Energy Lab Co Ltd | 半導体装置、その半導体装置の作製方法及びその半導体装置を有する電子機器 |
| JP2010199566A (ja) * | 2009-01-30 | 2010-09-09 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100429788C (zh) | 用于提高mos性能的引入栅极的应变 | |
| US4597160A (en) | Method of fabricating a polysilicon transistor with a high carrier mobility | |
| US5318919A (en) | Manufacturing method of thin film transistor | |
| JPH0669434A (ja) | 半導体集積回路装置及びその製造方法 | |
| US5591653A (en) | Method of manufacturing Si-Ge thin film transistor | |
| US20050186749A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH05283691A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR840001605B1 (ko) | 박막 트랜지스터 | |
| JPS6313379A (ja) | 半導体装置およびその製造方法 | |
| JPH04271174A (ja) | 光電変換装置 | |
| KR20020056114A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH0521798A (ja) | 薄膜トランジスタ | |
| JPH11163343A (ja) | 半導体装置およびその製造方法 | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| JPH07288323A (ja) | 絶縁ゲート型電界効果トランジスタとその製法 | |
| JPH04286339A (ja) | 半導体装置及びその製造方法 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2002185005A (ja) | 混成ｔｆｔアレー基板とその製造方法 | |
| JPS6313378A (ja) | 半導体装置およびその製造方法 | |
| JPH08203833A (ja) | 半導体装置の製造方法 | |
| JP3111488B2 (ja) | 半導体装置及びその製造方法 | |
| JPH036865A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2585860B2 (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970826 |