JP5320746B2 - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP5320746B2
JP5320746B2 JP2008007887A JP2008007887A JP5320746B2 JP 5320746 B2 JP5320746 B2 JP 5320746B2 JP 2008007887 A JP2008007887 A JP 2008007887A JP 2008007887 A JP2008007887 A JP 2008007887A JP 5320746 B2 JP5320746 B2 JP 5320746B2
Authority
JP
Japan
Prior art keywords
gate insulating
insulating layer
oxide
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008007887A
Other languages
English (en)
Other versions
JP2008270723A (ja
Inventor
ちひろ 宮▲崎▼
学 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2008007887A priority Critical patent/JP5320746B2/ja
Publication of JP2008270723A publication Critical patent/JP2008270723A/ja
Application granted granted Critical
Publication of JP5320746B2 publication Critical patent/JP5320746B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Description

本発明は、各種画像表示装置の駆動素子や各種論理回路の論理素子等に用いることができる薄膜トランジスタに関する。
現在、一般的な平面薄型画像表示装置(Flat Panel Display;FPD)は、半導体に非晶質シリコンや多結晶シリコンを用いた電界効果型薄膜トランジスタにより駆動するアクティブマトリックスタイプのものが主流となっている。
一方、FPDのさらなる薄型化及び軽量化、耐衝撃性や可撓性の向上を目的に、ガラス基板の代わりにプラスチック基板を用いる試みが近年なされている。
しかしながら、上述のシリコンを半導体に用いた薄膜トランジスタの製造は、高温の熱工程を要し、耐熱性の低いプラスチック基板に適用するのは困難である。
そこで、低温形成が可能な酸化物を半導体に用いた電界効果型薄膜トランジスタの開発が活発に行われてきている(特許文献1)。
そして、上述の酸化物半導体を用いた電界効果型薄膜トランジスタのゲート絶縁層としては、例えば酸化シリコン、窒化シリコン、酸化アルミニウム、酸化イットリウム等の無機材料が用いられている。
しかしながら、このようなゲート絶縁層は、基板との密着性が低いため、基板からゲート絶縁層が剥がれやすく、トランジスタ特性が良好な薄膜トランジスタが得られないという問題があった。
特開2006−165532号公報
そこで本発明では、上記のような問題を解決するため、基板とゲート絶縁層の密着性が高く、トランジスタ特性が良好な薄膜トランジスタを提供することを課題とする。
本発明は上記目的を達成するためになされたものであり、請求項1に記載の発明は、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂のいずれか一種以上の材料からなるプラスチック基板上に少なくとも、ゲート電極、ゲート絶縁層、酸化物を含む半導体層が順次積層され、前記半導体層上にソース電極とドレイン電極が設けられた薄膜トランジスタであって、前記ゲート絶縁層が前記絶縁基板に接する下部層と前記下部層上に設けられた少なくとも一層以上の上部層からなり、且つ前記下部層はInZnGaO を含む酸化物であることを特徴とする薄膜トランジスタである。
ゲート絶縁層の絶縁基板に接する下部層が、InZnGaO を含む酸化物であることにより、絶縁基板とゲート絶縁層の密着性が向上する。
請求項2に記載の発明はポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂のいずれか一種以上の材料からなるプラスチック基板上に少なくとも、ゲート電極、ゲート絶縁層が順次積層され、前記ゲート絶縁層上にソース電極とドレイン電極が設けられ、少なくとも前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁層上に酸化物を含む半導体層が設けられた薄膜トランジスタであって、前記ゲート絶縁層が前記絶縁基板に接する下部層と前記下部層上に設けられた少なくとも一層以上の上部層からなり、且つ前記下部層はInZnGaO を含む酸化物であることを特徴とする薄膜トランジスタである。
ゲート絶縁層の絶縁基板に接する下部層が、InZnGaO を含む酸化物であることにより、絶縁基板とゲート絶縁層の密着性が向上する。
請求項3に記載の発明は、前記上部層の少なくとも一層が、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれか1種の化合物を含むことを特徴とする請求項1または2に記載の薄膜トランジスタである。
上部層の少なくとも一層が、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれか1種の化合物を含むことで、十分な絶縁性を呈し、ゲートリーク電流が抑制される。
請求項4に記載の発明は、前記上部層の少なくとも一層が、ポリアクリレート、ポリビニルアルコール、ポリスチレン、ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコールのいずれか1種の化合物を含むことを特徴とする請求項1または2に記載の薄膜トランジスタである。
上部層の少なくとも一層が、ポリアクリレート、ポリビニルアルコール、ポリスチレン、ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコールのいずれか1種の化合物を含むことで、十分な絶縁性を呈し、ゲートリーク電流が抑制される。
請求項5に記載の発明は、前記下部層の膜厚が、ゲート絶縁層全体の膜厚の2/3以下であることを特徴とする請求項1乃至4のいずれかに記載の薄膜トランジスタである。
ゲート絶縁層の下部層の膜厚が、ゲート絶縁層全体の膜厚の2/3以下であることでゲート絶縁層全体として十分な絶縁性を呈し、ゲートリーク電流が抑制される。また、下部層に用いる材料は上部層に用いる材料と比較して高価であるため、膜厚を2/3以下に抑えることで生産時のコストダウンにつながる。
請求項6に記載の発明は、前記下部層の膜厚が、2nm以上200nm以下であることを特徴とする請求項1乃至4のいずれかに記載の薄膜トランジスタである。
ゲート絶縁層の下部層の膜厚が2nm以上であることを特徴とすることで、膜が島状に形成されることを防止し、基板全体を完全に被覆した膜とすることができる。またゲート絶縁層の下部層の膜厚が200nm以下であることを特徴とすることで、膜厚の増大に伴う膜の応力の増大による、剥がれが防止された膜を形成することができる。
請求項7に記載の発明は、前記下部層の抵抗率が1010Ω・cm以上であることを特徴とする請求項1乃至6のいずれかに記載の薄膜トランジスタである。
ゲート絶縁層の下部層の抵抗率が1010Ω・cm以上であることでゲート絶縁層全体として十分な絶縁性を呈し,ゲートリーク電流が抑制される。
本発明によれば、ゲート絶縁層の絶縁基板に接する下部層がIn、Zn、Gaのいずれか1種の元素を含む酸化物であることにより、基板へのゲート絶縁層の密着性が向上し、移動度やON/OFF比が大きく、ゲートリーク電流が小さい、良好なトランジスタ特性を有する薄膜トランジスタを提供することができた。
以下、本発明の実施の形態を、図面を用いて詳細に説明するが本発明はこれらに限定されるものではない。
図1に本発明の薄膜トランジスタの一例を示す。絶縁基板10上に、ゲート電極11、ゲート絶縁層12、半導体層13、ソース電極14、ドレイン電極15が形成されている。そしてゲート絶縁層12が下部ゲート絶縁層12aと上部ゲート絶縁層12bからなり、絶縁基板に接する下部ゲート絶縁層12aがIn、Zn、Gaのいずれか1種の元素を含む酸化物であることを特徴とする。
図2に本発明の薄膜トランジスタの他の例を示す。絶縁基板10上に、ゲート電極11、ゲート絶縁層12、ソース電極14、ドレイン電極15、ソース電極14とドレイン電極15間に半導体層13が形成されている。そしてゲート絶縁層12が下部ゲート絶縁層12aと上部ゲート絶縁層12bからなり、絶縁基板に接する下部ゲート絶縁層12aがIn、Zn、Gaのいずれか1種の元素を含む酸化物であることを特徴とする。
絶縁基板10には、例えばガラスやプラスチック基板を用いることができる。プラスチック基板としては、例えば、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂等を使用することができる。これらの基板は単独で使用することもでき、二種以上を積層した複合基板を使用することもできる。
プラスチック基板等の可撓性基板であれば、薄型、軽量、フレキシブルな薄膜トランジスタを得ることができ好ましい。また、製造工程に乾燥工程等の熱処理を含む場合には、熱安定性の高い石英などのガラス基板の他、プラスチック基板ではPESやPENが好ましい。
本発明のゲート電極11、ソース電極14及びドレイン電極15には、酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn)、酸化カドミウムスズ(CdSnO)、酸化亜鉛スズ(ZnSnO)、酸化インジウム亜鉛(In−Zn−O)等の酸化物材料が好適に用いられる。またこの酸化物材料に不純物をドープすることも導電率を上げるために好ましい。例えば、酸化インジウムにスズやモリブデン、チタンをドープしたもの、酸化スズにアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウムをドープしたものなどである。この中では特に酸化インジウムにスズをドープした酸化インジウムスズ(通称ITO)が低い抵抗率のために特に好適に用いられる。またAu、Ag、Cu、Cr、Al、Mg、Liなどの低抵抗金属材料も好適に用いられる。また導電性酸化物材料と低抵抗金属材料を複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜/金属薄膜/導電性酸化物薄膜の順に積層した3層構造が特に好適に用いられる。またPEDOT (ポリエチレンジオキシチオフェン)等の有機導電性材料も好適に用いることができる。ゲート電極、ソース電極及びドレイン電極は全て同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすためにソース電極とドレイン電極は同一の材料であることがより望ましい。これらの電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD(ChemicalVapor Deposition)、光CVD法、ホットワイヤーCVD法、またはスクリーン印刷、凸版印刷、インクジェット法等で形成することができるが、これらに限定されるものではない。
ゲート絶縁層12は下部ゲート絶縁層12aと上部ゲート絶縁層12bで構成される。ゲート絶縁層12の厚さは50nm〜2μmとすることが好ましい。本発明の絶縁基板10と接する下部ゲート絶縁層12aに用いる材料は、In、Zn、Gaのいずれか1種の元素を含む酸化物である。例えば、酸化インジウムガリウム亜鉛(InGaZnO)、酸化亜鉛(ZnO)、酸化ガリウム(Ga)、酸化ガリウム亜鉛(ZnGa2O)等が挙げられるがこれらに限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶/アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもよい。上記、下部ゲート絶縁層12aの抵抗値は1010Ω・cm以上が好ましく、より好ましくは1012Ω・cm以上である。抵抗値が1010Ω・cmより小さいと、ゲート絶縁層全体として十分な絶縁性を呈することができず、ゲートリーク電流が増大し、良好な素子特性を得ることができない場合がある。
上述の酸化物材料は酸素欠損が生じやすいため、導電性材料や半導体材料として用いられることもあるが、成膜条件を制御し、膜の組成を化学両論比に近づけることで抵抗値を1010Ω・cm以上とすることができる。
また下部ゲート絶縁層12aの膜厚が、ゲート絶縁層全体の膜厚の2/3以下であることが良好な素子特性を得るために望ましい。下部ゲート絶縁層12aの膜厚が、ゲート絶縁層全体の膜厚の2/3より大きいと、ゲート絶縁層全体として十分な絶縁性を呈することができず、ゲートリーク電流が増大し、良好な素子特性を得ることができない場合がある。
また下部ゲート絶縁層12aの膜厚は、2nm以上200nm以下が好ましい。2nmより薄いと基板全体を完全に被覆することができない場合が生じやすく、200nmより厚いと膜の応力が大きくなり剥離が生じやすい。
下部ゲート絶縁層12aはスパッタ法、パルスレーザー堆積法、真空蒸着法、CVD法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタ法、パルスレーザー堆積法、真空蒸着法、CVD法である。スパッタ法ではRFマグネトロンスパッタ法、DCスパッタ法、真空蒸着では加熱蒸着、電子ビーム蒸着、イオンプレーティング法、CVD法ではホットワイヤーCVD法、プラズマCVD法などが挙げられるがこれらに限定されるものではない。
本発明で用いられる薄膜トランジスタの上部ゲート絶縁層12bは単層とすることもでき、複数の層を積層することもできる。上部ゲート絶縁層12bの材料はゲートリーク電流を抑制するための十分な絶縁性を有していれば特に制限はないが、抵抗率が1011Ω・cm以上の材料が好ましく、さらには1014Ω・cm以上であることが好ましい。
例えば無機材料としては、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等を挙げることができ、これらの材料を用いることでゲートリーク電流を抑制するために十分な絶縁性を得ることができる。
また有機材料としては、PMMA (ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられ、これらの材料を用いることで、ゲートリーク電流を抑制するために十分な絶縁性を得ることができる。
上部ゲート絶縁層12bは真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD、光CVD法、ホットワイヤーCVD法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。これらの上部ゲート絶縁層12bは膜の成長方向に向けて組成を傾斜したものもまた好適に用いることができる。
本発明で用いられる薄膜トランジスタの半導体層13としては、例えば、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物が挙げられる。酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム(In―Ga―Zn―O)等公知の材料が挙げられるがこれらに限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶/アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。半導体層の膜厚は少なくとも10nm以上が望ましい。10nmより小さいと膜が島状に形成され、膜中に半導体が形成されていない部分が生じやすい。
酸化物半導体層はスパッタ法、パルスレーザー堆積法、真空蒸着法、CVD法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタ法、パルスレーザー堆積法、真空蒸着法、CVD法である。スパッタ法ではRFマグネトロンスパッタ法、DCスパッタ法、真空蒸着では加熱蒸着、電子ビーム蒸着、イオンプレーティング法、CVD法ではホットワイヤーCVD法、プラズマCVD法などが挙げられるがこれらに限定されるものではない。
酸化物は、その構成金属元素の比は同じでも全体に対する酸素の比を変えることで、異なる電気特性(抵抗値)を持つ薄膜を形成することが可能である。例えばスパッタ法を用いる場合、同じターゲットを用いても、成膜時の酸素分圧を変えることで電気特性の異なる膜を形成することができる。よって半導体層に酸化物を用いる場合には、電気特性の異なる下部ゲート絶縁層12aと半導体層13を、同じ材料を用いて形成することが可能であり、生産時のコストダウンにつながるため、このような方法を用いることが望ましい。
(実施例1)
絶縁基板10としてPEN基材(帝人デュポン社製Q65 厚さ125μm)上に、DCマグネトロンスパッタ装置を用いてITOを100nm成膜し、フォトリソグラフィー法を用いてゲート電極11を形成した。次にRFマグネトロンスパッタ法を用いてIn―Ga―Zn―O系酸化物からなる絶縁基板10と接する下部ゲート絶縁層12a(膜厚100nm)、SiONからなる上部ゲート絶縁層12b(膜厚200nm)、In―Ga―Zn―O系酸化物からなる半導体層13(膜厚40nm)を連続成膜した。下部ゲート絶縁層12aの抵抗値は3.2×1014Ω・cmであった。表1にスパッタ法による成膜条件を示す。さらにEB(ElectronBeam)マスク蒸着によりAlソース電極14とドレイン電極15を膜厚150nmとして形成し、薄膜トランジスタ素子1を得た(図1)。ここでソース/ドレイン電極間のチャネル長は0.2mmであり、チャネル幅は2mmであった。また、膜厚は触針式膜厚計(ULVAC製 Dektak6M)で測定した。
Figure 0005320746
作製した薄膜トランジスタ素子1の下部ゲート絶縁層12aと絶縁基板10の間の密着性をクロスカット法で評価した結果、剥離は観察されず、良好な密着性を示した。
JIS−K−5600(1999)5−6付着性(クロスカット法)試験に準じて、ゲート絶縁層12と絶縁基板10の間の密着性を評価した結果、分類0(カットの縁が完全に滑らかで、どの格子の目にもはがれがない)にあてはまる良好な密着性を示した。なおクロスカットは隙間1mmカッターガイドを用いて行った。
また、半導体パラメータアナライザ(Keithlay製 SCS4200)を用いて測定した薄膜トランジスタ素子1のトランジスタ特性は、移動度7cm/Vs、ソース/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は6桁、ゲート電圧20V時のゲートリーク電流は4.2×10−11Aであり、良好なトランジスタ特性を示すとともに、十分にゲートリーク電流が抑制されていた(表5)。
(実施例2)
図1において下部ゲート絶縁層12a(膜厚150nm)、上部ゲート絶縁層12b(膜厚150nm)の膜厚以外は実施例1と同様に作製し、薄膜トランジスタ素子2を得た。下部ゲート絶縁層12aの抵抗値は2.8×1014Ω・cmであった。
実施例1と同様に密着性を評価した結果、作製した薄膜トランジスタ素子2の下部ゲート絶縁層12aと絶縁基板10の間に剥離は観察されず、良好な密着性を示した。
実施例1と同様に、JIS−K−5600(1999)5−6付着性(クロスカット法)試験に準じて、ゲート絶縁層12と絶縁基板10の間の密着性を評価した結果、分類0にあてはまる良好な密着性を示した。
また同様の半導体パラメータアナライザを用いて測定した薄膜トランジスタ素子2のトランジスタ特性は、移動度5cm/Vs、ソース/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は6桁、ゲート電圧20V時のゲートリーク電流は1.1×10−11Aであり、良好なトランジスタ特性を示すとともに、十分にゲートリーク電流が抑制されていた(表5)。
(実施例3)
図1において下部ゲート絶縁層12a(膜厚200nm)、上部ゲート絶縁層12b(膜厚100nm)の膜厚以外は実施例1と同様に作製し、薄膜トランジスタ素子3を得た。下部ゲート絶縁層12aの抵抗値は3.2×1014Ω・cmであった。
実施例1と同様に密着性を評価した結果、作製した薄膜トランジスタ素子3の下部ゲート絶縁層12aと絶縁基板10の間に剥離は観察されず、良好な密着性を示した。
実施例1と同様に、JIS−K−5600(1999)5−6付着性(クロスカット法)試験に準じて、ゲート絶縁層12と絶縁基板10の間の密着性を評価した結果、分類0にあてはまる良好な密着性を示した。
また同様の半導体パラメータアナライザを用いて測定した薄膜トランジスタ素子3のトランジスタ特性は、移動度6cm/Vs、ソース/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は5桁、ゲート電圧20V時のゲートリーク電流は5.5×10−10Aであり、良好なトランジスタ特性を示すとともに、十分にゲートリーク電流が抑制されていた(表5)。
(実施例4)
図1において下部ゲート絶縁層12a(膜厚225nm)、上部ゲート絶縁層12b(膜厚75nm)の膜厚以外は実施例1と同様に作製し、薄膜トランジスタ素子4を得た。下部ゲート絶縁層12aの抵抗値は3.2×1014Ω・cmであった。
実施例1と同様に密着性を評価した結果、作製した薄膜トランジスタ素子4の下部ゲート絶縁層12aと絶縁基板10の間に剥離は観察されず、良好な密着性を示した。
実施例1と同様に、JIS−K−5600(1999)5−6付着性(クロスカット法)試験に準じて、ゲート絶縁層12と絶縁基板10の間の密着性を評価した結果、分類0にあてはまる良好な密着性を示した。
また同様の半導体パラメータアナライザを用いて測定した薄膜トランジスタ素子4のトランジスタ特性は、移動度4cm/Vs、ソース/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は3桁、ゲート電圧20V時のゲートリーク電流は8.1×10−7Aであり、実施例1〜3の素子と比較して若干ON/OFF比の減少、ゲートリーク電流の増加が認められたが、素子特性としての大きな影響は認められなかった(表5)。
(実施例5)
図1において下部ゲート絶縁層12a(膜厚240nm)、上部ゲート絶縁層12b(膜厚60nm)の膜厚以外は実施例1と同様に作製し、薄膜トランジスタ素子5を得た。下部ゲート絶縁層12aの抵抗値は4.0×1014Ω・cmであった。
実施例1と同様に密着性を評価した結果、作製した薄膜トランジスタ素子5の下部ゲート絶縁層12aと絶縁基板10の間に剥離は観察されず、良好な密着性を示した。
実施例1と同様に、JIS−K−5600(1999)5−6付着性(クロスカット法)試験に準じて、ゲート絶縁層12と絶縁基板10の間の密着性を評価した結果、分類0にあてはまる良好な密着性を示した。
また同様の半導体パラメータアナライザを用いて測定した薄膜トランジスタ素子5のトランジスタ特性は、移動度5cm/Vs、ソース/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は2桁、ゲート電圧20V時のゲートリーク電流は4.0×10−5Aであり、実施例1〜3の素子と比較して若干ON/OFF比の減少、ゲートリーク電流の増加が認められたが、素子特性としての大きな影響は認められなかった(表5)。
(実施例6)
図1において下部ゲート絶縁層12a(膜厚200nm)、上部ゲート絶縁層12b(膜厚100nm)の膜厚および上部ゲート絶縁層12bの成膜条件以外は実施例1と同様に作製し、薄膜トランジスタ素子6を得た。表2にスパッタ法による成膜条件を示す。下部ゲート絶縁層12aの抵抗値は2.2×1010Ω・cmであった。
Figure 0005320746
実施例1と同様に密着性を評価した結果、作製した薄膜トランジスタ素子6の下部ゲート絶縁層12aと絶縁基板10の間に剥離は観察されず、良好な密着性を示した。
実施例1と同様に、JIS−K−5600(1999)5−6付着性(クロスカット法)試験に準じて、ゲート絶縁層12と絶縁基板10の間の密着性を評価した結果、分類0にあてはまる良好な密着性を示した。
また同様の半導体パラメータアナライザを用いて測定した薄膜トランジスタ素子6のトランジスタ特性は、移動度5cm/Vs、ソース/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は4桁、ゲート電圧20V時のゲートリーク電流は1.5×10−9Aであった(表5)。
(実施例7)
図1において下部ゲート絶縁層12a(膜厚200nm)、上部ゲート絶縁層12b(膜厚100nm)の膜厚および上部ゲート絶縁層12bの成膜条件以外は実施例1と同様に作製し、薄膜トランジスタ素子7を得た。表3にスパッタ法による成膜条件を示す。
下部ゲート絶縁層12aの抵抗値は2.2×10Ω・cmであった。
Figure 0005320746
実施例1と同様に密着性を評価した結果、作製した薄膜トランジスタ素子7の下部ゲート絶縁層12aと絶縁基板10の間に剥離は観察されず、良好な密着性を示した。
実施例1と同様に、JIS−K−5600(1999)5−6付着性(クロスカット法)試験に準じて、ゲート絶縁層12と絶縁基板10の間の密着性を評価した結果、分類0にあてはまる良好な密着性を示した。
また同様の半導体パラメータアナライザを用いて測定した薄膜トランジスタ素子7のトランジスタ特性は、移動度3cm/Vs、ソース/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は2桁、ゲート電圧20V時のゲートリーク電流は1.2×10−6Aであり、実施例3や実施例6の素子と比較して若干の移動度の減少、ON/OFF比の減少、ゲートリーク電流の増加がみられたが、素子特性としての大きな影響は認められなかった(表5)。
(比較例1)
図1においてゲート絶縁層12としてSiON(膜厚300nm)を単層で形成した以外は、実施例1と同様に作製し、薄膜トランジスタ素子8を得た(図3)。表4にスパッタ法による成膜条件を示す。ゲート絶縁層12の抵抗値は3.6×1014Ω・cmであった。
Figure 0005320746
実施例1と同様に密着性を評価した結果、作製した薄膜トランジスタ素子8のゲート絶縁層12と絶縁基板10の間の一部に剥離が観察され、密着不良であることが確認された。
目視で一部に剥離が観察された。また実施例1と同様に、JIS−K−5600(1999)5−6付着性(クロスカット法)試験に準じて、ゲート絶縁層12と絶縁基板10の間の密着性を評価した結果、分類5[剥がれの程度が分類4(塗膜がカットの縁に沿って,部分的又は全面的に大はがれを生じており、及び/又は数箇所の目が部分的又は全面的にはがれている。クロスカット部分で影響を受けるのは、明確に35%を越えるが65%を上回ることはない。)]にあてはまり、密着不良であることが確認された。
また同様の半導体パラメータアナライザを用いて測定した電界効果トランジスタ素子8のトランジスタ特性は移動度7cm/Vs、ソース/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は6桁、ゲート電圧20V時のゲートリーク電流は3.5×10−11Aであった(表5)。
Figure 0005320746
本発明の一実施形態を示す薄膜トランジスタの構造を表す模式図 本発明の他の実施形態を示す薄膜トランジスタの構造を表す模式図 比較例1の薄膜トランジスタの構造を表す模式図
符号の説明
10 絶縁基板
11 ゲート電極
12 ゲート絶縁層
12a 下部ゲート絶縁層
12b 上部ゲート絶縁層
13 半導体層
14 ソース電極
15 ドレイン電極

Claims (7)

  1. ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂のいずれか一種以上の材料からなるプラスチック基板上に少なくとも、ゲート電極、ゲート絶縁層、酸化物を含む半導体層が順次積層され、前記半導体層上にソース電極とドレイン電極が設けられた薄膜トランジスタであって、前記ゲート絶縁層が前記絶縁基板に接する下部層と前記下部層上に設けられた少なくとも一層以上の上部層からなり、且つ前記下部層はInZnGaO を含む酸化物であることを特徴とする薄膜トランジスタ。
  2. ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂のいずれか一種以上の材料からなるプラスチック基板上に少なくとも、ゲート電極、ゲート絶縁層が順次積層され、前記ゲート絶縁層上にソース電極とドレイン電極が設けられ、少なくとも前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁層上に酸化物を含む半導体層が設けられた薄膜トランジスタであって、前記ゲート絶縁層が前記絶縁基板に接する下部層と前記下部層上に設けられた少なくとも一層以上の上部層からなり、且つ前記下部層はInZnGaO を含む酸化物であることを特徴とする薄膜トランジスタ。
  3. 前記上部層の少なくとも一層が、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれか1種の化合物を含むことを特徴とする請求項1または2に記載の薄膜トランジスタ。
  4. 前記上部層の少なくとも一層が、ポリアクリレート、ポリビニルアルコール、ポリスチレン、ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコールのいずれか1種の化合物を含むことを特徴とする請求項1または2に記載の薄膜トランジスタ。
  5. 前記下部層の膜厚が、ゲート絶縁層全体の膜厚の2/3以下であることを特徴とする請求項1乃至4のいずれかに記載の薄膜トランジスタ。
  6. 前記下部層の膜厚が、2nm以上200nm以下であることを特徴とする請求項1乃至4のいずれかに記載の薄膜トランジスタ。
  7. 前記下部層の抵抗率が1010Ω・cm以上であることを特徴とする請求項1乃至6のいずれかに記載の薄膜トランジスタ。
JP2008007887A 2007-03-28 2008-01-17 薄膜トランジスタ Expired - Fee Related JP5320746B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008007887A JP5320746B2 (ja) 2007-03-28 2008-01-17 薄膜トランジスタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007084221 2007-03-28
JP2007084221 2007-03-28
JP2008007887A JP5320746B2 (ja) 2007-03-28 2008-01-17 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JP2008270723A JP2008270723A (ja) 2008-11-06
JP5320746B2 true JP5320746B2 (ja) 2013-10-23

Family

ID=39792658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008007887A Expired - Fee Related JP5320746B2 (ja) 2007-03-28 2008-01-17 薄膜トランジスタ

Country Status (2)

Country Link
US (1) US7741643B2 (ja)
JP (1) JP5320746B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP5587591B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
TWI487104B (zh) 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
TWI535023B (zh) * 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI419328B (zh) * 2009-06-12 2013-12-11 Ind Tech Res Inst 主動層堆疊結構及其製造方法及其應用
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011010544A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN105810753A (zh) * 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
WO2011043164A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101876470B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101818265B1 (ko) 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101763126B1 (ko) * 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102089200B1 (ko) * 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5357808B2 (ja) * 2010-03-03 2013-12-04 富士フイルム株式会社 Igzo系アモルファス酸化物絶縁膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP5864875B2 (ja) * 2010-03-22 2016-02-17 三星電子株式会社Samsung Electronics Co.,Ltd. 薄膜トランジスタ及びその製造方法並びにそれを含む表示装置
WO2011132548A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5627929B2 (ja) * 2010-05-28 2014-11-19 富士フイルム株式会社 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN107195686B (zh) 2010-07-02 2021-02-09 株式会社半导体能源研究所 半导体装置
JP5886491B2 (ja) * 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20120075048A (ko) * 2010-12-28 2012-07-06 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2013153118A (ja) * 2011-03-09 2013-08-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8927329B2 (en) 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
CN102832226B (zh) 2011-10-06 2016-06-01 友达光电股份有限公司 主动元件阵列基板及其制造方法
US8698230B2 (en) * 2012-02-22 2014-04-15 Eastman Kodak Company Circuit including vertical transistors with a conductive stack having reentrant profile
JP6285150B2 (ja) 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
CN104300005A (zh) * 2014-09-25 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956361A (zh) * 1995-10-03 2014-07-30 精工爱普生株式会社 有源矩阵基板的制造方法和薄膜元件的制造方法
JP2720862B2 (ja) * 1995-12-08 1998-03-04 日本電気株式会社 薄膜トランジスタおよび薄膜トランジスタアレイ
US6891236B1 (en) * 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6946676B2 (en) * 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
WO2003088193A1 (fr) * 2002-04-16 2003-10-23 Sharp Kabushiki Kaisha Substrat, affichage a cristaux liquides comprenant ce substrat et procede de production du substrat
JP2004235298A (ja) * 2003-01-29 2004-08-19 Pioneer Electronic Corp 有機半導体素子及びその製造方法
US6887776B2 (en) * 2003-04-11 2005-05-03 Applied Materials, Inc. Methods to form metal lines using selective electrochemical deposition
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
US7592207B2 (en) * 2003-11-14 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US7598129B2 (en) * 2003-11-14 2009-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
JP2005235923A (ja) * 2004-02-18 2005-09-02 Nippon Hoso Kyokai <Nhk> 有機薄膜トランジスタ及びその製造方法並びに有機薄膜デバイス
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7476572B2 (en) * 2004-03-25 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
DE102004025423B4 (de) * 2004-05-24 2008-03-06 Qimonda Ag Dünnfilm-Feldeffekt-Transistor mit Gate-Dielektrikum aus organischem Material und Verfahren zu dessen Herstellung
US7491590B2 (en) * 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
KR100615237B1 (ko) * 2004-08-07 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
US7427776B2 (en) * 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
WO2006043690A1 (en) * 2004-10-20 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus and method for manufacturing semiconductor device
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
JP4882256B2 (ja) * 2004-12-06 2012-02-22 凸版印刷株式会社 薄膜トランジスタ
JP4792781B2 (ja) * 2004-12-06 2011-10-12 凸版印刷株式会社 薄膜トランジスタの製造方法
KR101122231B1 (ko) * 2004-12-17 2012-03-19 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101142998B1 (ko) * 2004-12-20 2012-05-08 재단법인서울대학교산학협력재단 유기 절연막 및 유기 절연막을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR100662790B1 (ko) * 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101086159B1 (ko) * 2005-01-07 2011-11-25 삼성전자주식회사 불소계 고분자 박막을 포함하는 유기 박막 트랜지스터
US7309895B2 (en) * 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20060089832A (ko) * 2005-02-04 2006-08-09 삼성전자주식회사 편광판 및 액정 표시 장치
KR101102152B1 (ko) * 2005-06-28 2012-01-02 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
JP4767616B2 (ja) * 2005-07-29 2011-09-07 富士フイルム株式会社 半導体デバイスの製造方法及び半導体デバイス
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
US7435989B2 (en) * 2005-09-06 2008-10-14 Canon Kabushiki Kaisha Semiconductor device with layer containing polysiloxane compound
KR100647704B1 (ko) * 2005-09-26 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
US20070161165A1 (en) * 2006-01-12 2007-07-12 Toppoly Optoelectronics Corp. Systems and methods involving thin film transistors
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
KR100788758B1 (ko) * 2006-02-06 2007-12-26 양재우 저전압 유기 박막 트랜지스터 및 그 제조 방법
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
KR101236427B1 (ko) * 2006-05-10 2013-02-22 삼성디스플레이 주식회사 박막 트랜지스터용 게이트 절연막의 제조방법 및 이를이용한 박막 트랜지스터의 제조방법
KR101243809B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 tft 어레이기판의 제조방법
US20080171422A1 (en) * 2007-01-11 2008-07-17 Tokie Jeffrey H Apparatus and methods for fabrication of thin film electronic devices and circuits
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ

Also Published As

Publication number Publication date
US7741643B2 (en) 2010-06-22
US20080237600A1 (en) 2008-10-02
JP2008270723A (ja) 2008-11-06

Similar Documents

Publication Publication Date Title
JP5320746B2 (ja) 薄膜トランジスタ
TWI542014B (zh) 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置
JP2010087223A (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US8487308B2 (en) Thin film transistor and image display unit
JP5496745B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP5655277B2 (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
JP2007115808A (ja) トランジスタ
JP5272342B2 (ja) 薄膜トランジスタ基板の製造方法及び画像表示装置
JP2010205923A (ja) 電界効果型トランジスタの製造方法
JP2007214319A (ja) 薄膜トランジスタ及びその電子ディスプレー
JP2010182929A (ja) 電界効果型トランジスタの製造方法
JP6260326B2 (ja) 薄膜トランジスタ装置及びその製造方法
JP2011049297A (ja) 薄膜トランジスタの製造方法
JP5604938B2 (ja) 薄膜トランジスタ及びその製造方法
JP5617214B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP5548500B2 (ja) 薄膜電界効果型トランジスタの製造方法
KR20100039738A (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP2010205932A (ja) 電界効果型トランジスタ
JP2014175342A (ja) 薄膜トランジスタおよび画像表示装置
JP5577796B2 (ja) 薄膜トランジスタ及びその製造方法
KR102278505B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법
JP5782695B2 (ja) 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
JP2012204398A (ja) 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
JP6286988B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees