TWI487106B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI487106B
TWI487106B TW099103979A TW99103979A TWI487106B TW I487106 B TWI487106 B TW I487106B TW 099103979 A TW099103979 A TW 099103979A TW 99103979 A TW99103979 A TW 99103979A TW I487106 B TWI487106 B TW I487106B
Authority
TW
Taiwan
Prior art keywords
electrode layer
layer
wiring
thin film
film transistor
Prior art date
Application number
TW099103979A
Other languages
English (en)
Other versions
TW201044583A (en
Inventor
Kengo Akimoto
Masashi Tsubuku
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201044583A publication Critical patent/TW201044583A/zh
Application granted granted Critical
Publication of TWI487106B publication Critical patent/TWI487106B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置及其製造方法
本發明關於半導體裝置、使用該半導體裝置的顯示裝置及其製造方法。
多樣地存在的金屬氧化物用於各種各樣的用途。氧化銦是公知材料，它用作液晶顯示器等所需要的透明電極材料。
在金屬氧化物中存在呈現半導體特性的金屬氧化物。作為呈現半導體特性的金屬氧化物，例如有氧化鎢、氧化錫、氧化銦、氧化鋅等，已知將這種呈現半導體特性的金屬氧化物用作通道形成區的薄膜電晶體(專利文獻1至4、非專利文獻1)。
另外，作為金屬氧化物不僅已知一元氧化物，還已知多元氧化物。例如，已知具有同系物(homologous compound)相的InGaO3 (ZnO)m (m為自然數)作為具有In、Ga及Zn的多元氧化物半導體(非專利文獻2至4)。
此外，已確認到可以將包括如上所述的In-Ga-Zn類氧化物的氧化物半導體用作薄膜電晶體的通道層(專利文獻5、非專利文獻5和6)。
現有的設置在主動矩陣型液晶顯示器的各像素中的薄膜電晶體(TFT)使用非晶矽或多晶矽，但是使用如上述那樣的金屬氧化物半導體代替這些矽材料來製造薄膜電晶體的技術引人矚目。例如，在專利文獻6至專利文獻9中公開作為金屬氧化物半導體膜使用氧化鋅、In-Ga-Zn-O類氧化物半導體來製造薄膜電晶體，並將該薄膜電晶體用於影像顯示裝置的切換元件等的技術。此外，已知包括矽以外的14族元素的半導體或上述氧化物半導體以外的化合物半導體也可以用作薄膜電晶體的通道層。
此外，藉由濺射法等在300℃以下的溫度中可以形成氧化物半導體膜，並且可以容易地在大型基板的廣範圍內形成使用氧化物半導體來設置通道形成區的薄膜電晶體。因此，可以期待將氧化物半導體膜應用於主動矩陣型的顯示裝置。
[專利文獻1]日本專利特開昭60-198861號公報
[專利文獻2]日本專利特開平8-264794號公報
[專利文獻3]日本專利特表平11-505377號公報
[專利文獻4]日本專利特開2000-150900號公報
[專利文獻5]日本專利特開2004-103957號公報
[專利文獻6]日本專利特開2007-123861號公報
[專利文獻7]日本專利特開2007-96055號公報
[專利文獻8]日本專利特開2007-81362號公報
[專利文獻9]日本專利特開2007-123700號公報
[非專利文獻1]M. W. Prins,K. O. Grosse-Holz,G. Muller,J. F. M. Cillessen,J. B. Giesbers,R. P. Weening,和R. M. Wolf,"A ferroelectric transparent thin-film transistor"(透明鐵電薄膜電晶體),Appl. Phys. Lett .,1996年6月17日，第68卷第3650-3652頁
[非專利文獻2]M. Nakamura,N. Kimizuka,和T. Mohri,"The Phase Relations in the In2 O3 -Ga2 ZnO4 -ZnO System at 1350 ℃"(In2 O3 -Ga2 ZnO4 -ZnO類在1350℃下的相位關係),J. Solid State Chem .,1991,第93卷，第298-315頁
[非專利文獻3]N. Kimizuka,M. Isobe,和M. Nakamura,"Syntheses and Single-Crystal Data of Homologous Compounds,In2 O3 (ZnO)m (m =3,4,and 5),InGaO3 (ZnO)3 ,and Ga2 O3 (ZnO)m (m =7,8,9,and 16)in the In2 O3 -ZnGa2 O4 -ZnO System"(同系物的合成和單晶資料，In2 O3 -ZnGa2 O4 -ZnO類的In2 O3 (ZnO)m (m =3,4和5),InGaO3 (ZnO)3 和Ga2 O3 (ZnO)m (m =7,8,9和16)),J. Solid State Chem .,1995,第116卷，第170-178頁
[非专利文献4]中村真佐樹、君塚昇、毛利尚彥、磯部光正，"相、InFeO3 (ZnO)m (m：自然数)同型化合物合成結晶構造"(同系物、铟铁锌氧化物(InFeO3 (ZnO)m )(m为自然数)及其同型化合物的合成以及结晶结构),固体物理(SOLID STATE PHYSICS) ,1993,第28卷,No. 5,第317-327页
[非專利文獻5]K. Nomura,H. Ohta,K. Ueda,T. Kamiya,M. Hirano,和H. Hosono,"Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor"(由單晶透明氧化物半導體製造的薄膜電晶體),科學(SCIENCE ),2003,第300卷,第1269-1272頁
[非專利文獻6]K. Nomura,H. Ohta,A. Takagi,T. Kamiya,M. Hirano,和H. Hosono,"Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors"(室溫下的使用非晶氧化物半導體的透明撓性薄膜電晶體的製造),自然(NATURE ),2004,第432卷，第488-492頁。
主動矩陣型液晶顯示裝置和發光顯示裝置需要較大的驅動電流。例如，液晶顯示裝置由於在較短的閘極開關時間內對液晶層施加電壓並進行儲存電容的充電，所以需要較大的驅動電流。尤其是，使螢幕大型化或高清晰化的液晶顯示裝置需要更大的驅動電流。從而，用作切換元件的薄膜電晶體最好是其場效應遷移率高的薄膜電晶體，此外，最好是包括形成通道的區域的半導體層和源極電極層的接觸電阻以及該半導體層和汲極電極層的接觸電阻小的薄膜電晶體。此外，根據同樣的理由，薄膜電晶體的佈線最好是電阻小的佈線。
此外，在由半導體層覆蓋源極電極層及汲極電極層的端部以及產生在該端部的臺階中的至少一部分的結構中，最好載流子在覆蓋該臺階的一部分的半導體層中沒有阻礙地移動。加上，由於電晶體特性的不均勻引起顯示不均勻，所以最好使用不容易產生電晶體的場效應遷移率和接觸電阻的不均勻的結構或材料。
於是，本發明的一個方式的目的之一在於提供薄膜電晶體的包括形成通道的區域的半導體層和源極電極層之間以及半導體層和汲極電極層之間的接觸電阻小的薄膜電晶體。此外，本發明的一個方式的目的之一還在於提供佈線的電阻小的薄膜電晶體。另外，本發明的一個方式的目的之一還在於提供在覆蓋產生在源極電極層及汲極電極層的端部的臺階的至少一部分的半導體層中載流子沒有阻礙地移動的結構。此外，本發明的一個方式的目的之一還在於提供不容易產生包括形成通道的區域的半導體層和源極電極層的接觸電阻以及該半導體層和汲極電極層的接觸電阻的不均勻的薄膜電晶體。另外，本發明的一個方式的目的之一還在於提供具有使用該半導體的薄膜電晶體的顯示裝置。
在形成薄膜電晶體時，在第一電極層上設置第一佈線層，在第二電極層上設置第二佈線層，第一電極層從第一佈線層的端部延伸，第二電極層從第二佈線層的端部延伸，與第一電極層的側面及上表面以及第二電極層的側面及上表面電連接地設置半導體層。
所公開的發明的一例是一種半導體裝置，包括：閘極電極層；閘極電極層上的閘極絕緣膜；閘極絕緣膜上的、其端部與閘極電極層重疊的第一電極層及第二電極層；以及第一電極層上的第一佈線層，第二電極層上的第二佈線層，與閘極電極層重疊的區域中的氧化物半導體層。在該半導體裝置中，第一電極層從第一佈線層的端部延伸，第二電極層從第二佈線層的端部延伸，第一電極層的側面及上表面以及第二電極層的側面及上表面與氧化物半導體層電連接，以及閘極電極層上的閘極絕緣膜在與第一電極層接觸的區域和與第二電極層接觸的區域之間具有與氧化物半導體層接觸的區域。
此外，本發明的一個方式是上述半導體裝置，其中，第一電極層從第一佈線層的端部延伸的寬度(d1)或第二電極層從第二佈線層的端部延伸的寬度(d2)為0.2μm以上且5μm以下。
此外，本發明的一個方式是上述半導體裝置，其中，氧化物半導體層的厚度為5nm以上且200nm以下，最好為20nm以上且60nm以下，並且第一電極層或第二電極層的厚度為5nm以上且200nm以下，最好為5nm以上且氧化物半導體層厚度的一半以下。
所公開的發明的另一個例子是一種半導體裝置，包括：第一電極層及第二電極層；第一電極層上的第一佈線層；第二電極層上的第二佈線層；第一電極層及第二電極層上的氧化物半導體層；氧化物半導體層上的閘極絕緣膜；以及隔著所述閘極絕緣膜與所述第一電極層及所述第二電極層的端部重疊的閘極電極層。在該半導體裝置中，所述第一電極層從所述第一佈線層的端部延伸，所述第二電極層從所述第二佈線層的端部延伸，以及氧化物半導體層電連接於第一電極層的側面及上表面以及第二電極層的側面及上表面。
此外，本發明的一個方式是上述半導體裝置，其中，第一電極層從第一佈線層的端部延伸的寬度(d1)或第二電極層從第二佈線層的端部延伸的寬度(d2)為0.2μm以上且5μm以下。
此外，本發明的一個方式是上述半導體裝置，其中，氧化物半導體層的厚度為5nm以上且200nm以下，最好為20nm以上且60nm以下，第一電極層或第二電極層的厚度為5nm以上且200nm以下，最好為5nm以上且氧化物半導體層厚度的一半以下。
所公開的發明的另一個例子是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極層；在閘極電極層上形成閘極絕緣膜；在閘極絕緣膜上形成其端部與閘極電極層重疊的第一電極層及第二電極層；以第一電極層從第一佈線層的端部延伸的方式在第一電極層上形成第一佈線層，並且以第二電極層從第二佈線層的端部延伸的方式在第二電極層上形成第二佈線層；以在重疊於閘極電極層的區域與第一電極層的側面及上表面以及第二電極層的側面及上表面電連接，並且以在閘極電極層上的閘極絕緣膜的接觸於第一電極層的區域和接觸於第二電極層的區域之間的區域與閘極絕緣膜接觸的方式形成氧化物半導體層。
所公開的發明的另一個例子是一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一電極層及第二電極層；以第一電極層從第一佈線層的端部延伸的方式在第一電極層上形成第一佈線層，並且以第二電極層從第二佈線層的端部延伸的方式在第二電極層上形成第二佈線層；與第一電極層的側面及上表面以及第二電極層的側面及上表面電連接地形成氧化物半導體層；在氧化物半導體層上形成閘極絕緣膜；隔著閘極絕緣膜與第一電極層及第二電極層的端部重疊地形成閘極電極層。
此外，為了方便起見附加第一、第二等序數詞，但其並不表示處理順序或層疊順序。另外，本說明書中的序數詞不表示用來特定發明的事項的固有名詞。
此外，在本說明書中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此利用半導體電路及半導體特性的電光裝置以及電子設備都是半導體裝置。
在薄膜電晶體中，藉由在第一電極層上設置第一佈線層，在第二電極層上設置第二佈線層，所述第一電極層從所述第一佈線層的端部延伸，所述第二電極層從所述第二佈線層的端部延伸，半導體層電連接於第一電極層的側面及上表面，且半導體層電連接於第二電極層的側面及上表面，可以使包括形成通道的區域的半導體層和源極電極層及汲極電極層的接觸電阻變小。此外，由於可以使佈線的厚度變厚，所以可以使佈線的電阻變小。另外，可以在覆蓋源極電極層及汲極電極層的端部和產生在該端部的臺階的至少一部分的半導體層中載流子沒有阻礙地移動。另外，可以提供包括形成通道的區域的半導體層和源極電極層之間及半導體層和汲極電極層之間的接觸電阻不容易產生不均勻，並且特性的不均勻小的薄膜電晶體。
此外，藉由將該薄膜電晶體用於顯示裝置的像素部及驅動電路部，可以提供電特性高且可靠性高的顯示裝置。
下面，參照附圖詳細說明實施例。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在以下所示的實施例所記載的內容中。在以下說明的發明結構中，在不同附圖中使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而省略重複說明。
實施例1
在本實施例中，對半導體裝置的一個方式的薄膜電晶體的結構進行說明。
圖1示出本實施例的底柵結構的薄膜電晶體。圖1A是俯視圖，圖1B是截面圖。圖1B是沿著圖1A中的虛線A1-A2及B1-B2截斷的截面圖。圖1C是放大圖1B所示的薄膜電晶體的電極層與半導體層接觸的部分的截面圖。
在圖1所示的薄膜電晶體141中，在基板100上設置閘極電極層111，在閘極電極層111上設置閘極絕緣膜102，在閘極絕緣膜102上設置成為源極電極層及汲極電極層的第一電極層114a及第二電極層114b，使其端部重疊於閘極電極層111。在第一電極層114a上設置第一佈線層115a，在第二電極層114b上設置第二佈線層115b，第一電極層114a及第二電極層114b分別從第一佈線層115a及第二佈線層115b的端部向外側延伸。半導體層113與閘極電極層111重疊，與第一電極層114a及第二電極層114b的側面部和上表面部接觸地設置該半導體層113。此外，閘極電極層111上的閘極絕緣膜102在與第一電極層114a接觸的區域和與第二電極層114b接觸的區域之間具有與半導體層113接觸的區域。
在圖1B中，作為基板100，可以使用藉由熔化法或浮法製造的無鹼玻璃基板例如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等；或陶瓷基板，還可以使用具有可承受該半導體裝置的製造處理的處理溫度的耐熱性的塑膠基板等。例如，最好使用氧化鋇(BaO)含量大於氧化硼(B2 O3 )，並應變點為730℃以上的玻璃基板。這是因為當在700℃左右的高溫下對形成半導體層的氧化物半導體層進行熱處理時，玻璃基板不會發生形變的緣故。
此外，還可以使用在不鏽鋼合金等金屬基板表面設置有絕緣膜的基板。在基板100為母玻璃的情況下，基板的尺寸可以採用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、***(680mm×880mm或730mm×920mm)、第五代(1000mm×1200mm或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)、第十代(2950mm×3400mm)等。
此外，還可以在基板100上形成絕緣膜作為基底膜。作為基底膜，可以利用CVD法或濺射法等由氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜的單層或疊層來形成即可。
閘極電極層111使用鋁(Al)、銅(Cu)、金(Au)、銀(Ag)、鉑(Pt)、鉬(Mo)、鈦(Ti)、鉻(Cr)、鉭(Ta)、鎢(W)、釹(Nd)、鈧(Sc)等金屬材料、以這些金屬材料為主要成分的合金材料或以這些金屬材料為成分的氮化物以單層或疊層形成。閘極電極層111最好使用鋁或銅等低電阻導電材料形成，但是由於具有耐熱性低或容易腐蝕的問題，所以最好與耐熱性導電材料組合使用。作為耐熱性導電材料，使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
作為以鋁為第一成分的導電膜，最好使用添加了鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、碳(C)或矽(Si)等元素、以這些元素為主要成分的合金材料或化合物的鋁合金。
此外，當在低電阻的導電膜上層疊由耐熱性導電材料構成的導電膜時，例如最好採用在鋁層上層疊鉬層的兩層結構、在銅層上層疊鉬層的兩層結構、在銅層上層疊氮化鈦層或氮化鉭層的兩層結構、層疊氮化鈦層和鉬層的兩層結構。作為三層的疊層結構，最好採用鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層與氮化鈦層或鈦層的疊層結構。
此外，還可以使用透明導電膜，作為其材料可以使用氧化銦氧化錫合金(In2 O3 -SnO2 ，簡稱為ITO)、含有矽或氧化矽的銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鋁或鎵的氧化鋅(AZO、GZO)等。
作為可用作閘極絕緣膜102的絕緣膜，例如可以舉出氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧化鎂膜、氧化釔膜、氧化鉿膜、氧化鉭膜。由這些材料構成的單層或疊層結構可形成閘極絕緣膜102。
本說明書中，氧氮化物是指在其組成中氧原子多於氮原子的物質，而氮氧化物是指在其組成中氮原子多於氧原子的物質。例如，氧氮化矽膜是指在其組成中氧原子多於氮原子的膜，並且當利用盧瑟福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)以及氫前方散射法(HFS：Hydrogen Forward Scattering)進行測量時，作為濃度範圍，其包含50原子%至70原子%的氧、0.5原子%至15原子%的氮、25原子%至35原子%的矽、0.1原子%至10原子%的氫。另外，氮氧化矽膜是指在其組成中氮原子多於氧原子的膜，並且當利用RBS及HFS進行測量時，作為濃度範圍，其包含5原子%至30原子%的氧、20原子%至55原子%的氮、25原子%至35原子%的矽、10原子%至30原子%的氫。將構成氧氮化矽或氮氧化矽的原子的總計設為100原子%時，氮、氧、矽及氫的含有比率包含在上述範圍內。
閘極絕緣膜既可以由單層形成，又可以由兩層或三層的絕緣膜疊層形成。例如，藉由使用氮化矽膜或氮氧化矽膜形成與基板連接的閘極絕緣膜，基板和閘極絕緣膜的密接性提高，並且使用玻璃基板時，可以防止來自基板的雜質擴散到半導體層，而且可以防止閘極電極層的氧化。換言之，可以防止膜剝離，並可以提高之後形成的薄膜電晶體的電特性。
第一電極層114a及第二電極層114b使用導電膜形成。尤其是，在構成半導體層113的元素或成膜氣氛中含有的元素擴散到所述電極層和半導體層的介面而產生混合層時，最好採用導電膜材料和半導體材料的組合，使得混合層顯示導電性。例如，在作為半導體層使用氧化物半導體時，若在第一電極層114a及第二電極層114b使用鉬(Mo)、鈦(Ti)、鎢(W)，則產生的氧化膜具有導電性，因此是最好的。此外，還可以使用顯示高導電性的氧化物諸如氧化銦氧化錫合金、含有矽或氧化矽的銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鋁或鎵的氧化鋅(AZO、GZO)等。
此外，第一電極層114a及第二電極層114b的厚度最好為5nm以上且200nm以下，更最好為半導體層113所具有的厚度的一半以下。第一電極層114a及第二電極層114b越薄，產生在閘極絕緣膜上的臺階越小，半導體層越易於與閘極絕緣膜的上表面、第一電極層114a的側面、第二電極層114b的側面、第一電極層114a的上表面及第二電極層114b的上表面中的至少一個連接而越過臺階。其結果是，在與臺階部連接的半導體層中不產生空隙等阻礙載流子的移動的結構，可以形成包括形成通道的區域的半導體層。此外，第一電極層114a和第二電極層114b的端部的截面形狀分別為楔形(即，第一電極層114a和第二電極層114b的端部的厚度從基底直線地增加)、向下的弓形(向下突出的形狀的弓)、向上的弓形(向上突出的形狀的弓)或S字形。此時，在第一電極層114a和第二電極層114b的端部產生的臺階更小，因此是最好的。另一方面，在電極層太薄時加工變得困難，並且電阻升高，而損失電極的功能。將第一電極層114a及第二電極層114b用作源極電極層及汲極電極層的薄膜電晶體的通道長度L相當於第一電極層114a和第二電極層114b之間的距離。
此外，圖1C示出放大第一電極層114a及第二電極層114b接觸於半導體層113的部分的截面圖。從第一電極層114a與基底(在此，閘極絕緣膜102)開始彼此接觸的第一電極層114a的端部到第一佈線層115a與第一電極層114a開始彼此接觸的第一佈線層115a的端部的寬度d1，或者從第二電極層114b與基底(在此，閘極絕緣膜102)開始彼此接觸的第二電極層114b的端部到第二佈線層115b與第二電極層114b開始彼此接觸的第二佈線層115b的端部的寬度d2最好為0.2μm以上且5μm以下。在電極層從佈線層的端部向外延伸的寬度(d1或d2)太窄時，與半導體層的接觸面積小而導致缺陷，在其寬度太寬時加工變得複雜。此外，第一佈線層115a或第二佈線層115b的端部的錐形角(θ)最好為小於90°，即使形成為90°以上的倒錐形，若電極層從佈線層的端部向外延伸的寬度(d1或d2)為0.2μm以上，則可以良好地電連接電極層和半導體層。
第一佈線層115a及第二佈線層115b可以使用與閘極電極層111同樣的材料，尤其最好使用鋁，因為鋁的電阻低，加工性良好，並便宜。此外，第一佈線層115a及第二佈線層115b的厚度最好為5nm以上且1000nm以下。佈線層越厚佈線電阻越低，但是如果太厚，則在膜形成期間需要很長時間，並增大膜的應力而導致膜剝離等。此外，佈線層的端部的截面形狀為楔形(即，該端部的厚度從基底直線地增加)、向下的弓形(像向下突出的形狀的弓)、向上的弓形(像向上突出的形狀的弓)或S字形，使得形成半導體層的氧化物半導體層容易覆蓋佈線層的端部。
此外，越過第一電極層114a的端部和第一佈線層115a的端部的膜，或者越過第二電極層114b的端部和第二佈線層115b的端部的膜由於電極層從佈線層的端部延伸至外側而緩和臺階，因此不容易斷開。
作為在本說明書中使用的半導體，例如可以舉出包含以Si、Ge、SiC為代表的第14族元素的半導體，GaAs、InP、ZnSe、CdS、CuAlOS等化合物半導體，GaN、AlN、InN等氮化物半導體以及ZnO、CuAlO2 等氧化物半導體。此外，它們可以是非晶半導體，也可以是含微晶的半導體，還可以是多晶半導體或者單晶半導體。
在本實施例中作為形成半導體層113的氧化物半導體，最好使用表示為InMO3 (ZnO)m (m>0)的結構的氧化物半導體，特別最好使用In-Ga-Zn-O類氧化物半導體。另外，M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的其中之一者金屬元素或多種金屬元素。例如，作為M，有時採用Ga，有時包含Ga和Ga以外的上述金屬元素諸如Ga和Ni或Ga和Fe等。此外，在上述氧化物半導體中有不僅包含作為M的金屬元素，而且還包含作為雜質元素的Fe、Ni等其他過渡金屬元素或該過渡金屬的氧化物的氧化物半導體。在本說明書中，在表示為InMO3 (ZnO)m (m>0)的結構的氧化物半導體中，將具有作為M至少包含Ga的結構的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，將該薄膜也稱為In-Ga-Zn-O類非單晶膜。
藉由XRD(X射線分析)分析在In-Ga-Zn-O類非單晶膜的結晶結構中觀察到非晶態結構。另外，In-Ga-Zn-O類非單晶膜在使用濺射法進行成膜之後以200℃至500℃，典型地以300℃至400℃進行10分鐘至100分鐘的熱處理。
然而，形成半導體層113的氧化物半導體層不侷限於具有表示為InMO3 (ZnO)m (m>0)的結構的氧化物半導體層。例如，也可以使用由氧化銦(InOx )、氧化鋅(ZnOx )、氧化錫(SnO)、氧化銦鋅(IZO)、氧化銦錫(ITO)、包含氧化矽的氧化銦錫(ITSO)、包含氧化矽的氧化銦鋅(包含SiOx 的IZO)、包含氧化矽的氧化鋅(ZSO)、包含氧化矽和氧化錫的氧化鋅(TSZO)、添加有鎵的氧化鋅(GZO)等構成的氧化物半導體層。
半導體層113的厚度為5nm以上且200nm以下，最好為20nm以上且60nm以下。
半導體層113的載流子濃度範圍最好低於1×1017 /cm3 (更最好為1×1011 /cm3 以上)。在半導體層113的載流子濃度範圍超過上述範圍時，有薄膜電晶體成為常開啟狀態(normally-on)的憂慮。
作為用於半導體層113的氧化物半導體，除了上述材料之外，還可以應用In-Sn-Zn-O類、Sn-Ga-Zn-O類、In-Zn-O類、Sn-Zn-O類、Ga-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體。換言之，藉由使這些氧化物半導體包含絕緣性的雜質，可以抑制該半導體層113的晶化，並且使薄膜電晶體的特性穩定。
也可以使半導體層113包含絕緣性的雜質。作為該雜質，應用以氧化矽、氧化鍺等為代表的絕緣氧化物；以氮化矽等為代表的絕緣氮化物；或者氧氮化矽等絕緣氧氮化物。
以不降低氧化物半導體的導電性的濃度添加這些絕緣氧化物或絕緣氮化物。
藉由使半導體層113包含絕緣性的雜質，可以抑制該半導體層113的晶化。藉由抑制半導體層113的晶化，可以使薄膜電晶體的特性穩定。
此外，藉由使In-Ga-Zn-O類氧化物半導體包含氧化矽等雜質，即使進行300℃至600℃的熱處理，也可以防止該氧化物半導體的晶化或微晶的產生。
在將In-Ga-Zn-O類氧化物半導體用作通道形成區的薄膜電晶體的製造步驟中，藉由進行熱處理可以提高S值(subthreshold swing value)、場效應遷移率，即使在這種情況下也可以防止薄膜電晶體成為常開啟狀態。另外，即使在對該薄膜電晶體施加熱壓力、偏壓力的情況下，也可以防止臨界值電壓的變動。
藉由採用上述結構，可以在覆蓋源極電極層及汲極電極層的端部和產生在該端部的臺階的至少一部分的半導體層中載流子沒有阻礙地移動。此外，由於源極電極層和包括形成通道的區域的半導體層之間以及汲極電極層和該半導體層之間的接觸區具有充分的面積，所以可以減小接觸電阻，並不容易產生接觸電阻的不均勻。因此，可以提供因接觸電阻的不均勻而產生的特性的不均勻較少發生的薄膜電晶體。另外，由於可以使與源極電極層及汲極電極層連接的佈線變厚，所以可以減小佈線的電阻。
本實施例所示的結構可以與其他實施例所例示的結構適當地組合使用。
實施例2
下面，參照圖2至圖3說明圖1A和1B的薄膜電晶體141的製造方法。明確而言，對具有薄膜電晶體的顯示裝置的像素部的製造處理進行說明。
基板100使用與實施例1所說明的基板同樣的基板，並藉由濺射法或真空蒸鍍法在基板100的整個表面上形成實施例1所述的用於閘極電極層的導電膜材料。接著，進行第一光石印處理形成抗蝕劑光罩，並且藉由蝕刻去除不需要的部分來形成包括閘極電極層111的閘極佈線、電容佈線123以及第一端子118。此時，最好藉由蝕刻至少將閘極電極層111的端部形成為錐形以防止斷開。
接著，在閘極電極層111的整個表面上形成閘極絕緣膜102。閘極絕緣膜102利用CVD法或濺射法等形成，將其膜厚度設定為50nm至250nm。
例如，藉由CVD法或濺射法使用氧化矽膜以100nm的厚度形成閘極絕緣膜102。當然，閘極絕緣膜102不侷限於這樣的氧化矽膜，可以使用實施例1所舉出的各種材料的單層或疊層結構。
此外，作為閘極絕緣膜102，還可以藉由使用有機矽烷氣體的CVD法而形成氧化矽層。作為有機矽烷氣體，可以使用如正矽酸乙酯(TEOS：化學式為Si(OC2 H5 )4 )、四甲基矽烷(TMS：化學式為Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )、三(二甲基氨基)矽烷(SiH(N(CH3 )2 )3 )等含矽化合物。
接著，進行第二光石印處理形成抗蝕劑光罩，藉由蝕刻去除閘極絕緣膜102的不需要的部分形成到達與閘極電極層111相同材料的佈線或電極層的未圖示的接觸孔。為用來與後面形成的導電膜和閘極佈線或電極層直接連接而設置該接觸孔。例如，在驅動電路部中，在形成與閘極電極層和源極電極層或汲極電極層直接接觸的薄膜電晶體、與端子部的閘極佈線電連接的端子的情況下形成接觸孔。
接著，將成為第一電極層114a及第二電極層114b的下部導電膜形成在閘極絕緣膜102上。此外，在所述下部導電膜上層疊形成成為第一佈線層115a及第二佈線層115b的上部導電膜。另外，可以利用濺射法或真空蒸鍍法形成下部導電膜及上部導電膜。
成為第一電極層114a及第二電極層114b的下部導電膜使用實施例1所述的導電材料形成。此外，成為第一佈線層115a及第二佈線層115b的上部導電膜如實施例1所述那樣，可以使用與閘極電極層111同樣的材料。另外，下部導電膜和上部導電膜都可以以單層或疊層形成。
此外，使用同一抗蝕劑光罩去除下部導電膜和上部導電膜的不需要的部分，在第一電極層上設置第一佈線層，在第二電極層上設置第二佈線層，所述第一電極層從所述第一佈線層的端部延伸而形成，所述第二電極層從第二佈線層的端部延伸而形成，這樣可以使處理簡化，因此是最好的。
為了使用同一抗蝕劑光罩去除下部導電膜和上部導電膜的不需要的部分，最好採用與下部導電膜的材料相比上部導電膜的材料的蝕刻速度充分快的條件的組合。
在本實施例中，作為下部導電膜使用20nm厚的鈦膜，作為上部導電膜使用150nm厚的鋁膜。鈦是不僅具有耐熱性還可以與In-Ga-Zn-O類氧化物半導體良好地電連接的導電材料。此外，鋁是佈線電阻低的材料。藉由採用這種結構，既可以使產生在閘極絕緣膜上的臺階較小，形成佈線電阻得到抑制的電極層及佈線層，又可以使用同一抗蝕劑光罩去除下部導電膜和上部導電膜的不需要的部分，因此可以使處理簡化。
接著，進行第三光石印處理形成抗蝕劑光罩131，藉由第一蝕刻對上部導電膜及下部導電膜進行蝕刻，形成第一電極層114a、第二電極層114b、第一佈線層115a、第二佈線層115b以及第二端子部。作為此時的蝕刻方法使用濕蝕刻或乾蝕刻。
例如，在下部導電膜使用鈦而上部導電膜使用鋁時，可以將過氧化氫水溶液或加熱鹽酸或包含氟化銨的硝酸水溶液用作蝕刻劑來進行濕蝕刻。此外，例如使用KSMF-240(日本關東化學株式會社製造)，可以對下部導電膜(鈦)和上部導電膜(鋁)一同進行蝕刻。另外，也可以使用乾蝕刻對下部導電膜(鈦)和上部導電膜(鋁)一同進行蝕刻。
在對上部導電膜和下部導電膜一同進行蝕刻時，第一電極層114a與第一佈線層115a的端都對準，第二電極層114b與第二電極層115b的端部對準，分別可以形成連續的結構。此外，在使用濕蝕刻時，進行各向同性的蝕刻，第一佈線層115a及第二佈線層115b的端部比抗蝕劑光罩131更後退。圖2(A)示出這個步驟的截面圖，而圖4示出去除抗蝕劑光罩131的俯視圖。
接著，使用同一抗蝕劑光罩藉由第二蝕刻，使第一佈線層115a從第一電極層114a的外周後退，而第二佈線層115b從第二電極層114a的外周後退。作為此時的蝕刻方法使用濕蝕刻。
例如，當對在由20nm的鈦膜構成的下部導電膜上形成的150nm的作為上部導電膜的鋁膜進行蝕刻並使上部導電膜從下部電極的端部後退時，使用將以磷酸、醋酸、硝酸和純水為85：5：5：5的體積比混合的藥液(在本說明書中以下稱為混酸鋁液)加熱到45℃的第二蝕刻液進行2分鐘的蝕刻。藉由該第二蝕刻，可以使上部導電膜從下部電極的端部後退大約2μm。
藉由上述那樣蝕刻，第一佈線層115a的端部從第一電極層114a的端部後退，而第二佈線層115b的端部從第二電極層114b的端部後退。其結果是，可以形成從第一佈線層115a的端部向外側延伸的第一電極層114a以及從第二佈線層115b的端部向外側延伸的第二電極層114b。此外，為了省略處理，使用抗蝕劑光罩131進行第一蝕刻和第二蝕刻，但是也可以另行製造用來第二蝕刻的抗蝕劑光罩。第一電極層114a及第二電極層114b成為薄膜電晶體的源極電極層及汲極電極層，而第一佈線層115a及第二佈線層115b成為信號線。圖2(B)示出這個步驟的截面圖。此外，圖5相當於這個步驟的俯視圖。
此外，在該第三光石印處理中，第二端子122留在端子部。另外，第二端子122使用源極電極佈線的一部分形成，並與信號線電連接。
此外，在端子部連接電極120透過形成在閘極絕緣膜中的接觸孔與端子部的第一端子118連接。此外，在此未圖示，經過與上述處理相同的處理，驅動電路的薄膜電晶體的源極電極或汲極電極與閘極電極直接連接。
在形成包括形成通道的區域的氧化物半導體膜103之前，最好在設置有基板100的處理室內引入氬氣來進行產生電漿的反濺射，以去除附著於閘極絕緣膜表面的塵屑。另外，藉由進行反濺射，也可以提高閘極絕緣膜102表面的平坦性。反濺射是指不對靶材側施加電壓，而在氬氣氛下使用RF電源對基板側施加電壓並在基板上產生電漿來對表面進行改性的方法。此外，也可以使用氮、氦等代替氬氣氛。另外，也可以在對氬氣氛中加入氧、N2 O等的氣氛下進行。另外，也可以對氬氣氛中加入Cl2 、CF4 等的氣氛下進行。在反濺射處理之後，藉由不暴露於大氣地形成氧化物半導體膜103，可以防止在閘極絕緣膜102和氧化物半導體膜103的介面上附著塵屑或水分。
接著，在閘極絕緣膜102的表面不暴露於大氣的情況下，在氬等稀有氣體和氧氣的氣氛下藉由濺射法形成成為半導體層113的氧化物半導體膜103。作為氧化物半導體膜103可以使用實施例1所示的氧化物半導體，最好使用In-Ga-Zn-O類氧化物半導體。
作為具體條件的例子，使用直徑為8英寸的包含In、Ga以及Zn的氧化物半導體靶材(In2 O3 ：Ga2 O3 ：ZnO=1：1：1)，基板和靶材之間的距離為170mm，壓力為0.4Pa，直流(DC)電源為0.5kW，成膜氣體Ar：O2 =50：5(sccm)，將成膜溫度設定為室溫來進行濺射成膜。另外，可以在包括In2 O3 的直徑為8英寸的圓盤上配置顆粒狀的Ga2 O3 和ZnO作為靶材。此外，藉由使用脈衝直流(DC)電源，可以減少塵屑，膜厚度分佈也變得均勻，所以這是最好的。將In-Ga-Zn-O類非單晶膜的厚度設定為5nm以上且200nm以下，最好為20nm以上且60nm以下。圖2(C)示出這個步驟的截面圖。
在藉由濺射法形成In-Ga-Zn-O類非單晶膜的情況下，也可以使包含In、Ga及Zn的氧化物半導體靶材包含絕緣性的雜質。該雜質是以氧化矽、氧化鍺等為代表的絕緣氧化物、以氮化矽為代表的絕緣氮化物或氧氮化矽等的絕緣氧氮化物等。例如，最好使氧化物半導體靶材包含0.1重量%以上且10重量%以下的SiO2 ，更最好包含1重量%以上且6重量%以下的SiO2 。
藉由使氧化物半導體包含絕緣性的雜質，可以容易使形成的氧化物半導體非晶化。另外，在對半導體層113進行熱處理的情況下，可以抑制半導體層113的晶化。
除了In-Ga-Zn-O類氧化物半導體之外，還可以使In-Sn-Zn-O類、Sn-Ga-Zn-O類、In-Zn-O類、Sn-Zn-O類、Ga-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體包含絕緣性的雜質來獲得同樣的效果。
例如，在藉由濺射法形成添加有氧化矽的In-Sn-Zn-O類氧化物半導體的情況下，作為靶材使用以預定的比率燒結In2 O3 、SnO2 、ZnO、SiO2 而得的靶材。另外，在採用添加有氧化矽的In-Zn-O類氧化物半導體的情況下，作為靶材使用以預定的比率燒結In2 O3 、ZnO、SiO2 而得的靶材。另外，在藉由濺射法形成添加有氧化矽的Sn-Zn-O類氧化物半導體的情況下，使用如下靶材：以預定的比率混合SnO2 和ZnO，以SnO2 和ZnO的總計的1wt%以上且10wt%以下，最好為2wt%以上且8wt%以下的比率添加SiO2 ，並且進行燒結而得的靶材。
當形成In-Ga-Zn-O類非單晶膜時，既可以使用與前面進行反濺射的處理室相同的處理室，也可以使用與前面進行反濺射的處理室不同的處理室。
在濺射法中，有作為濺射電源使用高頻電源的RF濺射法、DC濺射法，還有以脈衝方法施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的形成，而DC濺射法主要用於金屬膜的形成。
此外，還有可以設置多個不同材料的靶材的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同材料的膜，也可以在同一處理室中同時對多種材料進行放電成膜。
此外，有利用如下濺射法的濺射裝置：在處理室內具備磁石機構的磁控管濺射法；不使用輝光放電而利用使用微波來產生的電漿的ECR濺射法。
此外，作為使用濺射法的成膜方法，還有在膜形成期間使靶材物質和濺射氣體成分起化學反應而形成它們的化合物薄膜的反應濺射法，以及在膜形成期間對基板也施加電壓的偏壓濺射法。
接著，進行第四光石印處理形成抗蝕劑光罩132，並且對In-Ga-Zn-O類非單晶膜進行蝕刻。可以將檸檬酸或草酸等有機酸用作蝕刻劑進行蝕刻。在本實施例中，藉由使用ITO-07N(日本關東化學公司製造)的濕蝕刻去除不需要的部分來使In-Ga-Zn-O類非單晶膜成為島狀，而形成作為In-Ga-Zn-O類非單晶膜的半導體層113。藉由將半導體層113的端部蝕刻為錐形，可以防止因臺階形狀導致的佈線的斷開。
此外，此時的蝕刻不侷限於濕蝕刻，也可以利用乾蝕刻。作為用於乾蝕刻的蝕刻裝置，可以使用如下裝置：利用反應性離子蝕刻法(RIE法)的蝕刻裝置；利用ECR(Electron Cyclotron Resonance；電子迴旋加速器諧振)或ICP(Inductively Coupled Plasma；感應耦合電漿)等高密度電漿源的乾蝕刻裝置。另外，作為與ICP蝕刻裝置相比容易得到在較大面積上的均勻放電的乾蝕刻裝置，有ECCP(Enhanced Capacitively Coupled Plasma：增大電容耦合電漿)模式的蝕刻裝置，在該ECCP模式的蝕刻裝置中，上部電極接地，下部電極連接到13.56MHz的高頻電源，並且下部電極還連接到3.2MHz的低頻電源。該ECCP模式的蝕刻裝置可以對應作為基板例如使用超過第十代的一邊大約為3m的尺寸的基板的情況。
藉由上述步驟，可以製造將半導體層113用作通道形成區的薄膜電晶體141。圖3(A)示出這個步驟的截面圖。此外，圖6相當於這個步驟的俯視圖。
在去除抗蝕劑光罩132之後，最好以200℃至600℃，典型的是以250℃至500℃進行熱處理。本實施例中，在爐中於氮氣氛下以350℃進行1小時的熱處理。藉由該熱處理，進行In-Ga-Zn-O類非單晶膜的原子級的重新排列。由於藉由該熱處理而釋放阻礙載流子遷移的應變，所以在此的熱處理(還包括光退火)是有效的。另外，進行熱處理的時序只要在形成In-Ga-Zn-O類非單晶膜之後，就沒有特別的限制，例如也可以在形成像素電極之後進行。
再者，也可以對半導體層113的通道形成區的背面，所謂形成背通道的面進行氧自由基處理。藉由進行氧自由基處理，可以使薄膜電晶體成為常截止狀態(normally-off)。另外，藉由進行自由基處理，可以恢復半導體層113的露出的面的損傷。自由基處理在O2 、N2 O氣氛下，或最好為包含氧的N2 、He、Ar氣氛下進行。另外，還可以在對上述氣氛添加Cl2 、CF4 的氣氛下進行自由基處理。自由基處理最好不加偏置(bias)地進行。
接著，形成覆蓋薄膜電晶體141的保護絕緣層109。作為保護絕緣層109，可以使用利用濺射法等而得到的氮化矽膜、氧化矽膜、氧氮化矽膜、氧化鋁膜、氧化鉭膜等。
接著，進行第五光石印處理形成抗蝕劑光罩，並藉由對保護絕緣層109的蝕刻來形成到達第二佈線層115b的接觸孔125。此外，藉由該蝕刻，形成到達第二端子122的接觸孔124、到達連接電極120的接觸孔126。圖3(B)示出去除抗蝕劑光罩之後的截面圖。
接著，形成透明導電膜。作為透明導電膜的材料，藉由濺射法、真空蒸鍍法等形成氧化銦(In2 O3 )、氧化銦氧化錫合金(In2 O3 -SnO2 、簡稱為ITO)等。使用鹽酸之類的溶液對這些材料進行蝕刻處理。然而，由於對ITO的蝕刻特別容易產生殘渣，因此也可以使用氧化銦氧化鋅合金(In2 O3 -ZnO)以改善蝕刻加工性。
接著，進行第六光石印處理形成抗蝕劑光罩，並藉由蝕刻去除不需要的部分來形成像素電極層128。
此外，在該第六光石印處理中，以閘極絕緣膜102及保護絕緣層109為電介質，在電容部中使用電容佈線123和像素電極層128形成儲存電容(storage capacitor)。
另外，在該第六光石印處理中，使用抗蝕劑光罩覆蓋第一端子及第二端子並使形成在端子部的透明導電膜127、129殘留。透明導電膜127、129成為用來與FPC連接的電極或佈線。形成在與第一端子118直接連接的連接電極120上的透明導電膜129是用作閘極佈線的輸入端子的用於連接的端子電極。形成在第二端子122上的透明導電膜127是用作信號線的輸入端子的用於連接的端子電極。
接著，去除抗蝕劑光罩。圖3(C)示出這個步驟的截面圖。另外，圖7相當於這個步驟的俯視圖。
此外，圖8(A)和圖8(B)分別示出這個步驟的閘極佈線端子部的截面圖及俯視圖。圖8(A)相當於沿著圖8(B)中的線C1-C2的截面圖。在圖8(A)中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的用於連接的端子電極。另外，在圖8(A)中，端子部中使用與閘極佈線相同的材料形成的第一端子151和使用與信號線相同的材料形成的連接電極153透過閘極絕緣層152的開口部互相重疊，並直接連接實現導通。另外，連接電極153與透明導電膜155透過設置在保護絕緣膜154的接觸孔直接連接觸實現導通。
另外，圖8(C)及圖8(D)分別示出信號線端子部的截面圖及俯視圖。此外，圖8(C)相當於沿著圖8(D)中的線D1-D2的截面圖。在圖8(C)中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的用於連接的端子電極。另外，在圖8(C)中，端子部中使用與閘極佈線相同的材料形成的電極156隔著閘極絕緣層152重疊於與信號線電連接的第二端子150的下方。電極156不與第二端子150電連接，藉由將電極156設定為與第二端子150不同的電位，例如浮動狀態、GND、0V等，可以形成用於應對雜波的電容或用於應對靜電的電容。此外，第二端子150隔著保護絕緣膜154與透明導電膜155電連接。
根據像素密度設置多個閘極佈線、信號線及電容佈線。此外，在端子部中，排列配置多個具有與閘極佈線相同的電位的第一端子、多個具有與信號線相同的電位的第二端子、多個具有與電容佈線相同的電位的第三端子等。各端子的數量可以是任意的，實施者適當地決定各端子的數量即可。
像這樣，藉由六次的光石印處理，使用六個光光罩可以完成包括作為底柵型的n通道型薄膜電晶體的薄膜電晶體141的像素薄膜電晶體部、儲存電容。而且，藉由對應於每一個像素將該像素薄膜電晶體部、儲存電容配置為矩陣狀來構成像素部，這樣可以將其用作用來製造主動矩陣型顯示裝置的一個基板。在本說明書中，為方便起見將這種基板稱為主動矩陣基板。
當製造主動矩陣型液晶顯示裝置時，在主動矩陣基板和設置有對置電極的對置基板之間設置液晶層，以固定主動矩陣基板和對置基板。另外，在主動矩陣基板上設置與設置在對置基板上的對置電極電連接的共同電極，並且在端子部中設置與共同電極電連接的第四端子。該第四端子是用來將共同電極設定為固定電位，例如GND、0V等的端子。
此外，本實施例不侷限於圖7的像素結構。圖9示出與圖7不同的俯視圖的例子。圖9示出一例，其中不設置電容佈線，並隔著保護絕緣膜及閘極絕緣層重疊像素電極與相鄰的像素的閘極佈線來形成儲存電容。在此情況下，可以省略電容佈線及與電容佈線連接的第三端子。另外，在圖9中，使用相同的附圖標記說明與圖7相同的部分。
在主動矩陣型液晶顯示裝置中，藉由驅動配置為矩陣狀的像素電極，在畫面上形成顯示圖案。詳細地說，藉由在被選擇的像素電極和對應於該像素電極的對置電極之間施加電壓，進行配置在像素電極和對置電極之間的液晶層的光學調製，該光學調製被觀察者識別為顯示圖案。
當液晶顯示裝置顯示動態圖像時，由於液晶分子本身的響應慢，所以有產生餘象或動態圖像模糊的問題。有一種被稱為黑***的驅動技術，在該驅動技術中為了改善液晶顯示裝置的動態圖像特性，每隔一幀進行整個畫面的黑顯示。
此外，還有被稱為倍速驅動的驅動技術，該技術藉由將垂直同步頻率設定為1.5倍以上，最好設定為2倍以上來改善動態特性。
另外，還有如下驅動技術：為了改善液晶顯示裝置的動態圖像特性，作為背光燈使用多個LED(發光二極體)光源或多個EL光源等構成面光源，並使構成面光源的各光源獨立地在一幀期間內進行間歇發光驅動。作為面光源，可以使用三種以上的LED或白色發光LED。由於可以獨立地控制多個LED，因此也可以按照液晶層的光學調製的切換時序使LED的發光時序同步。因為在這種驅動技術中可以部分地關閉LED，所以尤其是在進行一個畫面中的黑色顯示區所占的比率高的圖像顯示的情況下，可以得到耗電量的減少效果。
藉由組合這些驅動技術，可以比現有的液晶顯示裝置進一步改善液晶顯示裝置的動態圖像特性等顯示特性。
此外，在製造發光顯示裝置的情況下，因為將有機發光元件的一方電極(也稱為陰極)設定為低電源電位，例如GND、0V等，所以在端子部中設置用來將陰極設定為低電源電位，例如GND、0V等的第四端子。此外，在製造發光顯示裝置的情況下，除了信號線及閘極佈線之外還設置電源供給線。由此，在端子部中設置與電源供給線電連接的第五端子。
藉由採用上述結構，可以在覆蓋源極電極層及汲極電極層的端部和產生在該端部的臺階的至少一部分的半導體層中載流子沒有阻礙地移動。此外，由於源極電極層和包括形成通道的區域的半導體層之間以及汲極電極層和該半導體層之間的接觸區具有充分的面積，所以可以減小接觸電阻，還不容易產生接觸電阻的不均勻。因此，可以提供因接觸電阻的不均勻而產生的特性不均勻較少發生的薄膜電晶體。另外，由於可以使與源極電極層及汲極電極層連接的佈線變厚，所以可以減小佈線的電阻。
此外，本實施例所得到的薄膜電晶體由於具有良好的特性，所以可以用於液晶顯示裝置或發光顯示裝置的像素部及驅動電路部。另外，藉由與液晶顯示元件、發光顯示元件組合，可以提供電特性高且可靠性高的顯示裝置。
本實施例所示的結構可以與其他實施例所例示的結構適當地組合使用。
實施例3
在本實施例中，說明半導體裝置的薄膜電晶體。明確而言，說明具有頂柵型薄膜電晶體的顯示裝置的像素部。
圖10示出本實施例的薄膜電晶體。圖10(A)是俯視圖，圖10(B)是沿著圖10(A)中的A1-A2及B1-B2截斷的截面圖。
在圖10(A)和10(B)所示的薄膜電晶體144中，在基板100上形成有成為源極電極層及汲極電極層的第一電極層114a及第二電極層114b。在第一電極層114a上設置有第一佈線層115a，第二電極層114b上設置有第二佈線層115b，第一電極層114a及第二電極層114b分別從第一佈線層115a及第二佈線層115b的端部向外側延伸。此外，與第一電極層114a及第二電極層114b的側面部和上表面部接觸地形成半導體層113。另外，在半導體層113上形成閘極絕緣膜102，隔著閘極絕緣膜102與第一電極層114a及第二電極層114b的端部重疊形成閘極電極層111。
第一電極層114a及第二電極層114b使用實施例1和實施例2所述的導電膜而同樣地形成。在本實施例中，形成20nm厚的鈦膜作為下部導電膜，將該膜用於第一電極層114a及第二電極層114b。
此外，第一佈線層115a及第二佈線層115b也使用實施例1和實施例2所述的導電膜而同樣地形成。在本實施例中，形成150nm厚的鋁膜作為上部導電膜，將該膜用於第一佈線層115a及第二佈線層115b。
半導體層113使用實施例1和實施例2所述的半導體膜而同樣地形成。在本實施例中，使用50nm厚的In-Ga-Zn-O類氧化物半導體。具有20nm的厚度的第一電極層114a及第二電極層114b足夠薄，產生在基板上的臺階較小。此外，臺階為具有50nm的厚度的半導體層113的厚度的一半以下，由此半導體層113可以很好地覆蓋第一電極層114a及第二電極層114b的端部。其結果是，在越過臺階部的半導體層113中不產生空隙等阻礙載流子的移動的結構。
形成在半導體層113上的閘極絕緣膜102以及隔著閘極絕緣膜102與第一電極層114a及第二電極層114b的端部重疊而形成的閘極電極層111分別使用實施例1和實施例2所述的材料而同樣地形成。
藉由採用上述結構，可以在覆蓋源極電極層及汲極電極層的端都和產生在該端部的臺階的至少一部分的半導體層中載流子沒有阻礙地移動。此外，由於源極電極層和包括形成通道的區域的半導體層之間以及汲極電極層和該半導體層之間的接觸區具有充分的面積，所以可以減小接觸電阻，並不容易產生接觸電阻的不均勻。因此，可以提供因接觸電阻的不均勻而產生的特性的不均勻較少發生的薄膜電晶體。另外，由於可以使與源極電極層及汲極電極層連接的佈線變厚，所以可以減小佈線的電阻。本實施例所示的結構可以與其他實施例所例示的結構適當地組合使用。
實施例4
在本實施例中，說明使用兩個實施例1所述的薄膜電晶體的反相器電路。
使用反相器電路、電容、電阻等構成用來驅動像素部的驅動電路。在組合兩個n通道型TFT形成反相器電路的情況下，有組合增強型電晶體和耗盡型電晶體形成反相器電路的情況(以下稱為EDMOS電路)以及使用兩個增強型TFT形成反相器電路的情況(以下稱為EEMOS電路)。在n通道型TFT的臨界值電壓是正的情況下，定義為增強型電晶體，而在n通道型TFT的臨界值電壓是負的情況下，定義為耗盡型電晶體。在本說明書中按照該定義進行描述。
將像素部和驅動電路形成在同一基板上，並且在像素部中使用配置為矩陣狀的增強型電晶體來切換對像素電極的電壓施加的導通和截止。在本實施例中，在配置於該像素部的增強型電晶體中形成具有在源極電極層及汲極電極層上的臺階部中載流子沒有阻礙地移動的結構的半導體層，此外，由於源極電極層和包括形成通道的區域的半導體層之間以及汲極電極層和該半導體層之間的接觸區具有充分的面積，所以可以減小接觸電阻，並不容易產生接觸電阻的不均勻。因此，可以提供因接觸電阻的不均勻而產生的特性的不均勻較少發生的薄膜電晶體。另外，由於可以使與源極電極層及汲極電極層連接的佈線變厚，所以可以減小佈線的電阻，其結果是可以以低耗電量驅動薄膜電晶體。
圖11(A)示出EDMOS電路的等效電路。圖11(B)及圖11(C)所示的電路連接相當於圖11(A)，並且它是第一薄膜電晶體430a是增強型n通道型電晶體，而第二薄膜電晶體430b是耗盡型n通道型電晶體的例子。
作為在同一基板上製造增強型n通道型電晶體和耗盡型n通道型電晶體的方法，例如使用不同的材料及不同的成膜條件製造第一半導體層403a和第二半導體層403b。此外，也可以作為半導體使用氧化物半導體，在氧化物半導體層的上下設置閘極電極控制臨界值，對閘極電極施加電壓以使得一方TFT成為常開啟狀態，並使得另一方TFT成為常截止狀態而構成EDMOS電路。
另外，不侷限於EDMOS電路，藉由作為第一薄膜電晶體430a及第二薄膜電晶體430b採用增強型n通道型電晶體，可以製造EEMOS電路。在此情況下，將第三電極層404c、第三佈線層405c與第二閘極電極層401b連接以代替將第二電極層404b、第二佈線層405b與第二閘極電極層401b連接。
圖11(B)示出驅動電路的反相器電路的俯視圖。圖11(B)中的虛線Z1-Z2截斷的截面相當於圖11(C)。圖11所示的第一薄膜電晶體430a、第二薄膜電晶體430b是本發明的一個方式的反交錯型薄膜電晶體。
圖11(C)所示的第一薄膜電晶體430a中，在基板400上設置有第一閘極電極層401a，在第一閘極電極層401a上設置有閘極絕緣層402，在閘極絕緣層402上形成有成為源極電極層及汲極電極層的第一電極層404a及第二電極層404b。在第一電極層404a上設置有第一佈線層405a，在第二電極層404b上設置有第二佈線層405b，第一電極層404a及第二電極層404b分別從第一佈線層405a和第二佈線層405b的端部向外側延伸。第一半導體層403a與第一電極層404a及第二電極層404b的側面部和上表面部接觸地形成。
同樣地，在第二薄膜電晶體430b中，在基板400上設置有第二閘極電極層401b，在第二閘極電極層401b上設置有閘極絕緣膜402，在閘極絕緣膜402上形成成為源極電極層及汲極電極層的第二電極層404b及第三電極層404c。在第二電極層404b上設置有第二佈線層405b，第三電極層404c上設置有第三佈線層405c，第二電極層404b及第三電極層404c分別從第二佈線層405b和第三佈線層405c的端部向外側延伸。第二半導體層403b與第二電極層404b及第三電極層404c的側面部和上表面部接觸地形成。
在此，電極層404b透過形成在閘極絕緣膜402中的接觸孔406直接與第二閘極電極層401b連接。第一半導體層403a及第二半導體層403b的至少一部分接觸於閘極絕緣膜402的上表面而設置。每個部分的結構和材料參照實施例2的薄膜電晶體。
第一佈線層405a是接地電位的電源線(接地電源線)。該接地電位的電源線也可以是被施加負電壓VDL的電源線(負電源線)。第三佈線層405c是被施加正電壓VDD的電源線(正電源線)。
如圖11(C)所示那樣，電連接到第一半導體層403a和第二半導體層403b的雙方的第二電極層404b透過形成在閘極絕緣膜402中的接觸孔406與第二薄膜電晶體430b的第二閘極電極層401b直接連接。藉由第二電極層404b與第二閘極電極層401b直接連接，與隔著其他導電膜，例如透明導電膜連接的情況相比，可以縮小連接介面，並降低連接電阻。此外，由於可以實現接觸孔數的減少，所以可以使接觸孔所占面積縮小。
藉由採用上述結構，可以在覆蓋源極電極層及汲極電極層的端部和產生在該端部的臺階的至少一部分的半導體層中載流子沒有阻礙地移動。此外，由於源極電極層和包括形成通道的區域的半導體層之間以及汲極電極層和該半導體層之間的接觸區具有充分的面積，所以可以減小接觸電阻，並不容易產生接觸電阻的不均勻。因此，可以提供因接觸電阻的不均勻而產生的特性的不均勻較少發生的薄膜電晶體。另外，由於可以使與源極電極層及汲極電極層連接的佈線變厚，所以可以減小佈線的電阻。
能夠以高可靠性且低耗電量驅動使用兩個具有上述結構的薄膜電晶體的反相器電路。
本實施例所示的結構可以與其他實施例所例示的結構適當地組合使用。
實施例5
本實施例中，使用圖12A至圖17對作為半導體裝置的一例的顯示裝置中，在同一基板上至少製作驅動電路的一部分和配置在像素部中的薄膜電晶體的例子進行如下說明。
此外，在本實施例中將In-Ga-Zn-O類氧化物用於半導體層，與其他實施例例示的方法同樣地在與驅動電路的至少一部分同一基板上配置、形成薄膜電晶體。將驅動電路中可以由n通道型TFT構成的驅動電路的一部分與像素部的薄膜電晶體形成在同一基板上。
圖12(A)示出作為半導體裝置的一例的主動矩陣型液晶顯示裝置的方塊圖的一例。圖12(A)所示的顯示裝置在基板5300上包括：具有多個具備顯示元件的像素的像素部5301；選擇各像素的掃描線驅動電路5302；以及控制對被選擇了的像素輸入視頻信號的信號線驅動電路5303。
像素部5301透過從信號線驅動電路5303在行方向上延伸而配置的多個信號線S1-Sm(未圖示)與信號線驅動電路5303連接，並透過從掃描線驅動電路5302在列方向上延伸而配置的多個掃描線G1-Gn(未圖示)與掃描線驅動電路5302連接，並具有對應於信號線S1-Sm以及掃描線G1-Gn配置為矩陣形的多個像素(未圖示)。並且，各像素與信號線Sj(信號線S1-Sm中的任一個)、掃描線Gi(掃描線G1-Gn中的任一個)連接。
此外，參照圖13說明包括實施例1至實施例3所例示的n通道型TFT的信號線驅動電路。
圖13所示的信號線驅動電路包括：驅動器IC5601；開關組5602_1至5602_M；第一佈線5611；第二佈線5612；第三佈線5613；以及佈線5621_1至5621_M。開關組5602_1至5602_M分別包括第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c。
驅動器IC5601連接到第一佈線5611、第二佈線5612、第三佈線5613及佈線5621_1至5621_M。而且，開關組5602_1至5602_M分別連接到第一佈線5611、第二佈線5612、第三佈線5613及分別對應於開關組5602_1至5602_M的佈線5621_1至5621_M。而且，佈線5621_1至5621_M分別透過第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到三個信號線(信號線Sm-2、信號線Sm-1、信號線Sm(m=3M))。例如，第J行的佈線5621_J(佈線5621_1至佈線5621_M中的任一個)分別透過開關組5602_J所具有的第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-2、信號線Sj-1、信號線Sj(j=3J)。
對第一佈線5611、第二佈線5612、第三佈線5613分別輸入信號。
驅動器IC5601最好使用單晶半導體形成。再者，開關組5602_1至5602_M最好形成在與像素部同一基板上。因此，最好透過FPC等連接驅動器IC5601和開關組5602_1至5602_M。或者，也可以藉由與像素部貼合在同一基板上等地設置單晶半導體層，來形成驅動器IC5601。
接著，參照圖14的時序圖說明圖13所示的信號線驅動電路的工作。圖14的時序圖示出選擇第i列掃描線Gi時的時序圖。再者，第i列掃描線Gi的選擇期間被分割為第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3。而且，圖13的信號線驅動電路在其他列的掃描線被選擇的情況下也進行與圖14相同的工作。
圖14的時序圖示出第J行的佈線5621_J分別透過第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-2、信號線Sj-1、信號線Sj的情況。
圖14的時序圖示出第i列掃描線Gi被選擇的時序、第一薄膜電晶體5603a的導通/截止的時序5703a、第二薄膜電晶體5603b的導通/截止的時序5703b、第三薄膜電晶體5603c的導通/截止的時序5703c及輸入到第J行佈線5621_J的信號5721_J。
在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中，分別對佈線5621_1至佈線5621_M輸入不同的視頻信號。例如，在第一子選擇期間T1中輸入到佈線5621_J的視頻信號被輸入到信號線Sj-2，在第二子選擇期間T2中輸入到佈線5621_J的視頻信號被輸入到信號線Sj-1，在第三子選擇期間T3中輸入到佈線5621_J的視頻信號被輸入到信號線Sj。再者，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中輸入到佈線5621_J的視頻信號分別為資料_j-2、資料_j-1、資料_j。
如圖14所示，在第一子選擇期間T1中，第一薄膜電晶體5603a導通，第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的資料_j-2透過第一薄膜電晶體5603a被輸入到信號線Sj-2。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的資料_j-1透過第二薄膜電晶體5603b被輸入到信號線Sj-1。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的資料_j透過第三薄膜電晶體5603c被輸入到信號線Sj。
據此，圖13的信號線驅動電路藉由將一個閘極選擇期間分割為三個從而可以在一個閘極選擇期間中從一個佈線5621將視頻信號輸入到三個信號線。因此，圖13的信號線驅動電路可以將形成有驅動器IC5601的基板和形成有像素部的基板的連接數設定為信號線數的大約1/3。藉由將連接數設定為大約1/3，可以提高圖13的信號線驅動電路的可靠性、成品率等。
只要能夠如圖13所示，將一個閘極選擇期間分割為多個子選擇期間，並在各多個子選擇期間中從任一個佈線向多個信號線分別輸入視頻信號，就對於薄膜電晶體的配置、數量及驅動方法等沒有限制。
例如，當在三個以上的子選擇期間的每個中從一個佈線將視頻信號分別輸入到三個以上的信號線時，可追加薄膜電晶體及用來控制薄膜電晶體的佈線。但是，當將一個閘極選擇期間分割為四個以上的子選擇期間時，一個子選擇期間變短。因此，最好將一個閘極選擇期間分割為兩個或三個子選擇期間。
作為另一例，也可以如圖15的時序圖所示，將一個閘極選擇期間分割為預充電期間Tp、第一子選擇期間T1、第二子選擇期間T2、第三子選擇期間T3。再者，圖15的時序圖示出選擇第i列掃描線Gi的時序、第一薄膜電晶體5603a的導通/截止的時序5803a、第二薄膜電晶體5603b的導通/截止的時序5803b、第三薄膜電晶體5603c的導通/截止的時序5803c以及輸入到第J行佈線5621_J的信號5821_J。如圖15所示，在預充電期間Tp中，第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c導通。此時，輸入到佈線5621_J的預充電電壓Vp透過第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c被分別輸入到信號線Sj-2、信號線Sj-1、信號線Sj。在第一子選擇期間T1中，第一薄膜電晶體5603a導通，第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的資料_j-2透過第一薄膜電晶體5603a被輸入到信號線Sj-2。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的資料_j-1透過第二薄膜電晶體5603b被輸入到信號線Sj-1。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的資料_j透過第三薄膜電晶體5603c被輸入到信號線Sj。
據此，因為採用了圖15的時序圖的圖13的信號線驅動電路可以藉由在子選擇期間之前提供預充電期間來對信號線進行預充電，所以可以高速地進行對像素的視頻信號的寫入。在圖15中，使用相同的附圖標記來表示與圖14相同的部分，並省略對於同一部分或具有相同的功能的部分的詳細說明。
此外，說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器、緩衝器。此外，根據情況，還可以包括位準轉移器。在掃描線驅動電路中，藉由對移位暫存器輸入時脈信號(CLK)及起始脈衝信號(SP)，產生選擇信號。所產生的選擇信號在緩衝器中被緩衝放大，並供給到對應的掃描線。掃描線連接到一列的像素的電晶體的閘極電極。而且，由於需要將一列上的像素的電晶體同時導通，因此使用能夠產生大電流的緩衝器。
參照圖16和圖17說明用於掃描線驅動電路的一部分的移位暫存器的一個方式。
圖16示出移位暫存器的電路結構。圖16所示的移位暫存器由正反器5701_1至5701_n的多個正反器構成。此外，輸入第一時脈信號、第二時脈信號、起始脈衝信號、重定信號來進行工作。
說明圖16的移位暫存器的連接關係。第一級正反器5701_1連接到第一佈線5711、第二佈線5712、第四佈線5714、第五佈線5715、第七佈線5717_1及第七佈線5717_2。另外，第二級正反器5701_2連接到第三佈線5713、第四佈線5714、第五佈線5715、第七佈線5717_1、第七佈線5717_2及第七佈線5717_3。
與此同樣，第i級正反器5701_i(正反器5701_1至5701_n中的任一個)連接到第二佈線5712或第三佈線5713的一方、第四佈線5714、第五佈線5715、第七佈線5717_i-1、第七佈線5717_i及第七佈線5717_i+1。在此，在i為奇數的情況下，第i級正反器5701_i連接到第二佈線5712，在i為偶數的情況下，第i級正反器5701_i連接到第三佈線5713。
另外，第n級正反器5701_n連接到第二佈線5712或第三佈線5713的一方、第四佈線5714、第五佈線5715、第七佈線5717_n-1、第七佈線5717_n及第六佈線5716。
第一佈線5711、第二佈線5712、第三佈線5713、第六佈線5716也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第四佈線5714、第五佈線5715也可以分別稱為第一電源線、第二電源線。
接著，使用圖17說明圖16所示的正反器的詳細結構。圖17所示的正反器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578。第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578是n通道型電晶體，並且當閘極-源極電極間電壓(Vgs)超過臨界值電壓(Vth)時它們成為導通狀態。
另外，圖17所示的正反器具有第一佈線5501、第二佈線5502、第三佈線5503、第四佈線5504、第五佈線5505及第六佈線5506。
在本實施例中示出所有薄膜電晶體採用增強型n通道型電晶體的例子，但是沒有特別的限制，例如即使使用耗盡型n通道型電晶體也可以驅動驅動電路。
接著，示出圖17所示的正反器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極及汲極電極中的一方)連接到第四佈線5504，並且第一薄膜電晶體5571的第二電極(源極電極及汲極電極中的另一方)連接到第三佈線5503。
第二薄膜電晶體5572的第一電極連接到第六佈線5506，並且第二薄膜電晶體5572的第二電極連接到第三佈線5503。
第三薄膜電晶體5573的第一電極連接到第五佈線5505，第三薄膜電晶體5573的第二電極連接到第二薄膜電晶體5572的閘極電極，第三薄膜電晶體5573的閘極電極連接到第五佈線5505。
第四薄膜電晶體5574的第一電極連接到第六佈線5506，第四薄膜電晶體5574的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第四薄膜電晶體5574的閘極電極連接到第一薄膜電晶體5571的閘極電極。
第五薄膜電晶體5575的第一電極連接到第五佈線5505，第五薄膜電晶體5575的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第五薄膜電晶體5575的閘極電極連接到第一佈線5501。
第六薄膜電晶體5576的第一電極連接到第六佈線5506，第六薄膜電晶體5576的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第六薄膜電晶體5576的閘極電極連接到第二薄膜電晶體5572的閘極電極。
第七薄膜電晶體5577的第一電極連接到第六佈線5506，第七薄膜電晶體5577的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第七薄膜電晶體5577的閘極電極連接到第二佈線5502。
第八薄膜電晶體5578的第一電極連接到第六佈線5506，第八薄膜電晶體5578的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第八薄膜電晶體5578的閘極電極連接到第一佈線5501。
以第一薄膜電晶體5571的閘極電極、第四薄膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極以及第七薄膜電晶體5577的第二電極的連接部為節點5543。再者，以第二薄膜電晶體5572的閘極電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘極電極以及第八薄膜電晶體5578的第二電極的連接部為節點5544。
第一佈線5501、第二佈線5502、第三佈線5503以及第四佈線5504也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第五佈線5505、第六佈線5506也可以分別稱為第一電源線、第二電源線。
在第i級正反器5701_i中，圖17中的第一佈線5501和圖16中的第七佈線5717_i-1連接。另外，圖17中的第二佈線5502和圖16中的第七佈線5717_i+1連接。另外，圖17中的第三佈線5503和第七佈線5717_i連接。而且，圖17中的第六佈線5506和第五佈線5715連接。
在i為奇數的情況下，圖17中的第四佈線5504連接到圖16中的第二佈線5712，在i為偶數的情況下，圖17中的第四佈線5504連接到圖16中的第三佈線5713。另外，圖17中的第五佈線5505和圖16中的第四佈線5714連接。
在第一級正反器5701_1中，圖17中的第一佈線5501連接到圖16中的第一佈線5711。另外，在第n級正反器5701_n中，圖17中的第二佈線5502連接到圖16中的第六佈線5716。
此外，也可以僅使用實施例1至實施例3例示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。因為實施例1至實施例3例示的n通道型TFT的電晶體遷移率大，所以可以提高驅動電路的驅動頻率。另外，由於實施例1至實施例3例示的n通道型TFT利用In-Ga-Zn-O類非單晶膜的源極區或汲區減少寄生電容，因此頻率特性(稱為f特性)高。例如，由於可以使用實施例1至實施例3例示的n通道型TFT的掃描線驅動電路進行高速工作，因此可以提高幀頻率或實現黑屏***等。
再者，藉由增大掃描線驅動電路的電晶體的通道寬度，或配置多個掃描線驅動電路等，可以實現更高的幀頻率。在配置多個掃描線驅動電路的情況下，藉由將用來驅動偶數列的掃描線的掃描線驅動電路配置在一側，並將用來驅動奇數列的掃描線的掃描線驅動電路配置在其相反一側，可以實現幀頻率的提高。此外，藉由使用多個掃描線驅動電路對同一掃描線輸出信號，有利於顯示裝置的大型化。
此外，在製造作為半導體裝置的一例的主動矩陣型發光顯示裝置的情況下，因為至少在一個像素中配置多個薄膜電晶體，因此最好配置多個掃描線驅動電路。圖12(B)示出主動矩陣型發光顯示裝置的方塊圖的一例。
圖12(B)所示的發光顯示裝置在基板5400上包括：具有多個具備顯示元件的像素的像素部5401；選擇各像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404；以及控制對被選擇的像素輸入視頻信號的信號線驅動電路5403。
在輸入到圖12(B)所示的發光顯示裝置的像素的視頻信號為數位方式的情況下，藉由切換電晶體的導通和截止，像素處於發光或非發光狀態。因此，可以採用面積灰度法或時間灰度法進行灰度顯示。面積灰度法是一種藉由將一個像素分割為多個子像素並根據視頻信號分別驅動各子像素來進行灰度顯示的驅動法。此外，時間灰度法是一種藉由控制像素發光的期間來進行灰度顯示的驅動法。
因為發光元件的回應速度比液晶元件等高，所以與液晶元件相比更適合於時間灰度法。明確而言，在採用時間灰度法進行顯示的情況下，將一個幀期間分割為多個子幀期間。然後，根據視頻信號，在各子幀期間中使像素的發光元件處於發光或非發光狀態。藉由將一個幀期間分割為多個子幀期間，可以利用視頻信號控制在一個幀期間中像素實際上發光的期間的總長度，並可以進行灰度顯示。
在圖12(B)所示的發光顯示裝置中示出一種例子，其中當在一個像素中配置兩個開關TFT時，使用第一掃描線驅動電路5402產生輸入到作為一方的開關TFT的閘極佈線的第一掃描線的信號，而使用第二掃描線驅動電路5404產生輸入到作為另一方的開關TFT的閘極佈線的第二掃描線的信號。但是，也可以使用一個掃描線驅動電路產生輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外，例如根據一個像素所具有的開關TFT的數量，可能會在各像素中設置多個用來控制切換元件的工作的掃描線。在此情況下，既可以使用一個掃描線驅動電路產生輸入到多個掃描線的所有信號，又可以使用多個掃描線驅動電路產生輸入到多個掃描線的所有信號。
此外，在發光顯示裝置中也可以將驅動電路中的能夠由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。另外，也可以僅使用實施例1至實施例3例示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。
此外，上述驅動電路除了液晶顯示裝置及發光顯示裝置以外還可以用於利用與切換元件電連接的元件來驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙相同的易讀性、其耗電量比其他顯示裝置小、可形成為薄且輕的形狀。
作為電泳顯示器可考慮各種方式。電泳顯示器是如下裝置，即在溶劑或溶質中分散有包含具有正電荷的第一粒子和具有負電荷的第二粒子的多個微囊，並且藉由對微囊施加電場使微囊中的粒子向相互相反的方向移動，以僅顯示集中在一方的粒子的顏色。第一粒子或第二粒子包含染料，並且在沒有電場時不移動。此外，第一粒子和第二粒子的顏色不同(包含無色)。
電泳顯示器是利用所謂的介電泳效應的顯示器。在該介電泳效應中，介電常數高的物質移動到高電場區。電泳顯示器不需要液晶顯示裝置所需的偏光板，因此可以使其厚度和重量減少一半。
將在溶劑中分散有上述微囊的材料稱作電子墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片或具有色素的粒子來進行彩色顯示。
此外，藉由在主動矩陣基板上適當地設置多個上述微囊，使得微囊夾在兩個電極之間就制得了主動矩陣型顯示裝置，若對微囊施加電場，則可以進行顯示。例如，可以使用利用與其他實施例例示的方法同樣地形成的薄膜電晶體來得到的主動矩陣基板。
此外，作為微囊中的第一粒子及第二粒子，可採用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的其中之一者或這些材料的複合材料。
本實施例例示的顯示裝置安裝有本發明的一個方式的薄膜電晶體，所以其耗電量低並可以進行高速工作。
本實施例所示的結構可以與其他實施例所例示的結構適當地組合使用。
實施例6
藉由製造實施例1至實施例3例示的薄膜電晶體並將該薄膜電晶體用於像素部及驅動電路，從而可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，可以將使用了實施例1至實施例3例示的薄膜電晶體的驅動電路的一部分或全部與像素部一體地形成在同一基板上，從而形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範疇內包括利用電流或電壓控制亮度的元件，明確而言，包括無機EL(Electro Luminescence；電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等的對比度因電作用而變化的顯示媒體。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。再者，本發明的一個方式關於一種元件基板，該元件基板相當於製造該顯示裝置的過程中的顯示元件完成之前的一個方式，並且該元件基板在多個各像素中分別具備用於將電流供給到顯示元件的單元。明確而言，元件基板既可以是只形成有顯示元件的像素電極的狀態，又可以是形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態，而可以採用各種方式。
本說明書中的顯示裝置是指影像顯示裝置、顯示裝置、或光源(包括照明裝置)。另外，顯示裝置還包括安裝有連接器，諸如FPC(Flexible Printed Circuit；撓性印刷電路)、TAB(Tape Automated Bonding；載帶自動接合)帶或TCP(Tape Carrier Package；載帶封裝)的模組；將印刷線路板固定到TAB帶或TCP端部的模組；藉由COG(Chip On Glass；玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
在本實施例中，參照圖18說明相當於半導體裝置的一個方式的液晶顯示面板的外觀及截面。圖18(A)、18(B)是一種面板的俯視圖，其中利用密封材料4005將包括用作氧化物半導體層的形成在第一基板4001上的其他實施例例示的In-Ga-Zn-O類非單晶膜的可靠性高的薄膜電晶體4010、4011及液晶元件4013密封在第一基板4001和第二基板4006之間。圖18(C)相當於沿著圖18(A)、18(B)的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001和第二基板4006密封。此外，在與第一基板4001上的由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
對於另行形成的驅動電路的連接方法沒有特別的限制，可以採用COG方法、引線接合方法或TAB方法等。圖18(A)是藉由COG方法安裝信號線驅動電路4003的例子，而圖18(B)是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖18(C)中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有絕緣層4020、4021。
薄膜電晶體4010、4011可以應用其他實施例例示的包括用作氧化物半導體層的In-Ga-Zn-O類非單晶膜的可靠性高的薄膜電晶體。在本實施例中，薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外，液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。像素電極層4030、對置電極層4031分別設置有用作對準膜的絕緣層4032、4033，並且隔著絕緣層4032、4033夾有液晶層4008。
作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型的是不鏽鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，還可以使用具有將鋁箔夾在PVF膜之間或聚酯膜之間的結構的薄片。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。還可以使用球狀間隔物。另外，對置電極層4031與設置在與薄膜電晶體4010同一基板上的共同電位線電連接。使用共同連接部，可以透過配置在一對基板之間的導電性粒子電連接對置電極層4031和共同電位線。此外，將導電性粒子包含在密封材料4005中。
另外，還可以使用不使用對準膜的顯示藍相的液晶。藍相是液晶相的一種，是指當使膽固醇型液晶的溫度上升時即將從膽固醇相轉變到各向同性相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍，使用混合有5重量%以上的手性試劑的液晶組合物而形成液晶層4008。包含顯示藍相的液晶和手性試劑的液晶組合物的回應時間短，即為10μs至100μs，並且由於其具有光學各向同性而不需要對準處理，從而視角依賴小。
另外，雖然本實施例示出透射型液晶顯示裝置的例子，但是本發明的一個方式也可以應用於反射型液晶顯示裝置或半透射型液晶顯示裝置。
另外，雖然在本實施例的液晶顯示裝置中示出在基板的外側(可見的一側)設置偏光板，並在內側依次設置著色層、用於顯示元件的電極層的例子，但是也可以在基板的內側設置偏光板。另外，偏光板和著色層的疊層結構也不侷限於本實施例的結構，只要根據偏光板和著色層的材料或製造處理條件適當地設定即可。另外，還可以設置用作黑底的遮光膜。
另外，在本實施例中，使用用作保護膜或平坦化絕緣膜的絕緣層(絕緣層4020、絕緣層4021)覆蓋其他實施例例示的薄膜電晶體，以降低薄膜電晶體的表面凹凸並提高薄膜電晶體的可靠性。另外，因為保護膜用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等污染雜質的侵入，所以最好採用緻密的膜。利用濺射法由氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層形成保護膜即可。雖然在本實施例中示出利用濺射法形成保護膜的例子，但是並不侷限於此，可使用各種方法形成保護膜。
在本實施例中，作為保護膜形成疊層結構的絕緣層4020。在本實施例中，作為絕緣層4020的第一層，利用濺射法形成氧化矽膜。當作為保護膜使用氧化矽膜時，對用作源極電極層及汲極電極層的鋁膜的小丘防止有效。
利用濺射法形成氮化矽膜作為絕緣層4020的第二層。當使用氮化矽膜作為保護膜時，可以抑制鈉等可動離子侵入到半導體區中而使TFT的電特性變化。
另外，也可以在形成保護膜之後進行對氧化物半導體層的退火(300℃至400℃)。
另外，形成絕緣層4021作為平坦化絕緣膜。作為絕緣層4021，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、聚矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣層4021。
另外，聚矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。聚矽氧烷類樹脂也可以使用有機基(例如烷基或芳基)或氟基作為取代基。另外，有機基也可以具有氟基。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮片、輥塗機、幕塗機、刮刀塗佈機等。在使用材料液形成絕緣層4021的情況下，也可以在進行焙燒的處理中同時進行對氧化物半導體層的退火(300℃至400℃)。藉由兼作絕緣層4021的焙燒處理和對氧化物半導體層的退火，可以高效地製造半導體裝置。
作為像素電極層4030、對置電極層4031，可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
此外，可以使用包含導電聚合物(也稱為導電聚合物)的導電組合物來形成像素電極層4030、對置電極層4031。使用導電組合物形成的像素電極的薄層電阻最好為10000Ω/□以下，並且其波長為550nm時的透光率最好為70%以上。另外，導電組合物所包含的導電聚合物的電阻率最好為0.1Ω‧cm以下。
作為導電聚合物，可以使用所謂的π電子共軛類導電聚合物。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004、像素部4002的各種信號及電位是從FPC4018供給的。
在本實施例中，連接端子電極4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成，並且端子電極4016由與薄膜電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4015透過各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖18中示出另行形成信號線驅動電路4003並將它安裝在第一基板4001上的例子，但是本實施例不侷限於該結構。既可以另行形成掃描線驅動電路而安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖19示出使用應用本發明的一個方式製造的TFT基板2600來構成液晶顯示模組作為半導體裝置的一例。
圖19是液晶顯示模組的一例，利用密封材料2602固定TFT基板2600和對置基板2601，並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素設置有分別對應於紅色、綠色、藍色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、擴散板2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接，並且其中安裝有控制電路及電源電路等外部電路。此外，也能夠以在偏光板和液晶層之間具有相位差板的狀態層疊。
作為液晶顯示模組可以採用TN(扭曲向列；Twisted Nematic)模式、IPS(平面內轉換；In-Plane-Switching)模式、FFS(邊緣電場轉換；Fringe Field Switching)模式、MVA(多疇垂直對準；Multi-domain Vertical Alignment)模式、PVA(垂直對準排列；Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞；Axially Symmetric aligned Micro-cell)模式、OCB(光學補償雙折射；Optically Compensated Birefringence)模式、FLC(鐵電性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶；AntiFerroelectric Liquid Crystal)模式等。
本實施例例示的液晶顯示面板安裝有本發明的一個方式的薄膜電晶體，所以其耗電量低並可以進行高速工作。
本實施例所示的結構可以與其他實施例例示的結構適當地組合而使用。
實施例7
在本實施例中，作為應用了其他實施例例示的薄膜電晶體的半導體裝置示出電子紙的例子。
在圖20中，作為半導體裝置的例子示出主動矩陣型電子紙。作為用於半導體裝置的薄膜電晶體581，可以應用其他實施例例示的薄膜電晶體。
圖20的電子紙是採用扭轉球顯示方式(twist ball type)的顯示裝置的例子。扭轉球顯示方式是將分別塗成白色和黑色的球形粒子配置在作為用於顯示元件的電極層的第一電極層及第二電極層之間，並使在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，藉此進行顯示的方法。
配置在基板580和基板596之間的薄膜電晶體581是頂柵結構的薄膜電晶體，其源極電極層或汲極電極層藉由在絕緣層583、584和585中形成的開口與第一電極層587接觸，從而使薄膜電晶體581與第一電極層587電連接。在第一電極層587和第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a、白色區590b，並且其周圍包括充滿了液體的空洞594，球形粒子589的周圍充滿有樹脂等填料595(參照圖20)。在本實施例中，第一電極層587相當於像素電極，第二電極層588相當於共同電極。第二電極層588與設置在與薄膜電晶體581同一基板上的共同電位線電連接。可使用其他實施例例示的任一個共同連接部透過配置在一對基板之間的導電性粒子將第二電極層588和共同電位線電連接。
此外，還可以使用電泳元件代替扭轉球。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。在設置在第一電極層和第二電極層之間的微囊中，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒向相反方向移動，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，一般地稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助光源。此外，耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不向顯示部供應電源，也能夠保持顯示過一次的圖像，因此即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)遠離電波發送源，也能夠儲存顯示過的圖像。
本實施例例示的電子紙安裝有本發明的一個方式的薄膜電晶體，所以其耗電量低並可以進行高速工作。
本實施例所示的結構可以與其他實施例例示的結構適當地組合而使用。
實施例8
在本實施例中，作為應用其他實施例例示的薄膜電晶體的半導體裝置示出發光顯示裝置的例子。在本實施例中，藉由利用使用電致發光的發光元件來示出顯示裝置所具有的顯示元件。根據其發光材料是有機化合物還是無機化合物來區分利用電致發光的發光元件，一般來說，前者稱為有機EL元件，而後者稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別植入到包含發光有機化合物的層，以使電流流過。然後，由於這些載流子(電子和電洞)的重結合，發光有機化合物形成激發態，並且當該激發態恢復到基態時得以發光。根據這種機制，該發光元件稱為電流激勵型發光元件。
根據其元件的結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，並且其發光機制是利用施主能級和受主能級的施主-受主重結合型發光。薄膜型無機EL元件具有利用電介質層夾住發光層並還利用電極夾住該夾有發光層的電介質層的結構，並且其發光機制是利用金屬離子的內殼電子躍遷的局部型發光。在本實施例中使用有機EL元件作為發光元件來進行說明。
圖21是作為應用本發明的一個實施例的半導體裝置的例子，示出能夠應用數位時間灰度級驅動(digital time grayscale driving)的像素結構的一例的圖。
以下對能夠應用數字時間灰度級驅動的像素的結構及像素的工作進行說明。在本實施例中示出在一個像素中使用兩個n通道型電晶體的例子，在該n通道型電晶體中將實施例1至實施例3例示的氧化物半導體層(In-Ga-Zn-O類非單晶膜)用作通道形成區。
像素6400包括：開關電晶體6401、驅動電晶體6402、發光元件6404以及電容元件6403。在開關電晶體6401中，閘極連接於掃描線6406，第一電極(源極電極及汲極電極中的一方)連接於信號線6405，第二電極(源極電極及汲極電極中的另一方)連接於驅動電晶體6402的閘極。在驅動電晶體6402中，閘極透過電容元件6403連接於電源線6407，第一電極連接於電源線6407，第二電極連接於發光元件6404的第一電極(像素電極)。發光元件6404的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共同電位線電連接，將該連接部分用作共同連接部，並且具有圖1(A)、圖2(A)或圖3(A)所示的結構即可。
此外，將發光元件6404的第二電極(共同電極6408)設置為低電源電位。另外，低電源電位是指以電源線6407所設定的高電源電位為基準滿足低電源電位＜高電源電位的電位，作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404上，為了使電流流過發光元件6404以使發光元件6404發光，以使高電源電位與低電源電位的電位差成為發光元件6404的正向臨界值電壓以上的方式分別設定其電位。
另外，還可以使用驅動電晶體6402的閘極電容代替電容元件6403而省略電容元件6403。至於驅動電晶體6402的閘極電容，可以在通道形成區與閘極電極之間形成有電容。
在此，在採用電壓輸入電壓驅動方式的情況下，對驅動電晶體6402的閘極輸入能夠使驅動電晶體6402充分成為導通或截止的兩個狀態的視頻信號。即，驅動電晶體6402在線形區域進行工作。由於驅動電晶體6402在線形區域進行工作，將比電源線6407的電壓高的電壓施加到驅動電晶體6402的閘極上。另外，對信號線6405施加(電源線電壓+驅動電晶體6402的Vth)以上的電壓。
另外，當進行模擬灰度級驅動而代替數位時間灰度級驅動時，藉由使信號的輸入不同，可以使用與圖21相同的像素結構。
當進行模擬灰度級驅動時，對驅動電晶體6402的閘極施加(發光元件6404的正向電壓+驅動電晶體6402的Vth)以上的電壓。發光元件6404的正向電壓是指得到所希望的亮度時的電壓，至少包括正向臨界值電壓。此外，藉由輸入使驅動電晶體6402在飽和區域中工作的視頻信號，可以使電流流過發光元件6404。為了使驅動電晶體6402在飽和區域中工作，使電源線6407的電位高於驅動電晶體6402的閘極電位。當以視頻信號為類比信號時，可以使對應於該視頻信號的電流流過發光元件6404，以進行模擬灰度級驅動。
此外，圖21所示的像素結構不侷限於此。例如，也可以對圖21所示的像素另外添加開關、電阻元件、電容元件、電晶體或邏輯電路等。
接著，參照圖22說明發光元件的結構。在本實施例中，以驅動TFT是n型的情況為例子來說明像素的截面結構。用於圖22(A)、22(B)和22(C)的半導體裝置的驅動TFT7001、7011、7021可以與實施例1至3例示的薄膜電晶體同樣地製造，其是包括用作氧化物半導體層的In-Ga-Zn-O類非單晶膜的可靠性高的薄膜電晶體。
發光元件的陽極及陰極中的至少一方是透明的得以發光即可。而且，有如下結構的發光元件，即在基板上形成薄膜電晶體及發光元件，並從與基板相反的面發光的頂部發射、從基板一側的面發光的底部發射、以及從基板一側的面及與基板相反的面發光的雙面發射。本發明的像素結構可以應用於任何發射結構的發光元件。
參照圖22(A)說明頂部發射結構的發光元件。
在圖22(A)中示出當驅動TFT7001是n型，並且在發光元件7002中產生的光從發光層7004發射到陽極7005一側(與基板相反一側)時的像素的截面圖。在圖22(A)中，發光元件7002的陰極7003和驅動TFT7001電連接，在陰極7003上按順序層疊有發光層7004、陽極7005。作為陰極7003，只要是功函數小且反射光的導電材料就可以使用各種材料。例如，最好採用Ca、Al、MgAg、AlLi等。而且，發光層7004可以由單層或多個層的疊層構成。在由多個層構成時，在陰極7003上按順序層疊電子植入層、電子傳輸層、發光層、電洞傳輸層、電洞植入層。不需要設置上述的所有層。使用具有透射光的透光性的導電材料形成陽極7005，也可以使用具有透光性的導電材料例如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面，表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
使用陰極7003及陽極7005夾住發光層7004的區域相當於發光元件7002。在圖22(A)所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，參照圖22(B)說明底部發射結構的發光元件。圖22B示出在驅動TFT7011是n型，並且在發光元件7012中產生的光從發光層發射到陰極7013一側(基板側)的情況下的像素的截面圖。在圖22(B)中，在與驅動TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，在陰極7013上按順序層疊有發光層7014、陽極7015。在陽極7015具有透光性的情況下，也可以覆蓋陽極上地形成有用於反射光或進行遮光的遮罩膜7016。與圖22(A)的情況同樣地，陰極7013只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透射光的程度(最好為5nm至30nm左右)。例如，也可以將膜厚度為20nm的鋁膜用作陰極7013。而且，與圖22(A)同樣地，發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透射光，但是可以與圖22(A)同樣地使用具有透光性的導電材料形成。並且，雖然遮罩膜7016例如可以使用反射光的金屬等，但是不侷限於金屬膜。例如，也可以使用添加有黑色顏料的樹脂等。
由陰極7013及陽極7015夾住發光層7014的區域相當於發光元件7012。在圖22(B)所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著，參照圖22(C)說明雙面發射結構的發光元件。在圖22(C)中，在與驅動TFT7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023，而在陰極7023上按順序層疊有發光層7024、陽極7025。與圖22(A)的情況同樣地，作為陰極7023，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透射光的程度。例如，可以將膜厚度為20nm的Al用作陰極7023。而且，與圖22(A)同樣地，發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖22(A)同樣地使用具有透射光的透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖22(C)所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側雙方。
雖然在本實施例中描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
雖然在本實施例中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子，但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
本實施例所示的半導體裝置不侷限於圖22所示的結構而可以根據本發明的技術思想進行各種變形。
接著，參照圖23說明相當於應用其他實施例例示的薄膜電晶體的半導體裝置的一個方式的發光顯示面板(也稱為發光面板)的外觀及截面。圖23(A)是一種面板的俯視圖，其中利用密封材料在第一基板與第二基板之間密封有形成在第一基板上的薄膜電晶體及發光元件。圖23(B)相當於沿著圖23(A)的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣，發光顯示面板最好使用氣密性高且漏氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)及覆蓋材料進行封裝(密封)以不暴露於空氣。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖23(B)中，例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
作為薄膜電晶體4509、4510可以應用包括用作氧化物半導體層的In-Ga-Zn-O類非單晶膜的可靠性高的其他實施例例示的薄膜電晶體。在本實施例中，薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外，附圖標記4511相當於發光元件，發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。雖然發光元件4511的結構是第一電極層4517、電場發光層4512、第二電極層4513的疊層結構，但是不侷限於本實施例所示的結構。可以根據從發光元件4511發光的方向等適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁4520。特別最好的是，使用感光材料在第一電極層4517上形成開口部，並將其開口部的側壁形成為具有連續的曲率的傾斜面。
電場發光層4512既可以由單層構成，又可以由多個層的疊層構成。
也可以在第二電極層4513及分隔壁4520上形成保護膜，以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例中，連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成，並且端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515透過各向異性導電膜4519與FPC4518a所具有的端子電連接。
位於從發光元件4511發光的方向上的第二基板4506需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等具有透光性的材料。
此外，作為填料4507，除了氮及氬等惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。在本實施例中，作為填料4507使用氮。
另外，若有需要，也可以在發光元件的光射出面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等光學薄膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是可利用表面的凹凸來擴散反射光以降低眩光的處理。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路安裝。此外，也可以另行僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分安裝。本實施例不侷限於圖23的結構。
本實施例例示的發光顯示裝置安裝有本發明的一個方式的薄膜電晶體，所以其耗電量低並可以進行高速工作。
本實施例所示的結構可以與其他實施例例示的結構適當地組合而使用。
實施例9
本發明的一個方式的顯示裝置可以應用於電子紙。電子紙可以用於顯示資訊的所有領域的電子設備。例如，可以將電子紙應用於電子書籍(電子書讀物)、招貼、電車等交通工具的車廂廣告、***等各種卡片中的顯示等。圖24以及圖25示出電子設備的一例。
圖24A示出使用電子紙製造的招貼2631。在廣告媒體是紙印刷物的情況下用手進行廣告的交換，但是如果使用應用本發明的一個方式的電子紙，則可以在短時間內改變廣告的顯示內容。此外，顯示不會打亂而可以獲得穩定的圖像。招貼也可以採用以無線的方式收發資訊的結構。
此外，圖24(B)示出電車等交通工具的車廂廣告2632。在廣告媒體是紙印刷物的情況下用手進行廣告的交換，但是如果使用應用本發明的一個方式的電子紙，則可以在短時間內不需要許多人手地改變廣告的顯示內容。此外，顯示不會打亂而可以得到穩定的圖像。車廂廣告也可以採用以無線的方式收發資訊的結構。
另外，圖25示出電子書籍2700的一例。例如，電子書籍2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，並且能夠以該軸部2711為軸進行開閉工作。藉由這種結構，可以進行如紙書籍那樣的工作。
框體2701安裝有顯示部2705，而框體2703安裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖25中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖25中的顯示部2707)中可以顯示圖像。
此外，在圖25中示出框體2701具備操作部等的例子。例如，在框體2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。也可以採用在與框體的顯示部同一個面具備鍵盤及定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等各種電纜連接的端子等)、記錄媒體***部等的結構。再者，電子書籍2700也可以具有電子詞典的功能。
此外，電子書籍2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等後下載的結構。
本實施例例示的顯示裝置安裝有本發明的一個方式的薄膜電晶體，所以其耗電量低並可以進行高速工作。
本實施例所示的結構可以與其他實施例例示的結構適當地組合而使用。
實施例10
根據本發明的一個方式的半導體裝置可以應用於各種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、影像拍攝裝置如數位相機及數位攝像機等、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等大型遊戲機等。
圖26(A)示出電視裝置9600的一例。在電視裝置9600中，框體9601安裝有顯示部9603。利用顯示部9603可以顯示圖像。此外，在本實施例中示出利用支架9605支撐框體9601的結構。
可以藉由框體9601所具備的操作開關、另行提供的遙控操作機9610進行電視裝置9600的操作。藉由遙控操作機9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的圖像進行操作。此外，也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
電視裝置9600採用具備接收機及數據機等的結構。可以藉由接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖26(B)示出數位相框9700的一例。例如，在數位相框9700中，框體9701安裝有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。
數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等各種電纜連接的端子等)、記錄媒體***部等的結構。這種結構也可以安裝到與顯示部同一個面，但是藉由將它設置在側面或背面上來提高設計性，所以是最好的。例如，可以對數位相框的記錄媒體***部***儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後可以將所提取的圖像資料顯示於顯示部9703。
此外，數位相框9700既可以採用以無線的方式收發資訊的結構，又能夠以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖27(A)示出一種可攜式遊戲機，其由框體9881和框體9891的兩個框體構成，並且藉由連接部9893可以開閉地連接。框體9881安裝有顯示部9882，並且框體9891安裝有顯示部9883。另外，圖27(A)所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體***部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(即，具有測定如下因素的功能的裝置：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、射線、流量、濕度、傾斜度、振動、氣味或紅外線)、以及麥克風9889)等。當然，可攜式遊戲機的結構不侷限於上述結構，只要採用如下結構即可：至少具備根據本發明的一個方式的半導體裝置。因此，可以採用適當地設置有其他附屬設備的結構。圖27(A)所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將它顯示在顯示部上；以及藉由與其他可攜式遊戲機進行無線通信而共用資訊。圖27(A)所示的可攜式遊戲機所具有的功能不侷限於此，還可以具有各種各樣的功能。
圖27(B)示出作為大型遊戲機的投幣機9900的一例。在投幣機9900的框體9901中安裝有顯示部9903。另外，投幣機9900還具備如起動手柄或停止開關等操作單元、投幣口、揚聲器等。當然，投幣機9900的結構不侷限於此，只要採用如下結構即可：至少具備根據本發明的一個方式的半導體裝置。因此，可以採用適當地設置有其他附屬設備的結構。
圖28示出行動電話機1000的一例。行動電話機1000除了安裝在框體1001中的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、傳聲器1006等。
圖28所示的行動電話機1000可以用手指等觸摸顯示部1002來輸入資訊。此外，可以用手指等觸摸顯示部1002來進行打電話或輸入電子郵件等操作。
顯示部1002的畫面主要有三個模式。第一是以圖像的顯示為主的顯示模式，第二是以文字等資訊的輸入為主的輸入模式，第三是顯示模式和輸入模式的兩個模式混合的顯示與輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行在畫面上顯示的文字的輸入操作即可。在此情況下，最好的是在顯示部1002的畫面的大多部分中顯示鍵盤或號碼按鈕。
此外，藉由在行動電話機1000的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，能夠判斷行動電話機1000的方向(豎向還是橫向)而對顯示部1002的畫面顯示進行自動切換。
藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作來切換畫面模式。此外，還可以根據顯示在顯示部1002上的圖像種類切換畫面模式。例如，當顯示在顯示部上的視頻信號為動態圖像的資料時，將畫面模式切換成顯示模式，而當顯示在顯示部上的視頻信號為文字資料時，將畫面模式切換成輸入模式。
另外，當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有顯示部1002的觸摸操作輸入時，也能夠以將畫面模式從輸入模式切換成顯示模式的方式進行控制。
還可以將顯示部1002用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部1002來拍攝掌紋、指紋等，從而可以進行身份識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的傳感用光源，可以拍攝手指靜脈、手掌靜脈等。
本實施例例示的電子設備安裝有本發明的一個方式的薄膜電晶體，所以其耗電量低並可以進行高速工作。
本實施例所示的結構可以與其他實施例例示的結構適當地組合而使用。
本說明書根據2009年2月25日在日本專利局受理的日本專利申請編號2009-042575而製作，所述申請內容包括在本說明書中。
100‧‧‧基板
102‧‧‧閘極絕緣膜
103．．．半導體膜
109．．．保護絕緣層
111．．．閘極電極層
113．．．半導體層
114a．．．電極層
114b．．．電極層
115a．．．佈線層
115b．．．佈線層
118．．．端子
120．．．連接電極
122．．．端子
123．．．電容佈線
124．．．接觸孔
125．．．接觸孔
126．．．接觸孔
127．．．透明導電膜
128．．．像素電極層
129．．．透明導電膜
131．．．抗蝕劑光罩
132．．．抗蝕劑光罩
141．．．薄膜電晶體
144．．．薄膜電晶體
150．．．端子
151．．．端子
152．．．閘極絕緣膜
153．．．連接電極
154．．．保護絕緣膜
155．．．透明導電膜
156．．．電極
400．．．基板
401a．．．閘極電極層
401b．．．閘極電極層
402．．．閘極絕緣膜
403a．．．半導體層
403b．．．半導體層
404a．．．電極層
404b．．．電極層
404c．．．電極層
405a．．．佈線層
405b．．．佈線層
405c．．．佈線層
406．．．接觸孔
430a．．．薄膜電晶體
430b．．．薄膜電晶體
581．．．薄膜電晶體
585．．．絕緣層
587．．．電極層
588．．．電極層
589．．．球形粒子
590a．．．黑色區
590b．．．白色區
594．．．空洞
595．．．填料
1000．．．行動電話機
1001．．．框體
1002．．．顯示部
1003．．．操作按鈕
1004．．．外部連接埠
1005．．．揚聲器
1006．．．傳聲器
2600．．．TFT基板
2601．．．對置基板
2602．．．密封材料
2603．．．像素部
2604．．．顯示元件
2605．．．著色層
2606．．．偏光板
2607．．．偏光板
2608．．．佈線電路部
2609．．．撓性線路板
2610．．．冷陰極管
2611．．．反射板
2612．．．電路基板
2613．．．擴散板
2631．．．招貼
2632．．．車箱廣告
2700．．．電子書籍
2701．．．框體
2703．．．框體
2705．．．顯示部
2707．．．顯示部
2711．．．軸部
2721．．．電源
2723．．．操作鍵
2725．．．揚聲器
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電膜
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．對置電極層
4032．．．絕緣層
4033．．．絕緣層
4035．．．柱狀間隔物
4501．．．基板
4502．．．像素部
4503a．．．信號線驅動電路
4503b．．．信號線驅動電路
4504a．．．掃描線驅動電路
4504b．．．掃描線驅動電路
4505．．．密封材料
4506．．．基板
4507．．．填料
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電場發光層
4513．．．電極層
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極層
4518a．．．FPC
4518b．．．FPC
4519．．．各向異性導電膜
4520．．．分隔壁
5300．．．基板
5301．．．像素部
5302．．．掃描線驅動電路
5303．．．信號線驅動電路
5400．．．基板
5401．．．像素部
5402．．．掃描線驅動電路
5403．．．信號線驅動電路
5404．．．掃描線驅動電路
5501．．．佈線
5502．．．佈線
5503．．．佈線
5504．．．佈線
5505．．．佈線
5506．．．佈線
5543．．．節點
5544．．．節點
5571．．．薄膜電晶體
5572．．．薄膜電晶體
5573．．．薄膜電晶體
5574．．．薄膜電晶體
5575．．．薄膜電晶體
5576．．．薄膜電晶體
5577．．．薄膜電晶體
5578．．．薄膜電晶體
5601．．．驅動器IC
5602．．．開關組
5603a．．．薄膜電晶體
5603b．．．薄膜電晶體
5603c．．．薄膜電晶體
5611．．．佈線
5612．．．佈線
5613．．．佈線
5621．．．佈線
5701．．．正反器
5703a．．．時序
5703b．．．時序
5703c．．．時序
5711．．．佈線
5712．．．佈線
5713．．．佈線
5714．．．佈線
5715．．．佈線
5716．．．佈線
5717．．．佈線
5721．．．信號
5803a．．．時序
5803b．．．時序
5803c．．．時序
5821．．．信號
6400．．．像素
6401．．．開關電晶體
6402．．．驅動電晶體
6403．．．電容元件
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．電源線
6408．．．共同電極
7001．．．驅動TFT
7002．．．發光元件
7003．．．陰極
7004．．．發光層
7005．．．陽極
7011．．．驅動TFT
7012．．．發光元件
7013．．．陰極
7014．．．發光層
7015．．．陽極
7016．．．遮罩膜
7017．．．導電膜
7021．．．驅動TFT
7022．．．發光元件
7023．．．陰極
7024．．．發光層
7025．．．陽極
7027．．．導電膜
9600．．．電視裝置
9601．．．框體
9603．．．顯示部
9605．．．支架
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控操作機
9700．．．數位相框
9701．．．框體
9703．．．顯示部
9881．．．框體
9882．．．顯示部
9883．．．顯示部
9884．．．揚聲器部
9885．．．操作鍵
9886．．．記錄媒體***部
9887．．．連接端子
9888．．．感測器
9889．．．麥克風
9890．．．LED燈
9891．．．框體
9893．．．連接部
9900．．．投幣機
9901．．．框體
9903．．．顯示部
在附圖中：圖1A至1C是說明實施例的半導體裝置的圖；圖2A至2C是說明實施例的半導體裝置的製造方法的圖；圖3A至3C是說明實施例的半導體裝置的製造方法的圖；圖4是說明實施例的半導體裝置的製造方法的圖；圖5是說明實施例的半導體裝置的製造方法的圖；圖6是說明實施例的半導體裝置的製造方法的圖；圖7是說明實施例的半導體裝置的製造方法的圖；圖8A至8D是說明實施例的半導體裝置的圖； 圖9是說明實施例的半導體裝置的圖；圖10A及10B是說明實施例的半導體裝置的圖；圖11A至11C是說明實施例的半導體裝置的圖；圖12A及12B是說明半導體裝置的方塊圖的圖；圖13是說明信號線驅動電路的結構的圖；圖14是說明信號線驅動電路的工作的時序圖；圖15是說明信號線驅動電路的工作的時序圖；圖16是說明移位暫存器的結構的圖；圖17是說明實施例的正反器的連接結構的圖；圖18A至18C是說明實施例的半導體裝置的圖；圖19是說明實施例的半導體裝置的圖；圖20是說明實施例的半導體裝置的圖；圖21是說明實施例的像素等效電路的圖；圖22A至22C是說明實施例的半導體裝置的圖；圖23A及23B是說明實施例的半導體裝置的圖；圖24A及24B是說明電子紙的使用方式的例子的圖；圖25是示出電子書籍的一例的外觀圖；圖26A及26B是示出電視裝置及數位相框的例子的外觀圖；圖27A及27B是示出遊戲機的例子的外觀圖；圖28是示出行動電話機的一例的外觀圖。
102．．．閘極絕緣膜
111．．．閘極電極層
113．．．半導體層
114a．．．電極層
114b．．．電極層
115a．．．佈線層
115b．．．佈線層

Claims (15)

  1. 一種半導體裝置，包括：閘極電極層；該閘極電極層上的閘極絕緣膜；該閘極絕緣膜上的其端部與該閘極電極層重疊的第一電極層及第二電極層；該第一電極層上的第一佈線層；該第二電極層上的第二佈線層；以及該閘極電極層上的氧化物半導體層，其中，該第一電極層延伸超過該第一佈線層的端部，其中，該第二電極層延伸超過該第二佈線層的端部，其中，該第一電極層的側面及上表面以及該第二電極層的側面及上表面與該氧化物半導體層電連接，其中，該閘極電極層上的該閘極絕緣膜在與該第一電極層接觸的區域和與該第二電極層接觸的區域之間具有與該氧化物半導體層接觸的區域，其中，該氧化物半導體層與該第一佈線層的側面及上表面及該第二佈線層的側面及上表面接觸，且其中，該氧化物半導體層與該第一電極層的該側面及該上表面及該第二電極層的該側面及該上表面接觸。
  2. 一種半導體裝置，包括：第一電極層及第二電極層；該第一電極層上的第一佈線層；該第二電極層上的第二佈線層； 該第一電極層及該第二電極層上的氧化物半導體層；該氧化物半導體層上的閘極絕緣膜；以及隔著該閘極絕緣膜與該第一電極層及該第二電極層的端部重疊的閘極電極層，其中，該第一電極層延伸超過該第一佈線層的端部，其中，該第二電極層延伸超過該第二佈線層的端部，其中，該第一電極層的側面及上表面以及該第二電極層的側面及上表面與該氧化物半導體層電連接，其中，該氧化物半導體層與該第一佈線層的側面及上表面及該第二佈線層的側面及上表面接觸，且其中，該氧化物半導體層與該第一電極層的該側面及該上表面及該第二電極層的該側面及該上表面接觸。
  3. 如申請專利範圍第1或2項的半導體裝置，其中，從該第一電極層的該端部到該第一佈線層的該端部的寬度或從該第二電極層的該端部到該第二佈線層的該端部的寬度在0.2μm至5μm的範圍中，且包含0.2μm及5μm。
  4. 如申請專利範圍第1或2項的半導體裝置，其中，該氧化物半導體層的厚度在5nm至200nm的範圍中，且包含5nm及200nm，且其中，該第一電極層或該第二電極層的厚度在5nm至200nm的範圍中，且包含5nm及200nm。
  5. 如申請專利範圍第1或2項的半導體裝置，其中，該第一佈線層的該側面及該上表面以及該第二佈線層的該側面及該上表面與該氧化物半導體層電連接。
  6. 如申請專利範圍第1或2項的半導體裝置，其中，該氧化物半導體層包括銦、鎵及鋅。
  7. 如申請專利範圍第1或2項的半導體裝置，其中，該第一電極層的厚度及該第二電極層的厚度小於該氧化物半導體層的厚度的一半。
  8. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極層；在該閘極電極層上形成閘極絕緣膜；在該閘極絕緣膜上形成其端部與該閘極電極層重疊的第一電極層及第二電極層；在該第一電極層上形成第一佈線層，使得該第一電極層延伸超過該第一佈線層的端部，並且在該第二電極層上形成第二佈線層，使得該第二電極層延伸超過該第二佈線層的端部；以及形成氧化物半導體層，以與該第一電極層的側面及上表面以及該第二電極層的側面及上表面電連接，其中，該閘極絕緣膜在與該第一電極層接觸的區域和與該第二電極層接觸的區域之間具有與該氧化物半導體層接觸的區域，其中，該氧化物半導體層與該第一佈線層的側面及上表面及該第二佈線層的側面及上表面接觸，且其中，該氧化物半導體層與該第一電極層的該側面及該上表面及該第二電極層的該側面及該上表面接觸。
  9. 一種半導體裝置的製造方法，包括如下步驟： 在基板上形成第一電極層及第二電極層；在該第一電極層上形成第一佈線層，使得該第一電極層延伸超過該第一佈線層的端部，並且在該第二電極層上形成第二佈線層，使得該第二電極層延伸超過該第二佈線層的端部；形成氧化物半導體層，以與該第一電極層的側面及上表面以及該第二電極層的側面及上表面電連接；在該氧化物半導體層上形成閘極絕緣膜；以及隔著該閘極絕緣膜與該第一電極層及該第二電極層的端部重疊地形成閘極電極層，其中，該氧化物半導體層與該第一佈線層的側面及上表面及該第二佈線層的側面及上表面接觸，且其中，該氧化物半導體層與該第一電極層的該側面及該上表面及該第二電極層的該側面及該上表面接觸。
  10. 如申請專利範圍第8或9項的半導體裝置的製造方法，其中，該閘極絕緣膜的與該氧化物半導體層接觸的區域與該閘極電極層重疊。
  11. 如申請專利範圍第8或9項的半導體裝置的製造方法，其中，從該第一電極層的該端部到該第一佈線層的該端部的寬度或從該第二電極層的該端部到該第二佈線層的該端部的寬度在0.2μm至5μm的範圍中，且包含0.2μm及5μm。
  12. 如申請專利範圍第8或9項的半導體裝置的製造方法，其中，該氧化物半導體層的厚度為在5nm至200nm 的範圍中，且包含5nm及200nm，且其中，該第一電極層或該第二電極層的厚度在5nm至200nm的範圍中，且包含5nm及200nm。
  13. 如申請專利範圍第8或9項的半導體裝置的製造方法，其中，該第一佈線層的該側面及該上表面以及該第二佈線層的該側面及該上表面與該氧化物半導體層電連接。
  14. 如申請專利範圍第8或9項的半導體裝置的製造方法，其中，該氧化物半導體層包括銦、鎵及鋅。
  15. 如申請專利範圍第8或9項的半導體裝置的製造方法，其中，該第一電極層的厚度及該第二電極層的厚度小於該氧化物半導體層的厚度的一半。
TW099103979A 2009-02-25 2010-02-09 半導體裝置及其製造方法 TWI487106B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009042575 2009-02-25

Publications (2)

Publication Number Publication Date
TW201044583A TW201044583A (en) 2010-12-16
TWI487106B true TWI487106B (zh) 2015-06-01

Family

ID=42621714

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099103979A TWI487106B (zh) 2009-02-25 2010-02-09 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US8841661B2 (zh)
JP (7) JP5651347B2 (zh)
KR (2) KR101669608B1 (zh)
CN (1) CN101814530B (zh)
TW (1) TWI487106B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI485851B (zh) * 2009-03-30 2015-05-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101391964B1 (ko) 2010-04-02 2014-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011129227A1 (ja) * 2010-04-14 2011-10-20 シャープ株式会社 半導体装置、半導体装置の製造方法、および表示装置
KR20180135118A (ko) 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8461630B2 (en) * 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5745838B2 (ja) * 2010-12-28 2015-07-08 三菱電機株式会社 薄膜トランジスタ及びその製造方法
DE112012000601T5 (de) 2011-01-28 2014-01-30 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung
US8809854B2 (en) * 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
TWI500161B (zh) * 2011-06-02 2015-09-11 Au Optronics Corp 混合式薄膜電晶體及其製造方法以及顯示面板
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
WO2013046547A1 (ja) * 2011-09-26 2013-04-04 パナソニック株式会社 有機薄膜トランジスタ
KR102069158B1 (ko) * 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
CN104733491B (zh) * 2013-12-20 2017-12-15 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN103762247B (zh) * 2014-01-10 2016-07-06 北京京东方光电科技有限公司 薄膜晶体管、阵列基板及其制作方法及有机发光显示面板
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US10591791B2 (en) * 2015-04-20 2020-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2017068491A1 (en) 2015-10-23 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI718330B (zh) 2016-08-24 2021-02-11 日商半導體能源硏究所股份有限公司 半導體裝置及其製造方法
JP6768462B2 (ja) * 2016-11-17 2020-10-14 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタの製造方法
CN109037273B (zh) * 2017-06-08 2020-06-09 京东方科技集团股份有限公司 有机发光二极管阵列基板及其制备方法、显示装置
KR20190033816A (ko) * 2017-09-22 2019-04-01 삼성전자주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
TWI703370B (zh) * 2019-02-22 2020-09-01 友達光電股份有限公司 畫素陣列基板
CN110190028A (zh) * 2019-06-10 2019-08-30 北海惠科光电技术有限公司 薄膜晶体管阵列基板制备方法
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
CN114823916A (zh) * 2022-04-22 2022-07-29 北海惠科光电技术有限公司 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070187760A1 (en) * 2006-02-02 2007-08-16 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63190385A (ja) * 1987-02-02 1988-08-05 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
KR950003235B1 (ko) * 1991-12-30 1995-04-06 주식회사 금성사 반도체 소자의 구조
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05326553A (ja) 1992-05-25 1993-12-10 Fujitsu Ltd スタガ型薄膜トランジスタ及びその製造方法
JP3136193B2 (ja) * 1992-06-05 2001-02-19 富士通株式会社 薄膜トランジスタ及びその製造方法
US5470768A (en) 1992-08-07 1995-11-28 Fujitsu Limited Method for fabricating a thin-film transistor
JP3281044B2 (ja) 1992-08-07 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
JPH06104439A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3663261B2 (ja) * 1995-10-05 2005-06-22 株式会社東芝 表示装置用アレイ基板及びその製造方法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH112835A (ja) * 1997-06-13 1999-01-06 Sharp Corp アクティブマトリクス基板
JPH1152425A (ja) * 1997-08-07 1999-02-26 Mitsubishi Electric Corp Ｔｆｔアレイ基板とその製造方法及びｔｆｔ液晶表示装置
JP2817737B2 (ja) * 1997-10-06 1998-10-30 株式会社日立製作所 液晶表示装置
KR100301803B1 (ko) * 1998-06-05 2001-09-22 김영환 박막트랜지스터 및 그의 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002341373A (ja) * 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4360519B2 (ja) 2002-07-18 2009-11-11 シャープ株式会社 薄膜トランジスタの製造方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4578826B2 (ja) * 2004-02-26 2010-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP4309331B2 (ja) * 2004-11-26 2009-08-05 Ｎｅｃ液晶テクノロジー株式会社 表示装置の製造方法及びパターン形成方法
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP4777203B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5427340B2 (ja) 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
EP1935027B1 (en) * 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR101219046B1 (ko) * 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP4921997B2 (ja) * 2006-02-07 2012-04-25 三星電子株式会社 薄膜トランジスタ表示パネル及びその製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2007027773A (ja) * 2006-08-28 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP5145676B2 (ja) * 2006-09-15 2013-02-20 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
KR101293573B1 (ko) * 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101453829B1 (ko) 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070187760A1 (en) * 2006-02-02 2007-08-16 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof

Also Published As

Publication number Publication date
US8841661B2 (en) 2014-09-23
JP6856718B2 (ja) 2021-04-07
KR20100097053A (ko) 2010-09-02
JP2022091807A (ja) 2022-06-21
JP2018037665A (ja) 2018-03-08
KR101669608B1 (ko) 2016-10-26
JP7041766B2 (ja) 2022-03-24
KR20160127702A (ko) 2016-11-04
CN101814530A (zh) 2010-08-25
TW201044583A (en) 2010-12-16
JP2016174155A (ja) 2016-09-29
JP2021103784A (ja) 2021-07-15
CN101814530B (zh) 2015-05-06
JP6225209B2 (ja) 2017-11-01
JP7280990B2 (ja) 2023-05-24
JP2015029109A (ja) 2015-02-12
JP2019204972A (ja) 2019-11-28
US20100213461A1 (en) 2010-08-26
JP5917628B2 (ja) 2016-05-18
JP2023116450A (ja) 2023-08-22
JP5651347B2 (ja) 2015-01-14
JP2010226097A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
JP6856718B2 (ja) 半導体装置
JP6944011B2 (ja) 半導体装置
JP6552474B2 (ja) 半導体装置の作製方法
TWI485851B (zh) 半導體裝置及其製造方法
TWI502647B (zh) 半導體裝置和其製造方法
TWI493722B (zh) 半導體裝置，其製造方法，和具有該半導體裝置的電子裝置
TWI545757B (zh) 半導體裝置和其製造方法
KR101635842B1 (ko) 반도체장치 및 그 제조방법
TWI476917B (zh) 半導體裝置和其製造方法
JP7512474B2 (ja) 表示装置、電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees