KR101624695B1 - 박막 트랜지스터 제조 방법 및 박막 트랜지스터 - Google Patents

박막 트랜지스터 제조 방법 및 박막 트랜지스터 Download PDF

Info

Publication number
KR101624695B1
KR101624695B1 KR1020140138158A KR20140138158A KR101624695B1 KR 101624695 B1 KR101624695 B1 KR 101624695B1 KR 1020140138158 A KR1020140138158 A KR 1020140138158A KR 20140138158 A KR20140138158 A KR 20140138158A KR 101624695 B1 KR101624695 B1 KR 101624695B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
thin film
film transistor
semiconductor
Prior art date
Application number
KR1020140138158A
Other languages
English (en)
Other versions
KR20160043692A (ko
Inventor
서종현
Original Assignee
서종현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서종현 filed Critical 서종현
Priority to KR1020140138158A priority Critical patent/KR101624695B1/ko
Priority to TW104133567A priority patent/TWI611483B/zh
Priority to US15/518,927 priority patent/US10340294B2/en
Priority to PCT/KR2015/010811 priority patent/WO2016060455A2/ko
Priority to CN201580053009.1A priority patent/CN107112363B/zh
Publication of KR20160043692A publication Critical patent/KR20160043692A/ko
Application granted granted Critical
Publication of KR101624695B1 publication Critical patent/KR101624695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터 제조 방법이 개시되며, 상기 박막 트랜지스터 제조 방법은 기판 상에 패터닝된 반도체층 및 배선층을 형성하는 단계; 및 상기 배선층을 에칭하여 채널부를 형성하는 단계를 포함하되, 상기 배선층은, 보상층을 포함하고, 상기 보상층을 이루는 물질은, 상기 반도체층을 이루는 물질의 성분 중 금속 산화물인 성분의 금속을 포함한다.

Description

박막 트랜지스터 제조 방법 및 박막 트랜지스터{MANUFACTURING METHOD OF THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR}
본원은 박막 트랜지스터 제조 방법 및 박막 트랜지스터에 관한 것이다.
일반적으로 금속 산화물 반도체는 대면적 고해상도에 적합한 반도체이다. 이러한 금속 산화물 반도체는 유기 EL(Organic Electro Luminescence Display) 및 LCD(Liquid Crystal Display)에 활용되고 있다. 종래에는, 금속 산화물 반도체를 이용하여 박막 트랜지스터를 제조하는데 4개의 마스크(mask) 공정이 적용되었으며, 4개의 마스크 공정이 진행되기 위해서는, 백 채널 에칭(back channel etching： BCE) 방법이 적용되어야만 한다.
그런데, 이러한 백 채널 에칭 방법에 따른 종래의 박막 트랜지스터 제조 방법에 의하면, 금속 산화물 반도체 표면이 일부 손실된다는 문제점이 있었다. 구체적으로, 에칭 공정 중에, 식각액에 의해 금속 산화물 반도체의 표면의 일부가 손실될 수 있었다. 이러한 금속 산화물 반도체의 표면의 손실은 박막 트랜지스터의 전기적 특성의 열화로 이어지기 때문에 그 해결의 필요성이 대두 되어 왔다.
본원은 박막 트랜지스터 제조시 발생하는 금속 산화물 반도체의 표면 손실에 따른 문제점을 해결할 수 있는 박막 트랜지스터 제조 방법 및 그에 따른 박막 트랜지스터를 제공하는 것을 목적으로 한다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제1 측면에 따른 박막 트랜지스터 제조 방법은, 기판 상에 패터닝된 반도체층 및 배선층을 형성하는 단계; 및 상기 배선층을 에칭하여 채널부를 형성하는 단계를 포함하되, 상기 배선층은, 보상층을 포함하고, 상기 보상층을 이루는 물질은, 상기 반도체층을 이루는 물질의 성분 중 금속 산화물인 성분의 금속을 포함할 수 있다.
또한, 본원의 제2 측면에 따른 박막 트랜지스터는, 기판 상에 반도체층 및 배선층이 형성된 박막 트랜지스터에 있어서, 상기 배선층은 보상층을 포함하되, 상기 보상층을 이루는 물질은, 상기 반도체층을 이루는 물질의 성분 중 금속 산화물인 성분의 금속을 포함할 수 있다.
전술한 본원의 과제 해결 수단에 의하면, 보상층에 의해 반도체층의 손실 부분이 보상됨으로써, 반도체층의 표면 조성 변화가 방지될 수 있어, 전기적 특성이 극대화된 박막 트랜지스터가 구현될 수 있고, 또한, 보상층에 의해 잔사 현상의 발생이 방지될 수 있어, 신뢰성이 향상된 박막 트랜지스터가 구현될 수 있다.
도 1은 본원의 일 실시예에 따른 박막 트랜지스터 제조 방법을 설명하기 위한 개략적인 순서도이다.
도 2a는 본원의 일 실시예에 따른 박막 트랜지스터 제조 방법에 따른 바텀 게이트 구조의 박막 트랜지스터의 단면도이다.
도 2b는 본원의 일 실시예에 따른 박막 트랜지스터 제조 방법에 따른 탑 게이트 구조의 박막 트랜지스터의 개략적인 단면도이다.
도 3은 종래의 박막 트랜지스터 제조 방법에 있어서, 에칭 공정이 수행되기 전의 반도체층 및 에칭 공정이 수행된 후의 반도체층에 대해 x선 광전자 분광법을 실시한 결과를 삼원계 조성도에 표시한 그래프이다.
도 4는 몰레브데늄 및 아연을 포함하는 보상층에 있어서, 아연의 함량 증가에 따른, 보상층의 전기전도도 변화를 도시한 그래프이다.
도 5는 몰레브데늄 및 아연을 포함하는 보상층에 있어서, 아연의 함량 변화에 따른 식각액에서의 전기화학적 특성 변화를 도시한 그래프이다.
도 6은 몰리브데늄으로 이루어진 배선층, 아연으로 이루어진 배선층 및 몰리브데늄 및 아연을 포함하는 물질로 이루어진 배선층 각각을 금속 산화물 반도체 박막 트랜지스터에 적용하였을 때 나타나는 트랜스퍼 커브의 특성변화를 도시한 그래프이다.
도 7은 이중 구조의 배선층을 설명하기 위해 본원의 일 실시예에 따른 박막 트랜지스터 제조 방법에 의해 구현된 박막 트랜지스터의 일 구현예를 도시한 개략적인 단면도이다.
도 8a 내지 도 8e는 본 박막 트랜지스터 제조 방법을 설명하기 위한 개략적인 단면도이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.
도 1은 본 박막 트랜지스터 제조 방법을 설명하기 위한 개략적인 순서도이고, 도 2a는 본 박막 트랜지스터 제조 방법에 따른 바텀 게이트(bottom gate) 구조의 박막 트랜지스터가 도시된 개략적인 단면도이며, 도 2b는 본 박막 트랜지스터 제조 방법에 따른 탑 게이트(top gate) 구조의 박막 트랜지스터가 도시된 개략적인 단면도이다. 참고로, 도 2b에서 화소전극의 도시는 생략되었다.
도 1을 참조하면, 본 박막 트랜지스터 제조 방법은, 기판(110) 상에 패터닝된 반도체층(130) 및 배선층(140)을 형성하는 단계(S100) 및 배선층(140)을 에칭하여 채널부(C)를 형성하는 단계(S300)를 포함한다.
도 2a 및 도 2b를 참조하면, 배선층(140)은 보상층(141)을 포함한다. 보상층(141)을 이루는 물질은, 반도체층(130)을 이루는 물질의 성분 중 금속 산화물인 성분의 금속을 포함한다.
보상층(141)은 반도체층(130)의 손실 부분을 보상할 수 있다.
종래의 박막 트랜지스터 제조 방법에 의하면, 반도체층의 표면의 일부가 손실된다는 문제점이 있었다.
예시적으로 종래의 박막 트랜지스터 제조 방법에 의하면, 에칭 공정 중에, 반도체층의 표면의 일부가 손실될 수 있었다. 이를 도 3을 참조하여 설명하겠다. 도 3은 종래의 박막 트랜지스터 제조 방법에 있어서, 에칭 공정이 수행되기 전의 반도체층 및 에칭 공정이 수행된 후의 반도체층에 대해 x선 광전자 분광법 (XPS)을 실시한 결과를 삼원계 조성도에 표시한 그래프이다. 검은색이 에칭 공정이 수행되기 전의 반도체층의 결과값이고, 빨강색이 에칭 공정이 수행된 후의 반도체층의 결과값이다.
도 3에 도시된 검은색 점의 위치를 통해, 에칭 공정이 수행되기 전의 반도체층은Ga2O3, In2O3 및 ZnO가 대략 1：1：1을 이루고 있음을 확인할 수 있다. 또한, 도 3에 도시된 빨강색 점의 위치를 통해, 에칭 공정이 수행된 이후의 반도체층은 ZnO가 부족하고, Ga2O3와 In2O3가 많아졌음을 확인할 수 있다.
일반적으로, 반도체층은 Ga2O3, In2O3 및 ZnO가 대략 1：1：1 내지 1: 1: 2인 조성비를 이룰 때 좋은 전자 이동도(electron mobility)와 Vth(threshold voltage)를 갖는다. 또한, 일반적으로, Ga2O3, In2O3 및 ZnO가 대략 1：1：1인 조성비를 이룰 때, 반도체층은 바이어스 전압이 걸린 상태에서, 외부 광 조사에 의한 Vth shift가 최소화된다.
즉, 종래의 박막 트랜지스터 제조 방법에 의하면, 상술한 바와 같이, 에칭 공정이 수행된 후, 반도체층의 표면 조성에 변화가 발생하였으며, 이러한 변화는 종래의 박막 트랜지스터 제조 방법에 의하면 불가피한 것이었다. 또한, 이러한 표면 조성 변화는 제조된 박막 트랜지스터의 성능의 열화로 이어졌다.
그러나, 본 박막 트랜지스터 제조 방법에 의하면, 반도체층(130)의 손실된 부분은 보상층(141)에 의해 보상될 수 있다. 다시 말해, 보상층(141)에 의해 반도체층(130)의 표면 조성이 조절될 수 있다. 이에 따라, 박막 트랜지스터의 성능 열화를 막을 수 있다.
또한, 보상층(141)은 잔사 현상을 해결할 수 있다.
종래의 박막 트랜지스터 제조 방법에 의하면, 에칭 공정 중, 에칭액(Etchant)에 의한 잔사 현상이 발생했다. 예시적으로, 종래에는, 반도체층의 손상(damage)을 최소화하기 위해 과산화 수소, 과황산염계열 물질 및 인산계열 물질을 낮은 농도로 포함하는 에칭액을 사용하는 경우가 있었는데, 이러한 경우, 몰리브데늄의 잔사를 피하기는 어려웠다.
그러나, 본 박막 트랜지스터 제조 방법에 의하면, 보상층(141)에 의해 에칭 특성이 향상될 수 있어, 과산화 수소, 과황산염계열 물질 및 인산계열 물질을 낮은 농도로 포함하는 에칭액을 사용하여 에칭이 수행되는 경우에도 잔사 현상의 발생을 막을 수 있다.
본 박막 트랜지스터 제조 방법과 관련한 구성을 구체적으로 살펴보면 다음과 같다.
반도체층(130)을 이루는 물질은 금속 산화물을 포함할 수 있다. 예시적으로, 반도체층(130)을 이루는 물질은, In2O3, ZnO, Ga2O3, SnO2, TiO2, HfO, Ta2O5, Al2O3 중 하나 이상을 포함할 수 있다. 특히, 반도체층(130)은, 인듐, 갈륨, 아연, 산소로 구성된 IGZO일 수 있다.
또한, 보상층(141)을 이루는 물질은 몰리브데늄(Mo) 및 티타늄(Ti) 중 하나 이상을 포함할 수 있다.
상술한 바에 따르면, 예시적으로, 보상층(141)을 이루는 물질은, 주성분으로서, 몰리브데늄(Mo) 및 티타늄(Ti) 중 하나 이상을 포함할 수 있다. 또한, 보상층(141)을 이루는 물질은 부속성분으로서, Al, Zn, In, Ga, Sn, Ti, Hf, Ta, 중 하나 이상을 포함할 수 있다. 그러나, 보상층(141)을 이루는 물질의 성분은 이에 한정되는 것은 아니며, 반도체층(130)을 이루는 물질의 종류에 따라, 보상층(141)을 이루는 물질은 텅스텐(W)을 포함할 수도 있다.
특히, 몰리브데늄(Mo) 및 아연(Zn)을 포함하는 물질로 이루어진 보상층(141)이 구현될 수 있다.
이러한 보상층(141)을 포함하는 배선층(140)에 의하면, 반도체층(130)의 표면에 아연(Zn)이 풍부한(rich) 영역이 형성될 수 있어, 반도체층(130)의 ZnO 손실을 보상할 수 있다.
상술한 바와 같이, 종래의 박막 트랜지스터 제조 방법에 의하면, 에칭 공정 후, 반도체층의 표면 조성에 있어서, ZnO가 부족하고, Ga2O3와 In2O3가 많아지는 경향이 있었다. 그러나, 본 박막 트랜지스터 제조 방법에 의하면, 몰리브데늄(Mo) 및 아연(Zn)을 포함하는 물질로 이루어진 보상층(141)에 의해, 반도체층(130)의 ZnO 손실이 보상될 수 있다.
다만, 보상층(141)의 구현예에 있어서, 상술한, 몰리브데늄(Mo) 및 아연(Zn)을 포함하는 물질로 이루어진 보상층(141)만 구현될 수 있는 것은 아니며, 상술한 바와 같이, 보상층(141)은, 주성분으로서, 몰리브데늄(Mo) 및 티타늄(Ti) 중 하나 이상을 포함하고, 부속성분으로서, Al, Zn, In, Ga, Sn, Ti, Hf, Ta, W 중 하나 이상을 포함함으로써 다양한 구현예로 구현될 수 있다.
한편, 보상층(141)은 반도체층(130)을 이루는 물질의 성분 중 금속 산화물인 성분의 금속을 미리 설정된 성분비로 포함할 수 있다. 도 4 및 도 5를 참조하여 설명하겠다.
도 4는 몰레브데늄 및 아연을 포함하는 보상층에 있어서, 아연의 함량 증가에 따른, 보상층의 전기전도도 변화를 도시한 그래프이고, 도 5는 몰레브데늄 및 아연을 포함하는 보상층에 있어서, 아연의 함량 변화에 따른 식각액에서의 전기화학적 특성 변화를 도시한 그래프이다.
예시적으로, 보상층(141)이 몰리브데늄 및 아연을 포함하는 경우, 도 4에 나타난 바와 같이, 아연의 함량이 증가함에 따라 보상층(141)의 비저항이 거의 선형적으로 증가할 수 있다. 이는 아연의 함량이 증가함에 따라, 전자와 격자진동의 산란(electron-phonon scattering)이 증가하기 때문일 수 있다.
또한, 도 5를 참조하면, 보상층(141)의 아연의 함량이 증가함에 따라 전기화학적 전위가 활성화되는 상태(active 한 방향)로 낮아질 수 있고, 이에 따라, 갈바닉 현상이 심화되어 보상층(141)의 에칭 속도가 더 빨라질 수 있다. 즉, 보상층(141)이 아연을 일정량 이상 함유할 경우, 에칭시 언더컷(undercut)이 발생될 수 있다. 따라서, 보상층(141)은 반도체층(130)을 이루는 물질의 성분 중 금속 산화물인 성분의 금속을 미리 설정된 성분비로 포함함이 바람직하다.
예시적으로, 보상층(141)을 이루는 물질은, 반도체층(130)을 이루는 물질의 성분 중 금속 산화물인 성분의 금속을 5 at% 이상 70 at% 이하로 포함할 수 있다.
또한, 보다 구체적으로, 보상층(141)을 이루는 물질이 몰리브데늄(Mo) 및 아연(Zn)을 포함하는 경우, 몰리브데늄 50 at%, 아연50 at%를 포함할 수 있다.
참고로, 보상층(141)이 반도체층(130)을 이루는 물질의 성분 중 금속 산화물인 성분의 금속을 저농도로 포함할 경우, 에칭시 발생되는 잔사 현상이 보상층(141)에 의해 방지될 수 있다. 또한, 보상층(141)이 반도체층(130)을 이루는 물질의 성분 중 금속 산화물인 성분의 금속을 고농도로 포함할 경우, 보상층(141)은 잔사 현상 방지뿐만 아니라, 반도체층(130)의 손실 부분을 보상하여 반도체층(130)의 전기적 특성을 개선시킬 수도 있다.
즉, 보상층(141)은 잔사 현상을 방지할 수 있고, 반도체층(130)의 손실 부분을 보상할 수도 있다.
도 6은 몰리브데늄으로 이루어진 배선층, 아연으로 이루어진 배선층 및 몰리브데늄 및 아연을 포함하는 물질로 이루어진 배선층(본 박막 트랜지스터 제조 방법에 의한 배선층(140)) 각각을 박막 트랜지스터에 적용하였을 때 나타나는 트랜스퍼 커브(transfer I-V curve)의 특성변화를 도시한 그래프이다. 참고로, 박막 트랜지스터는 반도체층이 금속 산화물을 포함하는 것이다.
도 6을 보면, 몰리브데늄 및 아연을 포함하는 물질로 이루어진 배선층이 적용된 박막 트랜지스터의 드레인 전류의 점멸비(drain current On/Off ratio)가 몰리브데늄으로 이루어진 배선층이 적용된 박막 트랜지스터의 드레인 전류의 점멸비에 비해 대략 10배 상승한 것을 확인할 수 있고, 전자이동도(electron mobility)의 향상 및 Vth의 shift의 향상을 확인할 수 있다. 또한, 순수 아연으로 이루어진 배선층이 적용된 박막 트랜지스터의 경우 박막 트랜지스터의 특성이 저조하게 발휘됨을 확인할 수 있다.
한편, 도 2a 및 도 2b에 나타난 바와 같이, 배선층(140)은 보상층(141)으로 이루어진 단일 구조일 수 있다. 다시 말해, 보상층(141)이 배선층(141)일 수 있다.
또한, 도 7을 참조하면, 배선층(140)은 보상층(141)을 사이에 두고 반도체층(130)과 대향하며 형성되는 금속층(143)을 포함할 수 있다. 다시 말해, 도 3에 나타난 바와 같이, 배선층(140)은 보상층(141) 및 금속층(143)을 포함하는 이중 구조일 수 있다. 금속층(143)은 구리, 구리 합금, 알루미늄, 알루미늄 합금, 은, 은 합금 등 중 하나 이상을 포함할 수 있다.
또한, 배선층(140)은 금속층(143)을 사이에 두고 보상층(141)과 대향하며 형성되는 추가 보상층을 포함할 수 있다. 이러한 경우, 도면에는 도시되지 않았지만, 배선층(140)은 반도체층(130) 상에 형성되는 보상층(141) 및 보상층(141) 상에 순차적으로 형성되는 금속층(143) 및 추가 보상층을 포함하는 삼중 구조로 구현될 수 있다. 추가 보상층의 구성 및 작용은 보상층(141)과 동일 또는 유사할 수 있다.
또한, 배선층(140)은 추가 보상층을 사이에 두고 금속층과 대향하며 형성되는 투명도체층을 포함할 수 있다. 이러한 경우, 배선층(140)은 반도체층(130) 상에 형성되는 보상층(141) 및 보상층(141) 상에 순차적으로 형성되는 금속층(143), 추가 보상층 및 투명도체층을 포함하는 사중 구조로 구현될 수 있다. 투명도체층은 투명 전도성 산화물(TCO)일 수 있다.
또한, 본 박막 트랜지스터 제조 방법에 있어서, 배선층(140)을 에칭하여 채널부(C)를 형성하는 단계(S300)에서, 식각액은 인산계 용액일 수 있다.
또한, 식각액은 염소 이온을 포함할 수 있다.
또한, 식각액은 과수계열일 수 있다.
즉, 예시적으로, 식각액은, 8wt%의 과산화수소(H2O2), 3wt%의 글리신(Glycine), 2wt%의 암모늄 플로라이드(NH3F), 0.02wt%의 불화수소(HF), 0.08wt%의 인산(H3PO4) 및 86.9wt%의 증류수(DI water)를 포함할 수 있다.
한편, 이하에서는 S100 단계를 설명한다. 단, 바텀 게이트 구조의 박막 트랜지스터를 중심으로 설명하기로 하며, 배선층(140)이 보상층(141)인 단일 구조를 중심으로 설명하기로 한다.
도 8a 내지 도 8e는 본 박막 트랜지스터 제조 방법을 설명하기 위한 개략적인 단면도이다.
S100 단계는 기판(110)을 준비하는 단계를 포함할 수 있다. 기판(110)은 예시적으로, 유리, 폴리머, 금속, 실리콘 웨이퍼 등 중 하나일 수 있다.
또한, 바텀 게이트 구조의 박막 트랜지스터를 구현하고자 하는 경우, 도 8a에 나타난 바와 같이, 기판(110)은 게이트 전극(121) 및 게이트 절연층(120)이 형성된 것일 수 있다. 이러한 경우, 게이트 절연층(120)은 건식 증착법에 의해 형성될 수 있다.
참고로, 탑 게이트 구조의 박막 트랜지스터를 구현하고자 하는 경우, 도 2b를 참조하면, 기판(110)은 절연층(123)이 형성된 것일 수 있다. 절연층(123)은 SiNx, SiO2 중 하나 이상을 포함할 수 있다.
또한, 본 박막 트랜지스터 제조 방법에 있어서, S100 단계는 기판(110) 상에 반도체층(130)을 형성하는 단계 및 배선층(140)을 형성하는 단계를 포함할 수 있다.
구체적으로, 기판(110) 상에 반도체층(130)을 형성하는 단계 및 배선층(140)을 형성하는 단계가 순차적으로 수행될 수 있다. 이에 따라, 도 8a를 참조하면, 반도체층(130) 및 배선층(140)이 순차적으로 형성될 수 있다. 반도체층(130) 및 배선층(140)은 증착법에 의해 형성될 수 있다. 특히, 스퍼터링법에 의해 형성될 수 있다. 이에 따라, 생산성이 향상될 수 있고, 박막 계면의 신뢰성을 향상시킬 수 있다.
또한, 도 8a를 참조하면, S100 단계는, 배선층(140) 상에 패터닝된 마스크층(150)을 형성하는 단계를 포함할 수 있다. 예시적으로, 마스크층(150)은 포토레지스트 (PR)층 일 수 있다. 이러한 경우, 패터닝된 마스크층(150)을 형성하는 단계는, 배선층(140) 상에 포토 레지스트(Photo resist)를 도포하고, 노광 및 현상하여, 포토 레지스트를 회로 모양으로 구성하는 단계를 포함할 수 있다.
또한, 도 8b를 참조하면, S100 단계는, 반도체층(130) 및 배선층(140)을 패터닝하는 단계를 포함할 수 있다. 패터닝된 마스크층(150)을 이용하여 반도체층(130) 및 배선층(140)을 패터닝할 수 있다.
또한, 도 8c를 참조하면, S100 단계는, 마스크층(150)을 제거하는 단계를 포함할 수 있다. 마스크층(150)을 제거하는 단계는, O2 애싱(ashing), 즉 플라즈마 애싱 장치를 이용하여 산소 플라즈마를 발생시킴으로써, 마스크층(150)을 제거할 수 있다. 이때, 마스크층(150)은 도 8c에 나타난 바와 같이, 그 상부에 한하여 제거될 수 있다. 또는, 마스크층(150) 전체가 제거될 수 있다.
또한, 마스크층(150)을 제거하는 단계가 수행된 후, 상술한 S300 단계가 수행될 수 있다. 이때, 마스크층(150)이 상부에 한하여 제거된 경우, 상부만 제거된 마스크층(150)을 이용하여 S300 단계가 수행될 수 있다. 또는, 마스크층(150) 전체가 제거된 경우, S300이 수행되기 전에, 별도의 마스크층이 새로 형성될 수 있다.
또한, 본 박막 트랜지스터 제조 방법에 의하면, 다른 구현예로서, S100 단계는, 이하와 같이 수행될 수 있다.
S100 단계는 기판(110)을 준비하는 단계, 기판(110) 상에 반도체층(130)을 형성하는 단계, 반도체층(130)을 패터닝하는 단계, 배선층(140)을 형성하는 단계 및 배선층(140)을 패터닝하는 단계를 포함할 수 있다. 상기 단계들은 순차적으로 수행될 수 있다.
예시적으로, 기판(110)을 준비하는 단계에서, 기판(110)은 유리, 폴리머, 금속, 실리콘 웨이퍼 등 중 하나일 수 있다. 예시적으로, 기판(110)은 SiO2 oxidation wafer일 수 있다. 또한, 기판(110)은 상술한 바와 같이, 게이트 전극(121) 및 게이트 절연층(120)이 형성된 것일 수 있다. 또는 절연층(123)이 형성된 것일 수 있다.
또한, 기판(110) 상에 반도체층(130)을 형성하는 단계는, 반도체층(130)을 스퍼터링법을 이용하여 증착할 수 있다. 예시적으로, 100 nm두께로 증착될 수 있다. 또한, Pulsed DC 스퍼터링 시스템(sputtering system)이 증착 공정에 이용될 수 있다.
또한, 반도체층(130)을 패터닝하는 단계는, 반도체층(130) 상에 회로 형태로 패터닝된 마스크층(포토 레지스트층)을 형성하는 단계를 포함할 수 있다. 마스크층을 형성하는 단계는, 반도체층(130) 상에 포토 레지스트(Photo resist)를 도포하고, 노광하며 현상하여, 포토 레지스트를 회로 모양으로 구성할 수 있다. 또한, 반도체층(130)을 패터닝하는 단계는, 회로 모양으로 패터닝된 마스크층을 이용하여 반도체층(130)에 대한 에칭을 수행할 수 있다.
또한, 배선층(140)을 형성하는 단계는, 스퍼터링법을 이용하여 배선층(140)을 증착할 수 있다. 예시적으로, DC 마그네트론 스퍼터링 시스템(DC magnetron sputtering system)이 이용될 수 있다.
또한, 배선층(140)을 패터닝하는 단계는, 배선층(140) 상에 회로 형태로 패터닝된 마스크층(포토 레지스트 층)을 형성하는 단계를 포함할 수 있다. 또한, 이후에, 마스크층을 이용하여 배선층(140)을 회로 형태로 패터닝할 수 있다.
이후에, 본원의 일 구현예에 따른 S100 단계에서 상술한 바와 같이, 마스크층을 상부에 한하여 제거하거나, 또는 전체적으로 제거한 후, S300 단계가 수행될 수 있다.
또한, 본 박막 트랜지스터 제조 방법은, 반도체층(130)을 활성화하는 단계를 포함할 수 있다.
반도체층(130)을 활성화하는 단계는, 반도체층(130)의 표면에 광을 조사할 수 있다.
또한, 반도체층(130)을 활성화하는 단계는, 반도체층(130)의 표면의 적어도 일부를 유체와 접촉시킨 상태에서, 반도체층(130)의 표면에 광을 조사할 수 있다.
예시적으로, 박막 트랜지스터를 유체 내에 담근 후 광을 조사할 수 있다. 그러나, 이에 한정되는 것은 아니며, 예시적으로, 반도체층(130)의 표면에 한하여, 또는 반도체층(130) 의 표면 및 배선층(140)의 표면에 한하여 유체가 분무된 후 광이 조사될 수 있다.
또한, 유체는 수분(H₂O)을 포함할 수 있다. 유체가 반도체층(130)의 표면과 접촉된 상태에서, 반도체층(130)의 표면에 광이 조사되면, 광촉매 반응에 의한 트랩 사이트 의 감소가 극대화될 수 있다. 또한, 산소 공공의 증가로 인한 전자 밀도의 증가가 극대화될 수 있다. 또한, 반도체층(130)의 약한 결합(weak bonding)을 제거할 수 있다. 이에 따라, 반도체층(130)의 계면 특성에 긍정적인 변화를 줄 수 있다.
또한, 반도체층(130)의 표면에 광을 조사하는 단계에서, 광은 반도체층(130)의 에너지 밴드갭 이상의 에너지를 가질 수 있다. 예시적으로, 광은, 자외선(Ultraviolet Ray: UV )일 수 있다.
또한, 광은 10분 내지 20분 동안 조사될 수 있다. 그러나, 광의 조사 시간은 이에 한정되는 것은 아니다. 광이 조사되는 환경에 따라, 광이 조사되는 시간은 조절될 수 있다. 예시적으로, 광은, 짧게는 1분 이내에서, 길게는 3~4시간 동안 조사될 수 있다.
또한, 유체는 부식 억제제를 포함할 수 있다. 이를 통해, 박막 트랜지스터의 유체와 접하는 부분의 부식을 막을 수 있다. 예시적으로, 부식 억제제는 고리형 아민 화합물을 포함할 수 있다. 보다 구체적으로, 부식 억제제는 피라졸, 이미다졸, 트리아졸, 테트라졸, 아미노테트라졸, 인돌, 퓨린, 피리딘, 피리미딘, 피롤, 피롤리돈 및 피롤린 등 중 하나 이상을 포함할 수 있다.
또한, 부식 억제제는 구리 안정제를 포함할 수 있다. 구리 안정제로는 인산염, 글리콜류, 사이클릭아민 등 중 하나 이상이 사용될 수 있다. 예시적으로, 본 박막 트랜지스터 제조 방법에 의해 구현되는 박막 트랜지스터가 구리를 포함하는 경우, 부식 억제제는 구리 안정제를 포함함이 바람직하다.
또한, 다른 구현예로서, 반도체층(130)을 활성화하는 단계는, 반도체층(130)을 열처리(어닐링)할 수 있다. 다시 말해, 반도체층(130)에 광을 조사하지 않고 반도체층(130)을 열처리함으로써, 반도체층(130)을 활성화할 수 있다.
상술한 바와 같은, 반도체층(130)을 활성화하는 단계는, S300 단계 이후에 수행될 수 있다.
또는, 본 박막 트랜지스터 제조 방법에 의하면, 반도체층을 활성화하는 단계는, S100 단계 중에 수행될 수 있다. 예시적으로, 배선층(140)을 반도체층(130) 상에 형성할 때, 동시에 수행될 수 있다.
또한, 본 박막 트랜지스터 제조 방법은, 도 8e를 참조하면, 보호막층(160) 및 화소전극(P)을 형성하는 단계(S500)를 포함할 수 있다. 보호막층(160) 및 화소전극(P)을 형성하는 단계는, S300 단계 이후에, 수행될 수 있다.
또한, 본 박막 트랜지스터 제조 방법은, S300 단계 이후에, 게이트 절연층(120) 및 게이트 전극(121)을 형성하는 단계를 수행할 수 있다. 예시적으로, 도 2b에 도시된 탑 게이트 구조의 박막 트랜지스터를 구현하고자 하는 경우, S300 단계와 S500 단계 사이에, 게이트 전극(121) 및 게이트 절연층(120)을 형성하는 단계가 수행될 수 있다.
한편, 이하에서는 전술한 본원의 일 실시예에 따른 박막 트랜지스터 제조 방법에 따른 박막 트랜지스터(이하 '본 박막 트랜지스터'라 함)에 대해 설명한다. 다만, 앞서 살핀 본원의 일 실시예에 따른 박막 트랜지스터 제조 방법에서 설명한 구성과 동일 또는 유사한 구성에 대해서는 동일한 도면부호를 사용하고, 중복되는 설명은 간략히 하거나 생략하기로 한다.
도 2a 및 도 2b를 참조하면, 본 박막 트랜지스터는 기판(110) 상에 형성되는 반도체층(130) 및 배선층(140)을 포함한다.
또한, 도 2a 및 도 2b를 참조하면, 배선층(140)은 보상층(141)을 포함한다.
보상층(141)을 이루는 물질은, 반도체층(130)을 이루는 물질의 성분 중 금속 산화물인 성분의 금속을 포함한다.
보상층(141)은 반도체층(130)의 손실 부분을 보상할 수 있다.
반도체층(130)을 이루는 물질은, In2O3, ZnO, Ga2O3, SnO2, TiO2, HfO 중 하나 이상을 포함할 수 있다. 반도체층(130)은, 인듐, 갈륨, 아연, 산소로 구성된 IGZO임이 바람직하다.
또한, 보상층(141)을 이루는 물질은 몰리브데늄(Mo) 및 티타늄(Ti) 중 하나 이상을 포함할 수 있다.
예시적으로, 상술한 바와 같이, 보상층(141)을 이루는 물질은, 주성분으로서, 몰리브데늄(Mo) 및 티타늄(Ti) 중 하나 이상을 포함하고, 부속성분으로서, Al, Zn, In, Ga, Sn, Ti, Hf, Ta, W중 하나 이상을 포함할 수 있다. 특히, 몰리브데늄(Mo) 및 아연(Zn)를 포함하는 물질로 이루어진 보상층(141)이 구현될 수 있다.
또한, 보상층(141)을 이루는 물질은, 반도체층을 이루는 물질의 성분 중 금속 산화물인 성분의 금속을 5 at% 이상 70 at% 이하로 포함할 수 있다.
한편, 도 2a 및 도 2b에 나타난 바와 같이, 배선층(140)은 보상층(141)으로 이루어진 단일 구조일 수 있다. 다시 말해, 보상층(141)이 배선층(141)일 수 있다.
또한, 도 7을 참조하면, 배선층(140)은 보상층(141)을 사이에 두고 반도체층(130)과 대향하며 형성되는 금속층(143)을 포함할 수 있다. 다시 말해, 도 3에 나타난 바와 같이, 배선층(140)은 보상층(141) 및 금속층(143)을 포함하는 이중 구조일 수 있다. 금속층(143)은 구리, 구리 합금, 알루미늄, 알루미늄 합금, 은, 은 합금 등 중 하나 이상을 포함할 수 있다.
또한, 배선층(140)은 금속층(143)을 사이에 두고 보상층(141)과 대향하며 형성되는 추가 보상층을 포함할 수 있다. 이러한 경우, 도면에는 도시되지 않았지만, 배선층(140)은 반도체층(130) 상에 형성되는 보상층(141) 및 보상층(141) 상에 순차적으로 형성되는 금속층(143) 및 추가 보상층을 포함하는 삼중 구조로 구현될 수 있다. 추가 보상층의 구성 및 작용은 보상층(141)과 동일 또는 유사할 수 있다.
또한, 배선층(140)은 추가 보상층을 사이에 두고 금속층과 대향하며 형성되는 투명 도체층을 포함할 수 있다. 이러한 경우, 배선층(140)은 반도체층(130) 상에 형성되는 보상층(141) 및 보상층(141) 상에 순차적으로 형성되는 금속층(143), 추가 보상층 및 투명도체층을 포함하는 사중 구조로 구현될 수 있다. 투명도체층은 투명 전도성 산화물(TCO)일 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
110: 기판 120: 게이트 절연층
121: 게이트 전극 123: 절연층
130: 반도체층 140: 배선층
141: 보상층 143: 금속층
150: 마스크층 160: 보호막층
C: 채널부

Claims (25)

  1. 박막 트랜지스터 제조 방법에 있어서,
    기판 상에 패터닝된 반도체층 및 배선층을 형성하는 단계; 및
    상기 배선층을 습식 식각하여 상기 반도체층에 채널부를 형성하는 단계를 포함하되,
    상기 배선층은 상기 채널부를 형성하는 단계에서 식각액에 의해 손실되는 반도체층의 손실 부분을 보상하는 보상층을 포함하고,
    상기 반도체층은 ZnO계 산화물 반도체를 포함하고,
    상기 보상층은 몰리브데늄(Mo) 및 티타늄(Ti) 중 적어도 하나를 포함하는 아연 합금층이며,
    상기 보상층은 아연을 5 at% 이상 70 at% 이하로 포함하는 것인 박막 트랜지스터 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 배선층은, 상기 보상층으로 이루어진 단일 구조인 것인 박막 트랜지스터 제조 방법.
  8. 제1항에 있어서,
    상기 배선층은, 상기 보상층을 사이에 두고 상기 반도체층과 대향하며 형성되는 금속층을 더 포함하는 것인 박막 트랜지스터 제조 방법.
  9. 제8항에 있어서,
    상기 배선층은, 상기 금속층을 사이에 두고 상기 보상층과 대향하며 형성되는 추가 보상층을 더 포함하는 것인 박막 트랜지스터 제조 방법.
  10. 제9항에 있어서,
    상기 배선층은, 상기 추가 보상층을 사이에 두고 상기 금속층과 대향하며 형성되는 투명도체층을 더 포함하는 것인 박막 트랜지스터 제조 방법.
  11. 제1항에 있어서,
    상기 반도체층을 활성화하는 단계를 더 포함하되,
    상기 반도체층을 활성화하는 단계는 상기 배선층을 습식 식각하여 채널부를 형성하는 단계 이후에 수행되는 것인 박막 트랜지스터 제조 방법.
  12. 삭제
  13. 제11항에 있어서,
    상기 반도체층을 활성화하는 단계는,
    상기 반도체층의 표면에 광을 조사하는 것인 박막 트랜지스터 제조 방법.
  14. 제13항에 있어서,
    상기 광을 조사하는 단계에서,
    상기 광은 자외선(Ultraviolet Ray: UV)인 것인 박막 트랜지스터 제조 방법.
  15. 제11항에 있어서,
    상기 반도체층을 활성화하는 단계는,
    상기 반도체층을 열처리하는 것인 박막 트랜지스터 제조 방법.
  16. 기판 상에 형성된 반도체층, 상기 반도체층상에 형성된 배선층 및 상기 반도체층에 형성된 채널부를 갖는 박막 트랜지스터에 있어서,
    상기 배선층은 상기 채널부를 형성하기 위하여 상기 배선층을 습식 식각할 때 식각액에 의해 손실되는 반도체층의 손실 부분을 보상하는 보상층을 포함하되,
    상기 반도체층은 ZnO계 산화물 반도체를 포함하고,
    상기 보상층은 몰리브데늄(Mo) 및 티타늄(Ti) 중 적어도 하나를 포함하는 아연 합금층이며,
    상기 보상층은 아연을 5 at% 이상 70 at% 이하로 포함하는 것인 박막 트랜지스터.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 제16항에 있어서,
    상기 배선층은, 상기 보상층으로 이루어진 단일 구조인 것인 박막 트랜지스터.
  23. 제16항에 있어서,
    상기 배선층은, 상기 보상층을 사이에 두고 상기 반도체층과 대향하며 형성되는 금속층을 더 포함하는 것인 박막 트랜지스터.
  24. 제23항에 있어서,
    상기 배선층은, 상기 금속층을 사이에 두고 상기 보상층과 대향하며 형성되는 추가 보상층을 더 포함하는 것인 박막 트랜지스터.
  25. 제24항에 있어서,
    상기 배선층은, 상기 추가 보상층을 사이에 두고 상기 금속층과 대향하며 형성되는 투명도체층을 더 포함하는 것인 박막 트랜지스터.
KR1020140138158A 2014-10-14 2014-10-14 박막 트랜지스터 제조 방법 및 박막 트랜지스터 KR101624695B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140138158A KR101624695B1 (ko) 2014-10-14 2014-10-14 박막 트랜지스터 제조 방법 및 박막 트랜지스터
TW104133567A TWI611483B (zh) 2014-10-14 2015-10-13 薄膜電晶體製造方法及薄膜電晶體
US15/518,927 US10340294B2 (en) 2014-10-14 2015-10-14 Method for manufacturing thin film transistor, and thin film transistor
PCT/KR2015/010811 WO2016060455A2 (ko) 2014-10-14 2015-10-14 박막 트랜지스터 제조 방법 및 박막 트랜지스터
CN201580053009.1A CN107112363B (zh) 2014-10-14 2015-10-14 薄膜电晶体制造方法及薄膜电晶体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140138158A KR101624695B1 (ko) 2014-10-14 2014-10-14 박막 트랜지스터 제조 방법 및 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20160043692A KR20160043692A (ko) 2016-04-22
KR101624695B1 true KR101624695B1 (ko) 2016-05-26

Family

ID=55747515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140138158A KR101624695B1 (ko) 2014-10-14 2014-10-14 박막 트랜지스터 제조 방법 및 박막 트랜지스터

Country Status (5)

Country Link
US (1) US10340294B2 (ko)
KR (1) KR101624695B1 (ko)
CN (1) CN107112363B (ko)
TW (1) TWI611483B (ko)
WO (1) WO2016060455A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200094008A (ko) 2019-01-29 2020-08-06 한국과학기술원 이종접합 구조의 수직형 트랜지스터 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102160278B1 (ko) * 2016-09-23 2020-09-25 한국항공대학교산학협력단 박막 트랜지스터 및 그 제조 방법
KR102058648B1 (ko) 2018-03-12 2019-12-23 한국항공대학교산학협력단 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
CN110085520B (zh) * 2019-05-09 2020-12-08 深圳市华星光电技术有限公司 薄膜电晶体及其制作方法
KR102642227B1 (ko) 2021-06-21 2024-02-28 고려대학교 산학협력단 베타-산화갈륨 트랜지스터의 안정성 개선 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014761A (ja) * 2009-07-03 2011-01-20 Fujifilm Corp ボトムゲート構造の薄膜トランジスタの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR20070044316A (ko) * 2005-10-24 2007-04-27 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101448084B1 (ko) * 2008-05-09 2014-10-10 주성엔지니어링(주) 박막 트랜지스터 및 이의 제조 방법
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
KR20100120939A (ko) * 2009-05-07 2010-11-17 국민대학교산학협력단 자외선을 이용한 박막트랜지스터의 제조 방법
US9024311B2 (en) * 2009-06-24 2015-05-05 Sharp Kabushiki Kaisha Thin film transistor, method for manufacturing same, active matrix substrate, display panel and display device
WO2011155125A1 (ja) * 2010-06-08 2011-12-15 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
US9178071B2 (en) * 2010-09-13 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102169013B1 (ko) * 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014761A (ja) * 2009-07-03 2011-01-20 Fujifilm Corp ボトムゲート構造の薄膜トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200094008A (ko) 2019-01-29 2020-08-06 한국과학기술원 이종접합 구조의 수직형 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
CN107112363B (zh) 2021-04-06
KR20160043692A (ko) 2016-04-22
TW201626465A (zh) 2016-07-16
WO2016060455A3 (ko) 2017-04-27
WO2016060455A2 (ko) 2016-04-21
TWI611483B (zh) 2018-01-11
US20170243891A1 (en) 2017-08-24
US10340294B2 (en) 2019-07-02
CN107112363A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
KR101624695B1 (ko) 박막 트랜지스터 제조 방법 및 박막 트랜지스터
US8735229B2 (en) Method of manufacturing ZnO-based thin film transistor
JP5160192B2 (ja) 半導体活性層製造方法、それを利用した薄膜トランジスターの製造方法及び半導体活性層を具備する薄膜トランジスター
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2012117718A1 (ja) 薄膜半導体装置及びその製造方法
US9048319B2 (en) Thin film device and manufacturing method thereof
US10121898B2 (en) Thin-film transistor substrate and method of manufacturing the same
JPH11112004A (ja) 薄膜トランジスタの製造方法
CN103545318A (zh) 半导体装置及其制造方法
US9793413B2 (en) Metal oxide thin film transistor having channel protection layer
JP5552440B2 (ja) トランジスタの製造方法
JP5437776B2 (ja) 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
KR20130111873A (ko) 박막 트랜지스터 표시판 제조 방법
KR101737034B1 (ko) 박막트랜지스터 제조 방법 및 박막트랜지스터
CN110634957A (zh) Tft器件及其制备方法、tft阵列基板、显示装置
KR101488623B1 (ko) 산화물 박막 트랜지스터 제조방법
US20200287051A1 (en) Thin film transistor
KR20160089592A (ko) 산화물 박막트랜지스터의 제조방법
JP6637783B2 (ja) 薄膜トランジスタ
KR101622634B1 (ko) 박막 트랜지스터 제조 방법
JP6173246B2 (ja) 薄膜トランジスタおよびその製造方法
CN112687554B (zh) 阵列基板制备方法、阵列基板及显示装置
JP7492410B2 (ja) 画素回路及びその製造方法
KR101437779B1 (ko) 산화물 반도체층을 갖는 박막트랜지스터 및 이의 제조방법
JP4247165B2 (ja) 絶縁ゲイト型半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 4