TWI542006B - 溝渠式ｍｏｓ整流元件及其製造方法 - Google Patents

溝渠式ｍｏｓ整流元件及其製造方法 Download PDF

Info

Publication number
TWI542006B
TWI542006B TW102122293A TW102122293A TWI542006B TW I542006 B TWI542006 B TW I542006B TW 102122293 A TW102122293 A TW 102122293A TW 102122293 A TW102122293 A TW 102122293A TW I542006 B TWI542006 B TW I542006B
Authority
TW
Taiwan
Prior art keywords
layer
trench
trenches
mos
oxide layer
Prior art date
Application number
TW102122293A
Other languages
English (en)
Other versions
TW201501296A (zh
Inventor
金勤海
Original Assignee
竹懋科技股份有限公司
金勤海
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 竹懋科技股份有限公司, 金勤海 filed Critical 竹懋科技股份有限公司
Priority to TW102122293A priority Critical patent/TWI542006B/zh
Priority to CN201410006584.3A priority patent/CN104241363B/zh
Priority to US14/215,224 priority patent/US9276096B2/en
Publication of TW201501296A publication Critical patent/TW201501296A/zh
Priority to US14/979,627 priority patent/US9406788B2/en
Application granted granted Critical
Publication of TWI542006B publication Critical patent/TWI542006B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42308—Gate electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
    • H01L29/66378—Thyristors structurally associated with another device, e.g. built-in diode the other device being a controlling field-effect device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/742—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a field effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

溝渠式MOS整流元件及其製造方法
本發明係有關於半導體元件，特別是指一種溝槽型MOS整流結構及其製造方法。
蕭特基二極體係一種重要的功率元件，廣範應用於電源供應器的開關、馬達控制、電信開關、工廠自動化、電子自動化等等及許多高速電力開關應用。蕭特基二極體之所以具有吸引力之處在於具有不錯的性能，例如在逆偏壓下，具有還算合理漏電流(蕭特基二極體漏電流比一般的PN型二極體高)、低順向偏壓以及逆向回復時間tRR短、逆向偏壓時則至少可以阻擋達250伏特的高壓。不過，蕭特基二極體漏電流比一般的PN型二極體高，且漏電流也非穩定值而是隨逆向偏壓的增加而增加這是因為鏡像電荷位能障礙降低(image charge potential barrier lowering)。另外一主要缺點是，金屬-半導體接觸在溫度升高下，它的可靠度也會降低，而使得蕭特基二極體其承受順向及逆向突波的能力下降。
習知的溝渠式整流元件的有多種不同的製造方法，其中之一可參考發明人的另一專利申請案，申請流 水號為第101140637號。
新一代的MOS整流二極體可以克服這些問題。如圖1所示，一頂層金屬層20連接金氧半閘極(金屬或多晶矽層15及閘極氧化層10)及源極5，重n+摻雜源極5是形成於p型井內。而在金氧半閘極下方在順向偏壓時，電流並不是由左至右(因左否兩邊源極等電位)，而是向下由通道30向下流向n+基板。逆偏壓時，通道被p型井所形成的空乏區夾止。MOS保證順向偏壓性能類似蕭特基二極體的性能，而逆向偏壓的表現則是大幅改善，因為，它沒有前述鏡像電荷位能障礙降低，而使得漏電流成為常數不隨逆向偏壓值增加而增加。
本發明將揭示另一新的溝渠式MOS整流元件結構，充分利用可以被利用的平面面積，達到順向偏壓VF更低，反向漏電更小的目的。
依據本發明的第一實施例，複數個溝渠平行形成於重摻雜的n+半導體基板上的n-磊晶層內，溝渠氧化層形成於溝渠底部及側壁；一導電性雜質摻雜之第一多晶矽層填滿複數個溝渠以形成溝渠MOS結構；一平面閘極氧化層形成於複數個溝渠相間的平台上；一導電性雜質摻雜之第二多晶矽層形成於平面閘極氧化層上，第二多晶矽層及其下的平面閘極氧化層然後被圖案化以構成平面MOS結構於分立的平台上，而p型雜質摻雜區形成於MOS結構的兩側平台下；一頂層金屬層覆蓋包含MOS結構半導體基板正 面，連接p型雜質摻雜區、第二及第一多晶矽層作為陽極。一底部金屬層(未圖示)形成於該重摻雜的n+半導體基板背面作為陰極。
依據本發明的第二實施例，溝渠式MOS整流元件，至少包含：複數個溝渠平行形成於重摻雜的n+半導體基板上的n-磊晶層內，該複數個溝渠內具有溝渠氧化層形成於溝渠底部及側壁；一導電性雜質摻雜第一多晶矽層填滿複數個溝渠；一平面閘極氧化層形成於平台也形成於第一多晶矽層上，一導電性雜質摻雜第二多晶矽層形成於一平面閘極氧化層上，然後，再被圖案化以形成數列垂直於溝渠走向的MOS結構。MOS結構形成於平台上也形成於第一多晶矽層上；p型雜質摻雜區形成於平台上MOS結構的兩側作為陽極的一部分；一頂層金屬層作為陽極，形成於該半導體基板正面，連接該MOS結構之p型雜質摻雜區、第二及第一多晶矽層。在第二實施例中，更包含一變化型：在p型雜質摻雜區接近MOS結構之兩側再重摻雜植入n型雜質，以降低元件的VF電壓。
依據本發明的第三實施例，溝渠式MOS整流元件，至少包含：複數個溝渠平行形成於重摻雜的n+半導體基板上的n-磊晶層內，該複數個溝渠內具有溝渠閘極氧化層形成於溝渠底部及側壁；一平面閘極氧化層形成於平台上，一導電性雜質摻雜第一多晶矽層填滿複數個溝渠也形成於平面閘極氧化層上，然後，第一多晶矽層及其下方的平面閘極氧化層，再被圖案化以形成數列垂直於溝渠走向 的MOS結構於平台上，而以第一多晶矽層相連接；p型雜質摻雜區形成於平台上MOS結構的兩側；一頂層金屬層形成於該半導體基板正面，連接該MOS結構之雜質摻雜區及第一多晶矽層作為陽極。
同様地，在第三實施例中，更包含一變化型：在p型雜質摻雜區接近MOS結構之兩側再重摻雜植入n型雜質，以降低元件的VF電壓。
100‧‧‧重摻雜的n+半導體基板
105‧‧‧n-磊晶層
115‧‧‧溝渠
118‧‧‧平台
120‧‧‧溝渠氧化層
127‧‧‧平面閘極氧化層
135‧‧‧p型雜質摻雜區
130‧‧‧第一多晶矽層
180‧‧‧頂部金屬層
140‧‧‧第二多晶矽層
132、142、152‧‧‧光阻圖案
145‧‧‧n+摻雜區
圖1顯示習知溝渠式整流器橫截面示意圖。
圖2a顯示依據本發明第一實施例製造之溝渠MOS整流元件(不含頂層金屬層)的俯視示意圖。
圖2b依據本發明第一實施例變化型製造的溝渠MOS整流元件(不含頂層金屬層)的俯視示意圖溝。
圖2c顯示依據本發明第二實施例製造的溝渠MOS整流元件(不含頂層金屬層)的俯視示意圖溝。
圖2d依據本發明第二實施例變化型製造的溝渠MOS整流元件(不含頂層金屬層)的俯視示意圖溝。
圖2e顯示依據本發明第三實施例製造的溝渠MOS整流元件(不含頂層金屬層)的俯視示意圖溝。
圖2f依據本發明第三實施例變化型製造的溝渠MOS整流元件(不含頂層金屬層)的俯視示意圖溝。
圖3示依據本發明的第一實施例，溝渠形成於n-磊晶層內，溝渠內並有主溝渠氧化層形成的橫截面示意 圖。
圖4示依據本發明的第一實施例，第一多晶矽層回填於圖4的溝渠後，再施以回蝕以移除高出主平台上的第一多晶矽層及平台上溝渠氧化層的橫截面示意圖。
圖5示依據本發明的第一實施例，進行平面閘極氧化層後的橫截面示意圖。
圖6示第二多晶矽層形成後，以定義第二多晶矽層的光阻圖案形成於第二多晶矽層的橫截面示意圖。
圖7A、圖7B、圖7C分別示沿著圖2a之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示第二多晶矽層圖案化已完成，再進行離子佈植技術以形成p型雜質摻雜區於平台下。
圖8A、圖8B、圖8C分別示沿著圖2a之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示依據本發明的第一實施例之溝渠MOS整流元件正面的最終結構。
圖9A、圖9B、圖9C分別示沿著圖2a之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，依據本發明的第一實施例變化型，形成n+離子佈植用之光阻圖案於基板正面。
圖10A、圖10B、圖10C分別示沿著圖2a之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，依據本發明的第一實施例變化型之溝渠MOS整流元件正面的最終結構。
圖11A、圖11B、圖11C分別示沿著圖2a之 AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，依據第二實施例，第二多晶矽層140已定義，再形成p型雜質摻雜區。
圖12A、圖12B、圖12C分別示沿著圖2b之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，閘極氧化曾被圖形化，定義第二多晶矽層140的光阻被去除。
圖13A、圖13B、圖13C分別示沿著圖2c之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示依本發明的第二實施例，溝渠MOS整流元的最終結構。
圖14A、圖14B、圖14C分別示沿著圖2d平面俯視圖之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，第二實施例變化型之溝渠MOS整流元件正面的最終結構。
圖15示，依據第三實施例，以CMP去除平台上溝渠氧化層120。
圖16示，依據第三實施例，去除平台上溝渠氧化層120，再形成平面閘極氧化層127的橫截面示意圖。
圖17A、圖17B、圖17C分別示沿著圖3b平面俯視圖之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示依據第三實施例，溝渠MOS整流元件以光阻圖案為罩幕，圖案化第一多晶矽層，再形成p型雜質摻雜區。
圖18A、圖18B、圖18C分別示沿著圖2e平面俯視圖之AA’切割線、BB’及CC’切割線的橫截面示意 圖，圖示第三實施例之溝渠MOS整流元件正面的最終結構。
圖19A、圖19B、圖19C分別示沿著圖2f平面俯視圖之AA’切割線、BB’及CC’切割線的橫截面示意圖，圖示，第三實施例變化型之溝渠MOS整流元件正面的最終結構。
本發明揭示一溝渠式MOS元件結構，此處及以下所述之圖#A、圖#B、圖#C中之#指的是第#圖，#後的大寫英文A、B、C所表示的是沿平面俯視圖所繪的AA’切割線、BB’切割線、CC’切割線。為利於了解細部結構，平面俯視圖並不包含頂部金屬層180，頂部金屬層180和元件結構的関係及元件結構的細部內容，請參考橫截面示意圖。
依據本發明的第一實施例，一種溝渠式MOS整流元件，請參考圖2a的平面俯視圖及圖8A至圖8C的橫截面示意圖包含：複數個溝渠115平行形成於重摻雜的n+半導體基板100上的n-磊晶層105內，溝渠氧化層120形成於溝渠115底部及側壁；一導電性雜質摻雜之第一多晶矽層130填滿複數個溝渠115以形成溝渠MOS結構；一平面閘極氧化層127形成於複數個溝渠115相間的平台118上；一導電性雜質摻雜第二多晶矽層140形成於平面閘極氧化層127上，第二多晶矽層140及其下的平面閘極氧化層127被圖案化以構成平面MOS結構於分立的平台118上，而p型雜質摻雜區135形成於MOS結構的兩側平台118 下；一頂層金屬層180覆蓋包含MOS結構半導體基板正面，連接p型雜質摻雜區135、第二及第一多晶矽層作為陽極。一底部金屬層(未圖示)形成於該重摻雜的n+半導體基板100上作為陰極。
第一實施例的變化型，是在p型雜質摻雜區135內更包含兩個n+摻雜區145形成於接近MOS結構的兩側以降低順向啟始偏壓值VF，請參見平面俯視圖2b及橫截面示意圖，圖10A至圖10C。同様的，頂層金屬層180覆蓋包含MOS結構半導體基板正面，連接p型雜質摻雜區135、n+摻雜區145、第二及第一多晶矽層作為陽極。
依據本發明的第二實施例，溝渠式MOS整流元件與第一實施例之元件結構不同處在於：第一實施例的平面MOS結構僅僅在平台118上，而第二實施例平台上的MOS結構是透過第二多晶矽層140連接的。換言之，第二多晶矽層140圖案化後，沿AA’切割線的第二多晶矽層140是連續的，不只是平台上有MOS結構(第二多晶矽層140/平面閘極氧化層127/n-磊晶層105)，溝渠115上也有MOS結構，(第二多晶矽層140/平面閘極氧化層127/第一多晶矽層130)，請參考圖2c的平面俯視圖及圖13A至圖13C的橫截面示意圖，第二實施例結構描繪如下：
一種溝渠式MOS整流元件，包含：複數個溝渠115平行形成於重摻雜的n+半導體基板100上的n-磊晶層105內，複數個溝渠115內具有溝渠氧化層120形成於溝渠115底部及側壁；一平面閘極氧化層127形成於複數個 溝渠115相間的平台118上；一導電性雜質摻雜之第一多晶矽層130填滿複數個溝渠115形成溝渠MOS結構；一平面閘極氧化層127形成於包含平台與第一多晶矽層130上，一導電性雜質摻雜之第二多晶矽層140形成於平面閘極氧化層127上，第二多晶矽層140及平面閘極氧化層127再被圖案化形成與該些溝渠走向相垂直的MOS結構列；p型雜質摻雜區135則形成於MOS結構列以外之平台118下方的n-磊晶層105內。一頂層金屬層180覆蓋包含該MOS結構半導體基板正面，連接p型雜質摻雜區135、第二及第一多晶矽層作為陽極。一底部金屬層(未圖示)形成於該重摻雜的n+半導體基板上作為陰極。
第二實施例的變化型，是在p型雜質摻雜區內更包含兩個n+摻雜區145，請參見平面俯視圖2d及橫截面示意圖，圖14A至圖14C。n+摻雜區145的功能一如在第一較佳實施例所述。
上述第一較佳實施例與第二較佳實施例的溝渠平面MOS結構，是以第一多晶矽層130形成於溝渠，而平面上的MOS結構則以第二多晶矽層140來完成，這可再進一步變化。
依據本發明的第三實施例，溝渠內的導電層及平面的MOS結構則是同一多晶層。請參考圖2e的平面俯視圖及圖18A~圖18C的橫截面示意圖。結構說明如下：溝渠氧化層120形成於該些溝渠115底部及側壁；一平面閘極氧化層127形成於該複數個溝渠相間的平台上；一導電型 離子摻雜第一多晶矽層130填滿該複數個溝渠115，溢出而形成於平面閘極氧化層127上，第一多晶矽層130及其下的平面閘極氧化層127再被圖案化而形成垂直複數個溝渠115的數列MOS結構，MOS結構列兩側的平台則是p型雜質離子佈植區，一頂層金屬層180覆蓋包含MOS結構列半導體基板正面，連接p型雜質摻雜區135及第一多晶矽層130作為陽極。一底部金屬層(未圖示)形成於該重摻雜的n+半導體基板100上作為陰極。
第三實施例的變化型，同様也是在p型雜質摻雜區內更包含兩個n+摻雜區145，請參見平面俯視圖2f及橫截面示意圖，圖19A至圖19C。
以下將詳述製造方法。以下的說明中，跟隨於n或p後的「-」號代表輕摻雜，而「+」表示重摻雜。
請參考圖3所示的橫截面示意圖，圖3示一n型雜質重摻雜的n+半導體基板100具有一n型雜質摻雜的n-磊晶層105。複數個主溝渠115，可以習知的光阻圖案(未圖示)為罩幕或以硬式罩幕(例如墊氧化層及氮化層罩幕；未圖示)，再施以乾式蝕刻法形成。
接著，再施以熱氧化製程形成溝渠氧化層120於主溝渠115之側壁及底部及相鄰溝渠之平台118上。本步驟同時也可修復蝕刻損傷。
請參考圖4，接著，以沈積且同步摻雜的技術將導電型雜質摻雜之第一多晶矽層130沈積於溝渠115內至溢出溝渠之外。隨後，再以回蝕技術或化學機械研磨將 高於平台118上的第一多晶矽層130去除，直到平台118上的氧化層120也去除，以裸露出平台的n-磊晶層105為止。
接著，請參考圖5，施以一熱氧化製程以形成平面閘極氧化層127。平面閘極氧化層127相對於溝渠氧化層120是薄很多的。例如平面閘極氧化層127厚度約為1-50nm，而溝渠氧化層120的厚度是平面閘極氧化層127厚度的二倍~100倍。
緊接著，如圖6所示，在沈積同步摻雜導電性雜質的第二多晶矽層140後於平面閘極氧化層127上再形成一光阻圖案142於第二多晶矽層140上，以定義平面閘極位置。
隨後，進行非等向蝕刻，以光阻圖案142為罩幕蝕刻第二多晶矽層140。請參考圖7A、圖7B及圖7C，分別圖示兩個垂直於溝渠115走向但不同位置，及一個平行於溝渠115走向之橫截面示意圖。其中，沿AA’切割線的橫截面示意圖形成平面MOS於平台118的位置。而沿BB’切割線的橫截面示意圖的第二多晶矽層140已移除，以做為離子佈植區。換言之，於圖案化第二多晶矽層140後，再施以離子佈植以形成p型導電型離子佈植區135。最後，再去除光阻圖案142。請注意在此及以下，除非特說明，佈植時以光阻為罩幕，離子佈植是以毯覆式全面佈植進行，使得第一多晶矽層130及/或第二多晶矽層14也同様的植入離子，而圖示中，在第一多晶矽層130及 第二多晶矽層140都被略去佈植區，以簡化圖示。
離子佈植的劑量以使p型雜質摻雜區(或佈植區)135之濃度高於n-磊晶層105之n型濃度高1~3個數量級即可。例如1E12-1E14/cm2。佈植的能量約為10keV-1000keV。
圖7C沿CC’切割線的橫截面示意圖可以看到平面MOS電晶體結構。然後，再施以退火製程，以活化已植入的導電性離子。
接著，再以稀釋的HF或氟化銨緩衝液去除裸露的平面閘極氧化層127。然後，再形成頂部金屬層180以連接源極及平面閘極。在另一實施例中，形成頂部金屬層180前，可以選擇先施以自對準金屬矽化物製程。例如，先以濺鍍技術依序沉積Ti/TiN。然後再施以快速熱退火RTA製程，以使金屬層和裸露的第二多晶矽層140及n-磊晶層105反應以產生金屬矽化物(未圖示)，再以濕式蝕刻去除未反應的金屬層。頂部金屬層180通常為一至三層的堆疊金屬層。例如TiNi/Ag或TiW/Al或Al等等。圖8A至圖8C示最後的結構。
第一實施例的變化型是在p型雜質摻雜區內再形成兩個n+(n型重摻雜)區145。圖9A~圖9C則示離子佈植的光阻圖案152罩幕。圖10A~圖10C則示p型雜質摻雜區135包含兩個n+(n型重摻雜)區145之最後結構的橫截面示意圖。圖2b為對應的俯視圖。n+離子佈植的劑量約為1E13-9E15/cm2
依據本發明的第二實施例，在圖6形成第二多晶矽層140後，光阻圖案前之步驟一如第一實施例。請參考圖11A~圖11C。
緊接著，形成一光阻圖案142於第二多晶矽層140上以定義MOS結構。其中，沿AA’切割線的第二多晶矽層140全以光阻圖案142保護以形成MOS結構列。沿BB’切割線的第二多晶矽層140則沒有光阻圖案以作為佈植區。隨後，進行離子佈植技術以植入p型導電性離子。離子佈植的劑量一如第一實施例所述。其結果如圖11A~11C所示。緊接著去除光阻圖案142，接著，再以稀釋的HF或氟化銨緩衝液去除裸露的平面閘極氧化層127，其結果如圖12A~12C所示。然後，再施以退火製程，以活化已植入的導電性離子。
然後，再形成頂部金屬層180。形成頂部金屬層180前，可以選擇先施以自對準金屬矽化物製程。一如第一實施例所述。頂部金屬層180通常為一至三層的堆疊金屬層。例如TiNi/Ag或TiW/Al或Al等等。圖13A至圖13C示最後的結構。圖2c為對應的俯視圖。
第二實施例的變化型是在p型雜質摻雜區內再形成兩個n+(n型重摻雜)區145。離子佈植的光阻圖案一如圖9A~圖9C的光阻圖案152罩幕。圖2d為俯視圖，圖14A~圖14C則示p型雜質摻雜區包含兩個n+(n型重摻雜)區145之最後結構的橫截面示意圖。
上述第一實施例及第二實施例，第一多晶矽層 130及第二多晶矽層140是分兩次沈積的。依據本發明的第三實施例多晶矽層可以只要沈積一次即可。
在圖3的溝渠氧化層120完成後，請參考圖15，將平台上的氧化層以化學機械研磨製程移除。然後，重新再以熱氧化製程成長一厚度較薄的平面閘極氧化層127。結果，如圖16所示。
接著，如圖17A~17C所示。先同步摻雜導電性雜質第一多晶矽層130於溝渠115內至溢出於平台上。接著再以光阻圖案132於第一多晶矽層130上，以定義第一多晶矽層130以形成離子佈植區及MOS結構列區，再進行非等向蝕刻，以光阻圖案132為罩幕，蝕刻第一多晶矽層130。沿AA’切割線的第一多晶矽層130全以光阻圖案132保護以作為MOS結構列區。沿BB’切割線的第一多晶矽層130則沒有光阻圖案，以作為離子佈植區。隨後，進行離子佈植技術以植入p型導電性離子。離子佈植的劑量一如第一實施例所述。其結果如圖17A~17C所示。然後，再施以退火製程，以活化已植入的導電性離子。
緊接著去除光阻圖案132，接著，再以稀釋的HF或氟化銨緩衝液去除裸露的平面閘極氧化層127。
然後，再形成頂部金屬層180於上述製程後的表面。形成頂部金屬層180前，可以選擇先施以自對準金屬矽化物製程。一如第一實施例所述。頂部金屬層180通常為一至三層的堆疊金屬層。例如TiNi/Ag或TiW/Al或Al等等。圖18A至圖18C示最後的結構。
第一實施例、第二實施例及第三實施例中，MOS結構有如下差異：在第一實施例中，MOS結構只形成於平台上。第二實施例中MOS結構成條狀的MOS結構列，形成於平台上也形成於平台連接的第一多晶矽層130上(第二多晶矽層140/平面閘極氧化層127/第一多晶矽層130)。而第三實施例中MOS結構只出現於平台，溝渠中的第一多晶矽層130溢出至平台上，連接平台118上的MOS結構。第三實施例中MOS結構以第一多晶矽層130相連接，而成條狀(橫列)。
第三實施例的變化型是在p型雜質摻雜區135內再形成兩個n+(n型重摻雜)區145。離子佈植的光阻圖案一如圖9A~圖9C的光阻圖案152罩幕。圖19A~圖19C則示p型雜質摻雜區包含兩個n+(n型重摻雜)區145之最後結構的橫截面示意圖。
本發明具有如下的優點：
相較於習知之MOS整流結構，本發明的更包含溝渠MOS元件以降低逆向偏壓的漏電流。
平面MOS結構之平面閘極氧化層127很薄，所以相對於純溝渠式較厚之溝渠氧化層120而言，可以較低的電壓開啟MOS結構。
在MOS結構兩側的p型離子佈植區135中包含n+重摻雜區145可以進一步使VF下降。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其他未脫離本發明所 揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
130‧‧‧第一多晶矽層
140‧‧‧第二多晶矽層
127‧‧‧平面閘極氧化層
135‧‧‧p型雜質摻雜區
145‧‧‧n+重摻雜區
120‧‧‧溝渠氧化層
135‧‧‧p型雜質摻雜區
118‧‧‧平台
115‧‧‧溝渠

Claims (10)

  1. 一種溝渠式MOS整流元件，至少包含：複數個溝渠平行形成於重摻雜的n+半導體基板上的n-磊晶層內，該複數個溝渠內具有溝渠氧化層形成於該些溝渠底部及側壁；一導電性雜質摻雜第一多晶矽層填滿該複數個溝渠；每一溝渠相間的平台上具有複數個MO閘極結構沿該平台縱向形成於其上，每一MO閘極結構包含第二多晶矽層/平面閘極氧化層；每一溝渠相間的該平台上具有複數個p型雜質摻雜區作為源極，該些源極與該些MO閘極結構沿該平台之縱向交錯；一頂層金屬層形成於該半導體基板正面，連接該源極、MO閘極結構及裸露之第一多晶矽層；及一背面金屬層形成於該半導體基板背面之該摻雜的n+半導體基板上。
  2. 如申請專利範圍第1項所述之溝渠式MOS整流元件，其中上述之p型雜質摻雜區的每一區更包含兩個n+重摻雜區形成於緊臨該平面MO閘極結構的兩側。
  3. 一種溝渠式MOS整流元件，至少包含：複數個溝渠平行形成於重摻雜的n+半導體基板上的n-磊晶層內，該複數個溝渠內具有溝渠氧化層形成於該些溝渠底部及側壁；一導電性雜質摻雜第一多晶矽層填滿該複數個溝渠；複數列平面MO閘極結構列，每一平面MO閘極結構列包含一閘極氧化層及其上的第二多晶矽層橫跨該複數個溝渠；複數個p型雜質摻雜區形成於平台上之該些平面MO閘極結構列的兩側以作為源極；一頂層金屬層形成於該半導體基板正面，連接該平面MO閘極結構列、源極及裸露之第一多晶矽層；及 一背面金屬層形成於該半導體基板背面之該摻雜的n+半導體基板上。
  4. 如申請專利範圍第3項所述之溝渠式MOS整流元件，其中上述之p型雜質摻雜區的每一區更包含兩個n+重摻雜區形成於緊臨該平面MOS結構的兩側。
  5. 一種溝渠式MOS整流元件，至少包含：複數個溝渠平行形成於重摻雜的n+半導體基板上的n-磊晶層內，該複數個溝渠內具有溝渠氧化層形成於該些溝渠底部及側壁；一平面閘極氧化層形成於該平台上；一導電性雜質摻雜第一多晶矽層填滿該複數個溝渠且形成於該些平台之平面閘極氧化層上，該第一多晶矽層及其下的平面閘極氧化層被圖案化，以形成複數個橫跨該些溝渠的平面MO閘極結構列及該些平台上裸露的n-磊晶層；複數個p型雜質摻雜區沿每一平台的縱向形成於該些平台上每一MO閘極結構列的兩側裸露的n-磊晶層內以形成源極；一頂層金屬層形成於該半導體基板正面，連接該源極、MO閘極結構列及複露之第一多晶矽層；及一背面金屬層形成於該半導體基板背面之該摻雜的n+半導體基板上。
  6. 如申請專利範圍第5項所述之溝渠式MOS整流元件，其中上述之p型雜質摻雜區的每一區更包含兩個n+重摻雜區形成於緊臨該平面MO閘極結構的兩側。
  7. 一種溝渠式MOS整流元件的製造方法，至少包含以下步驟：形成相間以平台之複數個溝渠，於重摻雜的n+半導體基板上的n-磊晶層內； 施以熱氧化製程，以形成溝渠氧化層於該些溝渠之側壁、底部及該些平台上；形成一導電型第一多晶矽層於溝渠內至溢出於平台上的溝渠氧化層；施以回蝕製程，以該n-磊晶層為蝕刻終止層；施以熱氧化製程，以形成一平面閘極氧化層於所有裸露之第一多晶矽層及平台上；形成一導電型第二多晶矽層於裸露的表面上；圖案化該第二多晶矽層，以形成複數列相隔一預定距離之MOS結構，該些列MOS結構之走向與該些溝渠垂直；佈植第一導電型雜質，以形成第一導電型雜質摻雜區於MOS結構兩側之平台上；移除平台上之裸露之該平面閘極氧化層；及形成頂部金屬層以連接該MOS結構及第一導電型雜質摻雜區以作為陽極；形成底部金屬層於該重摻雜的n+半導體基板100背面以作為陰極；及施以退火製程以活化所有植入的離子。
  8. 如申請專利範圍第7項所述之溝渠式MOS整流元件，更包含在佈植該第一導電型雜質步驟後，移除平台上之裸露之該平面閘極氧化層步驟前，再形成一光阻圖案以作為第二導電型雜質佈植罩幕；然後再進行第二次離子佈植以植入第二導電型雜質，於該第一導電型雜質摻雜區緊臨該MOS結構之兩側內。
  9. 一種溝渠式MOS整流元件的製造方法，至少包含以下步驟：形成相間以平台之複數個溝渠，於重摻雜的n+半導體基板上的n-磊晶層內；施以熱氧化製程，以形成溝渠氧化層於該些溝渠之側壁、底 部及該些平台上；施以回蝕製程，以移除該平台上溝渠氧化層，以該n-磊晶層為蝕刻終止層；施以熱氧化製程，以形成一平面閘極氧化層於所有裸露之平台上；形成一導電型第一多晶矽層於溝渠內至溢出於平台上的溝渠氧化層；圖案化該第一多晶矽層，以形成複數列相隔一預定距離之MOS結構；施以熱氧化製程，以形成一平面閘極氧化層於所有裸露之第一多晶矽層及平台上；形成一導電型第一多晶矽層於裸露的表面上；圖案化該第一多晶矽層，以形成複數列相隔一預定距離之MOS結構，該些列MOS結構之走向與該些溝渠垂直；佈植第一導電型雜質，以形成第一導電型雜質摻雜區於MOS結構兩側之平台上；移除平台上之裸露之該平面閘極氧化層；及形成頂部金屬層以連接該MOS結構及第一導電型雜質摻雜區以作為陽極；形成底部金屬層於該重摻雜的n+半導體基板100背面以作為陰極；及施以退火製程以活化所有植入的離子。
  10. 如申請專利範圍第9項所述之溝渠式MOS整流元件，更包含在佈植該第一導電型雜質步驟後，移除平台上之裸露之該平面閘極氧化層步驟前，再形成一光阻圖案以作為第二導電型雜質佈植罩幕；然後再進行第二次離子佈植以植入第二導電型雜質，於該第一導電型雜質摻雜區緊臨該MOS結構之兩側內。
TW102122293A 2013-06-21 2013-06-21 溝渠式ｍｏｓ整流元件及其製造方法 TWI542006B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW102122293A TWI542006B (zh) 2013-06-21 2013-06-21 溝渠式ｍｏｓ整流元件及其製造方法
CN201410006584.3A CN104241363B (zh) 2013-06-21 2014-01-07 沟渠式mos整流元件及其制造方法
US14/215,224 US9276096B2 (en) 2013-06-21 2014-03-17 Structure of a trench MOS rectifier and method of forming the same
US14/979,627 US9406788B2 (en) 2013-06-21 2015-12-28 Structure of a trench MOS rectifier and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102122293A TWI542006B (zh) 2013-06-21 2013-06-21 溝渠式ｍｏｓ整流元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201501296A TW201501296A (zh) 2015-01-01
TWI542006B true TWI542006B (zh) 2016-07-11

Family

ID=52110176

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102122293A TWI542006B (zh) 2013-06-21 2013-06-21 溝渠式ｍｏｓ整流元件及其製造方法

Country Status (3)

Country Link
US (2) US9276096B2 (zh)
CN (1) CN104241363B (zh)
TW (1) TWI542006B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946351B (zh) * 2017-09-20 2023-09-12 重庆中科渝芯电子有限公司 一种肖特基接触超级势垒整流器及其制作方法
JP6619522B1 (ja) * 2018-03-29 2019-12-11 新電元工業株式会社 ワイドギャップ半導体装置
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法
CN113257917B (zh) * 2021-03-29 2023-04-14 重庆中科渝芯电子有限公司 一种集成整流器的平面mosfet及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
EP1396030B1 (en) * 2001-04-11 2011-06-29 Silicon Semiconductor Corporation Vertical power semiconductor device and method of making the same
US6774434B2 (en) * 2001-11-16 2004-08-10 Koninklijke Philips Electronics N.V. Field effect device having a drift region and field shaping region used as capacitor dielectric
US7932556B2 (en) * 2007-12-14 2011-04-26 Fairchild Semiconductor Corporation Structure and method for forming power devices with high aspect ratio contact openings
CN101226883A (zh) * 2008-02-03 2008-07-23 苏州硅能半导体科技股份有限公司 一种半导体整流器件及其制造方法
US8164931B2 (en) * 2008-08-19 2012-04-24 Infineon Technologies Austria Ag Rectifier circuit with a voltage sensor
TWI480951B (zh) * 2012-03-21 2015-04-11 Pfc Device Corp 用於半導體元件之寬溝渠終端結構
CN103824774B (zh) * 2012-11-16 2017-04-12 竹懋科技股份有限公司 沟渠式mos整流器及其制造方法

Also Published As

Publication number Publication date
US20140374790A1 (en) 2014-12-25
US9276096B2 (en) 2016-03-01
CN104241363A (zh) 2014-12-24
TW201501296A (zh) 2015-01-01
US9406788B2 (en) 2016-08-02
CN104241363B (zh) 2018-01-19
US20160111530A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
CN102097323B (zh) 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法
US8241978B2 (en) Method of manufacturing semiconductor device having integrated MOSFET and Schottky diode
US9853126B2 (en) Semiconductor device with vertical gate and method of manufacturing the same
KR102055108B1 (ko) 트렌치와 그 안에서 쇼트키 영역의 접촉부를 갖는 전도성 구조를 포함하는 전자 디바이스 및 이를 형성하는 공정
US20120146090A1 (en) Self aligned trench mosfet with integrated diode
CN109786436B (zh) 集成芯片及其形成方法
TW201301366A (zh) 製造絕緣閘極半導體裝置之方法及結構
US20190035903A1 (en) Trench gate power mosfet and manufacturing method thereof
JP2007515079A (ja) 従来の端子を備えた超接合装置の製造方法
TWI480951B (zh) 用於半導體元件之寬溝渠終端結構
TWI542006B (zh) 溝渠式ｍｏｓ整流元件及其製造方法
TWI572040B (zh) 溝槽型－垂直式雙擴散金氧半電晶體結構及其製造方法
JP6286823B2 (ja) 半導体装置の製造方法
US20230006036A1 (en) Super Junction Device and Method for Making the Same
US20230006037A1 (en) Super Junction Structure and Method for Manufacturing the Same
KR101960547B1 (ko) 반도체 장치 및 그 제조 방법
TWI484629B (zh) 溝渠式ｍｏｓ整流器及其製造方法
TWI514578B (zh) 雙溝渠式整流器及其製造方法
CN114023649B (zh) 超级结器件的制造方法
US9443846B2 (en) Dual trench rectifier and method for forming the same
TWI511305B (zh) 蕭特基整流元件之製造方法
TWI532193B (zh) 溝渠式金氧半p-n接面二極體結構及其製作方法
CN103824774A (zh) 沟渠式mos整流器及其制造方法
TWI511293B (zh) 雙溝渠式ｍｏｓ電晶體結構及其製造方法
US7741693B1 (en) Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees