JP6286823B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6286823B2
JP6286823B2 JP2012282188A JP2012282188A JP6286823B2 JP 6286823 B2 JP6286823 B2 JP 6286823B2 JP 2012282188 A JP2012282188 A JP 2012282188A JP 2012282188 A JP2012282188 A JP 2012282188A JP 6286823 B2 JP6286823 B2 JP 6286823B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
insulating film
gate electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012282188A
Other languages
English (en)
Other versions
JP2014127547A (ja
Inventor
威 倪
威 倪
林　哲也
林　　哲也
山上　滋春
滋春 山上
俊治 丸井
俊治 丸井
健太 江森
健太 江森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2012282188A priority Critical patent/JP6286823B2/ja
Publication of JP2014127547A publication Critical patent/JP2014127547A/ja
Application granted granted Critical
Publication of JP6286823B2 publication Critical patent/JP6286823B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、トランジスタならびにダイオードを備えた半導体装置の製造方法に関する。
従来、この種の技術としては、例えば以下に示す文献に記載されたものが知られている（特許文献１参照）。この文献には、ゲート電極が溝内に埋め込まれたトレンチ型のトランジスタと、ヘテロ半導体領域をアノード、ドリフト領域をカソードとするダイオードとを備えた半導体装置の技術が記載されている。ダイオードのアノードを構成するヘテロ半導体領域は、隣り合うゲート電極に挟まれるようにゲート電極に沿って所定の間隔で配置されている。
特開２００５−１８３５６３号公報
上記従来の製造方法にて製造される半導体装置においては、ヘテロ半導体領域は、ゲート電極に隣り合うようにゲート電極に対して半導体基板の平面方向に配置形成されている。即ち、ヘテロ半導体領域を形成する領域を、半導体基板の平面方向に必要としていた。その結果、半導体基板における素子の面積効率が悪く、集積度を高める際の妨げとなっていた。
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、面積効率を向上して、集積度を高めた半導体装置の製造方法を提供することにある。
上記目的を達成するため、本願発明に係る半導体装置の製造方法は、ソース領域ならびにウェル領域を貫通してドリフト領域に達する深さの溝を形成する第６の工程と、ゲート絶縁膜を形成する第７の工程と、ゲート絶縁膜を形成後、溝の幅の１／２より小さい値を膜厚さとしてゲート電極材料を堆積し、ゲート電極を形成する第８の工程と、溝底面の、ドリフト領域を一部露出させる第９の工程と、層間絶縁膜でゲート電極を被覆する第１０の工程と、溝の底面に接して、該底面の下方、または上方にアノード領域を形成する第１１の工程と、ゲート電極と絶縁された状態で、アノード領域と電気的に接続されるソース電極を形成する第１２の工程と、を備える。
本発明に係る半導体装置の製造方法では、面積効率が向上し、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
本発明の第１実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。 本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、炭化珪素基体上にドリフト領域を形成した様子を示す。 本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ウェル領域、ソース領域を形成した様子を示す。 本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、溝を形成した様子を示す。 本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜を形成した様子を示す。 本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極材料を形成した様子を示す。 本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、マスク層を形成した様子を示す。 本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極をエッチングした様子を示す。 本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、アノード領域を形成した様子を示す。 本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜をエッチングした様子を示す。 本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜を形成した様子を示す。 本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、マスク層を形成した様子を示す。 本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜をエッチングした様子を示す。 本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ソース電極を形成した様子を示す。 本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ソース電極１３とゲート電極８を電気的に絶縁する様子を示す。 本発明の第２実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。 本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、炭化珪素基体上にドリフト領域を形成した様子を示す。 本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、ウェル領域、ソース領域を形成した様子を示す。 本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、溝を形成した様子を示す。 本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、溝の底部にアノード領域を形成した様子を示す。 本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜、ゲート電極材料を形成した様子を示す。 本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極をエッチングした様子を示す。 本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜を形成した様子を示す。 本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、コンタクトホールを形成した様子を示す。 本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、内壁絶縁膜を形成した様子を示す。 本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、底部の内壁絶縁膜を除去した様子を示す。 本発明の第３実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。 本発明の第３実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜をエッチングした様子を示す。 本発明の第３実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜を形成した様子を示す。 本発明の第３実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種材料アノード領域を形成した様子を示す。 本発明の第３実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種材料アノード領域をエッチングした様子を示す。 本発明の第３実施形態に係る半導体装置の製造方法を示す工程断面図であり、マスク層を形成した様子を示す。 本発明の第４実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。 本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜を形成した様子を示す。 本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜を除去した様子を示す。 本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜を形成した様子を示す。 本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種材料アノード領域を形成した様子を示す。 本発明の第５実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。 本発明の第５実施形態に係る半導体装置の製造方法を示す工程断面図であり、溝を形成した様子を示す。 本発明の第５実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種材料アノード領域を形成した様子を示す。 本発明の第５実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種材料アノード領域をエッチングした様子を示す。 本発明の第６実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。 本発明の第６実施形態に係る半導体装置の製造方法を示す工程断面図であり、ウェル領域、ソース領域を形成した様子を示す。 本発明の第６実施形態に係る半導体装置の製造方法を示す工程断面図であり、マスク層及びレジストを形成した様子を示す。 本発明の第６実施形態に係る半導体装置の製造方法を示す工程断面図であり、エッチングした様子を示す。 本発明の第６実施形態に係る半導体装置の製造方法を示す工程断面図であり、レジストを形成した様子を示す。 本発明の第６実施形態に係る半導体装置の製造方法を示す工程断面図であり、シリコン酸化膜をエッチングした様子を示す。 本発明の第６実施形態に係る半導体装置の製造方法を示す工程断面図であり、溝を形成した様子を示す。 本発明の第７実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。 本発明の第７実施形態に係る半導体装置の製造方法を示す工程断面図であり、第２アノード領域をエッチングした様子を示す。 本発明の第７実施形態に係る半導体装置の製造方法を示す工程断面図であり、第１アノード領域を形成した様子を示す。 本発明の第７実施形態に係る半導体装置の製造方法を示す工程断面図であり、第１アノード領域をエッチングした様子を示す。 本発明の第８実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。 本発明の第８実施形態に係る半導体装置の製造方法を示す工程断面図であり、第２アノード領域を堆積する様子を示す。 本発明の第８実施形態に係る半導体装置の製造方法を示す工程断面図であり、第２アノード領域をエッチングした様子を示す。 本発明の第８実施形態に係る半導体装置の製造方法を示す工程断面図であり、第１アノード領域を堆積した様子を示す。 本発明の第８実施形態に係る半導体装置の製造方法を示す工程断面図であり、第１アノード領域をエッチングした様子を示す。 本発明の第９実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。 本発明の第１０実施形態に係る半導体装置の製造方法により製造される半導体装置の平面レイアウト図である。 本発明の第１０実施形態に係る半導体装置の製造方法により製造される半導体装置の平面レイアウト図である。 本発明の第１０実施形態に係る半導体装置の製造方法により製造される半導体装置の平面レイアウト図である。 本発明の第１０実施形態に係る半導体装置の製造方法により製造される半導体装置の平面レイアウト図である。 本発明の第１０実施形態に係る半導体装置の製造方法により製造される半導体装置の平面レイアウト図である。 本発明の第１０実施形態に係る半導体装置の製造方法により製造される半導体装置の平面レイアウト図である。 本発明の第１０実施形態に係る半導体装置の製造方法により製造される半導体装置の平面レイアウト図である。
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の説明では、Ｎ型を第１導電型とし、Ｐ型を第２導電型として説明するが、Ｐ型を第１導電型とし、Ｎ型を第２導電型としても良い。
［第１実施形態の説明］
図１は、本発明の製造方法が採用されて製造される半導体装置の、第１実施形態の構成を示す断面図である。なお、図１における縦方向の長さは、理解を促進するために誇張して記載している。
図１に示すように、第１実施形態に係る半導体装置１０１は、Ｎ型高濃度のＮ＋型炭化珪素基体１を有しており、該Ｎ＋型炭化珪素基体１の表面上には、炭化珪素（ＳｉＣ）からなるＮ型低濃度のドリフト領域２が形成されている。ドリフト領域２の主面側には、Ｐ型ウェル領域３、及びＮ＋型ソース領域４が形成されている。
更に、Ｐ型ウェル領域３、及びＮ＋型ソース領域４を貫通するように、溝５が形成されている。溝５の底部の一部にはＰ型アノード領域６が形成されている。
ドリフト領域２と、Ｐ型ウェル領域３、及びＮ＋型ソース領域４のそれぞれに接するように、溝５の側面及び溝５の底の一部にゲート絶縁膜７が形成されている。また、ゲート絶縁膜７を介して溝５の側面にゲート電極８が形成されている。
ゲート電極８は、層間絶縁膜９に覆われる。溝５の内部に層間絶縁膜９によってコンタクトホール１０があり、コンタクトホール１０の直下のドリフト領域２内に、上述のＰ型アノード領域６が形成されている。
層間絶縁膜９の側面、及びＮ＋型ソース領域４上には、ソース電極１３が形成され、Ｐ型アノード領域６、及びＮ＋型ソース領域４との間で、電気的に低抵抗でオーミック接続している。また、ゲート電極８とソース電極１３は、層間絶縁膜９により絶縁されている。
また、Ｎ＋型炭化珪素基体１の裏面には、ドレイン電極１２が電気的に低抵抗でオーミック接続されている。
即ち、半導体装置１０１は、半導体基板の一方の主面上に形成されたＮ型のドリフト領域２と、ドリフト領域２内に形成されたＰ型のウェル領域３と、ウェル領域３内に形成されたＮ型のソース領域４と、ウェル領域３に形成された溝５と、ゲート絶縁膜７を介して該溝５内に形成したゲート電極８とを含むトランジスタを有している。また、ドリフト領域２をカソード領域とし、このカソード領域と接触するＰ型アノード領域６を含むダイオードを有している。
次に、図２〜図１５を参照して、図１に示した第１実施形態に係る半導体装置を製造する際の処理手順について説明する。
初めに、図２に示すように、Ｎ＋型炭化珪素基体１上に、Ｎ−型炭化珪素エピタキシャル層からなるドリフト領域２が形成された材料を用意する。炭化珪素にはいくつかのポリタイプ（結晶多形）が存在し、本実施形態では代表的な４Ｈとして説明する。
Ｎ＋型炭化珪素基体１は、数十〜数百μｍ程度の厚みを有する。Ｎ−型のドリフト領域２は、例えば、不純物濃度が１Ｅ１４〜１Ｅ１８ｃｍ−３、厚さが数μｍ〜数十μｍとして形成される。
次に、図３に示すように、ドリフト領域２にイオン注入によってＰ型ウェル領域３、及びＮ＋型ソース領域４を形成する。ここで、イオン注入領域をパターニングするために、下記の処理により、ドリフト領域２上にマスク層を形成する。
マスク層としては、シリコン酸化膜を用いることができ、堆積方法としては熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。次に、マスク層上にレジストをパターニングする（図示省略）。パターニングの方法としては、一般的なフォトリソグラフィー法を用いることができる。パターニングされたレジストをマスクにして、マスク層をエッチングする。エッチング方法としては、フッ酸を用いたウエットエッチングや、反応性イオンエッチング等の、ドライエッチングを用いることができる。
次に、レジストを酸素プラズマや硫酸等で除去する。マスク層をマスクにして、Ｐ型及びＮ型不純物をイオン注入し、Ｐ型ウェル領域３、及びＮ＋型ソース領域４を形成する。Ｐ型不純物としては、アルミやボロンを用いることができる。また、Ｎ型不純物としては窒素やリンを用いることができる。
この際、基体温度を６００℃程度に加熱した状態でイオン注入することで、注入領域に結晶欠陥が生じることを抑制することができる。イオン注入後、例えばフッ酸を用いたウェットエッチングによって、マスク層を除去する。次いで、イオン注入した不純物を熱処理することで活性化する。熱処理温度としては、１７００℃程度の温度を用いることができ、雰囲気としてアルゴンや窒素を用いることができる。こうして、図３に示すＰ型ウェル領域３、及びＮ＋型ソース領域４が形成される。
次に、図４に示すように、ドリフト領域２に溝５を形成する（第６の工程）。この処理では、まず、Ｎ＋型ソース領域４上にマスク層１４を形成する。マスク層１４としては、前述した図３に示した処理と同様に、パターニングされた絶縁膜を使用することができる。
その後、マスク層１４をマスクとして溝５を形成する。溝５を形成する好適な例として、ドライエッチング法を用いることができる。この際、溝５の深さは、Ｐ型ウェル領域３の深さより深くする必要がある。つまり、溝５はドリフト領域２の内部に達する深さとする。溝５を形成した後、マスク層１４を除去する。例えば、マスク層１４がシリコン酸化膜の場合には、フッ酸洗浄で除去する。
次に、図５（ａ）、（ｂ）に示すように、ゲート絶縁膜７を形成する（第７の工程）。図５（ｂ）は、図５（ａ）の一点鎖線部右側の断面図であり、溝５の終端の形状を示している。この処理は、熱酸化法、或いは、堆積法を用いて行うことができる。一例として、熱酸化法を採用した場合には、基体を酸素雰囲気中で、温度を１１００℃程度に加熱することで、該基体が酸素に触れる全ての部分において、ゲート絶縁膜７が形成される。ゲート絶縁膜７を形成した後、Ｐ型ウェル領域３とゲート絶縁膜７界面の界面準位を低減するために、窒素、アルゴン、Ｎ2Ｏ等の雰囲気中で１０００℃程度のアニールを行っても良い。
次に、図６（ａ）、（ｂ）に示すように、ゲート絶縁膜７の表面にゲート電極８を堆積する。図６（ｂ）は、図６（ａ）の一点鎖線部右側の断面図であり、溝５の終端の形状を示している。ゲート電極８となる材料は、ポリシリコンが一般的であるから、本実施形態ではポリシリコンを用いる例を説明する。ポリシリコンの堆積方法としては、減圧ＣＶＤ法を用いることができる。ポリシリコンの堆積厚さは、溝５の幅の１／２より小さい値にする。こうすることにより、溝５をポリシリコンで埋めずに、溝５の側壁と底部に、ほぼ同一の厚さでポリシリコンを堆積することができる。これによって、コンタクトホール１０がセルフアラインで形成される。例えば、溝５の幅が２μｍの場合には、ポリシリコンの厚さは１μｍよりも薄くする。また、ポリシリコン堆積後に、９５０℃でＰＯＣｌ３中にアニールすることで、Ｎ型のポリシリコンが形成され、ゲート電極８に導電性を持たせることができる。
その後、図７（ａ）、（ｂ）に示すように、ゲート電極８のパッド部形成のパターニングを行う。図７（ｂ）は、図７（ａ）に示す一点鎖線部右側の断面図を示しており、溝５の終端の形状を示している。この処理では、ポリシリコン（ゲート電極材料）の表面にレジスト（マスク層１４）を塗り、パターニングを行う。パターニングの方法としては、一般的なフォトリソグラフィー法を用いることができる。
次いで、図８（ａ）、（ｂ）に示す処理では、ゲート電極８の材料となるポリシリコンのエッチングを行う。図８（ｂ）は、図８（ａ）に示す一点鎖線部右側の断面図を示しており、溝５の終端の形状を示す。エッチング後の溝５の側壁、及びレジスト（マスク層１４）の下部以外にポリシリコン（ゲート電極材料）が残らないこと、且つ、溝５の側壁にあるポリシリコン（ゲート電極８）は、Ｐ型ウェル領域３を被せるようにエッチング量を設定する。エッチングは異方性エッチング法を用いる。その後、レジスト（マスク層１４）を酸素プラズマや硫酸等で除去する（第８の工程）。
上記の第８の工程では、ゲート電極材料であるポリシリコンの一部の領域にマスクを利用することにより、ゲート電極材料を部分的に残し、この残った部分をゲート電極８とする。
次に、図９（ａ）、（ｂ）に示す処理では、Ｐ型アノード領域６を形成する（第１１の工程）。図９（ｂ）は、図９（ａ）の一点鎖線部右側の断面図を示しており、溝５の終端の形状を示す。Ｐ型アノード領域６の形成方法としては、イオン注入を用いることができる。イオン注入時のマスクとして、図４に示した処理で用いたマスク層１４を使用することで、溝５底の一部にセルフアラインで（自己整合的に）Ｐ型アノード領域６を形成することができる。図９では、マスク層１４を除去した状態を記載している。前述した図４に示した処理で、マスク層１４を除去せずに図９に示す処理でイオン注入を行えば、図９に示すようにＰ型アノード領域６が形成される。イオン注入に用いるイオン種、基体温度に関しては、前述の図３に示した処理と同様であるので、詳細な説明を省略する。
次に、図１０（ａ）、（ｂ）に示すように、ゲート絶縁膜７のエッチングを行う。図１０（ｂ）は、図１０（ａ）の一点鎖線部右側の断面図を示しており、溝５の終端の形状を示している。エッチング量は、溝５の底部にあるＳｉＯ2の厚さに対して数％〜数十％のオーバーエッチングを行っても良い。また、エッチングは、フッ酸による同方性エッチング法を用いることができる。この工程は、マスクを使わずにセルフアラインでエッチングすることができる。こうして、溝５の底面のドリフト領域２の一部を露出することができる（第９の工程）。
即ち、第９の工程は、溝５の底部に形成されたゲート電極材料と、ゲート電極膜を除去する工程を含んでおり、異方性エッチングにより溝５の側壁に存在するゲート電極８を残した状態で、溝５の底部のゲート電極材料、及びゲート絶縁膜を除去する。
その後、図１１（ａ）、（ｂ）に示すように、層間絶縁膜９を形成する。図１１（ｂ）は、図１１（ａ）の一点鎖線部右側の断面図で、溝５の終端の形状を示している。層間絶縁膜９は、ポリシリコンの熱酸化（熱酸化法）により形成することができる。この処理は、酸素雰囲気中で、９００℃程度の温度で酸化を行う。この温度で酸化すると、ポリシリコンの熱酸化と同時に、炭化珪素も若干量だけ酸化される。即ち、ゲート電極材料に形成される層間絶縁膜９は、半導体基板に形成される酸化膜より、厚くなるように形成される。そして、炭化珪素表面の酸化膜を除去するために、熱酸化後にフッ酸で数秒の洗浄を行う。こうして、ゲート電極８を層間絶縁膜９で被覆することができる（第１０の工程）。
次に、図１２（ａ）、（ｂ）に示すように、ゲート電極８を露出するためのパタンーニングを行う。図１２（ｂ）は、図１２（ａ）に示す一点鎖線部右側の断面図を示しており、溝５の終端の形状を示す。まず、レジストをマスク層１４として、パターニングを行う。その後、層間絶縁膜９のエッチングを行う。
次いで、図１３（ａ）、（ｂ）に示すように、ゲート電極８のパッド部のポリシリコンを露出するための、層間絶縁膜９のエッチングを行う。即ち、図１３（ｂ）に示すように、溝５の終端において、ゲート電極８の上面に形成された層間絶縁膜９をエッチングして、ゲート電極８を露出させる。
次に、図１４（ａ）、（ｂ）に示すように、ソース電極１３、及びドレイン電極１２を形成する。図１４（ｂ）は、図１４（ａ）の一点鎖線部右側の断面図を示しており、溝５の終端の形状を示している。この処理では、Ｐ型ウェル領域３、及びＮ＋型ソース領域４、及びＰ型アノード領域６に電気的に低抵抗でオーミック接続するように、ソース電極１３を形成する。ソース電極１３としては、ニッケルシリサイドを用いるのが好適である。その他の例として、コバルトシリサイド、チタンシリサイド等の金属を用いることも可能である。堆積方法としては蒸着法、スパッタ法、ＣＶＤ法等を用いることができる。更に、ソース電極１３上にチタンやアルミを積層した積層構造としても良い。この方法でソース電極１３を形成した結果、ゲート電極８とも同電位になっている。
次いで、Ｎ＋型炭化珪素基体１の裏面に、同様にニッケルを堆積する。次に、１０００℃程度のアニールを施し、ＳｉＣ（炭化珪素）とニッケルを合金化させ、ニッケルシリサイドを形成し、ソース電極１３、及びドレイン電極１２を形成する（第１２の工程）。
その後、図１５（ａ）、（ｂ）に示すように、ソース電極１３とゲート電極８を電気的に絶縁する。図１５（ｂ）は、図１５（ａ）の一点鎖線部右側の断面図を示しており、溝５の終端の形状を示している。前述した図１４（ｂ）に示した形状で、レジストをマスク層とし、レジストパターニングして、ソース電極１３となるメタル材料をエッチングし、ソース電極１３とゲート電極８を電気的に絶縁させる。図１５（ｂ）では、ソース電極１３がほぼ中央で遮断されており、ゲート電極８と絶縁されている。以上の工程を経て、図１に示す本発明の第１実施形態に係る半導体装置が完成する。
次に、第１実施形態に係る半導体装置の、基本的な動作について説明する。図１に示す半導体装置１０１は、ソース電極１３の電位を基準として、ドレイン電極１２に所定の正の電位を印加した状態でゲート電極８の電位を制御することで、トランジスタとして機能する。即ち、ゲート電極８とソース電極１３間の電圧を所定の閾値電圧以上にすると、ゲート電極８側面のＰ型ウェル領域３のチャネル部に反転層が形成されるため、オン状態となり、ドレイン電極１２からソース電極１３へ電流が流れる。
一方、ゲート電極８とソース電極１３間の電圧を所定の閾値電圧以下にすると、反転層が消滅しオフ状態となり、電流が遮断される。この際、ドレイン・ソース間には、数百〜数千ボルトの高電圧が印加される。
ソース電極１３の電位を基準として、ドレイン電極１２に所定の電位を印加した場合には、Ｐ型ウェル領域３及びＰ型アノード領域６をアノード、ドリフト領域２をカソードとしたダイオードに還流電流が流れる。
このようにして、第１実施形態に係る製造方法で製造した半導体装置１０１では、溝５の底部にＰ型アノード領域を形成することで、溝５の底部を還流ダイオードとして使用することができる。従って、面積効率が向上し、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
また、ゲート電極８を貫通するように形成されたコンタクトホール１０を介して、溝５の底部に形成されたＰ型アノード領域６とソース電極１３を電気的に低抵抗で接続することにより、Ｐ型アノード領域とソース電極１３間の寄生抵抗の抵抗値を低減できる。その結果、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
一般的に炭化珪素トランジスタの場合には、シリコントランジスタと比較してドレイン電界が高くなるため、従来はゲート絶縁膜７底部の厚さを厚くする等の対策が必要となり、トランジスタのオン抵抗が悪化していた。第１実施形態の半導体装置１０１では、溝５の底部にＰ型アノード領域６を形成することで、トランジスタがオフ時にゲート絶縁膜７底部に印加されるドレイン電界を緩和することができる。その結果、トランジスタのオン抵抗の悪化を抑制しつつ、溝５の下部にも還流ダイオードを内蔵した低損失な半導体装置を提供することができる。
一般的に、炭化珪素に低抵抗なＰ型領域を形成することは容易でない。更に、ドレイン電界を緩和するためには、Ｐ型アノード領域６の底部を低濃度に、上部を高濃度にした濃度傾斜が必要である。従って、溝５の底部にＰ型アノード領域６を形成しただけでは、図１の奥行き方向におけるＰ型アノード領域６のシート抵抗が高くなり、還流電流の面内でのばらつきやシート抵抗による寄生抵抗の悪化が生じる。第１実施形態に係る半導体装置１０１では、Ｐ型アノード領域６の直上でソース電極１３と低抵抗に接続されるため、面内の還流電流のばらつきを抑えた、低損失な半導体装置を提供することが可能となる。
また、図１に示した半導体装置１０１は、溝５の底部に形成される還流ダイオードがＰＮダイオードであるので、Ｐ型ウェル領域３とドリフト領域２に形成されるＰＮダイオードと同じ立上り電圧を有する。従って、還流動作時に、面内に均一な還流電流が流れるため、電流ばらつきの発生を抑制した信頼性の高い半導体装置を提供することができる。
更に、第１実施形態に係る半導体装置の製造方法では、図６に示したゲート電極のポリシリコン（ゲート絶縁材料）の堆積工程（第８の工程）において、堆積するポリシリコンの厚さを溝５の幅の１／２より小さい値にする。このため、溝５をポリシリコンで完全に埋めることなく、溝５の側壁と底がほぼ均一の膜厚になる。従って、マスクを使用することなく、溝５に存在するゲート電極のポリシリコンとゲート絶縁膜のエッチングで、溝５の底部のドリフト領域を露出させることができる。そして、マスクを使用しないことにより、マスク設計時の設計ルールによる寸法制限がなくなり、更なる集積化が可能となる。また、マスクによる合わせずれの発生を回避することができる。また、この方法ではコンタクトホール１０をセルフアラインで形成される。
更に、第１実施形態に係る半導体装置の製造方法では、図１０に示す第９の工程を異方性エッチングとすることで、溝５の底においてゲート電極８と溝５の底部に挟まれるゲート絶縁膜７を犠牲とすることなく、ドリフト領域２を露出することができ、半導体装置１０１の信頼性を向上させることができる。
また、第１実施形態に係る半導体装置の製造方法では、図８に示したゲート電極８のポリシリコンのエッチングを行う工程において、一部の領域をマスク層１４で保護することにより、ゲート電極８と、該ゲート電極８に電位を印加するパッド（図１３（ｂ）のゲート電極８が露出した部分）を同時に形成することが可能になる。このため、トータルの製造工程を簡易化でき、製造工程によるばらつきが減少させ、素子の信頼性が高くなる。
更に、第１実施形態に係る半導体装置の製造方法では、図１１に示した層間絶縁膜９の形成において、熱酸化法を用いている。この際、ゲート電極のポリシリコンに形成される酸化膜と、炭化珪素上に形成される酸化膜とでは、ポリシリコンに形成される酸化膜のほうが厚くなる。このため、炭化珪素表面の酸化膜だけを除去し、ポリシリコン表面の酸化膜のみを残すことができる。このような工程を実施することで、マスクを使用せず、セルフアラインで溝５底部の一部にドリフト領域を露出させることができる。これによって、マスク設計ルール上において、寸法制限が無くなり、更なる高集積化ができる。
［第２実施形態の説明］
次に、本発明の第２実施形態について説明する。図１６は、本発明の製造方法が採用されて製造される半導体装置の、第２実施形態の構成を示す断面図である。なお、図１６における縦方向の長さは、理解を促進するために誇張して記載している。
第２実施形態に係る半導体装置１０２では、前述した第１実施形態と対比して、溝５の底部にあるゲート絶縁膜７は、ドリフト領域２と接しない点で相違している。即ち、図１６に示すように、Ｐ型アノード領域６は、ゲート絶縁膜７の下部全体に亘って形成されているので、ゲート絶縁膜７とドリフト領域２は接していない。即ち、半導体基体の深さ方向で、ゲート絶縁膜７全体の下方に、アノード領域６が形成されている。以下、詳細に説明する。
図１６において、Ｎ型高濃度のＮ＋型炭化珪素基体１の表面上には、炭化珪素からなるＮ型低濃度のドリフト領域２が形成されている。ドリフト領域２の主面側には、Ｐ型ウェル領域３、及びＮ＋型ソース領域４が形成されている。更に、Ｐ型ウェル領域３、及びＮ＋型ソース領域４を貫通するように、溝５が形成されている。溝５の底部には、Ｐ型アノード領域６が形成されている。
また、ドリフト領域２、Ｐ型ウェル領域３、Ｎ＋型ソース領域４に接するように溝５の側面にゲート絶縁膜７が形成されている。ゲート絶縁膜７を介して、溝５の側面にゲート電極８が埋設されている。
ゲート電極８は、層間絶縁膜９にて覆われている。ゲート電極８にはコンタクトホール１０が形成され、コンタクトホール内壁には内壁絶縁膜１１が形成されている。
Ｐ型アノード領域６の上側、及びコンタクトホール１０の内部、及び層間絶縁膜９の上側、及びＮ＋型ソース領域４上には、ソース電極１３が形成されている。該ソース電極１３は、Ｐ型アノード領域６と、Ｎ＋型ソース領域４とを、電気的に低抵抗でオーミック接続している。また、ゲート電極８とソース電極１３は、層間絶縁膜９及び内壁絶縁膜１１により絶縁されている。
Ｎ＋型炭化珪素基体１の裏面には、ドレイン電極１２が電気的に低抵抗でオーミック接続されている。
次に、図１７〜図２６を参照して、第２実施形態に係る半導体装置１０２を製造する際の処理手順について説明する。
まず、図１７に示すように、Ｎ＋型炭化珪素基体１上に、Ｎ−型炭化珪素エピタキシャル層からなるドリフト領域２が形成された材料を用意する。炭化珪素にはいくつかのポリタイプ（結晶多形）が存在するが、ここでは代表的な４Ｈとして説明する。
Ｎ＋型炭化珪素基体１は、数十〜数百μｍ程度の厚みを有する。Ｎ−型のドリフト領域２は、例えば不純物濃度が１Ｅ１４〜１Ｅ１８ｃｍ−３、厚さが数μｍ〜数十μｍとして形成される。
次に、図１８に示すように、ドリフト領域２にイオン注入によってＰ型ウェル領域３、及びＮ＋型ソース領域４を形成する。イオン注入領域をパターニングするために、下記に示す工程により、ドリフト領域２上にマスク層を形成しても良い。以下、具体的に説明する。
マスク層としては、シリコン酸化膜を用いることができ、堆積方法としては、熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。次に、マスク層上にレジストをパターニングする（図示省略）。パターニングの方法としては、一般的なフォトリソグラフィー法を用いることができる。パターニングされたレジストをマスクにして、マスク層をエッチングする。エッチング方法としては、フッ酸を用いたウエットエッチングや、反応性イオンエッチング等のドライエッチングを用いることができる。次に、レジストを酸素プラズマや硫酸等で除去する。マスク層をマスクとして、Ｐ型及びＮ型不純物をイオン注入し、Ｐ型ウェル領域３、及びＮ＋型ソース領域を形成する。Ｐ型不純物としては、アルミやボロンを用いることができる。
また、Ｎ型不純物としては、窒素を用いることができる。この際、基体温度を６００℃程度に加熱した状態でイオン注入することで、注入領域に結晶欠陥が生じることを抑制できる。イオン注入後、マスク層を例えばフッ酸を用いたウエッチエッチングによって除去する。次に、イオン注入した不純物を熱処理することで活性化する。熱処理温度としては１７００℃程度の温度を用いることができ、雰囲気としてはアルゴンや窒素を好適に用いることができる。この熱処理工程は、後述の図２０に示す工程を実施した後に実施しても良い。
次に、図１９に示すように、ドリフト領域２に溝５を形成する（第１の工程）。まず、Ｎ＋型ソース領域４上にマスク層１４を形成する。マスク層１４としては、図１８に示した処理と同様に、パターニングされた絶縁膜を使用することができる。次に、マスク層１４をマスクとして溝５を形成する。溝を形成する方法としては、ドライエッチング法が好適な方法として用いられる。溝５の深さとしては、Ｐ型ウェル領域３の深さより深くする必要がある。
次に、図２０に示すように、溝５の底部にＰ型アノード領域６を形成する（第２の工程）。なお、溝５の直下のドリフト領域２内にＰ型アノード領域６を形成する構成としても良い。Ｐ型アノード領域６の形成方法としては、イオン注入を用いることができる。イオン注入時のマスクとして、図１９に示した工程で用いたマスク層１４を使用することで、溝５底部にセルフアラインでＰ型アノード領域６を形成することができる。イオン注入に用いるイオン種、基体温度に関しては、図１８に示した処理と同様であるので詳細な説明を省略する。
次いで、図２１に示すように、Ｐ型アノード領域６の上面（溝５の底面）、溝５の側壁、及びＮ＋型ソース領域４の上に、ゲート絶縁膜７を例えば１００〜１０００Å程度堆積させる。即ち、ゲート絶縁膜７全体の下方に、Ｐ型アノード領域６が形成されることになる。ゲート絶縁膜７としては、シリコン酸化膜が好適に用いられ、堆積方法としては熱酸化法、熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法等が用いられる。
ゲート絶縁膜７を堆積後、Ｐ型ウェル領域３とゲート絶縁膜７との界面の界面準位を低減するために、窒素、アルゴン、Ｎ2Ｏ等の雰囲気中で１０００℃程度のアニールを行っても良い。
更に、ゲート電極８を形成する。即ち、ゲート絶縁膜７を介して、溝５内にゲート電極８を形成する（第３の工程）。ゲート電極８としては、不純物を導入した多結晶シリコンを好適に用いることができ、堆積方法としては一般的な低圧ＣＶＤ法を用いることができる。
その後、図２２に示すように、ゲート電極８を全面エッチバック（エッチングにより表面全体を平らにする）して、トレンチ内部以外のゲート電極８を除去する。または、ゲート電極８上にレジストパターンを形成し、例えばドライエッチングを用いてゲート電極８をパターニングし、トレンチ内部以外のゲート電極８を除去する。
次に、図２３に示すように、ゲート電極８上に層間絶縁膜９を形成する。層間絶縁膜９としては、シリコン酸化膜が好適に用いられる。形成方法としては、多結晶シリコンからなるゲート電極８を熱酸化することで形成することができる。多結晶シリコンは、炭化珪素より熱酸化レートが速いため、熱酸化した場合にはゲート電極８上にセルフアラインで層間絶縁膜９を形成することができる。また、熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法等を用いて層間絶縁膜９を堆積し、堆積した絶縁膜上にレジストパターンを形成し、レジストをマスクにしてＮ＋型ソース領域４上の層間絶縁膜９を除去しても良い。
ここで、層間絶縁膜９の厚さは、コンタクトホール１０の底面に形成されたゲート絶縁膜７の厚さよりも厚く形成する。こうすることにより、コンタクトホール１０の底面に残されたゲート絶縁膜７をエッチングした後においても層間絶縁膜９を残すことができる。
次いで、図２４に示すように、層間絶縁膜９、及びゲート電極８にコンタクトホール１０を形成する。即ち、ゲート電極８を貫通して、Ｐ型アノード領域６の表面を露出させるためのコンタクトホール１０を形成する（第４の工程）。形成方法としては、フォトリソグラフィーによりパターニングしたレジストをマスクとしたドライエッチングを用いることができる。図２４では、コンタクトホール１０の底部にゲート絶縁膜７を残した場合について図示しているが、ゲート絶縁膜７をエッチングしてＰ型アノード領域６を露出させても良い。
その後、図２５に示すように、コンタクトホール１０内壁に内壁絶縁膜１１を形成する。形成方法としては、多結晶シリコンからなるゲート電極８を熱酸化しても良いし、熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法等を用いて内壁絶縁膜１１を堆積しても良い。
次に、図２６に示すように、Ｐ型アノード領域６を露出させるために、異方性ドライエッチングを実施する。この際、コンタクトホール１０の底面に残されたゲート絶縁膜７、及び内壁絶縁膜１１の厚さより層間絶縁膜９の厚さを厚くしておくことで、コンタクトホール１０の底面に残されたゲート絶縁膜７及び内壁絶縁膜１１をエッチング後も層間絶縁膜９を残すことができる。また、異方性ドライエッチングを用いることで、コンタクトホール１０内壁の内壁絶縁膜１１をエッチングせずに、Ｐ型アノード領域６を露出させることができる。このような処理により、セルフアラインでコンタクトホール１０を形成することができる。
即ち、前述したコンタクトホール１０を形成する工程（第４の工程）において、コンタクトホール１０の底部に形成されたゲート絶縁膜７を選択的に除去する工程を含み、異方性エッチングにより内壁絶縁膜を残した状態で自己整合的に、コンタクトホール１０の底部に形成されたゲート絶縁膜７を除去することも可能である。
更に、Ｐ型ウェル領域３、及びＮ＋型ソース領域４、及びＰ型アノード領域６に電気的に低抵抗でオーミック接続するようにソース電極１３を形成する（図１６参照）。即ち、コンタクトホール１０の内壁に形成された内壁絶縁膜１１によりゲート電極８と絶縁された状態で、コンタクトホール１０内にＰ型アノード領域６と電気的に接続されるソース電極１３を形成する（第５の工程）。ソース電極１３としては、ニッケルシリサイドが好適に用いられるが、コバルトシリサイド、チタンシリサイド等の金属でも構わない。堆積方法としては蒸着法、スパッタ法、ＣＶＤ法等を用いることができる。更に、ソース電極１３上にチタンやアルミを積層した積層構造としても構わない。
次に、Ｎ＋型炭化珪素基体裏面に同様にニッケルを堆積する。次に、１０００℃程度のアニールを施しＳｉＣとニッケルを合金化させニッケルシリサイドを形成し、ソース電極１３、及びドレイン電極１２を形成する。以上の処理により、図１６に示す第２実施形態に係る半導体装置１０２が完成する。
なお、第２実施形態に係る半導体装置１０２における基本的な動作は、前述した第１実施形態と同様であるので、説明を省略する。
このようにして、第２実施形態に係る半導体装置の製造方法では、ゲート電極８とソース電極１３の絶縁を保持した状態で、ソース電極１３とＰ型アノード領域６を低抵抗で接続することができるので、低損失な半導体装置を提供することが可能となる。
また、一般的に炭化珪素トランジスタの場合は、シリコントランジスタに比べてドレイン電界が高くなるので、従来はゲート絶縁膜７底部の厚さを厚くするなどの対策が必要となり、トランジスタのオン抵抗が悪化していた。第２実施形態に係る半導体装置１０２では、溝５の底部全てにＰ型アノード領域６が形成されるので、トランジスタのオフ時に、ゲート絶縁膜７底部に印加されるドレイン電界を大幅に緩和することができる。その結果、トランジスタのオン抵抗の悪化を抑制しつつ、溝５の下側にも還流ダイオードを内蔵した低損失な半導体装置を提供することが可能となる。
更に、第２実施形態の製造方法では、前述した第１実施形態と同様に、溝５の底部に形成される還流ダイオードがＰＮダイオードであるため、Ｐ型ウェル領域３とドリフト領域２に形成されるＰＮダイオードと同じ立上り電圧を有する。従って、還流動作時に面内に均一な還流電流が流れるため電流ばらつきの発生を抑制した信頼性の高い半導体装置を提供することができる。
また、第２実施形態の製造方法では、層間絶縁膜９を、コンタクトホール１０の底面に残されたゲート絶縁膜７、及び、コンタクトホール１０内の内壁絶縁膜１１の厚さより厚くしている。その結果、コンタクトホール１０の底面に残されたゲート絶縁膜７、及び内壁絶縁膜１１をエッチングした後においても、層間絶縁膜９を残すことができ、溝５の底部に還流ダイオードを内蔵した低損失な半導体装置を制御性良く形成することができる。
更に、第２実施形態の製造方法では、コンタクトホール１０の底面に残されたゲート絶縁膜７、及びコンタクトホール１０内の内壁絶縁膜１１をエッチングする際に、異方性ドライエッチングを用いる。このため、コンタクトホール１０内壁の内壁絶縁膜１１をエッチングせずにＰ型アノード領域６を露出させることができる。このような工程を実施することで、セルフアラインでコンタクトホール１０を形成することができ、溝５の底部に還流ダイオードを内蔵した低損失な半導体装置を制御性良く形成することができる。
［第３実施形態の説明］
次に、本発明の第３実施形態について説明する。図２７は、本発明の製造方法が採用されて製造される半導体装置の、第３実施形態の構成を示す断面図である。なお、図１６における縦方向の長さは、理解を促進するために誇張して記載している。
第３実施形態に係る半導体装置１０３では、前述した第１実施形態と対比して、アノード部が、ドリフト領域２と異なる材料（バンドギャップが異なる半導体）で形成されている点で相違する。つまり、溝５の底部に異種材料アノード領域１５を形成することで、ヘテロ接合によるユニポーラダイオードが形成されている。以下、詳細に説明する。
図２７において、異種材料アノード領域１５は、メタル材料またはドリフト領域２とはバンドギャップが異なる半導体材料から形成されている。そして、コンタクトホール１０内には、アノードとなる材料が設けられている。異種材料アノード領域１５は、層間絶縁膜９によりゲート電極８との間が絶縁され、ソース電極１３と電気的に接続されている。
次に、第３実施形態に係る半導体装置１０３を製造する手順について説明する。初めに、第１実施形態で示した図２〜図８の製造工程を実施する。これらの工程については、説明を省略する。
次に、図２８に示すように、ゲート絶縁膜７のエッチングを行う。図２８（ｂ）は、図２８（ａ）の一点鎖線部右側の断面図であり、溝５の終端の形状を示している。エッチング量は、溝５の底部にあるゲート絶縁膜７の厚さに対して数％〜数十％のオーバーエッチングで行う。また、エッチングは異方性エッチング法を用いる。この工程はマスクを使わずにセルフアラインでエッチングすることができる。
ここで、前述の図８に示した処理と、図２８に示した処理を行うことにより、溝５の底部のドリフト領域２の一部を露出させることができる。
次に、図２９に示すように、層間絶縁膜９を形成する。図２９（ｂ）は、図２９（ａ）の一点鎖線部の断面図であり、溝５の終端の形状を示す。層間絶縁膜９は、ポリシリコンの熱酸化で形成される。酸素雰囲気中で、９００℃程度の温度で酸化を行う。この温度で酸化するとポリシリコンの熱酸化と同時に、炭化珪素も若干量だけ酸化される。炭化珪素表面の酸化膜を除去するために、熱酸化後フッ酸で数秒の洗浄を行う。
次に、図３０に示すように、異種材料アノード領域１５を形成する。図３０（ｂ）は、図３０（ａ）の一点鎖線部右側の断面図で、溝５の終端の形状を示す。異種材料アノード領域１５は、メタル材料、半導体材料等から形成することができる。例えば、異種材料アノード領域１５としてＴｉ(チタン)を用いる場合は、電子ビーム蒸着法でコンタクトホール１０を埋める厚さでＴｉ(チタン)を堆積する。また、異種材料アノード領域１５としてポリシリコンを用いる場合は、減圧ＣＶＤ法でコンタクトホール１０を完全に埋める厚さでポリシリコンを堆積する。ポリシリコンを堆積中にＢＣｌ３ガスを投入することで、Ｐ型のポリシリコンが形成される。このように、Ｔｉ（チタン）、或いはＰ型ポリシリコンは、溝５の底の一部のドリフト領域２と接し、異種材料アノード領域１５を形成する。
次に、図３１に示すように、ソース領域４を露出するために、異種材料アノード領域１５のエッチングを行う。図３１（ｂ）は、図３１（ａ）の一点鎖線部右側の断面図で、溝５の終端の形状を示す。エッチングはセルフアラインで行う。この際、異方性エッチング法でも、等方性エッチング法でも良い。エッチング量は異種材料アノード領域１５の堆積量に対して数％〜数十％のオーバーエッチングが好適である。
次に、図３２に示すように、ゲート電極８のポリシリコンを露出するための層間絶縁膜９のエッチングを行う。図３２（ｂ）は、図３２（ａ）の一点鎖線部右側の断面図であり、溝５の終端の形状を示す。まず、レジストをマスク層として図３２（ａ）、（ｂ）に示すように、パターニングを行う。その後、層間絶縁膜９のエッチングを行う。このエッチングは、異方性エッチング法でも、等方性エッチング法でも良い。エッチング量は層間絶縁膜９の厚さに対して数％〜数十％のオーバーエッチングが好適である。エッチング後、マスク層のレジストを除去する。
次に、前述した第１実施形態の図１４、図１５に示した処理を実施する。詳細については、説明を省略する。以上の工程を経て、図２７に示した第３実施形態に係る半導体装置１０３が完成する。
図２７に示す構成の半導体装置１０３における基本的な動作は、前述した第１実施形態と同様である。
このようにして、第３実施形態に係る半導体装置１０３では、溝５の底部に異種材料アノード領域１５を形成することで、ヘテロ接合によるユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、前述した第１実施形態で示したＰＮ接合ダイオード（バイポーラダイオード）と比べて逆回復電荷を抑制できるため、低損失な半導体装置を提供することができる。
また、第３実施形態に係る半導体装置１０３では、異種材料アノード領域１５を多結晶シリコンにより形成している。多結晶シリコンにより炭化珪素から形成されるヘテロ接合ダイオードは、特許第４２１１６４２号に示されるようにユニポーラダイオードとして動作するため、第１実施形態で示したＰＮ接合ダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制した低損失なダイオードを内蔵することができる。
更に、ゲート電極のポリシリコンを堆積する際に、堆積するポリシリコンの厚さを溝５の幅の１／２より小さい値にする。このため、溝５をポリシリコンで完全に埋めることなく、溝５の側壁と底がほぼ均一の膜厚になる。従って、マスクを使用することなく、溝５に存在するゲート電極のポリシリコンとゲート絶縁膜のエッチングで、溝５の底部のドリフト領域を露出させることができる。
更に、溝５の底面のドリフト領域２の一部を露出する工程を、異方性エッチングとすることで、溝５の底においてゲート電極８と溝５の底部に挟まれるゲート絶縁膜７を犠牲とすることなく、ドリフト領域２を露出することができる。
また、ゲート電極８のポリシリコンのエッチングを行う工程において、一部の領域をマスク層１４で保護することにより、ゲート電極８と、該ゲート電極８に電位を印加するパッドを同時に形成することが可能になる。このため、トータルの製造工程を簡素化することができる。
更に、層間絶縁膜９を形成する際に、熱酸化法を用いているので、炭化珪素表面の酸化膜だけを除去し、ポリシリコン表面の酸化膜のみを残すことができる。このため、マスクを使用せず、セルフアラインで溝５底部の一部にドリフト領域を露出させることができる。
［第４実施形態の説明］
次に、本発明の第４実施形態について説明する。図３３は、本発明の製造方法が採用されて製造される半導体装置の、第４実施形態の構成を示す断面図である。なお、図３３における縦方向の長さは、理解を促進するために誇張して記載している。
第４実施形態に係る半導体装置１０４は、前述した第２実施形態と対比して、アノード部がドリフト領域２と異種材料で形成される点で相違している。図３３に示す異種材料アノード領域１５は、メタル材料、或いはドリフト領域２とバンドギャップが異なる半導体材料から形成され、コンタクトホール１０には、アノードとなる材料が設けられる。異種材料アノード領域１５は、層間絶縁膜９によりゲート電極８と絶縁され、ソース電極１３と電気的に接続されている。
次に、第４実施形態に係る半導体装置１０４を製造する手順について説明する。初めに、前述した第１実施形態の図２〜図４に示した処理を実施する。詳細な手順については説明を省略する。
次に、図３４に示すように、ゲート絶縁膜７を形成する。図３４（ｂ）は、図３４（ａ）の一点鎖線部右側の断面図で、溝５の終端の形状を示す。この工程においては熱酸化法でも、堆積法でも構わない。但し、ゲート絶縁膜７を形成後の形状は、溝５の底のゲート絶縁膜７の厚さは、溝５の側壁のゲート絶縁膜７よりも厚くなるように条件を設定する。例えば、Ｃ面の炭化珪素基板を用いて、酸素雰囲気中で、１１００℃で酸化を行うと溝の側壁より底の酸化膜が厚くなる。
次に、第１実施形態で説明した図６〜図８の処理を実施する。その後、図３５に示すように、ゲート絶縁膜７を除去し、溝５の底部のドリフト領域２を露出させる。図３５（ｂ）は、図３５（ａ）の一点鎖線部右側の断面図であり、溝５の終端の形状を示す。ゲート絶縁膜の除去は等方性エッチング法を用いる。一例として５％の希フッ酸洗浄でゲート絶縁膜の等方性エッチングが可能である。
即ち、前述した第９の工程が、溝５の底部に形成されたゲート電極材料と、ゲート絶縁膜７を除去する工程を含み、異方性エッチングにより溝５の側壁にあるゲート電極８を残した状態で溝５の底部のゲート電極８を除去し、等方性エッチングでゲート絶縁膜７を除去する。
次に、第３実施形態で説明した、図２９の処理を実施する。実施後の形状を、図３６に示す。図３６（ｂ）は、図３５（ａ）の一点鎖線部右側の断面図であり、溝５の終端の形状を示す。ゲート電極８は、層間絶縁膜９に覆われている。溝５の底部は、層間絶縁膜９に接していない。
次に、図３７に示すように、異種材料アノード領域１５となる材料を堆積する。材料はメタルでも、半導体材料でも良い。ここでは、異種材料アノード領域１５をポリシリコンで形成した場合の実施後の形状を、図３７（ａ）、（ｂ）に示す。堆積方法は、減圧ＣＶＤが好適である。異種材料アノード領域１５をメタルで形成する場合は、ＭＯＣＶＤ法が好適である。溝５の底部は、異種材料アノード領域１５にて覆われている。異種材料アノード領域１５とゲート電極８が層間絶縁膜９で絶縁されている。
その後、第３実施形態で示した図３１、図３２に示した処理を実施する。次に、第１実施形態で示した図１４、図１５の処理を実施する。以上の工程を経て、図３３に示した第４実施形態に係る半導体装置１０４が完成する。
第４実施形態に係る半導体装置１０４の基本的な動作は、前述した第２実施形態と同様であるので、説明を省略する。
このようにして、第４実施形態に係る半導体装置の製造方法では、ゲート絶縁膜７を形成する工程において、溝５の底部に形成するゲート絶縁膜７を、側壁に形成するゲート絶縁膜７よりも厚くする。これによって、溝５の底部のゲート絶縁膜７は、側壁のゲート絶縁膜に対して、より一層除去し易くなる。後にゲート絶縁膜７の等方性エッチングを行う場合、溝５の底部のゲート絶縁膜７も勿論エッチングされるし、溝５の側壁にあるゲート絶縁膜７、特に図３５に示したソース領域４とゲート電極８に挟まれるゲート絶縁膜７も一部エッチングされる。溝５の底部のゲート絶縁膜７を、側壁のゲート絶縁膜７よりも厚くすることにより、同じ時間でエッチングを行う場合、底部のゲート絶縁膜７が多く除去され、ソース領域４の側壁に存在するゲート絶縁膜７のエッチング量は少なく、高信頼性の半導体素子を提供できる。
また、第４実施形態に係る製造方法では、ゲート絶縁膜７を除去し、溝５の底部のドリフト領域２を露出する工程で、ゲート絶縁膜の等方性エッチングを用いる。これによって、溝５の底部にあって、ゲート電極８に挟まれたゲート絶縁膜７も除去できる。また、図３７に示すように、溝５の底面全部をＰ型アノード領域６とすることができる。更に、ウェットエッチングによる等方性エッチングは、溝５の底面に与えるエッチングダメージも少ない。このため、素子の電気特性を向上させることが可能で、低損失な半導体素子を提供できる。
また、溝５の底部全てに異種材料アノード領域１５が形成されるので、トランジスタのオフ時に、ゲート絶縁膜７底部に印加されるドレイン電界を大幅に緩和することができる。その結果、トランジスタのオン抵抗の悪化を抑制しつつ、溝５の下側にも還流ダイオードを内蔵した低損失な半導体装置を提供することが可能となる。
更に、溝５の底部に異種材料アノード領域１５を形成することで、ヘテロ接合によるユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、ＰＮ接合ダイオード（バイポーラダイオード）と比べて逆回復電荷を抑制できるため、低損失な半導体装置を提供することができる。
また、異種材料アノード領域１５を多結晶シリコンにより形成している。このため、ＰＮ接合ダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制した低損失なダイオードを内蔵することができる。
更に、ゲート電極のポリシリコンを堆積する際に、堆積するポリシリコンの厚さを溝５の幅の１／２より小さい値にする。このため、溝５をポリシリコンで完全に埋めることなく、溝５の側壁と底がほぼ均一の膜厚になる。従って、マスクを使用することなく、溝５に存在するゲート電極のポリシリコンとゲート絶縁膜のエッチングで、溝５の底部のドリフト領域を露出させることができる。これによって、マスクあわせズレは無く、信頼性が高くなる。
また、ゲート電極８のポリシリコンのエッチングを行う工程において、一部の領域をマスク層１４で保護することにより、ゲート電極８と、該ゲート電極８に電位を印加するパッドを同時に形成することが可能になる。このため、トータルの製造工程を簡素化することができて、コストを低くできる。
更に、層間絶縁膜９を形成する際に、熱酸化法を用いているので、炭化珪素表面の酸化膜だけを除去し、ポリシリコン表面の酸化膜のみを残すことができる。このため、マスクを使用せず、セルフアラインで溝５底部の一部にドリフト領域を露出させることができる。よって、低コスト高信頼性にできる。
［第５実施形態の説明］
次に、本発明の第５実施形態について説明する。図３８は、本発明の製造方法が採用されて製造される半導体装置の、第５実施形態の構成を示す断面図である。なお、図３８における縦方向の長さは、理解を促進するために誇張して記載している。
第５実施形態に係る半導体装置１０５は、前述した第４実施形態と対比して製造方法が相違する。
次に、図３９〜図４１を参照して、第５実施形態に係る半導体装置１０５の製造方法について説明する。
初めに、前述した第２実施形態の図１７、図１８の処理と同様の処理を実施する。その後、図３９に示すように、ドリフト領域２に溝５を形成する。この処理では、まず、Ｎ＋型ソース領域４上にマスク層１４を形成する。マスク層１４としては、第２実施形態の図１８で示した処理と同様に、パターニングされた絶縁膜を使用することができる。次に、マスク層１４をマスクとして溝５を形成する。溝５を形成する方法としては、ドライエッチング法が好適に用いられる。溝５の深さとしてはＰ型ウェル領域３の深さより深くする必要がある。
次に、図４０に示すように、溝５内に充填するように、多結晶シリコンを、異種材料アノード領域１５に堆積させる。堆積方法としては一般的な低圧ＣＶＤ法を用いることができる。
その後、図４１に示すように、多結晶シリコンからなる異種材料アノード領域１５の全面をエッチバックして、溝５内部以外の多結晶シリコンを除去する。
その後の処理については、前述した第２実施形態の図２１以降の処理と同様であるので、詳細な説明を省略する。
このようにして、第５実施形態に係る半導体装置の製造方法では、溝５の底部に異種材料アノード領域１５を形成することで、溝５の底部も還流ダイオードとして使用することができ、面積効率が向上するため、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
また、溝５の底部全てに異種材料アノード領域１５が形成されるので、トランジスタのオフ時に、ゲート絶縁膜７底部に印加されるドレイン電界を大幅に緩和することができる。その結果、トランジスタのオン抵抗の悪化を抑制しつつ、溝５の下側にも還流ダイオードを内蔵した低損失な半導体装置を提供することが可能となる。
更に、溝５の底部に異種材料アノード領域１５を形成することで、ヘテロ接合によるユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、ＰＮ接合ダイオード（バイポーラダイオード）と比べて逆回復電荷を抑制できるため、低損失な半導体装置を提供することができる。
また、異種材料アノード領域１５を多結晶シリコンにより形成している。このため、第１実施形態で示したＰＮ接合ダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制した低損失なダイオードを内蔵することができる。
更に、ゲート電極８とソース電極１３の絶縁を保持した状態で、ソース電極１３とＰ型アノード領域６を低抵抗で接続することができるので、低損失な半導体装置を提供することが可能となる。
また、層間絶縁膜９を、コンタクトホール１０の底面に残されたゲート絶縁膜７、及び、コンタクトホール１０内の内壁絶縁膜１１の厚さより厚くしている。その結果、コンタクトホール１０の底面に残されたゲート絶縁膜７、及び内壁絶縁膜１１をエッチングした後においても、層間絶縁膜９を残すことができる。
更に、コンタクトホール１０の底面に残されたゲート絶縁膜７、及びコンタクトホール１０内の内壁絶縁膜１１をエッチングする際に、異方性ドライエッチングを用いる。従って、セルフアラインでコンタクトホール１０を形成することができる。
［第６実施形態の説明］
次に、本発明の第６実施形態について説明する。図４２は、本発明の製造方法が採用されて製造される半導体装置の、第６実施形態の構成を示す断面図である。なお、図４２における縦方向の長さは、理解を促進するために誇張して記載している。
第６実施形態に係る半導体装置１０６は、前述した第１〜第５実施形態と対比して、アノード領域（異種材料アノード領域１５）が、基体深さ方向でゲート電極８の下側に存在する溝５の底よりも浅い点で相違している。即ち、半導体基体の深さ方向で、溝５内におけるアノード領域が、ゲート電極８の下部に存在する溝５の底部よりも浅い位置に形成されている。更に、アノード領域はＰ型ウェル領域よりも深い点で相違している。
以下、第６実施形態に係る半導体装置１０６の製造方法について説明する。初めに、前述した第１実施形態で示した図２，図３に示した処理を実施する。
次に、溝５を形成する工程について説明する。まず、図４３、図４４に示すように、ソース領域４の上面にマスク層１４を形成する。マスク層１４の一例として、シリコン酸化膜を用いることができる。マスク層１４のシリコン酸化膜を更にレジスト２０により、図４４に示す形状となるようにパターンニングする。その後、シリコン酸化膜をエッチングし、レジストを除去すると、図４５のようになる。
次に、再度シリコン酸化膜上にレジスト２０で、図４６の形状になるようにパターンニングし、シリコン酸化膜をエッチングすると、マスク層１４のシリコン酸化膜が、図４７に示す如くの形状となる。シリコン酸化膜のエッチングは、全て異方性エッチング法により実施する。次に、溝５を形成する工程を実施する。溝５を形成する工程を実施した後の状態を、図４８に示す。
その後、前述した第１実施形態の図５に示したゲート絶縁膜７を形成する処理を実施する。次いで、図６に示したゲート電極８を形成する処理を実施する。例えば、減圧ＣＶＤ法でポリシリコンをゲート電極８として堆積する場合は、ポリシリコンの膜の厚さは図４８に示す「ａ」の値以下で、且つ、「ａ」の１／２以上とすることが好適である。図４２は、ポリシリコンの膜の厚さが「ａ」とほぼ等しい場合の完成図を示している。
次に、第１実施形態の図７、図８に示した処理を実施する。更に、第３実施形態の図２８〜図３２に示した処理を実施する。その後、第１実施形態の図１４、図１５に示した処理を実施する。
以上の工程を経て、図４２に示した第６実施形態に係る半導体装置１０６が完成する。第６実施形態に係る半導体装置１０６の基本的な動作は、第１実施形態と同様である。
このようにして、第６実施形態に係る半導体装置の製造方法では、図４２に示すように、異種材料アノード領域１５の直下にのみ、ドリフト領域２が存在する。また、異種材料アノード領域１５の周囲には、層間絶縁膜９が形成されている。更に、異種材料アノード領域１５の直下に存在するドリフト領域２は、突起形状となっており、その周囲部にはゲート電極８が形成されている。この構成により、トランジスタがオフの場合に、異種材料アノード領域１５の端部で起こるドレイン電界の集中を緩和することができる。その結果、耐圧を向上させ、信頼性の高い半導体装置を提供することができる。
また、溝５の底部に異種材料アノード領域１５を形成することで、ヘテロ接合によるユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、ＰＮ接合ダイオード（バイポーラダイオード）と比べて逆回復電荷を抑制できるため、低損失な半導体装置を提供することができる。
更に、異種材料アノード領域１５を多結晶シリコンにより形成している。このため、第１実施形態で示したＰＮ接合ダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制した低損失なダイオードを内蔵することができる。
また、ゲート電極のポリシリコンを堆積する際に、堆積するポリシリコンの厚さを溝５の幅の１／２より小さい値にする。このため、溝５をポリシリコンで完全に埋めることなく、溝５の側壁と底がほぼ均一の膜厚になる。従って、マスクを使用することなく、溝５に存在するゲート電極のポリシリコンとゲート絶縁膜のエッチングで、溝５の底部のドリフト領域を露出させることができる。
更に、溝５の底面のドリフト領域２の一部を露出する工程を、異方性エッチングとすることで、溝５の底においてゲート電極８と溝５の底部に挟まれるゲート絶縁膜７を犠牲とすることなく、ドリフト領域２を露出することができる。
また、ゲート電極８のポリシリコンのエッチングを行う工程において、一部の領域をマスク層１４で保護することにより、ゲート電極８と、該ゲート電極８に電位を印加するパッドを同時に形成することが可能になる。このため、トータルの製造工程を簡素化することができる。
更に、層間絶縁膜９を形成する際に、熱酸化法を用いているので、炭化珪素表面の酸化膜だけを除去し、ポリシリコン表面の酸化膜のみを残すことができる。このため、マスクを使用せず、セルフアラインで溝５底部の一部にドリフト領域を露出させることができる。
［第７実施形態の説明］
次に、本発明の第７実施形態について説明する。図４９は、本発明の製造方法が採用されて製造される半導体装置の、第７実施形態の構成を示す断面図である。なお、図４９における縦方向の長さは、理解を促進するために誇張して記載している。
第７実施形態に係る半導体装置１０７は、溝５の底部に第１アノード領域２１、及び第２アノード領域２２が形成され、第１アノード領域２１は、第２アノード領域２２に挟まれる構造となっている。即ち、第２アノード領域２２は、第１アノード領域２１の両側に形成されている。また、第１アノード領域２１、及び第２アノード領域２２は、共に溝５の底部のドリフト領域２に接している。更に、第１アノード領域２１とドリフト領域２の内蔵電位は、第２アノード領域２２とドリフト領域２の内蔵電位よりも小さい。また、第１アノード領域２１と第２アノード領域２２はソース電極１３によって、電気的に接続されている。
次に、第７実施形態に係る半導体装置１０７を製造する手順について説明する。第１アノード領域２１、及び第２アノード領域２２は、それぞれメタル、或いは半導体で形成される。ここでは、第１アノード領域２１としてｎ型ポリシリコンを用い、第２アノード領域２２としてＰ型ポリシリコンを用いる。即ち、第１アノード領域２１と、第２アノード領域２２は同一の半導体材料を用いている。
初めに、前述した第１実施形態の、図２〜図４に示した処理を実施する。実施後の形状は、前述した図４のようになる。
その後、前述した第４実施形態の図３４に示した処理を実施する。次に、図６〜図８に示した処理を実施する。実施後の形状は図８のようになる。次に、第４実施形態の図３５に示した処理を実施する。実施後の形状は図３５のようになる。
次に、第４実施形態の図３６に示した処理を実施する。実施後の形状は図３６のようになる。次に、第４実施形態の図３７に示した処理を実施する。実施後の形状は図３７のようになる。そして、図３７に示す異種材料アノード領域１５は、第２アノード領域２２となる。
その後、図５０に示すように、第２アノード領域２２の、Ｐ型ポリシリコンのエッチングを行う。図５０（ｂ）は、図５０（ａ）の一点鎖線部右側の断面図で、溝５の終端の形状を示す。エッチングはマスク使用せずに行う。エッチング量は、溝５の底部のドリフト領域２が露出させる量に設定する。
次いで、図５１に示すように、第１アノード領域２１を形成するための、Ｎ型ポリシリコンを堆積する。図５１（ｂ）は、図５１（ａ）の一点鎖線部右側の断面図で、溝５の終端の形状を示す。Ｎ型ポリシリコンの堆積方法は、減圧ＣＶＤ法を用いることができる。また、堆積後９５０℃のＰＯＣｌ３アニールで、ポリシリコンにＰがドーピングされ、Ｎ型ポリシリコンとなる。堆積の厚さとしては溝５内に埋められる値にする。
次に、図５２に示すように、第１アノード領域２１のＮ型ポリシリコンのエッチングを行う。図５２（ｂ）は、図５２（ａ）の一点鎖線部右側の断面図で、溝５の終端の形状を示す。エッチングはマスク使用せずに行う。エッチング後、Ｎ型ポリシリコンの残膜の膜厚さはＰ型ポリシリコンの残膜の膜厚より薄いようにエッチング量を設定する。
その後、第１実施形態の図１４、図１５に示した処理を実施する。以上の工程を経て、図４９に示す第７実施形態に係る半導体装置１０７が完成する。図４９に示す構成の半導体装置１０７における基本的な動作は、前述した第１実施形態と同様である。
このようにして、第７実施形態に係る半導体装置の製造方法では、トランジスタがオフの状態では、第２アノード領域２２とドリフト領域２の内蔵電位は、第１アノード領域とドリフト領域２の内蔵電位よりも大きい。このため、第２アノード領域２２とドリフト領域２にできる空乏層幅は、第１アノード領域２１とドリフト領域２にできる空乏層幅より大きい。また、第２アノード領域２２は、第１アノード領域２１の両側にあることで、第１アノード領域２１の端部でのドレイン電界の集中は、第２アノード領域２２の空乏層で緩和することができる。その結果、素子の耐圧性を向上させ、信頼性を高くすることができる。また、還流動作時において、第１アノード領域２１とドリフト領域２の内蔵電位が小さいため、低損失とすることができる。このため、低損失、且つ高耐圧の半導体装置を提供することが可能となる。
更に、第１アノード領域２１と第２アノード領域２２を、同一の半導体材料（ｎ型ポリシリコンとＰ型ポリシリコン）とすることにより、不純物の種類によって、第１、第２アノード領域２１，２２とドリフト領域２の内蔵電位を制御することができる。また、不純物濃度の制御で、ドリフト領域２に広がる空乏層幅の制御もできる。これによって、半導体装置の損失化と耐圧設計が簡単となり、耐圧一定では更に、低損失な半導体装置を提供することができる。
また、溝５の底部に異種材料アノード領域１５を形成することで、溝５の底部も還流ダイオードとして使用することができ、面積効率が向上するため、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
また、ゲート電極８を貫通するように形成されたコンタクトホール１０を介して、溝５の底部に形成された異種材料アノード領域１５とソース電極１３を電気的に低抵抗で接続することで、異種材料アノード領域１５とソース電極１３間の寄生抵抗を低減でき、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
更に、溝５の底部に異種材料アノード領域１５を形成することで、ユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、第１実施形態に示したＰＮダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制できるため、低損失な半導体装置を提供することができる。
また、異種材料アノード領域１５を多結晶シリコンにより形成している。このため、第１実施形態で示したＰＮ接合ダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制した低損失なダイオードを内蔵することができる。
更に、ゲート電極のポリシリコンを堆積する際に、堆積するポリシリコンの厚さを溝５の幅の１／２より小さい値にする。このため、溝５をポリシリコンで完全に埋めることなく、溝５の側壁と底がほぼ均一の膜厚になる。従って、マスクを使用することなく、溝５に存在するゲート電極のポリシリコンとゲート絶縁膜のエッチングで、溝５の底部のドリフト領域を露出させることができる。
また、ゲート絶縁膜７を形成する工程において、溝５の底部に形成するゲート絶縁膜７を、側壁に形成するゲート絶縁膜７よりも厚くする。これによって、溝５の底部のゲート絶縁膜７は、側壁のゲート絶縁膜に対して、より一層除去し易くなる。
更に、ゲート絶縁膜７を除去し、溝５の底部のドリフト領域２を露出する工程で、ゲート絶縁膜の等方性エッチングを用いる。これによって、溝５の底部にあって、ゲート電極８に挟まれたゲート絶縁膜７も除去できる。
また、ゲート電極８のポリシリコンのエッチングを行う工程において、一部の領域をマスク層１４で保護することにより、ゲート電極８と、該ゲート電極８に電位を印加するパッドを同時に形成することが可能になる。このため、トータルの製造工程を簡素化することができる。
更に、層間絶縁膜９を形成する際に、熱酸化法を用いているので、炭化珪素表面の酸化膜だけを除去し、ポリシリコン表面の酸化膜のみを残すことができる。このため、マスクを使用せず、セルフアラインで溝５底部の一部にドリフト領域を露出させることができる。
［第８実施形態の説明］
次に、本発明の第８実施形態について説明する。図５３は、本発明の製造方法が採用されて製造される半導体装置の、第８実施形態の構成を示す断面図である。なお、図５３における縦方向の長さは、理解を促進するために誇張して記載している。
第８実施形態に係る半導体装置１０８は、前述した第６実施形態の図４２で示した半導体装置１０６の異種材料アノード領域１５を、第１アノード領域２１と第２アノード領域２２に分離した構造となっている。第１アノード領域２１は、第２アノード領域２２に挟まれる構造となっている。第１アノード領域２１、及び第２アノード領域２２は共に溝５の底部のドリフト領域２に接する。また、第２アノード領域２２とドリフト領域２の内蔵電位は、第１アノード領域２１とドリフト領域２の内蔵電位よりも大きい。また、第１アノード領域２１と第２アノード領域２２はソース電極１３によって、電気的に接続されている。
次に、第８実施形態に係る半導体装置１０８を製造する手順について説明する。第１アノード領域２１、及び第２アノード領域２２は、それぞれメタル、或いは半導体で形成される。ここでは、第１アノード領域２１としてｎ型ポリシリコンを用い、第２アノード領域２２としてＰ型ポリシリコンを用いる。
初めに、前述の第１実施形態の図２、図３に示した処理を実施する。次に、第６実施形態の図４４〜図４８に示した処理を実施する。その後、第１実施形態の図５〜図８に示した処理を実施する。次に、第３実施形態の図２８、図２９に示した処理を実施する。
次いで、図５４に示すように、第２アノード領域２２のＰ型ポリシリコンを堆積する処理を実施する。堆積方法は、減圧ＣＶＤ法を用いることが好適である。堆積の膜厚さはコンタクトホール１０を埋めないような膜厚が好適である。例えば、コンタクトホールの幅の１／２よりも小さい値で堆積するとコンタクトホールが埋まることを阻止できる。また、ポリシリコンの堆積中にＢＣｌ３ガスを導入し、Ｐ型ポリシリコンとする。
その後、図５５に示すように、第２アノード領域２２のＰ型ポリシリコンのエッチングを実施する。この処理ではマスクを使用しない。ポリシリコンの異方性エッチングが好適である。エッチング量はポリシリコンの堆積量に対して数％〜数十％のオーバーエッチングで良い。エッチング後は溝５の底の一部のドリフト領域２を一部露出する。
次に、図５６に示す第１アノード領域２１のＮ型ポリシリコンを堆積する処理を実施する。堆積方法は、減圧ＣＶＤ法を用いることが好適である。堆積後にＰＯＣｌ３アニールで、Ｎ型ポリシリコンが形成される。堆積の膜厚さは、溝５を埋める膜厚が好適である。
その後、図５７に示すように、第１アノード領域２１のＮ型ポリシリコンのエッチング処理を実施する。この処理では、マスクを使用しないポリシリコンの異方性エッチングが好適である。エッチング量はポリシリコンの堆積量と数十％のオーバーエッチングで良い。エッチング後はＰ型ポリシリコンの最上部を露出する。
次に、第１実施形態の図１４、図１５に示した処理を実施する。以上の工程を経て、図５３に示す第８実施形態に係る半導体装置１０８が完成する。
図５３に示す構成の第８実施形態に係る半導体装置１０８における基本的な動作は、前述した第７実施形態と同様である。
このようにして、第８実施形態に係る半導体装置の製造方法では、溝５の底部に異種材料アノード領域１５を形成することで、溝５の底部も還流ダイオードとして使用することができ、面積効率が向上するため、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
また、異種材料アノード領域１５の直下にのみ、ドリフト領域２が存在する。また、異種材料アノード領域１５の周囲には、層間絶縁膜９が形成されている。更に、異種材料アノード領域１５の直下に存在するドリフト領域２は、突起形状となっており、その周囲部にはゲート電極８が形成されている。この構成により、トランジスタがオフの場合に、異種材料アノード領域１５の端部で起こるドレイン電界の集中を緩和することができる。
更に、溝５の底部に異種材料アノード領域１５を形成することで、ユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、第１実施形態に示したＰＮダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制できるため、低損失な半導体装置を提供することができる。
また、異種材料アノード領域１５を多結晶シリコンにより形成している。このため、第１実施形態で示したＰＮ接合ダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制した低損失なダイオードを内蔵することができる。
更に、トランジスタがオフの状態では、第２アノード領域２２とドリフト領域２の内蔵電位は、第１アノード領域とドリフト領域２の内蔵電位よりも大きい。このため、第２アノード領域２２とドリフト領域２にできる空乏層幅は、第１アノード領域２１とドリフト領域２にできる空乏層幅より大きい。また、第２アノード領域２２は、第１アノード領域２１の両側にあることで、第１アノード領域２１の端部でのドレイン電界の集中は、第２アノード領域２２の空乏層で緩和することができる。その結果、素子の耐圧性を向上させることができる。また、還流動作時において、第１アノード領域２１とドリフト領域２の内蔵電位が小さいため、低損失とすることができる。このため、低損失、且つ高耐圧の半導体装置を提供することが可能となる。
更に、第１アノード領域２１と第２アノード領域２２を、同一の半導体材料（ｎ型ポリシリコンとＰ型ポリシリコン）とすることにより、不純物の種類によって、第１、第２アノード領域２１，２２とドリフト領域２の内蔵電位を制御することができる。また、不純物濃度の制御で、ドリフト領域２に広がる空乏層幅の制御もできる。これによって、半導体装置の損失化と耐圧設計が簡単となり、更に、低損失な半導体装置を提供することができる。
また、ゲート電極のポリシリコンを堆積する際に、堆積するポリシリコンの厚さを溝５の幅の１／２より小さい値にする。このため、溝５をポリシリコンで完全に埋めることなく、溝５の側壁と底がほぼ均一の膜厚になる。従って、マスクを使用することなく、溝５に存在するゲート電極のポリシリコンとゲート絶縁膜のエッチングで、溝５の底部のドリフト領域を露出させることができる。
更に、溝５の底面のドリフト領域２の一部を露出する工程を、異方性エッチングとすることで、溝５の底においてゲート電極８と溝５の底部に挟まれるゲート絶縁膜７を犠牲とすることなく、ドリフト領域２を露出することができる。
また、第１実施形態に係る半導体装置の製造方法では、ゲート電極８のポリシリコンのエッチングを行う工程において、一部の領域をマスク層１４で保護することにより、ゲート電極８と、該ゲート電極８に電位を印加するパッドを同時に形成することが可能になる。このため、トータルの製造工程を簡素化することができる。
更に、層間絶縁膜９を形成する際に、熱酸化法を用いているので、炭化珪素表面の酸化膜だけを除去し、ポリシリコン表面の酸化膜のみを残すことができる。このため、マスクを使用せず、セルフアラインで溝５底部の一部にドリフト領域を露出させることができる。
［第９実施形態の説明］
次に、本発明の第９実施形態について説明する。図５８は、本発明の製造方法が採用されて製造される半導体装置の、第９実施形態の構成を示す断面図である。なお、図５８における縦方向の長さは、理解を促進するために誇張して記載している。
図５８に示すように、第９実施形態に係る半導体装置１０９は、前述した第７実施形態と対比して、第１アノード領域２１は、第２アノード領域２２よりも浅く形成されている。即ち、半導体基体の深さ方向で、第１アノード領域２１とドリフト領域２の接合面は、第２アノード領域２２とドリフト領域２の少なくとも一部の接合面よりも浅く形成されている。
また、第１アノード領域２１とソース電極１３は、同一の材料で形成されている。即ち、第１アノード領域２１は、ソース電極１３として機能できる材料で形成されている。
以下、第９実施形態に係る半導体装置１０９の製造方法について説明する。初めに、第１実施形態の図２、図３に示した処理を実施する。次に、第６実施形態の図４４〜図４８に示した処理を実施する。次に、第１実施形態の図５に示したゲート絶縁膜の形成処理を実施する。
その後、第１実施形態の図６〜図８に示した処理を実施する。実施後の形状は、図８に示す通りである。次に、第４実施形態の図３５に示した処理を実施する。実施後の形状は図３５に示す通りである。次いで、第４実施形態の図３６に示した処理を実施する。実施後の形状は図３６に示す通りである。
その後、第４実施形態の図３７に示した処理を実施する。実施後の形状は図３７に示す通りである。図３７に示す異種材料アノード領域１５は、第２アノード領域２２となる。次に、第７実施形態の図５０に示した処理により、第２アノード領域２２をエッチングする。
次いで、第１実施形態の図１４、図１５に示した処理を実施する。図１４に示したソース電極は、第１アノード領域２１にもなる材料で、第２アノード領域２２と電気的にも接続できる材料を選ぶことが好適である。例えば、第２アノード領域２２がリンドープのＰ型ポリシリコン（第２導電型不純物をドープして形成したアノード領域）の場合は、第１アノード領域２１とソース電極１３は、Ｔｉで形成することが好適である。以上の工程を経て、図５８に示す第９実施形態に係る半導体装置１０９が完成する。
図５８に示す第９実施形態に係る半導体装置１０９の基本的な動作は、前述した第８実施形態と同様である。
このようにして、第９実施形態に係る半導体装置１０９では、トランジスタがオフ状態では、第１アノード領域２１は第２アノード領域２２よりも浅いことで、これらが同じ深さである場合と比較して、第２アノード領域２２によってドリフト領域２に延びる空乏層は、より多くの領域に広がり、第１アノード領域２１を保護することができる。その結果、ドレイン電界をより一層緩和することができる。また、より一層の低損失化を図ることができる。 更に、第１アノード領域２１とソース電極１３を、同一の材料で形成することにより、製造工程を簡素化することができ、製造上に発生する素子毎のばらつきを低減することができる。その結果、素子の信頼性を向上させることができる。
また、溝５の底部に異種材料アノード領域１５を形成することで、溝５の底部も還流ダイオードとして使用することができ、面積効率が向上するため、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
また、ゲート電極８を貫通するように形成されたコンタクトホール１０を介して、溝５の底部に形成された異種材料アノード領域１５とソース電極１３を電気的に低抵抗で接続することで、異種材料アノード領域１５とソース電極１３間の寄生抵抗を低減でき、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
更に、溝５の底部に異種材料アノード領域１５を形成することで、ユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、第１実施形態に示したＰＮダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制できるため、低損失な半導体装置を提供することができる。
更に、トランジスタがオフの状態では、第２アノード領域２２とドリフト領域２の内蔵電位は、第１アノード領域とドリフト領域２の内蔵電位よりも大きい。このため、第２アノード領域２２とドリフト領域２にできる空乏層幅は、第１アノード領域２１とドリフト領域２にできる空乏層幅より大きい。また、第２アノード領域２２は、第１アノード領域２１の両側にあることで、第１アノード領域２１の端部でのドレイン電界の集中は、第２アノード領域２２の空乏層で緩和することができる。その結果、素子の耐圧性を向上させることができる。また、還流動作時において、第１アノード領域２１とドリフト領域２の内蔵電位が小さいため、低損失とすることができる。このため、低損失、且つ高耐圧の半導体装置を提供することが可能となる。
また、ゲート電極のポリシリコンを堆積する際に、堆積するポリシリコンの厚さを溝５の幅の１／２より小さい値にする。このため、溝５をポリシリコンで完全に埋めることなく、溝５の側壁と底がほぼ均一の膜厚になる。従って、マスクを使用することなく、溝５に存在するゲート電極のポリシリコンとゲート絶縁膜のエッチングで、溝５の底部のドリフト領域を露出させることができる。
更に、溝５の底面のドリフト領域２の一部を露出する工程を、異方性エッチングとすることで、溝５の底においてゲート電極８と溝５の底部に挟まれるゲート絶縁膜７を犠牲とすることなく、ドリフト領域２を露出することができる。
また、ゲート電極８のポリシリコンのエッチングを行う工程において、一部の領域をマスク層１４で保護することにより、ゲート電極８と、該ゲート電極８に電位を印加するパッドを同時に形成することが可能になる。このため、トータルの製造工程を簡素化することができる。
更に、層間絶縁膜９を形成する際に、熱酸化法を用いているので、炭化珪素表面の酸化膜だけを除去し、ポリシリコン表面の酸化膜のみを残すことができる。このため、マスクを使用せず、セルフアラインで溝５底部の一部にドリフト領域を露出させることができる。
なお、上述した第１〜第９実施形態で示した半導体装置の断面図は、単位セルについて示しているが、単位セルを繰り返した並列接続構造としても良い。
［第１０実施形態の説明］
次に、本発明の第１０実施形態について説明する。図５９〜図６５は、本発明の製造方法が採用されて製造される半導体装置の、第１０実施形態の構成を示す平面レイアウト図である。図５９〜図６０に示す平面レイアウト図は、前述の図１６に示した半導体装置１０２の断面図の、ソース電極１３を除去した状態を、上方から見た図である。図５９〜図６５には、互いに隣接する溝５どうしの間隔であるゲートピッチ１６、互いに隣接する半導体装置のゲート間距離１７、溝５とコンタクトホール１０との間の距離１８の位置関係が示されている。図５９に示すＡ−Ａ’断面が図１６に示す半導体装置１０２の断面に対応する。
なお、第１０実施形態のレイアウトは、前述した第２実施形態の図１６を用いて説明したが、他の実施形態についても適用することができる。以下、図５９〜図６５に示した各平面レイアウトについて説明する。
図５９の平面レイアウト図に示す半導体装置においては、コンタクトホール１０が溝５内に断続的に形成されており、コンタクトホール１０が形成されている部分の溝５の幅がコンタクトホール１０が形成されていない部分の溝５の幅より広くなっている。即ち、コンタクトホール１０は、半導体基板の主面（平面）方向に対して、溝５内に離散的に複数個形成され、コンタクトホール１０が形成された部分の溝５の幅は、コンタクトホール１０が形成されていない部分の溝５の幅よりも広くされている。
このような構成とすることにより、溝５とコンタクトホール１０との間の距離１８を保持したまま、溝５の周囲長（トランジスタのチャネル幅）を長くすることができ、トランジスタのオン抵抗を低減した低損失な半導体装置を提供することができる。
図６０の平面レイアウト図に示す半導体装置においては、コンタクトホール１０の配置される位置が、千鳥状となっている。即ち、溝５は、半導体基板の主面（平面）方向に対して直線状に複数本形成され、コンタクトホール１０は、半導体基体の主面（平面）方向に対して溝５内に離散的に複数個形成され、隣り合う溝５に形成されたコンタクトホール１０は、千鳥状に配置形成されている。
このような構成とすることにより、第５実施形態で示した図３８の半導体装置１０５の効果に加えて、隣接ゲート間距離１７を図５９に示す例と同様に保持した状態で、ゲートピッチ１６をより一層縮めることができる。従って、トランジスタのオン抵抗を低減した低損失な半導体装置を提供することができる。
図６１の平面レイアウト図に示す半導体装置においては、溝５が四角メッシュ状に形成されており、コンタクトホール１０がメッシュの交点に形成されている。即ち、溝５は、半導体基板の主面（平面）に対して網目状に形成され、コンタクトホール１０は、溝５の網目の交点に離散的に複数配置形成されている。このような構成とすることにより、溝５とコンタクトホール１０との間の距離１８を保持した状態で、四角メッシュの密度を高くすることができ、トランジスタのオン抵抗を低減した低損失な半導体装置を制御性良く形成することができる。
図６２の平面レイアウト図に示す半導体装置においては、溝５が六角メッシュ状に形成されており、コンタクトホール１０がメッシュの交点に形成されている。即ち、溝５は、半導体基板の主面（平面）に対して直線状に形成され、コンタクトホール１０は、溝５内に沿って直線状に形成されている。
このような構成とすることにより、溝５とコンタクトホール１０との間の距離１８を保持した状態で、六角メッシュの密度を高くすることができ、トランジスタのオン抵抗を低減した低損失な半導体装置を制御性良く形成することができる。
なお、本実施形態においては、四角メッシュ及び六角メッシュ形状の場合について説明したが、円形やその他の多角形メッシュ形状においてもメッシュの交点にコンタクトホール１０を配置することによって同様の効果を発揮する。
図６３、図６４、図６５の平面レイアウト図においては、コンタクトホール１０が溝５に対して平行となる線状に形成されている。即ち、溝５は、半導体基板の主面（平面）方向に対して網目状に形成され、コンタクトホール１０は、溝５内に沿って網目状に形成されている。
このような構成とすることにより、Ｐ型アノード領域６の直上で、該Ｐ型アノード領域６とソース電極１３とが接続されるため、Ｐ型アノード領域６とソース電極１３をより低抵抗に接続することができ、内臓ダイオードの損失を低減した低損失な半導体装置を提供することができる。
なお、第１０実施形態において、最外周部にはガードリングや終端構造からなる電解緩和構造を有していても良い。また、前述した第３、第４、第６、第７実施形態においては、異種材料アノード領域のポリシリコンの導電型をＮ型として記載したが、Ｐ型でも良い。
以上、本発明の半導体装置の製造方法を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
例えば、前述した各実施形態では、炭化珪素基板を用いた半導体装置の製造方法について説明したが、炭化珪素基板に限らず、バンドギャップの広い半導体材料の半導体基板上に第１〜第１０実施形態に係る製造方法を用いることも可能である。バンドギャップの広い半導体材料としては、ＧａＮ、ダイヤモンド、ＺｎＯ、ＡｌＧａＮ等が挙げられる。
また、前述した各実施形態では、ゲート電極として、Ｎ型ポリシリコンを用いる例について説明したが、Ｐ型ポリシリコンでも良い。また、他の半導体材料でも良いし、メタル材料等の他の導電性を有する材料を用いても良い。具体的な例としては、Ｐ型ポリ炭化珪素、ＳｉＧｅ、Ａｌ等を用いることができる。
更に、各実施形態では、ゲート絶縁膜として、シリコンの酸化膜を用いる例について説明したが、シリコンの窒化膜でも良い。或いは、シリコン酸化膜とシリコン窒化膜の積層でも良い。シリコン窒化膜場合の等方性エッチングの場合は、１６０℃の熱燐酸による洗浄でエッチングすることができる。
また、前述した第３、第４、第６実施形態においては、異種材料アノード領域は、メタルを用いて良いし、半導体とメタルの合金でも良いし、それ以外の導体でも良い。メタルの材料としては、Ｎｉ，Ｔｉ，Ｍｏ等が挙げられる。堆積方法は、電子ビーム蒸着やＭＯＣＶＤ、スパッタ等方法が考えられる。半導体とメタルの合金としては、ＳｉＮｉ，ＳｉＷ，ＴｉＳｉ，等でも良い。堆積方法はスパッタ等を用いることができる。それ以外にＴｉＮ，ＴａＮ，ＷＮ等の導体でも異種材料アノード領域にできる。
更に、異種材料アノード領域は、ドリフト領域とバンドギャップが異なる半導体材料の場合はポリシリコンを用いて説明したが、Ｇｅ、Ｓｎ、ＧａＡｓ等でも良い。導電性を持たせるにはイオン注入でも良い。注入原子はＮ型の場合はＰ、Ａｓ、Ｓｂ等を用いることができる。Ｐ型に関してＢ，Ａｌ，Ｇａ等が好適である。
また、前述した第７、第８、第９実施形態においては、第２アノード領域と第１アノード領域においては材料として、下記（イ）〜（ヘ）に示す組み合わせとすることができる。
（イ）第２アノード：Ｎｉ、第１アノード：Ｔｉ
（ロ）第２アノード：ＷＮ、第１アノード：Ｍｏ
（ハ）第２アノード：ＳｉＧｅ、第１アノード：Ｓｉ
（ニ）第２アノード：ＳｉＧｅ、第１アノード：Ｔｉ
（ホ）第２アノード：Ｐ型ＳｉＧｅ（Ｐ）、第１アノード：Ｎ型ＳｉＧｅ
（ヘ）第２アノード：Ｐ型ＳｉＣ、第１アノード：Ｓｉ
本発明は、面積効率を向上して集積度を高めた半導体装置を製造することに利用できる。
１ 炭化珪素基体
２ ドリフト領域
３ ウェル領域
４ ソース領域
５ 溝
６ Ｐ型アノード領域
７ ゲート絶縁膜
８ ゲート電極
９ 層間絶縁膜
１０ コンタクトホール
１１ 内壁絶縁膜
１２ ドレイン電極
１３ ソース電極
１４ マスク層
１５ 異種材料アノード領域
１６ ゲートピッチ
１７ ゲート間距離
２０ レジスト
２１ 第１アノード領域
２２ 第２アノード領域
１０１〜１０９ 半導体装置

Claims (14)

  1. 半導体基板の一方の主面上に形成された第１導電型のドリフト領域と、前記ドリフト領域内に形成された第２導電型のウェル領域と、前記ウェル領域内に形成された第１導電型のソース領域と、前記ウェル領域に形成された溝と、ゲート絶縁膜を介して溝内に形成したゲート電極と、を有するトランジスタと、
    前記ドリフト領域をカソード領域とし、前記カソード領域と接触するアノード領域を有するダイオードと、
    を備えた半導体装置を製造する半導体装置の製造方法において、
    前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に達する深さの前記溝を形成する第６の工程と、
    前記ゲート絶縁膜を形成する第７の工程と、
    前記ゲート絶縁膜を形成後、前記溝の幅の１／２より小さい値を膜厚さとしてゲート電極材料を堆積し、前記ゲート電極を形成する第８の工程と、
    溝底面の、前記ドリフト領域を一部露出させる第９の工程と、
    層間絶縁膜で前記ゲート電極を被覆する第１０の工程と、
    前記溝の底面に接して、該底面の下方、または上方に前記アノード領域を形成する第１１の工程と、
    前記ゲート電極と絶縁された状態で、前記アノード領域と電気的に接続されるソース電極を形成する第１２の工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記第７の工程では、前記溝の底に形成される前記ゲート絶縁膜の厚さが、前記溝の側壁に形成される前記ゲート絶縁膜の厚さよりも、厚くなるようにすることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第９の工程は、前記溝の底部に形成された前記ゲート電極材料及び前記ゲート絶縁膜を除去する工程を含み、異方性エッチングにより前記溝の側壁に存在する前記ゲート電極を残した状態で、前記溝の底部に存在する前記ゲート電極材料及び前記ゲート絶縁膜を除去することを特徴とする請求項１または請求項２のいずれかに記載の半導体装置の製造方法。
  4. 前記第９の工程は、前記溝の底部に形成された前記ゲート電極材料及び前記ゲート絶縁膜を除去する工程を含み、異方性エッチングにより前記溝の側壁に存在する前記ゲート電極を残した状態で、前記溝の底部に存在する前記ゲート電極材料を一部除去し、更に、等方性エッチングにより前記ゲート絶縁膜を一部除去することを特徴とする請求項１または請求項２のいずれかに記載の半導体装置の製造方法。
  5. 前記第８の工程は、一部の領域にマスクを利用することで、前記ゲート電極材料を部分的に残し、前記ゲート電極を形成することを特徴とする請求項１〜請求項４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記第１０の工程は、熱酸化法により前記ゲート電極材料に層間絶縁膜を形成し、該層間絶縁膜は、前記半導体基板に形成される酸化膜より厚いことを特徴とする請求項１〜請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記溝内部の、前記半導体基板の深さ方向で、前記アノード領域は前記ゲート電極の下部に存在する前記溝の底部よりも浅い位置に形成されることを特徴とする請求項１〜請求項５のいずれか１項に記載の半導体装置の製造方法。
  8. 前記アノード領域は、前記溝の底面に接して上方に設けられた第１アノード領域と第２アノード領域から形成され、前記第２アノード領域は、前記第１アノード領域の両側に形成され、前記第１アノード領域と前記ドリフト領域の内蔵電位は、前記第２アノード領域と前記ドリフト領域の内蔵電位より小さいことを特徴とする請求項１に記載の半導体装置の製造方法。

  9. 前記半導体基板の深さ方向で、前記第１アノード領域と前記ドリフト領域の接合面は、前記第２アノード領域と前記ドリフト領域の少なくとも一部の接合面より浅いことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記第１アノード領域と前記第２アノード領域は同じ材料で形成されることを特徴とする請求項８または請求項９のいずれかに記載の半導体装置の製造方法。
  11. 前記第１アノード領域は、前記ソース電極として機能できる材料で形成されることを特徴とする請求項８または請求項９のいずれかに記載の半導体装置の製造方法。
  12. 半導体基板の一方の主面上に形成された第１導電型のドリフト領域と、前記ドリフト領域内に形成された第２導電型のウェル領域と、前記ウェル領域内に形成された第１導電型のソース領域と、前記ウェル領域に形成された溝と、ゲート絶縁膜を介して前記溝内に形成したゲート電極と、を有するトランジスタと、
    前記ドリフト領域をカソード領域とし、且つ、前記ドリフト領域に第２導電型不純物をドープして形成したアノード領域を有するＰＮ接合ダイオードと、
    を備えた半導体装置を製造する半導体装置の製造方法において、
    前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に達する深さの前記溝を形成する第６の工程と、
    前記ゲート絶縁膜を形成する第７の工程と、
    前記ゲート絶縁膜を形成後、前記溝の幅の１／２より小さい値を膜厚さとして前記ゲート電極の材料を堆積し、前記ゲート電極を形成する第８の工程と、
    前記溝底面の前記ドリフト領域を一部露出させる第９の工程と、
    層間絶縁膜で前記ゲート電極を被覆する第１０の工程と、
    前記溝の底面の近傍に前記アノード領域を形成する第１１の工程と、
    前記ゲート電極と絶縁された状態で前記アノード領域と電気的に接続されるソース電極を形成する第１２の工程と、
    を有することを特徴とする半導体装置の製造方法。
  13. 半導体基板の一方の主面上に形成された第１導電型のドリフト領域と、前記ドリフト領域内に形成された第２導電型のウェル領域と、前記ウェル領域内に形成された第１導電型のソース領域と、前記ウェル領域に形成された溝と、ゲート絶縁膜を介して前記溝内に形成したゲート電極と、を有するトランジスタと、
    前記ドリフト領域をカソード領域とし、且つ、前記カソード領域と異なる材料で形成したアノード領域を有するヘテロ接合ダイオードと、
    を備えた半導体装置を製造する半導体装置の製造方法において、
    前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に達する深さの前記溝を形成する第６の工程と、
    前記ゲート絶縁膜を形成する第７の工程と、
    前記ゲート絶縁膜を形成後、前記溝の幅の１／２より小さい値を膜厚さとして前記ゲート電極の材料を堆積し、前記ゲート電極を形成する第８の工程と、
    前記溝底面の前記ドリフト領域を一部露出させる第９の工程と、
    層間絶縁膜で前記ゲート電極を被覆する第１０の工程と、
    前記溝の底部に前記アノード領域を形成する第１１の工程と、
    前記ゲート電極と絶縁された状態で前記アノード領域と電気的に接続されるソース電極を形成する第１２の工程と、
    を有することを特徴とする半導体装置の製造方法。
  14. 前記アノード領域は、前記ドリフト領域とバンドギャップが異なる半導体で形成されていることを特徴とする請求項１３に記載の半導体装置の製造方法。
JP2012282188A 2012-12-26 2012-12-26 半導体装置の製造方法 Active JP6286823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012282188A JP6286823B2 (ja) 2012-12-26 2012-12-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012282188A JP6286823B2 (ja) 2012-12-26 2012-12-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014127547A JP2014127547A (ja) 2014-07-07
JP6286823B2 true JP6286823B2 (ja) 2018-03-07

Family

ID=51406829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012282188A Active JP6286823B2 (ja) 2012-12-26 2012-12-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6286823B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015103067B3 (de) 2015-03-03 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit trenchgatestrukturen in einem halbleiterkörper mit hexagonalem kristallgitter
DE112016004718B4 (de) * 2015-10-16 2022-12-08 Mitsubishi Electric Corporation Halbleitereinheit
JP2017112161A (ja) * 2015-12-15 2017-06-22 三菱電機株式会社 半導体装置
US10937901B2 (en) * 2018-03-14 2021-03-02 Fuji Electric Co., Ltd. Insulated gate semiconductor device with injuction supression structure and method of manufacturing same
US20210367070A1 (en) * 2018-03-26 2021-11-25 Nissan Motor Co., Ltd. Semiconductor device and method for manufacturing same
CN113130627B (zh) * 2021-04-13 2022-08-23 电子科技大学 一种集成沟道二极管的碳化硅鳍状栅mosfet
CN116936621A (zh) * 2023-09-18 2023-10-24 南京第三代半导体技术创新中心有限公司 适用于高频领域的碳化硅槽栅mosfet器件及制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112013027105B1 (pt) * 2011-04-19 2021-01-12 Nissan Motor Co., Ltd. dispositivo semicondutor

Also Published As

Publication number Publication date
JP2014127547A (ja) 2014-07-07

Similar Documents

Publication Publication Date Title
KR101473141B1 (ko) 반도체 장치 및 그 제조 방법
JP6286823B2 (ja) 半導体装置の製造方法
JP5565461B2 (ja) 半導体装置
JP5015488B2 (ja) 半導体装置
JP6617657B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP2023101007A (ja) 絶縁ゲート型半導体装置の製造方法
US20140103425A1 (en) Semiconductor device
JP7243094B2 (ja) 半導体装置
JP5939448B2 (ja) 半導体装置及びその製造方法
JP7176239B2 (ja) 半導体装置
JP7052245B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2019003967A (ja) 半導体装置および半導体装置の製造方法
JP6725055B2 (ja) 半導体装置および半導体装置の製造方法
JP6004109B2 (ja) 半導体装置及びその製造方法
JP2015185700A (ja) 半導体装置
JP7155641B2 (ja) 半導体装置
TWI702722B (zh) 半導體裝置及半導體裝置之製造方法
US20170047394A1 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
JP2007053226A (ja) 半導体装置およびその製造方法
JP2019033140A (ja) 半導体装置および半導体装置の製造方法
JP2022007788A (ja) 半導体装置
JP6286824B2 (ja) 半導体装置およびその製造方法
JP2019102556A (ja) 半導体装置および半導体装置の製造方法
JP7257423B2 (ja) 半導体装置及びその製造方法
JP5223041B1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R151 Written notification of patent or utility model registration

Ref document number: 6286823

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151