CN103824774A - 沟渠式mos整流器及其制造方法 - Google Patents
沟渠式mos整流器及其制造方法 Download PDFInfo
- Publication number
- CN103824774A CN103824774A CN201210466039.3A CN201210466039A CN103824774A CN 103824774 A CN103824774 A CN 103824774A CN 201210466039 A CN201210466039 A CN 201210466039A CN 103824774 A CN103824774 A CN 103824774A
- Authority
- CN
- China
- Prior art keywords
- ditches
- layer
- irrigation canals
- type mos
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 230000002262 irrigation Effects 0.000 claims description 76
- 238000003973 irrigation Methods 0.000 claims description 76
- 229920005591 polysilicon Polymers 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 21
- 238000005516 engineering process Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 239000004744 fabric Substances 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 229910052914 metal silicate Inorganic materials 0.000 claims description 2
- 230000005611 electricity Effects 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明揭示一种沟渠式MOS整流元件结构，包含：一平面MOS整流结构形成于主动区的平台上，平台相邻的一边则有主动区沟渠。主动区沟渠形成于重掺杂的n+半导体基板上的n-磊晶层内。主动区沟渠内具有沟渠栅极氧化层形成于沟渠底部及侧壁及p型掺杂的多晶硅层形成于其上。一顶部金属层则形成于主动区上，连接平面MOS结构的栅极、源极及主动区沟渠的多晶硅层。本发明也揭示其制造方法。本发明揭示的沟渠式MOS元件结构及其制造方法，利用沟渠式结构，而使得顺向偏压VF更低，反向漏电更小。
Description
技术领域
本发明是有关于半导体元件，特别是指一种新的沟槽型MOS整流二极管结构及其制造方法。
背景技术
萧特基二极管是一种重要的功率元件，广范应用于电源供应器的开关、马达控制、电信开关、工厂自动化、电子自动化等等及许多高速电力开关应用。萧特基二极管的所以具有吸引力之处在于具有不错的性能，例如在逆偏压下，具有还算合理漏电流(萧特基二极管漏电流比一般的PN型二极管高)、低顺向偏压以及逆向回复时间tRR短、逆向偏压时则至少可以阻挡达250伏特的高压。不过，萧特基二极管漏电流比一般的PN型二极管高，且漏电流也非稳定值而是随逆向偏压的增加而增加这是因为镜像电荷位能障碍降低(imagecharge potential barrier lowering)。另外一主要缺点是，金属-半导体接触在温度升高下，它的可靠度也会降低，而使得萧特基二极管其承受顺向及逆向突波的能力下降。
新一代的MOS整流二极管可以克服这些问题。如图1所示，一顶层金属层20连接金氧半栅极(金属或多晶硅层15及栅极氧化层10)及源极5，重n+掺杂源极5是形成于p型井内。而在金氧半栅极下方在顺向偏压时，电流并不是由左至右(因左否两边源极等电位)，而是向下由通道30向下流向n+基板。逆偏压时，通道被p型井所形成的空乏区夹止。MOS保证顺向偏压性能类似萧特基二极管的性能，而逆向偏压的表现则是大幅改善，因为，它没有前述镜像电荷位能障碍降低，而使得漏电流成为常数不随逆向偏压值增加而增加。
发明内容
本发明揭露一种沟渠式MOS整流元件的制造方法，包含以下步骤:首先，提供一n+半导体基板上有一n-磊晶层形成于其上，接着，形成一绝缘层于所述n-磊晶层上再以光阻图案定义绝缘层为主动区及主动区沟渠。
随后，以热氧化工艺形成一第一氧化层于所有沟渠底、侧壁及平台上，以作为沟渠栅极氧化层；再沉积一导电性杂质掺杂的多晶硅层以填补所述多个沟渠；紧接着，施以非等向蚀刻的回蚀刻工艺，以所述多个平台上的所述第一氧化层为蚀刻终止层。
之后，再形成一CVD氧化层于所有裸露的表面，再以光阻图案定义主动区，施以非等向蚀刻将清除主动区氧化层。紧接着，再以热氧化工艺形成一平面栅极氧化层于主动区的表面上；随之，沉积一第二导电性杂质掺杂的多晶硅层于所有裸露的表面上；再形成一光阻图案于主动区上，光阻图案定义源极区及MOS平面栅极，所述源极及所述MOS平面栅极区预地区位于所述多个主动区沟渠之间的所述n-磊晶层的平台内。
再施以蚀刻技术移除未被所述光阻图案掩膜的第二导电性杂质掺杂的多晶硅层以形成MOS平面栅极及裸露源极预定区。然后，施以离子布植布植p型导电性杂质于所述多个源极区预定区及未被掩膜的沟渠多晶硅层上，以所述光阻图案为掩膜。移除光阻图案掩膜在施以RTA退火工艺以活化所述多个掺杂离子。之后，再移除未被平面栅极掩膜的所述栅极氧化层以裸露源极区及沟渠多晶硅层。再施以自对准金属硅化层技术，以形成金属硅化层于裸露的所有多晶硅层及平台上。形成顶部金属层于所有裸露的表面上；再以光阻图案及蚀刻技术定义金属垫，以作为所述沟渠式MOS的阳极。最后，施以半导体基板背面研磨至一预定厚度后，形成一金属层于所述n+半导体基板背面，以作为n+半导体基板阴极。
本发明也揭示上述的沟渠式MOS整流元件结构，包含:多个主动区沟渠形成于重掺杂的n+半导体基板上的n-磊晶层内，多个沟渠内具有沟渠栅极氧化层形成于所述多个沟渠底部及侧壁，再填满p型掺杂的多晶硅层；平面栅极包括栅极氧化层及导电层依序形成于所述多个主动区沟渠与沟渠之间的平台上；源极区形成于所述多个平台下方的n-磊晶层内且相邻于所述平面栅极；一顶层金属层覆盖所述主动区作为阳极；及一金属层作为阴极形成于所述重掺杂的n+半导体基板上。
上述的沟渠式MOS结构更包含自对准金属硅化物层形成于所述顶部金属层之下的所述多个多晶硅层及所述多个源极区之间。
本发明揭示的沟渠式MOS元件结构及其制造方法，利用沟渠式结构，而使得顺向偏压VF更低，反向漏电更小。
附图说明
图1显示已知平面MOS整流器横截面示意图。
图2A显示依据本发明方法制造的沟渠式MOS结构(不含顶层金属垫)的俯视示意图。
图2B为沿图2A的A-A’线的横截面示意图，显示沟渠式MOS的顶部金属层连接平面栅极、沟渠栅极、及沟渠内的p型掺杂复晶硅导体层。
图2C为沿图2A的B-B’线的横截面示意图，显示沟渠式MOS元件的顶部金属层连接p+重掺杂源极区、沟渠栅极及沟渠内的p型掺杂复晶硅导体层横截面示意图。
图2D为图2A的C-C’线的所示的横截面示意图，显示SBR的顶部金属层连接平面栅极及p+重掺杂源极区148。
图3A显示形成一第一氧化层图案为硬式掩膜的横截面示意图。
图3B显示以第一氧化层图案为硬式掩膜，施以干式蚀刻0以形成主动区沟渠的横截面示意图。
图3C显示以高温氧化工艺全面形成一牺牲氧化层的横截面示意图。
图3D显示稀释的氢氟酸将牺牲氧化层125移除的横截面示意图。
图3E显示以高温氧化工艺形成氧化层厚度依元件耐压能力增加而增厚的横截面示意图。
图3F显示沉积一p型杂质掺杂的多晶硅层再施以非等向性蚀刻技术，以栅极氧化层为蚀刻终止层的多晶硅回蚀技术。
图3G显示以CVD技术沉积一氧化层的横截面示意图。
图3H显示以非等向性蚀刻，将平台上的栅极氧化层及CVD氧化层一并移除的示意图。
图3I显示以高温氧化工艺长一第二栅极氧化层沟渠式MOS元件的平面栅极的氧化层。
图3J显示沉积一第二多晶硅层于第二栅极氧化层150上的横截面示意图。
图3K显示形成光阻图案于主动区内的第二多晶硅层上，以定义沟渠式MOS栅极及源极预定位置。
图3L显示对第二多晶硅层160施以非等向性蚀刻技术，以光阻图案为掩膜以移除未被掩膜的第二多晶硅层。
图3MA及3MB分别为沿A-A’及B-B’所示的横截面图，以光阻图案为掩膜，施以离子布植技术植入p型杂质以形成源极区。
图3NA及3NB分别为沿A-A’及B-B’所示的横截面图，显示去除光阻图案，再施以RTA退火，以形成源极区。
图3OA及3OB分别为沿A-A’及B-B’所示的横截面图，显示以稀释的氢氟酸将源极区上方的氧化层去除，以裸露出源极区。
图3PA及3PB分别为沿A-A’及B-B’所示的横截面图，显示以溅镀技术依序沉积Ti/TiN，然后再施以RTA及蚀刻的自对准金属硅化物工艺。
图3QA及3QB分别为沿A-A’及B-B’所示的横截面图，显示沉积一顶部金属层，再以光阻图案定义阳极垫。
图3RA及3RB分别为沿A-A’及B-B’所示的横截面图，显示在去除光阻图案后，进行半导体基板背面再沉积一金属层于基板背表面以形成阴极。
图3SA及3SB分别为本发明的第二实施例，沿A-A’及B-B’所示的横截面图，沟渠深达重掺杂的n+半导体基板。
附图标号：
100 重掺杂的n+半导体基板 105 n-磊晶层
110 第一氧化层 115 主动区
120A 主动区内的沟渠
130’栅极氧化层(第二实施例) 125 牺牲氧化层
130 栅极氧化层 135 CVD氧化层
140 p型掺杂的
148 源极区 150 第二栅极氧化层
160 第二多晶硅层 165 光阻图案
175 阻障金属层 180 顶部金属层
190 背部金属层
具体实施方式
本发明揭示一沟渠式MOS元件结构，包含:一平面MOS结构形成于主动区的平台上，平台相邻的一边则有主动区沟渠。主动区沟渠形成于重掺杂的n+半导体基板上的n-磊晶层内。主动区沟渠内具有沟渠栅极氧化层形成于沟渠底部及侧壁及p型掺杂的多晶硅层形成于其上。一顶部金属层则形成于主动区上，连接平面MOS结构的栅极、源极及主动区沟渠的多晶硅层上。
本发明沟渠式MOS元件结构(不含顶部金属层)多平台及多主动区沟渠的结构，请参考图2A所示的俯视图。图2B示沿图2A的A-A’线的沟渠式MOS元件横截面示意图。图2B所示的横截面示意图示沟渠式MOS的顶部金属层180连接平面栅极(planar gate)160及沟渠栅极130及沟渠内的p型掺杂复晶硅导体层140。沟渠栅极130及沟渠内的p型掺杂复晶硅导体层140形成于n-磊晶层105内。平面栅极160下方则有一薄栅极氧化层150。
图2C示沿图2A的B-B’线的沟渠式MOS元件横截面示意图。图2C所示的横截面示意图示沟渠式MOS的顶部金属层180连接p+重掺杂源极区148及沟渠栅极130及沟渠内的p型掺杂复晶硅导体层140建立于n-磊晶层105内。
图2D为图2A的C-C’线的横截面示意图，显示沟渠式MOS的顶部金属层180连接平面栅极(planar gate)160及p+重掺杂源极区148。
以下将详述制造方法。以下的说明中，跟随于n或p后的“-”号代表轻掺杂，而“+”表示重掺杂。
请参考图3A所示的横截面示意图，首先提供一n型杂质重掺杂的n+半导体基板100具有一n型杂质掺杂的n-磊晶层105、一第一氧化层110形成于其上。该第一氧化层110是通过热氧化工艺或化学气相沉积(CVD)形成，厚度约100-2000nm。
接着，定义一光阻图案(未图示)以作为第一氧化层110的蚀刻掩膜。随后，以该光阻图案为掩膜，以n-磊晶层105为蚀刻终止层，施以蚀刻步骤以去除未被光阻图案所掩膜的第一氧化层110。紧接着，去除光阻图案。
随后，请参考图3B，以第一氧化层110图案为硬式掩膜，施以干式蚀刻，蚀刻n-磊晶层105，蚀刻深度约从0.5um至重掺杂的n+半导体基板100以形成主动区沟渠120A。随后，移除第一氧化层110。主动区沟渠120A的深度约为宽度的0.5倍~50倍。另因后续工艺将再形成沟渠栅极氧化层(请参考下面图3E的描绘)相当厚且随元件耐高压能力增加而增加，将明显影响主动区内的沟渠120A宽度。
请参考图3C，施以高温氧化工艺，在所有沟渠120A的底部、侧壁及平台形成一厚度约为10~150nm的牺牲氧化层125。形成牺牲氧化层125的目的是为修补蚀刻所造成的损伤同时将增加该主动区沟渠的宽度。
请参考图3D，再接着，以稀释的氢氟酸进行湿式蚀刻，将牺牲氧化层125移除。
随后，再以高温氧化工艺，用以在所有沟渠120的底部、侧壁及平台形成一厚度约为80~800nm的沟渠氧化层130。沟渠氧化层130是沟渠MOS的沟渠栅极氧化层130，结果如图3E所示。栅极氧化层130的厚度依所要的耐高压能力而变化。
接着，请参考图3F。先以CVD沉积一p型杂质掺杂的多晶硅层140以填补沟渠120A并至少满出主动区内的沟渠120A。再施以非等向性蚀刻技术，并以栅极氧化层130为蚀刻终止层的多晶硅回蚀技术，蚀刻p型掺杂的多晶硅140。随后，再以CVD技术沉积氧化层135。结果，如图3G所示。
随后，请参考图3H，再以光阻图案定义主动区，施以非等向蚀刻清除主动区氧化层，再去除光阻。
接着，如图3I所示，再以高温氧化工艺长一层薄薄的第二栅极氧化层150于上述裸露的裸露n-磊晶层105及p型掺杂的多晶硅层140上。第二栅极氧化层150是MOS元件的平面栅极的氧化层，厚度约为2至20nm。
请参考图3J，再沉积一第二多晶硅层160于第二栅极氧化层150上，厚度约为50~500nm。第二栅极氧化层150及第二多晶硅层160是为了作为MOS的平面栅极。
请同时参考图3K形成光阻图案165于主动区内的第二多晶硅层160上，以定义MOS栅极及源极预定位置。其余则全部裸露。接着，请参考图3L对第二多晶硅层160施以非等向性蚀刻技术，以光阻图案165为掩膜以移除未被掩膜的第二多晶硅层160。
接着，请再参考图3MA及3MB的示意图。请注意在此及以下的第二英文字母A、B分别为沿A-A’及B-B’所示的横截面图。以光阻图案为掩膜，施以离子布植技术植入p型杂质，例如植入BF2 +或B+离子于MOS元件的源极预定位置于p型掺杂的多晶硅140区，以形成源极区148及未被掩膜的沟渠多晶硅层140内。紧接着，去除光阻图案165，再施以RTA退火，例如以900~1100℃约30~90秒，以活化导电性杂质离子。导电性p型杂质活化后的源极区148如图3NA及3NB的横截面图。
请参考图3OA及3OB两不同位置的横截面图，再以稀释的氢氟酸将源极区上方的氧化层去除，以裸露出源极区148。
请参考图3PA及3PB两不同位置的横截面图，再以溅镀技术沉积接触金属，再施以RTA快速热退火工艺以形成金属硅化物175以作为接触金属层175。
紧接着，请参考图3QA及3QB两不同位置的横截面图，再沉积一顶部金属层180，以光阻图案(未图示)定义阳极垫。再以光阻图案为掩膜进行蚀刻，以移除未被掩膜的顶部金属层180，以完成了阳极垫180。
如图3RA及3RB所示两不同位置的横截面图，去除光阻图案，进行半导体基板100背面研磨至4-12mil厚度，最后，再沉积另一金属层190于基板背表面以形成阴极。
本发明中主动区沟渠120A的宽度与平台宽度约为1:1~1:10当施以逆向偏压时在沟渠与沟渠间形成空乏区夹止电流的通过，顺向偏压时，可通过沟渠内导体层140增加平台下的n-磊晶层105的掺杂浓度以降低电阻。
依据本发明的再一实施例，沟渠式MOS整流元件的沟渠也可以加深它的深度，例如，深达重掺杂的n+半导体基板100，其它的工艺除了栅极氧化层130’要增厚以外，其余的步骤不变。请参考图3SA及3SB所示两不同位置的横截面图。这样的好处是可以显著降低顺向偏压。而在此栅极氧化层130’比第一实施例中的栅极氧化层130厚的理由是在获得显著降低顺向偏压的好处时，不会因此牺牲了太多的耐压能力。在第二实施例中的栅极氧化层130’厚度约在0.05-2μm对于10-600V的耐压能力而言。
本发明具有以下的优点:
(1)具有低的顺向偏压VF及耐高压的能力。
(2)受惠于主动区沟渠结构，相同平面面积上可以承载更高的顺向电流。
(3)当沟渠深达重掺杂的n+半导体基板100时可使所需的顺向偏压相对于沟渠仅及于n-磊晶层105(实施例1)更低，平均约可降低5%。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其他未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在申请专利范围内。
Claims (10)
1.一种沟渠式MOS整流元件的制造方法，其特征是，所述沟渠式MOS整流元件的制造方法至少包含以下步骤:
提供一n+半导体基板具有一n-磊晶层形成于其上；
形成一绝缘层于所述n-磊晶层上；
定义并蚀刻所述绝缘层以形成多个主动区沟渠；
去除所述绝缘层；
以热氧化工艺形成一第一氧化层于所有沟渠底、侧壁及平台上，以作为沟渠栅极氧化层；
沉积一导电性杂质掺杂的多晶硅层以填补所述多个沟渠；
施以非等向蚀刻的回蚀工艺以去除平台上的所述多晶硅层，以所述多个平台上的所述第一氧化层为蚀刻终止层；
移除所述第一氧化层；
以热氧化工艺再形成一平面栅极氧化层于蚀刻后的表面上；
沉积一第二导电性杂质掺杂的多晶硅层于所有裸露的表面上；
形成一光阻图案于主动区上，所述光阻图案定义源极区及沟渠式MOS平面栅极，所述源极及所述平面栅极区预地区位于所述多个主动区沟渠之间的所述n-磊晶层的平台内；
施以蚀刻技术以移除未被所述光阻图案掩膜的第二多晶硅层以形成沟渠式MOS平面栅极及源极预定区；
施以离子布植布植p型导电性杂质于所述多个源极区预定区及未被掩膜的沟渠多晶硅层上，以所述光阻图案为掩膜；
移除未被所述光阻图案掩膜的所述平面栅极氧化层；
去除所述光阻图案；
施以退火工艺以活化所述多个掺杂离子；
移除未被所述平面栅极掩膜的所述平面栅极氧化层；
施以自对准金属硅化层技术，以形成金属硅化层于裸露的所有多晶硅层及平台上；
形成顶部金属层于所有裸露的表面上；
以光阻图案及蚀刻技术定义金属垫，以作为所述沟渠式MOS的阳极；
施以所述n+半导体基板背面研磨以研磨至预定厚度的n+半导体基板；
形成一金属层于所述n+半导体基板背面，以作为n+半导体基板阴极。
2.如权利要求1所述的制造方法，其特征是，所述主动区沟渠的深宽比约为1:1~50:1，而主动区沟渠及所述平台区宽度比约为1:1~1:10。
3.如权利要求1所述的制造方法，其特征是，所述主动区沟渠内栅极氧化层厚度约为80~800nm并且随所述MOS耐高压能力的增加而增加。
4.如权利要求1所述的制造方法，其特征是，所述制造方法更包含在回蚀步骤之后及移除所述第一氧化层之前，形成一CVD氧化层于所有裸露的表面，再以光阻图案定义主动区，施以非等向蚀刻将清除主动区氧化层，再去除光阻，以增加所述主动区以外的终止区的氧化层厚度。
5.一种沟渠式MOS整流元件，其特征是，所述沟渠式MOS整流元件至少包含:
多个主动区沟渠形成于重掺杂的n+半导体基板上的n-磊晶层内，所述多个沟渠内具有沟渠栅极氧化层形成于所述多个沟渠底部及侧壁，p型掺杂的多晶硅层则填满其内；
平面栅极包括栅极氧化层及栅极多晶硅导电层依序形成于所述多个主动区沟渠与沟渠之间的平台上；
源极区形成于所述多个平台下方的n-磊晶层内且相邻于所述平面栅极；
一顶层金属层覆盖所述主动区作为阳极，及一金属层作为阴极形成于所述重掺杂的n+半导体基板上。
6.如权利要求5所述的沟渠式MOS整流元件，其特征是，所述沟渠栅极氧化层的厚度约为80nm~800nm，所述平面栅极氧化层的厚度约为2~20nm。
7.如权利要求5所述的沟渠式MOS整流元件，其特征是，所述沟渠式MOS整流元件更包含自对准金属硅化物层形成于所述顶部金属层之下的所述多个多晶硅层及所述多个源极区之间。
8.一种沟渠式MOS整流元件，其特征是，所述沟渠式MOS整流元件至少包含:
多个主动区沟渠通过n-磊晶层，而形成于重掺杂的n+半导体基板内，所述多个沟渠内具有沟渠栅极氧化层形成于所述多个沟渠底部及侧壁，再填满p型掺杂的多晶硅层；
平面栅极包括栅极氧化层及导电层依序形成于所述多个主动区沟渠与沟渠之间的平台上；
源极区形成于所述多个平台下方的n-磊晶层内且相邻于所述平面栅极；及
一顶层金属层覆盖所述主动区作为阳极，及一金属层作为阴极形成于所述重掺杂的n+半导体基板上。
9.如权利要求8所述的沟渠式MOS整流元件，其特征是，所述多个主动区沟渠深度达n+半导体基板内，用以降低顺向电压值。
10.如权利要求8所述的沟渠式MOS整流元件，其特征是，所述多个主动区沟渠内的栅极氧化层厚度约为0.05-2μm以达到具有耐逆向偏压10~600V的能力。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210466039.3A CN103824774B (zh) | 2012-11-16 | 2012-11-16 | 沟渠式mos整流器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210466039.3A CN103824774B (zh) | 2012-11-16 | 2012-11-16 | 沟渠式mos整流器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103824774A true CN103824774A (zh) | 2014-05-28 |
| CN103824774B CN103824774B (zh) | 2017-04-12 |
Family
ID=50759769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210466039.3A Active CN103824774B (zh) | 2012-11-16 | 2012-11-16 | 沟渠式mos整流器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103824774B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241363A (zh) * | 2013-06-21 | 2014-12-24 | 竹懋科技股份有限公司 | 沟渠式mos整流元件及其制造方法 |
| CN106257626A (zh) * | 2015-06-19 | 2016-12-28 | 北大方正集团有限公司 | 肖特基器件制作方法及肖特基器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1052690A2 (en) * | 1999-05-10 | 2000-11-15 | Intersil Corporation | Process or forming MOS-gated devices having self-aligned trenches |
| US20010000033A1 (en) * | 1999-05-28 | 2001-03-15 | Baliga Bantval Jayant | Methods of forming power semiconductor devices having tapered trench-based insulating regions therein |
| US20020175383A1 (en) * | 2000-12-06 | 2002-11-28 | Fairchild Semiconductor Corporation | MOS-gated power device with doped polysilicon body and process for forming same |
| US7816732B2 (en) * | 2008-06-23 | 2010-10-19 | Force Mos Technology Co., Ltd. | Integrated trench MOSFET and Schottky rectifier with trench contact structure |
| CN102751327A (zh) * | 2011-04-21 | 2012-10-24 | 茂达电子股份有限公司 | 功率装置的耐压终止结构 |
-
2012
- 2012-11-16 CN CN201210466039.3A patent/CN103824774B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1052690A2 (en) * | 1999-05-10 | 2000-11-15 | Intersil Corporation | Process or forming MOS-gated devices having self-aligned trenches |
| US20010000033A1 (en) * | 1999-05-28 | 2001-03-15 | Baliga Bantval Jayant | Methods of forming power semiconductor devices having tapered trench-based insulating regions therein |
| US20020175383A1 (en) * | 2000-12-06 | 2002-11-28 | Fairchild Semiconductor Corporation | MOS-gated power device with doped polysilicon body and process for forming same |
| US7816732B2 (en) * | 2008-06-23 | 2010-10-19 | Force Mos Technology Co., Ltd. | Integrated trench MOSFET and Schottky rectifier with trench contact structure |
| CN102751327A (zh) * | 2011-04-21 | 2012-10-24 | 茂达电子股份有限公司 | 功率装置的耐压终止结构 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241363A (zh) * | 2013-06-21 | 2014-12-24 | 竹懋科技股份有限公司 | 沟渠式mos整流元件及其制造方法 |
| CN104241363B (zh) * | 2013-06-21 | 2018-01-19 | 竹懋科技股份有限公司 | 沟渠式mos整流元件及其制造方法 |
| CN106257626A (zh) * | 2015-06-19 | 2016-12-28 | 北大方正集团有限公司 | 肖特基器件制作方法及肖特基器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103824774B (zh) | 2017-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204391108U (zh) | 肖特基装置 | |
| TW201301366A (zh) | 製造絕緣閘極半導體裝置之方法及結構 | |
| CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
| CN106571394B (zh) | 功率器件及其制造方法 | |
| CN108091573A (zh) | 屏蔽栅沟槽mosfet esd结构及其制造方法 | |
| CN104241268B (zh) | 沟槽型‑垂直式双扩散金氧半晶体管结构及其制造方法 | |
| CN113053738A (zh) | 一种***栅型沟槽mos器件及其制备方法 | |
| CN103887168B (zh) | 萧特基整流元件的制造方法及形成方法 | |
| CN104112768A (zh) | 半导体装置及其终端区结构 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN104979213A (zh) | 形成具有包括绝缘区的终止区的电子装置的工艺 | |
| TWI542006B (zh) | 溝渠式ｍｏｓ整流元件及其製造方法 | |
| CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
| TWI484629B (zh) | 溝渠式ｍｏｓ整流器及其製造方法 | |
| CN102956481B (zh) | 具有源极沟槽的沟槽式功率半导体元件的制造方法 | |
| CN103824774A (zh) | 沟渠式mos整流器及其制造方法 | |
| CN104900717A (zh) | 半导体装置 | |
| CN104900718A (zh) | 一种肖特基二极管及其制造方法 | |
| CN103872095B (zh) | P型ldmos器件的沟槽及工艺方法 | |
| CN213601874U (zh) | 一种mosfet器件 | |
| CN104241283B (zh) | 双沟渠式整流器及其制造方法 | |
| US20110084332A1 (en) | Trench termination structure | |
| TWI532193B (zh) | 溝渠式金氧半p-n接面二極體結構及其製作方法 | |
| US9443846B2 (en) | Dual trench rectifier and method for forming the same | |
| TWI511305B (zh) | 蕭特基整流元件之製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: JIN QINHAI Effective date: 20140710 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140710 Address after: Hsinchu County, Taiwan, China Applicant after: Chip Integration Technology Co., Ltd. Applicant after: Jin Qinhai Address before: Hsinchu County, Taiwan, China Applicant before: Chip Integration Technology Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |